JPH04256056A - コンピュータシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プロセッサと別個にデ
ータ転送を直接行なう直接アクセス制御装置を備えたコ
ンピュータシステムに関する。

【０００２】

【従来の技術】従来のコンピュータシステムにおいては
、主記憶装置と、入出力装置との間のデータ転送をプロ
セッサと別個の直接アクセス制御装置によって行なう方
式がある。このような方式を、ＤＭＡ（Ｄｉｒｅｃｔ　
Ｍｅｍｏｒｙ　Ａｃｃｅｓｓ）方式という。図２は、従
来のコンピュータシステムの一構成例を示すブロック図
である。図示のシステムは、システムバス４６に接続さ
れた、プロセッサ４１と、主記憶装置４２と、直接アク
セス制御装置４３と、入出力制御部４４、４５等から成
る。プロセッサ４１は、主記憶装置４２内のプログラム
を１命令ずつ取出して、その命令に従って、主記憶装置
４２内のデータの処理や各種の制御等を行なう。主記憶
装置４２は、ＲＡＭ（ランダム・アクセス・メモリ）等
から成り、プログラムやデータを一時的に記憶する。

【０００３】直接アクセス制御装置４３は、内部にレジ
スタ等を備えており、プロセッサ４１の命令を受け、プ
ロセッサ４１とは別個に、主記憶装置４２と、入出力制
御部４４、４５との間のデータ転送を制御する。入出力
制御部４４、４５は、それぞれ入出力装置４７、４８の
制御を行なう。入出力装置４７、４８は、磁気ディスク
、キーボード、ディスプレイ、プリンタ等の各種の入出
力装置である。

【０００４】図３は、転送情報テーブルの内容を示す図
である。図示の転送情報テーブルは、２ブロック目の情
報５１、３ブロック目の情報５２、４ブロック目の情報
５３、ｎ−１ブロック目の情報５４、ｎブロック目の情
報５５等から成る。これらの各情報には、メモリ先頭ア
ドレス、転送回数等が格納されている。メモリ先頭アド
レスは、直接アクセス制御装置４３によって転送される
当該データブロックの主記憶装置４２上における先頭ア
ドレスである。転送回数は、当該データブロックの転送
を終了するまでの転送回数である。この転送情報テーブ
ルは、図２のシステムでは、主記憶装置４２に格納され
ている。主記憶装置４２上の転送情報テーブルの先頭ア
ドレス、チェインモード、その他の制御モードは、直接
アクセス制御装置４３に格納されている。

【０００５】次に、上述したシステムの動作を説明する
。即ち、次の（１）　〜（９）　の手順により主記憶装
置４２と入出力装置４７又は４８との間で直接アクセス
制御装置４３によるデータ転送が行なわれる。 （１）　システムバス４６を介してプロセッサ４１が直
接アクセス制御装置４３にデータ転送のメモリ先頭アド
レスと、転送回数と、チェインモードと、転送情報テー
ブルの先頭アドレスと、その他の制御モードを設定する
。 （２）　直接アクセス制御装置４３は、システムバス４
６の使用権を要求する。使用許可の応答によりバス権を
獲得する。 （３）　直接アクセス制御装置４３は、転送情報テーブ
ルのメモリアドレスと、制御信号をシステムバス４６へ
送出し、２回目の転送ブロックのメモリ先頭アドレスと
、転送回数を読み出して、直接アクセス制御装置４３内
のレジスタに記憶する。

【０００６】（４）　入出力制御部４４又は４５から直
接アクセス制御装置４３にデータ転送を要求する。 （５）　直接アクセス制御装置４３は、システムバス４
６の使用権を要求し、バス権を獲得する。 （６）　直接アクセス制御装置４３は、メモリアドレス
と制御信号をシステムバス４６へ送出し、主記憶装置４
２と入出力装置４７又は４８間でデータ転送を行なう。 （７）　転送回数に達するまで、（４）　、（５）　、
（６）　の処理を繰り返し行なう。

【０００７】（８）　１ブロックの転送終了時、システ
ムバス４６のバス権を獲得して、３回目の転送ブロック
のメモリ先頭アドレスと転送回数を転送情報テーブルか
ら直接アクセス制御装置４３のレジスタに読み込む。 （９）　２回目のブロック転送が始まり、上記（４）　
、（５）　、（６）　、（７）　を繰り返し行なう。更
に、３回目のブロック転送から以降、チェインモードが
終わるまで、何ブロックでもデータ転送を行なう。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような問題があった。即ち、上
記構成のシステムでは、直接アクセス制御装置４３のチ
ェインモードの設定後、直接アクセス制御装置４３がシ
ステムバス４６を獲得して転送情報テーブルを読み出す
時間が長い。つまり、長い時間、直接アクセス制御装置
４３がシステムバス４６を占有している。この間、プロ
セッサ４１やその他の入出力装置４７、４８がシステム
バス４６を使用できない。このため、コンピュータシス
テムの処理能力が低下するという問題があった。本発明
は、以上の点に着目してなされたもので、直接アクセス
制御装置が転送情報テーブルを読み出す際、システムバ
スを長時間占有するという問題点を除去し、処理能力の
高い優れたコンピュータシステムを提供することを目的
とするものである。

【０００９】

【課題を解決するための手段】本発明のコンピュータシ
ステムは、システムバスに接続された、主記憶装置と、
入出力装置との間のデータ転送をプロセッサと別個の直
接アクセス制御装置によって行なうコンピュータシステ
ムにおいて、前記システムバスと別個のローカルバスに
よって前記直接アクセス制御装置に接続された副記憶装
置を設け、当該副記憶装置内に前記直接アクセス制御装
置により転送するデータに関する情報を格納した転送情
報テーブルを格納するようにしたことを特徴とするもの
である。

【００１０】

【作用】本発明のコンピュータシステムにおいては、直
接アクセス制御装置は、システムバスと別個のローカル
バスにより接続された副記憶装置に格納された転送情報
テーブルから転送情報を読み出す。従って、この読み出
しは、システムバスを介さずに行なわれる。この結果、
転送情報の読み出しによるシステムバスの占有をなくし
、その分プロセッサによるシステムバスの使用時間を伸
ばすことができる。このようにして、コンピュータシス
テムの処理能力の向上を図ることができる。

【００１１】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１は、本発明のコンピュータシステムの
一実施例のブロック図である。図示のシステムは、シス
テムバス１７に接続された、プロセッサ１１と、主記憶
装置１２と、直接アクセス制御装置１３と、入出力制御
部１４、１５等から成る。プロセッサ１１は、主記憶装
置１２内のプログラムを１命令ずつ取出して、その命令
に従って、主記憶装置１２内のデータの処理や各種の制
御等を行なう。主記憶装置１２は、ＲＡＭ（ランダム・
アクセス・メモリ）等から成り、プログラムやデータを
一時的に記憶する。

【００１２】直接アクセス制御装置１３は、プロセッサ
１１の命令を受け、プロセッサ１１とは別個に、主記憶
装置１２と、入出力制御部１４、１５との間のデータ転
送を制御する。この直接アクセス制御装置１３は、ＤＭ
Ａコントローラ２１や判定回路２２等を備えている。入
出力制御部１４、１５は、それぞれ入出力装置１９、２
０のデータ入出力の制御を行なう。入出力装置１９、２
０は、磁気ディスク、キーボード、ディスプレイ、プリ
ンタ等の各種の入出力装置である。副記憶装置１６は、
ＲＡＭ等から成り、前述した図３に示す転送情報テーブ
ルを格納している。ローカルバス１８は、システムバス
１７と別個に設けられ、直接アクセス制御装置と副記憶
装置１６との間に接続されるバスである。

【００１３】図４は、本発明に係る直接アクセス制御装
置の詳細な構成を示すブロック図である。図示の装置は
、ＤＭＡコントローラ２１と、判定回路２２と、システ
ムバスインタフェース２３と、システムバス用拡張アド
レスレジスタ２４と、ローカルバスインタフェース２５
と、ローカルバス用拡張アドレスレジスタ２６と、レジ
スタライト信号生成回路２７等から成る。ＤＭＡコント
ローラ２１は、副記憶装置１６に格納された転送情報に
基づき、システムバスインタフェース２３を介して図１
に示す主記憶装置１２と、入出力装置１４又は１５との
間のデータ転送を行なう。

【００１４】判定回路２２は、後述する図５に示すＤＭ
Ａアドレス空間の判定を行なう。システムバスインタフ
ェース２３は、ＤＭＡコントロール２１と、システムバ
ス１７とを接続するインタフェースである。システムバ
ス用拡張アドレスレジスタ２４は、システムバス１７の
アドレスを拡張するためのレジスタである。ローカルバ
スインタフェース２５は、ＤＭＡコントロール２１と、
ローカルバス１８とを接続するインタフェースである。 ローカルバス用拡張アドレスレジスタ２６は、ローカル
バス１８のアドレスを拡張するためのレジスタである。 レジスタライト信号生成回路２７は、システムバス用拡
張アドレスレジスタ２４及びローカルバス用拡張アドレ
スレジスタ２６へのデータの書き込みを指示するセット
信号６７、６８を生成する。

【００１５】図５は、本発明に係るＤＭＡアドレス空間
の構成を示す図である。図示のように、ＤＭＡアドレス
空間は、“０”〜“ＦＦＦＦＦＦ”の１６メガバイトか
ら成り、前半部３０と、後半部３１とに分かれている。 ＤＭＡアドレス空間前半部３０は、“０”〜“７ＦＦＦ
ＦＦ”の８メガバイトから成る。このＤＭＡアドレス空
間前半部３０は、システムバスメモリ空間８０、８１、
…に割り付けられている。システムバスメモリ空間８０
、８１、…は、システムバス１７に接続されているメモ
リ空間である。ＤＭＡアドレス空間後半部３１は、“８
０００００”〜“ＦＦＦＦＦＦ”の８メガバイトから成
る。このＤＭＡアドレス空間後半部３１は、ローカルバ
スメモリ空間９０、９１、…に割り付けられている。ロ
ーカルバスメモリ空間９０、９１、…は、ローカルバス
１８に接続されているメモリ空間である。

【００１６】次に、上述したシステムの動作を説明する
。図６は、本発明のシステムの動作を説明するタイムチ
ャートである。図中（ａ）　〜（ｐ）　は、バス又は信
号線６１〜７６に対応している。 （１）　プロセッサ１１からシステムバス１７とシステ
ムバスインタフェース２３を介して、システムバス用拡
張アドレスレジスタ２４に“０”を書き込むコマンドを
発行する。すると、アドレスバス６４と、コントロール
線６６のライト信号によりシステムバス用拡張アドレス
レジスタ２４のセット信号６７が有効になり、システム
バス用拡張アドレスレジスタ２４に“０”を設定する（
時点ｔ１）。次に、ローカルバス用拡張レジスタ２６に
“０”を書き込むコマンドを発行する。すると、アドレ
スバス６４と、コントロール線６６のライト信号により
ローカルバス用拡張アドレスレジスタ２６のセット信号
６８が有効になり、ローカルバス用拡張アドレスレジス
タ２６に“０”を設定する（時点ｔ２）。

【００１７】（２）　プロセッサ１１からシステムバス
１７とシステムバスインタフェース２３及びローカルバ
スインタフェース２５を介して副記憶装置１６内の転送
情報テーブル２８に転送情報を設定する（時点ｔ３）。 （３）　プロセッサ１１からＤＭＡコントローラ２１に
、メモリ先頭アドレス、転送回数、チェインモード、転
送情報テーブルの先頭アドレス、その他の制御情報を設
定する（時点ｔ４）。 （４）　ＤＭＡコントローラ２１が転送モードになると
、まず、２回目のブロック転送の情報を転送情報テーブ
ルから読み込むために、アドレス線６９及びアドレスバ
ス６４にアドレスＡ２３及びアドレスＡ２２〜Ａ１をそ
れぞれ送出する。また、コントロール線６６にコントロ
ール信号を送出する（時点ｔ５）。

【００１８】（５）　アドレス線６９のＡ２３の値は、
“１”であり、判定回路２２は信号線７１を有効とする
（時点ｔ６）。 （６）　信号線７１が有効となったことによりローカル
バスインタフェース２５が有効となり、アドレスバス７
４とコントロール線７６をローカルバスインタフェース
２５から送出して、副記憶装置１６上の転送情報テーブ
ルの内容を読む。このとき、Ａ２２〜Ａ１はＤＭＡコン
トロール２１のアドレスを送出し、Ａ２７〜Ａ２３はロ
ーカルバス用拡張アドレスレジスタ２６の値を送出する
（時点ｔ７）。 （７）　転送情報テーブルの内容を読み終えるまで、（
４）　、（５）　、（６）　を繰り返す。

【００１９】（８）　次に、入出力制御部１４から主記
憶装置１２へのデータ転送をＤＭＡコントローラ２１に
要求する。ＤＭＡコントローラ２１が転送モードになり
、アドレス線６９、アドレスバス６４及びコントロール
線６６に、アドレスＡ２３〜Ａ１及びコントロール信号
を送出する（時点ｔ８）。 （９）　アドレス線６９のアドレスＡ２３の値は、“０
”であり、判定回路２２は信号線７０を有効とする（時
点ｔ９）。 （１０）信号線７０が有効になったことにより、システ
ムバスインタフェース２３においてシステムバス１７の
使用権を要求する。

【００２０】（１１）システムバス１７の使用権を獲得
したら、システムバスインタフェース２３からアドレス
バス６１及びコントロール線６３に、アドレス及びコン
トロール信号を送出する。これにより、主記憶装置１２
と、入出力制御部１４との間でデータバス６２を介して
データ転送を行なう（時点ｔ１０）。 （１２）直接アクセス制御装置１３は、１回の転送が終
了すると、バス権を開放する。 （１３）そして、直接アクセス制御装置１３は、転送回
数に達するまで、（８）　、（９）　、（１０）、　（
１１）　、（１２）を繰り返す。

【００２１】（１４）１ブロック目の転送が終了した後
、２ブロック目の転送開始前に３回目のブロック転送の
情報を副記憶装置１６の転送情報テーブル２８からＤＭ
Ａコントローラ２１に読み込む。つまり、上記（４）　
、（５）　、（６）　を繰り返す（時点ｔ１１）。この
ようにして、チェインモードが終了するまで、ブロック
転送を行なう。

【００２２】上記実施例では、図４に示すシステムバス
用拡張アドレスレジスタ２４は、５ビットである。この
システムバス用拡張アドレスレジスタ２４の値は、ＤＭ
Ａによるデータ転送時のアドレスＡ２７〜Ａ２３に対応
している。システムバス用拡張アドレスレジスタ２４の
値“０”を“１”にすると、システムバスメモリ空間の
“８０００００”〜“ＦＦＦＦＦＦ”の８メガバイト空
間にアクセスできる。システムバス用拡張アドレスレジ
スタ２４の最大値は、“１Ｆ”であり、システムバスの
アドレス空間　２５６バイトまでＤＭＡによるデータ転
送を行なうことができる。

【００２３】同様に、図４に示すローカルバス用拡張ア
ドレスレジスタ２６の値は、ＤＭＡによるデータ転送時
のローカルアドレスバスＡ２７〜Ａ２３に対応している
。ローカルバス用拡張アドレスレジスタ２６の値“０”
を“１”にすると、ローカルバスメモリ空間の“８００
０００”〜“ＦＦＦＦＦＦ”の８メガバイト空間にアク
セスできる。ローカルバス用拡張アドレスレジスタ２６
の最大値は“１Ｆ”であり、ローカルバスのアドレス空
間　２５６バイトまでＤＭＡによるデータ転送を行なう
ことができる。

【００２４】

【発明の効果】以上説明したように、本発明のコンピュ
ータシステムによれば、転送情報テーブルをシステムバ
スに直接接続しない副記憶装置に設定したので、直接ア
クセス制御装置が転送情報テーブルを読み出している間
でも、プロセッサや入出力装置がシステムバスを使用す
ることができる。また、直接アクセス制御装置から送出
するアドレスにより、データ転送先のメモリを判別する
回路を設けることにより、バスを２つ以上持ち、それぞ
れのバスに接続される各々の記憶装置にデータ転送を行
なうことができる。さらに、データ転送時の上位アドレ
スとなるレジスタを設けることにより、直接アクセス制
御装置のアドレス空間より大きいアドレス空間を持つ記
憶装置にデータ転送を行なうことができる。

【図面の簡単な説明】

【図１】本発明のコンピュータシステムの一実施例のブ
ロック図である。

【図２】従来のコンピュータシステムの一構成例を示す
ブロック図である。

【図３】転送情報テーブルの内容を示す図である。

【図４】本発明に係る直接アクセス制御装置の詳細な構
成を示すブロック図である。

【図５】本発明に係るＤＭＡアドレス空間の構成を示す
図である。

【図６】本発明のシステムの動作を説明するタイムチャ
ートである。

【符号の説明】

１１　　プロセッサ １２　　主記憶装置 １３　　直接アクセス制御装置 １４、１５　　入出力制御部 １６　　副記憶装置 １７　　システムバス １８　　ローカルバス １９、２０　　入出力装置 ２８　　転送情報テーブル

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　システムバスに接続された、主記憶装
   置と、入出力装置との間のデータ転送をプロセッサと別
   個の直接アクセス制御装置によって行なうコンピュータ
   システムにおいて、前記システムバスと別個のローカル
   バスによって前記直接アクセス制御装置に接続された副
   記憶装置を設け、当該副記憶装置内に前記直接アクセス
   制御装置により転送するデータに関する情報を格納した
   転送情報テーブルを格納するようにしたことを特徴とす
   るコンピュータシステム。