JPH0194651A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造方法に関するもので
ある。

〔従来の技術〕

半導体基板にスイッチング素子などの機能素子の半導体
基板領域は絶縁基板に置きかえた方が特性上都合の良い
ことが多い。絶縁基板上に半導体素子を形成する代表的
な技術にＳＯ８半導体装置がある。これは素子の高速化
、高耐圧化などに有効である。しかし、ＳＯ８はへテロ
エピタキシャル成長による結晶であるため欠陥が多く、
期待される特性が発揮できない問題がある。そこで、半
導体単結晶基板上にすでに形成しである素子層を研磨な
どによって、取り出し、絶縁性の支持基板に移しかえる
方法が報告されている。（例えばジャパニーズ・ジャー
ナル・オブ・アプライド・フィジックス（Ｊａｐａｎｅ
ｓｅ　Ｊｏｕｒｎａｌ　ｏｆ　ＡｐｐｌｉｅｄＰｈｙｓ
ｉｃｓ）誌、第２６巻、第１０号、第Ｌ８１５頁、１９
８４年）。

この方法ではすでに素子が形成された半導体基板をその
素子形成面を接着面として、第１の支持基板に接着して
、半導体基板の裏面を研磨により除去し、続いて、研磨
面を第２の絶縁性基板に接着し固定した後、第１の支持
基板を除去して、絶縁性基板への素子層の移しかえが行
なわれる。

〔発明が解決しようとする問題点〕

前述したような素子層の絶縁性基板への移しかえ方法で
は絶縁性基板上に素子表面を露出するためには支持基板
との接着工程が少なくとも２回必要であり、製造工程が
複雑となる欠点があった。

この時用いる接着剤として低融点ガラスを用いた場合に
は、粘度が高いためウェーハ全面にわたって、均一な接
着層が得られない欠点がある。そしてエポキシまたはポ
リイミド等の有機系接着剤では接着力が弱いのと耐熱温
度が低く、絶縁性基板へ移された素子層に新たな配線お
よび電極を作ることはできない欠点があった。そのため
、従来の構造では、例えばＣＭＯ３を形成すると、トラ
ンジスタの基板領域が一定電位に接続されずに電気的に
浮いているため動作マージンが狭くなる問題があった。

本発明の目的はこれらの問題を解決した半導体装置とそ
の製造方法を提供することにある。

〔問題点を解決するための手段〕

本発明の半導体装置は、半導体からなる複数の素子形成
領域及び前記素子形成領域相互間に設けられた絶縁領域
からなり、前記素子形成領域に設けられた半導体素子を
有する素子層と、前記素子層の表面及び裏面にそれぞれ
に設けられた表面電極配線及び裏面電極配線と、少なく
とも７部の前記絶縁領域に設けられ少なくとも一部の前
記表面電極配線と少なくとも一部の前記裏面電極配線と
の間を相互に結線する導体で充填されたスルーホールと
、前記裏面電極配線を覆う絶縁膜と、前記絶縁膜上に被
着された金属膜と、前記金属膜と静電接合されたガラス
基板とを有しているというものである。

本発明の半導体装置の製造方法は、半導体基板の一主面
から所定の深さに亘ってフィールド絶縁膜を選択的に形
成して素子形成領域を区画したのち前記素子形成領域に
半導体素子を形成し裏面電極配線を設ける工程と、前記
裏面電極配線を覆って絶縁膜を形成する工程と、前記絶
縁膜上に金属膜を被着する工程と、前記金属膜とガラス
基板とを密着させ前記金属膜に対し負の電圧を前記ガラ
ス基板に印加した状態で熱処理を行なって静電接合させ
る工程と、前記半導体基板を他の主面側から研磨して前
記フィールド絶縁膜を露出させて素子層を残す工程と、
前記素子層の前記フィールド絶縁膜からなる絶縁領域の
少なくとも一つにスルーホールを設ける工程と、前記素
子層の露出面に表面電極配線を設けると共に前記スルー
ホールを導体で充填することにより電極配線を完成する
工程とを具備しているというものである。

〔作用〕

本発明の半導体装置は両側に電極配線を有する素子層が
絶縁膜および金属膜を介して、ガラス基板に静電接合さ
れた構造を有している。

静電接合は例えば金工らにより、「第３３回応用物理学
関係連合講演会講演予稿集」２ａ−ＺＧ−５に発表され
ている。これは半導体シリコン基板とガラス基板（例え
ば硼珪酸ガラス）を接触させ、４００℃の不活性ガス中
で、半導体シリコン基板に正の電位を、ガラス基板に負
の電位をかけた状態で加熱処理を行なうと、ガラス基板
中のナトリウムイオンＮａ＋が負の電位にひきよせられ
、半導体シリコンとガラスの界面に空位が生じ、この空
位にシリコン原子が移動して、シリコンの酸化物が生成
され、半導体シリコン基板とガラス基板が接合されるも
のである。

本発明者らが実験を行なったところ、半導体シリコン基
板上に設けたアルミニウム膜、インジウム膜、スズ膜な
どの金属膜でもガラス基板（例えば硼珪酸ガラス）と接
合できることを新たに見出した。

このように静電接合を用いると、半導体膜とガラス基板
との界面に酸化物が形成されるので強固な接合が実現で
き、信頼性が向上するとともに４００℃以上の温度に充
分耐えることができるため、ガラス基板に素子層を接合
した後素子に新たに電極配線を形成することが可能とな
る。それ故素子層の両側に配線を設けることができ、従
来の半導体装置に比べ、大幅な特性向上をはかることが
できる。

又、本発明の半導体装置の製造方法は、素子層ｔガラス
基板に密着して、半導体基板の裏面から電圧を印加した
のでは素子が破壊されるのを避けるため、絶縁膜と金属
膜を設けて、この金属膜に直接電圧を印加して静電接合
を形成するものであり、この方法により前述のように高
信頼、高性能の半導体装置が製造可能となるのである。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明半導体装置の一実施例の主要部を示すチ
ップの断面図である。

この実施例は、半導体からなる複数の素子形成領域１ｂ
及び素子形成領域１ｂ相互間に設けられた絶縁領域１ａ
からなり、素子形成領域１ｂに設けられた半導体素子（
図示せず）を有する素子層２と、素子Ｍ２の表面及び裏
面にそれぞれに設けられた表面電極配線７及び裏面電極
配線６と、少なくとも一部の前記絶縁領域に設けられ少
なくとも一部の表面電極配線７と少なくとむ一部の裏面
電極配線６との間を相互に結線する導体で充填されたス
ルーホール８と、裏面電極配線６を覆う絶縁膜３と、絶
縁膜３上に被着された金属膜４と、金属膜４と静電接合
されたガラス基板５とを有しているというものである。

アルミニウムの外、インジウム、スズで金属膜４を構成
してもよい。

表面電極配線７としては、単に素子形成領域１ｂ相互間
の導通をとるためのアルミニウム膜でもよいし、通常の
半導体集積回路で用いられている多層配線を用いてもよ
い。例えば、ＭＯＳ）ランジスタのソース・ドレイン領
域は、素子層の厚さ方向の全域に亘って形成できるので
、ソース電極配線とドレイン電極配線を表面電極配線と
することも可能であるからである。

図面に示してはいないが、裏面電極配線６と外部端子（
図示せず）を接続するためのポンディングパッド（図示
せず）を露出するためチップ周縁イングパッドは表面電
極配線のみに設けるようにしてもよいのは当然のことで
ある。

素子層の両側に電極配線を設けたものが、ガラス基板上
に静電接合されているので、均一で接着力が強く耐熱温
度も高くなり、半導体装置の信頼性が向上する６又、両
側に電極配線があるので多層配線化が促進され、高密度
集積回路を実現できる。

第２図（ａ）〜（ｄ）は、本発明半導体装置の製造方法
の一実施例を説明するための工程順に配置したチップの
断面図である。

まず、第２図（ａ＞に示すように、ｐ型シリコンからな
る半導体基板に選択酸化法や溝分離法によりフィールド
酸化膜１ａ’を選択的に形成し素子形成領域１ｂを区画
する。この素子形成領域に通常のＩＣにおけると同様に
ＭＯＳ）ランジスタなどの半導体素子を形成する。この
場合、例えばＭＯＳトランジスタのソー゛ス・ドレイン
領域（図示せず）の深さはフィールド酸化膜１ａ’の底
より深くにまで達するようにしておいてもよい。次に、
ゲート電極、トレイン電極、ポンディングパッド等を設
ける。この場合多層配線構造をとってもよいが、通常の
ＩＣと同じであるので詳述しない、これらの電極配線を
総称して裏面電極配線６として図示しである。

次に、第２図（ｂ）に示すように、素子層２上に絶縁膜
３および金属膜４が形成される。絶縁膜３には例えば厚
さ０．３μｍの二酸化シリコン膜、窒化シリコン膜など
が用いられ、化学的気相成長法で形成される。金属膜４
には厚さ０．２μｍのアルミニウム膜、インジウム膜な
どが用いられ、蒸着法、スパッタ法で形成される。

次に第２図（ｃ）に示すように、金属膜４をガラス基板
５に密着させ、金属膜４には接地した正電極１２を、ガ
ラス基板５には負電極１３を接触させて電圧を印加し、
３００℃〜４００℃の温度で真空中または不活性ガス中
で加熱し、半導体基板つとガラス基板５を接合した後、
半導体基板９の外周を除去して全体をガラス基板５の大
きさに整形加工する。加工方法は研削、化学エツチング
が用いられる。印加する電圧は２００Ｖから３００Ｖの
範囲が用いられる。ガラス基板５は例えば硼珪酸ガラス
のようなアルカリ金属イオンを表面または全体に含有す
るガラス基板であればよい。

次°に第２図（ル）に示すように、半導体基板９をメカ
ニカル・ケミカルボリジングを用いて、素子層２の中に
形成されたフィールド酸化膜１ａ’が露出するまで除去
する。化学液に有機アミンを用いると半導体基板を構成
するシリコンと酸化膜のポリシング速度が大幅に異なる
ため、フィールド酸化膜１ａ’がボリシングのストッパ
となり、制御性良く、均一に素子Ｍ２を残すことができ
る。

次に、第１図に示すように、素子層２の研磨面から写真
食刻法とドライエツチングで、フィールド酸化膜１ａ’
中に裏面電極配線６のアルミニウム電極まで達するスル
ーホール８を形成した後、表面電極配線７を形成すると
共にスルーホール８をアルミニウムで充填する。半導体
基板９とガラス基板５の接合において、金属膜４に正電
極１２を接触させる方法として、ガラス基板５に半導体
基板９より小さいものを用いた例を説明した。その他の
方法として、第６図に示したように、ガラス基板５に設
けた貫通穴１０を通して、金属膜４に正電極１２を接触
させ、ガラス基板５．に負電麺１３を接触させて電圧を
印加するようにしてもよい。

なお、金属１４の代りに、Ｓｉ、Ｇｅ、ＧａＡｓなどの
多結晶半導体半導体膜やＩ　ｎ３　ｏ３゜５ｎ０２など
の酸化物半導体膜を用いてもよいが、静電接合形成時の
印加電圧が３００ｖ〜４００ｖと高くなり、幾分歩留り
の低下は免れ難い。

〔発明の効果〕

以上説明したように、本発明半導体装置は、素子層と支
持基板は接着剤を用いないで直接接合されるため、ウェ
ーハ全面にわたって均一な接着が実現できることと接着
力が大きく、耐熱温度も高くなり、半導体装置の信頼性
が向上する。

また、従来の集積回路で通常片側の表面に２〜４層の多
層配線が用いられてきたが、本発明の構造は半導体の両
側が使用できるため４〜８層の多層化が今までの技術だ
けで可能になるという大きな利点も生ずるので、より高
密度を要する集積回路には大きな効果を発揮する。なお
、スルーホールが設けられているので配線のレイアウト
上の自由度が増大する効果もある。

又、本発明半導体装置の製造方法は、素子層に表面及び
裏面電極配線を設けたのち、絶縁膜を介して金属膜を設
けて、この金属膜とガラス基板を静電接合することによ
り、１回の接着工程しか必要でないので、高信頼性、高
性能の半導体装置を少ない工程で高歩留りに製造できる
効果がある。

なお、本発明は、ＭＯ３集積回路、バイポーラ集積回路
、ＧａＡｓ集積回路などにも適用できるのは明らかで、
特にデバイスや材料によって制限されるものではない。

【図面の簡単な説明】

第１図は本発明半導体装置の一実施例の主要部を示すチ
ップの断面図、第２図（ａ）〜第２図（ｄ）は本発明半
導体装置の製造方法の一実施例を説明するための工程順
に示したチップの断面図、第３図は接合方法の他の例を
説明するためのチップの断面図である。 １ａ・・・絶縁領域、ｌａ’・・・フィールド酸化膜、
１ｂ・・・素子形成領域、２・・・素子層、３・・・絶
縁膜、４・・・金属膜、５・・・ガラス基板、６・・・
裏面電極配線、７・・・表面電極配線、８・・・半導体
基板、９・・・貫通穴、１２・・・正電極、１３・・・
負電極。

Claims (2)

【特許請求の範囲】
1. （１）半導体からなる複数の素子形成領域及び前記素子
   形成領域相互間に設けられた絶縁領域からなり、前記素
   子形成領域に設けられた半導体素子を有する素子層と、
   前記素子層の表面及び裏面にそれぞれに設けられた表面
   電極配線及び裏面電極配線と、少なくとも一部の前記絶
   縁領域に設けられ少なくとも一部の前記表面電極配線と
   少なくとも一部の前記裏面電極配線との間を相互に結線
   する導体で充填されたスルーホールと、前記裏面電極配
   線を覆う絶縁膜と、前記絶縁膜上に被着された金属膜と
   、前記金属膜と静電接合されたガラス基板とを有してい
   ることを特徴とする半導体装置。
2. （２）半導体基板の一主面から所定の深さに亘ってフィ
   ールド絶縁膜を選択的に形成して素子形成領域を区画し
   たのち前記素子形成領域に半導体素子を形成し裏面電極
   配線を設ける工程と、前記裏面電極配線を覆って絶縁膜
   を形成する工程と、前記絶縁膜上に金属膜を被着する工
   程と、前記金属膜とガラス基板とを密着させ前記金属膜
   に対し負の電圧を前記ガラス基板に印加した状態で熱処
   理を行なって静電接合させる工程と、前記半導体基板を
   他の主面側から研磨して前記フィールド絶縁膜を露出さ
   せて素子層を残す工程と、前記素子層の前記フィールド
   絶縁膜からなる絶縁領域の少なくとも一つにスルーホー
   ルを設ける工程と、前記素子層の露出面に表面電極配線
   を設けると共に前記スルーホールを導体で充填すること
   により電極配線を完成する工程とを具備することを特徴
   とする半導体装置の製造方法。