JP6933274B2 - 炭化珪素半導体装置および電力変換装置 - Google Patents
炭化珪素半導体装置および電力変換装置 Download PDFInfo
- Publication number
- JP6933274B2 JP6933274B2 JP2020077214A JP2020077214A JP6933274B2 JP 6933274 B2 JP6933274 B2 JP 6933274B2 JP 2020077214 A JP2020077214 A JP 2020077214A JP 2020077214 A JP2020077214 A JP 2020077214A JP 6933274 B2 JP6933274 B2 JP 6933274B2
- Authority
- JP
- Japan
- Prior art keywords
- well region
- region
- conductive type
- silicon carbide
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 155
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 153
- 239000004065 semiconductor Substances 0.000 title claims description 147
- 238000006243 chemical reaction Methods 0.000 title claims description 34
- 239000010410 layer Substances 0.000 claims description 146
- 238000000926 separation method Methods 0.000 claims description 59
- 239000012535 impurity Substances 0.000 claims description 45
- 239000002344 surface layer Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 19
- 230000001629 suppression Effects 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 description 30
- 238000000034 method Methods 0.000 description 26
- 238000006073 displacement reaction Methods 0.000 description 24
- 108091006146 Channels Proteins 0.000 description 15
- 238000010992 reflux Methods 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000002347 injection Methods 0.000 description 10
- 239000007924 injection Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 9
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 239000000969 carrier Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 238000005468 ion implantation Methods 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 230000006378 damage Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
- H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
Description
例えば、ゲートパッド近傍や半導体装置終端部近傍の領域では、ソース電極よりも外周側に張り出した終端ウェル領域が形成されており、終端ウェル領域とドリフト層との間で寄生pnダイオードを形成している。そして、この箇所では、ショットキ電極が形成されておらず、ユニポーラ型ダイオードが形成されていない。終端ウェル領域ではショットキ電極が無いため、終端ウェル領域とドリフト層とによって形成されるpnダイオードにソース電極とドレイン電極との間の電圧が印加され、このpnダイオードにバイポーラ電流が流れることになる。
一つは、炭化珪素等のワイドギャップ半導体に形成したp型ウェル領域の不純物準位がシリコンに形成したp型ウェル領域のそれと比べて深いため、ワイドギャップ半導体のp型ウェル領域のシート抵抗がシリコンのそれより格段に高くなるためである。
もう一つは、シリコン半導体に比べワイドギャップ半導体の絶縁破壊電界が高いことを活かして低抵抗で不純物濃度が高いn型ドリフト層をワイドギャップ半導体で使用することにより、n型ドリフト層とp型ウェル領域との間に形成されるpn接合にできる空乏層の容量がワイドギャップ半導体ではシリコンに比べて非常に大きくなり、その結果、スイッチング時に大きな変位電流が流れるためである。
さらに、本願では、炭化珪素半導体装置全体のうち、ユニットセルが周期的に並ぶ領域を活性領域と、また、活性領域以外の領域を終端領域と呼んで説明する。
まず、本発明の実施の形態1にかかる炭化珪素半導体装置の構成を説明する。
図1は、実施の形態1にかかる炭化珪素半導体装置であるショットキダイオード(SBD)内蔵炭化珪素MOSFET(SBD内蔵SiC−MOSFET)を上面から見た平面模式図である。図1において、SiC−MOSFETの上面の一部にはゲートパッド81が形成されており、これに隣接してソース電極80が形成されている。また、ゲートパッド81から延びるように、ゲート配線82が形成されている。
図2は、図1のソース電極80から炭化珪素半導体装置の外周部のゲート配線82にかけてのa−a’部分の断面を模式的に示す断面模式図である。また、図3は、図1の上面図の主に炭化珪素半導体部分を記載した平面模式図である。
この第1離間領域21の表面側には、第1離間領域21とショットキ接続する第1ショットキ電極71が形成されている。ここで、第1ショットキ電極71は、上面から見て、少なくとも対応する第1離間領域21を含むように形成されていることが望ましい。
第2ウェル領域31が形成されている領域より外側が、終端領域となる。
半導体基板10の裏面側には、ドレイン電極84が形成されている。
まず、第1主面の面方位がオフ角を有する(0001)面であり、4Hのポリタイプを有する、n型で低抵抗の炭化珪素からなる半導体基板10の上に、化学気相堆積法(chemical Vapor Deposition:CVD法)により、1×1015から1×1017cm−3の不純物濃度でn型、5から50μmの厚さの炭化珪素からなるドリフト層20をエピタキシャル成長させる。
また、最外周の第1ウェル領域30と第2ウェル領域との間の第3離間領域23上に、CVD法、フォトリソグラフィ技術等を用いて、膜厚が0.1から0.5μmの酸化珪素からなる第2絶縁膜52を形成する。
次に、フォトレジスト等によるパターニングを用いて、第1離間領域21上の層間絶縁膜55とゲート絶縁膜50と、および、ゲートコンタクトホール95となる位置の層間絶縁膜55を除去する。除去する方法としては、ショットキ界面となる炭化珪素層の表面にダメージを与えないウェットエッチングとする。
還流動作では、ソース電圧(ソース電極80の電圧)に対しドレイン電圧(ドレイン電極84の電圧)が低くなり、数Vの電圧が発生する。活性領域においては、第1ウェル領域30より低電圧でオンする、第1離間領域21と第1ショットキ電極71間のSBDが形成されているので、原則として還流電流がSBDに流れ、第1ウェル領域30には流れない。終端領域においては、第2ウェル領域31にオーミック電極70を経由してオーミック接続するソース電極80がある場合、第2ウェル領域31とドリフト層20と間に形成されるpn接合にソース・ドレイン間の電圧の多くが印加されるために、第2ウェル領域31とドリフト層20とで形成されるpnダイオードにバイポーラ電流が流れることになる。しかしながら、本発明の炭化珪素半導体装置においては、第2ウェル領域31がソース電極80とオーミック接続していない。また、第3離間領域23上部にゲート絶縁膜よりも少なくとも2倍以上膜厚が大きい第2絶縁膜52を形成し、さらに第2ウェル領域31全域をゲート絶縁膜50よりも厚い絶縁膜(第2絶縁膜52、フィールド絶縁膜51)で被覆している。
まず、ターンオフ動作時には、ドレイン電圧が増大し、ドリフト層20中に空乏層が急速に広がる。ドリフト層20中の空乏層の広がりに対応して、第2ウェル領域31内においても空乏層が広がり、この空乏層の広がりに応じた変位電流が第2ウェル領域31からソース電極80に向けて流れる。このとき、変位電流は、第2コンタクトホール91を経由して第2ウェル領域31からソース電極80に向けて流れるが、ソース電極80と第2ウェル領域31とは、絶縁されている、あるいは、ショットキ接続されている。
このような場合は、第1ウェル領域30は、第1ウェル領域30内のソース領域40、あるいは、第1ウェル領域30内の第1離間領域21上に設けられた第1ショットキ電極71のいずれかからの距離が50μm以内であるものとする。
なお、本発明の効果は、オフ時のゲート電圧をソース電圧よりマイナス側にして駆動する場合に、より顕著となる。
本実施の形態の炭化珪素半導体装置は、実施の形態1の炭化珪素半導体装置の第2ウェル領域31に断面横方向に低抵抗な層を設けているものである。その他の点については、実施の形態1と同様であるので、詳しい説明を省略する。
また、導電性層47は、図10にその平面図を記載しているように、第2ウェル領域31の平面上で大きな割合の領域に形成される。導電性層47の形成領域は、第2ウェル領域31の形成領域の50%以上などであればよい。
絶縁層53をゲート絶縁膜50と同時に同じ厚さで形成する場合、第2ウェル領域31上の絶縁層53を熱酸化法で形成した上に減圧CVD法などにより形成すればよい。
図12の構造の炭化珪素半導体装置においては、導電性層47が、第1導電型の第3離間領域23とも非オーミック接続した方がよい。
図11にその断面模式図を示すように、第2ウェル領域31の上層部に低抵抗n型の炭化珪素導電性層45を形成してもよい。炭化珪素導電性層45の抵抗率を第2ウェル領域31の抵抗率より低くすれば、図8の構造の炭化珪素半導体装置と同様の効果を奏する。炭化珪素導電性層45と第2ウェル領域31との間にはpn接合ができ、このpn接合の空乏層容量が図8の構造と同様に働く。
また、炭化珪素導電性層45は、エピタキシャル法により形成してもよい。
実施の形態1では、第3離間領域23上に第2絶縁膜が形成されていたが、本実施の形態の炭化珪素半導体装置では、第3離間領域23上にフィールド絶縁膜51が形成されている。その他の点については、実施の形態1、2と同様であるので、詳しい説明は省略する。
本実施の形態の炭化珪素半導体装置においては、最外周の第1ウェル領域30と第2ウェル領域31との間の第3離間領域23にドリフト層20の不純物濃度の5倍以上の不純物濃度の第1導電型の接合注入領域43を形成する。その他の点については、実施の形態1〜3と同様であるので、詳しい説明は省略する。
本実施の形態の炭化珪素半導体装置においては、第2ウェル領域31の活性領域に隣接した領域の表層部に、第2ウェル領域31より第2導電型の不純物濃度が高い第2導電型の高濃度領域35を設けている。その他の点については、実施の形態1〜4と同様であるので、詳しい説明は省略する。
本発明の炭化珪素半導体装置の第2ウェル領域31のように、ソース電極80とオーミック接続しないで、フローティングになると、第2ウェル領域31とフィールド絶縁膜51との界面、第2ウェル領域31と第2絶縁膜52との界面、および、第1ウェル領域30と第2絶縁膜52との界面に、意図せぬ反転層が形成される可能性がある。
また、上記実施形態では、結晶構造、主面の面方位、オフ角および各注入条件等、具体的な例を用いて説明したが、これらの数値範囲に適用範囲が限られるものではない。
本実施の形態の炭化珪素半導体装置においては、実施の形態2に記載の炭化珪素半導体装置の終端領域において、第2ウェル領域31の内部の表層部の導電性層47が形成された領域の外側でJTE領域37が形成された領域の内側に、第2ウェル領域31より第2導電型の不純物濃度が高い保護高濃度領域39が形成されている。その他の点については、実施の形態2と同様であるので、詳しい説明は省略する。
炭化珪素半導体装置では、p型不純物をドープして形成したアクセプタの準位が深く、アクセプタがキャリア生成のために比較的長い時定数を持つために、素子を高速でスイッチングさせた場合、特にp型のキャリアの生成がスイッチング速度に追い付かない場合があった。キャリアの生成が遅れるのは、アクセプタのイオン化が遅れる(不完全イオン化)ためである。
導電性層47が第2ウェル領域31の表層部に形成されていて、導電性層47が炭化珪素導電性層45である場合の断面図を図19に示す。
本実施の形態は、実施の形態1〜6で説明した炭化珪素半導体装置の活性領域の最も外側の第1ウェル領域30と終端領域の第2ウェル領域31との間の第3離間領域23近傍の第1ウェル領域30側において、寄生p−MOSFETがオンするのを防止する特別な構造を備えたものである。
最初に説明する構造は、第3離間領域23に隣接する第1ウェル領域30のコンタクト領域32と第3離間領域23との間に、他の活性領域のチャネルより長いチャネルを形成したものである。
例えば、図24にその断面模式図を示ように、活性領域の最も外側の第1ウェル領域30の上方のゲート電極60を、ゲート絶縁膜50より厚さが大きく第3離間領域23上にも形成する第2絶縁膜52上に形成してもよい。図24では、活性領域の最も外側の第1ウェル領域30に、チャネル形成抑制領域38だけを形成している。
図24、図25の構造では、活性領域の最も外側の第1ウェル領域30上のゲート電極60がゲート絶縁膜50より厚さが大きい第2絶縁膜52上に形成されており、ゲート電極60の電界効果が効きにくくなっているが、チャネル形成抑制領域38を形成することによって、寄生n型MOSFETを抑制することができる。
本実施の形態は、上述した実施の形態1〜7にかかる炭化珪素半導体装置を電力変換装置に適用したものである。本発明は特定の電力変換装置に限定されるものではないが、以下、実施の形態8として、三相のインバータに本発明を適用した場合について説明する。
Claims (14)
- 第1導電型の炭化珪素の半導体基板と、
前記半導体基板上に形成された第1導電型のドリフト層と、
前記ドリフト層の表層に複数設けられた第2導電型の第1ウェル領域と、
複数の前記第1ウェル領域の間に形成された複数の第1導電型の第1離間領域と、
前記第1離間領域に接して設けられ、前記第1離間領域とショットキ接合する第1ショットキ電極と、
前記第1ウェル領域上に設けられたオーミック電極と、
前記第1ウェル領域と別に前記ドリフト層の表層に設けられた第2導電型の第2ウェル領域と、
前記第1ウェル領域の表層部に形成された第1導電型のソース領域と、
前記第1ウェル領域上に形成されたゲート絶縁膜と、
前記第2ウェル領域に最も近い前記第1ウェル領域と前記第2ウェル領域との間に形成された第1導電型の第3離間領域と、
前記第3離間領域上に形成された、前記ゲート絶縁膜より膜厚が大きい第2絶縁膜と、
前記第2絶縁膜上に形成されたゲート電極と、
前記ゲート電極と接続され、前記第2ウェル領域の上方に形成されたゲートパッドと、
前記第1ショットキ電極、および、前記オーミック電極に電気的に接続され、前記第2ウェル領域上に形成された第2コンタクトホールにおいて前記第2ウェル領域とオーミック接続されていないソース電極と
を備え、
前記第3離間領域に接する前記第2ウェル領域の表面が第2導電型であり、
前記第1ウェル領域と前記第2ウェル領域とが離間しており、前記第1ウェル領域と前記第2ウェル領域との間の第1導電型の第3離間領域は、前記ドリフト層より第1導電型不純物の濃度が高いことを特徴とする炭化珪素半導体装置。 - 第1導電型の炭化珪素の半導体基板と、
前記半導体基板上に形成された第1導電型のドリフト層と、
前記ドリフト層表層に設けられた第2導電型の第1ウェル領域と、
前記第1ウェル領域の表層部に形成された第1導電型のソース領域と、
前記ソース領域が形成されていない前記第1ウェル領域の表面上に形成された前記ソース領域より第1導電型の不純物濃度が低い第1導電型のチャネルエピ層と、
前記第1ウェル領域上に設けられ、前記第1ウェル領域とオーミック接続するオーミック電極と、
前記第1ウェル領域と別に前記ドリフト層の表層に設けられた第2導電型の第2ウェル領域と、
前記第1ウェル領域上に形成されたゲート絶縁膜と、
前記第2ウェル領域に最も近い前記第1ウェル領域と前記第2ウェル領域との間に形成された第1導電型の第3離間領域と、
前記第3離間領域上に形成された、前記ゲート絶縁膜より膜厚が大きい第2絶縁膜と、
前記第2絶縁膜上に形成されたゲート電極と、
前記ゲート電極と接続され、前記第2ウェル領域の上方に形成されたゲートパッドと、
前記オーミック電極に電気的に接続され、前記第2ウェル領域上に形成された第2コンタクトホールにおいて前記第2ウェル領域とオーミック接続されていないソース電極と
を備え、
前記第3離間領域に接する前記第2ウェル領域の表面が第2導電型であり、
前記第1ウェル領域と前記第2ウェル領域とが離間しており、前記第1ウェル領域と前記第2ウェル領域との間の第1導電型の第3離間領域は、前記ドリフト層より第1導電型不純物の濃度が高いことを特徴とする炭化珪素半導体装置。 - 第1導電型の炭化珪素の半導体基板と、
前記半導体基板上に形成された第1導電型のドリフト層と、
前記ドリフト層の表層に複数設けられた第2導電型の第1ウェル領域と、
複数の前記第1ウェル領域の間に形成された複数の第1導電型の第1離間領域と、
前記第1離間領域に接して設けられ、前記第1離間領域とショットキ接合する第1ショットキ電極と、
前記第1ウェル領域上に設けられたオーミック電極と、
前記第1ウェル領域と別に前記ドリフト層の表層に設けられた第2導電型の第2ウェル領域と、
前記第1ウェル領域の表層部に形成された第1導電型のソース領域と、
前記第1ウェル領域上に形成されたゲート絶縁膜と、
前記第2ウェル領域に最も近い前記第1ウェル領域と前記第2ウェル領域との間に形成された第1導電型の第3離間領域と、
前記第3離間領域上に形成された、前記ゲート絶縁膜より膜厚が大きい第2絶縁膜と、
前記第2絶縁膜上に形成されたゲート電極と、
前記ゲート電極と接続され、前記第2ウェル領域の上方に形成されたゲートパッドと、
前記第2ウェル領域の表層部または前記第2ウェル領域上に形成され、前記第2ウェル領域とオーミック接続されない、前記第2ウェル領域より低抵抗率の導電性層と、
前記第1ショットキ電極、および、前記オーミック電極に電気的に接続され、前記第2ウェル領域上に形成された第2コンタクトホールにおいて前記第2ウェル領域とオーミック接続されず、前記導電性層とオーミック接続されたソース電極と、
を備えたことを特徴とする炭化珪素半導体装置。 - 第1導電型の炭化珪素の半導体基板と、
前記半導体基板上に形成された第1導電型のドリフト層と、
前記ドリフト層の表層に複数設けられた第2導電型の第1ウェル領域と、
前記第1ウェル領域の表層部に形成された第1導電型のソース領域と、
前記ソース領域が形成されていない前記第1ウェル領域の表面上に形成された前記ソース領域より第1導電型の不純物濃度が低い第1導電型のチャネルエピ層と、
前記第1ウェル領域上に設けられたオーミック電極と、
前記第1ウェル領域と別に前記ドリフト層の表層に設けられた第2導電型の第2ウェル領域と、
前記第1ウェル領域上に形成されたゲート絶縁膜と、
前記第2ウェル領域に最も近い前記第1ウェル領域と前記第2ウェル領域との間に形成された第1導電型の第3離間領域と、
前記第3離間領域上に形成された、前記ゲート絶縁膜より膜厚が大きい第2絶縁膜と、
前記第2絶縁膜上に形成されたゲート電極と、
前記ゲート電極と接続され、前記第2ウェル領域の上方に形成されたゲートパッドと、
前記第2ウェル領域の表層部または前記第2ウェル領域上に形成され、前記第2ウェル領域とオーミック接続されない、前記第2ウェル領域より低抵抗率の導電性層と、
前記オーミック電極に電気的に接続され、前記第2ウェル領域上に形成された第2コンタクトホールにおいて前記第2ウェル領域とオーミック接続されず、前記導電性層とオーミック接続されたソース電極と
を備えたことを特徴とする炭化珪素半導体装置。 - 前記第1ウェル領域と前記第2ウェル領域が離間している
ことを特徴とする請求項1から4のいずれか1項に記載の炭化珪素半導体装置。 - 前記導電性層は、前記第2ウェル領域の表層部に形成された第1導電型の炭化珪素からなる炭化珪素導電性層であることを特徴とする
請求項3または4に記載の炭化珪素半導体装置。 - 前記第2ウェル領域は、前記ソース電極とショットキ接続することを特徴とする
請求項1または2に記載の炭化珪素半導体装置。 - 前記第2絶縁膜は、前記第2ウェル領域上に形成されたフィールド絶縁膜と同じ厚さであることを特徴とする
請求項1から7のいずれか1項に記載の炭化珪素半導体装置。 - 前記第1ウェル領域と隣接する前記第2ウェル領域の表層部に前記第2ウェル領域より第2導電型の不純物濃度が高い高濃度領域を備えたことを特徴とする
請求項1から8のいずれか1項に記載の炭化珪素半導体装置。 - 前記第1ウェル領域と前記第2ウェル領域とが離間しており、前記第1ウェル領域と前記第2ウェル領域との間の第1導電型の第3離間領域と前記第2ウェル領域と隣接する前記第1ウェル領域の表層部に形成された前記ソース領域との間の距離は、前記第2ウェル領域と隣接しない前記第1ウェル領域の表層部に形成された前記ソース領域と前記第1ウェル領域間の第2離間領域との間の距離より大きいことを特徴とする
請求項1から9のいずれか1項に記載の炭化珪素半導体装置。 - 前記第1ウェル領域と前記第2ウェル領域とが離間しており、前記第2ウェル領域に隣接する前記第1ウェル領域には前記ソース領域が形成されていないことを特徴とする
請求項1から9のいずれか1項に記載の炭化珪素半導体装置。 - 前記第1ウェル領域と前記第2ウェル領域とが離間しており、前記第2ウェル領域に隣接する前記第1ウェル領域には前記第1ウェル領域より第2導電型の不純物濃度が高いチャネル形成抑制領域が形成されたことを特徴とする
請求項1から9のいずれか1項に記載の炭化珪素半導体装置。 - 前記第2ウェル領域の表層部の前記導電性層より外側に、前記導電性層と離れて形成された、前記第2ウェル領域より第2導電型の不純物濃度が高い保護高濃度領域が形成されたことを特徴とする
請求項3または4に記載の炭化珪素半導体装置。 - 請求項1から13のいずれか1項に記載の半導体装置を有し、入力される電力を変換して出力する主変換回路と、
前記半導体装置を駆動する駆動信号を前記半導体装置に出力する駆動回路と、
前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、を備えた電力変換装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017242641 | 2017-12-19 | ||
JP2017242641 | 2017-12-19 | ||
JP2019514325A JP6737401B2 (ja) | 2017-12-19 | 2018-08-23 | 炭化珪素半導体装置および電力変換装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019514325A Division JP6737401B2 (ja) | 2017-12-19 | 2018-08-23 | 炭化珪素半導体装置および電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020120129A JP2020120129A (ja) | 2020-08-06 |
JP6933274B2 true JP6933274B2 (ja) | 2021-09-08 |
Family
ID=66993200
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019514325A Active JP6737401B2 (ja) | 2017-12-19 | 2018-08-23 | 炭化珪素半導体装置および電力変換装置 |
JP2020077214A Active JP6933274B2 (ja) | 2017-12-19 | 2020-04-24 | 炭化珪素半導体装置および電力変換装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019514325A Active JP6737401B2 (ja) | 2017-12-19 | 2018-08-23 | 炭化珪素半導体装置および電力変換装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11355627B2 (ja) |
JP (2) | JP6737401B2 (ja) |
CN (1) | CN111466031B (ja) |
DE (1) | DE112018006450T5 (ja) |
WO (1) | WO2019123717A1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3776836B1 (de) * | 2018-07-31 | 2023-09-20 | Siemens Aktiengesellschaft | Modularer stromrichter |
JP7003019B2 (ja) * | 2018-09-15 | 2022-01-20 | 株式会社東芝 | 半導体装置 |
CN113039650B (zh) * | 2018-11-30 | 2024-04-30 | 三菱电机株式会社 | 半导体装置 |
WO2021044624A1 (ja) * | 2019-09-06 | 2021-03-11 | 三菱電機株式会社 | 炭化珪素半導体装置および電力変換装置 |
US11398437B2 (en) * | 2019-12-13 | 2022-07-26 | Semiconductor Components Industries, Llc | Power device including metal layer |
JP7334638B2 (ja) * | 2020-02-07 | 2023-08-29 | 株式会社デンソー | 半導体装置 |
US12074196B2 (en) * | 2021-07-08 | 2024-08-27 | Applied Materials, Inc. | Gradient doping epitaxy in superjunction to improve breakdown voltage |
JP2023074722A (ja) * | 2021-11-18 | 2023-05-30 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
CN114400255A (zh) * | 2022-01-17 | 2022-04-26 | 海科(嘉兴)电力科技有限公司 | 集成结势垒肖特基二极管的平面型功率mosfet器件 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09102602A (ja) * | 1995-10-05 | 1997-04-15 | Nippon Telegr & Teleph Corp <Ntt> | Mosfet |
JP3744196B2 (ja) * | 1998-04-21 | 2006-02-08 | 株式会社デンソー | 炭化珪素半導体装置及びその製造方法 |
JP2003017701A (ja) * | 2001-07-04 | 2003-01-17 | Denso Corp | 半導体装置 |
JP4900662B2 (ja) * | 2006-03-02 | 2012-03-21 | 独立行政法人産業技術総合研究所 | ショットキーダイオードを内蔵した炭化ケイ素mos電界効果トランジスタおよびその製造方法 |
US8723259B2 (en) | 2009-02-24 | 2014-05-13 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
JP5861081B2 (ja) | 2010-06-03 | 2016-02-16 | パナソニックIpマネジメント株式会社 | 半導体装置およびこれを用いた半導体リレー |
EP2610914B1 (en) | 2010-10-29 | 2015-01-07 | Panasonic Corporation | Semiconductor element |
JP2012216705A (ja) | 2011-04-01 | 2012-11-08 | Sanken Electric Co Ltd | 半導体装置 |
WO2012164817A1 (ja) * | 2011-05-30 | 2012-12-06 | パナソニック株式会社 | 半導体素子およびその製造方法 |
JP5677222B2 (ja) | 2011-07-25 | 2015-02-25 | 三菱電機株式会社 | 炭化珪素半導体装置 |
US8582334B2 (en) | 2011-10-03 | 2013-11-12 | Panasonic Corporation | Semiconductor device, power converter and method for controlling the power converter |
JP5928101B2 (ja) * | 2012-03-30 | 2016-06-01 | 富士電機株式会社 | SiC半導体デバイスの製造方法 |
DE112013004362B4 (de) | 2012-09-06 | 2018-06-21 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
JP2014175412A (ja) | 2013-03-07 | 2014-09-22 | Toshiba Corp | 半導体基板及び半導体装置 |
CN105074921B (zh) | 2013-04-03 | 2017-11-21 | 三菱电机株式会社 | 半导体装置 |
JP5735611B2 (ja) * | 2013-11-01 | 2015-06-17 | ローム株式会社 | SiC半導体装置 |
WO2016104264A1 (ja) * | 2014-12-25 | 2016-06-30 | 富士電機株式会社 | 半導体装置 |
JP6740798B2 (ja) * | 2016-03-16 | 2020-08-19 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
US11158511B2 (en) | 2016-03-30 | 2021-10-26 | Mitsubishi Electric Corporation | Semiconductor device and power converter including a copper film with a small grain size stress relaxtion layer |
WO2017179102A1 (ja) * | 2016-04-11 | 2017-10-19 | 三菱電機株式会社 | 半導体装置 |
DE112017002379T5 (de) * | 2016-12-19 | 2019-01-24 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung |
US11189720B2 (en) | 2017-02-24 | 2021-11-30 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device and power converter |
CN115274855A (zh) | 2017-02-24 | 2022-11-01 | 三菱电机株式会社 | 碳化硅半导体装置以及电力变换装置 |
JP7113221B2 (ja) * | 2018-02-08 | 2022-08-05 | パナソニックIpマネジメント株式会社 | 炭化珪素半導体装置 |
-
2018
- 2018-08-23 WO PCT/JP2018/031165 patent/WO2019123717A1/ja active Application Filing
- 2018-08-23 CN CN201880078526.8A patent/CN111466031B/zh active Active
- 2018-08-23 JP JP2019514325A patent/JP6737401B2/ja active Active
- 2018-08-23 DE DE112018006450.6T patent/DE112018006450T5/de active Pending
- 2018-08-23 US US16/759,731 patent/US11355627B2/en active Active
-
2020
- 2020-04-24 JP JP2020077214A patent/JP6933274B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2019123717A1 (ja) | 2019-06-27 |
DE112018006450T5 (de) | 2020-09-03 |
JP2020120129A (ja) | 2020-08-06 |
US20200312995A1 (en) | 2020-10-01 |
CN111466031B (zh) | 2023-06-30 |
US11355627B2 (en) | 2022-06-07 |
JPWO2019123717A1 (ja) | 2019-12-19 |
CN111466031A (zh) | 2020-07-28 |
JP6737401B2 (ja) | 2020-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6933274B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP6929404B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP7357713B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP7170781B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP6611960B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP6873273B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
JP6976489B2 (ja) | 炭化珪素半導体装置および電力変換装置 | |
US20230139229A1 (en) | Semiconductor device and power converter | |
WO2024028995A1 (ja) | 半導体装置および電力変換装置 | |
CN118825069A (zh) | 半导体装置、电力转换装置以及半导体装置的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210802 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6933274 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |