JP6923299B2 - Semiconductor devices and methods for manufacturing semiconductor devices - Google Patents

Semiconductor devices and methods for manufacturing semiconductor devices Download PDF

Info

Publication number
JP6923299B2
JP6923299B2 JP2016186789A JP2016186789A JP6923299B2 JP 6923299 B2 JP6923299 B2 JP 6923299B2 JP 2016186789 A JP2016186789 A JP 2016186789A JP 2016186789 A JP2016186789 A JP 2016186789A JP 6923299 B2 JP6923299 B2 JP 6923299B2
Authority
JP
Japan
Prior art keywords
semiconductor element
material layer
organic material
opening
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016186789A
Other languages
Japanese (ja)
Other versions
JP2018056165A (en
Inventor
熊谷　欣一
欣一 熊谷
高橋　徹
徹 高橋
勇人 奥田
勇人 奥田
Original Assignee
株式会社アムコー・テクノロジー・ジャパン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アムコー・テクノロジー・ジャパン filed Critical 株式会社アムコー・テクノロジー・ジャパン
Priority to JP2016186789A priority Critical patent/JP6923299B2/en
Publication of JP2018056165A publication Critical patent/JP2018056165A/en
Priority to JP2021124734A priority patent/JP2021170679A/en
Application granted granted Critical
Publication of JP6923299B2 publication Critical patent/JP6923299B2/en
Priority to JP2022161174A priority patent/JP7419474B2/en
Priority to JP2024001882A priority patent/JP2024026696A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。 The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.

近年、電子機器の小型化に対応するために、電子機器に搭載される半導体部品を高密度に実装することが要求され、それにともなって、半導体部品の小型化、薄型化が進んでいる。このため更なる薄型化を廉価に達成できる樹脂封止型半導体装置を含むパッケージが求められている。 In recent years, in order to cope with the miniaturization of electronic devices, it has been required to mount semiconductor components mounted on electronic devices at a high density, and along with this, the miniaturization and thinning of semiconductor components are progressing. Therefore, there is a demand for a package including a resin-sealed semiconductor device that can achieve further thinning at a low cost.

半導体パッケージにはその形状、材質および対応する実装の方式によって多くの種類がある。半導体パッケージは大きく分けると、パッケージのリードをプリント配線基板などのスルーホールに挿入してはんだ実装するリード挿入型と、配線基板の表面に平面的に直接はんだ付実装する表面実装型とがある。
なかでも表面実装型のＱＦＮ（Quad Flat Non-leaded package）と呼ばれる、樹脂封止体の側面ではなく、底面にリードが露出するように形成されたタイプの半導体装置が注目されている。 There are many types of semiconductor packages depending on their shape, material and corresponding mounting method. Semiconductor packages can be broadly divided into a lead insertion type in which the leads of the package are inserted into a through hole such as a printed wiring board and solder-mounted, and a surface mount type in which the leads of the package are directly soldered and mounted on the surface of the wiring board.
Among them, a surface mount type QFN (Quad Flat Non-leaded package), which is a type of semiconductor device formed so that leads are exposed not on the side surface of the resin encapsulant but on the bottom surface, is attracting attention.

図６に従来の一般的なＱＦＮの構成を示す。
半導体装置１は、ベッド部(半導体素子搭載部)２ｂとその周囲にその先端が延設されている複数のリード部２ａとを有するリードフレーム２と、ベッド部２ｂの上に載置されている半導体素子６と、半導体素子６の電極４と各リード部２ａとを連結するボンディングワイヤ３と、リードフレーム２の半導体素子搭載側、半導体素子６及びボンディングワイヤ３を密閉する封止樹脂５とを有している。
この半導体装置１は樹脂封止を行う際にモールド工程時の樹脂漏れを防止するためバックテープを用いており、樹脂封止工程後にバックテープは除去される。 FIG. 6 shows the configuration of a conventional general QFN.
The semiconductor device 1 is mounted on a lead frame 2 having a bed portion (semiconductor element mounting portion) 2b and a plurality of lead portions 2a whose tips extend around the bed portion 2b, and a bed portion 2b. The semiconductor element 6, the bonding wire 3 that connects the electrode 4 of the semiconductor element 6 and each lead portion 2a, and the sealing resin 5 that seals the semiconductor element mounting side of the lead frame 2, the semiconductor element 6, and the bonding wire 3 Have.
The semiconductor device 1 uses a back tape to prevent resin leakage during the molding process when the resin is sealed, and the back tape is removed after the resin sealing process.

しかしながら、バックテープを用いると、以下のような問題が生じる。
・樹脂面がリードフレームと同一面になるため、図７Ａに示すように、はんだ１１による接続がリード部２ａ及びベッド部２ｂの表面のみとなり、二次実装信頼性を向上させることが難しい。
・バックテープ１２の密着が悪いと図７Ｂに示すようにモールド樹脂バリ５ａが発生し、また、密着が良すぎると剥離時にバックテープ１２の糊残り１２ａが発生し、どちらの場合も信頼性を低下させる要因となる。
・リードフレーム２は基材が金属であるため、基材の表面に粗面化等の改善を加えても、有機材料であるモールド樹脂との密着が悪い。信頼性保証期間を確定するための加速環境下での評価を行ったところ、繰り返し応力によるダメージ、高温による熱的ダメージ、加湿による化学的ダメージ、などにより、一定期間経過後に図７Ｃに示すように内部剥離１３が発生した。 However, the use of back tape causes the following problems.
-Since the resin surface is flush with the lead frame, as shown in FIG. 7A, the solder 11 is connected only to the surfaces of the lead portion 2a and the bed portion 2b, and it is difficult to improve the secondary mounting reliability.
If the back tape 12 is poorly adhered, mold resin burrs 5a are generated as shown in FIG. 7B, and if the back tape 12 is too tightly adhered, adhesive residue 12a of the back tape 12 is generated at the time of peeling. It becomes a factor to reduce.
-Since the base material of the lead frame 2 is a metal, even if the surface of the base material is improved such as roughening, the adhesion with the mold resin, which is an organic material, is poor. When the evaluation was performed in an accelerated environment to determine the reliability guarantee period, damage due to repeated stress, thermal damage due to high temperature, chemical damage due to humidification, etc., as shown in FIG. 7C after a certain period of time. Internal peeling 13 occurred.

特許文献１には、ＱＦＮの製造工程において、樹脂封止前に、前記リードの露出面に金属めっきを施し、樹脂封止後、前記金属めっきを化学的に除去することにより、前記リード露出面に生じた樹脂バリをも同時に除去するようにした半導体装置の製造方法が記載されている。 According to Patent Document 1, in the manufacturing process of QFN, the exposed surface of the reed is metal-plated before the resin is sealed, and after the resin is sealed, the metal plating is chemically removed to obtain the exposed reed surface. A method for manufacturing a semiconductor device is described in which the resin burrs generated in the above are also removed at the same time.

また、特許文献２には、図８に示すようにリードフレーム２１のベッド部２２上に搭載された半導体素子２４と、該半導体素子２４の電極とリードフレームのリード部２３とを電気的に接続するボンディングワイヤ２５と、半導体素子２４、ボンディングワイヤ２５及びリード部２３を封止する封止樹脂２６と、リードフレーム２１の開口部の一方の面側に、リードフレーム２１の厚さよりも所定の厚さｄだけ薄い厚さで充填された樹脂２７とを備えた半導体装置２０が示されている。この半導体装置は、半導体装置２０の裏面からリード部２３及びベッド部２２を均一な高さで突出させることにより半導体装置２０の実装時の信頼性を高めている。 Further, in Patent Document 2, as shown in FIG. 8, the semiconductor element 24 mounted on the bed portion 22 of the lead frame 21 and the electrode of the semiconductor element 24 and the lead portion 23 of the lead frame are electrically connected. A predetermined thickness is larger than the thickness of the lead frame 21 on one surface side of the bonding wire 25, the sealing resin 26 for sealing the semiconductor element 24, the bonding wire 25, and the lead portion 23, and the opening of the lead frame 21. A semiconductor device 20 comprising a resin 27 filled with a thickness as thin as d is shown. In this semiconductor device, the lead portion 23 and the bed portion 22 are projected from the back surface of the semiconductor device 20 at a uniform height to improve reliability when the semiconductor device 20 is mounted.

特開２００１-１５６２３３号公報Japanese Unexamined Patent Publication No. 2001-156233 特開２００２−９３９８２号公報JP-A-2002-93982

本発明は、樹脂封止の際に、従来のように、リードフレームの半導体素子搭載面の反対側にバックテープを設けるという方法を用いないようにすることにより、二次実装信頼性を向上させた半導体装置を提供することを目的とする。 The present invention improves secondary mounting reliability by not using the conventional method of providing a back tape on the opposite side of the semiconductor element mounting surface of the lead frame when sealing the resin. It is an object of the present invention to provide a semiconductor device.

すなわち、本発明は以下に記載する通りのものである。
（１）リード部及びベッド部とからなるリードフレームと、
少なくとも、該リードフレームの空間部分を半導体素子搭載面側から覆う有機材層と、
ボンディングワイヤと接続されるリード部分の有機材層に設けられた開口部と、
ベッド部上に搭載された半導体素子と、
前記開口部のリード部と半導体素子の電極とを電気的に接続するボンディングワイヤと、
前記有機材層、ボンディングワイヤ及び半導体素子を樹脂封止する封止樹脂と、
を有する半導体装置。
（２）前記有機材層はベッド部の半導体素子搭載位置にも形成されており、半導体素子はこの半導体搭載位置の有機材層上に搭載されている上記（１）に記載の半導体装置。
（３）前記有機材層はベッド部の半導体素子搭載位置にも開口部を有し、半導体素子はこの半導体素子搭載位置の開口部においてベッド部上に搭載されている上記（１）に記載の半導体装置。
（４）半導体素子が複数個であり、ベッド部に形成された有機材層上に搭載されている半導体素子と、有機材層に形成された開口部においてベッド部上に搭載されている半導体素子とを有する上記（１）に記載の半導体装置。
（５）前記ベッド部の周縁部及び／又はリード部の周縁部の少なくとも一部は、段差を有する上記（１）〜（４）のいずれか１項に記載の半導体装置。
（６）ベッド部及びリード部を有するリードフレームの半導体素子搭載面側に有機材層を形成する工程と、
リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、
ベッド部の半導体素子搭載位置の有機材層に開口部Ｂを形成する工程と、
前記リード部のボンディングワイヤとの接続部分に形成されている有機材層の開口部Ａにめっき膜を形成する工程と、
ベッド部の前記開口部においてベッド部に半導体素子を接着剤により固定する工程と、
前記半導体素子の電極とリード部の前記めっき膜とをボンディングワイヤにより電気的に接続する工程と、
前記半導体素子、ボンディングワイヤ及び有機材層を封止樹脂により樹脂封止する工程と、
を含む半導体装置の製造方法。
（７）前記リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、ベッド部の半導体素子搭載位置の有機材層に開口部Ｂを形成する工程とを同時に行う、上記（６）に記載の半導体装置の製造方法。
（８）ベッド部及びリード部を有するリードフレームの半導体素子搭載面側に有機材層を形成する工程と、
リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、
ベッド部の複数の半導体素子搭載位置の少なくとも一つに開口部Ｂを形成する工程と、
前記開口部Ａにめっき膜を形成する工程と、
有機材層を有する半導体素子搭載位置には有機材層上に半導体素子を接着剤により固定し、開口部Ｂを有する半導体素子搭載位置にはベッド部上に半導体素子を接着剤により固定する工程と、
前記半導体素子の電極とリード部の前記めっき膜とをボンディングワイヤにより電気的に接続する工程と、
前記半導体素子、ボンディングワイヤ及び有機材層を封止樹脂により樹脂封止する工程と、
を含む半導体装置の製造方法。
（９）前記リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、ベッド部の半導体素子搭載位置の少なくとも一つに開口部Ｂを形成する工程とを同時に行う、上記（８）に記載の半導体装置の製造方法。 That is, the present invention is as described below.
(1) A lead frame composed of a lead portion and a bed portion,
At least, an organic material layer that covers the space portion of the lead frame from the semiconductor element mounting surface side, and
An opening provided in the organic material layer of the lead portion connected to the bonding wire, and
The semiconductor element mounted on the bed and
A bonding wire that electrically connects the lead portion of the opening and the electrode of the semiconductor element,
A sealing resin for resin-sealing the organic material layer, the bonding wire, and the semiconductor element,
Semiconductor device with.
(2) The semiconductor device according to (1) above, wherein the organic material layer is also formed at a semiconductor element mounting position on the bed, and the semiconductor element is mounted on the organic material layer at the semiconductor mounting position.
(3) The above-described (1), wherein the organic material layer also has an opening at a semiconductor element mounting position on the bed, and the semiconductor element is mounted on the bed at the opening at the semiconductor element mounting position. Semiconductor device.
(4) A semiconductor element having a plurality of semiconductor elements and mounted on the organic material layer formed in the bed portion and a semiconductor element mounted on the bed portion in the opening formed in the organic material layer. The semiconductor device according to (1) above.
(5) The semiconductor device according to any one of (1) to (4) above, wherein at least a part of the peripheral edge portion of the bed portion and / or the peripheral edge portion of the lead portion has a step.
(6) A step of forming an organic material layer on the semiconductor element mounting surface side of a lead frame having a bed portion and a lead portion, and
The step of forming the opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire, and
The process of forming the opening B in the organic material layer at the position where the semiconductor element is mounted on the bed, and
A step of forming a plating film in the opening A of the organic material layer formed at the connection portion of the lead portion with the bonding wire, and
A step of fixing a semiconductor element to the bed portion with an adhesive at the opening of the bed portion,
A step of electrically connecting the electrode of the semiconductor element and the plating film of the lead portion by a bonding wire, and
A step of resin-sealing the semiconductor element, the bonding wire, and the organic material layer with a sealing resin,
A method for manufacturing a semiconductor device including.
(7) A step of forming the opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire, and a step of forming the opening B in the organic material layer at the semiconductor element mounting position of the bed portion. The method for manufacturing a semiconductor device according to (6) above, wherein the above is performed at the same time.
(8) A step of forming an organic material layer on the semiconductor element mounting surface side of a lead frame having a bed portion and a lead portion, and
The step of forming the opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire, and
A step of forming an opening B at at least one of the mounting positions of a plurality of semiconductor elements in the bed portion,
The step of forming a plating film in the opening A and
At the semiconductor element mounting position having the organic material layer, the semiconductor element is fixed on the organic material layer with an adhesive, and at the semiconductor element mounting position having the opening B, the semiconductor element is fixed on the bed portion with an adhesive. ,
A step of electrically connecting the electrode of the semiconductor element and the plating film of the lead portion by a bonding wire, and
A step of resin-sealing the semiconductor element, the bonding wire, and the organic material layer with a sealing resin,
A method for manufacturing a semiconductor device including.
(9) A step of forming the opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire, and a step of forming the opening B at at least one of the semiconductor element mounting positions of the bed portion. The method for manufacturing a semiconductor device according to (8) above, wherein the above is performed at the same time.

本発明の半導体装置を用いることにより半導体装置の二次実装信頼性を向上させることができる。 By using the semiconductor device of the present invention, the secondary mounting reliability of the semiconductor device can be improved.

図１は本発明の第１の実施形態に係る半導体装置を示す図である。FIG. 1 is a diagram showing a semiconductor device according to the first embodiment of the present invention. 図２−１は本発明の第２の実施形態に係る半導体装置を示す図である。FIG. 2-1 is a diagram showing a semiconductor device according to a second embodiment of the present invention. 図２−２は図２−１に示した半導体装置におけるリードフレームの構造を示す図である。FIG. 2-2 is a diagram showing a structure of a lead frame in the semiconductor device shown in FIG. 2-1. 図３−１は本発明の第３の実施形態に係る半導体装置を示す図である。FIG. 3-1 is a diagram showing a semiconductor device according to a third embodiment of the present invention. 図３−２は図３−１に示した半導体装置におけるリードフレーム及び有機材層を示す図である。FIG. 3-2 is a diagram showing a lead frame and an organic material layer in the semiconductor device shown in FIG. 3-1. 図４は本発明の第４の実施形態に係る半導体装置を示す図である。FIG. 4 is a diagram showing a semiconductor device according to a fourth embodiment of the present invention. 図５Ａ〜図５Ｅは本発明の実施形態に係る半導体装置の製造方法を説明する図である。各図の（ａ）は平面図であり、（ｂ）は断面図である。 図５Ａはリードフレームを示す図である。 図５Ｂはリードフレームの表面に有機材層を形成した状態を示す図である。 図５Ｃはリードフレームのリード部上の有機材層にワイヤ接続部用の開口部を形成した状態を示す図である。 図５Ｄはワイヤ接続部用の開口部にメッキ膜を形成した状態を示す図である。 図５Ｅはリードフレームの半導体素子搭載部上の有機材層に半導体素子を搭載した状態を示す図である。5A to 5E are diagrams illustrating a method for manufacturing a semiconductor device according to an embodiment of the present invention. (A) of each figure is a plan view, and (b) is a cross-sectional view. FIG. 5A is a diagram showing a lead frame. FIG. 5B is a diagram showing a state in which an organic material layer is formed on the surface of the lead frame. FIG. 5C is a diagram showing a state in which an opening for a wire connecting portion is formed in an organic material layer on a lead portion of a lead frame. FIG. 5D is a diagram showing a state in which a plating film is formed in the opening for the wire connecting portion. FIG. 5E is a diagram showing a state in which the semiconductor element is mounted on the organic material layer on the semiconductor element mounting portion of the lead frame. 図６は従来の半導体装置の断面を示す図である。FIG. 6 is a diagram showing a cross section of a conventional semiconductor device. 図７Ａ〜図７Ｃは従来の半導体装置の断面を示す図である。 図７Ａはリードフレームにはんだを付けた図である。 図７Ｂは半導体装置からバックテープを剥がしている状態を示す図である。 図７Ｃは半導体装置内で封止樹脂の内部剥離が生じている状態を示す図である。7A to 7C are views showing a cross section of a conventional semiconductor device. FIG. 7A is a view in which the lead frame is soldered. FIG. 7B is a diagram showing a state in which the back tape is peeled off from the semiconductor device. FIG. 7C is a diagram showing a state in which the sealing resin is internally peeled off in the semiconductor device. 図８は従来の半導体装置の断面を示す図である。FIG. 8 is a diagram showing a cross section of a conventional semiconductor device.

以下に、本発明を実施するための形態を図面に基づいて説明する。なお、いわゆる当業者は特許請求の範囲内における本発明を変更・修正をして他の実施形態をなすことは容易であり、これらの変更・修正はこの特許請求の範囲に含まれるものであり、以下の説明はこの発明における実施の形態の例を例示するものであって、この特許請求の範囲を限定するものではない。 Hereinafter, embodiments for carrying out the present invention will be described with reference to the drawings. It should be noted that it is easy for a person skilled in the art to modify or modify the present invention within the scope of the claims to form another embodiment, and these modifications or modifications are included in the scope of the claims. , The following description illustrates examples of embodiments of the present invention and does not limit the scope of the claims.

（第１の実施形態）
本実施形態の半導体装置を図１に示す。
図１に示した半導体装置１は、リード部２ａとベッド部２ｂとからなるリードフレーム２と、リードフレーム２の半導体素子搭載面側を覆い、かつ開口部９を有する有機材層１０と、半導体素子搭載部２ｂ上に有機材層１０及び接着剤層７を介して搭載された半導体素子６と、前記開口部９のリード部２ａに形成されためっき膜８と、半導体素子６の電極４と前記めっき膜８とを電気的に接続するボンディングワイヤ３と、半導体素子６を樹脂封止する封止樹脂５と、からなっている。 (First Embodiment)
The semiconductor device of this embodiment is shown in FIG.
The semiconductor device 1 shown in FIG. 1 includes a lead frame 2 composed of a lead portion 2a and a bed portion 2, an organic material layer 10 that covers the semiconductor element mounting surface side of the lead frame 2 and has an opening 9, and a semiconductor. The semiconductor element 6 mounted on the element mounting portion 2b via the organic material layer 10 and the adhesive layer 7, the plating film 8 formed on the lead portion 2a of the opening 9, and the electrode 4 of the semiconductor element 6 It is composed of a bonding wire 3 that electrically connects the plating film 8 and a sealing resin 5 that seals the semiconductor element 6 with a resin.

本実施形態の半導体装置は、有機材層１０がリードフレーム２の空間部を覆っているため、樹脂封止を行う際にモールド樹脂がリードフレーム２の端子面に回り込むことがないため、リード部２ａの底面に加えてリード部２の側面２ｃも実装面として確保することができる。
これにより、リード部２ａ及びベッド部２ｂ共に全方向にフィレットが形成されるため、二次実装信頼性が向上する。 In the semiconductor device of the present embodiment, since the organic material layer 10 covers the space portion of the lead frame 2, the mold resin does not wrap around the terminal surface of the lead frame 2 when sealing the resin, so that the lead portion In addition to the bottom surface of 2a, the side surface 2c of the lead portion 2 can also be secured as a mounting surface.
As a result, fillets are formed in both the lead portion 2a and the bed portion 2b in all directions, so that the reliability of secondary mounting is improved.

また、本実施形態の半導体装置は、樹脂封止を行う際に、樹脂漏れ防止のバックテープ（モールドテープ）に代えて、半導体装置の構成部材として有機材層１０を用いているため、バックテープを剥離する必要がなく、糊残りが発生することがない。また、コストダウン効果が期待できる。
有機材層１０の材料としては、モールドの注入圧に対して耐久性を有するものが好ましく、ドライフィルムや、住友ベークライト株式会社製の高Ｔｇ材であるＬαＺなどが使用できる。 Further, in the semiconductor device of the present embodiment, when the resin is sealed, the organic material layer 10 is used as a constituent member of the semiconductor device instead of the back tape (mold tape) for preventing resin leakage, so that the back tape is used. There is no need to peel off, and no adhesive residue is generated. In addition, a cost reduction effect can be expected.
As the material of the organic material layer 10, a material having durability against the injection pressure of the mold is preferable, and a dry film, LαZ which is a high Tg material manufactured by Sumitomo Bakelite Co., Ltd., and the like can be used.

本実施形態の半導体装置は、リード部２ａ上に形成された有機材層１０の一部に開口部９を設けて、この開口部９のリード部２ａの表面をめっき処理している。このため、半導体素子搭載面側のリードフレーム２の金属暴露面積を最小化することができ、これにより、有機材層１０と封止樹脂５との高密着化が期待でき、各種信頼性評価における剥離抑制の効果が期待できる。 In the semiconductor device of the present embodiment, an opening 9 is provided in a part of the organic material layer 10 formed on the lead portion 2a, and the surface of the lead portion 2a of the opening 9 is plated. Therefore, the metal exposure area of the lead frame 2 on the semiconductor element mounting surface side can be minimized, which can be expected to improve the adhesion between the organic material layer 10 and the sealing resin 5, and is used in various reliability evaluations. The effect of suppressing peeling can be expected.

第１の実施形態の半導体装置の製造方法について図５Ａ〜図５Ｅを参照して説明する。
半導体装置は複数の単位リードフレームがタイバーを用いて連結して形成されてなるリードフレームを用いて多数の半導体装置を一括して製造し、最後に個々の半導体装置に個片化することによって作製される。
単位リードフレーム２は、中央部に形成されたベッド部２ｂと、ベッド部の周囲にベッド部と間隔を置いて形成されたリード部とからなる。以下では単位リードフレームを単に「リードフレーム」ということがある。
各図における左側の図（ａ）は半導体装置の製造工程におけるリードフレーム及び半製品の一部の領域の平面図であり、右側の図（ｂ）は単位リードフレーム及び単位半導体装置の半製品の断面図である。 The method for manufacturing the semiconductor device of the first embodiment will be described with reference to FIGS. 5A to 5E.
A semiconductor device is manufactured by collectively manufacturing a large number of semiconductor devices using a lead frame formed by connecting a plurality of unit lead frames using a tie bar, and finally separating them into individual semiconductor devices. Will be done.
The unit lead frame 2 includes a bed portion 2b formed in the central portion and a lead portion formed around the bed portion at intervals from the bed portion. In the following, the unit lead frame may be simply referred to as a "lead frame".
The left side view (a) in each figure is a plan view of a part of the lead frame and the semi-finished product in the manufacturing process of the semiconductor device, and the right side figure (b) is the semi-finished product of the unit lead frame and the unit semiconductor device. It is a cross-sectional view.

＜リードフレームの準備工程（図５Ａ参照）＞
ベッド部２ｂ及びその周囲のリード部２ａを備えた単位リードフレーム２が複数個連結されたシート状のリードフレームを準備する。
リードフレームは、鉄系合金、或いは銅系合金等の良導体である金属薄板をエッチング処理して複数の単位リードフレームを形成することによって得られる。
以下では、リードフレームの半導体素子を搭載する側を表側といい、半導体素子を搭載する側と反対側を裏側という。 <Lead frame preparation process (see Fig. 5A)>
A sheet-shaped lead frame in which a plurality of unit lead frames 2 having a bed portion 2b and a lead portion 2a around the bed portion 2b are connected is prepared.
The lead frame is obtained by etching a thin metal plate which is a good conductor such as an iron alloy or a copper alloy to form a plurality of unit lead frames.
In the following, the side on which the semiconductor element of the lead frame is mounted is referred to as the front side, and the side opposite to the side on which the semiconductor element is mounted is referred to as the back side.

＜有機材層形成工程（図５Ｂ参照）＞
リードフレーム２の表側の表面に有機材層１０を形成する。
リードフレーム２の表側の表面に有機材層１０を形成することによってリードフレーム２におけるリード部２ａとベッド部２ｂとの間の空間が有機材層１０によって蓋をされた状態となる。 <Organic material layer forming process (see Fig. 5B)>
The organic material layer 10 is formed on the front surface of the lead frame 2.
By forming the organic material layer 10 on the front surface of the lead frame 2, the space between the lead portion 2a and the bed portion 2b in the lead frame 2 is covered with the organic material layer 10.

＜ボンディングワイヤ接続部開口形成工程（図５Ｃ参照）＞
リード部２ａのボンディングワイヤ接続部上に形成されている有機材層１０に開口部９を形成する。この穴開け加工はＣＯ２レーザやＹＡＧレーザによって行うことができる。 <Step of forming an opening at the bonding wire connection (see FIG. 5C)>
An opening 9 is formed in the organic material layer 10 formed on the bonding wire connecting portion of the lead portion 2a. This drilling process can be performed by a CO 2 laser or a YAG laser.

＜めっき処理工程（図５Ｄ参照）＞
リード部２ａの開口部９に電解めっきによって導電性金属からなるめっき膜８を形成する。このめっき膜８はリード部２ａとのボンディングワイヤとの電気的接続状態を良好にするために設ける。めっき膜８の厚さは１．０μｍ〜１０．０μｍが好ましい。 <Plating process (see Fig. 5D)>
A plating film 8 made of a conductive metal is formed in the opening 9 of the lead portion 2a by electrolytic plating. The plating film 8 is provided in order to improve the electrical connection state between the lead portion 2a and the bonding wire. The thickness of the plating film 8 is preferably 1.0 μm to 10.0 μm.

＜半導体素子搭載工程（図５Ｅ参照）＞
リードフレーム２のベッド部２ｂ上に半導体素子６を接着剤層７を介して固定する。接着剤７としては銀ペースト等の接着剤や接着テープを用いることができる。 <Semiconductor device mounting process (see Fig. 5E)>
The semiconductor element 6 is fixed on the bed portion 2b of the lead frame 2 via the adhesive layer 7. As the adhesive 7, an adhesive such as silver paste or an adhesive tape can be used.

以降の工程（ワイヤボンディング工程、樹脂封止工程、個片化工程）は従来の方法と同様に行うことができるが、一応、下記に以降の工程について示す。 Subsequent steps (wire bonding step, resin sealing step, individualization step) can be performed in the same manner as the conventional method, but for the time being, the following steps are shown below.

＜ワイヤボンディング工程＞
半導体素子６の電極パッド４とこれに対応するリード部２ａのめっき膜８とを接続部材であるボンディングワイヤ３によって接続する。 <Wire bonding process>
The electrode pad 4 of the semiconductor element 6 and the plating film 8 of the lead portion 2a corresponding thereto are connected by a bonding wire 3 which is a connecting member.

＜樹脂封止工程＞
半導体素子６を封止樹脂５によって樹脂封止する。
樹脂封止工程においては、リードフレーム２の表側の表面に有機材層１０が形成されているため、リード部２ａ及びベッド部２ｂの側面が封止樹脂に覆われることがない。このため、リード部２ａ及びベッド部２ｂの側面も実装面として確保することでき、リードフレームのリード部２ａ及びベッド部２ｂとも全方向にフィレットが形成されるため、二次実装信頼性が向上する。
また、樹脂封止に際してバックテープを用いないため、樹脂バリが発生したり、バックテープの剥離時にバックテープの糊残りが発生したりすることがないため、二次実装信頼性が向上する。 <Resin sealing process>
The semiconductor element 6 is resin-sealed with the sealing resin 5.
In the resin sealing step, since the organic material layer 10 is formed on the front surface of the lead frame 2, the side surfaces of the lead portion 2a and the bed portion 2b are not covered with the sealing resin. Therefore, the side surfaces of the lead portion 2a and the bed portion 2b can also be secured as mounting surfaces, and fillets are formed in both the lead portion 2a and the bed portion 2b of the lead frame in all directions, so that the secondary mounting reliability is improved. ..
Further, since the back tape is not used for resin sealing, resin burrs do not occur and adhesive residue of the back tape does not occur when the back tape is peeled off, so that the reliability of secondary mounting is improved.

＜半導体素子の個片化工程＞
リードフレーム上の複数の単位フレーム毎に形成された複数の半導体装置を個々の半導体装置に個片化する。 <Semiconductor element individualization process>
A plurality of semiconductor devices formed for each of a plurality of unit frames on a lead frame are individualized into individual semiconductor devices.

（第２の実施形態）
本実施形態の半導体装置を図２−１に示す。
本実施形態の半導体装置は実施形態１の半導体装置において、リード部２の周囲部分及びベッド部２ｂの周囲部分の厚さを薄くして段差部ｓを設けたものである。
図２−２に実施形態２の半導体装置のリードフレーム２の形状を示す。リードフレームのリード部２ａの周囲部分及びベッド部２ｂの周囲部分を所定の厚さｄだけエッチングにより除去して段差部ｓを設ける。この段差部ｓは有機材層１０とリードフレーム２との密着性を向上させることができる。
段差部ｓはリード部２ａ及びベッド部２ｂの周囲部分の一部に設けても良い。 (Second embodiment)
The semiconductor device of this embodiment is shown in FIG. 2-1.
The semiconductor device of the present embodiment is the semiconductor device of the first embodiment in which the thickness of the peripheral portion of the lead portion 2 and the peripheral portion of the bed portion 2b is reduced to provide a step portion s.
FIG. 2-2 shows the shape of the lead frame 2 of the semiconductor device of the second embodiment. The peripheral portion of the lead portion 2a of the lead frame and the peripheral portion of the bed portion 2b are removed by etching by a predetermined thickness d to provide a step portion s. The step portion s can improve the adhesion between the organic material layer 10 and the lead frame 2.
The step portion s may be provided in a part of the peripheral portion of the lead portion 2a and the bed portion 2b.

（第３の実施形態）
本実施形態の半導体装置を図３−１に示す。
本実施形態の半導体装置は実施形態１の半導体装置において、図３−２に示すようにベッド部２ｂ上に形成した有機材層１０の半導体素子搭載領域にも開口部１４を設けて、半導体素子６を接着剤層７を介してベッド部２ｂに接着し固定したものである。
このように、半導体素子６をベッド部２ｂに直接固定することにより、半導体素子の稼働によって発生した熱を効率よく外部に放出することが可能となる。
開口部９と開口部１４とは同時に形成しても良いし、開口部９を形成する工程と開口部１４を形成する工程を別にしても良い。 (Third Embodiment)
The semiconductor device of this embodiment is shown in FIG. 3-1.
In the semiconductor device of the present embodiment, in the semiconductor device of the first embodiment, as shown in FIG. 3-2, an opening 14 is provided in the semiconductor element mounting region of the organic material layer 10 formed on the bed portion 2b, and the semiconductor element is provided. 6 is adhered to and fixed to the bed portion 2b via the adhesive layer 7.
By directly fixing the semiconductor element 6 to the bed portion 2b in this way, it is possible to efficiently release the heat generated by the operation of the semiconductor element to the outside.
The opening 9 and the opening 14 may be formed at the same time, or the step of forming the opening 9 and the step of forming the opening 14 may be separated.

開口部９と開口部１４とは同時に形成する場合には、めっき膜８を形成する工程において、開口部１４をめっきマスクで覆って、めっき膜８を形成する方法を採用することができる。
開口部９を形成する工程と開口部１４を形成する工程を別に設ける場合には、まず、開口部９を形成してめっき膜８を形成した後に、開口部１４を形成する方法を採用することができる。
開口工程は一回で行うことが好ましいので、前者の方法を採用することが好ましい。 When the opening 9 and the opening 14 are formed at the same time, a method of covering the opening 14 with a plating mask to form the plating film 8 can be adopted in the step of forming the plating film 8.
When the step of forming the opening 9 and the step of forming the opening 14 are separately provided, a method of first forming the opening 9 to form the plating film 8 and then forming the opening 14 is adopted. Can be done.
Since the opening step is preferably performed once, it is preferable to adopt the former method.

（第４の実施形態）
本実施形態の半導体装置を図４に示す。
ベッド部２ｂには半導体素子を複数個搭載しても良く、また、半導体素子の他に半導体部品を搭載しても良い。
本実施形態はベッド部２ｂに２個の半導体素子（６ａ、６ｂ）を搭載した例を示す。
本実施形態の半導体装置は実施形態１の半導体装置において、ベッド部２ｂ上に複数の半導体素子６ａ及び半導体素子６ｂを搭載したものである。
図４に示したものは、半導体素子６ａを有機材層１０を介してベッド部２ｂに搭載し、半導体素子６ｂを有機材層１０を介さずにベッド部２ｂ上に搭載した例を示したものである。
半導体素子６ａ、６ｂを有機材層１０を介してベッド部２ｂ上に搭載しても良いし、半導体素子６ａ、６ｂを有機材層１０を介さずにベッド部２ｂ上に搭載しても良い。
このような構造とすることにより、半導体装置の多機能化が可能となる。また、半導体素子の特性に応じて、有機材層１０を開口することにより、半導体素子の特性に合わせたパッケージ構造が実現可能となる。 (Fourth Embodiment)
The semiconductor device of this embodiment is shown in FIG.
A plurality of semiconductor elements may be mounted on the bed portion 2b, and semiconductor components may be mounted in addition to the semiconductor elements.
This embodiment shows an example in which two semiconductor elements (6a, 6b) are mounted on the bed portion 2b.
The semiconductor device of the present embodiment is the semiconductor device of the first embodiment, in which a plurality of semiconductor elements 6a and semiconductor elements 6b are mounted on the bed portion 2b.
The one shown in FIG. 4 shows an example in which the semiconductor element 6a is mounted on the bed portion 2b via the organic material layer 10 and the semiconductor element 6b is mounted on the bed portion 2b without passing through the organic material layer 10. Is.
The semiconductor elements 6a and 6b may be mounted on the bed portion 2b via the organic material layer 10, or the semiconductor elements 6a and 6b may be mounted on the bed portion 2b without passing through the organic material layer 10.
With such a structure, the semiconductor device can be made multifunctional. Further, by opening the organic material layer 10 according to the characteristics of the semiconductor element, a package structure matching the characteristics of the semiconductor element can be realized.

１ 半導体装置
２ リードフレーム
２ａ リード部
２ｂ ベッド部(半導体素子搭載部)
２ｃ リードフレームの側面
３ ボンディングワイヤ
４ 電極
５ 封止樹脂
６、６ａ、６ｂ 半導体素子
７ 接着剤層
８ めっき膜
９ 開口部
１０ 有機材層
１１ はんだ
１２ バックテープ
１２ａ 糊残り
１３ 内部剥離
１４ 開口部
２０ 半導体装置
２１ リードフレーム
２２ ベッド部
２３ リード部
２４ 半導体素子
２５ ボンディングワイヤ
２６ 封止樹脂
２７ 樹脂
ｄ 厚さ
ｓ 段差 1 Semiconductor device 2 Lead frame 2a Lead part 2b Bed part (semiconductor element mounting part)
2c Side of lead frame 3 Bonding wire 4 Electrode 5 Encapsulating resin 6, 6a, 6b Semiconductor element 7 Adhesive layer 8 Plating film 9 Opening 10 Organic material layer 11 Solder 12 Back tape 12a Glue residue 13 Internal peeling 14 Opening 20 Semiconductor device 21 Lead frame 22 Bed part 23 Lead part 24 Semiconductor element 25 Bonding wire 26 Encapsulating resin 27 Resin d Thickness s Step

Claims (13)

リード部とベッド部とからなるリードフレームと、
少なくとも一部が該リードフレームの空間部分に設けられ、少なくとも一部が半導体素子搭載面の高さよりも上方に設けられた有機材層と、
相互接続部材と接続されるリード部分の有機材層に設けられた開口部と、
ベッド部上に搭載された半導体素子と、
前記開口部のリード部と半導体素子の電極とを電気的に接続する相互接続部材と、
前記有機材層、相互接続部材及び半導体素子を樹脂封止する封止樹脂と、
を有し、
前記リード部は、半導体装置の周縁側に段差部を有する半導体装置。 A lead frame consisting of a lead part and a bed part,
An organic material layer, which is at least partly provided in the space portion of the lead frame and at least partly provided above the height of the semiconductor device mounting surface.
An opening provided in the organic material layer of the lead portion connected to the interconnect member,
The semiconductor element mounted on the bed and
An interconnect member that electrically connects the lead portion of the opening and the electrode of the semiconductor element,
A sealing resin for resin-sealing the organic material layer, interconnection member, and semiconductor element,
Have,
The lead portion is a semiconductor device having a stepped portion on the peripheral edge side of the semiconductor device. 前記有機材層はベッド部の半導体素子搭載位置にも形成されており、半導体素子はこの半導体素子搭載位置の有機材層上に搭載されている請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the organic material layer is also formed at a semiconductor element mounting position on the bed portion, and the semiconductor element is mounted on the organic material layer at the semiconductor element mounting position. 前記有機材層はベッド部の半導体素子搭載位置にも開口部を有し、半導体素子はこの半導体素子搭載位置の開口部においてベッド部上に搭載されている請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the organic material layer also has an opening at a semiconductor element mounting position of the bed portion, and the semiconductor element is mounted on the bed portion at the opening at the semiconductor element mounting position. 半導体素子が複数個であり、ベッド部に形成された有機材層上に搭載されている半導体素子と、有機材層に形成された開口部においてベッド部上に搭載されている半導体素子とを有する請求項１に記載の半導体装置。 It has a plurality of semiconductor elements, and has a semiconductor element mounted on the organic material layer formed in the bed portion and a semiconductor element mounted on the bed portion in the opening formed in the organic material layer. The semiconductor device according to claim 1. 前記ベッド部の周縁部の少なくとも一部は、段差を有する請求項１〜４のいずれか１項に記載の半導体装置。 The semiconductor device according to any one of claims 1 to 4, wherein at least a part of the peripheral edge of the bed has a step. ベッド部及びリード部を有するリードフレームの半導体素子搭載面側に有機材層を形成する工程と、
半導体装置の周縁部において、前記リード部に段差部を形成し、
リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、
ベッド部の半導体素子搭載位置の有機材層に開口部Ｂを形成する工程と、
前記リード部のボンディングワイヤとの接続部分に形成されている有機材層の開口部Ａにめっき膜を形成する工程と、
ベッド部の前記開口部Ｂにおいてベッド部に半導体素子を接着剤により固定する工程と、
前記半導体素子の電極とリード部の前記めっき膜とをボンディングワイヤにより電気的に接続する工程と、
前記半導体素子、ボンディングワイヤ及び有機材層を封止樹脂により樹脂封止する工程と、
を含む半導体装置の製造方法。 A process of forming an organic material layer on the semiconductor element mounting surface side of a lead frame having a bed portion and a lead portion, and
At the peripheral edge of the semiconductor device, a stepped portion is formed on the lead portion to form a step portion.
The step of forming the opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire, and
The process of forming the opening B in the organic material layer at the position where the semiconductor element is mounted on the bed, and
A step of forming a plating film in the opening A of the organic material layer formed at the connection portion of the lead portion with the bonding wire, and
A step of fixing the semiconductor element to the bed portion with an adhesive in the opening B of the bed portion,
A step of electrically connecting the electrode of the semiconductor element and the plating film of the lead portion by a bonding wire, and
A step of resin-sealing the semiconductor element, the bonding wire, and the organic material layer with a sealing resin,
A method for manufacturing a semiconductor device including. 前記リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、ベッド部の半導体素子搭載位置の有機材層に開口部Ｂを形成する工程とを同時に行う、請求項６に記載の半導体装置の製造方法。 The step of forming the opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire and the step of forming the opening B in the organic material layer at the semiconductor element mounting position of the bed portion are simultaneously performed. The method for manufacturing a semiconductor device according to claim 6. ベッド部及びリード部を有するリードフレームの半導体素子搭載面側に有機材層を形成する工程と、
リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、
ベッド部の複数の半導体素子搭載位置の少なくとも一つに、有機材層がベッド部の大部分には設けられないように開口部Ｂを形成する工程と、
前記開口部Ａにめっき膜を形成する工程と、
有機材層を有する半導体素子搭載位置には有機材層上に半導体素子を接着剤により固定し、開口部Ｂを有する半導体素子搭載位置にはベッド部上に半導体素子を接着剤により固定する工程と、
前記半導体素子の電極とリード部の前記めっき膜とをボンディングワイヤにより電気的に接続する工程と、
前記半導体素子、ボンディングワイヤ及び有機材層を封止樹脂により樹脂封止する工程と、
を含む半導体装置の製造方法。 Forming a chromatic gear layer on the semiconductor element mounting surface of the lead frame having a bed portion and the lead portion,
The step of forming the opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire, and
A step of forming an opening B at at least one of the mounting positions of a plurality of semiconductor elements in the bed portion so that the organic material layer is not provided in most of the bed portion.
The step of forming a plating film in the opening A and
At the semiconductor element mounting position having the organic material layer, the semiconductor element is fixed on the organic material layer with an adhesive, and at the semiconductor element mounting position having the opening B, the semiconductor element is fixed on the bed portion with an adhesive. ,
A step of electrically connecting the electrode of the semiconductor element and the plating film of the lead portion by a bonding wire, and
A step of resin-sealing the semiconductor element, the bonding wire, and the organic material layer with a sealing resin,
A method for manufacturing a semiconductor device including. 前記リード部のボンディングワイヤとの接続部分に形成されている有機材層に開口部Ａを形成する工程と、ベッド部の半導体素子搭載位置の少なくとも一つに開口部Ｂを形成する工程とを同時に行う、請求項８に記載の半導体装置の製造方法。 The step of forming the opening A in the organic material layer formed at the connection portion of the lead portion with the bonding wire and the step of forming the opening B at at least one of the semiconductor element mounting positions of the bed portion are simultaneously performed. The method for manufacturing a semiconductor device according to claim 8. 前記半導体素子と前記ベッド部との間の領域には、前記有機材層が設けられていない、請求項８に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 8, wherein the organic material layer is not provided in the region between the semiconductor element and the bed portion. 前記有機材層は、少なくとも一部が前記ベッド部と前記リード部との間の前記リードフレームの開口へ延びている、請求項８に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 8, wherein at least a part of the organic material layer extends to an opening of the lead frame between the bed portion and the lead portion. 半導体装置の周縁部において、前記リード部に段差部を形成する工程をさらに含む、請求項８に記載の半導体装置の製造方法。 The method for manufacturing a semiconductor device according to claim 8, further comprising a step of forming a stepped portion on the lead portion on the peripheral edge portion of the semiconductor device. 前記相互接続部材はボンディングワイヤを含む、請求項１に記載の半導体装置。 The semiconductor device according to claim 1, wherein the interconnect member includes a bonding wire.
JP2016186789A 2016-09-26 2016-09-26 Semiconductor devices and methods for manufacturing semiconductor devices Active JP6923299B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016186789A JP6923299B2 (en) 2016-09-26 2016-09-26 Semiconductor devices and methods for manufacturing semiconductor devices
JP2021124734A JP2021170679A (en) 2016-09-26 2021-07-29 Semiconductor device
JP2022161174A JP7419474B2 (en) 2016-09-26 2022-10-05 Semiconductor device and semiconductor device manufacturing method
JP2024001882A JP2024026696A (en) 2016-09-26 2024-01-10 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016186789A JP6923299B2 (en) 2016-09-26 2016-09-26 Semiconductor devices and methods for manufacturing semiconductor devices

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021124734A Division JP2021170679A (en) 2016-09-26 2021-07-29 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2018056165A JP2018056165A (en) 2018-04-05
JP6923299B2 true JP6923299B2 (en) 2021-08-18

Family

ID=61833086

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016186789A Active JP6923299B2 (en) 2016-09-26 2016-09-26 Semiconductor devices and methods for manufacturing semiconductor devices
JP2021124734A Withdrawn JP2021170679A (en) 2016-09-26 2021-07-29 Semiconductor device
JP2022161174A Active JP7419474B2 (en) 2016-09-26 2022-10-05 Semiconductor device and semiconductor device manufacturing method
JP2024001882A Pending JP2024026696A (en) 2016-09-26 2024-01-10 Semiconductor device and method for manufacturing the same

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021124734A Withdrawn JP2021170679A (en) 2016-09-26 2021-07-29 Semiconductor device
JP2022161174A Active JP7419474B2 (en) 2016-09-26 2022-10-05 Semiconductor device and semiconductor device manufacturing method
JP2024001882A Pending JP2024026696A (en) 2016-09-26 2024-01-10 Semiconductor device and method for manufacturing the same

Country Status (1)

Country Link
JP (4) JP6923299B2 (en)

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133763A (en) * 1998-10-26 2000-05-12 Dainippon Printing Co Ltd Circuit member for resin-sealing semiconductor device and manufacture thereof
JP2000286378A (en) * 1999-03-31 2000-10-13 Mitsui High Tec Inc Resin sealed semiconductor device
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002110888A (en) * 2000-09-27 2002-04-12 Rohm Co Ltd Island exposure type semiconductor device
JP2003007917A (en) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd Method manufacturing circuit device
JP2003007916A (en) * 2001-06-19 2003-01-10 Sanyo Electric Co Ltd Method of manufacturing circuit device
JP2003037345A (en) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd Circuit device and its manufacturing method
JP2003037213A (en) * 2001-07-25 2003-02-07 Sanyo Electric Co Ltd Circuit device and method for manufacturing the same
JP4679000B2 (en) * 2001-07-31 2011-04-27 三洋電機株式会社 Plate
JP3976311B2 (en) * 2002-05-24 2007-09-19 大日本印刷株式会社 Lead frame manufacturing method
JP4426955B2 (en) * 2004-11-30 2010-03-03 株式会社ルネサステクノロジ Semiconductor device
JP4732138B2 (en) * 2005-11-11 2011-07-27 ルネサスエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
JP2011233811A (en) * 2010-04-30 2011-11-17 Renesas Electronics Corp Lead frame and semiconductor device manufacturing method using the same

Also Published As

Publication number Publication date
JP2022173569A (en) 2022-11-18
JP2021170679A (en) 2021-10-28
JP2024026696A (en) 2024-02-28
JP2018056165A (en) 2018-04-05
JP7419474B2 (en) 2024-01-22

Similar Documents

Publication Publication Date Title
JP6030970B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP3189703B2 (en) Semiconductor device and manufacturing method thereof
JP4614586B2 (en) Method for manufacturing hybrid integrated circuit device
JP5802695B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP3436159B2 (en) Method for manufacturing resin-encapsulated semiconductor device
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
JP7089388B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2915282B2 (en) Plastic molded integrated circuit package
JP2956659B2 (en) Semiconductor device and its lead frame
JP6923299B2 (en) Semiconductor devices and methods for manufacturing semiconductor devices
JP2006147918A (en) Semiconductor device
JP2001127228A (en) Terminal land frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same
JP2001077285A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP3503502B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2001135767A (en) Semiconductor device and method of manufacturing the same
KR101297662B1 (en) Manufacture method of lead frame
KR20070103591A (en) Semiconductor package having insulator interposed between leads and method of fabricating semiconductor device having the same
JPH10189792A (en) Semiconductor package
JP4021115B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP4311294B2 (en) Electronic device and manufacturing method thereof
JP3915338B2 (en) Lead frame and method for manufacturing resin-encapsulated semiconductor device using the same
JP2001127195A (en) Terminal land frame, its manufacturing method, and method of manufacturing resin-sealed semiconductor device
JP2001077271A (en) Lead frame and manufacture of resin sealed semiconductor device using the same
JP2006324270A (en) Semiconductor device and its manufacturing method
JP2001077273A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20190522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190926

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20201127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210216

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20210416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210729

R150 Certificate of patent or registration of utility model

Ref document number: 6923299

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250