JP6897139B2 - Board with built-in electronic components and board mounting structure - Google Patents
Board with built-in electronic components and board mounting structure Download PDFInfo
- Publication number
- JP6897139B2 JP6897139B2 JP2017024160A JP2017024160A JP6897139B2 JP 6897139 B2 JP6897139 B2 JP 6897139B2 JP 2017024160 A JP2017024160 A JP 2017024160A JP 2017024160 A JP2017024160 A JP 2017024160A JP 6897139 B2 JP6897139 B2 JP 6897139B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- electronic component
- substrate
- via conductor
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004020 conductor Substances 0.000 claims description 113
- 239000000758 substrate Substances 0.000 claims description 84
- 239000010410 layer Substances 0.000 description 42
- 239000000463 material Substances 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 14
- 239000010949 copper Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、電子部品内蔵基板及びこの電子部品内蔵基板を含む基板実装構造体に関する。 The present invention relates to an electronic component-embedded substrate and a substrate mounting structure including the electronic component-embedded substrate.
能動部品に接続される受動部品が内蔵されている電子部品内蔵基板が知られている。特許文献1では、チップコンデンサが内蔵された部品内蔵基板が示されている。近年、電子機器の小型化等のニーズから電子部品の薄膜化が進んでいて、薄膜の電子部品が内蔵された電子部品内蔵基板についても検討が進められている。
There is known an electronic component built-in board in which a passive component connected to an active component is built.
電子部品内蔵基板では、能動部品に接続される電子部品の低ESL(等価直列インダクタンス)化が求められる。そこで、本願発明者らは、低ESL化を図るために、電子部品のうち能動部品側の電極を複数に分割し、分割された電極それぞれに対して能動部品と接続するための端子を設ける多端子構造を検討している。しかしながら、能動部品に接続する側の電極を複数に分割して多端子構造とした場合、能動部品に接続される側の電極近傍と逆側の電極近傍とにおいて内部応力の差が生じ、特に能動部品側の端子と電極との間での接続信頼性が低下する可能性が考えられる。 In the electronic component built-in substrate, it is required to reduce the ESL (equivalent series inductance) of the electronic component connected to the active component. Therefore, in order to reduce ESL, the inventors of the present application divide the electrodes on the active component side of the electronic components into a plurality of electrodes, and provide terminals for connecting to the active component for each of the divided electrodes. We are considering a terminal structure. However, when the electrode on the side connected to the active component is divided into a plurality of terminals to form a multi-terminal structure, a difference in internal stress occurs between the vicinity of the electrode connected to the active component and the vicinity of the electrode on the opposite side, which is particularly active. It is possible that the connection reliability between the terminals on the component side and the electrodes will decrease.
本発明は上記に鑑みてなされたものであり、電子部品の接続信頼性の低下を抑制することが可能な電子部品内蔵基板及びこの電子部品内蔵基板を含む基板実装構造体を提供することを目的とする。 The present invention has been made in view of the above, and an object of the present invention is to provide an electronic component-embedded substrate capable of suppressing a decrease in connection reliability of electronic components, and a substrate mounting structure including the electronic component-embedded substrate. And.
上記目的を達成するため、本発明に係る電子部品内蔵基板は、第1主面及び前記第1主面の反対側に第2主面を有する基板と、前記基板に内蔵され、前記第1主面側に設けられた第1端子、前記第2主面側に設けられた第2端子、及び前記第1端子と前記第2端子との間に設けられた容量部を有する電子部品と、前記基板に含まれる絶縁層内に形成され、前記第1端子と電気的に接続されると共に前記第1主面側に延びる第1ビア導体と、前記基板に含まれる絶縁層内に形成され、前記第2端子と電気的に接続されると共に前記第2主面側に延びる第2ビア導体と、を有し、前記第1端子の数N1と前記第2端子の数N2とは、N1>N2を満たし、前記第1ビア導体と前記第1端子との接地面積S1と、前記第2ビア導体と前記第2端子の端面との接地面積S2と、は、S1≦S2を満たす。 In order to achieve the above object, the electronic component built-in substrate according to the present invention includes a substrate having a first main surface and a second main surface on the opposite side of the first main surface, and a substrate incorporated in the substrate and said to be the first main surface. An electronic component having a first terminal provided on the surface side, a second terminal provided on the second main surface side, and a capacitance portion provided between the first terminal and the second terminal, and the above. A first via conductor formed in an insulating layer included in a substrate, electrically connected to the first terminal and extending toward the first main surface side, and formed in an insulating layer included in the substrate, said It has a second via conductor that is electrically connected to the second terminal and extends to the second main surface side, and the number N1 of the first terminal and the number N2 of the second terminal are N1> N2. The ground contact area S1 between the first via conductor and the first terminal and the ground contact area S2 between the second via conductor and the end face of the second terminal satisfy S1 ≦ S2.
上記の電子部品内蔵基板によれば、第1端子は数が多く、第2端子は数が少ない状態である場合に、第1ビア導体の第2のビア導体の関係をS1≦S2とすることで、内部応力に由来する電子部品の変形を抑制することができる。したがって、第1端子と第1ビア導体との境界における接続信頼性、及び、第2端子と第2ビア導体との境界における接続信頼性が向上する。 According to the above-mentioned board for incorporating electronic components, when the number of the first terminals is large and the number of the second terminals is small, the relationship between the second via conductors of the first via conductor is set to S1 ≦ S2. Therefore, the deformation of the electronic component due to the internal stress can be suppressed. Therefore, the connection reliability at the boundary between the first terminal and the first via conductor and the connection reliability at the boundary between the second terminal and the second via conductor are improved.
ここで、1つの前記第1端子に対して複数の前記第1ビア導体が接続している、もしくは、1つの前記第2端子に対して複数の前記第2ビア導体が接続している態様としてもよい。 Here, as an embodiment in which a plurality of the first via conductors are connected to one said first terminal, or a plurality of said second via conductors are connected to one said second terminal. May be good.
このように、1つの端子に対して複数のビア導体が接続している場合でも、上記の関係を満たすことで、電子部品の接続信頼性の低下を抑制することが可能となる。 As described above, even when a plurality of via conductors are connected to one terminal, it is possible to suppress a decrease in connection reliability of electronic components by satisfying the above relationship.
また、前記第1端子の厚みT1と前記第2端子の厚みT2とが、T1<T2を満たす態様としてもよい。 Further, the thickness T1 of the first terminal and the thickness T2 of the second terminal may satisfy T1 <T2.
上記のように、数が多い第1端子の厚みが小さく、数が少ない第2端子の厚みが大きい状態である場合に、第1ビア導体の第2のビア導体の関係をS1≦S2とすることで、内部応力に由来する電子部品の変形を好適に抑制することができる。 As described above, when the thickness of the first terminal having a large number is small and the thickness of the second terminal having a small number is large, the relationship between the second via conductors of the first via conductor is set to S1 ≦ S2. Therefore, the deformation of the electronic component due to the internal stress can be suitably suppressed.
また、本発明の一形態に係る基板実装構造体は、上記の電子部品内蔵基板を含む基板実装構造体であって、前記第1端子は能動部品側に接続され、前記第2端子は電源側に接続されている。 Further, the board mounting structure according to one embodiment of the present invention is a board mounting structure including the above-mentioned board with built-in electronic components, the first terminal is connected to the active component side, and the second terminal is the power supply side. It is connected to the.
上記の基板実装構造体では、電子部品内蔵基板の第1端子は能動部品側に接続され、電子部品内蔵基板の第2端子は電源側に接続されているため、電子部品の低ESL化を実現しつつ、電子部品の接続信頼性の低下を抑制することを可能としている。 In the above board mounting structure, the first terminal of the electronic component built-in board is connected to the active component side, and the second terminal of the electronic component built-in board is connected to the power supply side, so that the ESL of the electronic component can be reduced. At the same time, it is possible to suppress a decrease in connection reliability of electronic components.
本発明によれば、電子部品の接続信頼性の低下を抑制することが可能な電子部品内蔵基板及びこの電子部品内蔵基板を含む基板実装構造体が提供される。 According to the present invention, there is provided an electronic component-embedded substrate capable of suppressing a decrease in connection reliability of electronic components, and a substrate mounting structure including the electronic component-embedded substrate.
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the accompanying drawings. In the description of the drawings, the same elements are designated by the same reference numerals, and duplicate description will be omitted.
図1は、本発明の一実施形態に係る電子部品内蔵基板を用いた基板実装構造体を概略的に示す断面図である。また、図2は、本発明の一実施形態に係る電子部品内蔵基板の一部を概略的に示す断面図である。 FIG. 1 is a cross-sectional view schematically showing a board mounting structure using a board with built-in electronic components according to an embodiment of the present invention. Further, FIG. 2 is a cross-sectional view schematically showing a part of the electronic component built-in substrate according to the embodiment of the present invention.
図1に示すように、基板実装構造体100は、例えば、通信端末等に使用される実装構造体である。電子部品内蔵基板1は、絶縁層11を含む基板10と、基板10に内蔵された電子部品20と、を備えている。基板10の一方側の第1主面10Aには、電子部品20の一方側の電極である第1端子21から延びる第1外部端子31が設けられている。また、第1主面10Aとは逆側の第2主面10Bには、電子部品20の第1端子21とは逆側の第2端子22から延びる第2外部端子32が設けられている。
As shown in FIG. 1, the
基板実装構造体100のうち電子部品内蔵基板1の基板10の第1主面10A側において、電子部品内蔵基板1の第1外部端子31に対して、導体材料41(バンプ)を介して能動部品42が接続されている。能動部品42については、特に限定されないが、例えば、LSI(大規模集積回路)、ASIC(Application Specific Integrated Circuit、特定用途向け集積回路)、CPU(Central Processing Unit、中央演算処理装置)等を用いることができる。
In the
基板実装構造体100のうち電子部品内蔵基板1の第2主面10B側において、電子部品内蔵基板1の第2外部端子32に対して、導体材料43を介して電源側の回路基板44が接続される。回路基板44とは、例えば、マザーボード等である。回路基板44に代えて、他の電子部品等が接続されていてもよい。少なくとも、電子部品内蔵基板1においては、第1主面10A側の第1外部端子31は能動部品42側に接続され、第2主面10B側の第2外部端子32は電源側に接続されている。
On the second
図2を参照しながら、電子部品内蔵基板1の詳細構造について、説明する。電子部品内蔵基板1は、絶縁層11及びコア12を含む基板10と、基板10に内蔵された電子部品20と、絶縁層11内に形成されたビア導体30(第1ビア導体33,第2ビア導体34)と、を備えている。基板10は、第1主面10A及び第1主面10Aの反対側の第2主面10Bを有している。電子部品20は、第1主面10A側に設けられた複数の第1端子21、第2主面10B側に設けられた複数の第2端子22、及び、第1端子21と第2端子22との間に設けられた容量部23を有している。また、電子部品内蔵基板1は、電子部品20の第1端子21と電気的に接続される第1外部端子31と、電子部品20の第2端子22と電気的に接続される第2外部端子32と、を備えている。ここで、電子部品20が基板10に「内蔵されている」とは、電子部品20が基板10の第1主面10A及び第2主面10Bから露出していない状態をいう。
The detailed structure of the electronic component built-in
基板10は、いわゆる多層回路基板である。本実施形態においては、基板10は絶縁層11及びコア12を含んでいる。コア12は絶縁層11に内蔵されており、基板10の第1主面10A及び第2主面10Bは絶縁層11の主面に相当する。コア12には、第1主面10A側から第2主面10B側へ貫通する貫通孔13が設けられており、電子部品20は、貫通孔13内に配置されている。また、絶縁層11は貫通孔13内にも充填されている。その結果、電子部品20とコア12との間には絶縁層11が介在している。絶縁層11は、例えばエポキシ樹脂、アクリル樹脂、又はフェノール樹脂等の絶縁性材料によって構成される。なお、絶縁層11を構成する絶縁性材料は、例えば、熱硬化性樹脂又は光硬化性樹脂等、特定の処理によって硬度が変化する材料であることが好ましい。コア12は、例えばシリコン(Si)、ガラス(SiO2)、又は樹脂基板等によって構成される。基板10の全体の厚みは、例えば40μm〜1000μm程度とすることができる。また、絶縁層11の厚みは、例えば1μm〜200μm程度、コア12の厚みは、例えば20μm〜400μm程度とすることができる。なお、基板10の全体の厚み、絶縁層11の厚み、及びコア12の厚みは特に限定されない。
The
電子部品20は、複数の第1端子21、複数の第2端子22、及び複数の第1端子21と複数の第2端子22との間に設けられた容量部23を有するキャパシタである。本実施形態では、電子部品20が、第1端子21及び第2端子22が金属薄膜により構成され、容量部23が誘電体膜により構成されたいわゆるTFCP(Thin Film Capacitor:薄膜キャパシタ)である場合について説明する。なお、第1端子21側の金属薄膜から構成される電極層には、第1端子21として機能する領域とは異なる領域が含まれていてもよい。第2端子22側の金属薄膜から構成される電極層には、第2端子22として機能する領域とは異なる領域が含まれていてもよい。
The
図2に示す例では、第1端子21は5つに分割され、第2端子22は2つに分割されている。分割された第1端子21のそれぞれは、第1主面10A側の端面21aと、側面21bと、有している。端面21a及び側面21bの周囲には、絶縁層11が充填されている。また、分割された第2端子22のそれぞれは、第2主面10B側の端面22aと、側面22bと、を有している。端面22a及び側面22bの周囲には、絶縁層11が充填されている。分割された第1端子21及び第2端子22の数(分割数)及び形状は適宜変更することができる。
In the example shown in FIG. 2, the
電子部品20の3層(第1端子21、第2端子22、及び容量部23)の厚みの合計は、例えば5μm〜650μm程度であり、第1端子21の厚みを0.1μm〜50μm程度とし、容量部23の厚みを0.05μm〜100μm程度とし、第2端子22の厚みを5μm〜500μm程度とすることができる。なお、本実施形態で説明する電子部品20では、第1端子21の厚みよりも第2端子22の厚みが大きい。したがって、上記の厚みの範囲内で、第1端子21の厚みよりも第2端子22が大きくなるように適宜選択される。つまり、第1端子21の厚みをT1とし、第2端子22の厚みをT2とすると、T1<T2となる。
The total thickness of the three layers (
第1端子21及び第2端子22を構成する材料としては、主成分がニッケル(Ni)、銅(Cu)、アルミニウム(Al)、白金(Pt)、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられる。ただし、第1端子21及び第2端子22の材料は、導電性材料であれば特に限定されない。本実施形態では、第1端子21が銅を主成分とすると共に、第2端子22がニッケルを主成分とする場合について説明する。なお、「主成分」であるとは、当該成分の占める割合が50質量%以上であることをいう。また、第1端子21及び第2端子22の態様としては、合金や金属間化合物を形成する場合のほか、2種類以上からなる積層体構造である場合も含む。例えば、Ni薄膜上にCu薄膜を設けた2層構造として電極層を形成してもよい。また、第1端子21及び/又は第2端子22として純ニッケルを使用する場合、そのニッケルの純度は99.99%以上が好ましい。更に、ニッケルを含有する合金の場合、ニッケル以外の金属として含まれる金属は、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ロジウム(Rh)、ルテニウム(Ru)、オスミウム(Os)、レニウム(Re)、タングステン(W)、クロム(Cr)、タンタル(Ta)、銀(Ag)、銅(Cu)からなる群より選ばれる少なくとも一種とすれば好適である。
As the material constituting the
なお、第2端子22が2種類以上の材料を含む場合、第2端子22は、いわゆるTSV(Through Silicon Via)構造等、シリコン(Si)又はガラス(SiO2)等に貫通孔が形成され、貫通孔内に他の導電性材料が埋め込まれた構造を有していてもよい。
When the
容量部23は、ペロブスカイト系の誘電体材料から構成される。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、BaTiO3(チタン酸バリウム)、(Ba1−xSrx)TiO3(チタン酸バリウムストロンチウム)、(Ba1−xCax)TiO3、PbTiO3、Pb(ZrxTi1−x)O3、などのペロブスカイト構造を持った(強)誘電体材料や、Pb(Mg1/3Nb2/3)O3などに代表される複合ペロブスカイトリラクサー型強誘電体材などが含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型誘電体材料において、AサイトとBサイトとの比は、通常整数比であるが、特性向上のために意図的に整数比からずらしてもよい。なお、容量部23の特性制御のため、容量部23に適宜、副成分として添加物質が含有されていてもよい。
The
第1外部端子31は、複数の第1端子21のそれぞれに対応して設けられている。本実施形態においては、5つの第1外部端子31が設けられている例を示している。第1外部端子31のそれぞれは、基板10の第1主面10Aに対して積層されており、ビア導体30(後述する第1ビア導体33)を介して第1端子21と電気的に接続されている。電子部品20の第1端子21は、第1ビア導体33及び第1外部端子31を介して外部の電子部品又は配線等と電気的に接続可能に構成されている。第1外部端子31は、例えば銅(Cu)等の導電性材料によって構成されている。
The first
第2外部端子32は、複数の第2端子22のそれぞれに対応して設けられている。本実施形態においては、2つの第2外部端子32が設けられている例を示している。第2外部端子32のそれぞれは、基板10の第2主面10Bに対して積層されており、ビア導体30(後述する第2ビア導体34)を介して第2端子22と電気的に接続されている。電子部品20の第2端子22は、第2ビア導体34及び第2外部端子32を介して外部の電子部品又は配線等と電気的に接続可能に構成されている。第2外部端子32は、例えば銅(Cu)等の導電性材料によって構成されている。
The second
ビア導体30は、第1端子21と第1外部端子31とを電気的に接続する第1ビア導体33と、第2端子22と第2外部端子32とを電気的に接続する第2ビア導体34とを含んでいる。第1ビア導体33は第1端子21と第1外部端子31との間において絶縁層11を貫通している。また、第2ビア導体34は第2端子22と第2外部端子32との間において絶縁層11を貫通している。第1ビア導体33及び第2ビア導体34は、基本的に積層方向(基板10の厚さ方向)に対して延びる円筒状であるが、図2等に示すように、外側(第1主面10Aもしくは第2主面10B側)の断面積が大きく、内側(電子部品20側)の断面積が小さくなるように、側面が傾斜していてもよい。
The via
第1外部端子31から連続する第1ビア導体33と、第1端子21の端面21aとが接する面積は、第2外部端子32から連続する第2ビア導体34と、第2端子22の端面22aとが接する面積よりも小さい。つまり、第1外部端子31から連続する第1ビア導体33と、第1端子21の端面21aとが接する面積を接地面積S1とし、第2外部端子32から連続する第2ビア導体34と、第2端子22の端面22aとが接する面積を接地面積S2とすると、S1≦S2を満たす。なお、S1,S2は、それぞれ1つのビア導体の接地面積を指しているものである。ビア導体が複数設けられている場合には、接地面積は、ビア導体毎に求められる接地面積の平均を算出し、S1,S2とする。
The area of contact between the first via
このように、電子部品20では、能動部品42側に接続される第1端子21の数(分割数)をN1とし、電源側に接続される第2端子22の数(分割数)をN2とすると、N1>N2となっている。また、第1端子21の厚みをT1とし、第2端子22の厚みをT2とすると、T1<T2となっている。また、第1ビア導体33と第1端子21の端面21aとが接する面積をS1とし、第2ビア導体34と第2端子22の端面22aとが接する面積をS2とすると、S1≦S2となっている。
As described above, in the
次に、図3〜図5を参照して、本実施形態に係る電子部品内蔵基板1の製造方法について説明する。図3〜図5は、図1に示す電子部品内蔵基板の製造方法を説明するための図である。なお、図3〜図5では、一つの電子部品内蔵基板1の製造方法を示しているが、実際には複数の電子部品内蔵基板1を一枚の支持基板上で形成した後に、それぞれの電子部品内蔵基板1に個片化する。したがって、図3〜図5は、一枚の支持基板上の一部を拡大して示しているものである。
Next, a method of manufacturing the electronic component built-in
まず、図3に示すように、電子部品20を準備する。電子部品20は公知の方法で製造することができる。電子部品20の第1端子21は5つに分割され、第2端子22は2つに分割されている。
First, as shown in FIG. 3, the
次に、図4(a)に示すように、貫通孔13が設けられたコア12を準備する。貫通孔13は、例えばエッチング等の公知のプロセスによって形成することができる。その後、図4(b)に示すように、支持基板Wを準備し、コア12を支持基板Wに仮固定する。更に、コア12の貫通孔13内に電子部品20を配置して仮固定する。支持基板Wとしては、例えば粘着性を有する搭載用仮固定材等を用いることができる。
Next, as shown in FIG. 4A, the core 12 provided with the through
次に、図5(a)に示すように、絶縁層11を形成する。絶縁層11は、例えば、支持基板Wに仮固定されたコア12及び電子部品20に対して未硬化の状態の樹脂材料を塗布し、樹脂材料を硬化させた後に支持基板Wを取り除くことによって形成される。これにより、コア12及び電子部品20が絶縁層11に埋め込まれた状態となる。
Next, as shown in FIG. 5A, the insulating
次に、図5(b)に示すように、第1ビア導体33を形成するための孔33A及び第2ビア導体34を形成するための孔34Aを形成する。孔33Aは、それぞれの第1端子21に対応した箇所に形成され、第1主面10Aと第1端子21との間において絶縁層11を貫通している。孔34Aは、それぞれの第2端子22に対応した箇所に形成され、第2主面10Bと第2端子22との間において絶縁層11を貫通している。孔33A,44Aは、例えばレーザーアブレーションによって形成することができる。
Next, as shown in FIG. 5B, a
次に、メッキ又はスパッタ等によって孔33A内に第1ビア導体33を形成し、孔34A内に第2ビア導体34を形成する。その後、第1主面10A及び第2主面10B上に形成された金属層に対してパターニングを行う。これにより、複数の第1外部端子31及び複数の第2外部端子32が形成される。最後に、ダイシング等によって個片化を行うことにより、図1に示す電子部品内蔵基板1が得られる。なお、導体材料41,43を用いて、電子部品内蔵基板1と、能動部品42と、回路基板44と、を接続すると、図1に示す基板実装構造体100が得られる。
Next, the first via
ここで、本実施形態に係る基板実装構造体100の電子部品内蔵基板1に含まれる電子部品20は、第1端子21の数(分割数)N1と、第2端子22の数(分割数)N2と、がN1>N2を満たし、第1端子21の厚みT1と第2端子22の厚みT2とがT1<T2を満たしている。また、電子部品20は、第1ビア導体33と第1端子21の端面21aとの接地面積S1と、第2ビア導体34と第2端子22の端面22aとの接地面積S2と、がS1≦S2となっている。これらの特徴を有していることで、電子部品内蔵基板1では、第1端子21と第1ビア導体33との境界における第1端子21と第1ビア導体33との接続信頼性、及び、第2端子22と第2ビア導体34との境界における第2端子22と第2ビア導体34との接続信頼性が向上するという効果を奏する。
Here, the
近年、図1に示す基板実装構造体100のように、電子部品内蔵基板1に内蔵された電子部品20上に能動部品42を配置する構成が検討されている。このような構成において、ESL(等価直列インダクタンス)を低くするためには、電子部品20における能動部品42側の端子を分割して複数にし、他方側の端子よりも数(分割数)を多くすることが有効である。そのため、電子部品20と同様に、能動部品42側の第1端子21を複数に分割し、分割後の複数の第1端子21それぞれの表面から厚み方向に延びるビア導体を設ける構成が検討されている。しかしながら、第1端子の分割数を多くすると、分割された端子毎にビア導体(図1等では第1ビア導体33)が設けられる。また、第1端子の分割数を多くするためには、分割後の端子間の短絡を防ぐために、第1端子を構成する電極層自体の厚みを小さくする必要がある。その結果、電子部品の容量部よりも上方では、厚みが薄く複数に分割された第1端子が設けられ、分割された第1端子のそれぞれの上方には、従来よりも断面積が小さくされたビア導体が設けられることとなる。
In recent years, as in the
一方、能動部品側とは異なる側の第2端子側では、端子の数を第1端子よりも少なくされる。したがって、端子に設けられるビア導体の数も異なる。その結果、容量部を挟み、能動部品側の端子及びその周辺の構造と、逆側の端子及びその周辺の構造とでは、端子の厚み、ビアの数等が異なることになる。このような構造を有していると、能動部品側と逆側とで端子近傍に生じる応力に差が生じる。具体的には、能動部品側の第1端子側では、隣接する端子同士が近付く向きの内向きの応力がかかるようになり、逆側の第2端子側では、第1端子側と比較して外向きの応力がかかる状態となる。この結果、第2端子側が反るように電子部品が変形する可能性がある。また、電子部品が変形しないとしても、端子とビアとの間の接触性が低下する可能性があり、接続信頼性が低下することが考えられた。 On the other hand, the number of terminals on the second terminal side different from the active component side is smaller than that on the first terminal. Therefore, the number of via conductors provided on the terminals is also different. As a result, the thickness of the terminal, the number of vias, and the like are different between the structure of the terminal on the active component side and its periphery and the structure of the terminal on the opposite side and its periphery across the capacitance portion. With such a structure, there is a difference in stress generated in the vicinity of the terminal between the active component side and the opposite side. Specifically, on the first terminal side of the active component side, inward stress is applied in the direction in which adjacent terminals approach each other, and on the second terminal side on the opposite side, compared with the first terminal side. An outward stress is applied. As a result, the electronic component may be deformed so that the second terminal side is warped. Further, even if the electronic component is not deformed, the contact property between the terminal and the via may be lowered, and it is considered that the connection reliability is lowered.
これに対して、本実施形態に係る電子部品内蔵基板1では、第1端子21の数(分割数)N1と、第2端子22の数(分割数)N2と、がN1>N2を満たし、第1端子21の厚みT1と第2端子22の厚みT2とがT1<T2を満たしている。また、電子部品20は、第1ビア導体33と第1端子21の端面21aとの接地面積S1と、第2ビア導体34と第2端子22の端面22aとの接地面積S2と、がS1≦S2となっている。
On the other hand, in the electronic component built-in
本願発明者らは、容量部を挟んだ第1端子21側と第2端子22側で生じる応力の差はビア導体の数に関係すると考えた。つまり、端子の端面から厚さ方向に延びるビア導体と、ビア導体の周囲に設けられる絶縁材料(本実施形態では、絶縁層11)と、の間での材料の違いが、端子同士が近付く内向きの応力に影響すると、本願発明者らは考えた。また、内向きの応力がかかった場合に、第1端子21側では、厚みが小さな第1端子21が、第2端子22と比較して細かく分割されているため、応力がかかるとその分変形しやすいと考えられた。
The inventors of the present application considered that the difference in stress generated between the
そこで、第2端子22側において、第1端子21と比較して端子の厚みを大きくして、応力に対する変形を抑制可能な構造としている。さらに、第2端子22の端面22aから延びる第2ビア導体34の端面22aに対する接地面積を、第1端子21の端面21aと第1ビア導体33との接地面積よりも大きくする。この結果、第2端子22側においても、第2ビア導体34が設けられることにより内向きの応力が生じるため、第1端子21側と第2端子22側での応力の差が小さくなる。また、第2ビア導体34の接地面積が第1ビア導体33よりも大きくされているため、第1ビア導体33側よりもビア導体の数は少なくなるものの、各ビア導体により生じる内向きの応力が大きくなる。そのため、第2ビア導体34側(第2端子22側)と第1ビア導体33側(第1端子21側)での応力の差が小さくなると共に、第1ビア導体33側が受ける応力につられた第1ビア導体33側の変形が抑制される。このように、第1ビア導体33側に応力が集中することを防ぐことで、電子部品20の変形が抑制される。
Therefore, on the
また、電子部品20の変形が抑制されることで、第1端子21の端面21aと第1ビア導体33との間での接続が十分に確保され、その結果、電子部品の接続信頼性の低下を抑制することができる。また、電子部品20の変形が抑制されると、第2端子22の端面22aと第2ビア導体34との間での接続も十分に確保されることとなる。以上のように、本実施形態に係る電子部品内蔵基板1及びこの電子部品内蔵基板1を含む基板実装構造体100によれば、能動部品42側の第1端子21の分割数が増えた場合であっても、電子部品20が変形することを防ぐことができ、電子部品20の接続信頼性の低下を抑制することができる。
Further, by suppressing the deformation of the
また、基板実装構造体100では、電子部品内蔵基板1の第1端子21は能動部品42側に接続され、第2端子22は電源側の回路基板44に接続されているため、電子部品20の低ESL化を実現しつつ、電子部品20の接続信頼性の低下を抑制することを可能としている。
Further, in the
なお、第1端子21の数(分割数)N1と、第2端子22の数(分割数)N2とがN1>N2の関係を満たす例として、上記実施形態では、N1=5(第1端子21は5つに分割されている)且つN2=2(第2端子22は2つに分割されている)である場合について説明した。しかしながら、N1,N2の組み合わせは適宜変更することができる。つまり、分割後の端子がそれぞれ有効に機能する範囲で変更することができ、例えば、N1=25,N2=1というようにN1とN2との差を大きくしてもよい。また、N1=25,N2=4というように、第2端子22側の分割数を大きくしてもよい。この分割数は、第1端子21及び第2端子22として機能する領域の面積にも応じて適宜設定される。
As an example in which the number of first terminals 21 (number of divisions) N1 and the number of second terminals 22 (number of divisions) N2 satisfy the relationship of N1> N2, in the above embodiment, N1 = 5 (first terminal). The case where 21 is divided into five) and N2 = 2 (the
また、第1端子21の厚みT1と第2端子22の厚みT2とがT1<T2の関係を満たすが、T1とT2との差に関しても、第1端子21及び第2端子22が分割後も端子として機能する範囲で、適宜変更することができる。
Further, the thickness T1 of the
また、第1ビア導体33と第1端子21の端面21aとの接地面積S1と、第2ビア導体34と第2端子22の端面22aとの接地面積S2と、はS1≦S2の関係を満たすが、S1とS2との差に関しても、第1ビア導体33及び第2ビア導体34がビア導体として適切に機能し、且つ短絡等が生じない範囲で、適宜変更することができる。ただし、ビア導体の数の差が大きい場合には、上述のようにビア導体が設けられることによる応力が電子部品20の変形に影響するため、応力の差を抑制するためにS1=S2とするよりもS1<S2としたほうが、電子部品の変形を抑制することができる。
Further, the ground contact area S1 between the first via
また、上記実施形態では、分割後の複数の第1端子21及び複数の第2端子22それぞれについて、1つの端子に対して1つのビア導体が設けられる構造となっているが、分割後の1つの端子に対してビア導体が複数設けられていてもよい。ビア導体の数は、端子を流れる電流の接続先に応じて適宜変更される。ただし、第1端子21側の第1ビア導体33の数が増える場合には、上述のように、内向きの応力がより大きくなるため、第2端子22側での第2ビア導体34の大きさ(第2端子22との接地面積)や第2端子22の厚み等を調整することが好ましい。
Further, in the above embodiment, the structure is such that one via conductor is provided for one terminal for each of the plurality of
なお、上記実施形態では、電子部品20における第1端子21の数(分割数)N1と、第2端子22の数(分割数)N2と、がN1>N2を満たし、第1端子21の厚みT1と第2端子22の厚みT2とがT1<T2を満たしている場合について説明した。しかしながら、電子部品20が、T1<T2を満たしていない場合(すなわち、T1≧T2である場合)であっても、上記のように第1ビア導体33と第1端子21の端面21aとの接地面積S1と、第2ビア導体34と第2端子22の端面22aとの接地面積S2と、がS1≦S2の関係を満たすことで、ビア導体の数の差に由来して電子部品20が変形することを防ぐことができ、電子部品20の接続信頼性の低下を抑制することができる効果が得られる。
In the above embodiment, the number of first terminals 21 (number of divisions) N1 and the number of second terminals 22 (number of divisions) N2 in the
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various modifications can be made.
例えば、電子部品内蔵基板1に含まれる電子部品20、ビア導体30(第1ビア導体33、第2ビア導体34)、及び絶縁層11とは異なる部分の構造は、適宜変更することができる。また、基板10はコア12を含まずに構成されていてもよい。
For example, the structure of the portion different from the
また、上記実施形態では、絶縁層11が単層であり、絶縁層11が基板10の第1主面10A及び第2主面10Bを形成している例を説明したが、基板10内には複数の絶縁層が含まれていてもよい。この場合、例えば、第1端子21の端面21aから延びる第1ビア導体33は一の絶縁層内に設けられ、第2端子22の端面22aから延びる第2ビア導体34は一の絶縁層とは異なる他の絶縁層内に設けられていてもよい。この場合、2つの絶縁層の間は、絶縁層を形成する材料とは異なる材料により構成されていてもよい。また、絶縁層11は図2等に示すように単層となるように存在していても、複数種類の材料が層状に積層していてもよい。
Further, in the above embodiment, the example in which the insulating
また、上記実施形態では、電子部品20の能動部品42側に接続される第1端子21の数(分割数)をN1とし、電源側に接続される第2端子22の数(分割数)をN2とした場合に、N1>N2となっている例について説明したが、電子部品20の第1端子21及び第2端子22の接続対象は上記に限定されない。すなわち、例えば、第1端子21が電源側に接続され、第2端子22が能動部品側に接続されていてもよい。
Further, in the above embodiment, the number of
1…電子部品内蔵基板、10…基板、10A…第1主面、10B…第2主面、11…絶縁層、12…コア、13…貫通孔、20…電子部品、21…第1端子、22…第2端子、22a…端面、23…容量部、30…ビア導体、31…第1外部端子、32…第2外部端子、33…第1ビア導体、34…第2ビア導体、42…能動部品、44…回路基板。 1 ... Electronic component built-in substrate, 10 ... Substrate, 10A ... 1st main surface, 10B ... 2nd main surface, 11 ... Insulation layer, 12 ... Core, 13 ... Through hole, 20 ... Electronic component, 21 ... 1st terminal, 22 ... 2nd terminal, 22a ... end face, 23 ... capacitance part, 30 ... via conductor, 31 ... first external terminal, 32 ... second external terminal, 33 ... first via conductor, 34 ... second via conductor, 42 ... Active component, 44 ... Circuit board.
Claims (5)
前記基板に内蔵され、前記第1主面側に設けられた第1端子、前記第2主面側に設けられた第2端子、及び前記第1端子と前記第2端子との間に設けられた容量部を有する電子部品と、
前記基板に含まれる絶縁層内に形成され、前記第1端子と電気的に接続されると共に前記第1主面側に延びる第1ビア導体と、
前記基板に含まれる絶縁層内に形成され、前記第2端子と電気的に接続されると共に前記第2主面側に延びる第2ビア導体と、
を有し、
前記第1端子の数N1と前記第2端子の数N2とは、N1>N2を満たし、
前記第1ビア導体と前記第1端子との接触面積S1と、前記第2ビア導体と前記第2端子の端面との接触面積S2と、は、S1≦S2を満たし、
前記第1端子の厚みT1と前記第2端子の厚みT2とが、T1<T2を満たす、電子部品内蔵基板。 A substrate having a first main surface and a second main surface on the opposite side of the first main surface,
A first terminal built in the substrate and provided on the first main surface side, a second terminal provided on the second main surface side, and provided between the first terminal and the second terminal. Electronic components with a large capacitance
A first via conductor formed in an insulating layer included in the substrate, electrically connected to the first terminal, and extending toward the first main surface side.
A second via conductor formed in the insulating layer included in the substrate, electrically connected to the second terminal, and extending toward the second main surface side.
Have,
The number N1 of the first terminal and the number N2 of the second terminal satisfy N1> N2.
A contact area S1 between the first terminal and the first via conductor, a contact area S2 between the end surface of the second terminal and the second via conductor, is to satisfy S1 ≦ S2,
A substrate with built-in electronic components, wherein the thickness T1 of the first terminal and the thickness T2 of the second terminal satisfy T1 <T2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017024160A JP6897139B2 (en) | 2017-02-13 | 2017-02-13 | Board with built-in electronic components and board mounting structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017024160A JP6897139B2 (en) | 2017-02-13 | 2017-02-13 | Board with built-in electronic components and board mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018133363A JP2018133363A (en) | 2018-08-23 |
JP6897139B2 true JP6897139B2 (en) | 2021-06-30 |
Family
ID=63248531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017024160A Active JP6897139B2 (en) | 2017-02-13 | 2017-02-13 | Board with built-in electronic components and board mounting structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6897139B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11277917B2 (en) | 2019-03-12 | 2022-03-15 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure, embedded type panel substrate and manufacturing method thereof |
US10950551B2 (en) | 2019-04-29 | 2021-03-16 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure and manufacturing method thereof |
US11296030B2 (en) | 2019-04-29 | 2022-04-05 | Advanced Semiconductor Engineering, Inc. | Embedded component package structure and manufacturing method thereof |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008227177A (en) * | 2007-03-13 | 2008-09-25 | Nec Corp | Interposer, semiconductor module, and manufacturing method thereof |
JP2010251530A (en) * | 2009-04-16 | 2010-11-04 | Cmk Corp | Multilayer printed circuit board with built-in capacitor, and method of manufacturing the same |
JP2013004866A (en) * | 2011-06-20 | 2013-01-07 | Dainippon Printing Co Ltd | Component built-in substrate |
KR101472638B1 (en) * | 2012-12-31 | 2014-12-15 | 삼성전기주식회사 | Substrate embedding passive element |
-
2017
- 2017-02-13 JP JP2017024160A patent/JP6897139B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018133363A (en) | 2018-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6862886B2 (en) | Board with built-in electronic components | |
CN107689299B (en) | Thin film ceramic capacitor | |
WO2022004014A1 (en) | Thin film capacitor and electronic circuit substrate provided therewith | |
US10290425B2 (en) | Composite electronic component | |
JP6750462B2 (en) | Substrate with built-in thin film capacitors and electronic components | |
JP4499548B2 (en) | Capacitor parts | |
JP6897139B2 (en) | Board with built-in electronic components and board mounting structure | |
JP5299158B2 (en) | Dielectric thin film element | |
US11367626B2 (en) | Electronic component-incorporating substrate | |
US10278290B2 (en) | Electronic component embedded substrate | |
JP2018063989A (en) | Thin film capacitor | |
JP6822192B2 (en) | Board with built-in electronic components | |
JPWO2018221228A1 (en) | Thin film capacitor and method of manufacturing thin film capacitor | |
US10553363B2 (en) | Multilayer ceramic capacitor having via electrode and method of manufacturing the same | |
JP2018137311A (en) | Thin film capacitor | |
US20180102218A1 (en) | Thin-film capacitor | |
TWI677071B (en) | Electronic component mounting package | |
JP6904085B2 (en) | Board with built-in electronic components | |
JP6819894B2 (en) | Electronic components | |
JP5119058B2 (en) | Thin film capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191009 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200626 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201208 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210524 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6897139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |