JP6330364B2 - 増幅回路の保護回路 - Google Patents

Description

本発明は、例えばＤ級増幅回路などに適用して好適な増幅回路の保護回路に関する。

増幅回路として、最終段に高電位側のトランジスタと低電位側のトランジスタとを含む構成が良く知られている。このような増幅回路において、トランジスタに過電流が流れてしまうと、当該トランジスタが破壊されてしまうので、この種の破壊を防止するために、保護回路が増幅回路に設けられる。

この保護回路としては、例えば、第１に、出力段を構成する一対のトランジスタのうち、一方に過電流が発生した場合であっても、双方のトランジスタをオフ状態に制御する技術（例えば特許文献１参照）や、第２に、負荷としてのスピーカの２つの入力端子の一方を、ＢＴＬ（Balanced Transformer Less）出力回路の２つの出力端子の一方と接続した状態で、スピーカの信号入力端子の他方が接地されたときに、ＢＴＬ出力回路の検出抵抗に流れる負電流を検出し、該検出結果に基づいて、ＢＴＬ出力回路の動作を停止させる技術（例えば特許文献２参照）、第３に、トランジスタに許容値以上の電流が流れた場合、そのトランジスタを流れる電流が定電流となるようなモードに切り換えて、当該トランジスタへのダメージを最小限にする技術（例えば特許文献３参照）などが挙げられる。

特開２００４−０６４６７３号公報 特開２００４−２１４９３３号公報 特開２０１０−２２６１５５号公報

ところで、増幅回路の出力端子が、なんらかの理由によって低抵抗の線材などを介してグランドに短絡した場合に、高電位側のトランジスタがオンする状態（または電流を流す状態）となるとき、当該トランジスタに流れる電流が所定値よりも大きければ、高電位側のトランジスタに過電流が流れている、と検出することができる。

しかしながら、増幅回路の出力端子の電圧が比較的低い状態で、大きなインダクタンスを有する線材（例えばコイル）を介して当該出力端子がグランドに短絡した場合、当該線材に流れる電流が、上記低抵抗の導線で短絡した場合と比較して急激には増加しない。
このため、トランジスタに流れる電流が所定値よりも大きくなるまでに、上記低抵抗の線材で短絡した場合と比較して時間がかかることになり、結果として、当該トランジスタの破壊を招く可能性が指摘されている。

本発明は、このような事情に鑑みてなされたものであり、その目的の１つは、大きなインダクタンスを有する線材を介して出力端子が短絡した場合であっても、迅速にトランジスタを保護する技術を提供することにある。

上記目的を達成するために、本発明の一態様に係る増幅回路の保護回路は、高電位側に対応する信号を出力端子に出力する第１トランジスタと、低電位側に対応する信号を前記出力端子に出力する第２トランジスタと、入力信号に基づいて前記第１トランジスタおよび前記第２トランジスタを駆動する駆動回路と、を有する増幅回路の保護回路であって、前記入力信号が、閾値電圧以上であれば、第１電流を規定する参照信号を出力し、前記閾値電圧未満であれば、前記第１電流よりも小さい第２電流を規定する参照信号を出力する参照信号出力回路と、前記第１トランジスタに流れる電流が前記参照信号で規定される電流以上であるか否かを検出する検出回路と、を具備し、前記検出回路によって、前記参照信号で規定される電流以上であると検出された場合、前記駆動回路は、前記第１トランジスタおよび前記第２トランジスタの駆動を停止させることを特徴とする。

本発明の一態様に係る増幅回路の保護回路では、第１トランジスタに流れる電流が参照信号で規定される電流以上であると検出された場合、駆動回路が、トランジスタの駆動を停止させる構成において、参照信号出力回路は、入力信号の電圧が閾値未満であれば、当該参照信号で規定される電流を低くする。このため、一態様に係る増幅回路の保護回路によれば、出力端子が、例えば大きなインダクタンス成分を有する線材を介して接地側にショートされた場合であって、入力信号の電圧が低く、出力端子の電圧が低いために電流が流れにくい状況でも、迅速に、トランジスタの駆動を停止させて、当該トランジスタの破壊を防止することできる。
なお、第１トランジスタに流れる電流が前記参照信号で規定される電流以上であることについては、例えば、出力端子の電圧が参照信号の電流に対応する電圧以上であるか否かによって検出することができる。

上記一態様において、前記参照信号出力回路は、前記入力信号の電圧と前記閾値電圧とを比較する比較回路を有し、前記比較回路によって、前記入力信号の電圧が前記閾値電圧以上である場合、前記参照信号で前記第１電流を規定し、前記入力信号の電圧が前記閾値電圧未満である場合、前記参照信号で前記第２電流を規定する構成としても良い。この構成によれば、参照信号出力回路を、比較回路のような簡易な構成によって実現できる。

上記構成では、入力信号の電圧が閾値電圧付近で変動すれば、参照信号で規定される電流が頻繁に変動して、誤動作の原因になるので、前記参照信号出力回路は、前記入力信号の電圧が前記閾値電圧未満の状態が所定時間継続したとき、前記参照信号で規定する電流を、前記第１電流から前記第２電流に変化させても良い。これにより、入力信号の電圧が一瞬、閾値電圧未満となっても、当該状態所定時間継続しなければ、参照信号で規定される電流が第１電流から第２電流に変化しないので、誤動作を防止することができる。
前記参照信号出力回路は、前記入力信号の電圧が前記閾値電圧未満の状態から前記閾値電圧以上の状態に遷移したとき、前記所定時間よりも短い時間で、前記参照信号で規定する電流を、前記第２電流から前記第１電流に変化させても良い。

第１実施形態に係る保護回路を含むシステム全体の構成を示す図である。 保護回路における参照信号出力回路の動作を説明するための図である。 保護回路の動作を説明するための図である。 第２実施形態に係る保護回路を含むシステム全体の構成を示す図である。 保護回路における遅延ブロックの入出力特性の一例を示す図である。 応用例に係る保護回路を含むシステム全体の構成を示す図である。

以下、本発明の実施形態について図面を参照して説明する。

図１は、第１実施形態に係る保護回路を含むシステムの構成例を示す図である。
この図の例は、入力信号Ｖinを増幅してスピーカ３０に出力、すなわち放音させる構成を示しており、増幅回路１０と、保護回路２０とを含む。増幅回路１０は、いわゆるＤ級増幅回路であり、アナログの入力信号Ｖinを入力端子Ｉnに入力して、スイッチング信号を出力端子Ｏutから出力する。
増幅回路１０は、パルス変調回路１１２と、駆動回路１１４と、トランジスタ１２１、１２２とを含む。パルス変調回路１１２は、入力信号Ｖinのレベル（電圧）に応じて例えばパルス幅変調する。なお、パルス幅変調に限られず、パルス密度変調であっても良い。

駆動回路１１４は、パルス幅変調された信号をレベルシフト等して、トランジスタ１２１、１２２を排他的にオンオフさせる。ただし、駆動回路１１４は、ミュート端子（Ｍute）を有し、当該ミュート端子に供給される信号が例えばＨレベルになると、トランジスタ１２１、１２２をそれぞれ強制的にオフさせる構成となっている。

トランジスタ１２１、１２２は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）であり、このうち、トランジスタ１２１にあっては、ドレイン端子に電源の高位側電圧Ｖddが供給され、ソース端子が出力端子Ｏutに接続される。トランジスタ１２２にあっては、ドレイン端子が出力端子Ｏutに接続され、ソース端子が、電源の低位側であるグランドＧndに接地されている。
このため、トランジスタ１２１が高電位側に対応する信号を出力端子Ｏutに出力する第１トランジスタとなり、トランジスタ１２２が低電位側に対応する信号を出力端子Ｏutに出力する第２トランジスタとなる。
なお、この説明において特に説明のない限り、グランドＧndを電圧ゼロの基準とする。

出力端子Ｏutは、稼働時においては、インダクタＬの一端に接続され、インダクタＬの他端は、負荷の一例であるスピーカ３０の一方の端子と、コンデンサＣの一端に接続されて、コンデンサＣの他端がグランドＧndに接地される。すなわち、出力端子Ｏutは、インダクタＬとコンデンサＣとで構成されるＬＰＦ（Low Pass Filter）を介して、スピーカ３０の一方の端子に接続される。なお、スピーカ３０の他方の端子には、電源電圧の半分であるＶdd／２が供給される。
この構成により、出力端子Ｏutから出力されるスイッチング信号がＬＰＦでアナログ信号に変換されて、スピーカ３０から出力されることになる。

ところで、例えば図１において破線（ａ）で示されるように、スピーカ３０の一方の端子が、なんらかの理由により、グラントＧndに接続されて、インダクタＬの他端が電気的にショート（地絡）しまうと、トランジスタ１２１に許容値以上の過電流が流れて、最悪、破壊されてしまう可能性がある。類似のケースとして、破線（ｂ）で示されるように、出力端子Ｏutが、インダクタ成分の大きな線材を介して地絡した場合などが挙げられる。
本実施形態では、過電流によるトランジスタの破壊を防止するために保護回路２０が設けられている。

図１に示されるように、保護回路２０は、参照信号出力回路２１０と検出回路２２０とを含む。
参照信号出力回路２１０は、コンパレータ２１２、スイッチ２１６、２１８、抵抗素子Ｒ１〜Ｒ５を含み、検出回路２２０は、コンパレータ２２３、２２４、ＡＮＤ回路２２６、ＯＲ回路２２８を含む。コンパレータ２１２、２２３、２２４のそれぞれは、負入力端（−）および正入力端（＋）を有し、負入力端（−）に供給された電圧が正入力端（＋）に供給された電圧未満である場合、Ｈレベルを出力し、負入力端（−）に供給された電圧が正入力端（＋）に供給された電圧以上である場合、Ｌレベルを出力する。

参照信号出力回路２１０において、コンパレータ２１２の負入力端（−）には入力信号Ｖinが供給され、正入力端（＋）には閾値電圧Ｖthが供給される。このため、コンパレータ２１２から出力される信号Ｖcmpは、入力信号Ｖinが閾値電圧Ｖth未満であれば、Ｈレベルとなり、入力信号Ｖinが閾値電圧Ｖth以上であれば、Ｌレベルとなる。

抵抗素子Ｒ１〜Ｒ５は、電源電圧（Ｖdd、Ｇnd）との間において直列に接続されている。スイッチ２１６は、電源電圧Ｖddと、抵抗素子Ｒ１、Ｒ２の接続点との間でオンオフする。スイッチ２１８は、グランドＧndと、抵抗素子Ｒ４、Ｒ５の接続点との間でオンオフする。スイッチ２１６、２１８は、それぞれ信号ＶcmpがＨレベルであればオンし、信号ＶcmpがＬレベルであればオフする。
参照信号出力回路２１０では、抵抗素子Ｒ２、Ｒ３の接続点の電圧が参照信号Ｒef-Ｈとして出力され、抵抗素子Ｒ３、Ｒ４の接続点の電圧が参照信号Ｒef-Ｌとして出力される。

このように構成された参照信号出力回路２１０において、入力信号Ｖinが閾値電圧Ｖth以上である場合、コンパレータ２１２による信号ＶcmpがＬレベルとなるので、スイッチ２１６、２１８がオフする。説明を簡略化するために抵抗素子Ｒ１〜Ｒ５の抵抗値をそのままＲ１〜Ｒ５とすると、参照信号Ｒef-Ｈの電圧は、
Ｖdd・（Ｒ３＋Ｒ４＋Ｒ５）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５）
となる。
また、参照信号Ｒef-Ｌの電圧は、入力信号Ｖinが閾値電圧Ｖth以上である場合、
Ｖdd・（Ｒ４＋Ｒ５）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５）
となる。
図２の（ａ）は、入力信号Ｖinが閾値電圧Ｖth以上である場合における参照信号Ｒef-Ｈ、Ｒef-Ｌの電圧関係を示す図である。なお、この図は、説明のために抵抗値Ｒ１〜Ｒ５を互いに等しい場合を想定した電圧関係を示しているが、実際には後述するように、正常動作時に誤検出しないように、かつ、トランジスタに許容される最大の電流に対してマージンを持つような値に別々に設定されることが多い。

一方、入力信号Ｖinが閾値電圧Ｖth未満である場合、信号ＶcmpがＨレベルとなるので、スイッチ２１６、２１８がオンする。このため、参照信号Ｒef-Ｈの電圧は、
Ｖdd・（Ｒ３＋Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４）
となって、入力信号Ｖinが閾値電圧Ｖth以上である場合よりも高くなる。
また、参照信号Ｒef-Ｌの電圧は、入力信号Ｖinが閾値電圧Ｖth未満である場合、
Ｖdd・（Ｒ４）／（Ｒ２＋Ｒ３＋Ｒ４）
となって、入力信号Ｖinが閾値電圧Ｖth以上である場合よりも低くなる。
図２の（ｂ）は、入力信号Ｖinが閾値電圧Ｖth未満である場合における参照信号Ｒef-Ｈ、Ｒef-Ｌの電圧関係を示す図である。

図１の検出回路２２０において、コンパレータ２２３の負入力端（−）は、増幅回路１０の出力端子Ｏutに接続され、正入力端（＋）には参照信号Ｒef-Ｈが供給される。また、コンパレータ２２４の負入力端（−）には参照信号Ｒef-Ｌが供給され、正入力端（＋）は増幅回路１０の出力端子Ｏutに接続される。
ＡＮＤ回路２２６は、コンパレータ２２３、２２４の出力信号同士の論理積信号を出力し、ＯＲ回路２２８は、ＡＮＤ回路２２６による論理積信号とミュート信号（Ｍute）との論理和信号を、駆動回路１１４のミュート端子に供給する。なお、ここでいうミュート信号とは、スピーカ３０への出力の遮断をＨレベルで指示するための信号であり、外部から供給される。

このように構成された検出回路２２０において、増幅回路１０の出力端子Ｏutの電圧が参照信号Ｒef-Ｈの電圧未満であれば、コンパレータ２２３の出力信号がＨレベルとなる。また、出力端子Ｏutの電圧が参照信号Ｒef-Ｌの電圧以上であれば、コンパレータ２２４の出力信号がＨレベルとなる。
このため、保護回路２０において、
（１）出力端子Ｏutが参照信号Ｒef-Ｈの電圧未満であって、かつ、参照信号Ｒef-Ｌの電圧以上である場合、または、
（２）ミュート信号（Ｍute）がＨレベルである場合、
であれば、ＯＲ回路２２８の出力信号がＨレベルとなって、増幅回路１０においてトランジスタ１２１、１２２をそれぞれ強制的にオフさせる構成となっている。

ところで、トランジスタ１２１、１２２は、入力信号Ｖinの電圧に応じていずれか一方がオンし、他方がオフする関係にある。出力端子Ｏutが地絡した場合、トランジスタ１２２がオンしても、当該トランジスタ１２２に過電流が流れ続けることはないので、この場合に保護すべき対象はトランジスタ１２１である。
出力端子Ｏutが地絡した場合にトランジスタ１２１がオンするとき、電流は、電源電圧Ｖddの給電線→トランジスタ１２１→出力端子Ｏut→グランドＧndという経路で流れる。このときの地絡が、インダクタンスの小さな線材を介して発生しているのであれば、図３（ａ）に示されるように、当該電流は時間経過に対して比較的急激に上昇する。

ここで、トランジスタ１２１に流れる電流が大きくなるにつれて、出力端子Ｏutの電圧降下が大きくなる関係にある。このため、トランジスタ１２１がオンして電流が流れるときに、出力端子Ｏutが参照信号Ｒef-Ｈの電圧未満であることを検出することで、当該電流が、閾値電流Ｉth以上であることを検出することができる。
出力端子Ｏutの電圧は、正常の駆動では、電源電圧ＶddまたはグランドＧndのいずれかである。このため、トランジスタ１２１に流れる電流が、閾値電流Ｉth以上であることの検出にあたって、出力端子Ｏutの電圧がグランドＧndである場合を排除するために、参照信号Ｒef-Ｈの電圧未満であることに加えて、参照信号Ｒef-Ｌの電圧以上であることを条件としている。なお、参照信号Ｒef-Ｈの電圧は、トランジスタ１２１に流れる電流を判別する際に用いる閾値電流Ｉthを規定することなる。

このように、トランジスタ１２１に流れる電流が閾値電流Ｉth以上となったことについては、コンパレータ２２３、２２４によって出力端子Ｏutが参照信号Ｒef-Ｈの電圧未満であって参照信号Ｒef-Ｌの電圧以上であることによって、検出される。
なお、正常の駆動では、出力端子Ｏutの電圧は、電源電圧ＶddまたはグランドＧndのいずれかであるので、この切り替わりの際に、当該出力端子Ｏutの電圧が、参照信号Ｒef-Ｈの電圧未満であって参照信号Ｒef-Ｌの電圧以上の範囲内に、短い時間ではあるが入り込む余地がある。このため、コンパレータ２２３、２２４は、比較結果が一定時間以上充足した場合に限り、Ｈレベルの信号を出力するように、入出力特性が調整されている。

ところで、閾値電流Ｉthが固定であると、次のような問題がある。すなわち、当初トランジスタ１２１がオフし、トランジスタ１２２がオンした状態（出力端子Ｏutの電圧が低い状態）のときに、出力端子Ｏutが、インダクタンスの大きな線材を介して地絡して、トランジスタ１２１、１２２のオンオフが切り替わると、図３（ｂ）に示されるように、当該電流は流れにくいために時間経過に対して比較的緩慢に上昇する。このため、トランジスタ１２１に流れる電流が閾値電流Ｉth以上になるまでの時間Ｔbは、同図の（ａ）の時間Ｔaよりも長くかかる。トランジスタに電流が流れることによる発熱量は、良く知られているように、当該トランジスタのオン抵抗に比例し、時間に比例し、電流の２乗に比例する。したがって、地絡がインダクタンスの大きな線材を介して発生すると、トランジスタ１２１を保護するまでの時間、すなわち、ＯＲ回路２２８の出力信号がＨレベルとなるまでの時間が長くかかることになり、結果的に、トランジスタ１２１が熱破壊する可能性が高くなる、という問題がある。

なお、当初トランジスタ１２１がオンし、トランジスタ１２２がオフした状態（出力端子Ｏutの電圧が高い状態）のときに、出力端子Ｏutがインダクタンスの大きな線材を介して地絡すると、トランジスタ１２１に流れる電流は時間経過に対して比較的急激に上昇するので、上記問題について考慮する必要はない。
逆にいえば、保護回路２０でトランジスタの破壊を防止する観点でいえば、出力端子Ｏutの電圧が低い状態が重要となる。

周知のようにＤ級増幅回路では、入力信号Ｖinの電圧が低くなるにつれて、高電位側のトランジスタのオンする時間の比率が小さく（低電位側のトランジスタのオンする時間の比率が大きく）なる。換言すれば、出力端子Ｏutの電圧が低い状態とは、入力信号Ｖinの電圧が低い状態である、ということである。

そこで、本実施形態では、出力端子Ｏutの電圧が低い状態を、入力信号Ｖinが閾値電圧Ｖth未満であるとして検出している。詳細には、入力信号Ｖinが閾値電圧Ｖth以上から閾値電圧Ｖth未満になったときに、参照信号Ｒef-Ｈの電圧が高くなることによって、当該参照信号Ｒef-Ｈで規定される閾値電流Ｉthが、図３（ｃ）に示されるように引き下げられる。
なお、参照信号Ｒef-Ｈは、入力信号Ｖinが閾値電圧Ｖth以上の第１電圧であれば、閾値電流Ｉthとして比較的大きな第１電流を規定し、入力信号Ｖinが閾値電圧Ｖth未満の第２電圧であれば、閾値電流Ｉthとして比較的小さな第２電流を規定する、という関係にある。

上述したように、出力端子Ｏutの電圧が低い状態である場合、当該出力端子Ｏutが、インダクタンスの大きな線材を介して地絡したときに、トランジスタ１２１に流れる電流が時間経過に対して比較的緩慢に上昇するが、本実施形態によれば、トランジスタ１２１に流れる電流が閾値電流Ｉth以上になるまでの時間Ｔcを、閾値電流Ｉthが一定である場合の時間Ｔbよりも短くすることができる。したがって、本実施形態によれば、出力端子Ｏutの電圧が低い状態で、当該出力端子Ｏutが、インダクタンスの大きな線材を介して地絡したときでも、トランジスタ１２１が熱破壊する可能性を低く抑えることができるのである。

なお、出力電圧Ｏutの電圧を閾値電流Ｉthに相当する電圧と直接比較する構成も可能ではある。ただし、出力電圧Ｏutは、電圧ゼロのグランドＧndから電源電圧Ｖddまで振れるので（大振幅であるので）、出力電圧Ｏutの電圧で判別することは、構成素子にそれだけの耐圧が要求される。一方、入力信号Ｖinは、増幅する前の信号であるので、小振幅である。したがって、本実施形態のように、入力信号Ｖinの電圧を判別する構成によれば、構成素子に耐圧が要求されないので、構成の簡易化を図ることができる。

また、閾値電圧Ｖthや、抵抗素子Ｒ１〜Ｒ５の抵抗値については、正常動作時に、誤検出しないように、かつ、トランジスタに許容される最大の電流に対してマージンを持つように設定される。

次に、本発明の第２実施形態について説明する。
図４は、第２実施形態に係る保護回路を含むシステムを示す図である。
第２実施形態では、保護回路２０において、コンパレータ２１２の比較結果である信号Ｖcmpが遅延ブロック２１４に入力されるとともに、この遅延ブロック２１４から出力される信号Ｂoutによってスイッチ２１６、２１８がオンオフされる構成となっている。

図５は、遅延ブロック２１４の入力である信号Ｖcmpと、出力である信号Ｂoutとの関係、すなわち入出力特性を示す図である。
この図に示されるように、信号ＶcmpがＬレベルからＨレベルに変化した場合、すなわち入力信号Ｖinが閾値電圧Ｖth未満になった場合、当該変化時点から時間Ｔdaが経過した時点で信号ＢoutがＬレベルからＨレベルに変化する。すなわち、遅延ブロック２１４は、信号Ｖcmpの立ち上がりに対しては、時間Ｔdaだけ遅延させて出力する。
これにより、入力信号Ｖinの電圧が徐々に低下して、閾値電圧Ｖth未満となっても直ちにスイッチ２１６、２１８がオンせずに、当該未満の状態が時間Ｔdaだけ継続したときに、スイッチ２１６、２１８がオンして、閾値電流Ｉthが引き下げられる。このため、入力信号Ｖinの電圧が、低下傾向にあって閾値電圧Ｖth近傍で振れるような場合、閾値電圧Ｖth未満となる状態が時間Ｔdaだけ継続しないと、閾値電流Ｉthが切り替わらない。したがって、閾値電流Ｉthの切り替えが抑えられて、誤検出が防止されることになる。
なお、信号ＶcmpがＬレベルからＨレベルに変化しても、当該変化時点から時間Ｔdaよりも短い時間Ｔdcが経過した時点で再びＬレベルになる場合、信号ＢoutはＨレベルに変化せずにＬレベルに維持される。

一方、信号ＶcmpがＨレベルからＬレベルに変化した場合、すなわち入力信号Ｖinが閾値電圧Ｖth以上になった場合、当該変化時点から時間Ｔdbが経過した時点で信号ＢoutがＨレベルからＬレベルに変化する。ここで、図に示されるようにＴda＞Ｔdbに設定されている、詳細には、遅延ブロック２１４の最短応答速度となるように設定されている。
これにより、入力信号Ｖinが徐々に上昇して、閾値電圧Ｖth以上になれば、直ちに信号ＢoutがＬレベルとなり、スイッチ２１６、２１８がオフして、閾値電流Ｉthが引き上げられる。
入力信号Ｖinの電圧が高い状態では、高電位側のトランジスタ１２１がオンする時間の比率が大きい、すなわちオンしている可能性が高い。このため、入力信号Ｖinの電圧が高い状態では、正常時（短絡が発生していない状態）であっても、トランジスタ１２１には、比較的大きな電流が瞬時的に流れる状況にある。この状況において、閾値電流Ｉthが引き下げられた状態であると、正常であるにもかかわらず、誤検出してしまう可能性が高くなる。第２実施形態では、入力信号Ｖinの電圧が閾値電圧Ｖth以上になれば、直ちに閾値電流Ｉthが引き上げられるので、このような誤検出が防止されることになる。

なお、遅延ブロック２１４については、遅延回路とＳＲ（セット・リセット）フリップ回路とを組み合わせた構成や、ノイズ・ディスクリミネータと称される汎用のタイミング・デバイスなどで実現することができる。

本発明は、上述した実施形態に限定されるものではなく、例えば次に述べるような各種の応用・変形が可能である。また、次に述べる応用・変形の態様は、任意に選択された一または複数を適宜に組み合わせることもできる。

出力信号をフィードバックして、パルス幅変調する構成としても良い。
図６は、その構成の一例を示す図である。
この図の例では、ＬＰＦの出力信号が、増幅回路１０におけるパルス変調回路１１２にフィードバックされる。パルス変調回路１１２は、大振幅であるＬＰＦの出力信号を「１」よりも小さい係数を乗じて、入力信号Ｖinの小振幅に合わせる。この後、パルス変調回路１１２は、例えば、小振幅に変換されたフィードバック信号から入力信号を減算し、駆動回路１１４は、当該減算結果が正であれば、トランジスタ１２１をオフさせ（トランジスタ１２２をオンさせ）、当該減算結果が負であれば、トランジスタ１２１をオンさせ（トランジスタ１２２をオフさせ）るように制御する構成としても良い。換言すれば、駆動回路１１４は、入力信号Ｖinのみならず、出力された信号をも考慮して、トランジスタ１２１、１２２を駆動する構成でも良い。
なお、図６に示したようなフィードバックを用いる構成において、図４で示した遅延ブロック２１４を設けても良い。

また、入力信号Ｖinは、アナログ信号に限られず、デジタル信号であっても良い。入力信号Ｖinがデジタル信号であれば、当該入力信号Ｖinのビットに応じて、スイッチ２１６、２１８をオンオフさせる構成であれば良い。

参照信号出力回路２１０は、入力信号Ｖinが閾値電圧Ｖth未満であるかによって参照信号Ｒef-Ｈを高または低で切り替える構成としたが、３段階以上で切り替えても良いし、入力信号Ｖinの電圧が低くなるにつれて、参照信号Ｒef-Ｈを徐々に高くする構成としても良い。

高電位側のトランジスタと低電位側のトランジスタとのペアを有する増幅回路であれば、本発明に係る保護回路が適用される増幅回路は、Ｄ級アンプに限られない。

１０…増幅回路、２０…保護回路、３０…スピーカ、１１４…駆動回路、１２１、１２２…トランジスタ、２１０…参照信号出力回路、２１２…コンパレータ、２１４…遅延ブロック、２２０…検出回路。

Claims (4)

1. 高電位側に対応する信号を出力端子に出力する第１トランジスタと、
   低電位側に対応する信号を前記出力端子に出力する第２トランジスタと、
   入力信号に基づいて前記第１トランジスタまたは前記第２トランジスタの一方をオンに、他方をオフに駆動する駆動回路と、
   を有する増幅回路の保護回路であって、
   前記入力信号が、閾値電圧以上であれば、第１電流を規定する参照信号を出力し、前記閾値電圧未満であれば、前記第１電流よりも小さい第２電流を規定する参照信号を出力する参照信号出力回路と、
   前記第１トランジスタに流れる電流が前記参照信号で規定される電流以上であるか否かを検出する検出回路と、
   を具備し、
   前記検出回路によって、前記参照信号で規定される電流以上であると検出された場合、前記駆動回路は、前記第１トランジスタおよび前記第２トランジスタの駆動を停止させる
   ことを特徴とする増幅回路の保護回路。
2. 前記参照信号出力回路は、
   前記入力信号の電圧と前記閾値電圧とを比較する比較回路を有し、
   前記比較回路によって、前記入力信号の電圧が前記閾値電圧以上である場合、前記参照信号で前記第１電流を規定し、
   前記入力信号の電圧が前記閾値電圧未満である場合、前記参照信号で前記第２電流を規定する
   ことを特徴とする請求項１に記載の増幅回路の保護回路。
3. 前記参照信号出力回路は、
   前記入力信号の電圧が前記閾値電圧未満の状態が所定時間継続したとき、前記参照信号で規定する電流を、前記第１電流から前記第２電流に変化させる
   ことを特徴とする請求項２に記載の増幅回路の保護回路。
4. 前記参照信号出力回路は、
   前記入力信号の電圧が前記閾値電圧未満の状態から前記閾値電圧以上の状態に遷移したとき、前記所定時間よりも短い時間で、前記参照信号で規定する電流を、前記第２電流から前記第１電流に変化させる
   ことを特徴とする請求項３に記載の増幅回路の保護回路。

Images