JP5833481B2 - Receiver - Google Patents
Receiver Download PDFInfo
- Publication number
- JP5833481B2 JP5833481B2 JP2012063623A JP2012063623A JP5833481B2 JP 5833481 B2 JP5833481 B2 JP 5833481B2 JP 2012063623 A JP2012063623 A JP 2012063623A JP 2012063623 A JP2012063623 A JP 2012063623A JP 5833481 B2 JP5833481 B2 JP 5833481B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- current
- signal
- receiving
- control means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は、伝送線路を介して送信された信号を受信する受信回路の入力インピーダンスを変化させるように制御する受信装置に関する。 The present invention relates to a receiving apparatus that performs control so as to change an input impedance of a receiving circuit that receives a signal transmitted via a transmission line.
通信に使用される伝送線路は、線路長が長くなり、伝送線路に接続される通信ノードの数が増えるほど容量が増加する。そして、伝送線路において送信される信号の波形は、伝送線路に付帯する容量が増加すると、立ち上がり時間や立ち下がり時間に遅延を生じる。したがって、通信を成立させるには、線路長や接続ノード数を制限するか、若しくは伝送線路の途中に中継器を挿入して信号の遅延を抑制する必要がある。 The transmission line used for communication has a longer line length, and the capacity increases as the number of communication nodes connected to the transmission line increases. And the waveform of the signal transmitted in the transmission line causes a delay in the rise time and the fall time when the capacity incidental to the transmission line increases. Therefore, in order to establish communication, it is necessary to limit the line length and the number of connection nodes, or to insert a repeater in the middle of the transmission line to suppress signal delay.
しかし、伝送線路に中継器を導入すればその分だけコストアップするため、それに替えて、受信ノード側で何らかの対策を施すことができれば望ましい。関連する技術として、例えば特許文献1には、受信側で実際に信号波形が変化する状態に応じて、波形歪みを抑制する機能を備えた受信装置が開示されている。
However, if a repeater is introduced in the transmission line, the cost is increased accordingly. Therefore, it is desirable if some measures can be taken on the receiving node side instead. As a related technique, for example,
しかしながら、特許文献1では、専ら信号波形のオーバーシュートやアンダーシュート,すなわち信号の反射を抑制することを目的としており、信号波形の立ち上がりや立ち下がりについて発生する遅延時間を抑制することについては、全く着目していない。
本発明は上記事情に鑑みてなされたものであり、その目的は、伝送線路において伝送される信号について発生する遅延を抑制できる受信装置を提供することにある。
However, in
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a receiving apparatus capable of suppressing a delay generated for a signal transmitted in a transmission line.
請求項1記載の受信装置によれば、インピーダンス制御手段は、電流検知部により検知される、伝送線路に流れる電流の変化に基づいて受信回路が受信した信号の波形の立ち下がり時間を短縮するように入力インピーダンスを変化させる。すなわち、極めて簡単な構成によって受信信号波形の立ち下がり時間を短縮できるので、中継器を使用することなく線路長を延ばしたり、通信ノードの最大接続数を増やすことが可能になる。
According to the receiver of
(第1実施例)
以下、本発明を一対の信号線により差動信号を伝送する通信ネットワークに適用した第1実施例について説明する。図3において、通信ネットワーク1は、複数の通信ノードが、ツイストペア線で構成される伝送線路2をなす本線3及び支線4を介して接続されている。本線3の図中左端には送信ノード5が接続され、右端には受信ノード6が接続され、本線3の途中にはHUB7が挿入されている。送信ノード5とHUB7との間を接続する本線3aの線路長,並びにHUB7と受信ノード6との間を接続する本線3bの線路長は、何れも16.5mである。また、送信ノード5,受信ノード6では120Ωの終端抵抗によって伝送線路2を終端している。
(First embodiment)
A first embodiment in which the present invention is applied to a communication network that transmits a differential signal by a pair of signal lines will be described below. In FIG. 3, a
また、HUB7には6本の支線4a〜4fが接続されており、これらの一端には受信ノード8a〜8fが接続されており、支線4の線路長は何れも2mである。そして、受信ノード8a〜8fの1つである受信ノード8cを観測ノードとして、送信ノード5より送信した差動信号を観測ノード8c(受信装置)で受信した際の波形を、以下に述べる条件でシミュレーションした。
In addition, six branch lines 4a to 4f are connected to the HUB 7, and
図2において、電源Vccとグランドとの間には、PチャネルMOSFET11,抵抗素子12,NチャネルMOSFET13の直列回路が接続されている。NチャネルMOSFET13のゲートにはゲート駆動信号が直接与えられ、PチャネルMOSFET11のゲートには、ゲート駆動信号がNOTゲート14を介して与えられる。本線3aをなす信号線3aH(Bus_high)はPチャネルMOSFET11のドレインに接続され、同信号線3aL(Bus_low)はNチャネルMOSFET13のドレインに接続されている。そして、抵抗素子12には、120Ωの終端抵抗15が並列に接続されている。以上が送信ノード5を構成している。
In FIG. 2, a series circuit of a P-
図1において、支線4cをなす信号線4cH,4cLの間には、抵抗素子16,17を介して受信回路18が接続されている。但し、受信回路18は、シミュレーション上では所定容量のコンデンサとしてシミュレートしており、図中ではコンデンサのシンボルで示している。抵抗素子16(電流検知部,インピーダンス制御手段)の一端(信号線4cH側)にはPチャネルMOSFET19(インピーダンス制御手段,電圧駆動型スイッチング素子)のゲートが接続されており、他端(受信回路18側)には、PチャネルMOSFET19のソースが接続されている。そして、PチャネルMOSFET19のドレインは、抵抗素子17と受信回路18との共通接続点に接続されている。以上が観測ノード8cを構成している。
In FIG. 1, a
尚、受信回路18の容量は250pFとし、抵抗素子16及び17の抵抗値は10kΩとしている。抵抗素子17は、信号線4cH側に抵抗素子16を挿入したことでバランスを取るため信号線4cL側に挿入している。また、PチャネルMOSFET19の閾値電圧Vthは例えば1.5V程度であり、オン抵抗は、伝送線路2のインピーダンスである120Ωと等しくなるように設定している。
The capacity of the
次に、本実施例の作用について図4及び図5も参照して説明する。送信ノード5において、ハイレベルパルスのゲート駆動信号を与えることでPチャネルMOSFET11及びNチャネルMOSFET13を同時にオンさせて差動信号を送信する。送信された信号が観測ノード8cに到達すると、受信回路18の容量を充電する。このとき、図4に示す電圧波形は立ち上がりを示す期間となる。
Next, the operation of this embodiment will be described with reference to FIGS. In the
そして、送信ノード5が伝送線路2のドライブを停止すると、前記容量を充電した電荷が放電される。このとき、図4に示す電圧波形は立ち下がりを示す期間となり、抵抗素子16には、受信回路18側より信号線4cHの方向に電流が流れる。すると、PチャネルMOSFET19のゲート電位がソース電位よりも低下して、電位差が閾値Vthを超えることでPチャネルMOSFET19がオンする。これにより、観測ノード8cの入力インピーダンスが低下し、伝送線路2のインピーダンスである120Ωに等しくなる。
When the
図4において、実線で示す「対策あり」は観測ノード8cがPチャネルMOSFET19を備えている場合の信号波形であり、破線で示す「対策なし」は観測ノード8cがPチャネルMOSFET19を備えていない場合の信号波形である。両者の相違から明らかなように、「対策あり」の信号波形の立ち下がり時間は、「対策なし」の波形の立ち下がり時間よりも短くなっている。
In FIG. 4, “with countermeasure” indicated by a solid line is a signal waveform when the
また、図5は、図4の信号波形の変化に対応するもので、信号線4cHに流れる電流波形(丸数字の「1」)と、PチャネルMOSFET19を介して流れる電流波形(丸数字の「2」)を示している。図4に示す電圧波形が立ち下がりに転じる瞬間に、PチャネルMOSFET19が一瞬オンしてインパルス状の電流が流れる。この作用により、信号線4cHに流れる電流の一部がPチャネルMOSFET19によって消費され、二点鎖線で示す信号線4cHに流れる電流のピークは、破線で示す「対策なし」の場合よりも低くなっている。
FIG. 5 corresponds to the change in the signal waveform of FIG. 4. The current waveform flowing through the
以上のように本実施例によれば、伝送線路2に接続される観測ノード8cにおいて、抵抗素子16により検知される、伝送線路2の支線4cに流れる電流の変化に基づいてPチャネルMOSFET19をオンさせ、受信回路18の容量を充電するように流入したものが流出に転じることで信号線4cHに流れる電流をPチャネルMOSFET19により消費させ、受信信号波形の立ち下がり時間を短縮するように入力インピーダンスを変化させるようにした。
As described above, according to the present embodiment, in the
したがって、極めて簡単な構成によって受信信号波形の立ち下がり時間を短縮でき、中継器を使用することなく線路長を延ばしたり、通信ノードの最大接続数を増やすことが可能になる。また、PチャネルMOSFET19がオンした際の抵抗が、伝送線路2のインピーダンスと等しくなるように設定したので、受信信号が支線4c側に極力反射させないようにして不要輻射ノイズが発生することを抑制できる。
Accordingly, the fall time of the received signal waveform can be shortened with an extremely simple configuration, and the line length can be extended without using a repeater, or the maximum number of communication nodes can be increased. Further, since the resistance when the P-
(第2実施例)
以降、既に説明済みの構成と同一部分には同一符号を付して説明を省略し、異なる部分についてのみで説明する。第2実施例では、PチャネルMOSFET19のドレインに抵抗素子20(インピーダンス制御手段)を挿入して、受信ノード21を構成している。このように構成すれば、PチャネルMOSFET19のオン抵抗のみでは所望の抵抗値を得ることが困難な場合でも、抵抗素子20の抵抗値を変化させることで調整を容易に行うことができる。
(Second embodiment)
Hereinafter, the same parts as those already described are denoted by the same reference numerals, description thereof is omitted, and only different parts will be described. In the second embodiment, the
(第3実施例)
第3実施例では、第1実施例の構成より抵抗素子16,17を削除し、抵抗素子16に替えて、信号線4cHの電流変化をカレントトランス22(電流検知部,インピーダンス制御手段)によって検出し、前記電流変化に応じた電圧信号をPチャネルMOSFET19のゲートに印加する。以上が受信ノード23を構成している。このように構成した場合も、受信信号波形の立ち下がり期間において受信回路18側より信号線4cH側に電流が流出すると、カレントトランス22がその電流変化を検出することでゲート電位を低下させてPチャネルMOSFET19をオンさせることができる。
(Third embodiment)
In the third embodiment, the
(第4実施例)
第4実施例では、第3実施例のカレントトランス22に替えて、信号線4cHにダイオード24(アノードが受信回路18側)及び抵抗素子25の直列回路を挿入し、この直列回路に並列に、ダイオード26をダイオード24とは逆方向となるように接続している(電流検知部,インピーダンス制御手段)。以上が受信ノード27を構成している。
(Fourth embodiment)
In the fourth embodiment, instead of the
このように構成すれば、受信信号波形の立ち上がり期間では、電流はダイオード26を介して受信回路18側に流入する。一方、上記波形の立ち上がり期間では、電流は受信回路18よりダイオード24を介して信号線4cH側に流出する。このとき、ダイオード24の順方向電圧Vfと、抵抗素子25に発生する電圧降下分とを加えた電圧が閾値電圧Vthを超えることでPチャネルMOSFET19がオンする。
According to this configuration, current flows into the receiving
(第5実施例)
第5実施例は、第1実施例のPチャネルMOSFET19をNチャネルMOSFET28(インピーダンス制御手段,電圧駆動型スイッチング素子)に置き換えたもので、NチャネルMOSFET28のソースを受信回路18と抵抗素子17(電流検知部,インピーダンス制御手段)の共通接続点に接続し、ゲートを抵抗素子17と信号線4cLとの共通接続点に接続する。以上が受信ノード29を構成している。このように構成すれば、受信信号波形の立ち下がり期間において、信号線4cL側では電流が受信回路18側に流入する方向となるので、ゲート電位が上昇してNチャネルMOSFET28がオンする。したがって、第1実施例と同様の効果が得られる。
(5th Example)
In the fifth embodiment, the P-
(第6実施例)
第6実施例は、伝送線路が差動信号を伝送するものではなく、受信回路18は、信号線30に挿入された抵抗素子16とグランドとの間に接続されている。これにより、受信ノード31が構成されている。すなわち、伝送線路が信号線30のみからなるシングルエンド型に本発明を適用した場合を示す。このように構成した場合も、NチャネルMOSFET19は第1実施例と同様に動作して、受信信号波形の立ち下がり時間を短縮するように動作する。
(Sixth embodiment)
In the sixth embodiment, the transmission line does not transmit a differential signal, and the receiving
本発明は上記した、又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
伝送線路の線路長や、伝送線路に接続する通信ノードの数は、適宜変更して実施すれば良い。
また、抵抗値や容量値,MOSFETの閾値電圧等についても、個別の設計に応じて適宜変更すれば良い。
第3〜第6実施例において、第2実施例と同様にMOSFETと直列に抵抗素子を接続しても良い。
The present invention is not limited to the embodiments described above or shown in the drawings, and the following modifications or expansions are possible.
The line length of the transmission line and the number of communication nodes connected to the transmission line may be changed as appropriate.
Further, the resistance value, the capacitance value, the threshold voltage of the MOSFET, and the like may be appropriately changed according to the individual design.
In the third to sixth embodiments, a resistance element may be connected in series with the MOSFET as in the second embodiment.
第4実施例において、ダイオード24の順方向電圧のみでPチャネルMOSFET19をオンさせることができれば、抵抗素子25を削除しても良い。また、ダイオードを複数個直列に接続しても良い。
立ち下がり時間の短縮について十分な効果が得られれば、必ずしも、伝送線路のインピーダンスと整合させるようにインピーダンスを変化させる必要はない。
In the fourth embodiment, if the P-
If a sufficient effect for shortening the fall time is obtained, it is not always necessary to change the impedance so as to match the impedance of the transmission line.
図面中、2は伝送線路、8cは観測ノード(受信装置)、16は抵抗素子(電流検知部,インピーダンス制御手段)、19はPチャネルMOSFET(インピーダンス制御手段)、18は受信回路を示す。 In the drawings, 2 is a transmission line, 8c observation node (receiving device), 16 is the resistance element (current detecting section, the impedance control unit), 19 P-channel MOSFET (impedance control means), 18 denotes a receiver circuit.
Claims (11)
前記伝送線路に流れる電流を検知する電流検知部(16,17,22,24〜26)を備え、この電流検知部により検知される電流の変化に基づいて、前記受信回路が受信した信号の波形の立ち下がり時間を短縮するように入力インピーダンスを変化させるインピーダンス制御手段(19,20,28)とで構成されることを特徴とする受信装置。 A receiving circuit (18) for receiving a signal transmitted via the transmission line (2);
A waveform of a signal received by the receiving circuit based on a change in current detected by the current detection unit (16, 17, 22, 24 to 26) that detects a current flowing through the transmission line. A receiving apparatus comprising: impedance control means (19, 20, 28) for changing the input impedance so as to shorten the fall time of the signal.
前記インピーダンス制御手段は、前記電流検知部の両端にソース,ゲートが接続され、ドレインが、前記電流検知部が挿入されている信号線とは異なる信号線に接続されるMOSFET(28)を備えて構成されることを特徴とする請求項1ないし4の何れか一項に記載の受信装置。 The transmission line transmits a differential signal through a pair of signal lines,
It said impedance control means, a source at both ends of the current detecting section, a gate is connected, a drain, MOSFET (2 8) to be connected to different signal lines to the signal line wherein the current detecting section is inserted receiving apparatus according to any one of claims 1 to 4, characterized in that it is configured with.
前記インピーダンス制御手段は、前記電流検知部の両端にソース,ゲートが接続され、ドレインが、グランドに接続されるMOSFET(19)を備えて構成されることを特徴とする請求項1ないし4の何れか一項に記載の受信装置。5. The impedance control unit includes a MOSFET (19) having a source and a gate connected to both ends of the current detection unit, and a drain connected to the ground. The receiving device according to claim 1.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012063623A JP5833481B2 (en) | 2012-03-21 | 2012-03-21 | Receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012063623A JP5833481B2 (en) | 2012-03-21 | 2012-03-21 | Receiver |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197938A JP2013197938A (en) | 2013-09-30 |
JP5833481B2 true JP5833481B2 (en) | 2015-12-16 |
Family
ID=49396344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012063623A Expired - Fee Related JP5833481B2 (en) | 2012-03-21 | 2012-03-21 | Receiver |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5833481B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02215239A (en) * | 1989-02-16 | 1990-08-28 | Matsushita Electric Ind Co Ltd | Optical transmission circuit |
JPH07131488A (en) * | 1993-10-28 | 1995-05-19 | Hamamatsu Photonics Kk | Driving circuit for light emitting element |
JP2003008669A (en) * | 2001-06-22 | 2003-01-10 | Mitsubishi Electric Corp | Signal transmission circuit |
JP3976097B2 (en) * | 2004-11-30 | 2007-09-12 | 日本テキサス・インスツルメンツ株式会社 | amplifier |
JP4567762B2 (en) * | 2008-03-17 | 2010-10-20 | 株式会社日本自動車部品総合研究所 | Receiver |
-
2012
- 2012-03-21 JP JP2012063623A patent/JP5833481B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013197938A (en) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6193331B2 (en) | Signal isolator system with common mode transient protection | |
JP5498527B2 (en) | Ringing suppression circuit | |
JP5543402B2 (en) | Ringing suppression circuit | |
US7822890B2 (en) | Bidirectional data repeater switch | |
KR101847103B1 (en) | Semiconductor device | |
WO2010111619A3 (en) | Voltage mode transmitter equalizer | |
CN108712313B (en) | Electronic circuit, method of operating the same and network for suppressing ringing | |
CN104113498A (en) | Equalizer circuit and receiver circuit including the same | |
JP6886903B2 (en) | Battery monitoring device and battery monitoring system | |
JP4567762B2 (en) | Receiver | |
CN105375991A (en) | Edge-Based Communication with a Plurality of Slave Devices | |
US9525402B1 (en) | Voltage mode transmitter | |
US8294473B2 (en) | Cable detector | |
US20160004661A1 (en) | Usb transceiver | |
JP5803895B2 (en) | Transmission equipment | |
JP5932526B2 (en) | Receiver | |
US20140210520A1 (en) | Low power low voltage differential driver | |
JP5833481B2 (en) | Receiver | |
JP4905087B2 (en) | Receiver | |
JP5231118B2 (en) | Receiver amplifier circuit | |
CN107947782B (en) | Circuit for improving transmission characteristics of optocoupler | |
US9846671B2 (en) | Bidirectional data transmission system | |
CN108270210A (en) | Power supply switch device | |
JP6272724B2 (en) | Photocoupler communication system | |
JP2012205041A (en) | Interface circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150806 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150818 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150914 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151029 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5833481 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |