JP5511203B2 - 撮像素子及び撮像装置 - Google Patents

撮像素子及び撮像装置 Download PDF

Info

Publication number
JP5511203B2
JP5511203B2 JP2009063238A JP2009063238A JP5511203B2 JP 5511203 B2 JP5511203 B2 JP 5511203B2 JP 2009063238 A JP2009063238 A JP 2009063238A JP 2009063238 A JP2009063238 A JP 2009063238A JP 5511203 B2 JP5511203 B2 JP 5511203B2
Authority
JP
Japan
Prior art keywords
pixel
area
light
region
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009063238A
Other languages
English (en)
Other versions
JP2010219234A5 (ja
JP2010219234A (ja
Inventor
敏和 柳井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2009063238A priority Critical patent/JP5511203B2/ja
Priority to US12/717,474 priority patent/US20100231761A1/en
Priority to CN2010101322080A priority patent/CN101841666B/zh
Publication of JP2010219234A publication Critical patent/JP2010219234A/ja
Publication of JP2010219234A5 publication Critical patent/JP2010219234A5/ja
Application granted granted Critical
Publication of JP5511203B2 publication Critical patent/JP5511203B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14645Colour imagers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60Control of cameras or camera modules
    • H04N23/667Camera operation mode switching, e.g. between still and video, sport and normal or high- and low-resolution modes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H04N25/633Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current by using optical black pixels
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/68Noise processing, e.g. detecting, correcting, reducing or removing noise applied to defects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、撮像装置における黒基準画素(OB画素)のノイズ低減技術に関する。
近年、撮像素子の進歩により電子スチルカメラやビデオカメラなどの撮像装置の発展が著しい。CMOS(相補型金属酸化膜半導体)イメージセンサに代表される撮像素子は、画素が行方向および列方向に複数配列された画素配列を備え、感光画素が配された有効画素領域と遮光された黒基準画素(OB画素)が配されたOB領域とから構成される。これら撮像素子を用いた撮像装置においては、温度などの条件変動に伴って大きく変動する暗電流のDC分や、電源変動に伴う信号の低周波変動を取り除くためにOB画素を用いたOBクランプ回路が設けられている。
このようなOBクランプのクランプ基準(黒基準)としては原理的には垂直(V)OBを用いても、水平(H)OBを用いてもよい。ただし、OBクランプ回路の方式を問わず、OB領域からは正常な画素出力が出力されていることが前提である。OB領域にいわゆる画素欠陥が存在した場合はクランプ情報の中に本来のOB画素情報以外の情報が混入してしまうため、クランプが誤動作してしまい画質劣化を生じさせてしまう。特に、HOBクランプを採用している場合には、当該ラインだけがその上下のラインとは異なった誤クランプ(クランプずれ)を生じるため、信号レベル差が横スジ状のノイズとなって極めて目立ち易く、僅かな欠陥の存在が画質不良の原因となるものである。
さらに、OB画素で発生するノイズも横スジノイズの原因になるため、可能な限り多くのOB画素を用いてHOBクランプを行うことが必要である。このため、以下のような方法が提案されている。
特許文献1に示された技術では、撮像素子の画素欠陥に関して、OB領域における欠陥判定レベルを通常の有効画素領域よりも厳しくすることにより、撮像装置の使用条件(温度・露出時間)の範囲内で、OB画素欠陥によってOBクランプに際して発生する画質劣化を防止することができる方法が提案されている。しかしながら、この方法では、OB領域における欠陥判定レベルを通常の有効画素領域よりも厳しくするため、撮像素子の歩留まりを低下させ、コストアップになるという問題がある。
また、特許文献2に示された技術では、OB領域が、光電変換部を持つ第1のOB画素と光電変換部を持たない第2のOB画素とから構成されている撮像素子において、光電変換部で発生する画素欠陥を含まない第2のOB画素で安定したHOBクランプを行い、第1のOB画素の平均値を信号処理回路で用いることで暗電流のDC分を取り除く方法が提案されている。
さらに、特許文献3には、特許文献2のOB領域と同様の構成をCMOSイメージセンサに適用した構成が記載されている。
また、CMOSイメージセンサを用いた撮像装置においては、画素毎に持つ画素内アンプの増幅トランジスタのしきい値ばらつきによって発生する画素むらを除去するために、垂直信号線毎にサンプルホールド回路とスイッチトランジスタからなるノイズ除去回路を備えている。
しかしながら、これら垂直信号線毎に備える回路のトランジスタのしきい値ばらつきが原因となり、列毎に異なるノイズが発生し、再生画像上で縦スジノイズとなるという新たな問題が生じる。そこで、この縦スジノイズを除去するために、以下のような方法が提案されている。
特許文献4および5に示された技術では、読み出したVOB領域の複数OBライン信号を列毎に加算処理することで1ライン分の補正信号を作成し、有効画素領域の有効画素ライン信号から減算することで、縦スジノイズを除去する方法が提案されている。
また、特許文献6に示された技術では、VOB領域のOBラインを読み出す直前に、ライン毎にOB画素をリセットすることで、画素欠陥を含まないOBライン信号を得る方法が提案されている。
さらに、特許文献7の図12において、VOB領域が、光電変換部を持つOB画素と光電変換部を持たないOB画素とから構成されている撮像素子を用いて、縦スジノイズを除去する方法が記載されている。また、特許文献7には、光電変換部を持たないOB画素のかわりに、画素内アンプの増幅トランジスタより大きなサイズの画素外アンプの増幅トランジスタを垂直信号線毎に備えることで、1ラインだけで縦スジノイズを除去する方法が提案されている。
特開2001−268448号公報 特開2002−064196号公報 特開2003−134400号公報 特開2000−261730号公報 特開2006−025146号公報 特開平10−126697号公報 特開2005−223860号公報
近年の多画素化および半導体微細加工技術の進歩により、撮像素子の画素面積は縮小化される傾向にある。これに応じて、画素に含まれる各素子も微細化される。例えば、光電変換部で発生した電荷に応じた信号を増幅するためのMOSトランジスタである画素内アンプの増幅トランジスタが微細化された場合を考える。
ここで、増幅トランジスタのゲート幅をW、ゲート長をL、単位面積あたりゲート絶縁膜容量をCoxとすると、増幅トランジスタで発生するノイズは、(W×L×Cox)の平方根に反比例することが知られている。すなわち、増幅トランジスタが微細化されて、ゲート幅あるいはゲート長が小さくなると、増幅トランジスタで発生するノイズが増加する。これにより、CMOSイメージセンサを用いた撮像装置においても、上述のように、画素面積が縮小化された場合、有効画素領域およびOB領域における画素内アンプの増幅トランジスタで発生するノイズが増加する。
そこで、特許文献2および特許文献3においては、HOB領域から読み出される黒基準信号を用いてクランプ動作を実施するので、黒基準信号に含まれる画素内アンプの増幅トランジスタで発生するノイズの量が増加すると、そのクランプ精度が低下し、画質劣化を起こしてしまうという問題が発生する。
また、特許文献4から特許文献6、および、特許文献7の図12においては、VOB領域から読み出される黒基準信号を用いて有効画素領域から読み出された信号の縦スジノイズを補正する。そのため、黒基準信号に含まれる画素内アンプの増幅トランジスタで発生するノイズの量が増加すると、その補正精度が低下し、画質劣化を起こしてしまうという問題が発生する。
さらに、特許文献7においては、画素外アンプの増幅トランジスタが、画素と同じ動作をしていないため、画素で発生している縦スジノイズと同じ信号が得られないので、正確に補正できないという問題が発生する。
本発明は、上記課題に鑑みてなされ、黒基準画素から読み出される黒基準信号に含まれるノイズを低減する技術を実現するものである。
上述した課題を解決し、目的を達成するために、本発明に係わる撮像素子は、光信号を電荷に変換する光電変換部と、前記電荷を電圧に変換する電荷電圧変換部と、該電荷電圧変換部の電圧を増幅する画素内アンプとを有する有効画素と、光電変換部と、電荷電圧変換部と、画素内アンプとを有する第1の黒基準画素と、光電変換部を持たず、電荷電圧変換部と、画素内アンプとを有する第2の黒基準画素とを備え、前記有効画素の画素内アンプ前記第1の黒基準画素の画素内アンプ、及び前記第2の黒基準画素の画素内アンプは、各々の電荷電圧変換部に接続されてソースフォロア回路を構成する少なくともひとつのトランジスタを有し、前記有効画素と前記第2の黒基準画素とで前記画素内アンプのトランジスタのゲート幅およびゲート長のうちの少なくともひとつが異なり、前記第1の黒基準画素と前記第2の黒基準画素とで前記画素内アンプのトランジスタのゲート幅及びゲート長のうちの少なくともひとつが異なることを特徴とする。
本発明によれば、黒基準画素から読み出される黒基準信号に含まれるノイズを低減することができる。
本発明に係る実施形態の撮像装置の構成を示す図である。 図1における撮像素子の詳細な構成を示す図である。 撮像素子の感光画素の詳細な構成を示す図である。 撮像素子のサンプルホールド回路の詳細な構成を示す図である。 撮像素子の画素配列を示す図である。 撮像素子の感光画素のレイアウトを示す図である。 撮像素子の画素の断面を示す図である。 撮像素子の遮光画素の詳細な構成を示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の遮光画素の詳細な構成を示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の画素配列を示す図である。 撮像素子の画素配列を示す図である。 撮像素子の画素配列を示す図である。 撮像素子の画素配列を示す図である。 撮像素子の画素配列を示す図である。 撮像素子の画素配列を示す図である。 撮像素子の画素配列を示す図である。 撮像素子の画素配列を示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の遮光画素のレイアウトを示す図である。 撮像素子の遮光画素のレイアウトを示す図である。
以下に、添付図面を参照して本発明の実施形態について詳細に説明する。なお、以下に説明する実施形態は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正又は変更されるべきものであり、本発明は以下の実施形態に限定されるものではない。
本発明の撮像装置は、動画機能付き電子スチルカメラやビデオカメラなどにより実現され、高画素数の撮像素子、これにより得られる画像を表示可能な画像表示部、および、記録可能な画像記録部を備える。また、動画の表示や記録に用いる画素数は、静止画の記録に用いる画素数より少ないことを前提としている。
図1は、本発明の実施形態に係わる撮像装置の構成を示す図である。
図1において、本発明の実施形態の撮像装置は、光学系1、撮像素子2、駆動回路部3、前処理部4、信号処理部5、画像データを記憶するメモリ部6、画像表示部7、画像記録部8、操作部9および同期制御部10を備えて構成される。
光学系1は、被写体像を撮像素子2に結像させる合焦レンズ、光学ズームを行うズームレンズ、被写体像の明るさを調整する絞り、露光を制御するシャッタからなり、これらは駆動回路部3により駆動される。撮像素子2は、水平垂直方向に配列された複数の画素と、これら画素から読み出された信号を所定の順番で出力する回路を有する。詳細は図2を参照して後述する。
駆動回路部3は、同期制御部10からの制御信号により、定電圧やドライブ能力を強化させたパルスを供給することで、光学系1および撮像素子2を駆動する。さらに、同期制御部10からの制御信号を撮像素子2へ伝達する機能も備える。
前処理部4は、同期制御部10からの制御信号により制御され、撮像素子2から出力されるアナログ信号に含まれるリセットノイズなどのノイズ成分を除去する相関2重サンプリング回路(CDS回路)を有する。さらに、前処理部4は、ノイズが除去された信号の振幅を調整するゲインコントールアンプ、振幅が調整されたアナログ信号をデジタル信号に変換するA/D変換回路を有する。
本発明の実施形態においては、この前処理部4において、VOB領域やHOB領域から読み出される黒基準信号を用いたクランプ動作を実施する(クランプ回路)。VOBクランプは、必要なければ、実施しなくてもよい。具体的なクランプ動作については、特許文献1の図2に関する記載や特許文献2の図2に関する記載と同様に動作させればよいので、説明は省略する。
信号処理部5は、同期制御部10からの制御信号により制御され、前処理部4から送出されるデジタル信号に変換された出力信号に対して適切な信号処理を行い画像データに変換する。また、信号処理部5は、メモリ部6や画像記録部8へデジタル信号に変換された出力信号や画像データを出力する。また、信号処理部5は、メモリ部6や画像記録部8からのデジタル信号に変換された出力信号や画像データを受けて信号処理を行う。さらに、撮像素子2の出力信号から合焦状態や露光量等の測光データを検出し、同期制御部10に送出する機能も備える。
本発明の実施形態においては、この信号処理部5に、縦スジノイズの補正動作を実施するための補正回路を備えている。縦スジノイズの補正動作は、VOB領域から読み出される黒基準信号から1ライン分の補正信号を作成し、撮像素子から出力される出力信号から減算することで実現できる。具体的な補正動作については、特許文献4の図4に関する記載や特許文献5の図4および図5に関する記載と同様に動作させればよいので、説明は省略する。
また、本発明の実施形態においては、この信号処理部5において、HOB領域から読み出される黒基準信号を用いたデジタルクランプ動作を実施する。デジタルクランプ動作は、黒基準信号の加算平均を計算し、撮像素子から出力される出力信号から減算することで実現できる。具体的なクランプ動作については、特許文献2の図2に関する記載と同様に動作させればよいので、説明は省略する。
メモリ部6は、同期制御部10からの制御信号により制御され、デジタル信号に変換された撮像素子2の出力信号や、信号処理された画像データを一時的に記憶する。さらに、表示用の画像データを画像表示部7へ出力する機能も備える。
画像表示部7は、同期制御部10からの制御信号により制御され、メモリ部6に記憶する表示用の画像データを、撮影前の構図決めや撮影後の画像の確認のために表示するもので、電子ビューファインダー(EVF)や液晶ディスプレイ(LCD)で構成される。また、画像表示部7には、一般に撮像素子2の垂直画素数より表示画素数が少ないものが用いられ、本実施形態でも画像表示部7の表示画素数は、撮像素子2の出力画素数より少ないものとする。
画像記録部8は、着脱可能なメモリ等を備え、同期制御部10からの制御信号により制御され、信号処理部5から送出されるデジタル信号に変換された出力信号や画像データの記録や着脱可能なメモリからの読み込みを行うことができる。
操作部9は、スイッチ、押しボタン、レバー、ダイアル等の操作部材を用いた外部からの指示を同期制御部10へ伝達する。外部からの指示としては、例えば、撮像装置の電源スイッチの状態、撮影を指示する押しボタンの状態、光学ズームや電子ズームを指示するボタンやレバーの状態あるいは撮影モードを選択するモードダイアルの状態などがある。また、操作部9は、撮影前の画像表示の指示、撮影の各種指示、撮影した画像の表示あるいは撮像装置の動作を予め指示するメニュー操作等を同期制御部10に伝達する。さらに、操作部9は、同期制御部10からの制御信号により、LCDやLED等の表示装置あるいは画像表示部7を用いて、撮像装置の状態を表示することができる。また、画像表示部7を表示装置とし、画像表示部7に装着したタッチパネルを操作部材として用いて、オンスクリーンでの操作を行う構成であってもよい。
同期制御部10は、操作部9からの指示により撮像装置全体を制御する。また、信号処理部5から送出される合焦状態や露光量等の測光データに応じて、光学系1を制御して、最適な被写体像を撮像素子2に結像させる。さらに、メモリ部6の使用状況や画像記録部8のメモリの着脱状態や使用状況を検出することもできる。
次に、本発明の実施形態の撮像装置の主な動作について説明する。
<表示画像の制御>
(1)操作部9の電源スイッチからの指示により電源がオンされる。
(2)信号処理部5で撮像素子2からの画像信号を表示用の画像データに変換して、画像表示部7に表示するとともに、測光データを検出し、同期制御部10に送出する。
(3)測光データに基づいて同期制御部10は光学系1を制御する。
(4)(2)および(3)を繰り返すとともに、操作部9からの指示を待つ。
<静止画撮影の制御>
(1)操作部9の撮影スイッチからの指示により静止画撮影の制御が開始される。
(2)信号処理部5で撮像素子2からの画像信号から測光データを検出し、同期制御部10に送出する。
(3)測光データに基づいて同期制御部10が光学系1を制御する。
(4)撮像素子2において、静止画記録用の露光と信号の出力を行う。
(5)信号処理部5で、撮像素子2からの画像信号を記録用の画像データに変換して、画像記録部8に送出し、着脱可能なメモリに記録するとともに、表示用の画像データに変換して、画像表示部7に表示する。
(6)<表示画像の制御>の(4)に戻る。
<動画撮影の制御>
(1)操作部9の撮影スイッチからの指示により動画撮影の制御が開始される。
(2)信号処理部5で撮像素子2からの画像信号を記録用の画像データに変換して、画像記録部8に送出し、着脱可能なメモリに記録するとともに、表示用の画像データに変換して、画像表示部7に表示する。
(3)信号処理部5で撮像素子2からの画像信号から測光データを検出し、同期制御部10に送出する。
(4)測光データに応じて同期制御部10は光学系1を制御する。撮像素子2において、動画記録用の露光と信号の出力を行う。
(5)(2)〜(4)を繰り返すとともに、操作部9からの指示を待つ。
次に、図2から図4を参照して、撮像素子2について詳述する。なお、図2においては、説明の便宜上、撮像素子2の画素数は、水平方向3画素、垂直方向3画素として表示している。
図2において、画素11は、入射した光(光信号)を電気信号に変換する画素(感光画素)の一つを示し、水平方向(H)、垂直方向(V)の画素の位置を示すアドレスを(1,1)と表示する。そして、すべての画素の構成は、垂直制御線および垂直信号線がそれぞれ対応する画素で異なることを除いて、画素11と同一となっており、画素の位置を示すアドレスは、(V,H)で表される。
図3に、画素11の構成例を示す。図3において、点線で囲われた部分が画素11を示し、この画素11は、垂直制御線201及び垂直信号線101により他の回路と接続される。垂直制御線201は、水平1行の画素に共通して接続され、水平1行の画素を同時に制御し、垂直信号線101は、垂直1列の画素に共通して接続され、画素の信号を出力する。垂直制御線201は、リセット制御線221、垂直アドレス線241、転送制御線261をまとめて示す。
光電変換素子D1(光電変換部)は、光を電荷に変換する。FD容量C1(電荷電圧変換部)は、光電変換素子D1の電荷を電圧に変換する際に電荷を蓄積する。駆動トランジスタ(増幅部)Td1は、画素内アンプを駆動するトランジスタで、FD容量C1の電圧に応じた電圧を出力する。リセットトランジスタ(リセットスイッチ)T1は、リセット制御線221に接続され、FD容量C1の電圧をリセットする。
選択トランジスタ(選択スイッチ)T2は、垂直アドレス線241に接続され、駆動トランジスタTd1の出力を画素の出力信号として、垂直信号線101に出力する。転送トランジスタ(転送スイッチ)T3は、転送制御線261に接続され、光電変換素子D1からFD容量C1への電荷の転送を制御する。電源Vdは、駆動トランジスタTd1およびリセットトランジスタT1の電源である。
本発明の実施形態において、駆動トランジスタTd1以外のトランジスタは、スイッチとして働き、ゲートに接続されている制御線のオンで導通し、オフで遮断することとする。
ここで、撮像素子2におけるノイズ読みと画素信号読みについて説明する。
まず、撮像素子2の水平1行の画素を読み出す場合のノイズ読みを説明する。垂直制御線は、水平1行の画素すべてを制御するので、ここでは、画素(1,1)を例に説明するが、他の画素の動作も同様である。
転送トランジスタT3がオフの状態で、リセット制御線221によりリセットトランジスタT1がオンし、FD容量C1の電圧がリセットされた後、リセットトランジスタT1をオフする。次に、垂直アドレス線241により選択トランジスタT2がオンし、FD容量C1のリセット電圧を垂直信号線(信号出力線)101に出力する。この信号がノイズ信号となり、ノイズ信号の読出し動作をノイズ読みと定義する。そして、必要であれば、垂直アドレス線241により選択トランジスタT2をオフする。
次に、画素信号読みを説明する。リセットトランジスタT1がオフの状態で、転送制御線261により転送トランジスタT3がオンすると、光電変換素子D1からFD容量C1へ電荷が転送される。そして、FD容量C1に発生しているノイズ信号と光電変換素子D1から転送されてきた電荷が加算され、画素信号として電荷電圧変換される。次に、垂直アドレス線241により選択トランジスタT2がオンし、FD容量C1の信号電圧を垂直信号線101に出力する。この信号が画素信号となり、この画素信号の読出し動作を画素信号読みと定義する。そして、必要であれば、垂直アドレス線241により選択トランジスタT2をオフする。
以上の説明においては、ノイズ読みと画素信号読みを別々に定義したが、ノイズ読みから画素信号読みまでの一連の動作を次のように連続信号読みとして定義してもよい。連続信号読みにおいては、まず、ノイズ読みを行う。撮像素子2の水平1行の画素を読み出す場合、転送トランジスタT3がオフの状態で、リセット制御線221によりリセットトランジスタT1がオンし、FD容量C1の電圧がリセットされた後、リセットトランジスタT1をオフする。次に、垂直アドレス線241により選択トランジスタT2がオンし、FD容量C1のリセット電圧を垂直信号線101に出力する。この信号がノイズ信号となる。この状態においては、リセットトランジスタT1がオフの状態なので、続けて、画素信号読みを行う。
転送制御線261により転送トランジスタT3がオンすると、光電変換素子D1からFD容量C1へ電荷が転送される。そして、FD容量C1に発生しているノイズ信号と光電変換素子D1から転送されてきた電荷が加算され、画素信号として電荷電圧変換される。ここで、選択トランジスタT2がオンのままなので、加算されたFD容量C1の信号電圧が垂直信号線101に出力され、この信号が画素信号となる。そして、必要であれば、垂直アドレス線241により選択トランジスタT2をオフする。
図2に戻って、垂直信号線101〜103に接続されている負荷トランジスタTs1は、接続されている列の画素11の駆動トランジスタTd1とともにソースフォロア回路を構成している。さらに、ゲートが接地されることで、電流源として作用する。垂直制御回路200は、制御入力端子16を介しての同期制御部10からの制御信号の指示により、読み出す画素に接続されている垂直制御線201〜203を所定の順番に選択することができる。
サンプルホールド回路13は、SH制御線49および50に制御され、垂直信号線101〜103を介して送られてくる画素からの信号を出力回路14へ送ることができる。出力回路14は、作動増幅回路として働く電流増幅回路や電圧増幅回路からなり、送られてきた信号を適切な電流増幅や電圧増幅して、出力端子15を介して前処理部4へ出力する。SH制御回路40は、制御入力端子16を介しての同期制御部10からの制御信号の指示により、サンプルホールド回路13を制御する。水平制御回路400は、制御入力端子16を介しての同期制御部10からの制御信号の指示により、水平制御線401〜403を所定の順番に選択することができる。
図4に、サンプルホールド回路13の構成例を示す。トランジスタT49およびT50は、同じ番号のSH制御線49および50によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。トランジスタT421〜T423は、それぞれ水平制御線401〜403によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。トランジスタT441〜T443は、それぞれ水平制御線401〜403によりオンオフされることで、導通あるいは遮断するスイッチとして機能する。蓄積容量C421〜C423、C441〜C443は、トランジスタT49およびT50を介して送られてくる信号を蓄積する。
次に、図4を参照して、サンプルホールド回路13の動作について説明する。サンプルホールド回路13におけるノイズ読み時は、SH制御線49による制御で、トランジスタT49をオンの状態にし、垂直信号線101〜103に送られてくるノイズ信号を蓄積容量C421〜C423に蓄積した後、トランジスタT49をオフする。サンプルホールド回路13における画素信号読み時は、SH制御線50による制御で、トランジスタT50をオンの状態にし、垂直信号線101〜103に送られてくる画素信号を蓄積容量C441〜C443に蓄積した後、トランジスタT50をオフする。
次に、同期制御部10からの制御信号により、水平制御回路400が水平制御線401〜403を順番に選択することで、トランジスタT421〜T423、T441〜T443を制御する。そして、選択された水平制御線に対応する蓄積容量C421〜C423に蓄積しているノイズ信号および蓄積容量C441〜C443に蓄積している画素信号が、それぞれ水平ノイズ線501、水平信号線502に出力される。このようにして、水平1行に対応する画素信号とノイズ信号の差動出力が、出力回路14を介して出力される。
次に、上記<静止画撮影の制御>の(4)に相当する全画素を読み出す静止画撮影モードについて説明する。
露光後、撮像素子2において、垂直制御回路200が、垂直制御線201〜203を順番に選択する。この動作により、まずは、撮像素子2の第1行目の画素を読み出すことになるが、画素信号読みに先だって、水平1行分のノイズ読みを行う。サンプルホールド回路13では、SH制御線49によりトランジスタT49をオンの状態にし、垂直信号線101〜103から送られてくるノイズ信号を蓄積容量C421〜C423に蓄積した後に、トランジスタT49をオフする。以上が、ノイズ読みである。
次に、ノイズ読みを行った行と同じ行の画素信号読みを行う。サンプルホールド回路13では、SH制御線50によりトランジスタT50をオンの状態にし、垂直信号線101〜103から送られてくる画素信号を蓄積容量C441〜C443に蓄積した後に、トランジスタT50をオフする。以上が、画素信号読みである。
以上の説明においては、ノイズ読みと画素信号読みを別々に実施したが、図3で説明したように、ノイズ読みから画素信号読みまでの一連の動作を連続信号読みとして実施してもよい。
その後、水平制御回路400が、水平制御線401〜403を順番に選択する。そして、ノイズ信号は水平ノイズ線501、画素信号は水平信号線502を介して出力アンプ14に送られ、画素信号とノイズ信号の差動出力が撮像素子2の出力となる。この動作を水平1行分繰り返すことで、第1行目の画素の読出しが行われる。これを全画素に対して行うことで、静止画撮影モードが終了する。
本発明の実施形態では、この静止画撮影モードのように、画素の増幅手段である画素内アンプの駆動トランジスタTd1の入力に相当するFD容量C1をリセットしたときのノイズ信号を画素信号から減算する動作を実施する。これにより、画素内アンプで発生するノイズを効果的に除去することが可能となる。
しかしながら、各列毎にあるサンプルホールド回路を構成しているトランジスタや蓄積容量のばらつきやノイズ読み動作と画素信号読み動作の信号経路が異なることにより、サンプルホールド回路間にも出力差が生じてしまう。これが垂直一列に影響して、縦スジノイズとなる。この縦スジノイズは、図1の撮像装置で説明したように、特許文献4の図4に関する記載や特許文献5の図4および図5に関する記載の補正動作により低減できるが、OB領域の画素内アンプの駆動トランジスタが発生するノイズが大きいと補正精度を悪くしてしまう。
そこで、次に、OB領域の画素内アンプの駆動トランジスタが発生するノイズを低減する方法について説明する。
(第1の実施形態)
図1から図4に加えて、図5から図9を参照して、本発明の第1の実施形態について説明する。
図5は、本発明の第1の実施形態における撮像素子2の画素配列を示す図である。
60が、光電変換素子を備えた感光画素(図3)が配列された有効画素領域である。61が、遮光された画素(第1の黒基準画素)が配列された第1のOB領域である。62が、遮光された画素(第2の黒基準画素)が配列された第2のOB領域である。ここで、図2においては、動作の説明を簡略化するため、撮像素子2の画素数は、水平方向3画素、垂直方向3画素として説明したが、図5においては、OBクランプ動作や縦スジノイズ補正動作を行うのに十分な画素数を備えているものとする。
図6は、光電変換素子を備えた感光画素(図3)のレイアウト図である。図6においては、光電変換素子D1、FD容量C1、各トランジスタのゲート、ソース、ドレインおよび配線以外は省略している。また、配線は、簡略化して示している。図3と同じ構成の部分は、同じ符号を用いている。
110が、光電変換素子を備えた感光画素を示す。T3gが、転送トランジスタT3のゲート、T1gが、リセットトランジスタT1のゲート、Td1gが、駆動トランジスタTd1のゲート、T2gが、選択トランジスタT2のゲートを示す。また、FD容量C1と駆動トランジスタのゲートTd1gが、配線308で接続されている。さらに、駆動トランジスタTd1のゲート幅をW1、ゲート長をL1で表している。ここで、W1およびL1は、それぞれ、駆動トランジスタのゲートTd1gのチャネル幅およびチャネル長としても良い。そして、この感光画素110が、有効画素領域60に配列されている。
図7は、図6における光電変換素子D1から垂直信号線101の接続部までの各トランジスタのチャネル領域を含む断面を示す。
301が、光電変換素子D1である。302は、FD容量C1部分で、転送トランジスタT3のドレインとリセットトランジスタT1のソースとの接続部にもなっている。さらに、FD容量C1と駆動トランジスタのゲートTd1gを接続する配線308の接続部にもなっている。
303は、電源Vdの配線308との接続部で、リセットトランジスタT1のドレインと駆動トランジスタTd1のドレインとの接続部にもなっている。304は、駆動トランジスタTd1のソースと選択トランジスタT2のドレインとの接続部である。305は、垂直信号線101の接続部で、選択トランジスタT2のソースとなっている。また、311は、転送トランジスタT3のチャネル部分、312は、リセットトランジスタT1のチャネル部分、313は、駆動トランジスタTd1のチャネル部分、314は、選択トランジスタT2のチャネル部分である。
図8は、光電変換素子を備えた遮光画素を示す図である。点線で囲われた部分が遮光画素91を示す。遮光手段801を持つこと以外は、図3の画素と同じ構成となっている。図9は、光電変換素子を備えた第1の遮光画素のレイアウト図である。図8と同じ構成の部分は、同じ数字と記号を用いている。また、遮光はされているが、遮光手段801の図示は省略する。断面については、図7と同様である。
910が、光電変換素子を備えた第1の遮光画素を示す。第1の遮光画素910の水平方向および垂直方向の長さは、感光画素110と同じである。さらに、駆動トランジスタTd1のゲート幅(チャネル幅)をW2、ゲート長(チャネル長)をL2で表している。
次に、第1のOB領域61をHOB領域、第2のOB領域62をVOB領域とし、それぞれに、第1の遮光画素910を配列させた場合の撮像装置の動作について説明する。
本実施形態の撮像装置においては、撮像素子2から出力される出力信号は前処理部4においてクランプされる。この時、VOB領域である第2のOB領域62から読み出される黒基準信号を用いてVOBクランプ動作を実施し、HOB領域である第1のOB領域61から読み出される黒基準信号を用いてHOBクランプ動作を実施することができる。VOBクランプは省略してもよい。
また、信号処理部5において、VOB領域である第2のOB領域62から読み出される黒基準信号を用いて1ライン分の補正信号を作成し、有効画素領域60から読み出される出力信号から減算することで、縦スジノイズの補正動作を実施することができる。さらに、信号処理部5において、HOB領域である第1のOB領域61から読み出される黒基準信号の加算平均を計算し、有効画素領域60から読み出される出力信号から減算することで、デジタルクランプ動作を実施することができる。
しかしながら、HOB領域の水平方向の遮光画素数が不足している場合、第1のOB領域61から読み出される黒基準信号に含まれるノイズの影響で、前処理部4におけるHOBクランプ動作では、誤クランプによる横スジノイズが発生してしまうことになる。また、信号処理部5におけるデジタルクランプ動作でも、正確な黒基準信号が作成できずに、誤クランプによる信号のかさ上げや足切りといった不具合が発生してしまうことになる。また、VOB領域の垂直方向の遮光画素数が不足している場合、第2のOB領域62から読み出される黒基準信号を用いた縦スジノイズの補正動作は、黒基準信号に含まれるノイズの影響で、補正信号が正確に作成できずに、縦スジノイズが残ってしまうことになる。
そこで、下記3つの場合で、OB領域の画素内アンプの駆動トランジスタが発生するノイズを低減する方法について説明する。
(1)HOB領域の水平方向の遮光画素数が不足している場合
HOB領域である第1のOB領域61の駆動トランジスタTd1のゲート幅(チャネル幅)W2およびゲート長(チャネル長)L2と、有効画素領域60の駆動トランジスタTd1のゲート幅(チャネル幅)W1およびゲート長(チャネル長)L1の関係を、
第1のOB領域のW2>有効画素領域のW1、かつ、
第1のOB領域のL2>有効画素領域のL1
とすれば、HOB領域の駆動トランジスタTd1が発生するノイズを低減することができるので、誤クランプを防止することができる。
この時、
第1のOB領域のW2>有効画素領域のW1、かつ、
第1のOB領域のL2=有効画素領域のL1
でもノイズ低減効果はあるし、
第1のOB領域のW2=有効画素領域のW1、かつ、
第1のOB領域のL2>有効画素領域のL1
でもノイズ低減効果はある。
また、VOB領域である第2のOB領域62の駆動トランジスタTd1のゲート幅(チャネル幅)W2およびゲート長(チャネル長)L2については、
第2のOB領域のW2=有効画素領域のW1、かつ、
第2のOB領域のL2=有効画素領域のL1
でもよい。
(2)VOB領域の垂直方向の遮光画素数が不足している場合
VOB領域である第2のOB領域62の駆動トランジスタTd1のゲート幅(チャネル幅)W2およびゲート長(チャネル長)L2と、有効画素領域60の駆動トランジスタTd1のゲート幅(チャネル幅)W1およびゲート長(チャネル長)L1の関係を、
第2のOB領域のW2>有効画素領域のW1、かつ、
第2のOB領域のL2>有効画素領域のL1
とすれば、VOB領域の駆動トランジスタTd1が発生するノイズを低減することができるので、縦スジノイズの誤補正を防止することができる。
この時、
第2のOB領域のW2>有効画素領域のW1、かつ、
第2のOB領域のL2=有効画素領域のL1
でもノイズ低減効果はあるし、
第2のOB領域のW2=有効画素領域のW1、かつ、
第2のOB領域のL2>有効画素領域のL1
でもノイズ低減効果はある。
また、HOB領域である第1のOB領域61の駆動トランジスタTd1のゲート幅(チャネル幅)W2およびゲート長(チャネル長)L2については、
第1のOB領域のW2=有効画素領域のW1、かつ、
第1のOB領域のL2=有効画素領域のL1
でもよい。
(3)HOB領域の水平方向の遮光画素数、および、VOB領域の垂直方向の遮光画素数が不足している場合
HOB領域である第1のOB領域61の駆動トランジスタTd1のゲート幅(チャネル幅)W2およびゲート長(チャネル長)L2と、VOB領域である第2のOB領域62の駆動トランジスタTd1のゲート幅(チャネル幅)W2およびゲート長(チャネル長)L2と、有効画素領域60の駆動トランジスタTd1のゲート幅(チャネル幅)W1およびゲート長(チャネル長)L1の関係を、
第1のOB領域のW2>有効画素領域のW1、かつ、
第1のOB領域のL2>有効画素領域のL1、かつ
第2のOB領域のW2>有効画素領域のW1、かつ、
第2のOB領域のL2>有効画素領域のL1
とすることで、HOB領域の駆動トランジスタTd1が発生するノイズの低減による誤クランプの防止とともに、VOB領域の駆動トランジスタTd1が発生するノイズの低減による縦スジノイズの誤補正を防止することができる。
この時、第1のOB領域のW2とL2のどちらか一方、あるいは、第2のOB領域のW2とL2のどちらか一方であれば、有効画素領域のW1とL1と同じにしてもノイズ低減効果はある。
また、HOBクランプと縦スジノイズ補正を比較すると、HOBクランプは、クランプしている行の遮光画素の信号だけでなく、それ以前の行の遮光画素の信号も使って、クランプを行う。それに対して、縦スジノイズ補正は、VOB領域の垂直画素の信号を加算平均してその列の補正信号とするので、原理的に、利用できる遮光画素の数がHOBクランプより少ないことになり、駆動トランジスタTd1が発生するノイズの影響をより受けやすい。
さらに、撮像素子の有効画素領域は、横に長いことが一般的なので、HOB領域よりVOB領域の増加の方が撮像素子の面積の増大への影響が大きいことになり、垂直方向の遮光画素数が不足する場合の方が多い。
そこで、
第2のOB領域のW2>第1のOB領域のW2>有効画素領域のW1、かつ、
第2のOB領域のL2>第1のOB領域のL2>有効画素領域のL1
とすることで、VOB領域の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感な縦スジノイズの誤補正を防止することができる。
この時、第1のOB領域のW2とL2のどちらか一方、あるいは、第2のOB領域のW2とL2のどちらか一方であれば、有効画素領域のW1とL1と同じにしてもノイズ低減効果はある。
(第2の実施形態)
次に、図1から図9に加えて、図10を参照して、本発明の第2の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第1の実施形態と同様であるので、図および符号を流用して説明する。
図10は、光電変換素子を備えた第2の遮光画素のレイアウト図である。図8と同じ構成の部分は、同じ数字と記号を用いている。また、遮光はされているが、遮光手段801の図示は省略する。断面については、図7と同様である。
920が、光電変換素子を備えた第2の遮光画素を示す。第2の遮光画素920の水平方向および垂直方向の長さは、感光画素110と同じである。さらに、駆動トランジスタTd1のゲート幅(チャネル幅)をW3、ゲート長(チャネル長)をL3で表している。
第2の遮光画素920においては、ゲート幅(チャネル幅)W3とゲート長(チャネル長)L3を大きくとるために、光電変換素子D1の面積を削減している。ゲート幅(チャネル幅)W3を広くするために、光電変換素子D1の垂直方向の面積を削減し、ゲート長(チャネル長)L3を長くするために、光電変換素子D1の水平方向の面積を削減している。なお、第2の遮光画素920においては、光に対して感度が必要なわけではないので、光電変換素子D1の面積を削減しても、読み出される黒基準信号に対する影響は少なくて済む。
このように、ゲート幅(チャネル幅)W3とゲート長(チャネル長)L3を大きくとることができるので、感光画素110に比べて、第2の遮光画素920の駆動トランジスタTd1が発生するノイズを低減することができる。
この時、ゲート幅(チャネル幅)W3だけ広くして、ゲート長(チャネル長)L3を感光画素110のL1と同じにし、光電変換素子D1の水平方向の面積の削減は行わないことにしてもよく、それでもノイズ低減効果はある。また、ゲート長(チャネル長)L3だけ長くして、ゲート幅(チャネル幅)W3を感光画素110のW1と同じにし、光電変換素子D1の垂直方向の面積の削減は行わないことにしてもよく、それでもノイズ低減効果はある。
次に、本実施形態において、図5の第1のOB領域61をHOB領域、第2のOB領域62をVOB領域とした場合の撮像装置の動作について説明する。
(1)第1のOB領域61および第2のOB領域62それぞれに、第2の遮光画素920を配列させた場合
有効画素領域60のゲート幅(チャネル幅)W1とゲート長(チャネル長)L1に対する、第1のOB領域61および第2のOB領域62それぞれのゲート幅(チャネル幅)W3とゲート長(チャネル長)L3の関係を、第1の実施形態と同様にして実施することで、ノイズ低減効果があることは明らかである。
(2)第1のOB領域61に第1の遮光画素910を配列させ、第2のOB領域62に第2の遮光画素920を配列させた場合
有効画素領域60のゲート幅(チャネル幅)W1とゲート長(チャネル長)L1に対する、第1のOB領域61のゲート幅(チャネル幅)W2とゲート長(チャネル長)L2の関係を、第1の実施形態と同様にして実施することで、ノイズ低減効果があることは明らかである。
同じく、有効画素領域60のゲート幅(チャネル幅)W1とゲート長(チャネル長)L1に対する、第2のOB領域62それぞれのゲート幅(チャネル幅)W3とゲート長(チャネル長)L3の関係を、第1の実施形態と同様にして実施することで、ノイズ低減効果があることは明らかである。
さらに、
第2のOB領域のW3>第1のOB領域のW2>有効画素領域のW1、かつ、
第2のOB領域のL3>第1のOB領域のL2>有効画素領域のL1
とすることで、VOB領域の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感な縦スジノイズの誤補正を防止することができる。

この時、第1のOB領域のW2とL2のどちらか一方、あるいは、第2のOB領域のW3とL3のどちらか一方であれば、有効画素領域のW1とL1と同じにしてもノイズ低減効果はある。
また、本実施形態においては、第1のOB領域61に第2の遮光画素920を配列させ、第2のOB領域62に第1の遮光画素910を配列させた場合も、本実施形態の(2)の場合と同様に、ノイズ低減効果があることは明らかである。
さらに、本実施形態においては、ゲート幅(チャネル幅)W3を広くするために、光電変換素子D1の垂直方向の面積を削減し、ゲート長(チャネル長)L3を長くするために、光電変換素子D1の水平方向の面積を削減している。しかしながら、光電変換素子D1の垂直方向の面積を削減し、ゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lを大きくするためであれば、駆動トランジスタTd1のレイアウトによっては、光電変換素子D1の面積を水平および垂直に削減する方向と、ゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lを大きくする方向(水平方向あるいは垂直方向)の組み合わせが逆になってもよい。
(第3の実施形態)
次に、図1から図10に加えて、図11から図13を参照して、本発明の第3の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第1および第2の実施形態と同様であるので、図および符号を流用して説明する。
図11は、光電変換素子を備えていない遮光画素を示す図である。点線で囲われた部分が遮光画素93を示す。遮光手段801を持つこと、および、光電変換素子D1を備えていないことが特徴であり、それ以外は、図3の画素と同じ構成となっている。
図12は、光電変換素子を備えていない第3の遮光画素のレイアウト図であり、図9から光電変換素子D1がなくなったレイアウトとなっている。図11と同じ構成の部分は、同じ数字と記号を用いている。また、遮光はされているが、遮光手段801の図示は省略する。断面については、図7において301で示す光電変換素子D1を備えていないこと意外は、図7と同様である。
930が、光電変換素子を備えていない第3の遮光画素を示す。第3の遮光画素930の水平方向および垂直方向の長さは、感光画素110と同じである。さらに、駆動トランジスタTd1のゲート幅(チャネル幅)をW4、ゲート長(チャネル長)をL4で表している。
図13は、光電変換素子を備えていない第4の遮光画素のレイアウト図であり、図10から光電変換素子D1がなくなったレイアウトとなっている。図11と同じ構成の部分は、同じ数字と記号を用いている。また、遮光はされているが、遮光手段801の図示は省略する。断面については、図7において301で示す光電変換素子D1を備えていないこと意外は、図7と同様である。
940が、光電変換素子を備えていない第4の遮光画素を示す。第4の遮光画素940の水平方向および垂直方向の長さは、感光画素110と同じである。さらに、駆動トランジスタTd1のゲート幅(チャネル幅)をW5、ゲート長(チャネル長)をL5で表している。
第4の遮光画素940においては、図10において光電変換素子D1の面積を削減したのと同様の方法で、ゲート幅(チャネル幅)W5が広くなるとともに、ゲート長(チャネル長)L5が長くなるようなレイアウトとなっている。
このように、第3の遮光画素930および第4の遮光画素940においては、ゲート幅(チャネル幅)Wとゲート長(チャネル長)Lを大きくとることができるので、感光画素110に比べて、第3の遮光画素930および第4の遮光画素940の駆動トランジスタTd1が発生するノイズを低減することができる。
この時、ゲート幅(チャネル幅)W3だけ広くして、ゲート長(チャネル長)L3を感光画素110のL1と同じにしてもよく、それでもノイズ低減効果はある。また、ゲート長(チャネル長)L3だけ長くして、ゲート幅(チャネル幅)W3を感光画素110のW1と同じにしてもよく、それでもノイズ低減効果はある。
ここで、第3の遮光画素930および第4の遮光画素940においては、光電変換素子D1を備えていないので、光電変換素子D1において発生する暗電流の影響がないため、第1の遮光画素910および第2の遮光画素920に比べて、読み出される黒基準信号のノイズが、格段に少なくて済むという効果もある。
次に、本実施形態において、図5の第1のOB領域61をHOB領域、第2のOB領域62をVOB領域とした場合の撮像装置の動作について説明する。
(1)第1のOB領域61に第1の遮光画素910を配列させ、第2のOB領域62に第3の遮光画素930を配列させた場合
有効画素領域60のゲート幅(チャネル幅)W1とゲート長(チャネル長)L1に対する、第1のOB領域61のゲート幅(チャネル幅)W2とゲート長(チャネル長)L2の関係を、第1の実施形態と同様にして実施することで、ノイズ低減効果があることは明らかである。
同じく、有効画素領域60のゲート幅(チャネル幅)W1とゲート長(チャネル長)L1に対する、第2のOB領域62それぞれのゲート幅(チャネル幅)W4とゲート長(チャネル長)L4の関係を、第1の実施形態と同様にして実施することで、ノイズ低減効果があることは明らかである。
この時、VOB領域に配列された第3の遮光画素930は光電変換素子D1を備えていないので、第1の遮光画素910に比べて、読み出される黒基準信号のノイズが少ないため、ノイズに敏感な縦スジノイズの補正に有効である。
さらに、
第2のOB領域のW4>第1のOB領域のW2>有効画素領域のW1、かつ、
第2のOB領域のL4>第1のOB領域のL2>有効画素領域のL1
とすることで、VOB領域の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
この時、第1のOB領域のW2とL2のどちらか一方、あるいは、第2のOB領域のW4とL4のどちらか一方であれば、有効画素領域のW1とL1と同じにしてもノイズ低減効果はある。
また、本実施形態においては、第1のOB領域61に第2の遮光画素920を配列させた場合、あるいは、第2のOB領域62に第4の遮光画素940を配列させた場合のどちらにおいても、本実施形態の(1)の場合と同様に、ノイズ低減効果があることは明らかである。
さらに、本実施形態においては、ゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lを大きくするためであれば、駆動トランジスタTd1のレイアウトによっては、、ゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lを大きくする方向(水平方向あるいは垂直方向)の組み合わせが逆になってもよい。
(第4の実施形態)
次に、図1からから図13に加えて、図14から図18を参照して、本発明の第4の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第1から第3の実施形態と同様であるので、図および符号を流用して説明する。
図14は、本実施形態における撮像素子2の画素配列を示す図の一例である。60が、光電変換素子を備えた感光画素110が配列された有効画素領域である。63、64、65および66が、それぞれ、遮光された画素が配列された第3のOB領域、第4のOB領域、第5のOB領域および第6のOB領域である。
ここで、第3のOB領域63を第1のHOB領域、第4のOB領域64を第2のHOB領域、第5のOB領域65を第1のVOB領域および第6のOB領域66を第2のVOB領域とした場合の撮像装置の動作について説明する。
本実施形態の撮像装置においては、撮像素子2から出力される出力信号は前処理部4においてクランプされる。この時、第2のVOB領域である第6のOB領域66から読み出される黒基準信号を用いてVOBクランプ動作を実施し、第2のHOB領域である第4のOB領域64から読み出される黒基準信号を用いてHOBクランプ動作を実施する。VOBクランプは省略してもよい。
この時、第1のVOB領域である第5のOB領域65を含めて、VOBクランプ動作を実施してもよいし、第1のHOB領域である第3のOB領域63を含めてHOBクランプ動作を実施してもよい。
また、信号処理部5において、第1のVOB領域である第5のOB領域65から読み出される黒基準信号を用いて1ライン分の補正信号を作成し、有効画素領域60から読み出される出力信号から減算することで、縦スジノイズの補正動作を実施する。
さらに、信号処理部5において、第1のHOB領域である第3のOB領域63から読み出される黒基準信号の加算平均を計算し、有効画素領域60から読み出される出力信号から減算することで、デジタルクランプ動作を実施する。
ここで、第3のOB領域63、第4のOB領域64、第5のOB領域65および第6のOB領域66に対しては、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のどの遮光画素を配列させても、感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があることは、第1から第3の実施形態から明らかである。
しかしながら、光電変換素子を備えた感光画素が配列されている有効画素領域60の周りを、光電変換素子を備えた遮光画素と光電変換素子を備えていない遮光画素が囲むことになるので、より適した遮光画素の配置が望まれる。
例えば、信号処理部5において実施されるデジタルクランプは、第3のOB領域63全体の黒基準画素の信号を加算平均して使うことができるが、前処理部4において実施される第4のOB領域64を利用したHOBクランプは、クランプするラインより前に読み出した黒基準画素を含めてHOBクランプ動作を行う。そのため、HOBクランプの方が、デジタルクランプより利用することができる遮光画素が少ないことになり、駆動トランジスタTd1が発生するノイズの影響を受けやすいことになる。
そこで、第3のOB領域63より第4のOB領域64の方のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lを大きくする方がよい。
また、前処理部4において実施されるVOBクランプは、有効画素領域60を読み出す前までに終了していればよいので、第6のOB領域66全体の黒基準画素の信号を利用してVOBクランプ動作を行うことができるが、信号処理部5において実施される第5のOB領域65を利用した縦スジノイズの補正では、第5のOB領域65の垂直画素の信号を加算平均してその列の補正信号とする。
そのため、縦スジノイズの補正の方が、VOBクランプより利用できる遮光画素の数が少ないことになり、駆動トランジスタTd1が発生するノイズの影響をより受けやすい。
そこで、第6のOB領域66より第5のOB領域65の方のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lを大きくする方がよい。
以下において、OB領域に配列する遮光画素の条件を説明する。
(1)HOB領域である第3のOB領域63および第4のOB領域64の両方に、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のいずれか一つが配列された場合
この時は、第3のOB領域および第4のOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を
第4のOB領域のW>第3のOB領域のW>有効画素領域のW1、かつ、
第4のOB領域のL>第3のOB領域のL>有効画素領域のL1
とすることで、第4のOB領域64の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感なHOBクランプの誤補正をさらに防止することができる。
(2)HOB領域である第3のOB領域63および第4のOB領域64に、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940の内の2つを組み合わせて配列させる場合
第3のOB領域63が、第1の遮光画素910の時には、第4のOB領域64には、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のいずれか一つを配列させることで、第1の遮光画素910に比べて、ゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lを大きくする余裕が生じるので、本実施形態の(1)の条件を満たすことができる。
同様に、第3のOB領域63が、第2の遮光画素920の時には、第4のOB領域64には、第3の遮光画素930および第4の遮光画素940のいずれか一つを配列させること、および、第3のOB領域63が、第3の遮光画素930の時には、第4のOB領域64には、第4の遮光画素940を配列させることにより、本実施形態の(1)の条件を満たすことができる。
これにより、第4のOB領域64の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感なHOBクランプの誤補正をさらに防止することができる。
(3)VOB領域である第5のOB領域65および第6のOB領域66の両方に、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のいずれか一つが配列された場合
この時は、第5のOB領域および第6のOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を
第5のOB領域のW>第6のOB領域のW>有効画素領域のW1、かつ、
第5のOB領域のL>第6のOB領域のL>有効画素領域のL1
とすることで、第5のOB領域65の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
(4)VOB領域である第5のOB領域65および第6のOB領域66に、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940の内の2つを組み合わせて配列させる場合
第6のOB領域66が、第1の遮光画素910の時には、第5のOB領域65には、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のいずれか一つを配列させることで、第1の遮光画素910に比べて、ゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lを大きくする余裕が生じるので、本実施形態の(1)の条件を満たすことができる。
同様に、第6のOB領域66が、第2の遮光画素920の時には、第5のOB領域65には、第3の遮光画素930および第4の遮光画素940のいずれか一つを配列させること、および、第6のOB領域66が、第3の遮光画素930の時には、第5のOB領域65には、第4の遮光画素940を配列させることにより、本実施形態の(1)の条件を満たすことができる。
これにより、第5のOB領域65の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
ここで、HOB領域の条件(1)および(2)と、VOB領域の条件(3)および(4)とを、それぞれ組み合わせも良い。
次に、本実施形態の変形例について説明する。
図15は、本実施形態における撮像素子2の画素配列の変形例を示す図である。60が、光電変換素子を備えた感光画素110が配列された有効画素領域である。63、64および67が、それぞれ、遮光された画素が配列された第3のOB領域、第4のOB領域および第7のOB領域である。
ここで、第3のOB領域63、第4のOB領域64および第7のOB領域67に対しては、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のどの遮光画素を配列させても、感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があることは、第1から第3の実施形態から明らかである。
さらに、第3のOB領域63を第1のHOB領域、第4のOB領域64を第2のHOB領域および第7のOB領域67を第3のVOB領域とする。
第3のOB領域63および第4のOB領域64は、本実施形態のHOB領域の条件(1)および(2)となるように遮光画素を配列させ、第7のOB領域67は、第1の実施の形態のVOB領域と同じように動作させることで、第4のOB領域64の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感なHOBクランプの誤補正をさらに防止することができる。
図16は、本実施形態における撮像素子2の画素配列の別の変形例を示す図である。60が、光電変換素子を備えた感光画素110が配列された有効画素領域である。65、66および68が、それぞれ、遮光された画素が配列された第5のOB領域、第6のOB領域および第8のOB領域である。
ここで、第5のOB領域65、第6のOB領域66および第8のOB領域68に対しては、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のどの遮光画素を配列させても、感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があることは、第1から第3の実施形態から明らかである。
さらに、第5のOB領域65を第1のVOB領域、第6のOB領域66を第2のVOB領域および第8のOB領域68を第3のHOB領域とする。
第5のOB領域65および第6のOB領域66は、本実施形態のVOB領域の条件(3)および(4)となるように遮光画素を配列させ、第8のOB領域68は、第1の実施の形態のHOB領域と同じように動作させることで、第5のOB領域65の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
図17は、図5の画素配列の変形例を示す図である。60が、光電変換素子を備えた感光画素110が配列された有効画素領域である。610、620および621が、それぞれ、遮光された画素が配列されたOB領域である。
ここで、OB領域610、620および621に対しては、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のどの遮光画素を配列させても、感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があることは、第1から第3の実施形態から明らかである。
さらに、図17では、図5の画素配列のVOB領域である第2のOB領域62を、HOB領域の幅に合わせてOB領域620および621に分割している。OB領域620は、第1の実施の形態のVOB領域と同じように動作させるが、OB領域621は、HOBあるいはVOBのどちらとして利用してもよいし、HOBおよびVOBを兼用しても良い。
図18は、図14の画素配列の変形例を示す図である。60が、光電変換素子を備えた感光画素110が配列された有効画素領域である。630、640、650、651、652、660、661、および662が、それぞれ、遮光された画素が配列されたOB領域である。
ここで、OB領域630、640、650、651、652、660、661、および662に対しては、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のどの遮光画素を配列させても、感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があることは、第1から第3の実施形態から明らかである。
さらに、図18では、図14の画素配列のVOB領域である第5のOB領域65および第6のOB領域66をHOB領域の幅に合わせて、それぞれ、OB領域650、651、652、660、661、および662に分割している。OB領域630、640、650および660は、それぞれ、第1のHOB領域、第2のHOB領域、第1のVOB領域および第2のVOB領域と同じように動作させるが、OB領域651、652、661、および662は、HOBあるいはVOBのどちらとして利用してもよいし、HOBおよびVOBを兼用しても良い。
(第5の実施形態)
次に、図1から図18に加えて、図19から図21を参照して、本発明の第5の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第1から第4の実施形態と同様であるので、図および符号を流用して説明する。
図19は、本実施形態における撮像素子2の画素配列を示す図の一例である。60が、光電変換素子を備えた感光画素110が配列された有効画素領域である。63、64、69および70が、それぞれ、遮光された画素が配列された第3のOB領域、第4のOB領域、第9のOB領域および第10のOB領域である。
ここで、第3のOB領域63を第1のHOB領域、第4のOB領域64を第2のHOB領域、第9のOB領域69を第4のVOB領域および第10のOB領域70を第5のVOB領域とした場合の撮像装置の動作について説明する。
本実施形態の撮像装置においては、撮像素子2から出力される出力信号は前処理部4においてクランプされる。この時、第4のVOB領域である第9のOB領域69から読み出される黒基準信号を用いてVOBクランプ動作を実施し、第2のHOB領域である第4のOB領域64から読み出される黒基準信号を用いてHOBクランプ動作を実施する。VOBクランプは省略してもよい。この時、第1のHOB領域である第3のOB領域63を含めてHOBクランプ動作を実施してもよい。
また、信号処理部5において、第5のVOB領域である第10のOB領域70から読み出される黒基準信号を用いて1ライン分の補正信号を作成し、有効画素領域60から読み出される出力信号から減算することで、縦スジノイズの補正動作を実施する。
ここで、図19における撮像素子2の画素配列では、第5のVOB領域である第10のOB領域70が、有効撮像領域60の下にあるため、縦スジノイズの補正は、次の撮影画像に対して行われることになる。
さらに、信号処理部5において、第1のHOB領域である第3のOB領域63から読み出される黒基準信号の加算平均を計算し、有効画素領域60から読み出される出力信号から減算することで、デジタルクランプ動作を実施する。
ここで、第3のOB領域63、第4のOB領域64、第9のOB領域69および第10のOB領域70に対しては、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のどの遮光画素を配列させても、感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があることは、第1から第3の実施形態から明らかである。
しかしながら、第4の実施形態と同様に、光電変換素子を備えた感光画素が配列されている有効画素領域60の周りを、光電変換素子を備えた遮光画素と光電変換素子を備えていない遮光画素が囲むことになるので、より適した遮光画素の配置が望まれる。
VOB領域の遮光画素を用いた動作やHOB領域の遮光画素を用いた動作は、第4の実施形態と同様であるので、以下において、OB領域に配列する遮光画素の条件のみ説明する。
(1)第4の実施形態と同様に、HOB領域である第3のOB領域63および第4のOB領域64の両方に、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のいずれか一つが配列された場合
この時は、第3のOB領域および第4のOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を
第4のOB領域のW>第3のOB領域のW>有効画素領域のW1、かつ、
第4のOB領域のL>第3のOB領域のL>有効画素領域のL1
とすることで、第4のOB領域64の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感なHOBクランプの誤補正をさらに防止することができる。
(2)第4の実施形態と同様に、HOB領域である第3のOB領域63および第4のOB領域64に、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940の内の2つを組み合わせて配列させる場合
第3のOB領域63が、第1の遮光画素910の時には、第4のOB領域64には、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のいずれか一つを配列させることで、第1の遮光画素910に比べて、ゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lを大きくする余裕が生じるので、本実施形態の(1)の条件を満たすことができる。
同様に、第3のOB領域63が、第2の遮光画素920の時には、第4のOB領域64には、第3の遮光画素930および第4の遮光画素940のいずれか一つを配列させること、および、第3のOB領域63が、第3の遮光画素930の時には、第4のOB領域64には、第4の遮光画素940を配列させることにより、本実施形態の(1)の条件を満たすことができる。
これにより、第4のOB領域64の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感なHOBクランプの誤補正をさらに防止することができる。
(3)VOB領域である第9のOB領域69および第10のOB領域70の両方に、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のいずれか一つが配列された場合
この時は、第9のOB領域および第10のOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を
第10のOB領域のW>第9のOB領域のW>有効画素領域のW1、かつ、
第10のOB領域のL>第9のOB領域のL>有効画素領域のL1
とすることで、第10のOB領域70の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
(4)VOB領域である第9のOB領域69および第10のOB領域70に、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940の内の2つを組み合わせて配列させる場合
第9のOB領域69が、第1の遮光画素910の時には、第10のOB領域70には、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のいずれか一つを配列させることで、第1の遮光画素910に比べて、ゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lを大きくする余裕が生じるので、本実施形態の(1)の条件を満たすことができる。
同様に、第9のOB領域69が、第2の遮光画素920の時には、第10のOB領域70には、第3の遮光画素930および第4の遮光画素940のいずれか一つを配列させること、および、第9のOB領域69が、第3の遮光画素930の時には、第10のOB領域70には、第4の遮光画素940を配列させることにより、本実施形態の(1)の条件を満たすことができる。
これにより、第10のOB領域70の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
ここで、HOB領域の条件(1)および(2)と、VOB領域の条件(3)および(4)とを、それぞれ組み合わせも良い。
次に、本実施形態の変形例について説明する。
図20は、本実施形態における撮像素子2の画素配列の変形例を示す図である。60が、光電変換素子を備えた感光画素110が配列された有効画素領域である。68、69および70が、それぞれ、遮光された画素が配列された第8のOB領域、第9のOB領域および第10のOB領域である。
ここで、第8のOB領域68、第9のOB領域69および第10のOB領域70に対しては、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のどの遮光画素を配列させても、感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があることは、第1から第3の実施形態から明らかである。
さらに、第8のOB領域68を第3のHOB領域、第9のOB領域69を第4のVOB領域および第10のOB領域70を第5のVOB領域とする。
第8のOB領域68は、第1の実施の形態のHOB領域と同じように動作させ、第9のOB領域69および第10のOB領域70は、本実施例のVOB領域の条件(3)および(4)となるように遮光画素を配列させることで、第10のOB領域70の駆動トランジスタTd1が発生するノイズの方をより低減することができるので、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
図21は、図19の画素配列の変形例を示す図である。60が、光電変換素子を備えた感光画素110が配列された有効画素領域である。630、640、690、691、692、700、701、および702が、それぞれ、遮光された画素が配列されたOB領域である。
ここで、OB領域630、640、690、691、692、700、701、および702に対しては、第1の遮光画素910、第2の遮光画素920、第3の遮光画素930および第4の遮光画素940のどの遮光画素を配列させても、感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があることは、第1から第3の実施形態から明らかである。
さらに、図21では、図19の画素配列のVOB領域である第9のOB領域69および第10のOB領域70をHOB領域の幅に合わせて、それぞれ、OB領域690、691、692、700、701、および702に分割している。OB領域630、640、690および700は、それぞれ、第1のHOB領域、第2のHOB領域、第4のVOB領域および第5のVOB領域と同じように動作させるが、OB領域691、692、701、および702は、HOBあるいはVOBのどちらとして利用してもよいし、HOBおよびVOBを兼用しても良い。
(第6の実施形態)
次に、図1から図21に加えて、図22から図29を参照して、本発明の第6の実施形態である撮像装置について説明する。なお、本実施形態では、撮像装置の基本的な構成と動作及び撮像素子の基本的な構成と動作は、上記第1から第5の実施形態と同様であるので、図および符号を流用して説明する。
図22から図24は、光電変換素子を備えた遮光画素のレイアウトの変形例を示す図である。図9の第1の遮光画素910と同じ構成の部分は、同じ数字と記号を用いている。また、遮光はされているが、遮光手段801の図示は省略する。断面については、図7と同様である。
911、912および913が、光電変換素子を備えた遮光画素を示す。111は、比較のために、感光画素110と同じ大きさを示している。また、駆動トランジスタTd1のゲート幅(チャネル幅)をW6、ゲート長(チャネル長)をL6で表している。
遮光画素911は、光電変換素子D1の水平方向を削除して、画素の水平方向を小さくしている。遮光画素912は、光電変換素子D1の垂直方向を削除して、画素の垂直方向を小さくしている。遮光画素913は、光電変換素子D1の水平・垂直方向を削除して、画素の水平・垂直方向を小さくしている。遮光画素911、912および913においては、光に対して感度が必要なわけではないので、光電変換素子D1の面積を削減しても、読み出される黒基準信号に対する影響は少なくて済む。
図25から図29は、光電変換素子を備えていない遮光画素のレイアウトの変形例を示す図である。図12の第3の遮光画素930と同じ構成の部分は、同じ数字と記号を用いている。また、遮光はされているが、遮光手段801の図示は省略する。断面については、図7において301で示す光電変換素子D1を備えていないこと以外は、図7と同様である。
931、932、933、934および935が、光電変換素子を備えていない遮光画素を示す。111は、比較のために、感光画素110と同じ大きさを示している。また、駆動トランジスタTd1のゲート幅(チャネル幅)をW7、ゲート長(チャネル長)をL7で表している。
遮光画素931は、遮光画素911と同じ大きさになるように、画素の水平方向を小さくしている。遮光画素932は、遮光画素912と同じ大きさになるように、画素の垂直方向を小さくしている。遮光画素933は、遮光画素913と同じ大きさになるように、画素の水平・垂直方向を小さくしている。遮光画素934は、遮光画素932よりもさらに、画素の垂直方向を小さくしている。遮光画素935は、遮光画素933よりもさらに、画素の垂直方向を小さくしている。
ここで、遮光画素931、932、933、934および935においては、光電変換素子D1を備えていないので、光電変換素子D1において発生する暗電流の影響がないため、第1の遮光画素910および第2の遮光画素920に比べて、読み出される黒基準信号のノイズが、格段に少なくて済むという効果もある。
次に、これら遮光画素を、図5および図14から図21に示す画素配列に適応させた場合について説明する。
(1)HOB領域に遮光画素911あるいは931を配列し、VOB領域に遮光画素910あるいは930を配列した場合
感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があるのは、第1から第3の実施形態から明らかである。それに加えて、遮光画素911あるいは931の水平方向の大きさが、感光画素110より小さくなっているので、同じ面積であれば、遮光画素の数を増やすことができるので、その分、ノイズを低減する効果が向上することになる。また、遮光画素の数が同じで十分な場合は、HOB領域の面積を削減できるので、製造コストの削減になる。
ここで、図17、図18、図21にあるようなHOB領域とVOB領域の共通部分については、遮光画素911あるいは931を配列させればよい。さらに、HOB領域が遮光画素911、VOB領域が遮光画素910の時は、共通部分に遮光画素911を配列させる。HOB領域が遮光画素911、VOB領域が遮光画素930の時は、共通部分に遮光画素931を配列させる。そして、HOB領域が遮光画素931の時は、共通部分に遮光画素931を配列させる。このようにすれば、各OB領域間の画素の構造上のつながりをよくすることができるので、有効画素領域60の感光画素110に対して特性上の影響を与えることなく、ノイズ除去が実現できる。
(2)HOB領域に遮光画素910あるいは930を配列し、VOB領域に遮光画素912、932あるいは934を配列した場合
感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があるのは、第1から第3の実施形態から明らかである。それに加えて、遮光画素912、932あるいは934の垂直方向の大きさが、感光画素110より小さくなっているので、同じ面積であれば、遮光画素の数を増やすことができるので、その分、ノイズを低減する効果が向上することになる。また、遮光画素の数が同じで十分な場合は、VOB領域の面積を削減できるので、製造コストの削減になる。
ここで、図17、図18、図21にあるようなHOB領域とVOB領域の共通部分については、遮光画素912、932あるいは934を配列させればよい。さらに、HOB領域が遮光画素910、VOB領域が遮光画素912の時は、共通部分に遮光画素912を配列させる。HOB領域が遮光画素930、VOB領域が遮光画素912の時は、共通部分に遮光画素932を配列させる。VOB領域が遮光画素932の時は、共通部分に遮光画素932を配列させる。そして、VOB領域が遮光画素934の時は、共通部分に遮光画素934を配列させる。このようにすれば、各OB領域間の画素の構造上のつながりをよくすることができるので、有効画素領域60の感光画素110に対して特性上の影響を与えることなく、ノイズ除去が実現できる。
(3)HOB領域に遮光画素911あるいは931を配列し、VOB領域に遮光画素912、932あるいは934を配列した場合
感光画素110と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があるのは、第1から第3の実施形態から明らかである。それに加えて、遮光画素911あるいは931の水平方向の大きさが、感光画素110より小さくなっていること、および、遮光画素912、932あるいは934の垂直方向の大きさが、感光画素110より小さくなっていることにより、同じ面積であれば、遮光画素の数を増やすことができるので、その分、ノイズを低減する効果が向上することになる。また、遮光画素の数が同じで十分な場合は、HOB領域およびVOB領域の面積を削減できるので、製造コストの削減になる。
ここで、図17、図18、図21にあるようなHOB領域とVOB領域の共通部分については、遮光画素912、932あるいは934を配列させればよい。さらに、HOB領域が遮光画素911、VOB領域が遮光画素912の時は、共通部分に遮光画素913を配列させる。HOB領域が遮光画素931、VOB領域が遮光画素912の時は、共通部分に遮光画素933を配列させる。VOB領域が遮光画素932の時は、共通部分に遮光画素933を配列させる。そして、VOB領域が遮光画素934の時は、共通部分に遮光画素935を配列させる。このようにすれば、各OB領域間の画素の構造上のつながりをよくすることができるので、有効画素領域60の感光画素110に対して特性上の影響を与えることなく、ノイズ除去が実現できる。
次に、上記考え方に基づいて、遮光画素911、912、913、931、932、933、934および935を、図18の画素配列に応用した場合について説明する。
(第1の配列例)
OB領域630には、第1のHOB領域として遮光画素911を配列させる。OB領域640には、第2のHOB領域として遮光画素911を配列させる。OB領域650には、第1のVOB領域として遮光画素912を配列させる。OB領域651には、第1のVOB領域として遮光画素913を配列させる。OB領域652には、第2のHOB領域として遮光画素913を配列させる。OB領域660には、第2のVOB領域として遮光画素912を配列させる。OB領域661および662には、第2のVOB領域として遮光画素913を配列させる。
この時は、第1のHOB領域および第2のHOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を、
第2のHOB領域のW>第1のHOB領域のW>有効画素領域のW1、かつ、
第2のHOB領域のL>第1のHOB領域のL>有効画素領域のL1
とすることで、第2のHOBの駆動トランジスタTd1が発生するノイズの方をより低減することができる。そのため、ノイズに敏感なHOBクランプの誤補正をさらに防止することができる。
また、第1のVOB領域および第2のVOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を、
第1のVOB領域のW>第2のVOB領域のW>有効画素領域のW1、かつ、
第1のVOB領域のL>第2のVOB領域のL>有効画素領域のL1
とすることで、第1のVOB領域の駆動トランジスタTd1が発生するノイズの方をより低減することができる。そのため、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
(第2の配列例)
OB領域630には、第1のHOB領域として遮光画素911を配列させる。OB領域640には、第2のHOB領域として遮光画素931を配列させる。OB領域650には、第1のVOB領域として遮光画素912を配列させる。OB領域651には、第1のVOB領域として遮光画素913を配列させる。OB領域652には、第2のHOB領域として遮光画素933を配列させる。OB領域660には、第2のVOB領域として遮光画素932を配列させる。OB領域661には、第2のVOB領域として遮光画素933を配列させる。OB領域662には、第2のVOB領域として遮光画素933を配列させる。
この時も、第1のHOB領域および第2のHOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を第1の配列例と同じにすることで、ノイズに敏感なHOBクランプの誤補正をさらに防止することができる。また、第1のVOB領域および第2のVOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を第1の配列例と同じにすることで、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
さらに、第2のHOB領域および第2のVOB領域には、光電変換素子D1を備えていない遮光画素を配列しているので、光電変換素子D1において発生する暗電流の影響がない。そのため、第1のHOB領域の遮光画素および第1のVOB領域の遮光画素に比べて、読み出される黒基準信号のノイズが、格段に少なくて済むという効果もある。
(第3の配列例)
OB領域630には、第1のHOB領域として遮光画素911を配列させる。OB領域640には、第2のHOB領域として遮光画素931を配列させる。OB領域650には、第1のVOB領域として遮光画素932を配列させる。OB領域651には、第1のVOB領域として遮光画素933を配列させる。OB領域652には、第2のHOB領域として遮光画素933を配列させる。OB領域660には、第2のVOB領域として、遮光画素934を配列させる。OB領域661には、第2のVOB領域として遮光画素935を配列させる。OB領域662には、第2のVOB領域として遮光画素935を配列させる。
この時も、第1のHOB領域および第2のHOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を第1の配列例と同じにすることで、ノイズに敏感なHOBクランプの誤補正をさらに防止することができる。また、第1のVOB領域および第2のVOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を第1の配列例と同じにすることで、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
さらに、第2のHOB領域、第1のVOB領域および第2のVOB領域には、光電変換素子D1を備えていない遮光画素を配列しているので、光電変換素子D1において発生する暗電流の影響がない。そのため、第1のHOB領域の遮光画素に比べて、読み出される黒基準信号のノイズが、格段に少なくて済むという効果もある。
また、第2のVOB領域の遮光画素934および935は、垂直方向の画素の大きさが、第1のVOB領域の遮光画素932および933より小さくなっている。そのため、同じ面積であれば、遮光画素の数を増やすことができるので、その分、ノイズを低減する効果がさらに向上することになる。あるいは、遮光画素の数が同じで十分な場合は、HOB領域の面積を削減できるので、製造コストの削減になる。
同様に、遮光画素911、912、913、931、932、933、934および935を、図21の画素配列に応用した場合について説明する。
(第4の配列例)
OB領域630には、第1のHOB領域として遮光画素911を配列させる。OB領域640には、第2のHOB領域として遮光画素911を配列させる。OB領域690には、第4のVOB領域として遮光画素912を配列させる。OB領域691には、第4のVOB領域として遮光画素913を配列させる。OB領域692には、第4のVOB領域として遮光画素913を配列させる。OB領域700には、第5のVOB領域として遮光画素932を配列させる。OB領域701および702には、第5のVOB領域として遮光画素933を配列させる。
この時も、第1のHOB領域および第2のHOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を第1の配列例と同じにすることで、ノイズに敏感なHOBクランプの誤補正をさらに防止することができる。また、第4のVOB領域および第5のVOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を、
第5のVOB領域のW>第4のVOB領域のW>有効画素領域のW1、かつ、
第5のVOB領域のL>第4のVOB領域のL>有効画素領域のL1
とすることで、第5のVOB領域の駆動トランジスタTd1が発生するノイズの方をより低減することができる。そのため、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
さらに、第5のVOB領域には、光電変換素子D1を備えていない遮光画素を配列しているので、光電変換素子D1において発生する暗電流の影響がない。そのため、第4のVOB領域の遮光画素に比べて、読み出される黒基準信号のノイズが、格段に少なくて済むという効果もある。
(第5の配列例)
OB領域630には、第1のHOB領域として遮光画素911を配列させる。OB領域640には、第2のHOB領域として遮光画素931を配列させる。OB領域690には、第4のVOB領域として遮光画素932を配列させる。OB領域691には、第4のVOB領域として遮光画素933を配列させる。OB領域692には、第4のVOB領域として遮光画素933を配列させる。OB領域700には、第5のVOB領域として遮光画素934を配列させる。OB領域701には、第5のVOB領域として遮光画素935を配列させる。OB領域702には、第2のHOB領域として遮光画素935を配列させる。
この時も、第1のHOB領域および第2のHOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を第1の配列例と同じにすることで、ノイズに敏感なHOBクランプの誤補正をさらに防止することができる。
また、第4のVOB領域および第5のVOB領域のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)Lの条件を第4の配列例と同じにすることで、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
さらに、第2のHOB領域、第4のVOB領域および第5のVOB領域には、光電変換素子D1を備えていない遮光画素を配列しているので、光電変換素子D1において発生する暗電流の影響がない。そのため、第1のHOB領域の遮光画素に比べて、読み出される黒基準信号のノイズが、格段に少なくて済むという効果もある。
また、第5のVOB領域の遮光画素934および935は、垂直方向の画素の大きさが、第4のVOB領域の遮光画素932および933より小さくなっている。そのため、同じ面積であれば、遮光画素の数を増やすことができるので、ノイズに敏感な縦スジノイズの誤補正をさらに防止することができる。
以上より、第1から第6の実施形態において、本発明の実施形態の遮光画素が、感光画素と比べて、駆動トランジスタTd1が発生するノイズを低減する効果があることは、明らかである。
ここで、第4、第5および第6の実施形態において、HOB領域の数を1あるいは2として説明している。しかし、3以上の数のHOB領域において、遮光画素の駆動トランジスタTd1のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)L、あるいは、遮光画素の水平方向の大きさをHOB領域それぞれで変更しても良い。
また、第4、第5および第6の実施形態において、VOB領域の数を1あるいは2として説明している。しかし、3以上の数のVOB領域において、遮光画素の駆動トランジスタTd1のゲート幅(チャネル幅)Wおよびゲート長(チャネル長)L、あるいは、遮光画素の垂直方向の大きさをVOB領域それぞれで変更しても良い。

Claims (10)

  1. 光信号を電荷に変換する光電変換部と、前記電荷を電圧に変換する電荷電圧変換部と、該電荷電圧変換部の電圧を増幅する画素内アンプとを有する有効画素と、
    光電変換部と、電荷電圧変換部と、画素内アンプとを有する第1の黒基準画素と、
    光電変換部を持たず、電荷電圧変換部と、画素内アンプとを有する第2の黒基準画素とを備え、
    前記有効画素の画素内アンプ前記第1の黒基準画素の画素内アンプ、及び前記第2の黒基準画素の画素内アンプは、各々の電荷電圧変換部に接続されてソースフォロア回路を構成する少なくともひとつのトランジスタを有し、前記有効画素と前記第2の黒基準画素とで前記画素内アンプのトランジスタのゲート幅およびゲート長のうちの少なくともひとつが異なり、前記第1の黒基準画素と前記第2の黒基準画素とで前記画素内アンプのトランジスタのゲート幅及びゲート長のうちの少なくともひとつが異なることを特徴とする撮像素子。
  2. 前記第2の黒基準画素の画素内アンプのトランジスタのゲート幅が、前記有効画素の画素内アンプのトランジスタのゲート幅より広い、または、前記第2の黒基準画素の画素内アンプのトランジスタのゲート長が、前記有効画素の画素内アンプのトランジスタのゲート長より長いことを特徴とする請求項に記載の撮像素子。
  3. 前記第2の黒基準画素の画素内アンプのトランジスタのゲート幅が、前記第1の黒基準画素の画素内アンプのトランジスタのゲート幅より広い、または、前記第2の黒基準画素の画素内アンプのトランジスタのゲート長が、前記第1の黒基準画素の画素内アンプのトランジスタのゲート長より長いことを特徴とする請求項1又は2に記載の撮像素子。
  4. 前記第1の黒基準画素の画素内アンプのトランジスタのゲート幅が、前記有効画素の画素内アンプのトランジスタのゲート幅より広い、または、前記第1の黒基準画素の画素内アンプのトランジスタのゲート長が、前記有効画素の画素内アンプのトランジスタのゲート長より長いことを特徴とする請求項1乃至3のいずれか1項に記載の撮像素子。
  5. 前記第1の黒基準画素及び前記第2の黒基準画素が、前記電荷電圧変換部をリセットするリセットトランジスタを有することを特徴とする請求項1乃至4のいずれか1項に記載の撮像素子。
  6. 前記第2の黒基準画素が、光電変換部から電荷電圧変換部への電荷の転送を制御する転送トランジスタを有することを特徴とする請求項1乃至5のいずれか1項に記載の撮像素子。
  7. 前記有効画素及び前記第1の黒基準画素が、前記光電変換部から前記電荷電圧変換部への電荷の転送を制御する転送トランジスタを有し、前記第2の黒基準画素が、前記転送トランジスタを有することを特徴とする請求項に記載の撮像素子。
  8. 請求項1乃至7のいずれか1項に記載の撮像素子を備えることを特徴とする撮像装置。
  9. 前記黒基準画素から出力される黒基準信号を用いて、前記有効画素から出力される画像信号を補正する補正回路をさらに備えることを特徴とする請求項に記載の撮像装置。
  10. 前記黒基準画素から出力される黒基準信号をクランプするクランプ回路をさらに備えることを特徴とする請求項8又は9に記載の撮像装置。
JP2009063238A 2009-03-16 2009-03-16 撮像素子及び撮像装置 Active JP5511203B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009063238A JP5511203B2 (ja) 2009-03-16 2009-03-16 撮像素子及び撮像装置
US12/717,474 US20100231761A1 (en) 2009-03-16 2010-03-04 Image sensor and image capturing apparatus
CN2010101322080A CN101841666B (zh) 2009-03-16 2010-03-16 图像传感器和摄像设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009063238A JP5511203B2 (ja) 2009-03-16 2009-03-16 撮像素子及び撮像装置

Publications (3)

Publication Number Publication Date
JP2010219234A JP2010219234A (ja) 2010-09-30
JP2010219234A5 JP2010219234A5 (ja) 2012-04-26
JP5511203B2 true JP5511203B2 (ja) 2014-06-04

Family

ID=42730382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009063238A Active JP5511203B2 (ja) 2009-03-16 2009-03-16 撮像素子及び撮像装置

Country Status (3)

Country Link
US (1) US20100231761A1 (ja)
JP (1) JP5511203B2 (ja)
CN (1) CN101841666B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5632703B2 (ja) 2010-10-21 2014-11-26 キヤノン株式会社 画像処理装置、制御方法、及びプログラム
JP5631153B2 (ja) * 2010-10-21 2014-11-26 キヤノン株式会社 画像処理装置、制御方法、及びプログラム
JP6150457B2 (ja) * 2011-05-12 2017-06-21 キヤノン株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム
FR2984606B1 (fr) * 2011-12-14 2015-06-26 Soc Fr Detecteurs Infrarouges Sofradir Matrice de detection avec suivi du comportement des photodetecteurs
JP6214132B2 (ja) 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
US9918017B2 (en) 2012-09-04 2018-03-13 Duelight Llc Image sensor apparatus and method for obtaining multiple exposures with zero interframe time
JP6174902B2 (ja) * 2012-09-14 2017-08-02 キヤノン株式会社 固体撮像装置及びカメラ
JP6271926B2 (ja) * 2013-09-18 2018-01-31 キヤノン株式会社 撮像装置、その制御方法、及びプログラム
JP6324184B2 (ja) * 2014-04-18 2018-05-16 キヤノン株式会社 光電変換装置、撮像システム、および光電変換装置の駆動方法
KR102366416B1 (ko) 2014-08-11 2022-02-23 삼성전자주식회사 Cmos 이미지 센서
JP6492991B2 (ja) * 2015-06-08 2019-04-03 株式会社リコー 固体撮像装置
JP2017163010A (ja) * 2016-03-10 2017-09-14 ソニー株式会社 撮像装置、電子機器
JP6815777B2 (ja) * 2016-07-25 2021-01-20 キヤノン株式会社 撮像装置及び撮像装置の制御方法
JP6857061B2 (ja) * 2017-03-22 2021-04-14 キヤノン株式会社 撮像素子および撮像装置
JP6746547B2 (ja) * 2017-09-12 2020-08-26 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
JP7159568B2 (ja) * 2018-02-23 2022-10-25 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3142239B2 (ja) * 1996-06-11 2001-03-07 キヤノン株式会社 固体撮像装置
GB2318473B (en) * 1996-10-17 2000-11-29 Sony Corp Solid state imaging device,signal processing method and camera
JP3870137B2 (ja) * 2001-08-02 2007-01-17 キヤノン株式会社 固体撮像装置及び固体撮像システム
JP4132850B2 (ja) * 2002-02-06 2008-08-13 富士通株式会社 Cmosイメージセンサおよびその制御方法
JP4251811B2 (ja) * 2002-02-07 2009-04-08 富士通マイクロエレクトロニクス株式会社 相関二重サンプリング回路とこの相関二重サンプリング回路を備えたcmosイメージセンサ
JP4341297B2 (ja) * 2003-05-23 2009-10-07 株式会社ニコン 信号処理装置、および電子カメラ
JP4274533B2 (ja) * 2003-07-16 2009-06-10 キヤノン株式会社 固体撮像装置及びその駆動方法
JP4517660B2 (ja) * 2004-02-09 2010-08-04 ソニー株式会社 固体撮像装置、画像入力装置および固体撮像素子の駆動方法
JP4396425B2 (ja) * 2004-07-07 2010-01-13 ソニー株式会社 固体撮像装置及び信号処理方法
JP2006147816A (ja) * 2004-11-19 2006-06-08 Sony Corp 物理量分布検知装置および物理情報取得装置
JP4425809B2 (ja) * 2005-02-03 2010-03-03 富士通マイクロエレクトロニクス株式会社 撮像装置
JP2006253316A (ja) * 2005-03-09 2006-09-21 Sony Corp 固体撮像装置
JP4687155B2 (ja) * 2005-03-09 2011-05-25 ソニー株式会社 固体撮像装置およびその駆動方法
JP2007081453A (ja) * 2005-09-09 2007-03-29 Sony Corp 撮像装置及び信号処理方法並びにプログラム
CN101313413B (zh) * 2005-11-18 2011-08-31 株式会社半导体能源研究所 光电转换装置
JP4827508B2 (ja) * 2005-12-02 2011-11-30 キヤノン株式会社 撮像システム
JP4479736B2 (ja) * 2007-03-02 2010-06-09 ソニー株式会社 撮像装置およびカメラ
JP4619375B2 (ja) * 2007-02-21 2011-01-26 ソニー株式会社 固体撮像装置および撮像装置
JP4971834B2 (ja) * 2007-03-01 2012-07-11 キヤノン株式会社 撮像装置及び撮像システム
JP2008301030A (ja) * 2007-05-30 2008-12-11 Olympus Corp 固体撮像装置
JP5215681B2 (ja) * 2008-01-28 2013-06-19 キヤノン株式会社 撮像装置及び撮像システム
JP5322816B2 (ja) * 2009-07-15 2013-10-23 キヤノン株式会社 撮像装置およびその制御方法

Also Published As

Publication number Publication date
CN101841666B (zh) 2013-08-28
CN101841666A (zh) 2010-09-22
US20100231761A1 (en) 2010-09-16
JP2010219234A (ja) 2010-09-30

Similar Documents

Publication Publication Date Title
JP5511203B2 (ja) 撮像素子及び撮像装置
JP5322816B2 (ja) 撮像装置およびその制御方法
JP5891451B2 (ja) 撮像装置
JP5614993B2 (ja) 撮像装置及び固体撮像素子の駆動方法
JP5128889B2 (ja) 固体撮像素子及びそれを用いた固体撮像システム
JP5959834B2 (ja) 撮像装置
JP4517660B2 (ja) 固体撮像装置、画像入力装置および固体撮像素子の駆動方法
JP2013211770A (ja) 撮像装置および信号処理方法
JP5222068B2 (ja) 撮像装置
US20100053397A1 (en) Imaging apparatus
JP5003127B2 (ja) 撮像装置とその制御方法およびカメラ
JP2008306565A (ja) 撮像装置及びその信号補正方法
JP3977342B2 (ja) 固体撮像装置の設計方法及び撮像システム
JP2012235193A (ja) 撮像素子、撮像装置、およびその制御方法、並びに制御プログラム
JP2013102288A (ja) 撮像装置及び撮像装置の制御方法
JP2013192058A (ja) 撮像装置
US20120038806A1 (en) Image shooting device
JP5334113B2 (ja) 増幅部制御装置、及び、増幅部制御プログラム
JP5737924B2 (ja) 撮像装置
JP4208547B2 (ja) 電子カメラ
JP2015099989A (ja) 撮像装置
JP4542063B2 (ja) 固体撮像装置およびそれを用いた撮像システム
JP2010166479A (ja) 撮像装置及び撮像画像の補正方法
JP2008228118A (ja) 固体電子撮像素子の補正装置およびその補正方法
CN118743242A (zh) 摄像设备及其控制方法、程序和存储介质

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120309

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120309

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140325

R151 Written notification of patent or utility model registration

Ref document number: 5511203

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151