JP5431232B2

JP5431232B2 - 半導体装置

Info

Publication number: JP5431232B2
Application number: JP2010083911A
Authority: JP
Inventors: 芳央岡山; 恭典井上
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2010-03-31
Filing date: 2010-03-31
Publication date: 2014-03-05
Anticipated expiration: 2030-03-31
Also published as: JP2011216691A

Description

本発明は、半導体素子が気密封止された半導体装置に関する。

近年、電子機器の小型化、高機能化に伴い、電子機器に使用される半導体装置のさらなる小型化が求められている。半導体装置が有する半導体素子を外部の熱や水分から保護する必要がある場合に、半導体素子を気密封止した構造を採用することにより、それらから保護できることが知られている。

たとえば、特許文献１では、気密封止された半導体素子と、外部接続端子としてのはんだボールとが基板に形成されたビア配線により接続されたパッケージ構造が開示されている（特許文献１、図３参照）。

特開２００４−２５５４８７号公報

従来のように、気密封止された半導体素子と外部接続端子との電気的な接続のため、基板にビア配線または電極の貫通孔を設けた構成では、基板に貫通孔を形成する工程が個々の半導体装置で必要となる。このため、半導体素子が気密封止された半導体装置の製造時間の増加、ひいては半導体素子が気密封止された半導体装置のコスト増の要因となっており、半導体装置の小型化の障害となっていた。

本発明はこうした課題に鑑みてなされたものであり、その目的は、半導体素子が気密封止された半導体装置を小型化しつつ、製造コストを低減することのできる技術の提供にある。

本発明のある態様は、半導体装置である。当該半導体装置は、絶縁樹脂層と、絶縁樹脂層の一方の主表面に設けられた配線層と、配線層と一体的に形成され、配線層から絶縁樹脂層の側に突出している突起部と、突起部と電気的に接続された素子電極が形成されている半導体素子と、絶縁樹脂層の他方の主表面の上に設けられ、少なくとも前記半導体素子が露出するような開口部が設けられた支持部材と、開口部を塞ぐように、支持部材の上に設けられている封止部材と、を備えることを特徴とする。

この態様によれば、配線基板（素子搭載用基板）に電極用の貫通孔を形成することなく、配線層に一体的に形成された突起部を介して、気密封止された半導体素子と外部接続端子とを電気的に接続することができる。この結果、半導体素子が気密封止された半導体装置を小型化しつつ、製造コストを低減することができる。

上記態様の半導体装置において、半導体素子が前記突起部の上に設けられていてもよい。突起部の頂部面の少なくとも一部が開口部の近傍の支持部材の下面と重畳していてもよい。支持部材は、絶縁樹脂層の主表面に対して傾斜した内壁面を有していてもよい。半導体素子はレーザ素子であり、封止部材は透光性を有していてもよい。さらに、レーザ素子から出射されたレーザ光が支持部材の内壁面または、当該内壁面に設けられた膜で反射して、封止部材を透過してもよい。

本発明によれば、半導体素子が気密封止された半導体装置を小型化しつつ、製造コストを低減することができる。

実施の形態１に係る半導体装置の概略構成を示す断面図である。実施の形態１に係る半導体装置の概略構成を示す平面図である。実施の形態１に係る半導体装置の製造方法を示す工程断面図である。実施の形態１に係る半導体装置の製造方法を示す工程断面図である。実施の形態１に係る半導体装置の製造方法を示す工程断面図である。実施の形態１に係る半導体装置の製造方法を示す工程断面図である。実施の形態１に係る半導体装置の製造方法を示す工程断面図である。実施の形態２に係る半導体装置の概略構成を示す断面図である。実施の形態２に係る半導体装置の概略構成を示す平面図である。実施の形態３に係る半導体装置の概略構成を示す断面図である。実施の形態３に係る半導体装置の概略構成を示す平面図である。

以下、本発明の実施の形態を図面を参照して説明する。なお、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。

（実施の形態１）
図１は、実施の形態１に係る半導体装置１０の概略構成を示す断面図である。図２は、実施の形態１に係る半導体装置１０の概略構成を示す平面図である。図１は、図２のＡ−Ａ’線に沿った断面図である。なお、図２において、後述する封止部材６０が省略されている。半導体装置１０は、半導体素子４０が気密封止された構造を有する。以下、半導体装置１０の構成について詳述する。

絶縁樹脂層２０は絶縁性の樹脂からなり、たとえば、ＢＴレジン等のメラミン誘導体、液晶ポリマー、エポキシ樹脂、ＰＰＥ樹脂、ポリイミド樹脂、フッ素樹脂、フェノール樹脂、ポリアミドビスマレイミド等の熱硬化性樹脂が例示される。

配線層３０は、絶縁樹脂層２０の半導体素子４０と反対側の主表面に所定パターンを有する導体層として設けられており、導電材料、好ましくは圧延金属、さらには圧延銅により形成されている。圧延銅は、めっき処理等によって形成された銅からなる金属膜と比較すると、機械的強度の点において強く、再配線のための材料として優れている。

配線層３０の所定位置に絶縁樹脂層２０を貫通する突起部３２が突設されている。本実施の形態においては、配線層３０と突起部３２とは一体的に形成されており、それにより配線層３０と突起部３２との接続が確実になっている。突起部３２はその全体的な形状が、先端に近づくにつれて径が細くなっている。言い換えると、突起部３２の側面はテーパ状となっている。突起部３２の高さは、たとえば、２０〜２５μｍである。

なお、突起部３２には、電気的接続部材としての機能に加えて、後述する半導体素子４０を搭載可能な面積を有するマウント部分としての機能を有する突起部３２ａと、電気的接続部材としての機能を主に有する突起部３２ｂとがある。なお、突起部３２ａに半導体素子４０が搭載されている場合には、突起部３２ａが放熱性の高い金属で形成されているため、半導体装置１０の放熱性の向上を図ることができる。

配線層３０の絶縁樹脂層２０と反対側の主表面には、配線層３０の酸化などを防ぐための保護層７０が設けられている。保護層７０としては、ソルダーレジスト層などが挙げられる。保護層７０の所定の領域には開口部７２が形成されており、開口部７２によって配線層３０の一部が露出している。開口部７２内には外部接続電極としてのはんだボール８０が形成され、はんだボール８０と配線層３０とが電気的に接続されている。はんだボール８０を形成する位置、すなわち開口部７２の形成領域は、たとえば再配線（配線層３０）で引き回した先の端部である。

以上説明した絶縁樹脂層２０、配線層３０および突起部３２により素子搭載用基板が形成されている。

半導体素子４０は、突起部３２ａの上に接着剤を用いて接合されている。本実施の形態の半導体装置１０で用いられる半導体素子４０は、ＭＥＭＳ（Micro Electro Mechanical Systems）デバイス、レーザ素子、レーザ素子以外の光学素子などの真空封止あるいは密閉が必要なデバイス、または、有機デバイスなどの樹脂封止できないようなデバイスが挙げられる。なお、本願においては、ＭＥＭＳは半導体素子以外でも適用は可能である。

半導体素子４０の電極形成面には、突起部３２ａ、突起部３２ｂにそれぞれ対応する素子電極４２ａ、素子電極４２ｂが設けられている。素子電極４２ａと突起部３２ａとは、金線４４ａによりワイヤボンディング接続されている。また、素子電極４２ｂと突起部３２ｂとは、金線４４ｂによりワイヤボンディング接続されている。

支持部材５０は、絶縁樹脂層２０の半導体素子４０側の主表面上に設けられている。図２に示すように、支持部材５０の中央領域には、半導体素子４０が露出するような開口部５４が設けられている。本実施の形態では、図２に示す平面視において、支持部材５０の外形および開口部５４の外形はともに矩形状であるが、支持部材５０の外形および開口部５４の外形はこれに限られない。支持部材５０の材料は、気密性や形状保持性を有していれば特に限定されないが、たとえば、エポキシ樹脂などの樹脂材料や、Ｓｉ基板などの無機材料が挙げられる。なお、本実施の形態では、開口部５４に面した支持部材５０の内壁は、絶縁樹脂層２０の半導体素子４０側の主表面に対して垂直であるが、絶縁樹脂層２０の半導体素子４０側の主表面に対して傾いたテーパー状であってもよい。開口部５４に面した支持部材５０の内壁をテーパー状とすることにより、半導体素子４０の側面との間隔がより広くなるため、半導体素子４０を実装する際に支持部材５０の内壁が障害とならないため、半導体素子４０の実装を容易にすることができる。

封止部材６０は、支持部材５０に設けられた開口部５４を塞ぐように、支持部材５０の上に設けられている。一例として、封止部材６０の平面形状は、支持部材５０の外形と略同一であり、封止部材６０と支持部材５０との接触面において、封止部材６０と支持部材５０とが接着剤により接着されている。封止部材６０の材料は、気密性や形状保持性を有していれば特に限定されないが、たとえば、エポキシ樹脂などの樹脂材料や、ガラス基板、Ｓｉ基板などの無機材料、銅板などの金属材料が挙げられる。封止部材６０により、支持部材５０に設けられた開口部５４が気密封止されている。なお、半導体装置１０の外部と半導体素子４０との間で、可視光、赤外線、紫外線などを含む電磁波の伝搬の必要がなければ、封止部材６０は当該電磁波に対して透過性を有していなくてよい。

以上説明したように、本実施の形態の半導体装置１０では、支持部材５０に設けられた開口部５４に気密封止された状態で半導体素子４０が実装された構造が実現されている。本実施の形態では、配線層３０に一体的に形成された突起部３２を介して、気密封止された半導体素子４０と外部接続端子としてのはんだボール８０とが電気的に接続されている。このため、従来のように配線基板に貫通孔を形成するような高コストのプロセスが不要であり、半導体装置１０の小型化を図りつつ、製造コストを低減することができる。

（半導体装置の製造方法）
実施の形態１に係る半導体装置の製造方法について図３乃至７を参照して説明する。

まず、図３（Ａ）に示すように、図１に示したような突起部３２の高さと配線層３０の厚さとの和より少なくとも大きい厚さを有する金属板としての銅板２００を用意する。銅板２００の厚さは、たとえば１００μｍである。銅板２００としては圧延された銅からなる圧延金属が採用される。

次に、図３（Ｂ）に示すように、スクライブラインＬによって囲まれた各区画において、図１に示した突起部３２の形成予定領域に対応したパターンに合わせてレジスト２１０をリソグラフィ法により選択的に形成する。具体的には、ラミネーター装置を用いて銅板２００に所定膜厚のレジスト膜を貼り付け、突起部３２のパターンを有するフォトマスクを用いて露光した後、現像することによって、銅板２００の上にレジスト２１０が選択的に形成される。なお、レジストとの密着性向上のために、レジスト膜のラミネート前に、銅板２００の表面に研磨、洗浄等の前処理を必要に応じて施すことが望ましい。また、レジスト２１０を設けた面と反対側（図３（Ｂ）では下面側）の全面にはレジスト保護膜（図示せず）を形成して銅板２００を保護しておくことが望ましい。

次に、図３（Ｃ）に示すように、レジスト２１０をマスクとして塩化第二鉄溶液などの薬液を用いたウェットエッチング処理を行うことにより、銅板２００の表面Ｓから突出する所定パターンの突起部３２を形成する。この際、突起部３２はその先端部に近づくにつれて径（寸法）が細くなるテーパ状の側面部を有するように形成される。

次に、図３（Ｄ）に示すように、レジスト２１０およびレジスト保護膜を剥離剤を用いて剥離する。以上説明した工程により、銅板２００に突起部３２が一体的に形成される。

次に、図４（Ａ）に示すように、ロールラミネータやホットプレス機を用いて、突起部３２が設けられた側の銅板２００の表面に絶縁樹脂層２０を積層する。絶縁樹脂層２０としては、たとえば、熱硬化性のエポキシ系接着樹脂フィルムが用いられる。積層される絶縁樹脂層２０の厚さは、突起部３２の頂部面を被覆するのに十分な厚みであればよい。後述する工程において、支持部材５０を接着するため、エポキシ系接着樹脂フィルムの積層時の温度は、エポキシ系接着樹脂フィルムが完全硬化しない温度（１００℃以下）が好ましい。

次に、図４（Ｂ）に示すように、Ｏ_２プラズマエッチングや研磨処理を用いて、突起部３２の頂部面が露出し、かつ突起部３２の頂部面と絶縁樹脂層２０の上面が面一になるように絶縁樹脂層２０を薄膜化する。

次に、図５（Ａ）に示すように、開口部５４を有する支持部材５０を絶縁樹脂層２０の上に搭載し、加熱圧着（温度２００℃、圧力１ＭＰａ、５分間）により支持部材５０と絶縁樹脂層２０とを貼り合わせる。なお、絶縁樹脂層２０が硬化している場合には、支持部材５０と絶縁樹脂層２０とを接着剤により接合してもよい。

次に、図５（Ｂ）に示すように、半導体素子４０を突起部３２ａに接着した後、半導体素子４０に設けられた素子電極４２ａと突起部３２ａとを金線４４ａを用いてワイヤボンディング接続する。また、半導体素子４０に設けられた素子電極４２ｂと突起部３２ｂとを金線４４ｂを用いてワイヤボンディング接続する。

次に、図５（Ｃ）に示すように、支持部材５０に設けられた開口部を塞ぐように支持部材５０の上に封止部材６０を載せ、支持部材５０と封止部材６０とを接着する。

次に、図６（Ａ）に示すように、塩化第二鉄溶液などの薬液を用いたウェットエッチング処理などにより、突起部３２が設けられた側と反対側の銅板２００の表面をエッチバックし銅板２００を薄膜化する。これにより、所定の厚さ（配線層３０の厚さ）に加工され、所定の突起部３２が一体的に設けられた銅板２００が形成される。本実施の形態の銅板２００の厚さは約２０μｍである。

次に、図６（Ｂ）に示すように、リソグラフィ技術およびエッチング技術を用いて銅板２００を所定の配線パターンに加工することにより、配線層（再配線）３０を形成する。これにより、所定の厚さに加工され、所定の突起部３２が一体的に設けられた配線層３０が形成される。

次に、図６（Ｃ）に示すように、配線層３０および露出した絶縁樹脂層２０の下面に保護層（フォトソルダーレジスト層）７０を積層した後、フォトリソグラフィ法により保護層７０の所定領域（はんだボール搭載領域）に開口部７２を設ける。保護層７０は配線層３０の保護膜として機能する。保護層７０にはエポキシ樹脂などが採用され、その膜厚は、たとえば、約３０μｍである。さらに、保護層７０の開口部７２にスクリーン印刷法によりはんだボール８０を搭載する。具体的には、樹脂とはんだ材をペースト状にしたはんだペーストをスクリーンマスクにより所望の箇所に印刷し、はんだ溶融温度に加熱することではんだボール８０を形成する。

次に、図７に示すように、スクライブラインＬに沿ってダイシング加工を行うことにより、半導体装置１０を個片化する。

以上の工程によれば、実施の形態１に係る半導体装置１０を製造することができる。上述した半導体装置１０の製造方法では、半導体素子４０が搭載される素子搭載用基板に貫通孔を形成するプロセスを採用することなく、半導体素子４０が気密封止された半導体装置１０を低コストで製造可能である。

また、各半導体装置１０に対応した突起部３２および配線層３０の形成、封止部材６０による半導体素子４０の封止工程などを一括して行った後、半導体装置１０を個片化することにより、製造時間の短縮および製造コストの低減を図ることができる。

なお、以上説明した半導体装置１０の製造方法では、突起部３２ａに半導体素子４０を搭載した後、封止部材６０による気密封止を行っているが、支持部材５０と封止部材６０とを予め接合した後、突起部３２ａに半導体素子４０が搭載された銅板２００を貼り合わせたプロセスフローも採用することができる。また、突起部３２ａに半導体素子４０を搭載した後で支持部材５０を銅板２００に貼り合わせてもよい。また、銅板２００をエッチバックして薄膜化する工程（図６（Ａ）参照）は、突起部３２を形成するためのレジスト２１０を除去する工程（図３（Ｄ））の後や、絶縁樹脂層２０を薄膜化する工程（図４（Ｂ））の後などに実施することも可能である。

（実施の形態２）
図８は、実施の形態２に係る半導体装置１０の概略構成を示す断面図である。図９は、実施の形態２に係る半導体装置１０の概略構成を示す平面図である。図８は、図９のＡ−Ａ’線に沿った断面図である。なお、図９において、後述する封止部材６０が省略されている。実施の形態２に係る半導体装置１０の基本的な構成は実施の形態１と同様である。以下の説明において、実施の形態１と同様な構成については適宜説明を省略する。

実施の形態１に係る半導体装置１０では、突起部３２の頂部面と支持部材５０の側壁との間において絶縁樹脂層２０が露出している。一方、実施の形態２に係る半導体装置１０では、突起部３２の頂部面の少なくとも一部が支持部材５０の下部に延在している。言い換えると、突起部３２の頂部面の一部と、支持部材５０の側壁近傍の下面の一部とが重畳している。これにより、絶縁樹脂層２０の上に支持部材５０を搭載したときに（図４（Ａ）参照）、突起部３２の頂部面に絶縁樹脂層２０の一部が染み出すことが抑制される。突起部３２の頂部面が絶縁樹脂層２０で被覆されることが抑制されるので、突起部３２に金線４４をワイヤボンディングした場合に突起部３２と金線４４との接続信頼性を向上させることができる。

（実施の形態３）
図１０は、実施の形態３に係る半導体装置１０の概略構成を示す断面図である。図１１は、実施の形態３に係る半導体装置１０の概略構成を示す平面図である。図１０は、図１１のＡ−Ａ’線に沿った断面図である。なお、図１１において、後述する封止部材６０が省略されている。実施の形態３に係る半導体装置１０の基本的な構成は実施の形態１と同様である。以下の説明において、実施の形態１と同様な構成については適宜説明を省略する。

本実施の形態の半導体装置１０は、半導体レーザ素子を備えた半導体レーザ装置である。半導体装置１０は、光ディスクシステムや光通信システムなどの光源として使用可能である。特に、約３８０ｎｍ〜約７８０ｎｍの可視光帯のレーザ光を出射する半導体レーザ素子を用いる場合には、ＣＤ用、ＤＶＤ用およびＢＤ用などの各種光ディスクの記録・再生用の光源として使用可能である。

本実施の形態では、サブマウント１００がＡｕ−Ｓｎ半田からなる導電性接着層（図示せず）を介して突起部３２ａに接合されている。突起部３２ａの頂部面は、サブマウント１００よりも大きな平面積を有しており、サブマウント１００は、突起部３２ａの頂部面の領域内に載置されている。サブマウント１００の厚さは、たとえば、約２００μｍである。サブマウント１００の材料は、たとえば、ＳｉやＡｌＮ（窒化アルミニウム）などである。

サブマウント１００の上面の所定領域には、パッド電極１０２が形成されている。パッド電極１０２と突起部３２ａの頂部面とが、金線１０４ａによりワイヤボンディング接続されている。

半導体素子４０ａは、その上面が支持部材５０の上面よりも下方に位置した状態でパッド電極１０２の上に搭載されている。半導体素子４０ａは、周知の素子構造を有する窒化物系半導体レーザ素子である。半導体素子４０ａのｎ側電極（図示せず）と、サブマウント１００の上面に形成されたパッド電極１０２とが、導電性接着層（図示せず）を介して接合されている。これにより、半導体素子４０ａのｎ側電極が突起部３２ａに電気的に接続されている。また、半導体素子４０ａのｐ側電極と、突起部３２ｂの頂部面とが、金線１０４ｂによりワイヤボンディング接続されている。

半導体素子４０ａは、互いに対向する光出射面４５ａおよび光反射面４５ｂを有する。光出射面４５ａは、後述する金属反射膜１１０の側に設けられている。光出射面４５ａおよび光反射面４５ｂは、半導体素子４０ａに形成されている一対の共振器端面に関し、それぞれの端面から出射されるレーザ光の光強度の大小関係により区別される。すなわち、端面から出射されるレーザ光の光強度が相対的に大きい方が光出射面４５ａであり、相対的に小さい方が光反射面４５ｂである。なお、半導体素子４０ａの光出射面４５ａは、サブマウント１００の金属反射膜１１０側の端面と同一面上に位置している。

また、サブマウント１００の上面の所定領域には他の半導体素子４０ｂが組み込まれている。本実施の形態では、半導体素子４０ｂは、モニタ用ＰＤ（フォトダイオード）である。半導体素子４０ｂは、受光面４６がサブマウント１００の上面側に露出するようにサブマウント１００に形成されている。半導体素子４０ｂの受光面４６は、半導体素子４０ａの光反射面４５ｂ側から出射したレーザ光を受光可能である。

半導体素子４０ｂは、ｐ型領域４８とｎ型領域４９とを有しており、サブマウント１００を貫通する導体１０６によって、ｎ型領域４９とサブマウント１００の下面側に位置する突起部３２ａの頂部面とが電気的に接続されている。すなわち、半導体素子４０ａのｎ側電極とともに、半導体素子４０ｂのｎ型領域４９が突起部３２ａと電気的に接続されている。また、半導体素子４０ｂのｐ型領域４８と、突起部３２ｃの頂部面とが金線１０４ｃによりワイヤボンディング接続されている。

本実施の形態の支持部材５０は、（１００）面に対して約９．７°傾斜した主表面（上面）を有するＳｉ（１００）基板で形成されている。本実施の形態では、Ｓｉ（１００）基板にＴＭＡＨ（水酸化テトラメチルアンモニウム水溶液）による異方性エッチングを施すことにより、Ｓｉ（１１１）面からなる４つの内側面５２ａ、５２ｂ、５２ｃおよび５２ｄが形成されている。言い換えると、支持部材５０には、内側面５２ａ、５２ｂ、５２ｃおよび５２ｄで囲まれた開口部５４が形成されている。内側面５２ａおよび内側面５２ｂは、半導体素子４０ａの共振器方向に半導体素子４０ａを挟んで互いに対向している。また、内側面５２ｃおよび内側面５２ｄは、半導体素子４０ａの幅方向（共振器方向に直交する方向）に互いに対向している。絶縁樹脂層２０の主表面に対する内側面５２ａの傾斜角度αは略４５°である。絶縁樹脂層２０の主表面に対する内側面５２ｂの傾斜角度βは略６４．４°である。また、絶縁樹脂層２０の主表面に対する内側面５２ｃおよび内側面５２ｄの傾斜角度は、それぞれ略５４．７である。

本実施の形態では、図１１に示すように、内側面５２ａの略中央領域において、内側面５２ａの表面上に、約１００ｎｍ以上約５００ｎｍ以下の厚みを有する金属反射膜１１０が形成されている。金属反射膜１１０は、ＡｇやＡｌなどの反射率の高い材料で形成される。金属反射膜１１０は、蒸着法やスパッタ法で成膜することができる。

封止部材６０は、支持部材５０に設けられた開口部５４を塞ぐように支持部材５０の上に設置されている。これにより、半導体素子４０ａおよび半導体素子４０ｂが載置された空間が気密封止されている。本実施の形態では、封止部材６０は透光性を有する。具体的には、封止部材６０は、約５００μｍの厚みを有する硼珪酸ガラス（硬質ガラス）からなる板状（平板状）の封止ガラスで形成されている。封止部材６０の平面形状は、支持部材５０の外形と略同一である。

本実施の形態の半導体装置１０では、半導体素子４０ａの光出射面４５ａから出射されたレーザ光が、支持部材５０の内側面５２ａに設置された金属反射膜１１０によって上方に反射される。金属反射膜１１０で反射したレーザ光は、封止部材６０を透過して外部に出射される。

本実施の形態の半導体装置１０によれば、半導体レーザ素子が気密封止された半導体レーザ装置が実現される。本実施の形態では、配線層３０に一体的に形成された突起部３２を介して、気密封止された半導体素子４０ａおよび半導体素子４０ｂと外部接続端子としてのはんだボール８０とが電気的に接続されている。このため、従来のように配線基板に貫通孔を形成するような高コストのプロセスが不要であり、半導体装置１０（半導体レーザ装置）の小型化を図りつつ、製造コストを低減することができる。

本発明は、上述の各実施の形態に限定されるものではなく、当業者の知識に基づいて各種の設計変更等の変形を加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうるものである。

たとえば、上述の実施の形態１、２では、半導体素子４０に設けられた素子電極４２と突起部３２とがワイヤボンディング接続されているが、半導体素子４０の電極形成面をフェイスダウンし、素子電極４２と突起部３２とをフリップチップ接続してもよい。

１０半導体装置、２０絶縁樹脂層、３０配線層、３２突起部、４０半導体素子、５０支持部材、６０封止部材

Claims

絶縁樹脂層と、
前記絶縁樹脂層の一方の主表面に設けられた配線層と、
前記配線層と一体的に形成され、前記配線層から前記絶縁樹脂層の側に突出している突起部と、
前記突起部と電気的に接続された素子電極が形成されている半導体素子と、
前記絶縁樹脂層の他方の主表面の上に設けられ、少なくとも前記半導体素子が露出するような開口部が設けられた支持部材と、
前記支持部材の上に設けられた封止部材と、
を備え、
前記突起部の頂部面の少なくとも一部が、前記開口部の近傍の前記支持部材の下面と重畳しており、
前記支持部材の内壁と半導体素子の側面との間に、間隔が設けられており、前記開口部内の空間が前記封止部材によって気密封止されていることを特徴とする半導体装置。