JP5219555B2 - 撮像装置及び撮像装置を用いた撮像システム - Google Patents

Description

本発明は、ウェルコンタクトを有する増幅型の撮像装置に関する。

撮像装置は、デジタルカメラなどの数多くの画像入力装置に用いられている。この撮像装置の代表的な種類として、ＣＣＤ型やＭＯＳ型などが挙げられる。

特許文献１には、ＭＯＳ型の撮像装置において、出力信号に生じるシェーディングを低減するためにウェルに基準電圧を供給するためのウェルコンタクトを、画素配列エリアの内側に複数設ける技術が開示されている。
特開２００１−２３０４００号

しかしながら、特許文献１に記載の構成において画素の微細化を進めると、ウェルコンタクトを設けるための面積が必要となるため、光電変換素子の面積が小さくなり感度が低下してしまう。

このような感度低下を抑制するために、複数の画素のうち、１つの画素にウェルコンタクトを設ける方法がある。しかし、この方法においては、ウェルコンタクトを設けた画素が他の画素に比べて感度が低下するなど、補正を行う必要が生じてしまう。

この時、ウェルコンタクトに電圧を供給する配線が配置される画素列あるいは画素行の画素は、配線が配置されていない画素列あるいは画素行の画素とは増幅部の容量が異なるため感度が異なってしまう。この様な異なる感度の画素を用いて、ウェルコンタクトを設けた画素の補正を行うことは困難である。

また、ウェルコンタクトに電圧を供給する配線が配置される画素列あるいは画素行の画素と、配線が配されていない画素列あるいは画素行の画素とで感度が異なってしまうと、出力段差が線状のノイズとなって現れてしまう場合がある。

また、画素列あるいは画素行によって配線数が変わるため、光電変換素子の開口が、画素列あるいは画素行によって変わってしまう可能性がある。

そこで、本発明においては、複数の画素に対して１つの画素にウェルコンタクトを設ける撮像装置において、そのウェルコンタクトを設けた画素の補正を容易にすることを目的とする。また、線状のノイズを低減することを目的とする。また、画素の開口を均一にすることを目的とする。

本発明は、１つの光電変換素子を含む画素が２次元に配列した画素領域を有し、各前記画素に１つの色が対応して配された複数の色のカラーフィルタを有する撮像装置であって、前記光電変換素子にて生じた電荷が転送される浮遊拡散領域と、前記浮遊拡散領域の電位に基づく信号を出力する増幅ＭＯＳトランジスタと、ウェルコンタクトが配された第１の画素と、前記第１の画素を含む第１の画素列に配された、前記ウェルコンタクトに電気的に接続し、第１の電圧が供給された第１の配線と、を有し、前記第１の画素と同一の色のカラーフィルタが配され、前記ウェルコンタクトが配されない、前記第１の画素列とは異なる第２の画素列に含まれる第２の画素と、前記第２の画素列に配され、前記第１の電圧が供給された第２の配線と、を有することを特徴とする。

また、本発明は、１つの光電変換素子を含む１つの画素が２次元に配列した画素領域を有する撮像装置であって、前記光電変換素子にて生じた電荷が転送される浮遊拡散領域と、前記浮遊拡散領域の電位に基づく信号を出力する増幅ＭＯＳトランジスタと、ウェルコンタクトが配された第１の画素と、前記第１の画素を含む第１の画素列に配され、前記ウェルコンタクトに電気的に接続し、第１の電圧が供給された第１の配線と、を有し、前記第１の画素列とは異なる第２の画素列に含まれ、前記第１の画素に隣接する、前記ウェルコンタクトが配されない第２の画素と、前記第２の画素列に配され、前記第１の電圧が供給された第２の配線と、を有することを特徴とする。

本発明によれば、ウェルコンタクトを配置した画素の補正が容易となる。また、線状のノイズの低減が可能となる。また、画素の開口を均一にすることが可能となる。

本発明は、増幅型の撮像装置において、第１の配線によって電圧が供給されるウェルコンタクトを有する第１の画素と、第１の画素に近接したウェルコンタクトを有さない第２の画素に、第２の配線を配する構成である。このように、第２の画素にも第２の配線を配することで、第１の画素と第２の画素の配線によるカップリングの影響の差が小さくなる。よって、配線による第１の画素と第２の画素の出力差が小さくなり、第１の画素の補正が容易となる。また、第１の画素を含む第１の画素列と第２の画素を含む第２の画素列との出力段差が低減され、線状の出力段差を低減することが可能となる。また、第１の画素列と第２の画素列との開口が均一となる。

ここで、画素とは１つの光電変換素子に対応した最小単位であり、周期的に区切られた領域である。複数の画素が２次元に配列された領域を画素領域と称する。なお、光電変換素子から電荷を読み出すためのトランジスタなどは、２つの光電変換素子に共有される場合もあるため、画素に渡って配置されている場合がある。

ウェルコンタクトとは、画素のベースとなるウェルや増幅機能を有する素子のウェルの変動を低減するために設けられるコンタクトのことである。増幅機能を有する素子とは、例えば、増幅ＭＯＳトランジスタである。この増幅ＭＯＳトランジスタのウェルの電位が画素領域の場所によって異なると、増幅ＭＯＳトランジスタの出力に変動が生じてしまう場合がある。このウェルの電位を固定するために設けられる電圧供給構造をウェルコンタクトと称する。ここで、増幅ＭＯＳトランジスタのウェルは、ソース及びドレインが形成される一様な半導体領域で構成されていても、ゲート電極下のポテンシャルバリアといった部分的な半導体領域によって構成されていてもよい。

以下に、本発明の具体的な実施の形態について、図面を参照して説明する。

（第１の実施形態）
第１の実施形態を図１及び図２を用いて説明する。図１（Ａ）は画素領域の概念図であり、例えば１８００画素×１２００画素が配列した２１６万画素の配列を示している。１０１は２００画素×２００画素の配列を示したものであり、この一部１０１毎に１つのウェルコンタクトを有している。１０２は画素領域の外周部に配置した、画素領域のウェルの電位を固定するためのウェル固定領域である。

図１（Ｂ）は、図１（Ａ）の一部１０１のウェルコンタクトを有する画素を含む範囲を拡大した平面模式図であり、５画素×５画素の配列を示している。特定の配線以外は簡略のため図示及び説明を省略するが、各画素に対して同様に配置されていることを前提とする。図１（Ｂ）のｘ方向は画素行方向であり、ｙ方向は画素列方向である。

１−１〜５−５は画素であり、例えば１−１とは１行目の１列目の画素を意味しており、画素の外縁を１０８で示す。本実施形態の撮像装置はベイヤー配列のカラーフィルタを有しており、図１（Ｂ）の符号Ｂは青、符号Ｇｒ及びＧｂは緑、及び符号Ｒは赤のカラーフィルタに対応する画素であることを示している。以降、簡単のため青画素、緑画素及び赤画素と称する。１１０はウェルコンタクトであり、３−３はウェルコンタクトを配置した第１の画素である。各画素の構成については後に図２を用いて詳述する。図１（Ｂ）の１０５は第１の画素のウェルコンタクトに電気的に接続する、第１の電圧が供給された第１の配線である。本実施形態において、第１の電圧とはＧＮＤであり、ウェルはＧＮＤに固定されうる。このウェルコンタクトを配することで、第１の画素の光電変換素子の受光面積が減少し、感度や飽和電荷量等の特性が低下してしまうため、第１の画素の補正が必要となる。

この第１の画素の補正に用いることが可能な画素を第２の画素とする。第２の画素は、第１の画素に出来るだけ近い特性を有する、隣接した画素を用いることが望ましい。本実施形態では、第２の画素とは第１の画素と同一の画素行に配された、隣り合う同色の画素である。具体的には、第１の画素３−３に対して第２の画素となりうる画素は画素３−１及び３−５である。もし第１の画素が画素２−３の場合には、第２の画素となりうる画素は画素２−１及び２−５となる。この第２の画素は１つでも複数でもよい。また、第２の画素は第１の画素の補正に使われるため、ウェルコンタクトが配置されないことが望まれる。

本実施形態では、この第２の画素の特性を第１の画素に近づけるため、第２の画素に第２の配線を設けている。第２の配線は、例えば１０３、１０７である。第２の配線には第１の配線に供給される電圧が供給されている。このように第２の画素に第２の配線を設けることで、第１の配線が第１の画素に及ぼす影響、例えば容量カップリングの影響を第２の画素にも同様に与えることが可能となる。従って、第１の画素と第２の画素との特性差を小さくすることが可能となる。

また、本実施形態では、第２の画素を含む画素列以外にも第２の配線を配している。このような構成によって、第１の画素列と第２の画素列とその他の画素列との出力差をより目立たないものにすることが可能となる。また、画素の開口を均一にすることが可能となる。

次に、図２を用いて画素の構成について説明しながら、配線による容量変化について説明する。図２は、図１（Ｂ）の画素３−１、３−３、５−１、５−３の４つの画素を抜き出した図である。図２（Ａ）はその４つの画素を拡大した平面模式図であり、図２（Ｂ）はそれに対応した等価回路図である。図２におけるＭＯＳトランジスタは全てＮ型であり、駆動配線ＰＲＥＳ３、ＰＴＸ３、ＰＳＥＬ３、ＰＲＥＳ５ｓ、ＰＴＸ５、ＰＳＥＬ５によってゲート電極がＨｉレベルとなることでオン状態となるものとする。ここで、図２（Ａ）では図１と同様に特定方向の配線を図示し、その他の配線は省略する。

図２（Ａ）及び（Ｂ）において、２０１は光電変換素子であり、２０２は転送ＭＯＳトランジスタ、２０３はリセットＭＯＳトランジスタ、２０４は増幅ＭＯＳトランジスタ、２０５は選択ＭＯＳトランジスタである。増幅ＭＯＳトランジスタ２０４はソースフォロア回路を構成する。２０６は半導体領域であり、２０７は増幅ＭＯＳトランジスタのゲート電極と半導体領域２０６とを接続する接続配線である。転送ＭＯＳトランジスタによって光電変換素子２０１から半導体領域２０６に電荷が転送され、電荷に基づく信号が増幅ＭＯＳトランジスタ２０４、選択ＭＯＳトランジスタを介して信号線Ｖ１あるいはＶ２に出力される。リセットＭＯＳトランジスタ２０３は増幅ＭＯＳトランジスタ２０４の入力段のリセット（所定電位に設定する動作）を行う。増幅ＭＯＳトランジスタ２０４のゲート電極と同じノードの部分はソースフォロア回路の入力段となる。具体的に、入力段となるのは、増幅ＭＯＳトランジスタ２０４のゲート電極、半導体領域２０６、転送ＭＯＳトランジスタ及びリセットＭＯＳトランジスタのドレイン、半導体領域２０６と接続配線２０７等である。

ここで半導体領域２０６は光電変換素子２０１の電荷を電圧に変換する電荷変換部であり浮遊拡散領域（以下ＦＤ領域）とも称する。この電荷電圧変換の際に、半導体領域２０６の容量が電荷電圧変換の効率を決める。従って、半導体領域２０６の容量の変化は効率が変化してしまうため、出力信号に変化を生じさせてしまう。

具体的には、光電変換素子２０１で発生した信号を転送ＭＯＳトランジスタ２０２を介して半導体領域２０６へと読み出した時、この半導体領域２０６の電圧変化ΔＶは半導体領域２０６の容量（ＦＤ領域容量）をＣ_ｆｄとした場合、ΔＶ＝Ｑ／Ｃ_ｆｄとなる。そして、電圧変化ΔＶを信号として増幅ＭＯＳトランジスタ２０４を介して信号線Ｖ１あるいはＶ２へと出力する。従って、容量Ｃ_ｆｄによって同一の電荷量でも電圧変化ΔＶが変化してしまう。

ここで、半導体領域２０６は、増幅ＭＯＳトランジスタのゲート電極、転送ＭＯＳトランジスタ及びリセットＭＯＳトランジスタのドレイン、半導体領域２０６と増幅ＭＯＳトランジスタのゲート電極との接続配線２０７と接続している。よって、半導体領域２０６の容量Ｃ_ｆｄは増幅ＭＯＳトランジスタのゲート電極、転送ＭＯＳトランジスタ及びリセットＭＯＳトランジスタのドレイン、接続配線２０７の容量も含む。更に、容量Ｃ_ｆｄは、それらの素子とその上部に配された配線とのカップリング容量を含む。特に、上部は直上でない場合を含む。つまり、容量Ｃ_ｆｄは配線の有無で配線によるカップリング容量分が変化し、出力信号も変化してしまう。

そこで、第１の画素３−３に配された第１の配線１０５に対応して、第２の画素、例えば画素３−１含まれる第２の画素列に第２の配線１０３を配した。このような構成によって、第１の画素と第２の画素の配線とのカップリングによる容量Ｃ_ｆｄの差を低減させることが可能となった。

ここで、単純にカップリング容量を均一にするならば、第１の配線１０５と第２の配線１０３とは異なる電源電圧に接続されていても良い。しかし、ノイズやクロック等によって配線電位は変動し、その変動量や回復時間は元々の配線の電位によって異なってしまう。従って、第２の配線１０３は第１の配線１０５と同じ電圧が供給される配線であることが望ましい。

以上のように、第１の画素と同色のカラーフィルタを有し、第１の画素と同一の画素行の第２の画素上に、第１の配線と同じ第１の電圧が供給された第２の配線を有することで、第１の画素と第２の画素との出力差を抑制し、補正をより容易にすることを可能とした。

本実施形態では、補正に用いた第２の画素として画素３−１のみを用いて説明を行ったが、補正の精度をあげるために画素３−５を用いてもよい。

ここで、第１の画素と同一の画素行の画素を第２の画素としているが、異なる画素行の画素でもよい。しかしながら、信号を画素行ごとに読み出す撮像装置の場合には、信号を保持するメモリが必要となり、回路規模が大きくなってしまう。従って、このような撮像装置の場合には、第１の画素と第２の画素とは同一の画素行であると好ましい。

また、配線のカップリング容量については、特に、配線が素子の直上に配された場合に最大となる。具体的には、増幅ＭＯＳトランジスタのゲート電極上や接続配線２０７上に配線が配された場合、配線が最も素子に近接するためカップリングの影響が大きくなる。従って、第１の配線が増幅ＭＯＳトランジスタのゲート電極上に配された場合には、第２の配線を配置することがより好ましい。

また、撮像装置には、基準信号を得るための遮光膜にて遮光された遮光画素があり、遮光画素に第２の配線によって電圧が供給されるウェルコンタクトが配されていてもよい。遮光画素であれば、ウェルコンタクトによって光電変換素子の受光面積が小さくなったとしても、画像に大きな影響を与えないため、ウェルコンタクトを配してもよい。

更には、第１の画素の補正を行わなかった場合においても、第２の画素に第２の配線を配してもよい。第１の配線を第１の画素列にのみ配することによって生じる出力段差や開口の不均一等による線状のノイズを低減することが可能となる。

本実施形態では、更に第２の画素を含む第２の画素列以外にも第２の配線を配している。このような構成によって、第１の画素列だけでなく、第２の画素列とその他の画素列との出力差を目立たないものにすることが可能となる。従って、線状のノイズをより低減することが可能となる。

（第２の実施形態）
第２の実施形態について、図３を用いて説明する。図３（Ａ）は画素領域の平面模式図であり、図３（Ｂ）は画素の回路を示したものである。図３（Ａ）は、第１の実施形態を説明する図１（Ｂ）に対応し、図３（Ｂ）は図２（Ｂ）に対応し、共通の素子に関しては同一符号を付し説明を省略する。

本実施形態の第１の実施形態と異なる点は、第１の画素３−３を含む第１の画素列と第２の画素３−１を含む第２の画素列との間の、第３の画素３−２を含む第３の画素列に、第３の配線３０１が配される点である。この第３の配線には、第１の電圧とは異なる第２の電圧が供給される。図１（Ｂ）では第３の配線は省略され各画素列（各画素）に配されていたが（不図示）、本実施形態では２画素列で第３の配線の共有化がなされている。このような構成によって、各画素列に必要な配線の数を削減することが可能となる。配線数が削減されることによって、配線レイアウトの自由度が向上し、光電変換素子の開口を広げることができるため、光電変換素子への入射効率を向上させることが可能となる。また、画素の開口を均一にすることが可能となる。

図３（Ｂ）に等価回路を示す。図３（Ｂ）は図３（Ａ）の画素３−２、３−３、２−２、２−３を抜粋した回路図である。配線３０３を有することで画素３−２を有する画素列に沿って配された第３の配線ＶＤＤ（３０１）から画素３−３を有する画素列へ電圧を供給している（図３（Ａ）では不図示）。ソースフォロア回路を構成する増幅ＭＯＳトランジスタの駆動電圧であり、増幅ＭＯＳトランジスタの入力部をリセットするためのリセット電圧である例えば、電源電圧（ＶＤＤ）を第３の配線は供給する。

ここで、第１の配線及び第２の配線と第３の配線とに供給される電圧が異なるため、ノイズ等による配線電位の変動量や元の電位に戻る時間が異なってしまう可能性がある。しかし、赤に応じた画素３−１、３−３、３−５には第１の配線１０３、及び第２の配線１０５、１０７が配されており、青に応じた画素３−２、３−４には第３の配線３０１、３０２が配されている。つまり、同色の色画素には同一の電圧が供給された配線が配されている。従って、画素３−１もしくは画素３−５を使用して画素３−３の補正を行う場合にも、容易に補正を行うことが可能となる。

（第３の実施形態）
第３の実施形態を、図４を用いて説明する。図４は図１（Ｂ）と同様な画素領域の平面模式図である。本実施形態の第１の実施形態と異なる部分は、第１の配線１０５を画素行方向に配していることである。本実施形態のように第１の実施形態から行方向と列方向とを入れ替えてもよい。

ここで、第１の配線１０５を画素行方向にした場合、第１の画素３−３の補正は同一の画素行の画素３−１や画素３−５を用いて行うことが出来る。しかし、第１の配線１０５のみが配された状態では、画素３−３を含む画素行の出力が他の画素行と異なってしまう。そこで、第１の配線と等しい第１の電圧を供給する第２の配線１０３、１０４、１０６及び１０７を画素行方向に配している。このように、更に第２の配線を配することで、第１の画素の補正のみではなく、画素３−３を含む画素行の出力差を別の画素行を用いて補正することが可能となる。

また、ここで、第１の画素３−３に対する第２の画素として画素１−３や５−３を用いることも可能である。この場合においても、第１の画素と第２の画素との間に出力差が生じてしまうため、第２の配線１０３や１０７を配することが望ましい。しかし、信号を画素行ごとに読み出す構成においては、第１の画素と異なる画素行の画素の信号を保持するためのメモリが必要となってしまうため、第２の画素は第１の画素と同じ画素行にあることが好ましい。

（第４の実施形態）
第４の実施形態を、図５を用いて説明する。図５は図１（Ｂ）と同様な画素領域の平面模式図である。本実施形態の第１の実施形態と異なる部分は、ウェルコンタクトが配置される第１の画素３−３の対応するカラーフィルタの色である。第１の実施形態では赤画素にウェルコンタクトを配していたが、本実施形態では青画素３−３にウェルコンタクトを配している。

ベイヤー配列のカラーフィルタを有する撮像装置において、緑のカラーフィルタが配された画素（緑画素）が他の色のカラーフィルタ（青画素及び赤画素）が配された画素よりも感度が高い傾向がある。従って、３原色を含む白色光を照射した際には、緑画素が青画素や赤画素よりも早く飽和する。具体的には、光電変換素子の飽和レベルを１Ｖとし、白色光を照射すると、緑画素が飽和（１Ｖ）に達した時に青画素は７００ｍＶ、赤画素は８００ｍＶとなり、青画素と赤画素はまだ飽和レベルには達していない。つまり、緑画素が飽和の時点で白という認識になるので、青画素や赤画素の飽和レベルとの差分３００ｍＶと２００ｍＶ分は使用しなくてもよいことになる。従って、ウェルコンタクトは緑画素に配置するよりも赤画素、更には青画素に配置することが望ましい。

ウェルコンタクトを配置する画素を赤画素もしくは青画素とすることでウェルコンタクトを配置したことによる性能劣化を低減し、補正がより容易となり、良好な画像を得ることが可能となる。また、補正を行わない場合においても良好な画質を得ることが可能となる。

（第５の実施形態）
第５の実施形態について図６を用いて説明する。本実施形態は図３に示す第２の実施形態と画素の回路構成が異なる構成を有する。２つの光電変換素子が増幅ＭＯＳトランジスタとリセットＭＯＳトランジスタとを共有化している。図６（Ａ）は図３（Ａ）と同様な画素領域の平面模式図であり、図６（Ｂ）は図３（Ｂ）と同様な画素回路図である。同様の機能を有する構成には同じ符号を付し、説明を省略する。

図６（Ａ）及び図６（Ｂ）において、６０１は単位セルであり、この単位セル６０１が２次元に配されている。単位セル６０１は、２つの光電変換素子と増幅ＭＯＳトランジスタ２０４とリセットＭＯＳトランジスタ２０３とを含む。言い換えると、１つの単位セルは２つの画素を含むともいえる。単位セル６０１では、２つの半導体領域２０６が１つの増幅ＭＯＳトランジスタ２０４に接続されている。本実施形態では、図６（Ａ）に示すように半導体領域２０６は接続配線２０７によって接続されているが、半導体領域によって接続（同一の半導体領域）されていてもよい。このような回路構成によって、画素の素子を削減することが可能となるため、光電変換素子の面積を維持したまま画素の縮小を行うことも、画素の大きさを維持したまま光電変換素子の面積を大きくすることも可能となる。

しかし、このような回路構成においては、接続配線２０７が長くなるなど容量Ｃ_ｆｄに含まれる素子と、第１の配線１０５（ＧＮＤ）とのカップリングが生じやすい。半導体領域２０６によって接続される場合も、半導体領域２０６の面積が大きくなるため、第１の配線１０５（ＧＮＤ）とのカップリングが生じやすい。従って、本実施形態のような画素構成においては、第２の実施形態に比べて第１の配線１０５（ＧＮＤ）による容量Ｃ_ｆｄへの影響が大きくなる。従って、第２の配線（配線１０３あるいは配線１０７、ＶＤＤ）を設けることがより望まれる。

（撮像システムへの適用）
本実施形態では、第１の実施形態から第５の実施形態までで説明してきた撮像装置を撮像システムに適用した場合について、図７を用いて説明する。撮像システムとは、デジタルスチルカメラやデジタルビデオカメラや携帯電話用デジタルカメラである。

図７はデジタルスチルカメラの構成図である。被写体の光学像は、レンズ８０２等を含む光学系によって撮像装置（光電変換装置）８０４の撮像面に結像される。レンズ８０２の外側には、レンズ８０２のプロテクト機能とメインスイッチを兼ねるバリア８０１が設けられうる。レンズ８０２には、それから出射される光の光量を調節するための絞り８０３が設けられうる。光電変換装置８０４から複数チャンネルで出力される撮像信号は、撮像信号処理回路８０５によって、各種の補正、クランプ等の処理が施される。撮像信号処理回路８０５から複数チャンネルで出力される撮像信号は、Ａ／Ｄ変換器８０６でアナログ−ディジタル変換される。Ａ／Ｄ変換器８０６から出力される画像データは、信号処理部（画像処理部）８０７によって各種の補正、データ圧縮などがなされる。光電変換装置８０４、撮像信号処理回路８０５、Ａ／Ｄ変換器８０６及び信号処理部８０７は、タイミング発生部８０８が発生するタイミング信号にしたがって動作する。

８０５から８０８は、光電変換装置８０４と同一チップ上に形成されてもよい。また、各ブロックは、全体制御・演算部８０９によって制御される。その他、画像データを一時的に記憶するためのメモリ部８１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部８１１を備える。記録媒体８１２は、半導体メモリ等を含んで構成され、着脱が可能である。さらに、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部８１３を備えてもよい。

次に、図７の動作について説明する。バリア８０１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器８０６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部８０９が絞り８０３を開放にする。光電変換装置８０４から出力された信号は、撮像信号処理回路８０５をスルーしてＡ／Ｄ変換器８０６へ提供される。Ａ／Ｄ変換器８０６は、その信号をＡ／Ｄ変換して信号処理部８０７に出力する。信号処理部８０７は、そのデータを処理して全体制御・演算部８０９に提供し、全体制御・演算部８０９において露出量を決定する演算を行う。全体制御・演算部８０９は、決定した露出量に基づいて絞りを制御する。

次に、全体制御・演算部８０９は、光電変換装置８０４から出力され信号処理部８０７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ８０２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ８０２を駆動し、距離を演算する。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、光電変換装置８０４から出力された撮像信号は、撮像信号処理回路８０５において補正等がされ、Ａ／Ｄ変換器８０６でＡ／Ｄ変換され、信号処理部８０７で処理される。信号処理部８０７で処理された画像データは、全体制御・演算部８０９によりメモリ部８１０に蓄積される。

その後、メモリ部８１０に蓄積された画像データは、全体制御・演算部８０９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体８１２に記録される。また、画像データは、外部Ｉ／Ｆ部８１３を通してコンピュータ等に提供されて処理される。

以上述べてきたように、本発明の構成によって、ウェルコンタクトを配置した画素の補正が容易となる。この画素の補正は、撮像信号処理回路８０５や信号処理部８０７など任意の場所で行われ、本発明の構成によって必要なメモリの削減や容易な演算が可能となる。

本発明の説明においては、ウェルコンタクトを光電変換素子と同一の活性領域上に配置した構成を用いたが、フィールド酸化膜を用いて分離された別の活性領域に配置してもよい。また、ウェルコンタクトを取る画素は本実施形態の色に限らなくてもよく、カラーフィルタを有さないモノクロ用の撮像装置においても適用可能である。

また、ベイヤ−配列のカラーフィルタのＧｒとＧｂとを別の特性の画素として説明を行ったが、ＧｒとＧｂとは同じ緑であることから、第１の画素がＧｒに対応する画素であった場合に第２の画素としてＧｂに対応する画素を用いてもよい。

なお、各実施形態の構成は互いに組み合わせて用いることが可能である。

（Ａ）第１の実施形態を示す画素領域の平面模式図、（Ｂ）第１の実施形態を示す画素領域の平面模式図。 （Ａ）第１の実施形態を説明する画素領域の平面模式図、（Ｂ）第１の実施形態を説明する画素領域の等価回路図。 （Ａ）第２の実施形態を説明する画素領域の平面模式図（Ｂ）第２の実施形態を説明する画素領域の等価回路図。 第３の実施形態を説明する画素領域の平面模式図。 第４の実施形態を説明する画素領域の平面模式図。 第５の実施形態を説明する画素領域の平面模式図。 撮像システムを説明するブロック図。

符号の説明

１０１ ２００画素×２００画素の配列
１０２ ウェル固定領域
１−１〜５−５ 画素
１１０ ウェルコンタクト
１０５ 第１の配線
１０３、１０４、１０６、１０７ 第２の配線
１０８ 画素の外縁
２０１ 光電変換素子
２０２ 転送ＭＯＳトランジスタ
２０３ リセットＭＯＳトランジスタ
２０４ 増幅ＭＯＳトランジスタ
２０５ 選択ＭＯＳトランジスタ
２０６ 半導体領域
２０７ 接続配線
Ｖ１、Ｖ２ 信号線
３０１、３０２ 第３の配線

Claims (9)

1. １つの光電変換素子を含む画素が２次元に配列した画素領域を有し、
   各前記画素に１つの色が対応して配された複数の色のカラーフィルタを有する撮像装置であって、
   前記光電変換素子にて生じた電荷が転送される浮遊拡散領域と、
   前記浮遊拡散領域の電位に基づく信号を出力する増幅ＭＯＳトランジスタと、ウェルコンタクトが配された第１の画素と、
   前記第１の画素を含む第１の画素列に配された、前記ウェルコンタクトに電気的に接続し、第１の電圧が供給された第１の配線と、を有し、
   前記第１の画素と同一の色のカラーフィルタが配され、前記ウェルコンタクトが配されない、前記第１の画素列とは異なる第２の画素列に含まれる第２の画素と、
   前記第２の画素列に配され、前記第１の電圧が供給された第２の配線と、を有することを特徴とする撮像装置。
2. 前記第１の配線は、前記第１の画素の浮遊拡散領域あるいは前記第１の画素の増幅ＭＯＳトランジスタのゲート電極の上部に配され、
   前記第２の配線は、前記第２の画素の浮遊拡散領域あるいは前記第２の画素の増幅ＭＯＳトランジスタのゲート電極の上部に配されていることを特徴とする請求項１に記載の撮像装置。
3. 前記カラーフィルタはベイヤー配列であって、
   前記同一の色は青であることを特徴とする請求項１あるいは２に記載の撮像装置。
4. 前記第２の画素は前記第１の画素と同一の行に配されたことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
5. 前記第１の画素列と前記第２の画素列との間に第３の画素列を有し、
   前記第３の画素列には、前記増幅ＭＯＳトランジスタのソースあるいはドレインと電気的に接続する、第３の配線を有し、
   前記第３の配線は、前記第１の画素もしくは前記第２の画素の前記増幅ＭＯＳトランジスタのソースあるいはドレインに第２の電圧を供給していることを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
6. 前記増幅ＭＯＳトランジスタは、複数の前記光電変換素子からの電荷に基づく信号を出力することを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
7. 前記浮遊拡散領域は、複数の前記光電変換素子からの電荷に基づく信号が転送されることを特徴とする請求項６に記載の撮像装置。
8. １つの光電変換素子を含む１つの画素が２次元に配列した画素領域を有する撮像装置であって、
   前記光電変換素子にて生じた電荷が転送される浮遊拡散領域と、
   前記浮遊拡散領域の電位に基づく信号を出力する増幅ＭＯＳトランジスタと、ウェルコンタクトが配された第１の画素と、
   前記第１の画素を含む第１の画素列に配され、前記ウェルコンタクトに電気的に接続し、第１の電圧が供給された第１の配線と、を有し、
   前記第１の画素列とは異なる第２の画素列に含まれ、前記第１の画素に隣接する、前記ウェルコンタクトが配されない第２の画素と、
   前記第２の画素列に配され、前記第１の電圧が供給された第２の配線と、を有することを特徴とする撮像装置。
9. 請求項１乃至８のいずれか１項に記載の撮像装置と、
   前記撮像装置からの出力信号を処理する信号処理回路と、を有することを特徴とする撮像システム。

Images