JP4994014B2 - フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 - Google Patents

フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP4994014B2
JP4994014B2 JP2006336640A JP2006336640A JP4994014B2 JP 4994014 B2 JP4994014 B2 JP 4994014B2 JP 2006336640 A JP2006336640 A JP 2006336640A JP 2006336640 A JP2006336640 A JP 2006336640A JP 4994014 B2 JP4994014 B2 JP 4994014B2
Authority
JP
Japan
Prior art keywords
photoresist pattern
forming
layer
etch stopper
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006336640A
Other languages
English (en)
Other versions
JP2008010810A (ja
Inventor
相 旭 朴
Original Assignee
エルジー ディスプレイ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エルジー ディスプレイ カンパニー リミテッド filed Critical エルジー ディスプレイ カンパニー リミテッド
Publication of JP2008010810A publication Critical patent/JP2008010810A/ja
Application granted granted Critical
Publication of JP4994014B2 publication Critical patent/JP4994014B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明はフラットパネルディスプレイに使用される薄膜トランジスタの製造方法に関し、より詳しくは、マスク数を節減し得るフラットパネルディスプレイに使用される薄膜トランジスタの製造方法に関する。
最近、映像表示装置に関する関心が高まって携帯可能な情報媒体を利用しようとする要求が高まりつつあり、従来の表示装置のブラウン管（ＣＲＴ）に代わる軽量薄型のフラットパネルディスプレイ（ＦＰＤ）に対する研究及び商品化が活発に行われている。特に、このようなフラットパネルディスプレイのうち液晶表示装置は液晶の光学的な異方性を利用して画像を表現する装置であり、解像度、カラー表示、及び画質などに優れるためノートブックやデスクトップモニタなどに適用されている。
前記液晶表示装置は、第１基板であるカラーフィルタ基板と、第２基板であるアレイ基板と、前記カラーフィルタ基板とアレイ基板間に形成された液晶層とから構成される。前記液晶表示装置のスイッチング素子としては一般的に薄膜トランジスタを含むアレイ基板の製作に複数のマスク工程（すなわち、フォトリソグラフィ工程）を必要とするため、生産性面で前記マスク工程数を減らす方法が研究されている。
図３は一般的な薄膜トランジスタアレイ基板の一部を示す平面図であり、図３のＩ−Ｉ´線は薄膜トランジスタ部及びデータ配線部を、II−II´線はデータパッド部を、III−III´線はゲートパッド部をそれぞれ示す。また、図４ａ〜図４ｅは図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図であり、４マスクを使用して液晶表示素子を製造する工程を示す図である。
図３及び図４ａに示すように、チャネル領域、データライン部、ゲートパッド部、及びデータパッド部がそれぞれ定義された絶縁基板１を提供する。該絶縁基板１はガラスなどの透明な基板であり得る。該絶縁基板１上に第１金属膜３を形成する。該第１金属膜３上に所定の第１マスク３１を形成する。該第１マスク３１はフォトレジストパターンであり得る。
図３及び図４ｂに示すように、前記第１マスクを利用して前記第１金属膜をパターニングしてゲート配線３Ｐを形成する。該ゲート配線３Ｐは基板１上の一方向に延長されるが、一端部にはゲートパッド３Ｐ１を、そして、薄膜トランジスタ部にはゲート電極３Ｐ２を含む。次いで、前記第１マスクを除去する。
次いで、前記第１マスクが除去された基板１上にゲート酸化膜５、シリコン層７、及び第２金属膜９を順次形成する。該第２金属膜９は前記第１金属膜とエッチング選択比が異なる金属を利用することができる。前記第２金属膜９を有する基板１上に所定の第２マスク３３を形成する。該第２マスク３３はフォトレジストパターンであり得る。
図３及び図４ｃに示すように、前記第２マスクを利用して前記第２金属膜及びシリコン層をパターニングしてアクティブ層７Ｐ及びデータ配線９Ｐを形成する。該データ配線９Ｐは前記ゲート配線３Ｐと直交して画素領域Ａを定義し、データパッド部にデータパッド９Ｐ１を、そして、チャネル領域にソース/ドレイン電極９Ｐ２、９Ｐ３を含む。そして、前記第２マスクを除去する。
その後、前記第２マスクが除去された基板１上に保護膜１１を形成する。そして、該保護膜１１を含む基板１上に所定の第３マスク３５を形成する。
図３及び図４ｄに示すように、前記第３マスクを利用して前記保護膜１１をパターニングして前記チャネル領域のドレイン電極９Ｐ３を露出するコンタクトホール１１Ｈを形成する。前記保護膜をエッチングして前記チャネル領域にドレイン電極９Ｐ３を露出するコンタクトホール１１Ｈを形成する時、前記ゲートパッド部では保護膜１１だけではなく、ゲート酸化膜までエッチングされて前記ゲートパッド３Ｐ１を露出するコンタクトホールが形成され、前記データパッド部ではデータパッド９Ｐ１が過度エッチングされて該データパッド９Ｐ１下部のゲート酸化膜を露出するコンタクトホールを形成することができる。次いで、前記第３マスクを除去する。
次いで、前記第３マスクが除去された基板１上に透明導電膜１５を形成する。そして、該透明導電膜１５を含む基板１上に所定の第４マスク３７を形成する。該第４マスク３７は後工程で画素電極を形成するためのものである。
図３及び図４ｅに示すように、前記第４マスクを利用して前記透明導電膜をパターニングし、前記コンタクトホール１１Ｈを介して前記ドレイン電極９Ｐ３と接触する画素電極１５Ｐを形成する。ここで、該画素電極１５Ｐは前記ゲートパッド部及びデータパッド部内の各コンタクトホールを覆うことができる。次いで、前記第４マスクを除去する。
このように液晶表示素子を製造するためにはゲート電極を形成するための第１マスク、アクティブ層及びソース/ドレイン電極を形成するための第２マスク、コンタクトホールを形成するための第３マスク、並びに画素電極を形成するための第４マスクの全４つのマスクを必要とする。従って、一般的に液晶表示素子を製造するためには複数の工程が要求され、また、工程数が増加するにつれて材料費などの工程コストが上昇するという問題点があった。
従って、マスク数を節減して工程を単純化し得る新しい液晶表示素子の製造工程が求められている。
本発明は、マスク数を減らして工程を単純化し得るフラットパネルディスプレイに使用される薄膜トランジスタの製造方法を提供することを目的とする。
前記目的を達成するため、本発明の薄膜トランジスタの製造方法は、第１マスクでゲート電極を形成する段階と、第２マスクでアクティブパターンとフォトレジストパターンを形成する段階と、エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、第３マスクでソース電極とドレイン電極を形成する段階と、を含むことを特徴とする。
また、本発明の薄膜トランジスタの他の製造方法は、絶縁基板上にゲート電極を形成する段階と、エッチストッパーがチャネル形成領域を覆うように前記ゲート電極上部にアクティブ層とエッチストッパーを形成する段階と、前記エッチストッパーを含む絶縁基板の全面に導電膜を形成する段階と、前記導電膜を選択的にエッチングして前記エッチストッパーを露出させる段階と、残っている導電膜をエッチングして前記エッチストッパーの両側にソース電極とドレイン電極を形成する段階と、を含むことを特徴とする。
また、本発明の液晶表示装置の製造方法は、薄膜トランジスタ部、データライン部、ゲートパッド部、及びデータパッド部が定義された絶縁基板を準備する段階と、第１マスクを利用して、該薄膜トランジスタ部に形成されたゲート電極と該ゲートパッド部に形成されたゲートパッドとを含むように前記絶縁基板上にゲートラインを形成する段階と、第２マスクを利用してアクティブ層とフォトレジストパターンを形成する段階と、エッチストッパーの幅に対応する幅だけ前記フォトレジストパターンをアッシングする段階と、前記アッシングされたフォトレジストパターン下部の絶縁膜をパターニングしてエッチストッパーを形成する段階と、第３マスクを利用して前記薄膜トランジスタ部にソース電極とドレイン電極を含むデータラインを形成して前記データパッド部にデータパッドを形成する段階と、を含むことを特徴とする。
本発明によれば、リフトオフ法を適用した３マスク工程により液晶表示素子を製造することができる。本発明は薄膜トランジスタ部のアクティブ層上に保護膜の役割を果たすエッチストッパーを形成することにより、薄膜トランジスタのオフ電流を低くして信頼性を確保することができ、実際に保護膜の形成及びコンタクト工程を省略することができる。従って、本発明の３マスク工程を適用すると、従来の４マスク工程に比べて、マスク形成のためのフォト工程、ストリップ工程、洗浄工程などを省略することができて工程が単純化し、その結果、製造コストが節減されるという効果がある。また、生産効率が増大するという効果がある。
以下、添付図面を参照して本発明によるフラットパネルディスプレイに使用される薄膜トランジスタの製造方法の好ましい実施形態について詳細に説明する。
図１は本発明による薄膜トランジスタアレイ基板の一部を示す平面図であり、図１のIV−IV´線は薄膜トランジスタ部及びデータ配線部を、Ｖ−Ｖ´線はデータパッド部を、VI−VI´線はゲートパッド部をそれぞれ示す。また、図２ａ〜図２ｉは図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図であり、３マスクを使用して本発明による液晶表示素子を製造する工程を示す図である。
図１及び図２ａに示すように、薄膜トランジスタ部、データ配線部、ゲートパッド部、及びデータパッド部がそれぞれ定義された絶縁基板５１を提供する。該絶縁基板５１はガラスなどの透明な基板であり得る。該絶縁基板５１上に第１金属膜５３を形成する。該第１金属膜５３はアルミニウム（Ａｌ）、アルミニウム合金（ＡｌＮｄ）、タングステン（Ｗ）、クロム（Ｃｒ）などを含む導電性金属グループから選択された少なくとも１つであり得る。
ここで、前記第１金属膜５３はスパッタリング方法で形成することができる。
また、前記第１金属膜５３上に所定の第１マスクＭ１を利用して第１フォトレジストパターン８１を形成する。前記第１マスクＭ１は後工程でゲートパッド、ゲート電極が備えられたゲート配線を形成するためのものである。
図１及び図２ｂに示すように、前記第１フォトレジストパターン８１を利用して前記第１金属膜をパターニングしてゲート配線５３Ｐを形成する。該ゲート配線５３Ｐは基板５１上の一方向に延長され、一端部にはゲートパッド５３Ｐ１を、そして、薄膜トランジスタ部にはゲート電極５３Ｐ２を備える。次いで、前記第１フォトレジストパターンを除去する。次いで、前記第１フォトレジストパターンが除去された基板５１上にゲート酸化膜５４、シリコン層５５、及び絶縁膜５７を順次形成する。前記シリコン層５５は非晶質(アモルファス)シリコン層と高濃度の不純物がドーピングされた非晶質シリコン層を順次積層して形成することができる。前記絶縁膜５７は後工程でエッチストッパーを形成するためのものである。
その後、前記絶縁膜５７を有する基板５１上にフォトレジスト膜８３を塗布する。ここで、該フォトレジスト膜８３はポジ型フォトレジスト膜及びネガ型フォトレジスト膜のいずれか１つを利用することができる。ここでは、便宜上ポジ型フォトレジスト膜が使用される例について説明する。
そして、前記フォトレジスト膜８３を有する基板５１上部に第２マスクである回折マスク（又は、ハーフトーンマスク）９０を準備する。該回折マスク９０には光を全て透過する透過領域Ａ１と、光を一部のみ透過する半透過領域Ａ２、及び光を遮断する遮断領域Ａ３が備えられている。
その後、前記回折マスク９０を利用して光を選択的に前記フォトレジスト膜８３に照射する。
図１及び図２ｃに示すように、前記回折マスクを介して露光されたフォトレジスト膜を現像する。その結果、前記回折マスクの透過領域を介して光が照射された部位はフォトレジスト膜が全て除去され、半透過領域及び遮断領域を介して光が照射された部位はフォトレジスト膜が一部又は全部残留し、第２フォトレジストパターン８３Ｐ１が形成される。該第２フォトレジストパターン８３Ｐ１は厚さが異なるフォトレジストパターンであり得る。具体的には、前記第２フォトレジストパターン８３Ｐ１は薄膜トランジスタ部ではチャネルが形成される部位及び前記ゲートパッド部ではフォトレジスト膜が相対的に厚く形成され、前記データ配線部及びデータパッド部ではフォトレジスト膜が相対的に薄く形成されるようにパターニングされる。
図１及び図２ｄに示すように、前記第２フォトレジストパターンを利用して前記絶縁膜、シリコン層、及びゲート酸化膜をパターニングする。その結果、薄膜トランジスタ部には順次アクティブ層５５Ｐ及び絶縁パターン５７Ｐが形成される。次いで、前記第２フォトレジストパターンをアッシング処理して薄膜トランジスタ部及びゲートパッド部にのみ選択的に残留する第３フォトレジストパターン８３Ｐ２を形成する。すなわち、該第３フォトレジストパターン８３Ｐ２は第２フォトレジストパターンにおいて相対的に厚さが厚い部分のみが残留し、そうでない部位は全て除去される。
図１及び図２ｅに示すように、前記第３フォトレジストパターン８３Ｐ２をマスクとして利用して前記薄膜トランジスタ部に残留した絶縁パターンをパターニングしてエッチストッパー５７Ｐ２を形成する。ここで、前記ゲートパッド部は前記第３フォトレジストパターン８３Ｐ２により覆われているため、パターニング工程が行われない。また、前記データ配線部及びデータパッド部には前記第３フォトレジストパターンが存在しないために絶縁パターンが全て除去される。
次いで、前記第３フォトレジストパターン及び前記絶縁パターンを有する基板５１上にオーミックコンタクト層５９及び第２金属膜６１を順次形成する。該第２金属膜６１は第１金属膜とエッチング選択比が異なる物質を利用することができる。前記第２金属膜６１はモリブデン（Ｍｏ）又はモリブデン合金などを含む導電性金属グループから選択された少なくとも１つであり得る。前記第２金属膜６１は蒸着やスパッタリング方法で形成することができる。
図１及び図２ｆに示すように、前記第３フォトレジストパターン及び該第３フォトレジストパターン上部の前記第２金属膜及びオーミックコンタクト層を選択的に除去する。前記第３フォトレジストパターン及び該第３フォトレジストパターン上部の前記第２金属膜及びオーミックコンタクト層を選択的に除去するにはリフトオフ法を利用することができる。その結果、前記第３フォトレジストパターンが覆っていた薄膜トランジスタ部及びゲートパッド部のエッチストッパー上には第２金属膜及びオーミックコンタクト層が存在しなくなる。
その後、前記結果の基板５１の全面に第４フォトレジストパターン８５を形成する。該第４フォトレジストパターン８５は第２マスクである回折マスクＭ３を適用した厚さが異なるフォトレジストパターンであり得る。前記第４フォトレジストパターン８５の形成は前記第２フォトレジストパターンと同一の方法で行われる。すなわち、第４フォトレジストパターン８５は前記結果の基板５１の全面にフォトレジスト膜を塗布し、前記回折マスクＭ３を介した前記フォトレジスト膜の露光及び現像工程を経て形成される。その結果、前記第４フォトレジストパターン８５は、前記ゲートパッド部の所定部位が開口するが、全体的にフォトレジスト膜が厚く形成され、前記薄膜トランジスタ部のドレイン電極が形成される部位、前記データ配線部、及びデータパッド部にはフォトレジスト膜が相対的に薄く形成されるようにパターニングされる。
図１及び図２ｇに示すように、前記第４フォトレジストパターンを利用して前記残留した第２金属膜及びオーミックコンタクト層をエッチングしてデータ配線６１Ｐを形成する。該データ配線６１Ｐは前記ゲート配線５３Ｐと直交して画素領域Ｂを定義し、前記データパッド部にはデータパッド６１Ｐ１が、そして、前記薄膜トランジスタ部にはソース/ドレイン電極６１Ｐ２、６１Ｐ３がそれぞれ備えられる。
図１及び図２ｈに示すように、前記第４フォトレジストパターンをアッシングして第５フォトレジストパターン８５Ｐを形成する。そして、該第５フォトレジストパターン８５Ｐを有する基板５１上に透明導電膜６３を形成する。該透明導電膜６３はインジウムスズ酸化物又はインジウム亜鉛酸化物のいずれか１つであり得る。
図１及び図２ｉに示すように、前記第５フォトレジストパターン及び該第５フォトレジストパターン上の透明導電膜を選択的に除去して前記ドレイン電極６１Ｐ３と接続される画素電極６３Ｐを形成する。ここで、該画素電極６３Ｐは前記ゲートパッド部及びデータパッド部内のそれぞれのコンタクトホールを覆うことができる。前記第５フォトレジストパターン及び該第５フォトレジストパターン上の透明導電膜を選択的に除去するにはリフトオフ法を適用することができる。本発明においては、薄膜トランジスタ部のアクティブ層上に保護膜の役割を果たすエッチストッパーを形成する。従って、前記薄膜トランジスタのオフ電流を低くすることにより信頼性を確保することができる。また、保護膜の形成及びコンタクト工程を省略することができるので工程を単純化することができる。
本発明の実施形態による薄膜トランジスタアレイ基板の一部を示す平面図である。 図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。 図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。 図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。 図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。 図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。 図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。 図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。 図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。 図１のIV−IV´線、Ｖ−Ｖ´線、VI−VI´線の工程別断面図である。 一般的な薄膜トランジスタアレイ基板の一部を示す平面図である。 図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図である。 図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図である。 図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図である。 図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図である。 図３のＩ−Ｉ´線、II−II´線、III−III´線の工程別断面図である。
符号の説明
５１ 絶縁基板
５３ 第１金属膜
５３Ｐ ゲート配線
５３Ｐ１ ゲートパッド
５３Ｐ２ ゲート電極
５４ ゲート酸化膜
５５ シリコン層
５７ 絶縁膜
８１ 第１フォトレジストパターン
８３ フォトレジスト膜

Claims (7)

  1. 基板上に第１金属層を形成し、前記第１金属層上に第１マスクを用いて第１フォトレジストパターンを形成する段階と、
    前記第１フォトレジストパターンを用いて前記第１金属層をパターニングして前記基板上にゲート電極を形成する段階と、
    前記基板上に絶縁層、シリコン層及びエッチストッパー層を形成する段階と、
    第２マスクを用いて前記エッチストッパー層上に異なる厚さを有する第２フォトレジストパターンを形成する段階と、
    前記第２フォトレジストパターンを用いて前記絶縁層、シリコン層及びエッチストッパー層をパターニングしてアクティブパターン及び予備エッチストッパーを形成する段階と、
    前記第２フォトレジストパターンをアッシングして第３フォトレジストパターンを形成する段階と、
    前記第３フォトレジストパターンを用いて前記予備エッチストッパーをパターニングしてエッチストッパーを形成する段階と、
    前記第３フォトレジストパターン及び前記エッチストッパーを含む前記基板上にオーミックコンタクト層及び第２金属層を形成する段階と、
    前記第３フォトレジストパターン並びに該第３フォトレジストパターン上の前記オーミックコンタクト層及び前記第２金属層を選択的に除去する段階と、
    第３マスクを用いて前記基板上に第４フォトレジストパターンを形成する段階と、
    前記第４フォトレジストパターンを用いて残りの第２金属層をパターニングしてソース電極及びドレイン電極を形成する段階と、
    前記第４フォトレジストパターンをアッシングして第５フォトレジストパターンを形成する段階と、
    前記基板上に透明導電層を形成する段階と、
    前記第５フォトレジストパターン及び該第５フォトレジストパターン上の前記透明導電層を選択的に除去して画素電極を形成する段階と
    を含むことを特徴とする薄膜トランジスタの製造方法。
  2. チャネル形成部分に対応する前記第２フォトレジストパターンが、前記ソース及びドレイン電極に対応する前記第２フォトレジストパターンよりも相対的に厚いことを特徴とする請求項１に記載の製造方法。
  3. 前記エッチストッパーが前記アクティブパターンのチャネル形成部分を覆うことを特徴とする請求項２に記載の製造方法。
  4. 薄膜トランジスタ部、データライン部、ゲートパッド部、及びデータパッド部が定義された絶縁基板を準備する段階と、
    前記基板上に第１金属層を形成し、前記第１金属層上に第１マスクを利用して第１フォトレジストパターンを形成する段階と、
    前記第１フォトレジストパターンを用いて前記第１金属層をパターニングして、該薄膜トランジスタ部に形成されたゲート電極及び該ゲートパッド部に形成されたゲートパッドを含むように前記絶縁基板上にゲートラインを形成する段階と、
    前記第１フォトレジスタパターンが除去される前記絶縁基板上に絶縁層、シリコン層及びエッチストッパー層を形成する段階と、
    第２マスクを利用して前記エッチストッパー層上に異なる厚さを有する第２フォトレジストパターンを形成する段階と、
    前記第２フォトレジストパターンを用いて前記絶縁層、シリコン層及びエッチストッパー層をパターニングしてアクティブパターン及び予備エッチストッパーを形成する段階と、
    前記第２フォトレジストパターンをアッシングして第３フォトレジストパターンを形成する段階と、
    前記第３フォトレジストパターンを用いて前記予備エッチストッパーをパターニングしてエッチストッパーを形成する段階と、
    第３マスクを利用して前記薄膜トランジスタ部にソース電極及びドレイン電極を含むデータラインを形成し、前記データパッド部にデータパッドを形成する段階と、
    前記ドレイン電極に接続される画素電極を形成する段階と
    を含み、
    チャネル形成部分に対応する前記第２フォトレジストパターンが、前記ソース及びドレイン電極に対応する前記第２フォトレジストパターンよりも相対的に厚く、
    前記ゲートパッド部に対応する前記第２フォトレジストパターンが、前記データライン部及び前記データパッド部に対応する前記第２フォトレジストパターンよりも相対的に厚く、
    前記ソース及びドレイン電極を形成する段階が、
    前記第３フォトレジストパターン及び前記エッチスストッパーを含む前記絶縁基板上に第２金属層を形成する段階と、
    前記第３フォトレジストパターン上に位置する前記第２金属層とともに前記第３フォトレジストパターンを選択的に除去する段階と、
    前記第３マスクを利用して前記絶縁基板上に第４フォトレジストパターンを形成する段階であって、前記第４フォトレジストパターンは前記ドレイン電極に対応する相対的に薄い部分を有する、段階と、
    前記第４フォトレジストパターンを利用して残りの第２金属層をパターニングして、前記薄膜トランジスタ部に形成されたソース及びドレイン電極並びに前記データパッド部に形成されたデータパッドを含むデータラインを形成する段階と
    を含み、
    前記画素電極を形成する段階が、
    前記第４フォトレジストパターンをアッシングすることによって第５フォトレジストパターンを形成する段階であって、該第５フォトレジストパターンは前記第４フォトレジストパターンの相対的に薄い部分を除去することによって形成される、段階と、
    前記第５フォトレジストパターンを含む前記絶縁基板上に透明導電層を形成する段階と、
    前記第５フォトレジストパターン上に位置する前記透明導電層とともに前記第５フォトレジストパターンを選択的に除去して画素電極を形成する段階と
    を含むことを特徴とする液晶表示装置の製造方法。
  5. 前記残りの第２金属層をウエットエッチング処理でパターニングする段階をさらに備える請求項４に記載の製造方法。
  6. 前記第２金属層を形成する段階の前に、前記第３フォトレジストパターン及び前記エッチストッパーを含む前記絶縁基板上にオーミックコンタクト層を形成する段階をさらに備える請求項４に記載の製造方法。
  7. 前記第５フォトレジストパターン及び前記透明導電層をリフトオフする段階をさらに備える請求項４に記載の製造方法。
JP2006336640A 2006-06-29 2006-12-14 フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 Expired - Fee Related JP4994014B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0059975 2006-06-29
KR1020060059975A KR101277218B1 (ko) 2006-06-29 2006-06-29 박막 트랜지스터 제조방법 및 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
JP2008010810A JP2008010810A (ja) 2008-01-17
JP4994014B2 true JP4994014B2 (ja) 2012-08-08

Family

ID=38877185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006336640A Expired - Fee Related JP4994014B2 (ja) 2006-06-29 2006-12-14 フラットパネルディスプレイに使用される薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US7553711B2 (ja)
JP (1) JP4994014B2 (ja)
KR (1) KR101277218B1 (ja)
CN (1) CN101097371B (ja)
FR (1) FR2903201B1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101226444B1 (ko) 2005-12-21 2013-01-28 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
KR101240652B1 (ko) * 2006-04-24 2013-03-08 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 표시판 및 그 제조 방법
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
KR100917654B1 (ko) * 2006-11-10 2009-09-17 베이징 보에 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 박막트랜지스터 액정 디스플레이 화소 구조 및 그 제조방법
KR20080060861A (ko) * 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101326129B1 (ko) * 2007-07-24 2013-11-06 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP5427390B2 (ja) * 2007-10-23 2014-02-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI358820B (en) * 2008-02-29 2012-02-21 Chunghwa Picture Tubes Ltd Active device array substrate and fabrication meth
TWI374510B (en) * 2008-04-18 2012-10-11 Au Optronics Corp Gate driver on array of a display and method of making device of a display
KR100944808B1 (ko) * 2008-05-16 2010-02-26 삼성모바일디스플레이주식회사 박막 트랜지스터 및 그의 제조방법
TWI384650B (zh) * 2008-07-18 2013-02-01 Lextar Electronics Corp 發光二極體晶片的製造方法
JP4661913B2 (ja) * 2008-07-19 2011-03-30 カシオ計算機株式会社 液晶表示装置
US7892031B1 (en) 2009-07-30 2011-02-22 Tyco Electronics Corporation Quick insertion lamp assembly
KR101901330B1 (ko) * 2012-09-19 2018-09-27 삼성디스플레이 주식회사 유기전계발광 표시장치의 제조 방법
CN102994079A (zh) 2012-12-21 2013-03-27 北京有色金属研究总院 氮氧化物橙-红色荧光物质，包括其的发光膜或发光片及发光器件
CN103367166B (zh) * 2013-07-19 2016-01-06 京东方科技集团股份有限公司 薄膜晶体管制备方法和系统、以及薄膜晶体管、阵列基板
CN104576523A (zh) * 2013-10-16 2015-04-29 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
US9312276B2 (en) * 2014-03-28 2016-04-12 Shenzhen China Star Optoelectronics Technology Co., Ltd Method for manufacturing array substrate
CN105632920B (zh) * 2014-10-27 2019-05-21 鸿富锦精密工业（深圳）有限公司 薄膜晶体管基板的制作方法
TWI550725B (zh) * 2014-10-27 2016-09-21 業鑫科技顧問股份有限公司 薄膜電晶體基板製作方法
KR102373687B1 (ko) * 2015-05-11 2022-03-17 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
CN105914183B (zh) * 2016-06-22 2019-04-30 深圳市华星光电技术有限公司 Tft基板的制造方法
CN109003882B (zh) * 2018-06-27 2021-11-05 南京京东方显示技术有限公司 一种基板及其制造方法
US20200035709A1 (en) * 2018-07-30 2020-01-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method for manufacturing thin-film transistor array substrate and thin-film transistor array substrate
CN111124344B (zh) * 2018-11-01 2024-03-12 合肥欣奕华智能机器股份有限公司 一种屏幕颗粒亮度提取方法及装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05323373A (ja) * 1992-05-22 1993-12-07 Fujitsu Ltd 薄膜トランジスタパネルの製造方法
JPH09127707A (ja) * 1995-10-30 1997-05-16 Casio Comput Co Ltd レジストパターンの形成方法
TW508830B (en) * 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method
JP2005108912A (ja) * 2003-09-29 2005-04-21 Quanta Display Japan Inc 液晶表示装置とその製造方法
US7172913B2 (en) * 2004-03-19 2007-02-06 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101106556B1 (ko) * 2004-11-26 2012-01-19 엘지디스플레이 주식회사 횡전계 액정표시장치용 어레이 기판 및 그 제조방법
TWI261360B (en) * 2005-08-17 2006-09-01 Au Optronics Corp A method of manufacturing a thin film transistor matrix substrate

Also Published As

Publication number Publication date
KR20080001505A (ko) 2008-01-03
CN101097371A (zh) 2008-01-02
CN101097371B (zh) 2013-07-10
JP2008010810A (ja) 2008-01-17
FR2903201A1 (fr) 2008-01-04
US7553711B2 (en) 2009-06-30
FR2903201B1 (fr) 2012-07-20
KR101277218B1 (ko) 2013-06-24
US20080003726A1 (en) 2008-01-03

Similar Documents

Publication Publication Date Title
JP4994014B2 (ja) フラットパネルディスプレイに使用される薄膜トランジスタの製造方法
JP4740203B2 (ja) 薄膜トランジスタｌｃｄ画素ユニットおよびその製造方法
US8236628B2 (en) Array substrate and manufacturing method
JP4834652B2 (ja) Ｔｆｔアレイ基板の製造方法
JP5588740B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法
US9523895B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP4522660B2 (ja) 薄膜トランジスタ基板の製造方法
KR100333274B1 (ko) 액정표시장치 및 그 제조방법
US7718994B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
KR100640211B1 (ko) 액정표시장치의 제조방법
US20050130353A1 (en) Method of fabricating liquid crystal display panel
US20120086678A1 (en) Wire, method of manufacture, and related apparatus
JP4567589B2 (ja) 液晶表示装置用アレイ基板及びその製造方法
JP5679397B2 (ja) 薄膜トランジスタ基板の製造方法
US8153463B2 (en) Method of manufacturing thin film transistor substrate
US7125756B2 (en) Method for fabricating liquid crystal display device
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
JP4818718B2 (ja) 液晶表示装置の製造方法
KR20070045751A (ko) 포토 마스크
WO2014015622A1 (zh) Tft阵列基板、制造方法及液晶显示装置
KR20080000752A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
US7238556B2 (en) Thin film transistor structure and method of manufacturing the same
CN111045266A (zh) 阵列基板及其制作方法
KR20070071718A (ko) 액정 표시 장치용 하프톤 마스크 및 그의 제조 방법
KR20050068167A (ko) ２마스크를 이용한 액정표시소자 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110218

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110831

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120409

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120508

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150518

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4994014

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees