JP4980049B2 - 遷移後の薄層の緩和 - Google Patents

Description

本発明は、例えば絶縁体上半導体構造等、電子工学、光学、または光電子工学用の最終的構造を形成するための基板上での緩和または擬似緩和層の形成に関し、その緩和層は半導体材料から選ばれた材料で作製する。

本発明は特に、緩和層の上での、そして緩和層を通じての、歪み層の形成を含む。

例えば上記の点について、緩和または擬似緩和ＳｉＧｅ層によって歪むＳｉの層は、緩和Ｓｉ層の中に存在する電荷担体移動度より大きい、１００％程度の電荷担体移動度等、興味深い性質を実現することがある。

本明細書においては、層を構成する結晶性材料がその公称格子パラメータに概ね等しい格子パラメータを、すなわちそのバルク平衡形状での材料の格子パラメータに概ね等しい格子パラメータを有する場合、当該の層は「緩和している」と称する。

本明細書においては逆に、層を構成する結晶性材料がエピタキシ等の結晶成長時に引張または圧縮で弾性的に歪み、そのためにかかる格子パラメータが当該の材料の公称格子パラメータから大幅に異なることを余儀なくされる場合、当該の層は「歪んでいる」と称する。

発明の背景

特に以下のステップを含む方法を適用することにより、基板上で緩和層を形成する方法が知られている：
（１）ドナー基板上での半導体材料の薄層のエピタキシ；
（２）薄層における受け入れ基板の接合；
（３）ドナー基板の一部の除去。

上記の方法によって絶縁体上半導体構造を作製してもよく、この場合、その半導体部分は前記緩和薄層を少なくとも部分的には具備または構成し、絶縁体部分は通例、ステップ（１）とステップ（２）との間の中間ステップで形成する。

薄層の製造は：
・ステップ（１）の適用時；または
・その後の処理時に達成してもよい。

第１の場合において、保持基板とバッファ層とから成るドナー基板を用いる方法が知られており、そのバッファ層は塑性変形を閉じ込めるため、その上でエピタキシ成長する薄層は、いかなる歪みからでも緩和される。かかる方法は、例えば特許文献US2002/0072130及びWO99/53539に記載されている。

ただし、バッファ層の製造には往々にして時間と費用がかかる。

第２の場合において、ドナー基板はバッファ層を具備せず、そこでステップ（１）はドナー基板によって歪むこととなる薄層の成長を含む。

よって、例えばＳｉＧｅ層は、Ｓｉ基板の上で直に、ＳｉＧｅ層が全域において歪むような厚みの上で、成長するであろう。

特にB.Hollanderらの文献、“Strain relaxation of pseudomorphic Si1-xGex/Si〔100〕 heterostructures after hydrogen or helium ion implantation for virtual substrate fabrication（仮想基板製造のための水素／ヘリウムイオン注入後の擬似形態Si1-xGex/Si〔100）ヘテロ構造のひずみ緩和）”〔Nuclear and Instruments and Methods in Physics Research B175-177〔2001〕357-367〕に記載の、第１のＳｉＧｅ層緩和技術では、ステップ（２）を施す前に、Ｓｉ基板において所定の深さで水素またはヘリウムイオンを注入することによってＳｉＧｅ層を緩和する。

ただし、かかる第１の技術で通常得られる緩和率は依然として他の技術に比べてやや低い。

第２の技術の研究は、特にHobartらによる文献“Compliant Substrates：A comparative study of the relaxation mechanisms of strained films bonded to high and low viscosity（準拠基板：高・低粘度で接合されたひずみ膜の緩和メカニズムの比較研究）”（Journal of Electronic Materials, vol.29, No.7, 2000）に開示されている。

ステップ（３）でドナー基板を除去した後は、ステップ（２）でＢＰＳＧガラスに接合した歪みＳｉＧｅの層を緩和または擬似緩和するため、熱処理を施す。

よって熱処理の時には、熱処理の温度で粘性をおびたガラスの層を介して歪み層が緩和するように見える。

ただし後者の技術は、ＳｉＧｅ薄層が露出している場合にＳｉＧｅ薄層の緩和をともなう。

ところで、熱処理中（ルームＲＴＡ処理、犠牲酸化、リカバリーアニーリング等）にそのようなＳｉＧｅ層を気体大気にさらすこと（露出）は、同層の品質にとってひどく不利なものに終わることがあり、その際同層に含まれるＧｅは外側へ著しく拡散することがあり（ひいては層の分解を招くことがあり）、さらに同層は外来の汚染物質によって汚染することがある。

しかも、かかるＳｉＧｅ層は表面上にあり、そのために、仕上げ処理（研磨、平滑化、酸化、洗浄等）等の処理を受けることもある。

ところで、ＳｉＧｅのためのそれらの処理は、Ｓｉ向けの処理ほどには十分に極められていない。

そして、ＳｉＧｅを扱う際の制御の欠如が、今度は、所望の構造を作製するに当り、更なる困難を招く。

本発明は、基板上で緩和または擬似緩和層を形成する方法を提供することによってそれらの困難を克服することを試みるものであり、その緩和層は半導体材料から選ばれた材料とし、その方法は以下のステップ、すなわち：
（ａ）ドナー基板の上で、半導体材料から選ばれた材料から成る弾性的に歪む層を成長させるステップと；
（ｂ）歪み層の上、または受け入れ基板の上で、粘性温度から粘性をおびた材料で作製されるガラス質層を形成するステップと；
（ｃ）受け入れ基板を、ガラス質層を介して歪み層に接合するステップと；
（ｄ）ドナー基板の一部分を除去するステップであって、受け入れ基板と、ガラス質層と、歪み層と、結果的に表面層を形成することとなるドナー基板の除去されない部分とを備える構造を形成するステップと；
（ｅ）粘性温度に近いか、それを上回る温度で構造を熱処理するステップと、を含む。

このほかに、基板上で緩和または擬似緩和層を形成する方法には、次のような特徴がある：
−ステップ（ｂ）とステップ（ｃ）とは、歪み層の材料の内少なくとも１種が実質的に拡散する前に、ストレスを受ける層が汚染する前、およびストレスを受ける層の表面が制御できないほど反応的になる前に実行する；
−ステップ（ｄ）の後に被制御処理を施すことで、表面層の少なくとも一部分を第２の粘性温度から粘性を帯びる材料に変換し、その結果第２のガラス質層を形成する；
−ステップ（ｅ）は、第２のガラス質層の形成の最中もしくはその後に続けて実行する；
−ステップ（ｅ）の後には第２のガラス質層を除去するためのステップを施す；
−本方法はさらに、半導体材料から選ばれた材料の構造の上に施す最終結晶成長ステップを含む；
−受け入れ基板の上ではガラス質層を形成し、また本方法は、ステップ（ｃ）より前に、厚みが歪み層の厚みに満たない薄層を歪み層の上で形成するステップをさらに含み；
−ステップ（ｂ）は以下の２つの連続する操作、すなわち：
（ｂ１）歪み層の上で半導電性層を成長させる操作と；
（ｂ２）ステップ（ｂ１）で形成した層の少なくとも一部分を、粘性温度から粘性を帯びる材料に変換するための被制御処理を実行し、その結果ガラス質層を形成する操作と、を含む；
−ステップ（ｃ）より前に、受け入れ基板の上で接合層を形成するステップ；
−接合層はＳｉＯ_２である；
−ステップ（ｄ）の材料除去は、ドナー基板内にある脆化エリアにおける、表面層の厚みに近い深さにてエネルギーを供給することによる分離によって実質的に達成する；
−ステップ（ｃ）より前に、ドナー基板の中に原子種を注入することによって脆化エリアを形成するステップ；
−ステップ（ａ）より前に、ドナー基板を形成するステップであって、かかるステップは以下の操作、すなわち：
・結晶性支持基板の上で有孔層を形成する操作、
・有孔層の上で結晶層を成長させる操作を含み；
その全体［支持基板／有孔層／結晶層］は前記ドナー基板に当り、有孔層はドナー基板内の脆化エリアにあたる。
−ステップ（ｄ）の材料除去は選択的化学エッチングを含む；
−ステップ（ｂ）で形成するガラス質層は電気的に絶縁する；
−ステップ（ｂ）で形成するガラス質層はＳｉＯ_２である；
−ドナー基板はＳｉであり、歪み層はＳｉ_１−ｘＧｅ_ｘである；
−ドナー基板はＳｉバルク保持基板と、Ｓｉの格子パラメータをＳｉ_１−ｘＧｅ_ｘに適合するバッファ構造とを備え、また歪み層はＳｉ歪み層とｚ＞ｘのＳ_ｉ１−ｚＧｅ_ｚ歪み層と、を備える；
−ステップ（ｂ１）で成長させる層はＳｉであり、ステップ（ｂ２）で施す被制御処理は、ステップ（ｂ１）で形成した層のＳｉの少なくとも一部分をＳｉＯ_２に変換し、その結果ＳｉＯ_２ガラス質層を形成する被制御熱酸化処理である；
−前記被制御処理は、表面層におけるＳｉの少なくとも一部分をＳｉＯ_２に変換し、その結果第２のＳｉＯ_２ガラス質層を形成する被制御熱酸化処理である；
−本方法はさらに、ステップ（ｅ）より後に、フッ化水素酸に基づく化学処理によって第２のガラス質層を除去するステップを含む；
−ステップ（ｅ）は熱処理を含む；
−第２のガラス質層の除去より後の構造の上での成長に用いる材料はＳｉである；
−ステップ（ｂ）で形成するガラス質層は電気的に絶縁し、また形成される構造は絶縁体上半導体構造であり、その半導電性の厚みはステップ（ｅ）で緩和または擬似緩和された歪み層を備える；
−本方法はさらに、コンポーネント製造のための準備をするステップ、及び歪み層において、その上で任意にエピタキシ成長した層においてコンポーネントを製造するステップの少なくとも一方を含む。

本発明の他の態様、目的、及び利点は、添付の図面を参照する、非制限的な例示としての、本発明の好適な方法の応用についての下記の説明を読むことにより、さらに明白となるであろう。

本発明の第１の課題は、基板上に緩和または擬似緩和有用層を形成することである。

本発明の第２の課題は、緩和または擬似緩和有用層の上で歪み材料の有用層を形成することである。

本発明による「有用層」とは、本発明による方法を適用した後の処理中に電子工学、光学、または光電子工学用コンポーネントを受け入れることを意図する層である。

本発明の第３の課題は、本発明による方法の適用で終始、そして特に熱処理中に、緩和または擬似緩和すべき層を、それを内包する構造をとりまく大気から保護することで、それを構成する材料の１つ以上の原子種が拡散可能となるのを防ぐことである。

本発明の第４の課題は、作製中に緩和または擬似緩和すべき層の品質を損なうことなく、所望の構造に対し様々な表面仕上げ技術を適用できるようにすることである。

第４の課題は特に、緩和または擬似緩和すべき層がＳｉ_１−ｘＧｅ_ｘであって、さらに通常はＳｉ構造または層上で適用される、構造上での様々の処理技術の使用が望まれる特定の場合において達成すべきものである。

本発明による方法は、前記の主要ステップ（１）、（２）及び（３）を含む。

本発明による好適な方法を、図１ａ−１ｉを参照して説明する。

本発明によるソースウェハ１０を、図１ａを参照して示す。

ウェハ１０は、ドナー基板１と歪みＳｉ_１−ｘＧｅ_ｘ層２から成る。

ドナー基板１の第１の構成において後者は全面的に、第１の格子パラメータを備える単結晶Ｓｉから成る。有利には、ここではかかるドナー基板１をチョクラルスキー成長で作製する。

ドナー基板１の第２の構成において後者は、歪み層２との界面を呈し、その歪み層２との界面にて第１の格子パラメータを有する、上位Ｓｉ層（図１で図示せず）を備える擬似基板である。

有利には、上位層の第１の格子パラメータはＳｉの公称格子パラメータであるから、後者は緩和状態にある。

上位層はさらに十分に大きな厚みを有するため、上を覆う歪み層２にその格子パラメータを課すことができ、後者がドナー基板１の上位層の結晶構造に大きく影響することはない。

選択するドナー基板１の構成がいずれのものであれ、後者は、転位等の構造的欠陥の密度が低い結晶構造を備える。

歪み層２は、好ましくは単一のＳｉ_１−ｘＧｅ_ｘ厚みからのみ成る。

かかる歪み層２におけるＧｅ濃度は、好ましくは１０％より高い、すなわち０．１０より大きいｘ値である。

Ｇｅの格子パラメータはＳｉより約４．２％大きいため、かかる歪み層２を形成するために選ばれる材料は、第１の格子パラメータよりもかなり大きな第２の公称格子パラメータを有する。

形成された歪み層２はその際ドナー基板１による圧縮で弾性的に歪む、すなわち歪み層２は歪むことによりその構成材料の第２の格子パラメータを大きく下回る格子パラメータを持ち、そのため、第１の格子パラメータに近い格子パラメータを有する。

好ましくは、歪み層２はさらに、概ね一定の原子組成を有する。

有利には、歪み層２は、例えばＬＰＤ、ＣＶＤ、及びＭＢＥ（それぞれ液相沈着法、化学蒸着法、分子線エピタキシ法の略語）技術等、公知の技術を用いて、エピタキシ等の結晶成長によりドナー基板１上で形成する。

例えば、点欠陥や転位等の延在する欠陥等、極端に多くの結晶学的欠陥を伴わずにそのような歪み層２を得るには、ドナー基板１と歪み層（その保持基板１との界面付近）とを形成する結晶材料として、それぞれの第１及び第２の公称格子パラメータ間の差が十分に小さくなるものを選択することが有利である。

例えば、かかる格子パラメータ差は典型的には約０．５％と約１．５％との間であるが、それより大きな値でもよい。

例えば、ｘ＝０．３のＳｉ_１−ｘＧｅ_ｘは、Ｓｉより約１．１５％大きい公称格子パラメータを有する。

他方、歪み層２の厚みが概ね一定であれば、概ね一定の固有の性質を獲得できるか、先々の受け入れ基板５との接合（図１に示す）を助長するか、あるいはその両方であるために好ましい。

歪み層２の緩和を防ぐため、または塑性タイプの内部欠陥の出現を防ぐため、後者の厚みはさらに、弾性歪みの臨界厚みを下回るべきである。

かかる臨界弾性歪み厚みは主に、歪み層２のために選ばれる材料と、ドナー基板との前記格子パラメータ差とに依存する。

ただしそれは、それが形成された際の温度等の成長パラメータ、エピタキシ成長が行われたところの核形成部位、あるいは使用する成長技術（例えばＣＶＤまたはＭＢＥ）等にも依存する。

Ｓｉ_１−ｘＧｅ_ｘ層の臨界厚み値については、Friedrich Schafflerによる文献“High-mobility Si and Ge structures（高移動度Ｓｉ・Ｇｅ構造）”（“Semiconductor Science Technology” 12〔1997〕1515-1549）を参照されたい。

他の材料について、当業者であれば、ドナー基板１上で形成する歪み層２のために選ばれる材料の臨界弾性厚みの値を判断するに当り、今日の技術を参照できよう。

よって、ｘが０．１０と０．３０との間であるＳｉ_１−ｘＧｅ_ｘは、特に成長パラメータを適合することにより、２００Åと２０００Åとの間、好ましくは２００Åと５００Åとの間の典型的厚みを有する。

したがって、形成された歪み層２は、その成長基板１のそれにほぼ近い格子パラメータを持ち、圧縮において内部弾性歪みを呈する。

図１ｃを参照すると、ガラス質層４の第１の実施形態により、歪み層２の上でガラス質層４が形成されている。

ガラス質層４を構成する材料は、粘性温度Ｔ_Ｇから粘性を帯びるものとする。

有利には、ガラス質層４の材料は以下の材料、すなわちＢＰＳＧ、ＳｉＯ_２、ＳｉＯＮの内の１つとする。

ＳｉＯ_ｘＮ_ｙのガラス質層４を形成する場合は、かかる材料の窒素組成と実質的に相関関係にある粘性温度Ｔ_Ｇを変えるため、ｙの値を有利に変更してもよい。

よって、その上の成長組成とともに、ガラス質層４のＴ_Ｇを、典型的にはＳｉＯ_２のそれ程度のＴ_Ｇ（１１５０℃前後で変動することがある）とＳｉ_３Ｎ_４のそれ程度のＴ_Ｇ（１５００℃より高い）との間で変更することが可能となる。

その結果、ｙを変えることによって大きなＴ_Ｇ範囲をカバーできよう。

ガラス質層４のＴ_Ｇ値は、基本的にガラス質層の材料に依存する場合、それが形成されたときの条件によって変動することもある。

ある有利な展開においては、Ｔ_Ｇを“任意に”選択するため、ガラス質層４を形成するための条件を制御可能に適合してもよい。

したがって、温度、持続期間、適用量、気体大気のポテンシャル等、沈着パラメータは変更してもよい。

その結果、Ｔ_Ｇを減少させる性質を持ち得るホウ素や燐等、ガラス化大気中に含まれる主気体要素にドーピング要素を加えてもよい。

歪み層２は：
−歪み層２に含まれるゲルマニウムが大気中に拡散できる前；及び
−歪み層２がかなり汚染する前；及び
−歪み層２の表面が制御できないほど反応的になる前に；
ガラス質層４で覆うことが重要であり、その全体がＲＴＡタイプのアニーリング処理や犠牲酸化処理等、高温での熱処理を受ける場合は特に重要である。

ガラス質層４の好適な実施形態においては、以下のステップを歪み層２に施す：
（ｂ１）図１ｂを参照し、歪み層２の上で半導体材料層３を成長させるステップ；その後
（ｂ２）図１ｃを参照し、ステップ（ｂ１）で形成した層の少なくとも一部分を粘性温度から粘性を帯びる材料に変換し、その結果ガラス質層４を形成する被制御処理を施すステップ。

有利には、層３のために選ぶ材料は、歪み層２の歪みを変えないようにするため、Ｓｉである。

形成された層３の厚みは、典型的には約５Åと約５０００Åとの間、より具体的には約１００Åと約１０００Åとの間である。

上で説明したのと同じ理由につき、ステップ（ｂ１）での層３の結晶成長は、好ましくはＧｅの拡散より前に、すなわち：
・歪み層２を形成するための温度が保たれる場合には歪み層２の形成の直後に；または
・歪み層２形成の直後に生じる室温への温度低下の後に続く温度上昇の直後、に施す。

層３を成長させる好適な方法は、歪み層２の成長に次ぐ原位置成長である。

ステップ（ｂ１）で用いる成長技術は、エピタキシ、ＬＰＤ、ＣＶＤ、またはＭＢＥ等の技術でもよい。

ガラス質層４は、所定の組成を有する大気の下での熱処理によって作製してもよい。

よって、Ｓｉ層３をＳｉＯ_２ガラス質層４に変換するため、ステップ（ｂ２）ではＳｉ層３に被制御熱酸化処理を施してもよい。

後者のステップの最中には、形成される酸化物の厚みを制御するため、および層２及び３間の界面付近で酸化を停止させるために、酸化処理のパラメータ（温度、持続期間、酸素濃度、酸化大気の他の気体等）を正確に適用することが大切である。

そのような熱酸化のためには、好ましくは乾燥酸素や蒸気大気が、１ａｔｍ以上の圧力にて使われてもよい。

その際好ましくは、表面層３の酸化を制御するため、酸化の持続期間は変更されてもよい。

ただし、時間パラメータとの組み合わせで、または時間パラメータとは別に、他の１つまたは複数のパラメータを変更することにより、かかる制御を達成してもよい。

ＳｉＧｅ層上のかかるＳｉＯ_２ガラス質層４の本実施形態については、特に特許文献US6352942で詳細を参照されたい。

ガラス質層４の第２の実施形態により、また図１ｂ及び１ｃによってそれぞれ参照される前記２つのステップ（ｂ１）及び（ｂ２）の代替として、歪み層２上で原子種を沈着する方法により原子種の沈着を施す。

第１の場合においては、粘性材料から成る原子種が直接的に沈着されよう。

よって、例えばＳｉＯ_２ガラス質層４を形成するため、ＳｉＯ_２分子を沈着してもよい。

第２の場合においては、以下の操作が施されてもよい。
・アモルフォスＳｉ層を形成するためのアモルフォスＳｉ原子種の沈着；また
・かかるアモルフォスＳｉ層の熱酸化、それによりＳｉＯ_２ガラス質層４を形成する。

かかる沈着のいずれの場合を選択しても、原子種の沈着はＧｅの拡散より前、歪み層２の汚染と不制御の表面再活性化より前に実行すべきであり、その間歪み層２が高温で保たれるのであれば、なおさらそのようにすべきである。

図１ｄ、１ｅ、及び１ｆを参照し、歪み層２とガラス質層４とを、受け入れ基板７上に移すため、ドナー基板１から取り上げるステップを示す。

この目的のため、本発明による方法は２つの連続する主要ステップから成る技術を適用する：
・受け入れ基板７とガラス質層４との接合；
・ドナー基板１の一部分の除去。

図１ｉを参照すると、前記接合が施されている。

接合に先立ち、接合すべき２つの表面の少なくとも一方で接合層を形成する任意のステップを施してもよく、かかる接合層は室温かそれより高い温度で接合性質を有する。

よって例えば、接合すべき他方の表面がＳｉＯ_２かＳｉである場合は特に、ＳｉＯ_２層を形成することで接合品質を改善できよう。

その際、かかるＳｉＯ_２接合層は、ＳｉＯ_２原子種を沈着することによって、あるいは後者の表面がＳｉであれば、接合すべき表面の熱酸化によって、有利に作製される。

接合すべき表面をできるだけ滑らかに、および清潔にするため、接合に先立ち、接合すべき表面を準備するステップを有利に施す。

弱化学エッチング、ＲＣＡ処理、オゾン化槽、水洗い等、接合すべき表面を洗浄するために相応しい化学処理を施してもよい。

研磨、研削、ＣＭＰ（化学的機械的平坦化法）、原子種ボンバード等、機械的または機械化学的処理を施してもよい。

かかる接合操作は、接合すべき表面を互いに接触させることによって実行する。

その接合結合は、好ましくは、接合すべき表面の親水性を利用する分子的性質のものとする。

接合すべき表面の親水性を与えるため、または強化するため、例えば脱イオン水を使った水洗い等、槽における接合すべき両構造の予備浸漬を施してもよい。

接合結合を強化することにより、例えば共有結合や、その他の結合等の接合結合の性質を変えることにより、接合された全体のアニーリングをさらに施してもよい。

よって、もしもガラス質層がＳｉＯ_２であって、特に受け入れ基板７への接合に先立って、予めＳｉＯ_２接合層が形成されている場合、アニーリングによって接合結合を強化できよう。

接合技術に関する詳細については、Q.Y.Tong、U.Gosele、及びWileyによる文献“Semiconductor Wafer Bonding（半導体ウェハボンディング）”（Science and technology， Interscience Technology）を参照されたい。

全体を接合した後、本発明により好適な材料の除去を施すが、それはドナー基板１の中にある脆化エリア６にてエネルギーを供給することにより、ドナー基板１の一部分を引き離すことを含む。

図１ｄ及び１ｅを参照すると、かかる脆化エリア６は接合表面に概ね平行なエリアであり、ドナー基板１の下位部分１ａとドナー基板１の上位部分１ｂとの間で結合脆性を呈し、よってそれらの脆弱結合は、熱エネルギーや機械的エネルギー等のエネルギーが供給された時に壊れることがある。

脆化エリア６の第１の実施形態によると、スマートカット^(R)と呼ばれる技術を適用するが、それは第１に、脆化エリア６におけるドナー基板１への原子種の注入を含む。

注入する種は、水素、ヘリウム、それら両種の混合、またはその他の軽量種でよい。

注入は、好ましくは接合の直前に行う。

注入エネルギーの選択に当っては、ガラス質層４の表面を通じて注入される種が、ガラス質層４の厚み、歪み層２の厚み、および受け入れ基板１の上位部分１ｂの所定の厚みを横断するよう選択する。

ドナー基板１への注入は、好ましくは、ドナー基板からの分離ステップ中に歪み層２が損害を被らないようにするため、十分に深くする。

よって、ドナー基板における注入深さは、典型的には約１０００Åである。

脆化エリア６における結合の脆性は主に適用量の選択によって得られ、その適用量は典型的には１０^１６ｃｍ^−２と１０^１７ｃｍ^−２との間、より具体的には約２．１０^１６ｃｍ^−２と７．１０^１６ｃｍ^−２との間である。

その際、脆化エリア６での分離は、通常、機械的エネルギー及び熱エネルギーの少なくとも一方を供給することによって実行する。

スマートカット^(R)に関する詳細については、J.-P.Colingeによる文献、“Silicon-On-Insulator Technology：Materials to VLSI（シリコン−オン−インシュレータ：ＶＬＳＩの材料）, 2^nd edition”、Kluwer Academic Publishers編、５０及び５１ページを参照されたい。

脆化エリア６の第２の実施形態によると、特に特許文献EP0849788に記載された技術を適用する。

ここで、脆化層６は、歪み層２を形成する前、およびドナー基板１の形成中に作製する。

脆化層の作製は、以下の主要操作を含む：
・Ｓｉ保持基板１Ａ上での有孔層の形成；
・有孔層上でのＳｉ層１Ｂの成長。

その際、全体／保持基板１Ａ／有孔層／Ｓｉ層１Ｂ／がドナー基板１を形成し、その際、有孔層はドナー基板１の脆化エリア６を形成する。

熱及び機械的エネルギーの少なくとも一方を供給する等、有孔脆化エリア６でのエネルギーの供給は、層１Ｂからの保持基板１Ａの分離を招く。

よって、上記２つの非限定的実施形態の内の１つに従って達成する、脆化エリア６で材料を除去する、本発明による好適な技術は、ドナー基板１の大部分を１つの塊として、速やかに除去することを可能にする。

それはまた、別の方法で、例えば本発明による方法で、ドナー基板１の除去された部分１Ａを再使用する可能性を提供する。

除去された部分１Ａの上、およびドナー基板及び他の層の少なくとも一方の別の任意部分の上で、歪み層２の再形成を、好ましくは除去された部分の表面を研磨した後で施してもよい。

図１ｆを参照すると、ドナー基板１の除去された部分１Ａから残りの部分１Ｂを引き離した後、仕上げ材料の除去を施し、残りの部分１Ｂを除去できるようにしている。

かかる部分１Ｂを除去するため、および積層を完成するため（接合界面の強化、バンプの除去、欠陥の硬化等）、研磨、研削、ＣＭＰ平坦化法、ＲＴＡ熱アニーリング、犠牲酸化、化学エッチング等の仕上げ技術を、単独もしくは組み合わせて施してもよい。

有利には、少なくともステップの終わりには、仕上げ材料の除去で、選択的化学エッチングを、機械的手段と組み合わせて、あるいは単独で施す。

よって、ＫＯＨ、ＮＨ_４ＯＨ（水酸化アンモニウム）、ＴＭＡＨ、ＥＤＰ、またはＨＮＯ_３を主成分とする溶液、あるいはＨＮＯ_３、ＨＮＯ_２、Ｈ_２Ｏ_２、ＨＦ、Ｈ_２ＳＯ_４、Ｈ_２ＳＯ_２、ＣＨ_３ＣＯＯＨ、Ｈ_２Ｏ_２、及びＨ_２Ｏ等の物質を混合する現在研究中の溶液（特許文献WO99/53539、９ページで説明）を、歪みＳｉ_１−ｘＧｅ_ｘ層２に対して選択的にＳｉ部分１Ｂをエッチングするため有利に用いてもよい。

接合ステップの後には、分離を伴わない、また脆化エリアを伴わない、本発明による更なる材料除去技術を、ドナー基板１の部分を除去するために施してもよい。

それは、化学エッチング及び機械的エッチングの少なくとも一方を施す。

例えば、エッチバックタイプの方法により、ドナー基板１から除去すべき材料に任意の選択的エッチングを施してもよい。

かかる技術では、ドナー基板１を後ろから、すなわちドナー基板１の空いた面から、エッチングする。

除去すべき材料に相応しいエッチング溶液を適用するウエットエッチングを施してもよい。

プラズマまたはスプレーエッチング等、材料を除去するためドライエッチングを施してもよい。

エッチング（一回または複数回）はさらに、化学的なもの、電気化学的なもの、または光化学的なものに限ってもよい。

エッチング（一回または複数回）の前または後で、粉砕、研磨、機械的エッチング、または原子種の噴霧等、ドナー基板の機械的研削を行ってもよい。

エッチング（一回または複数回）には、ＣＭＰ法での機械的研削剤の作用を任意に組み合わせた研磨等、機械的研削を伴ってもよい。

ドナー基板１から材料を除去する前記の技術はいずれも、本明細書においては例として提示されているが、それらは決して限定的ではなく、本発明は、本発明による方法によりドナー基板１から材料を除去できるあらゆる種類の技術に及ぶ。

図１ｆを参照すると、ドナー基板１の部分１Ｂは除去後に保存される。

それには歪み層２を埋め込まれた状態で残す効果があり、よって、外部の大気から保護する効果があり、以下に本方法の適用に当って定めた前記第１の課題を達成する。

すでに説明した技術、あるいは他の公知の技術から選ばれる材料除去技術がいかなるものであれ、任意に選択的化学エッチング、ＣＭＰ研磨、熱処理、原子種を用いたボンバード、または他の何らかの平滑化技術等、ドナー基板１の残りの部分１Ｂのための表面仕上げステップを有利に施す。

よって、スマートカット^(R)タイプの材料除去ステップを施した後には、以下の処理の内の１つ等の、平滑化技術を好ましくは使用する：
・約２００Å乃至約８００Åの厚みを得るための研磨；
・Ａｒ／Ｈ_２ＲＴＡ高速アニーリングと、その後に続く約２００Å乃至約８００Åの厚みを得るための研磨；
・１回の高速ＲＴＡアニーリング；
・Ａｒ／Ｈ_２オーブンアニーリング。

（ドナー基板１の残りの部分１Ｂの）Ｓｉ表面に対して施されるそれらの仕上げ処理は特に、本発明の枠組内で実行する。

実際には、それらの技術はＳｉＧｅ向けとしては未だに極められていないため、ＳｉＧｅ歪み層２が露出していた場合、かかる歪み層２を劣化させることなくこれらの技術を適用するのは困難だったであろう。

Ｓｉ表面層１Ｂがあることにより、分離の後に得られる構造の表面を効率良く平滑化することができる。

図１ｆを参照すると、材料除去の後には、受け入れ基板７と、ガラス質層４と、歪み層２と、Ｓｉ表面層１Ｂ（ドナー基板１の残りの部分に相当）とを備える構造が得られる。

よって歪み層２は、上を覆う表面層１Ｂと下に横たわるガラス質層４とによって外部から実質的に保護される。

代替の方法によると、表面層１Ｂは現状のまま保存される。

しかし、図１ｇを参照すると、第２の粘性温度から粘性を帯びる材料から成る第２のガラス質層８の形成を構造の表面にて有利に適用し、その結果これを形成する。

第２のガラス質層８のために選ばれる材料は、例えば以下の材料、すなわちＳｉＯ_２、ＢＰＳＧ、ＳｉＯ_ｘＮ_ｙの内の１つでもよい。

かかる第２のガラス質層８は、好ましくは相応しい被制御処理により、表面層１Ｂをガラス質層４に変換することによって形成する。

よって、第２のガラス質層８は、所定の組成を有する大気の下での熱処理によって作製してもよい。

よって、Ｓｉ表面層８をＳｉＯ_２ガラス質層８に変換するため、Ｓｉ表面層８に被制御熱酸化処理を施してもよい。

後者のステップの最中には、形成される酸化物の厚みを制御し、さらに層２及び１Ｂ間の界面付近で酸化を停止させるため、酸化処理のパラメータ（温度、持続期間、酸素濃度、酸化大気の他の気体等）を正確に適用することが大切である。

そのような熱酸化のためには、好ましくは乾燥酸素や蒸気大気が、１ａｔｍ以上の圧力にて、約５００℃と約１０５０℃との間の温度にて、使われるであろう。

その際、好ましくは表面層８の酸化を制御するため、酸化の持続期間は変更されるであろう。

ただし、時間パラメータとの組み合わせで、または時間パラメータとは別に、他の１つまたは複数のパラメータを変更することにより、かかる制御を達成してもよい。

常に図１ｇを参照すると、粘性温度に近いか、それを上回る温度での熱処理が、その際に施される。

かかる熱処理の主たる目的は、歪み層２において歪みを緩和することである。

実際、ガラス質層４の粘性温度Ｔ_Ｇより高いか、それに近い温度での熱処理は、後者の層の粘性を引き起こすであろうし、それは、歪み層がそのガラス質層４との界面で緩和することを許し、その内部歪みの少なくとも一部分の減圧を引き起こすであろう。

よって、ガラス質層４が熱酸化によって形成されるＳｉＯ_２であれば、所定の期間にわたって持続する、最低で約１０５０℃、好ましくは最低で約１２００℃の熱処理により、歪み層２の緩和または擬似緩和が生じるであろう。

熱処理は、通例数秒から数時間の間で持続する。

今日の技術とは違い、かかる歪み層２の緩和は、特にＧｅの拡散を防ぐことにより、歪み層２を外界に接触させずに達成される。

したがって、歪み層２は緩和層２’になる。

歪み層２の緩和に加え、構造に対する別の熱処理効果を求めてもよい。

熱処理を施す際の第２に求める目的は、さらに、受け入れ基板７とガラス質層４との間の接合を強化するアニーリングの達成であってもよい。

実際、熱処理のために選ばれる温度はガラス質層４の粘性温度より高いかその前後であるため、一時的に粘性を帯びた後者から、受け入れ基板７との特段のより強い接着結合が生じることもある。

よって、ＳｉＯ_２ガラス質層４と、ＳｉＯ_２接合層が上に施された受け入れ基板との接合の例を再び引き、両接触層の粘性から特段に強い共有結合を生じるであろう。

第３に求める目的は、熱酸化により第２のＳｉＯ_２ガラス質層８を形成するため、前記の熱処理を施すことである。

実際、かかるガラス質層８は、歪み層２を緩和する熱処理とは別の同じ熱処理の最中もしくはそれに続けて、オーブンの中に酸素を同時に射出することにより形成するか、もしくはある熱処理は他の熱処理の後に続きまたはヒートサイクル中に形成する。

最後に、全体／ガラス質層８／緩和Ｓｉ_１−ｘＧｅ_ｘ ２’／ガラス質層４／受け入れ基板７／から成る構造２０が得られる。

それにより、層２’の緩和Ｓｉ_１−ｘＧｅ_ｘは、隣接する両ガラス質層４及び８によって外部から保護される。

その際、緩和Ｓｉ_１−ｘＧｅ_ｘ層２’を露出するには、例えば相応しい化学処理により、ガラス質層８を除去すれば十分である。

よって、ガラス質層８がＳｉＯ_２の場合、ガラス質層８からＳｉＯ_２を除去するため、構造２０をフッ化水素酸ＨＦによって有利に処理できよう。

図１ｈを参照すると、／緩和Ｓｉ_１−ｘＧｅ_ｘ２’／ガラス質層４／受け入れ基板７から成る構造３０が最後に得られる。

かかる構造３０は、ガラス質層４が電気的に絶縁する場合、例えばＳｉＯ_２ガラス質層４等である場合、ＳＧＯＩ構造（絶縁体上シリコンゲルマニウム）である。

その際、かかる構造の緩和Ｓｉ_１−ｘＧｅ_ｘ層２’は、表面粗さが別の結晶性材料の成長と両立する表面を有する。

表面の性質を改善するため、Ｓｉ_１−ｘＧｅ_ｘにとって相応しい、研磨等の軽微な表面処理を任意に施してもよい。

図１ｉを参照すると、本発明の任意のステップにおいて、緩和Ｓｉ_１−ｘＧｅ_ｘ層２’の上での成長Ｓｉ層を、それを構成する材料の歪み臨界厚みを大きく下回る厚みによって適用し、そのため、緩和Ｓｉ_１−ｘＧｅ_ｘ層２’によって歪むことになる。

最後に、歪みＳｉ／緩和Ｓｉ_１−ｘＧｅ_ｘ２’／ガラス質層４／受け入れ基板７から成る構造がその際に得られる。

かかる構造４０は、ガラス質層４が電気的に絶縁する場合、例えばＳｉＯ_２ガラス質層４等である場合、Ｓｉ／ＳＧＯＩ構造である。

図２ａ−２ｉ、図３ａ−３ｉ、及び図４ａ−４ｉを参照し、かかる方法の代案を提示する。

図２ａ−２ｉを参照、またより具体的には図２ｇを参照すると、かかる方法は、表面層１Ｂを第２のガラス質層８に変換するステップを除き、図１ａ−１ｉを参照して説明したものと全般的には同じであり、ここでは表面層１Ｂ全体が変換されないよう、そのステップを施す。

よって、そこには、第２のガラス質層８と歪み層２との間に挿入されたＳｉ表面層１Ｂの部分が残り、中間層９が形成される。

図２ｈを参照すると、中間層９は、歪み層２を緩和するための熱処理の後に保存される。

中間層９は、歪み臨界厚みに満たない厚みによって有利に保存されるため、それは後ほど緩和層２’によって歪む。

図２ｉを参照すると、図２ｉのそれと概ね同じ歪みＳｉ層１１を形成するため、中間層９上でＳｉ層の成長を再開してもよい。

適用すべき結晶成長の品質を改善するため、本明細書ですでに説明した技術の１つによる成長表面のための平滑化ステップを、シリコンの成長に対し事前に施してもよい。

歪み層２の歪みを緩和するための熱処理を、Ｓｉ中へのＧｅ拡散が始まる、それぞれ標準の温度より高く標準の持続期間より長い温度と持続期間とで実行する特定の展開においては、歪み層２に含まれるＧｅが中間層９の中に拡散することがある。

そのため、歪みＳｉＧｅ層２の緩和は、歪みＳｉ層１１のエピタキシを再開する前に施すのが好ましい。

ただし、それとは別のある種の場合においては、この拡散効果が適切に制御されるのであれば、それが希求されることもある。

よって、Ｇｅ種が両層２及び９の全体を通じて均一に分散し、Ｇｅ濃度が概ね均一化された独特のＳｉ_１−ｘＧｅ_ｘ層を形成するよう拡散を制御してもよい。

後者の点についての説明は、特に特許文献US5461243、第３段、第４８から５８行に見出される。

図３ａ−３ｉ、より具体的には図３ｃを参照すると、かかる方法は、層３をガラス質層４に変換するステップを除き、図１ａ−１ｉを参照して説明したものと全般的には同じであり、ここではそのステップを、層３全体が変換されないように施す。

よってそこには、ガラス質層４と歪み層２との間に挿入されたＳｉ層３の部分が残り、挿入層５を形成する。

かかる挿入層５は、１０ｎｍ前後の、いずれの場合も歪み層２のそれを大きく下回る典型的な厚みを有するように作製する。

歪み層２の歪みを緩和するための熱処理の際、後者は粘性をおびたガラス質層４の粘性を利用することによりその内部弾性歪みエネルギーを減らそうとするであろうし、さらに挿入層５は上を覆う歪み層２に対し相対的に小さい厚みを有するため、歪み層２はその緩和要求を挿入層５に課すであろう。

その結果、歪み層２により、挿入層５は、少なくとも部分的には歪みを被ることを余儀なくされる。

その際、歪み層２は、少なくとも部分的には緩和層２’になる。

その際、緩和挿入層５は歪み挿入層８’になる。

後者の点についての説明は、特に特許文献US5461243、第３段、第２８から４２行に見い出される。

図３ｈを参照すると、かかる歪み挿入層５’は、歪み層２を緩和するための熱処理の後に保存される。

その際形成される構造は、緩和Ｓｉ_１−ｘＧｅ_ｘ／歪みＳｉガラス質層４／受け入れ基板７／から成る構造である。

かかる構造３０は、ガラス質層４が電気的に絶縁する場合、例えばＳｉＯ_２ガラス質層４等である場合、ＳＧ／ＳＯＩ構造である。

その際、／歪みＳｉ／ガラス質層４／受け入れ基板７／から成る構造を最終的に得るため、例えばＨＦ：Ｈ_２Ｏ_２：ＣＨ_３ＣＯＯＨ（選択性約１：１０００）に基づく選択的化学エッチングにより、緩和Ｓｉ_１−ｘＧｅ_ｘ層２’を任意に除去することは可能である。

かかる構造は、ガラス質層４が電気的に絶縁する場合、例えばＳｉＯ_２ガラス質層４等である場合、歪みＳＯＩ構造である。

この化学エッチングを施す代わりに、図３ｉを参照し、緩和層２’上でのＳｉ層成長を再開することが可能であり、図３ｉのそれと概ね同じ歪みＳｉ層１１を形成する。

その際形成される構造は、歪みＳｉ／緩和Ｓｉ_１−ｘＧｅ_ｘ／歪みＳｉ／ガラス質層４／受け入れ基板７／から成る構造４０である。

かかる構造４０は、ガラス質層４が電気的に絶縁する場合、例えばＳｉＯ_２ガラス質層４等である場合、Ｓｉ／ＳＧ／ＳＯＩ構造である。

歪み層２の歪みを緩和するための熱処理を、Ｓｉ中へのＧｅ拡散が始まる、それぞれ標準の温度より高く標準の持続期間より長い温度と持続期間とで実行する特定の展開においては、歪み層２に含まれるＧｅが歪み挿入層５’の中に拡散することがある。

そのため、歪みＳｉＧｅ層２の緩和は、歪みＳｉ層１１のエピタキシを再開する前に施すのが好ましい。

ただし、それとは別のある種の場合においては、かかる拡散効果が適切に制御されるのであれば、希求されることもある。

よって、Ｇｅ種が両層２及び５の全体を通じて均一に分散し、Ｇｅ濃度が概ね均一化された独特のＳｉ_１−ｘＧｅ_ｘ層を形成するよう拡散を制御してもよい。

後者の点についての説明は、特に特許文献US461243、第３段、第４８から５８行に見出される。

図４ａから４ｉ、より具体的には図４ｃ及び４ｇを参照すると、かかる方法は図１ａ−１ｉを参照しつつ説明したものと全般的には同じであるが、例外として：
・層３をガラス質層４に変換するステップは異なり、ここでは同ステップを、層３全体が変換されないように施す；
・表面層１Ｂを第２のガラス質層８に変換するステップは異なり、ここでは同ステップを、表面層１Ｂが変換されないよう施す。

事実、この方法は、挿入層５（図３ｃ参照）を形成する、図３ｃを参照しつつ説明したものと同一のステップと、中間層９（図２ｇ参照）を形成する、図２ｇを参照しつつ説明したものと同一のステップとを含む。

したがって、層５及び９の両方を形成する手段、ならびにそれら構造の発達の可能性と最終的構造へのそれらの作用は、図２ａ−２ｉと図３ａ−３ｉとを参照しつつ説明した方法におけるものと概ね同じである。

図５ａ−５ｈ、より具体的には図５ｂ及び５ｄを参照すると、方法は図１ａ−１ｉを参照しつつ説明したものと全般的に同じであるが、例外として：
−ステップ５ｂを参照し、歪み層２上のエピタキシ成長Ｓｉ層３は極めて薄い層であり、その厚みは、典型的には１００乃至３００Åと、歪み層２のそれを大きく下回り；
−図５ｄを参照すると、ガラス質層４は、受け入れ基板７の上で形成される。

よって、Ｓｉ層３により次のことが可能となるであろう：
−上を覆うＳｉＧｅ歪み層２を、Ｇｅ拡散、外来の汚染、そしてその表面の不制御の再活性化から保護すること；
−十分に極められていないＳｉＧｅ向けの表面仕上げ手段に対し、完全に極められた表面仕上げ手段をＳｉに適用すること、尚それらの仕上げ技術（本明細書で既述）は、特に受け入れ基板７との良好な接合をもたらす。

図５ｄを参照すると、接合の前には、ガラス質層４の第１の実施形態により、受け入れ基板７の上でガラス質層４が形成される。

ガラス質層４を形成する材料は、粘性温度Ｔ_Ｇから粘性を帯びるものとする。

有利には、ガラス質層４の材料は、以下の材料、すなわちＢＰＳＧ、ＳｉＯ_２、ＳｉＯＮの内の１つとする。

受け入れ基板上でガラス質層４を形成するこの第１の実施形態は、本明細書で（図１ｃを参照して）上述した歪み層２上でガラス質層４を形成する第１の実施形態と同様に適用する。

したがって、例えば、受け入れ基板７のＳｉ表面の酸化からＳｉＯ_２ガラス質層４を形成する。

ガラス質層４の形成、およびガラス質層４と歪み層２との接合は、Ｇｅの拡散より前、歪み層２の表面の汚染と不制御の再活性化より前に実行すべきであり、その間歪み層２で高温が保たれるのであれば、尚更そのようにすべきである。

受け入れ基板上ガラス質層４の第２の実施形態によると、受け入れ基板７上で原子種を沈着する手段により原子種の沈着を施す。

第１の場合においては、ＳｉＯ_２等のガラス質材料から成る原子種を直接的に沈着するであろう。

第２の場合においては、以下の操作を施してもよい：
・アモルフォスＳｉ層を形成するためのアモルフォスＳｉ原子種の沈着；その後
・かかるアモルフォスＳｉ層の熱酸化、それによりＳｉＯ_２ガラス質層４を形成する。

かかる沈着のいずれの場合を選択しても、原子種の沈着はＧｅの拡散より前、歪み層２の表面の汚染と不制御の再活性化より前に実行すべきであり、その間歪み層２で高温が保たれるのであれば、尚更そのようにすべきである。

図５ｅ、５ｆ、５ｇ、及び５ｈを参照すると、図３ｆ、３ｆ、３ｈ、及び３ｉを参照しつつ説明したものと同じ条件および同じ構成とが見られ、それにより、本方法において基準となる層５は、基準となる層３になる。

具体的に換言すると、緩和のための熱処理中に：
−歪み層２はその際少なくとも部分的には緩和層２になる；
−挿入層３はその際歪み挿入層３’になる。

図５ｇを参照すると、その際形成される構造は、／緩和Ｓｉ_１−ｘＧｅ_ｘ／歪みＳｉ／ガラス質層４／受け入れ基板７／から成る構造である。

かかる構造３０は、ガラス質層４が電気的に絶縁する場合、例えばＳｉＯ_２ガラス質層４等である場合、ＳＧ／ＳＯＩ構造である。

その際、／歪みＳｉ／ガラス質層４／受け入れ基板７／から成る構造を最終的に得るため、例えばＨＦ：Ｈ_２Ｏ_２：ＣＨ_３ＣＯＯＨ（選択性約１：１０００）に基づく選択的化学エッチングにより、緩和Ｓｉ_１−ｘＧｅ_ｘ層２’を任意に除去してもよい。

かかる構造は、ガラス質層４が電気的に絶縁する場合、例えばＳｉＯ_２ガラス質層４等である場合、歪みＳＯＩ構造である。

かかる化学エッチングを施す代わりに、図５ｈを参照し、緩和層２’上でのＳｉ層成長を再開することが可能であり、図５ｈのそれと概ね同じ歪みＳｉ層１１を形成する。

その際形成される構造は、歪みＳｉ／緩和Ｓｉ_１−ｘＧｅ_ｘ／歪みＳｉ／ガラス質層４／受け入れ基板７／から成る構造４０である。

かかる構造４０は、ガラス質層４が電気的に絶縁する場合、例えばＳｉＯ_２ガラス質層４等である場合、Ｓｉ／ＳＧ／ＳＯＩ構造である。

歪み層２の歪みを緩和するための熱処理を、Ｓｉ中へのＧｅ拡散が始まる、それぞれ標準の温度より高く標準の持続期間より長い温度と持続期間とで実行する特定の展開においては、歪み層２に含まれるＧｅが歪み挿入層３’の中に拡散することがある。

そのため、歪みＳｉＧｅ層２の緩和は、歪みＳｉ層１１のエピタキシを再開する前に施すのが好ましい。

ただし、それとは別のある種の場合においては、この拡散効果が適切に制御されるのであれば、希求されることもある。

よって、Ｇｅ種が両層２及び５の全体を通じて均一に分散し、Ｇｅ濃度が概ね均一化された独特のＳｉ_１−ｘＧｅ_ｘ層を形成するよう拡散を制御してもよい。

後者の点についての説明は、特に特許文献US5461243、第３段、第４８から５８行に見いだされる。

図６ａ−６ｈを参照、またより具体的には図６ｆを参照すると、方法は、表面層１Ｂを第２のガラス質層８に変換するステップを除き、図５ａ−５ｈを参照して説明したものと全般的には同じであり、ここではそのステップを、表面層１Ｂ全体が変換されないよう施す。

よってそこには、第２のガラス質層８と歪み層２との間に挿入されたＳｉ表面層１Ｂの部分が残り、中間層９を形成する。

図６ｇを参照すると、かかる中間層９は、歪み層２を緩和するための熱処理の後に保存される。

かかる中間層９は、歪み臨界厚みに満たない厚みによって有利に保存するため、それは後ほど緩和層２’によって歪む。

図６ｈを参照すると、図５ｈのそれと概ね同じ歪みＳｉ層１１を形成するため、中間層９上でＳｉ層の成長を再開することは可能である。

適用すべき結晶成長の品質を改善するため、本明細書ですでに説明した技術の１つによる成長表面のための平滑化ステップを、シリコンの成長に対し事前に施してもよい。

歪み層２の歪みを緩和するための熱処理を、Ｓｉ中へのＧｅ拡散が始まる、それぞれ標準の温度より高く標準の持続期間より長い温度と持続期間とで実行する特定の展開においては、歪み層２に含まれるＧｅが中間層９の中、あるいは挿入層３の中に拡散することもある。

そのため、歪みＳｉＧｅ層２の緩和は、歪みＳｉ層１１のエピタキシを再開する前に施すのが好ましい。

ただし、それとは別のある種の場合においては、かかる拡散効果が、適切に制御されるのであれば、希求されることもある。

よって、Ｇｅ種が両層２、３及び９の全体を通じて均一に分散し、Ｇｅ濃度が概ね均一化された独特のＳｉ_１−ｘＧｅ_ｘ層を形成するよう拡散を制御してもよい。

後者の点についての説明は、特に特許文献US5461243、第３段、第４８から５８行に見いだされる。

本発明による上記６つの好適な方法のいずれかにより、またはそれと同等のものにより、コンポーネントを作製するステップを統合してよく、あるいは本発明による方法の後に続けてもよい。

よって、コンポーネントを作製するための準備ステップを、本方法の最中に、図１ｇ、２ｇ、３ｇ、４ｇ、５ｆ、または６ｆを参照し、その構造の歪みＳｉＧｅ層２にて、図１ｈ、２ｈ、３ｈ、４ｈ、５ｇ、または６ｇを参照し、そのＳＧＯＩ構造の緩和または擬似緩和ＳｉＧｅ層２’にて、あるいは図１ｉ、２ｉ、３ｉ、４ｉ、５ｈ、または６ｈを参照し、そのＳｉ／ＳＧＯＩ構造の歪みＳｉ層１１において施してもよい。

好ましくは、それらの準備ステップは構造内に常に存在するガラス質層８によって達成されるであろうし、後者は、下に横たわる層、特にいずれもＳｉＧｅである歪み層２または緩和層２’を保護する。

例えば、リソグラフィ、フォトリソグラフィ、反応性イオンエッチング、またはパターンマスキングを伴うその他のエッチング技術等より、ガラス質層８を通じて層内でパターンをエッチングする局所的処理を行ってもよい。

ある特定の場合においては、後ほど緩和熱処理を施す際の歪み層２の程よい緩和に寄与するため、アイランド等のパターンをＳｉＧｅ歪み層２の中にエッチングする。

歪みＳｉ層１１において（または緩和ＳｉＧｅ層２’が歪みＳｉ層１１によって覆われない場合は緩和ＳｉＧｅ層２’において）は特に、トランジスタ等のコンポーネントを作製するための１つまたは複数のステップを、好ましくはＴ_Ｇに満たない温度（緩和層２’と歪み層１１の歪み比を変えないため）で施してもよい。

本発明による特定の方法においては、歪みＳｉＧｅ層２を緩和するための熱処理の最中もしくはその後に続けてコンポーネントを作製するステップを施す。

本発明による特定の方法においては、コンポーネントを作製するステップの最中もしくは、その後に続けて歪みＳｉ層のエピタキシステップを施す。

脆化区域６の形成とガラス質層４の形成より前のソースウェハ１０を表す図７を参照し、図１ａ乃至１ｉ、２ａ乃至２ｉ、３ａ乃至３ｉ、４ａ乃至４ｉ、５ａ乃至５ｈ、及び６ａ乃至６ｈを参照し、先に詳述した様々な例とは異なる本発明の実施形態を、ドナー基板１と歪み層２とを構成する材料の選択に沿って、以下に提示する。

実際、先に述べた別の例とは対照的に、ここでのドナー基板１は、Ｓｉの保持基板１−１と、ＳｉＧｅのバッファ層１−２とＳｉ_１−ｚＧｅ_ｚの上位層１−３とから成るバッファ構造とで構成される。

保持基板１−１は、好ましくは単一結晶のバルク構造をとる。

バッファ層１−２は例えば、バッファ層１−２内部のＧｅの全組成が、保持基板１−２との界面での０％からＳｉ_１−ｚＧｅ_ｚの上位層１−３との界面でのＧｅ１００ｚ％にかけて、段階的に発展する積層で構成できる。

バッファ層１−２とは対照的に、上位層１−３は、その厚みの中で一定のＧｅ組成を有する。

上位層１−３は、下に重なる層に対してその格子パラメータを割り当てるに当り、十分に重要な厚みを有する。

さらに、Ｓｉ_１−ｚＧｅ_ｚの上位層１−３は、緩和構造を有する。

よって、バッファ構造（バッファ層１−２と上位層から成る）は、次のことを可能にする：
・Ｓｉの保持基板１−１と上位層１−３のＳｉ_１−ｚＧｅ_ｚの公称格子パラメータとの間での格子パラメータの適合；
・結晶欠陥の閉じ込め、その際、上位層１−３の表面では、欠陥が皆無となるか僅少となる。

ドナー基板１の上では、ＣＶＤ技術等（ＰＥＣＶＤ、ＭＯＣＶＤ ．．．）のエピタキシ技術によって、歪み層２を形成する。

まずは、歪みＳｉ層２−１がその弾性歪みの緩和を開始する臨界厚みに満たない厚みによって、歪みＳｉ層２−１をドナー基板１の上に形成する。

次に、先のＳｉ歪み層２−１の上でＳｉ_１−ｘＧｅ_ｘ歪み層２−２を形成し、弾性歪みの緩和が始まるＳｉ_１−ｘＧｅ_ｘの臨界厚みに満たない厚みを与える。

ＳｉとＳｉ_１−ｘＧｅ_ｘのそれぞれの臨界厚みの情報は、例えばFriedrich Schafflerの“High mobility Si and Ge structures（高移動度Ｓｉ・Ｇｅ構造）”（”Semiconductor science technology” 12 〔1997〕1515-1549）から見出すことができる。

Ｓｉ_１−ｘＧｅ_ｘ層２−２におけるＧｅのｘ組成は、上位層１−３におけるＧｅのｚ組成より大きい。

ここで、歪み層２がＳｉ歪み層２−１とＳｉ_１−ｘＧｅ_ｘ層２−２とを含み、さらにドナー基板１が保持基板１−１とバッファ層１−２とＳｉ_１−ｚＧｅ_ｚの上位層１−３とを備えると考えれば、絶縁体上半導体構造３０または４０を製造する各種実施形態の先行の例（先行の図を参照し提示）は、図７のソースウェハ１０から容易に置き換えることができ、脆化区域６は上位層１−３かバッファ層１−２において形成する。

表面仕上げステップ（例えば研磨、化学エッチング、酸化、アニーリング、その他仕上げ手段）の後、その際に得られる絶縁体上半導体構造（図示せず）は、受け入れ基板７、ガラス質層４、Ｓｉ_１−ｘＧｅ_ｘ歪み層２−２、Ｓｉ歪み層２−１、およびＳｉ_１−ｚＧｅ_ｚ上位層１−３の残りの部分を連続的に備える。

そして、以前に形成したガラス質層４の粘性温度に近いか、それを上回る温度での熱処理を処理する。

その際、かかる熱処理によって、Ｓｉ_１−ｘＧｅ_ｘ層２−２は、少なくとも部分的には緩和される。

その際、緩和されたＳｉ_１−ｘＧｅ_ｘ層２−２は最上位Ｓｉ歪み層２−１とＳｉ_１−ｚＧｅ_ｚの上位層１−３の残りの部分とに対し弾性制約を課す。

（Ｓｉ_１−ｚＧｅ_ｚの上位層１−３によって、以前に歪んだ）Ｓｉ歪み層２−１における弾性制約はその際、Ｇｅのｘ組成がｚ組成より重要であるという事実によって増す。

よって、半導体部分での格子パラメータがＳｉ_１−ｘＧｅ_ｘ材料のそのバルク構成でのそれに近いか等しい絶縁体上半導体構造が得られる。

Ｓｉ_１−ｚＧｅ_ｚの上位層１−３の残りの部分を除去する任意の付加的ステップは、例えば、ＨＦ：Ｈ_２Ｏ_２：ＣＨ_３ＣＯＯＨ（ＳｉＧｅとＳｉとの間の選択性約１：１０００）等のエッチ剤を利用する選択的化学エッチングにより処理する。

先行技術とは対照的に、この絶縁体上半導体構造は、パラメータをＳｉ_１−ｘＧｅ_ｘに適合するバッファ構造を備えるソースウェハから得るのではなく、パラメータをＳｉ_１−ｚＧｅ_ｚ（ｚ＜ｘ）に適合するバッファ構造から得る。

ところで、格子パラメータをＳｉ_１−ｘＧｅ_ｘに適合するバッファ構造は、格子パラメータをＳｉ_１−ｚＧｅ_ｚに適合するバッファ構造より厚く、より多くの積層を備え、その結果製造に当り、より多くの時間と費用がかかる。

本発明の実施形態によるこの方法は、後者の先行技術に比較し、技術的及び経済的な改善を提供する。

本発明の中で述べた様々な技術は、本明細書においては例として示しているが、決して限定的ではなく、本発明は、本発明による方法を応用できるあらゆる種類の技術に及ぶ。

ＳｉＧｅまたはＳｉＧｅＣ層のエピタキシ、あるいは歪みＳｉまたはＳｉＣ層のエピタキシ、あるいは多層構造を形成するためのＳｉＧｅまたはＳｉＧｅＣ層の、交互に歪みＳｉまたはＳｉＣ層の連続するエピタキシ等、最終構造（図１ｈ、１ｉ、２ｈ、２ｉ、３ｈ、３ｉ、４ｈ、４ｉ、５ｇ、５ｈ、６ｇ、６ｈを参照して取り上げた構造３０または４０）の上には、１つまたは幾つかのエピタキシを施してもよい。

最終構造が完成した時点で、例えばアニーリングを含む仕上げ処理を任意に施してもよい。

本発明は、ＳｉＧｅ歪み層２に限定されず、ＩＩＩ−ＶまたはＩＩ−ＶＩタイプの別種の材料や他の半導体材料での歪み層２形成にも及ぶ。

本明細書に記載した半導体層においては、該当の層におけるカーボン濃度が５０％以下、もしくは、より具体的には濃度が５％以下のカーボン等、他の構成要素を加えてもよい。

図１ａ−１ｉは、本発明による第１の方法の様々なステップを示す図。 図２ａ−２ｉは、本発明による第２の方法の様々なステップを示す図。 図３ａ−３ｉは、本発明による第３の方法の様々なステップを示す図。 図４ａ−４ｉは、本発明による第４の方法の様々なステップを示す図。 図５ａ−５ｉは、本発明による第５の方法の様々なステップを示す図。 図６ａ−６ｉは、本発明による第６の方法の様々なステップを示す図。 遷移すべき層をＳｉＧｅのバッファ構造上で成長させる、ソースウェハの例を示す図。

符号の説明

２’ 緩和層
４ ガラス質層
７ 受け入れ基板
８ 表面層（第２のガラス質層）
２０ 構造

Claims (21)

1. 基板上に緩和または擬似緩和層を形成する方法であって、前記緩和または擬似緩和層（２’）はＳｉ_１−ｘＧｅ_ｘからなる材料とし、その方法が以下のステップ、すなわち：
   （ａ）ドナー基板（１）の上で、Ｓｉ_１−ｘＧｅ_ｘから成る弾性的に歪む層（２）を成長させるステップと；
   （ｂ）前記歪み層（２）の上、または受け入れ基板（７）の上で、粘性温度から粘性を帯びかつＢＰＳＧ、ＳｉＯ_２またはＳｉＯＮから成る材料で作製されたガラス質層（４）を形成するステップと；
   （ｃ）前記ガラス質層（４）を介し前記受け入れ基板（７）を前記歪み層（２）に接合するステップと；
   （ｄ）前記ドナー基板（１）の一部分を除去するステップであって、前記受け入れ基板（７）と、前記ガラス質層（４）と、前記歪み層（２）と、結果的に表面層（１Ｂ）を形成することとなる前記ドナー基板（１）の除去されない部分とを備える構造を形成するステップと；
   前記表面層（１Ｂ）の少なくとも一部分を第２の粘性温度から粘性を帯びるＳｉＯ_２に変換して第２のガラス質層（８）を形成するように前記構造を処理し、
   （ｅ）前記ガラス質層（４）の粘性および弾性的な前記歪み層（２）の緩和を引き起こすために前記ガラス質層（４）の粘性温度を上回る温度で前記構造を熱処理し、前記緩和または擬似緩和層を得るステップと、を具備し、
   ステップ（ｂ）とステップ（ｃ）とを、前記歪み層（２）から大気中へＧｅが拡散することを防止するために、前記歪み層（２）の露出前に行い、
   ステップ（ｅ）は、前記第２のガラス質層（８）の形成中、あるいは、その後に連続して行うことを特徴とする、方法。
2. ステップ（ｅ）より後に、前記第２のガラス質層（８）を除去するステップをさらに含むことを特徴とする、請求項１に記載の方法。
3. 半導体材料から選ばれた材料の前記緩和または擬似緩和層（２’）の上にＳｉ結晶を成長させる最終ステップをさらに含むことを特徴とする、請求項２に記載の方法。
4. 前記ガラス質層（４）を前記受け入れ基板（７）の上で形成すること、および本方法がステップ（ｃ）より前に、厚みが前記歪み層（２）の厚みに満たない薄層を前記歪み層（２）の上で形成するステップをさらに含むことを特徴とする、請求項１から請求項３のいずれかに記載の方法。
5. ステップ（ｂ）が以下の２つの連続する操作、すなわち：
   （ｂ１）前記歪み層の上で半導体材料層を成長させる操作；
   （ｂ２）ステップ（ｂ１）で形成した層の少なくとも一部分を、粘性温度から粘性を帯びるＳｉＯ_２に変換し、その結果前記ガラス質層を形成する被制御処理を実行する操作を含むことを特徴とする、請求項１から請求項４のいずれかに記載の方法。
6. ステップ（ｅ）の熱処理は、前記受け入れ基板（７）と前記ガラス質層との間の接合を強めるために適用されることを特徴とする、請求項１から請求項５のいずれかに記載の方法。
7. 前記受け入れ基板（７）上にＳｉＯ_２からなる接合層を形成するステップをさらに備えたことを特徴とする、請求項６に記載の方法。
8. ステップ（ｄ）の材料除去を、前記ドナー基板（１）内にある脆化エリアにおける、表面層（１Ｂ）の厚みに近い深さにてエネルギーを供給することによる分離によって達成することを特徴とする、請求項１から請求項７のいずれかに記載の方法。
9. ステップ（ｃ）より前に、前記ドナー基板（１）の中に原子種を注入することによって前記脆化エリアを形成するステップをさらに含むことを特徴とする、請求項８に記載の方法。
10. ステップ（ａ）より前に、ドナー基板（１）を形成するステップをさらに含むことを特徴とし、前記ステップは以下の操作、すなわち：
    結晶性保持基板（１Ａ）の上で有孔層（６）を形成する操作と；
    前記有孔層（６）の上で結晶層（１Ｂ）を成長させる操作と、を含み；
    その全体［保持基板（１Ａ）＼有孔層（６）＼結晶層（１Ｂ）］が前記ドナー基板（１）に当り、前記有孔層（６）が前記ドナー基板（１）内の脆化エリアにあたる、請求項８に記載の方法。
11. ステップ（ｄ）の材料除去が選択的化学エッチングを含むことを特徴とする、請求項１から請求項１０のいずれかに記載の方法。
12. ステップ（ｂ）で形成する前記ガラス質層（４）が電気的に絶縁することを特徴とする、請求項１から請求項１１のいずれかに記載の方法。
13. ステップ（ｂ）で形成する前記ガラス質層（４）がＳｉＯ_２であることを特徴とする、請求項１２に記載の方法。
14. 前記ドナー基板（１）がＳｉであること；および
    前記歪み層（２）がＳｉ_１−ｘＧｅ_ｘであることを特徴とする、請求項１から請求項１３のいずれかに記載の方法。
15. 前記ドナー基板（１）がＳｉバルク保持基板（１−１）と、ＳｉからＳｉ_１−ｚＧｅ_ｚにかけて格子パラメータを適合するバッファ構造（１−２、１−３）とを備えること；
    前記歪み層（２）がＳｉ歪み層（２−１）とｘ＞ｚのＳｉ_１−ｘＧｅ_ｘ歪み層（２−２）とを備えることを特徴とする、請求項１から請求項１４のいずれかに記載の方法。
16. ステップ（ｂ１）で成長させる層がＳｉであること；
    ステップ（ｂ２）で施す被制御処理が、ステップ（ｂ１）で形成した前記層のＳｉの少なくとも一部分をＳｉＯ_２に変換し、その結果前記ＳｉＯ_２ガラス質層（４）を形成する被制御熱酸化処理であることを特徴とする、請求項５、請求項１３、請求項１４または１５に記載の方法。
17. 前記ドナー基板（１）がＳｉであり、前記被制御処理が、前記表面層（１Ｂ）におけるＳｉの少なくとも一部分をＳｉＯ_２に変換し、その結果前記第２のＳｉＯ_２ガラス質層を形成する被制御熱酸化処理であることを特徴とする、請求項５、請求項１３から請求項１５のいずれかに記載の方法。
18. ステップ（ｅ）より後に、フッ化水素酸に基づく化学処理により前記第２のガラス質層（８）を除去するステップをさらに含むことを特徴とする、請求項１７に記載の方法。
19. 前記第２のガラス質層（８）の除去より後の前記構造上での成長に用いる材料がＳｉであることを特徴とする、請求項３に記載の方法。
20. ステップ（ｂ）で形成するガラス質層（４）が電気的に絶縁すること、および形成された前記構造が絶縁体上半導体構造であることを特徴とし、該絶縁体上半導体構造の半導体部分がステップ（ｅ）で緩和または擬似緩和された歪み層（２）を備える、請求項１から請求項１９のいずれかに記載の方法。
21. 前記緩和または擬似緩和層（２’）上に層をエピタキシャル成長させることをさらに含むことを特徴とする、請求項１から請求項１９のいずれかに記載の方法。

Images