JP4821339B2 - Bidirectional pulse signal transmission circuit and isolated switching power supply - Google Patents

Bidirectional pulse signal transmission circuit and isolated switching power supply Download PDF

Info

Publication number
JP4821339B2
JP4821339B2 JP2006022754A JP2006022754A JP4821339B2 JP 4821339 B2 JP4821339 B2 JP 4821339B2 JP 2006022754 A JP2006022754 A JP 2006022754A JP 2006022754 A JP2006022754 A JP 2006022754A JP 4821339 B2 JP4821339 B2 JP 4821339B2
Authority
JP
Japan
Prior art keywords
pulse signal
circuit
primary
transformer
primary side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006022754A
Other languages
Japanese (ja)
Other versions
JP2007209082A (en
Inventor
匡彦 松本
英人 諸見里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006022754A priority Critical patent/JP4821339B2/en
Publication of JP2007209082A publication Critical patent/JP2007209082A/en
Application granted granted Critical
Publication of JP4821339B2 publication Critical patent/JP4821339B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

この発明は、1つのパルストランスを用いて1次−2次間でパルス信号を双方向に伝送する双方向パルス信号伝送回路およびそれを備えた絶縁型スイッチング電源装置に関するものである。   The present invention relates to a bidirectional pulse signal transmission circuit that bidirectionally transmits a pulse signal between a primary and a secondary using a single pulse transformer, and an insulated switching power supply device including the bidirectional pulse signal transmission circuit.

従来の同期整流型のフォワードコンバータが特許文献1に開示されている。図1にその特許文献1に開示されている同期整流型のフォワードコンバータの回路を示す。   A conventional synchronous rectification type forward converter is disclosed in Patent Document 1. FIG. 1 shows a circuit of a synchronous rectification type forward converter disclosed in Patent Document 1.

この図1に示す回路では、トランス104の1次側の主スイッチ素子102がオンすると2次側の整流側同期整流素子105がトランス104の2次巻線104bに発生する電圧によってオンし、逆に、転流側同期整流素子106がオフする。ここで転流側同期整流素子106がオフするタイミングが遅れると、2つのスイッチ素子105,106を通る短絡経路が形成されてしまうので、トランス104の3次巻線104cに直列にスイッチ素子107を設け、1次側の主スイッチ素子102をオンするタイミングで、パルストランス111を介した制御信号でスイッチ素子107をオンさせるように構成している。   In the circuit shown in FIG. 1, when the primary switch element 102 on the primary side of the transformer 104 is turned on, the secondary rectifier side synchronous rectifier element 105 is turned on by the voltage generated in the secondary winding 104b of the transformer 104, and vice versa. At the same time, the commutation side synchronous rectifier 106 is turned off. Here, if the timing at which the commutation-side synchronous rectifying element 106 is turned off is delayed, a short-circuit path passing through the two switch elements 105 and 106 is formed. Therefore, the switch element 107 is connected in series with the tertiary winding 104c of the transformer 104. The switch element 107 is turned on by a control signal via the pulse transformer 111 at the timing when the primary side main switch element 102 is turned on.

この構成によって、1次側の主スイッチ素子102がオンする直前に転流側同期整流素子106の寄生容量の電荷がスイッチ素子107を介して引き抜かれ、転流側同期整流素子106が速やかにオフするので短絡が防止される。
特許第3339452号公報
With this configuration, the charge of the parasitic capacitance of the commutation side synchronous rectification element 106 is extracted through the switch element 107 immediately before the primary side main switch element 102 is turned on, and the commutation side synchronous rectification element 106 is quickly turned off. Therefore, a short circuit is prevented.
Japanese Patent No. 3339452

通常、1つのパルストランス(1つのコアに、1次側用と2次側用にそれぞれ1つ以上の巻線を設けた絶縁トランス)を用いた信号伝送回路においては、上記特許文献1に示されているように一方通行の信号伝送が行われる。1次側の回路から2次側の回路へ信号伝送するだけでなく、2次側の回路から1次側の回路へも信号伝送が必要な場合は、それぞれに個別のパルストランスを用いることになる。   Usually, in a signal transmission circuit using one pulse transformer (an insulating transformer in which one core is provided with one or more windings for a primary side and a secondary side in one core), the above-mentioned Patent Document 1 discloses. As shown, one-way signal transmission is performed. When signal transmission is required not only from the primary side circuit to the secondary side circuit but also from the secondary side circuit to the primary side circuit, an individual pulse transformer is used for each. Become.

しかし、パルストランスの数が増えれば当然ながら回路基板の面積が増え、その分のコストが上昇し、装置全体が大型化する。特に、安全規格で定められた1次−2次間耐圧を満たす高耐圧パルストランスが必要な場合は絶縁構造に工夫が必要であり、形状が大きく、高価であるので尚更である。   However, as the number of pulse transformers increases, the area of the circuit board increases as a matter of course, the cost increases accordingly, and the entire apparatus increases in size. In particular, when a high voltage pulse transformer satisfying the primary-secondary breakdown voltage defined by the safety standard is required, the insulation structure needs to be devised, and the shape is large and expensive.

そこで、この発明の目的は、1つのパルストランスを用いて双方向の信号伝送を行う双方向パルス信号伝送回路およびそれを備えた絶縁型スイッチング電源装置を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a bidirectional pulse signal transmission circuit that performs bidirectional signal transmission using a single pulse transformer, and an insulated switching power supply device including the bidirectional pulse signal transmission circuit.

上記課題を解決するために、この発明の双方向パルス信号伝送回路は次のように構成する。
パルストランスの1次側に1次側パルス信号送信部(71)と1次側パルス信号受信部(72)とを備え、前記パルストランスの2次側に2次側パルス信号送信部(81)と2次側パルス信号受信部(82)とを備え、
前記1次側パルス信号送信部(71)は前記パルストランスの1次側コイルに1次側パルス信号を入力する回路からなり、
前記1次側パルス信号受信部(72)は前記1次側パルス信号送信部(71)からの前記1次側パルス信号が入力されていない状態で前記パルストランスの1次側コイルに発生する、前記1次側パルス信号送信部からの前記1次側パルス信号とは逆極性の信号を入力する回路からなり、
前記2次側パルス信号送信部(81)は前記パルストランスの2次側コイルに2次側パルス信号を入力する回路からなり、
前記2次側パルス信号受信部(82)は前記2次側パルス信号送信部(81)からの前記2次側パルス信号が入力されていない状態で前記パルストランスの2次側コイルに発生する、前記2次側パルス信号送信部からの前記2次側パルス信号とは逆極性の信号を入力する回路で構成され、
前記1次側パルス信号および前記2次側パルス信号は、所定周期で互いに位相が異なるタイミングで生じるものとする。
このようにして1つのパルストランスを用いて1次−2次間でパルス信号を双方向に伝送可能とする。
In order to solve the above problems, the bidirectional pulse signal transmission circuit of the present invention is configured as follows.
A primary side pulse signal transmitter (71) and a primary side pulse signal receiver (72) are provided on the primary side of the pulse transformer, and a secondary side pulse signal transmitter (81) is provided on the secondary side of the pulse transformer. And a secondary side pulse signal receiver (82),
The primary side pulse signal transmission unit (71) is composed of a circuit for inputting a primary side pulse signal to the primary side coil of the pulse transformer,
The primary side pulse signal receiving unit (72) is generated in the primary side coil of the pulse transformer in a state where the primary side pulse signal from the primary side pulse signal transmitting unit (71) is not inputted . A circuit for inputting a signal having a polarity opposite to that of the primary side pulse signal from the primary side pulse signal transmission unit ;
The secondary side pulse signal transmitter (81) comprises a circuit for inputting a secondary side pulse signal to a secondary side coil of the pulse transformer,
The secondary pulse signal receiver (82) is generated in the secondary coil of the pulse transformer in a state where the secondary pulse signal from the secondary pulse signal transmitter (81) is not input . The secondary side pulse signal from the secondary side pulse signal transmission unit is composed of a circuit for inputting a signal having a polarity opposite to that of the secondary side pulse signal ,
The primary-side pulse signal and the secondary-side pulse signal are generated at timings that are different from each other in a predetermined cycle.
In this way, a pulse signal can be transmitted bidirectionally between the primary and secondary using a single pulse transformer.

前記パルストランスの1次側コイルと2次側コイルの少なくとも一方は単一の巻線であってもよい、すなわち1次側コイルに1次側パルス信号送信部と1次側パルス信号受信部の両方を接続してもよく、または2次側コイルに2次側パルス信号送信部と2次側パルス信号受信部の両方を接続してもよい。   At least one of the primary side coil and the secondary side coil of the pulse transformer may be a single winding, that is, the primary side pulse signal transmitting unit and the primary side pulse signal receiving unit are connected to the primary side coil. Both may be connected, or both the secondary pulse signal transmitter and the secondary pulse signal receiver may be connected to the secondary coil.

前記1次側パルス信号および前記2次側パルス信号は、例えば所定周期でのタイミング(位相)に情報を持つ。   The primary side pulse signal and the secondary side pulse signal have information at timing (phase) in a predetermined cycle, for example.

また、この発明の絶縁型スイッチング電源装置は次のように構成する。
少なくとも1次側コイルと2次側コイルとを有する電力伝送トランスと、該電力伝送トランスの1次側コイルに対する直流入力または交流成分を含む直流入力をスイッチングして交流に変換する主スイッチ素子を有する1次回路と、前記電力伝送トランスの2次側コイルからの出力を整流平滑する整流平滑回路を有する2次回路と、請求項1〜のうちいずれかに記載の双方向パルス信号伝送回路とを備え、
前記双方向パルス信号伝送回路で、前記1次回路で発生した制御信号(タイミング信号)を前記2次回路へ伝送し、前記2次回路で発生した制御信号を前記1次回路へ伝送する。
The insulated switching power supply device of the present invention is configured as follows.
A power transmission transformer having at least a primary side coil and a secondary side coil, and a main switch element that switches a direct current input or a direct current input including an alternating current component to the primary side coil of the power transmission transformer to convert it into an alternating current. The secondary circuit which has a primary circuit, the rectification smoothing circuit which rectifies and smooths the output from the secondary side coil of the said electric power transmission transformer, The bidirectional | two-way pulse signal transmission circuit in any one of Claims 1-3 , With
The bidirectional pulse signal transmission circuit transmits a control signal (timing signal) generated in the primary circuit to the secondary circuit, and transmits a control signal generated in the secondary circuit to the primary circuit.

この発明によれば、次のような効果を奏する。
1つのパルストランスを、1次側から2次側への1次側パルス信号の伝送と、2次側から1次側への2次側パルス信号の伝送とに兼用するので、本来2個のパルストランスが必要な1次−2次間双方向のパルス信号伝送を1個のパルストランスで実現できる。その結果、双方向パルス信号伝送回路およびそれを備えた絶縁型スイッチング電源装置の小型・低コスト化が可能となる。
According to the present invention, the following effects can be obtained.
Since one pulse transformer is used both for transmission of the primary side pulse signal from the primary side to the secondary side and transmission of the secondary side pulse signal from the secondary side to the primary side, Bidirectional pulse signal transmission that requires a pulse transformer can be realized with a single pulse transformer. As a result, it is possible to reduce the size and cost of the bidirectional pulse signal transmission circuit and the insulated switching power supply device including the bidirectional pulse signal transmission circuit.

《第1の実施形態》
第1の実施形態に係る双方向パルス信号伝送回路について図2・図3を基に説明する。
図2は第1の実施形態に係る双方向パルス信号伝送回路の回路図、図3はその各点の波形図である。
<< First Embodiment >>
A bidirectional pulse signal transmission circuit according to the first embodiment will be described with reference to FIGS.
FIG. 2 is a circuit diagram of the bidirectional pulse signal transmission circuit according to the first embodiment, and FIG. 3 is a waveform diagram at each point.

この双方向パルス信号伝送回路は、1次巻線(1次側コイル)48Aおよび2次巻線(2次側コイル)48Bを有するパルストランス48を備えている。このパルストランス48の1次側には、1次側電源端子37、1次側パルス信号入力端38、1次側グランド39、1次側パルス信号出力端40を設けている。またパルストランス48の2次側には、2次側電源端子50、2次側パルス信号入力端51、2次側グランド52および2次側パルス信号出力端49を設けている。   This bidirectional pulse signal transmission circuit includes a pulse transformer 48 having a primary winding (primary coil) 48A and a secondary winding (secondary coil) 48B. On the primary side of the pulse transformer 48, a primary side power supply terminal 37, a primary side pulse signal input terminal 38, a primary side ground 39, and a primary side pulse signal output terminal 40 are provided. On the secondary side of the pulse transformer 48, a secondary side power supply terminal 50, a secondary side pulse signal input terminal 51, a secondary side ground 52, and a secondary side pulse signal output terminal 49 are provided.

図2に示すように、1次側電源入力端子37と1次側グランド39との間にNPNトランジスタ45とPNPトランジスタ46の直列回路を接続している。このNPNトランジスタ45とPNPトランジスタ46のベース同士を共通に接続し、その接続点と1次側パルス信号入力端38との間にコンデンサ41および抵抗42の並列回路を接続している。PNPトランジスタ46のエミッタ・コレクタ間にはコレクタからエミッタへの方向を順方向とするダイオード63を接続している。   As shown in FIG. 2, a series circuit of an NPN transistor 45 and a PNP transistor 46 is connected between the primary side power input terminal 37 and the primary side ground 39. The bases of the NPN transistor 45 and the PNP transistor 46 are connected in common, and a parallel circuit of a capacitor 41 and a resistor 42 is connected between the connection point and the primary side pulse signal input terminal 38. A diode 63 having a forward direction from the collector to the emitter is connected between the emitter and collector of the PNP transistor 46.

上記2つのトランジスタ45,46の接続点と1次側パルス信号出力端40との間にパルストランス48の1次巻線48Aを接続している。1次側パルス信号出力端40と1次側グランド39との間にはNチャンネルMOSFET47を接続している。このFET47のゲートと1次側パルス信号入力端38との間にはコンデンサ43を接続し、FET47のゲートと1次側グランド39との間に抵抗44を接続している。   A primary winding 48A of the pulse transformer 48 is connected between the connection point of the two transistors 45 and 46 and the primary pulse signal output terminal 40. An N-channel MOSFET 47 is connected between the primary side pulse signal output terminal 40 and the primary side ground 39. A capacitor 43 is connected between the gate of the FET 47 and the primary side pulse signal input terminal 38, and a resistor 44 is connected between the gate of the FET 47 and the primary side ground 39.

この例では、パルストランス48の1次側の回路と2次側の回路は対称形をなしている。すなわち、2次側電源端子50と2次側グランド52との間にNPNトランジスタ54とPNPトランジスタ55の直列回路を接続している。このNPNトランジスタ54とPNPトランジスタ55のベース同士を共通に接続し、その接続点と2次側パルス信号入力端51との間にコンデンサ56および抵抗57の並列回路を接続している。PNPトランジスタ55のエミッタ・コレクタ間にはコレクタからエミッタへの方向を順方向とするダイオード64を接続している。上記2つのトランジスタ54,55の接続点と2次側パルス信号出力端49との間にパルストランス48の2次巻線48Bを接続している。2次側パルス信号出力端49と2次側グランド52との間にはNチャンネルMOSFET53を接続している。このFET53のゲートと2次側パルス信号入力端51との間にはコンデンサ58を接続し、FET53のゲートと2次側グランド52との間に抵抗59を接続している。   In this example, the primary side circuit and the secondary side circuit of the pulse transformer 48 are symmetrical. That is, a series circuit of an NPN transistor 54 and a PNP transistor 55 is connected between the secondary power supply terminal 50 and the secondary ground 52. The bases of the NPN transistor 54 and the PNP transistor 55 are connected in common, and a parallel circuit of a capacitor 56 and a resistor 57 is connected between the connection point and the secondary pulse signal input terminal 51. A diode 64 having a forward direction from the collector to the emitter is connected between the emitter and collector of the PNP transistor 55. A secondary winding 48B of the pulse transformer 48 is connected between the connection point of the two transistors 54 and 55 and the secondary pulse signal output terminal 49. An N-channel MOSFET 53 is connected between the secondary side pulse signal output terminal 49 and the secondary side ground 52. A capacitor 58 is connected between the gate of the FET 53 and the secondary side pulse signal input terminal 51, and a resistor 59 is connected between the gate of the FET 53 and the secondary side ground 52.

まず、1次側パルス信号出力端40と1次側グランド39との間、および、2次側パルス信号出力端49と2次側グランド52との間にはそれぞれ所定の負荷が接続されているものとする。   First, predetermined loads are respectively connected between the primary side pulse signal output terminal 40 and the primary side ground 39 and between the secondary side pulse signal output terminal 49 and the secondary side ground 52. Shall.

1次側パルス信号入力端38と2次側パルス信号入力端51のどちらからもパルス信号が入力されていない状態においては、NPNトランジスタ45,54はベース電位が低いのでいずれもオフ状態である。また、1次側パルス信号出力端40から1次側パルス信号入力端38を見たとき、PNPトランジスタ46のエミッタ−ベース間は順方向である。同様に、2次側パルス信号出力端49から2次側パルス信号入力端51を見たとき、PNPトランジスタ55のエミッタ−ベース間は順方向である。そのため、1次側パルス信号出力端40および2次側パルス信号出力端49の電位はいずれもグランドレベルである。また、FET47,53は、それらのゲート電位がグランドレベルであるのでいずれもオフ状態である。   In a state where no pulse signal is input from either the primary side pulse signal input terminal 38 or the secondary side pulse signal input terminal 51, the NPN transistors 45 and 54 are both in the off state because the base potential is low. Further, when the primary pulse signal input terminal 38 is viewed from the primary pulse signal output terminal 40, the emitter-base of the PNP transistor 46 is in the forward direction. Similarly, when the secondary pulse signal input terminal 51 is viewed from the secondary pulse signal output terminal 49, the emitter-base of the PNP transistor 55 is in the forward direction. Therefore, the potentials of the primary side pulse signal output terminal 40 and the secondary side pulse signal output terminal 49 are both at the ground level. The FETs 47 and 53 are both off because their gate potential is at the ground level.

ここで、1次側パルス信号入力端38からパルス信号が入力されると、信号がHレベル(ハイレベル)の間だけトランジスタ45がオンになる。コンデンサ43および抵抗44を介してパルス信号が印加されることによってFET47も一時的にオンになる。トランジスタ46は、エミッタ電位が上昇するものの、ベース電位も上昇するためにオフのままである。そのため、1次側電源端子37からトランジスタ45、1次巻線(1次側コイル)48A、FET47を経由する電流が流れる。   Here, when a pulse signal is input from the primary side pulse signal input terminal 38, the transistor 45 is turned on only while the signal is at the H level (high level). When a pulse signal is applied through the capacitor 43 and the resistor 44, the FET 47 is also temporarily turned on. Although the emitter potential increases, the transistor 46 remains off because the base potential also increases. Therefore, a current flows from the primary power supply terminal 37 through the transistor 45, the primary winding (primary coil) 48A, and the FET 47.

なお、この電流が流れても1次側パルス信号出力端40の電位はグランドレベルのままである。すなわちパルス信号を受信することはない。   Even when this current flows, the potential of the primary side pulse signal output terminal 40 remains at the ground level. That is, no pulse signal is received.

また、1次巻線48Aの両端電圧(1次側パルス信号出力端40を基準にした電圧)は、その1次巻線48Aに電流が流れている間だけHレベルになる。   The voltage across the primary winding 48A (voltage based on the primary pulse signal output terminal 40) is at the H level only while the current flows through the primary winding 48A.

一方、1次巻線48Aに流れる電流によって2次巻線(2次側コイル)48Bには、グランドからトランジスタ55に並列に接続されたダイオード64を介して2次側パルス信号出力端49に至る電流が流れる。なお、このときトランジスタ54、FET53はオフのままである。その結果、2次側パルス信号出力端49にパルス電圧が発生する。   On the other hand, the secondary winding (secondary side coil) 48B reaches the secondary side pulse signal output terminal 49 from the ground through the diode 64 connected in parallel to the transistor 55 by the current flowing through the primary winding 48A. Current flows. At this time, the transistor 54 and the FET 53 remain off. As a result, a pulse voltage is generated at the secondary side pulse signal output terminal 49.

なお、2次巻線48Bの両端電圧(2次側パルス信号出力端49を基準にした電圧)は、反対側(トランジスタ55のエミッタ)の電位がグランドレベルであるので、電流が流れている間だけ負の電圧になる。   Note that the voltage across the secondary winding 48B (the voltage based on the secondary pulse signal output terminal 49) has a ground level at the opposite side (emitter of the transistor 55), so that the current flows. Only negative voltage.

この双方向パルス信号伝送回路は1次―2次が対称形であるため、2次側から1次側へのパルス信号伝送時も上述の場合と同じ動作になる。したがって、2次側パルス信号入力端51からパルス信号が入力されている間は、1次巻線48Aの両端電圧(1次側パルス信号出力端40を基準にした電圧)は、反対側(トランジスタ46のエミッタ)の電位がグランドレベルであるので、電流が流れている間だけ負の電圧になる。   Since this bidirectional pulse signal transmission circuit is symmetrical between the primary and secondary sides, the same operation as described above is performed when transmitting a pulse signal from the secondary side to the primary side. Therefore, while the pulse signal is input from the secondary side pulse signal input terminal 51, the voltage across the primary winding 48A (the voltage based on the primary side pulse signal output terminal 40) is the opposite side (transistor 46 emitter) is at the ground level, so it becomes a negative voltage only while the current is flowing.

また、2次巻線48Bの両端電圧(2次側パルス信号出力端49を基準にした電圧)は2次巻線48Bに電流が流れている間だけHレベルになる。   Further, the voltage across the secondary winding 48B (voltage based on the secondary pulse signal output terminal 49) is at the H level only while the current flows through the secondary winding 48B.

このように、1次巻線48Aと2次巻線48Bの両端電圧は、パルス信号の伝送方向が逆になると逆極性(逆方向の波形変化)のパルス状になる。   In this way, the voltage across the primary winding 48A and the secondary winding 48B becomes a pulse with reverse polarity (reverse waveform change) when the transmission direction of the pulse signal is reversed.

次に、図3の各部電圧波形に従って回路動作を説明する。
タイミングt1において、1次側パルス信号入力端38から1次パルス信号が入力されると、上述したとおり、2次側パルス信号出力端49に、1次回路から伝送されたパルス信号が出力される。
Next, the circuit operation will be described according to the voltage waveform of each part in FIG.
When the primary pulse signal is input from the primary side pulse signal input terminal 38 at the timing t1, the pulse signal transmitted from the primary circuit is output to the secondary side pulse signal output terminal 49 as described above. .

タイミングt2において、2次側パルス信号入力端51からパルス信号が入力されると、上述したとおり、1次側パルス信号出力端40に、2次回路から伝送されたパルス信号が出力される。   When the pulse signal is input from the secondary side pulse signal input terminal 51 at the timing t2, the pulse signal transmitted from the secondary circuit is output to the primary side pulse signal output terminal 40 as described above.

前述の動作により、1次側回路の1次側パルス信号送信部から送信されたパルス信号が2次側回路の2次側パルス信号出力端に出力され、2次側回路の2次側パルス信号送信部から送信されたパルス信号が1次側回路の1次側パルス信号出力端に出力されるので、1つのパルストランス48で1次−2次間の双方向伝送が可能である。   By the above-described operation, the pulse signal transmitted from the primary side pulse signal transmission unit of the primary side circuit is output to the secondary side pulse signal output terminal of the secondary side circuit, and the secondary side pulse signal of the secondary side circuit is output. Since the pulse signal transmitted from the transmission unit is output to the primary side pulse signal output terminal of the primary side circuit, bidirectional transmission between the primary and secondary can be performed by one pulse transformer 48.

但し、1次回路から2次回路にパルス信号を伝送しても、NチャネルMOSFET53がオンしていると、PNPトランジスタ55→パルストランスの2次巻線48B→NチャネルMOSFET53のループで短絡するので、2次側パルス信号出力端49からパルス信号を出力できない。同様に、2次回路から1次回路にパルス信号を伝送しても、NチャネルMOSFET47がオンしていると、PNPトランジスタ46→パルストランス1次巻線48A→NチャネルMOSFET47のループで短絡するので、1次側パルス信号出力端40からパルス信号を出力できない。すなわち、1次回路から2次回路に伝送するパルス信号と、2次回路から1次回路に伝送するパルス信号との発生タイミングが重なってしまうと、伝送できなくなるので、互いの位相をずらして伝送する。   However, even if a pulse signal is transmitted from the primary circuit to the secondary circuit, if the N-channel MOSFET 53 is turned on, the PNP transistor 55 → the secondary winding 48B of the pulse transformer → the N-channel MOSFET 53 is short-circuited. A pulse signal cannot be output from the secondary side pulse signal output terminal 49. Similarly, even if a pulse signal is transmitted from the secondary circuit to the primary circuit, if the N-channel MOSFET 47 is on, a short circuit occurs in the loop of the PNP transistor 46 → the pulse transformer primary winding 48A → the N-channel MOSFET 47. A pulse signal cannot be output from the primary side pulse signal output terminal 40. In other words, if the generation timing of the pulse signal transmitted from the primary circuit to the secondary circuit and the pulse signal transmitted from the secondary circuit to the primary circuit overlap, transmission is impossible, so transmission is performed with the phases shifted from each other. To do.

なお、図3に示したように、1次回路から2次回路に伝送する信号と、2次回路から1次回路に伝送する信号はパルストランス48に対して逆極性になっている。1次側パルス信号入力端38からパルス信号が入力されない期間において、パルストランスの1次巻線48Aは、NチャネルMOSFET47のソースからドレイン方向には、NチャネルMOSFET47の寄生ダイオード→パルストランス1次巻線48A→PNPトランジスタ46の流路があり、短絡されている。同様に、2次側パルス信号入力端51からパルス信号が入力されていない期間において、パルストランス2次巻線48Bは、NチャネルMOSFET53のソースからドレイン方向には、NチャネルMOSFET53の寄生ダイオード→パルストランス2次巻線48B→PNPトランジスタ55の流路があり、短絡されている。このようにパルス信号を発生しない期間は、パルス信号の送信部側のパルストランス48のコイル両端が短絡されるので、外来ノイズの影響を受けにくくなる。   As shown in FIG. 3, the signal transmitted from the primary circuit to the secondary circuit and the signal transmitted from the secondary circuit to the primary circuit have opposite polarities with respect to the pulse transformer 48. During a period in which no pulse signal is input from the primary pulse signal input terminal 38, the primary winding 48A of the pulse transformer is in the direction from the source to the drain of the N-channel MOSFET 47, the parasitic diode of the N-channel MOSFET 47 → the primary winding of the pulse transformer. There is a flow path of line 48A → PNP transistor 46, which is short-circuited. Similarly, during a period in which no pulse signal is input from the secondary pulse signal input terminal 51, the pulse transformer secondary winding 48B has a parasitic diode → pulse of the N-channel MOSFET 53 in the direction from the source to the drain of the N-channel MOSFET 53. There is a flow path of the transformer secondary winding 48B → PNP transistor 55, which is short-circuited. In this way, during the period when the pulse signal is not generated, both ends of the coil of the pulse transformer 48 on the pulse signal transmission unit side are short-circuited, so that it is not easily affected by external noise.

この第1の実施形態で示した双方向パルス信号伝送回路において、1次回路から2次回路へ伝送するパルス信号、および2次回路から1次回路へ伝送するパルス信号の伝送タイミングを所定周期に対する特定のタイミングを指定するタイミング信号として使用できる。   In the bidirectional pulse signal transmission circuit shown in the first embodiment, the transmission timings of the pulse signal transmitted from the primary circuit to the secondary circuit and the pulse signal transmitted from the secondary circuit to the primary circuit with respect to a predetermined cycle It can be used as a timing signal for designating a specific timing.

また、1次側電源端子37と2次側電源端子50の電圧を調整可能に構成すれば、1次側から2次側へ伝送するパルス信号と2次側から1次側へ伝送するパルス信号の振幅が調整できるので、振幅変調によって1次−2次間の情報交換を行うことも可能である。   Further, if the voltage of the primary power supply terminal 37 and the secondary power supply terminal 50 is configured to be adjustable, a pulse signal transmitted from the primary side to the secondary side and a pulse signal transmitted from the secondary side to the primary side. Therefore, it is possible to exchange information between primary and secondary by amplitude modulation.

《第2の実施形態》
次に、第2の実施形態に係る絶縁スイッチ電源装置について図4・図5を基に説明する。
図4は第2の実施形態に係る絶縁スイッチ電源装置の回路図、図5はその各点の波形図である。
<< Second Embodiment >>
Next, an insulated switch power supply device according to a second embodiment will be described with reference to FIGS.
FIG. 4 is a circuit diagram of an insulated switch power supply device according to the second embodiment, and FIG. 5 is a waveform diagram at each point.

この第2の実施形態は、フォワードコンバータの制御回路に第1の実施形態で示した双方向パルス信号伝送回路を備え、主スイッチのオンタイミングを1次回路から2次回路に伝送し、主スイッチをオフすべきタイミングを2次回路から1次回路に伝送するようにしたものである。   In the second embodiment, the control circuit of the forward converter includes the bidirectional pulse signal transmission circuit shown in the first embodiment, and the on-timing of the main switch is transmitted from the primary circuit to the secondary circuit. Is transmitted from the secondary circuit to the primary circuit.

電力伝送トランス4には1次巻線4A、2次巻線4B、3次巻線4Cを備えている。1次巻線4Aには直列に主スイッチ素子5を接続し、入力端子1,2の間にコンデンサ3を接続している。電力伝送トランス4の2次巻線4Bには直列にチョークコイル9および整流スイッチ素子6を接続し、出力端子10,11の間には平滑コンデンサ12を接続している。また、チョークコイル9と平滑コンデンサ12とともにループを構成し、チョークコイル9の励磁エネルギの放出時の転流経路となる位置に転流スイッチ素子7を設けている。   The power transmission transformer 4 includes a primary winding 4A, a secondary winding 4B, and a tertiary winding 4C. A main switch element 5 is connected in series to the primary winding 4A, and a capacitor 3 is connected between the input terminals 1 and 2. A choke coil 9 and a rectifying switch element 6 are connected in series to the secondary winding 4 </ b> B of the power transmission transformer 4, and a smoothing capacitor 12 is connected between the output terminals 10 and 11. Further, the choke coil 9 and the smoothing capacitor 12 constitute a loop, and the commutation switch element 7 is provided at a position serving as a commutation path when the excitation energy of the choke coil 9 is released.

図4に示すように、直流入力電源の+入力1と−入力(グランド)2との間に電力伝送トランス4の1次巻線4Aおよび主スイッチ素子5の直列回路を接続している。また、この2つの入力1−2の間にコンデンサ3を接続している。   As shown in FIG. 4, a series circuit of a primary winding 4 </ b> A of a power transmission transformer 4 and a main switch element 5 is connected between a + input 1 and a −input (ground) 2 of a DC input power supply. A capacitor 3 is connected between the two inputs 1-2.

主スイッチ素子5のゲートにはANDゲート20、インバータ14,15、NORゲート60、MOSFET47,21、コンデンサ19,43,62、抵抗16,18,23,61,44、ダイオード17,22からなる1次側の制御回路を接続している。   The gate of the main switch element 5 is composed of AND gate 20, inverters 14 and 15, NOR gate 60, MOSFETs 47 and 21, capacitors 19, 43 and 62, resistors 16, 18, 23, 61 and 44, and diodes 17 and 22. The control circuit on the next side is connected.

上記インバータ14,15、コンデンサ19、抵抗16,18、ダイオード17によって発振回路(マルチバイブレータ)13を構成している。   The inverters 14 and 15, the capacitor 19, the resistors 16 and 18, and the diode 17 constitute an oscillation circuit (multivibrator) 13.

抵抗61およびコンデンサ62からなる積分回路とNORゲート60で1次側パルス信号を生成している。また、この1次側パルス信号をコンデンサ43と抵抗44を介してFET47のゲートに印加することによってパルストランス48の1次巻線48Aの電流経路を構成している。このような矩形波状のパルス信号であっても2次側に伝えられればMOSFET65をオンできる。   A primary side pulse signal is generated by an integration circuit including a resistor 61 and a capacitor 62 and a NOR gate 60. Further, the primary side pulse signal is applied to the gate of the FET 47 through the capacitor 43 and the resistor 44 to constitute a current path of the primary winding 48A of the pulse transformer 48. Even if such a rectangular wave pulse signal is transmitted to the secondary side, the MOSFET 65 can be turned on.

出力端子10−11の間には、コンパレータ30、ANDゲート29、基準電圧源36、コンデンサ32,33,58、抵抗31,34,35,59、FET53からなる2次側の制御回路を設けている。   Between the output terminals 10-11, a secondary-side control circuit including a comparator 30, an AND gate 29, a reference voltage source 36, capacitors 32, 33, 58, resistors 31, 34, 35, 59, and an FET 53 is provided. Yes.

直流入力電源の+入力1−入力2の間に直流電圧が入力されると、主スイッチ素子5がスイッチング動作して直流が交流に変換され、電力伝送トランス4の1次巻線4Aから2次巻線4Bに交流電力が伝送される。図5の(1)は主スイッチ素子5のドレイン電圧、(2)はそのドレイン電流、(3)はそのゲート電圧の波形である。2次整流回路では整流スイッチ素子6、転流スイッチ素子7が相補的なタイミングで駆動されて交流を整流し、チョークコイル9の1次巻線9A、平滑コンデンサ12で平滑されて再度直流電力に変換され、+出力10、−出力11から出力される。   When a DC voltage is input between the + input 1 and the input 2 of the DC input power supply, the main switch element 5 performs a switching operation so that the DC is converted into AC, and the secondary winding from the primary winding 4A of the power transmission transformer 4 AC power is transmitted to the winding 4B. (1) in FIG. 5 is the drain voltage of the main switch element 5, (2) is the drain current, and (3) is the waveform of the gate voltage. In the secondary rectifier circuit, the rectifier switch element 6 and the commutation switch element 7 are driven at complementary timings to rectify the alternating current, and are smoothed by the primary winding 9A of the choke coil 9 and the smoothing capacitor 12 to become DC power again. It is converted and output from + output 10 and -output 11.

詳細な動作は次に述べるとおりである。
1次側の制御回路において、発振回路13は最大デューティ比で発振する(図5の(4),(5)参照)。
Detailed operation is as follows.
In the control circuit on the primary side, the oscillation circuit 13 oscillates with the maximum duty ratio (see (4) and (5) in FIG. 5).

図5に示したタイミングt1において、インバータ14の出力電圧(図5の(5)参照)がHレベルからLレベルに反転し、NORゲート60の第1入力がLになるが、第2入力もLレベルなので、NORゲート60出力電圧はLレベルからHレベルに反転する(図5の(6),(7)参照)。   At the timing t1 shown in FIG. 5, the output voltage of the inverter 14 (see (5) in FIG. 5) is inverted from the H level to the L level, and the first input of the NOR gate 60 becomes L, but the second input also Since it is at the L level, the output voltage of the NOR gate 60 is inverted from the L level to the H level (see (6) and (7) in FIG. 5).

NORゲート60の出力電圧がHレベルになると、コンデンサ43を通してNチャネルMOSFET47のゲートが充電されてオンし、NORゲート60出力→パルストランスの1次巻線48A→FET47→−入力2の経路で電流が流れる。これにより、パルストランス48の3次巻線48Cに現れるパルス信号電圧により、NチャネルMOSFET65のゲートが充電される。   When the output voltage of the NOR gate 60 becomes H level, the gate of the N-channel MOSFET 47 is charged through the capacitor 43 and is turned on, and the current flows through the NOR gate 60 output → the primary winding 48A of the pulse transformer → the FET 47 → the input 2 Flows. As a result, the gate of the N-channel MOSFET 65 is charged by the pulse signal voltage appearing at the tertiary winding 48C of the pulse transformer 48.

このFET65がオンすると、主スイッチ素子5のオフ期間に転流スイッチ素子7のゲートに蓄積された電荷が放電されてオフする。インバータ14の出力電圧のHレベルからLレベルへの反転により、インバータ15の出力電圧、すなわちANDゲート20の第1入力(図5の(4)参照)がLレベルからHレベルに反転する。ANDゲート20の第2入力であるNチャネルMOSFET21のドレイン電圧はインバータ14の出力電圧がHレベルの期間にダイオード22、抵抗23を通して充電されてHレベルになっているので、ANDゲート20の出力電圧がLレベルからHレベルに反転し、主スイッチ素子5がオンする。   When the FET 65 is turned on, the electric charge accumulated in the gate of the commutation switch element 7 during the off period of the main switch element 5 is discharged and turned off. By inverting the output voltage of the inverter 14 from the H level to the L level, the output voltage of the inverter 15, that is, the first input of the AND gate 20 (see (4) in FIG. 5) is inverted from the L level to the H level. Since the drain voltage of the N-channel MOSFET 21 which is the second input of the AND gate 20 is charged through the diode 22 and the resistor 23 during the period when the output voltage of the inverter 14 is at the H level, the drain voltage is at the H level. Is inverted from the L level to the H level, and the main switch element 5 is turned on.

インバータ14のH→L反転がインバータ15→ANDゲート20→主スイッチ素子5の経路で伝搬される間に、NORゲート60→パルストランス48→FET65→転流スイッチ素子7の経路でパルス信号も伝搬されて転流スイッチ素子7がオフするので、主スイッチ素子5のオン直前に転流スイッチ素子7がオフし、整流スイッチ素子6と転流スイッチ素子7によるループでの短絡電流が発生せず、高効率動作が可能になる。   While the H → L inversion of the inverter 14 is propagated through the path of the inverter 15 → the AND gate 20 → the main switch element 5, the pulse signal is also propagated through the path of the NOR gate 60 → the pulse transformer 48 → the FET 65 → the commutation switch element 7. Since the commutation switch element 7 is turned off, the commutation switch element 7 is turned off immediately before the main switch element 5 is turned on, and no short-circuit current in the loop caused by the rectifying switch element 6 and the commutation switch element 7 is generated. High efficiency operation becomes possible.

インバータ15のL→H反転の後、抵抗61、コンデンサ62の時定数回路を経てNORゲート60の第2入力がLレベルからHレベルに反転し(図5の(6)参照)、NORゲート60の出力がHレベルからLレベルに反転し、パルス信号が消滅する。   After the L → H inversion of the inverter 15, the second input of the NOR gate 60 is inverted from the L level to the H level through the time constant circuit of the resistor 61 and the capacitor 62 (see (6) in FIG. 5). Is inverted from H level to L level, and the pulse signal disappears.

一方、2次側においてはコンパレータ30の出力が反転するとANDゲート29の出力がLからHに反転する。ANDゲート29の出力はこれ自身としてはステップ状の信号である(これによってFET53がオフするとローレベルに戻るので波形的にはパルス状に見える。)。この信号をコンデンサ58と抵抗59を介してFET53に印加することによって、一時的に2次巻線48Bの電流経路を作っている。そのため、2次側から1次側へはパルス状の信号が伝送されることになる。1次側に伝えられた信号はFET21のゲートに印加され、FET21がオンするのでANDゲート20の出力がローレベルになりFET5がオフする。   On the other hand, on the secondary side, when the output of the comparator 30 is inverted, the output of the AND gate 29 is inverted from L to H. The output of the AND gate 29 itself is a step-like signal (thereby, the FET 53 returns to a low level when the FET 53 is turned off, so that the waveform looks like a pulse). By applying this signal to the FET 53 via the capacitor 58 and the resistor 59, a current path of the secondary winding 48B is temporarily formed. Therefore, a pulse-like signal is transmitted from the secondary side to the primary side. The signal transmitted to the primary side is applied to the gate of the FET 21, and the FET 21 is turned on, so that the output of the AND gate 20 becomes low level and the FET 5 is turned off.

2次側の制御回路において、コンパレータ30が出力電圧と基準電圧源36の分圧電圧とを比較する。コンパレータ30の反転入力(−)には、チョークコイル9の1次巻線9Aの両端電圧(図5の(8)参照)を抵抗31、コンデンサ32で積分したランプ電圧がコンデンサ33を介して重畳されており、主スイッチ素子5のオン期間は漸減する。コンパレータ30の非反転入力(+)に入力された出力電圧はリプル成分を含むので、主スイッチ素子5のオン期間には漸増する(図5の(9)参照)。   In the secondary side control circuit, the comparator 30 compares the output voltage with the divided voltage of the reference voltage source 36. A ramp voltage obtained by integrating the voltage across the primary winding 9A of the choke coil 9A (see (8) in FIG. 5) by the resistor 31 and the capacitor 32 is superimposed on the inverting input (−) of the comparator 30 via the capacitor 33. Thus, the ON period of the main switch element 5 gradually decreases. Since the output voltage input to the non-inverting input (+) of the comparator 30 includes a ripple component, it gradually increases during the ON period of the main switch element 5 (see (9) in FIG. 5).

主スイッチ素子5のオン期間のタイミングt2において、コンパレータ30の非反転入力(+)が反転入力(−)を上回ると、コンパレータ30の出力電圧がLレベルからHレベルに反転する(図5の(10)参照)。ANDゲート29のもう一方に入力されたチョークコイル9の2次巻線9Bの電圧(図5の(11)参照)は主スイッチ素子5のオン期間中はHレベルなので、コンパレータ30の出力電圧L→H反転に伴ってANDゲート29がオンし(図5の(12)参照)、FET53もコンデンサ58を通してゲートが充電されてオンするので、ANDゲート29→パルストランスの2次巻線48B→FET53→コンバータの−出力11の経路で電流が流れてパルストランス48の1次巻線48Aにパルス信号が発生する。   When the non-inverting input (+) of the comparator 30 exceeds the inverting input (−) at the timing t2 of the ON period of the main switch element 5, the output voltage of the comparator 30 is inverted from the L level to the H level ((( 10)). Since the voltage of the secondary winding 9B of the choke coil 9 (see (11) in FIG. 5) input to the other side of the AND gate 29 is at the H level during the ON period of the main switch element 5, the output voltage L of the comparator 30 Since the AND gate 29 is turned on along with the H inversion (see (12) in FIG. 5), the gate of the FET 53 is also turned on through the capacitor 58, so the AND gate 29 → the secondary winding 48B of the pulse transformer → the FET 53 → Current flows through the path of the converter −output 11 and a pulse signal is generated in the primary winding 48 </ b> A of the pulse transformer 48.

パルストランス48の各巻線の巻き方向により、t2で発生するパルス信号はt1で発生するパルス信号とは逆の極性になる。(図5の(13)参照)
t2で発生したパルス信号は2次回路から1次回路に伝送され、NORゲート60→パルストランスの1次巻線48A→NチャネルMOSFET21のゲートの経路で電流が流れてFET21がオンする。FET21がオンすると、出力容量に蓄積された電荷が放電して、ドレイン電圧がHレベルからLレベルになるので、ANDゲート20の出力電圧がHレベルからLレベルに反転する(図5の(3)参照)。すなわち、主スイッチ素子5のオン期間は、オン期間開始からコンパレータ30の非反転入力(+)が反転入力(−)を上回るまでの期間として定義され、出力電圧が減少するとオン期間が長くなり、出力電圧が増加するとオン期間が短くなるように作用する。このため、出力電圧に応じてパルス幅制御が行われて出力電圧が安定化される。
Depending on the winding direction of each winding of the pulse transformer 48, the pulse signal generated at t2 has the opposite polarity to the pulse signal generated at t1. (See (13) in Fig. 5)
The pulse signal generated at t2 is transmitted from the secondary circuit to the primary circuit, and current flows through the path of the NOR gate 60 → the primary winding 48A of the pulse transformer → the gate of the N-channel MOSFET 21, and the FET 21 is turned on. When the FET 21 is turned on, the charge accumulated in the output capacitance is discharged and the drain voltage is changed from H level to L level, so that the output voltage of the AND gate 20 is inverted from H level to L level ((3 in FIG. 5). )reference). That is, the ON period of the main switch element 5 is defined as a period from the start of the ON period until the non-inverting input (+) of the comparator 30 exceeds the inverting input (−), and the ON period becomes longer as the output voltage decreases. When the output voltage increases, the on-period is shortened. For this reason, pulse width control is performed according to the output voltage, and the output voltage is stabilized.

この第2の実施形態では、伝統的な誤差アンプとフォトカプラを用いる代わりに、コンパレータとパルストランスを用いて制御しており、入力電圧、出力電流の変動に対して高速応答化できる特長がある。さらに絶対最大定格温度が100℃程度で、CTR経年劣化の問題があるフォトカプラが不要であるので、動作周囲温度が広く、高信頼性のスイッチング電源装置を構成できる。   In the second embodiment, instead of using a conventional error amplifier and photocoupler, control is performed using a comparator and a pulse transformer, and there is a feature that a high-speed response can be made to fluctuations in input voltage and output current. . Furthermore, since a photocoupler having an absolute maximum rated temperature of about 100 ° C. and a problem of CTR aging deterioration is unnecessary, a switching power supply device with a wide operating ambient temperature and high reliability can be configured.

なお、この発明は第1・第2の実施形態に限定されるものではなく、様々な応用が可能である。1次−2次間の双方向パルス信号伝送回路の用途は、第2の実施形態で示した主スイッチ素子のオン・オフタイミングの伝送に限定されず、振幅変調した誤差信号を2次回路から1次回路に伝送し、復調した誤差信号を基に主スイッチ素子をPWM制御するように構成してもよい。   The present invention is not limited to the first and second embodiments, and various applications are possible. The use of the primary-secondary bidirectional pulse signal transmission circuit is not limited to the transmission of the on / off timing of the main switch element shown in the second embodiment, and an amplitude-modulated error signal is transmitted from the secondary circuit. The main switch element may be configured to be PWM-controlled based on the error signal transmitted to the primary circuit and demodulated.

また、出力過電圧保護、出力低電圧保護、過熱保護等、保護動作に係わる信号を1次−2次間で伝送してもよい。   Further, a signal related to the protection operation such as output overvoltage protection, output undervoltage protection, overheat protection, etc. may be transmitted between the primary and secondary.

また、1スイッチング周期に第1・第2のパルス信号を1回ずつ伝送するのではなく、複数のパルス信号を伝送してもよい。   Further, instead of transmitting the first and second pulse signals once every switching period, a plurality of pulse signals may be transmitted.

更に、1次回路から2次回路に伝送する第1のパルス信号と、2次回路から1次回路に伝送する第2のパルス信号とを、トランスに対して同極性になるよう構成してもよい。   Further, the first pulse signal transmitted from the primary circuit to the secondary circuit and the second pulse signal transmitted from the secondary circuit to the primary circuit may be configured to have the same polarity with respect to the transformer. Good.

第1の実施形態では、1次側コイルとして1つの1次巻線48A、2次側コイルとして1つの2次巻線48Bを有するパルストランス48を用いた例を示し、第2の実施形態では、1次側コイルとして1つの1次巻線48A、2次側コイルとして2つの2次巻線48B,48Cを有するパルストランス48を用いた例を示したが、この発明はこれらに限定されるものではない。例えば複数の1次側コイルと複数の2次側コイルを有するパルストランスを用い、そのコイル数に応じたパルス信号送信部・受信部を設けるように構成してもよい。   In the first embodiment, an example using a pulse transformer 48 having one primary winding 48A as a primary side coil and one secondary winding 48B as a secondary side coil is shown. In the second embodiment, Although the example using the pulse transformer 48 having one primary winding 48A as the primary side coil and two secondary windings 48B and 48C as the secondary side coil has been shown, the present invention is limited to these. It is not a thing. For example, a pulse transformer having a plurality of primary coils and a plurality of secondary coils may be used, and a pulse signal transmitter / receiver corresponding to the number of coils may be provided.

特許文献1に係る絶縁型スイッチング電源装置の構成を示す回路図である。It is a circuit diagram which shows the structure of the insulation type switching power supply device which concerns on patent document 1. 第1の実施形態に係る双方向パルス信号伝送回路の構成を示す回路図である。1 is a circuit diagram showing a configuration of a bidirectional pulse signal transmission circuit according to a first embodiment. FIG. 同双方向パルス信号伝送回路の主要部の波形図である。It is a wave form diagram of the principal part of the same bidirectional pulse signal transmission circuit. 第2の実施形態に係る絶縁型スイッチング電源装置の回路図である。It is a circuit diagram of the insulation type switching power supply device concerning a 2nd embodiment. 同絶縁型スイッチング電源装置の主要部の波形図である。It is a wave form diagram of the principal part of the insulation type switching power supply device.

符号の説明Explanation of symbols

1−絶縁型スイッチング電源装置の+入力端子
2−絶縁型スイッチング電源装置の−入力端子
4−電力伝送トランス
4A−1次巻線(1次側コイル)
4B−2次巻線(2次側コイル)
4C−3次巻線
5−主スイッチ素子
6−整流スイッチ素子
7−転流スイッチ素子
9−チョークコイル
10−絶縁型スイッチング電源装置の+出力端子
11−絶縁型スイッチング電源装置の−出力端子
13−発振回路
36−基準電圧源
37−1次側電源端子
38−1次側パルス信号入力端
39−1次側グランド
40−1次側パルス信号出力端
48−パルストランス
48A−1次巻線(1次側コイル)
48B−2次巻線(2次側コイル)
48C−3次巻線(2次側コイル)
49−2次側パルス信号出力端
50−2次側電源端子
51−2次側パルス信号入力端
52−2次側グランド
71−1次側パルス信号送信部
72−1次側パルス信号受信部
81−2次側パルス信号送信部
82−2次側パルス信号受信部
1-+ input terminal of isolated type switching power supply unit 2 --input terminal of isolated type switching power supply unit 4-power transmission transformer 4A-primary winding (primary coil)
4B-2 secondary winding (secondary coil)
4C-tertiary winding 5-main switch element 6-rectifier switch element 7-commutation switch element 9-choke coil 10-+ output terminal of isolated switching power supply 11-output terminal of isolated switching power supply 13- Oscillator 36-Reference voltage source 37-Primary side power supply terminal 38-Primary side pulse signal input end 39-Primary side ground 40-Primary side pulse signal output end 48-Pulse transformer 48 A Primary winding (1 Secondary coil)
48B-2 secondary winding (secondary coil)
48C-tertiary winding (secondary coil)
49-2 Secondary side pulse signal output terminal 50-2 Secondary side power supply terminal 51-2 Secondary side pulse signal input terminal 52-2 Secondary side ground 71-1 Primary side pulse signal transmitter 72-1 Primary side pulse signal receiver 81 -Secondary side pulse signal transmission unit 82-2 Secondary side pulse signal reception unit

Claims (4)

パルストランスの1次側に1次側パルス信号送信部と1次側パルス信号受信部とを備え、前記パルストランスの2次側に2次側パルス信号送信部と2次側パルス信号受信部とを備え、
前記1次側パルス信号送信部は前記パルストランスの1次側コイルに1次側パルス信号を入力する回路からなり、
前記1次側パルス信号受信部は前記1次側パルス信号送信部からの前記1次側パルス信号が入力されていない状態で前記パルストランスの1次側コイルに発生する、前記1次側パルス信号送信部からの前記1次側パルス信号とは逆極性の信号を入力する回路からなり、
前記2次側パルス信号送信部は前記パルストランスの2次側コイルに2次側パルス信号を入力する回路からなり、
前記2次側パルス信号受信部は前記2次側パルス信号送信部からの前記2次側パルス信号が入力されていない状態で前記パルストランスの2次側コイルに発生する、前記2次側パルス信号送信部からの前記2次側パルス信号とは逆極性の信号を入力する回路からなり、
前記1次側パルス信号および前記2次側パルス信号は、所定周期で互いに位相が異なるタイミングで生じるものであり、
1つのパルストランスを用いて1次−2次間でパルス信号を双方向に伝送することを特徴とする双方向パルス信号伝送回路。
A primary side pulse signal transmitter and a primary side pulse signal receiver are provided on the primary side of the pulse transformer, and a secondary side pulse signal transmitter and a secondary side pulse signal receiver are provided on the secondary side of the pulse transformer. With
The primary side pulse signal transmission unit includes a circuit for inputting a primary side pulse signal to a primary side coil of the pulse transformer,
Wherein the primary side pulse signal receiving unit generated in the pulse transformer primary coil and the primary-side pulse signal in a state of not being inputted from said primary side pulse signal transmitter, the primary side pulse signal It consists of a circuit that inputs a signal having a polarity opposite to that of the primary side pulse signal from the transmitter ,
The secondary side pulse signal transmission unit is composed of a circuit for inputting a secondary side pulse signal to the secondary side coil of the pulse transformer,
The secondary pulse signal receiving unit is generated at the secondary coil of the pulse transformer in a state where the secondary pulse signal from the secondary side pulse signal transmitter is not input, the secondary pulse signal It consists of a circuit that inputs a signal having a polarity opposite to that of the secondary pulse signal from the transmitter ,
The primary-side pulse signal and the secondary-side pulse signal are generated at timings that are different from each other in a predetermined cycle,
A bidirectional pulse signal transmission circuit, wherein a pulse signal is bidirectionally transmitted between primary and secondary using a single pulse transformer.
前記パルストランスの1次側コイルと2次側コイルの少なくとも一方は単一の巻線である請求項1に記載の双方向パルス信号伝送回路。   The bidirectional pulse signal transmission circuit according to claim 1, wherein at least one of the primary side coil and the secondary side coil of the pulse transformer is a single winding. 前記1次側パルス信号および前記2次側パルス信号は、所定周期でのタイミングに情報を持つものである請求項1または2に記載の双方向パルス信号伝送回路。   The bidirectional pulse signal transmission circuit according to claim 1, wherein the primary side pulse signal and the secondary side pulse signal have information at a timing in a predetermined cycle. 少なくとも1次側コイルと2次側コイルとを有する電力伝送トランスと、該電力伝送トランスの1次側コイルに対する直流入力または交流成分を含む直流入力をスイッチングして交流に変換する主スイッチ素子を有する1次回路と、前記電力伝送トランスの2次側コイルからの出力を整流平滑する整流平滑回路を有する2次回路と、請求項1〜のうちいずれか1項に記載の双方向パルス信号伝送回路とを備え、
前記双方向パルス信号伝送回路で、前記1次回路で発生した制御信号を前記2次回路へ伝送し、前記2次回路で発生した制御信号を前記1次回路へ伝送するようにしたことを特徴とする絶縁型スイッチング電源装置。
A power transmission transformer having at least a primary side coil and a secondary side coil, and a main switch element that switches a direct current input or a direct current input including an alternating current component to the primary side coil of the power transmission transformer to convert it into an alternating current. a primary circuit, a secondary circuit having a rectifying smoothing circuit for rectifying and smoothing the output from the secondary coil of the power transmission transformer, bidirectional pulse signal transmission according to any one of claims 1 to 3 With circuit,
The bidirectional pulse signal transmission circuit transmits a control signal generated in the primary circuit to the secondary circuit, and transmits a control signal generated in the secondary circuit to the primary circuit. Insulated switching power supply.
JP2006022754A 2006-01-31 2006-01-31 Bidirectional pulse signal transmission circuit and isolated switching power supply Expired - Fee Related JP4821339B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006022754A JP4821339B2 (en) 2006-01-31 2006-01-31 Bidirectional pulse signal transmission circuit and isolated switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006022754A JP4821339B2 (en) 2006-01-31 2006-01-31 Bidirectional pulse signal transmission circuit and isolated switching power supply

Publications (2)

Publication Number Publication Date
JP2007209082A JP2007209082A (en) 2007-08-16
JP4821339B2 true JP4821339B2 (en) 2011-11-24

Family

ID=38488039

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006022754A Expired - Fee Related JP4821339B2 (en) 2006-01-31 2006-01-31 Bidirectional pulse signal transmission circuit and isolated switching power supply

Country Status (1)

Country Link
JP (1) JP4821339B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006009506B4 (en) * 2006-02-27 2010-09-23 Phoenix Contact Gmbh & Co. Kg Bidirectional, galvanically isolated transmission channel
JP2009168533A (en) * 2008-01-11 2009-07-30 Mitsubishi Heavy Ind Ltd Diagnostic device of signal state in measurement or control means
JP2009168532A (en) * 2008-01-11 2009-07-30 Mitsubishi Heavy Ind Ltd Device for diagnosing signal state of external control means
JP2009168530A (en) * 2008-01-11 2009-07-30 Mitsubishi Heavy Ind Ltd Device of diagnosing signal state of output object
JP2009168531A (en) * 2008-01-11 2009-07-30 Mitsubishi Heavy Ind Ltd Device for diagnosing operation state of external control means
JP5444896B2 (en) * 2009-07-08 2014-03-19 株式会社村田製作所 Isolated switching power supply
JP5143104B2 (en) * 2009-09-30 2013-02-13 コーセル株式会社 Switching power supply
JP5589518B2 (en) * 2010-04-08 2014-09-17 株式会社村田製作所 Semiconductor integrated circuit and DC-DC converter using the same
JP5494154B2 (en) * 2010-04-08 2014-05-14 株式会社村田製作所 Isolated switching power supply
JP5170165B2 (en) * 2010-06-11 2013-03-27 株式会社村田製作所 Isolated switching power supply
DE112013006844B4 (en) * 2013-03-20 2023-01-05 Mitsubishi Electric Corporation Signal transmission circuit and energy conversion device equipped therewith

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0644200Y2 (en) * 1986-04-25 1994-11-14 横河電機株式会社 Isolator
JP3280615B2 (en) * 1998-02-18 2002-05-13 ティーディーケイ株式会社 Switching power supply

Also Published As

Publication number Publication date
JP2007209082A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4821339B2 (en) Bidirectional pulse signal transmission circuit and isolated switching power supply
US8315073B2 (en) Isolated switching power supply device
KR100852550B1 (en) A method and circuit for self-driven synchronous rectification
TW588497B (en) Synchronous rectifier of intermittent control and its control method
KR102449387B1 (en) switching power supply
US8724345B2 (en) Self power source apparatus
US9673715B2 (en) Switching element driving power supply circuit
US7505289B2 (en) Flyback DC/DC converter using clamp diode
JP5012404B2 (en) Synchronous rectification type DC-DC converter
US7596003B2 (en) Electric power converter
US9490717B2 (en) Switching power supply circuit
KR20160125676A (en) Flyback converter applying self-commuting active clamp
JPH11356044A (en) Resonance type switching power supply
JPH07322613A (en) Voltage resonance converter
US9564819B2 (en) Switching power supply circuit
JP3346543B2 (en) Switching power supply
JP4605532B2 (en) Multi-output type switching power supply
US11804781B2 (en) Electronic circuit and method
JP3477029B2 (en) Synchronous double current power supply
JP4438885B2 (en) Isolated switching power supply
JP4013952B2 (en) DC-DC converter
JP2002044946A (en) Switching power unit
KR102535773B1 (en) Flyback converter and power system including the same
JP4367611B2 (en) Switching power supply circuit
JP2020174465A (en) Insulation-type power factor improvement device for three-phase alternating current

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

R150 Certificate of patent or registration of utility model

Ref document number: 4821339

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees