JP4816186B2 - 制御モジュール - Google Patents

制御モジュール Download PDF

Info

Publication number
JP4816186B2
JP4816186B2 JP2006085598A JP2006085598A JP4816186B2 JP 4816186 B2 JP4816186 B2 JP 4816186B2 JP 2006085598 A JP2006085598 A JP 2006085598A JP 2006085598 A JP2006085598 A JP 2006085598A JP 4816186 B2 JP4816186 B2 JP 4816186B2
Authority
JP
Japan
Prior art keywords
control module
microprocessor
mode
operation mode
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006085598A
Other languages
English (en)
Other versions
JP2007264754A (ja
Inventor
光宏 黒野
浩義 小宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2006085598A priority Critical patent/JP4816186B2/ja
Publication of JP2007264754A publication Critical patent/JP2007264754A/ja
Application granted granted Critical
Publication of JP4816186B2 publication Critical patent/JP4816186B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Description

本発明は、二重又は多重化して制御を行う制御モジュールに関する。
工業プラントなどを制御する制御装置では、高い信頼性のもとに恒常的に処理を行うために、当該制御装置内に2つ又は複数の制御モジュールを備え、各制御モジュールで同一の処理を行う二重又は多重化した制御処理で冗長化しているものがある(例えば、特許文献1を参照)。この制御モジュールは活線挿抜が可能であり、制御装置が行う処理を停止させることなく交換対象の制御モジュールのみの交換を行うことが可能であるため、制御装置は制御モジュールの交換に際しても処理を継続している。
図3に従来の制御モジュール101で二重化した制御装置100を例示する。図3に示すように、制御モジュール101は、制御装置100のシステムバス102と接続するとともに制御モジュール101の制御を行うモジュール制御部110、演算処理を行うためのマイクロプロセッサ120及び制御モジュール101の交換時などの起動(リセット)時に初期化をおこなうためのイニシャライズ回路130を有する。
制御モジュール101の交換などにより、稼働中である制御装置100のシステムバス102へ新たな制御モジュール101が接続されて、その制御モジュール101の電源が投入されると、イニシャライズ回路130はマイクロプロセッサ120に対してマイクロプロセッサ初期化信号をアサートする。そして、一定時間後、アサートされていたマイクロプロセッサ初期化信号はネゲートされ、それに応じてマイクロプロセッサ120はモード設定ピン121の設定(この図の場合はGND)を認識する。マイクロプロセッサ120は、そのモード設定ピン121の認識結果に応じてマイクロプロセッサ120の動作モードを決定し、その動作モードでの制御装置100における演算処理を開始する。
特開平6−230995号公報
上述したように、従来の制御モジュールでは、マイクロプロセッサの動作モードがモード設定ピンにより予め設定される構成であり、交換時において、制御装置の動作状況に応じてオンラインで設定することはできなかった。このため、新たに交換する制御モジュールは、制御装置の設定状況等に応じて開発・設計を行う必要があり、その制御モジュールの開発費や制御装置の保守費などのコストを増大させていた。
本発明は、このような課題に鑑みてなされたものであり、その目的とするところは、制御モジュールを多重化して高い信頼性のもとに継承して処理を行う制御装置において、低コストで交換が可能な制御モジュールを提供することである。
上記課題を解決するために、請求項1に記載の発明は、制御装置に設けられ、互いに通信可能に接続された他の制御モジュールと多重化して演算処理を行う制御モジュールであって、当該制御モジュールの初期化の際に、当該制御モジュールにおける演算処理を行うマイクロプロセッサの動作モードに関する設定情報を前記他の制御モジュールから取得するモード設定取得手段と、前記制御モジュールの初期化におけるマイクロプロセッサの初期化の際に、前記取得されたマイクロプロセッサの動作モードに関する設定情報を当該マイクロプロセッサから読み出し可能に格納するモード設定記憶手段と、を備えることを特徴とする。
また、前記モード設定取得手段は、マイクロプロセッサの動作モードに関する設定情報を前記他の制御モジュールに要求した際に、前記他の制御モジュールから取得された応答信号によりエラーが検出された場合には、当該他の制御モジュールが前記モード設定取得手段としての機能を備えない旧製品であると判断し、前記旧製品に対応する動作モードに関して予め設定されている情報から前記マイクロプロセッサの動作モードに関する設定情報を生成することを特徴とする。
また、前記モード設定取得手段は、前記他の制御モジュールからマイクロプロセッサの動作モードに関する設定情報が要求された場合に、前記モード設定記憶手段から、当該モード設定記憶手段に格納された当該制御モジュールのマイクロプロセッサの動作モードに関する設定情報を受け取って出力することを特徴とする。
請求項1に記載の発明によれば、制御モジュールの初期化の際に、当該制御モジュールにおけるマイクロプロセッサの動作モードに関する設定情報を通信可能に接続された他の制御モジュールから取得し、マイクロプロセッサの初期化に際してその設定情報を読み出し可能に格納する構成であるため、制御モジュールを多重化して処理を行う制御装置で制御モジュールの交換を行う場合に、交換する制御モジュールにおけるマイクロプロセッサの動作モードを他の制御モジュールにあわせて予め設定・設計する必要が無く、低コストで行うことができる。
また、請求項1に記載の発明によれば、マイクロプロセッサの動作モードに関する設定情報を他の制御モジュールから取得する際の応答信号によりエラーが検出された場合には、当該他の制御モジュールが前記モード設定取得手段としての機能を備えない旧製品であると判断し、当該旧製品に対応する動作モードに関して予め設定されている情報からマイクロプロセッサの動作モードに関する設定情報を生成するため、他の制御モジュールが動作モードに関する設定情報を出力せずに応答信号のみを出力する場合であってもマイクロプロセッサの動作モードを設定することができる。
また、請求項に記載の発明によれば、マイクロプロセッサの動作モードに関する設定情報を他の制御モジュールから要求された場合に、当該制御モジュールのマイクロプロセッサの動作モードに関する設定情報を出力することができ、さらに制御モジュールを追加する場合であっても対応することができる。
以下、この発明の実施の形態について、図を参照して説明するが、この発明は以下の実施の形態に限定しない。また、この発明の実施の形態は発明の最も好ましい形態を示すものであり、発明の用途や用語はこれに限定するものではない。
[第1の実施の形態]
先ず、第1の実施の形態について、図1を参照して説明する。図1は、従来の制御モジュール101を有する制御装置1に本発明である制御モジュール2を接続した機能的構成を模式的に示すブロック図である。
図1に示すように、制御装置1は、前述した従来の制御モジュール101にシステムバス3を介して制御モジュール2を接続する構成である。制御モジュール2は、モジュール制御部10、マイクロプロセッサ20、イニシャライズ回路30及び論理回路40を有する。
モジュール制御部10は、特に図示しない制御用IC(Integrated Circuit)、ROM(Read Only Memory)、RAM(Random Access Memory)、通信インターフェイスなどを備え、システムバス3と接続するとともに制御モジュール2の制御を行う回路部である。モジュール制御部10は、上述した回路部における制御用ICがROMに格納されたプログラムをRAMに展開して順次実行することで、モード設定取得手段11、モード設定記憶手段12としての機能を実現する。
モード設定取得手段11は、マイクロプロセッサ20における動作周波数、エンディアンモード、バスモード、データ転送モード等の各種動作モードに関する情報をシステムバス3と接続する他の制御モジュールに問い合わせ、このモード設定取得手段11での問い合わせに基づいたマイクロプロセッサ20の動作モードに関する情報をモード設定記憶手段12に格納する。モード設定記憶手段12は、格納するマイクロプロセッサ20の動作モードに関する情報に応じてアサート/ネゲートした信号をモード設定ピン21に出力し、マイクロプロセッサ20の初期化後などの動作モード設定時にその設定情報を読み出し可能に格納する。
マイクロプロセッサ20は、LSI(Large-Scale Integration)やRAMなどを組み合わせ、制御装置1における演算処理を行う回路部である。また、マイクロプロセッサ20は、初期化後の動作開始時などに動作モードの設定をモード設定記憶手段12から読み出すモード設定ピン21を有する。
イニシャライズ回路30は、制御モジュール2の交換時などの起動(リセット)時に当該制御モジュール2の初期化を指示する回路部であり、制御モジュール2のシステムバス3への接続(駆動電源の供給開始)などの検出に応じて初期化信号を出力する。論理回路40は、モード設定取得手段11又はイニシャライズ回路30から入力される信号がアサートされた場合にマイクロプロセッサ20に入力する信号をアサートするORなどの論理回路部である。
ここで、図1に示すように、交換などにより新たに制御モジュール2が稼働中の制御装置1へ接続された場合の制御モジュール2の動作について説明する。
制御モジュール2がシステムバス3に接続されると、イニシャライズ回路30が動作し、マイクロプロセッサ初期化信号S1、モジュール制御部初期化信号S2が一定時間アサートされる。マイクロプロセッサ初期化信号S1は、論理回路40を介してアサートされるマイクロプロセッサ初期化信号S3としてマイクロプロセッサ20に入力され、マイクロプロセッサ20を初期化させる。モジュール制御部初期化信号S2は、モジュール制御部10に入力されて、モジュール制御部10を初期化させる。このモジュール制御部10の初期化では、モード設定記憶手段12に格納されるマイクロプロセッサ20の動作モードに関する情報が初期設定値にリセットされる。
次いで、一定時間経過後、イニシャライズ回路30でアサートされていたマイクロプロセッサ初期化信号S1、モジュール制御部初期化信号S2がネゲートされて初期化が解除される。マイクロプロセッサ初期化信号S1のネゲートに応じてマイクロプロセッサ初期化信号S3がネゲートされ、マイクロプロセッサ20は、モード設定ピン21からモード設定記憶手段12に格納されている動作モード(初期設定値)を認識して、その動作モードでの動作を開始する。
モード設定取得手段11は、モジュール制御部10に入力されるモジュール制御部初期化信号S2のネゲートに応じて、システムバス3と接続する他の制御モジュールである制御モジュール101に設定要求信号S4を出力し、制御装置1におけるマイクロプロセッサ20の動作モードに関する情報を問い合わせる。この問い合わせは、他の制御モジュールにおけるモード設定取得手段11に対応するアドレスへのアクセス要求などである。従来の制御モジュール101におけるモジュール制御部110は、モード設定取得手段11としての機能を備えておらず、上述のモード設定取得手段11からの問い合わせに対しては未定義領域111へのアクセスとなるため、エラーを示す応答信号S5を出力する。
モード設定取得手段11は、制御モジュール101からの応答信号S5の受信によりエラーを検出し、そのエラーの検出に基づいて制御装置1で稼働中の他の制御モジュールが旧製品であると判断し、モード設定記憶手段12に格納するための情報を予めROMなどに設定されている旧製品に対応する動作モードに関する情報から生成し、その生成した情報であるモード設定信号S6をモード設定記憶手段12に出力して格納させる。
次いで、モード設定取得手段11は、論理回路40に入力するマイクロプロセッサ初期化信号S7を一定時間アサートする。この一定時間アサートされるマイクロプロセッサ初期化信号S7は、論理回路40を介してアサートされるマイクロプロセッサ初期化信号S3としてマイクロプロセッサ20に入力されてマイクロプロセッサ20を初期化させる。一定時間経過後にマイクロプロセッサ初期化信号S7がネゲートされると、マイクロプロセッサ初期化信号S3がネゲートされ、マイクロプロセッサ20は、モード設定ピン21からモード設定記憶手段12に格納されている情報(旧製品に対応する動作モード)をモード設定信号S8として読み出して認識し、その動作モードでの動作を開始する。
以上のように、制御モジュール2は、その制御モジュール2の初期化時において、他の制御モジュールからマイクロプロセッサ20の動作モードに関する情報をモード設定取得手段11で取得し、マイクロプロセッサ20を初期化して起動する際、その取得した動作モードに関する情報をマイクロプロセッサ20から読み込み可能にモード設定記憶手段12に格納する構成である。
このため、制御モジュール2は、制御モジュールを多重化して処理をおこなう制御装置で制御モジュールの交換に際して、マイクロプロセッサの動作モードをその制御装置で稼動している他の制御モジュールにあわせて予め設定・設計する必要が無く、低コストで制御モジュールの交換を行うことができる。
また、制御モジュール2は、モード設定取得手段11において、他の制御モジュールからマイクロプロセッサ20の動作モードに関する情報を取得する場合に、その動作モードに関する情報以外のエラーなどの応答信号に応じて、動作モードに関する情報を生成してモード設定記憶手段12に格納させる構成である。
このため、制御モジュール2は、モード設定取得手段11からの動作モードに関する問い合わせに対してエラー信号を出力する従来の制御モジュールで処理を行う制御装置における制御モジュールの交換に際しても、予めマイクロプロセッサの動作モードを設定・設計する必要がなく、低コストで制御モジュールの交換を行うことができる。
[第2の実施の形態]
次に、第2の実施の形態について、図2を参照して説明する。図2は、制御モジュール2、制御モジュール2a(制御モジュール2と同じ構成)を有する制御装置1aの機能的構成を模式的に示すブロック図である。なお、前述した図1と同様の構成や動作については同一の符号を付して説明を省略し、この実施の形態では、稼働中である制御モジュール2aを有する制御装置1aに交換などにより新たに制御モジュール2を接続する際の動作について説明する。
図2に示すように、制御装置1aに接続された制御モジュール2は、前述と同様の動作が行われて、システムバス3と接続する他の制御モジュールである制御モジュール2aに設定要求信号S4を出力し、制御装置1aにおけるマイクロプロセッサ20の動作モードに関する情報を問い合わせる。
制御モジュール2aにおけるモード設定取得手段11は、設定要求信号S4に応じてモード設定記憶手段12に格納された情報を要求する設定要求信号S41をモード設定記憶手段12に出力し、モード設定記憶手段12からその設定要求信号S41に応じて出力される制御モジュール2aにおけるマイクロプロセッサ20の動作モードに関する情報である応答信号S42を受け取って、応答信号S5として制御モジュール2へ出力する。
制御モジュール2におけるモード設定取得手段11は、制御モジュール2aのマイクロプロセッサ20の動作モードに関する情報を含む応答信号S5に基づいたモード設定信号S6をモード設定記憶手段12に出力して格納させ、マイクロプロセッサ初期化信号S7を一定時間アサートさせてマイクロプロセッサ20を初期化するとともに、そのモード設定記憶手段12に格納させた動作モードでマイクロプロセッサ20の動作を開始させる。
以上のように、制御装置1aで稼動している制御モジュール2aは、交換などで新たに接続する制御モジュール2から動作モードに関する情報の要求があった場合に、モード設定記憶手段12に格納されている制御モジュール2aのマイクロプロセッサ20の動作モードに関する情報を要求があった制御モジュール2に出力する構成である。
このため、制御モジュール2aに制御モジュール2を新たに追加する場合であっても、予めマイクロプロセッサの動作モードに関する設定・設計を要することなく低コストで対応することができる。
なお、本実施の形態における記述は、本発明の一例を示すものであり、これに限定するものではない。本実施の形態における制御モジュール2の構成及び動作に関しては、本発明の趣旨を逸脱しない範囲で適宜変更が可能である。例えば、論理回路40は、OR回路以外に、NOR回路などであってよく、マイクロプロセッサ20に対してイニシャライズ回路30やモジュール制御部10からの初期化を指示する信号を入力する構成であれば特に限定しない。
また、本実施の形態においては、制御装置1、1aと制御モジュール2との接続は、システムバス3で行う構成(パラレル通信)を例示したが、シリアル通信で行う構成であってもよく、LAN(Local Area Network)やインターネット等のネットワーク通信、更には有線通信以外に無線通信であってよい。
また、本実施の形態では、制御モジュールを二重化して制御する制御装置1、制御装置1aの構成を例示したが、交換などで初期化する制御モジュールが他のいずれかの制御モジュールからマイクロプロセッサの動作モードに関する情報を取得する構成であれば、さらに複数の制御モジュールで多重化して制御を行う制御装置であってよい。
本発明である制御装置1の機能的構成を模式的に示すブロック図である。 制御装置1aの機能的構成を模式的に示すブロック図である。 従来の制御モジュール101で二重化された制御装置100の概略を示すブロック図である。
符号の説明
1、1a、100 制御装置
2、2a、101 制御モジュール
3、102 システムバス
10、110 モジュール制御部
11 モード設定取得手段
12 モード設定記憶手段
20、120 マイクロプロセッサ
21、121 モード設定ピン
30、130 イニシャライズ回路
40 論理回路
111 未定義領域
S1、S3、S7 マイクロプロセッサ初期化信号
S2 モジュール制御部初期化信号
S4、S41 設定要求信号
S5、S42 応答信号
S6、S8 モード設定信号

Claims (1)

  1. 制御装置に設けられ、互いに通信可能に接続された他の制御モジュールと多重化して演算処理を行う制御モジュールであって、
    当該制御モジュールの初期化の際に、当該制御モジュールにおける演算処理を行うマイクロプロセッサの動作モードに関する設定情報を前記他の制御モジュールから取得するモード設定取得手段と、
    前記制御モジュールの初期化におけるマイクロプロセッサの初期化の際に、前記取得されたマイクロプロセッサの動作モードに関する設定情報を当該マイクロプロセッサから読み出し可能に格納するモード設定記憶手段と、
    を備え、
    前記モード設定取得手段は、マイクロプロセッサの動作モードに関する設定情報を前記他の制御モジュールに要求した際に、前記他の制御モジュールから取得された応答信号によりエラーが検出された場合には、当該他の制御モジュールが前記モード設定取得手段としての機能を備えない旧製品であると判断し、前記旧製品に対応する動作モードに関して予め設定されている情報から前記マイクロプロセッサの動作モードに関する設定情報を生成し、
    前記他の制御モジュールからマイクロプロセッサの動作モードに関する設定情報が要求された場合に、前記モード設定記憶手段から、当該モード設定記憶手段に格納された当該制御モジュールのマイクロプロセッサの動作モードに関する設定情報を受け取って出力することを特徴とする制御モジュール。
JP2006085598A 2006-03-27 2006-03-27 制御モジュール Active JP4816186B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006085598A JP4816186B2 (ja) 2006-03-27 2006-03-27 制御モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085598A JP4816186B2 (ja) 2006-03-27 2006-03-27 制御モジュール

Publications (2)

Publication Number Publication Date
JP2007264754A JP2007264754A (ja) 2007-10-11
JP4816186B2 true JP4816186B2 (ja) 2011-11-16

Family

ID=38637723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085598A Active JP4816186B2 (ja) 2006-03-27 2006-03-27 制御モジュール

Country Status (1)

Country Link
JP (1) JP4816186B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015184953A (ja) * 2014-03-25 2015-10-22 株式会社日立製作所 フェールセーフ制御装置及びフェールセーフ制御方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06259274A (ja) * 1993-03-10 1994-09-16 Mitsubishi Electric Corp 二重系システム
JP3298239B2 (ja) * 1993-06-29 2002-07-02 富士電機株式会社 二重化制御システムの等値化方法
JP3741256B2 (ja) * 2000-03-13 2006-02-01 横河電機株式会社 冗長化プロセッサ装置
JP2004164394A (ja) * 2002-11-14 2004-06-10 Mitsubishi Heavy Ind Ltd 二重化制御装置の起動方法

Also Published As

Publication number Publication date
JP2007264754A (ja) 2007-10-11

Similar Documents

Publication Publication Date Title
CN107526665B (zh) 机箱管理系统及机箱管理方法
JPH06187283A (ja) カード
CN105653306A (zh) 显示启动设置界面的方法和装置
JP5984201B2 (ja) 情報処理装置、情報取得方法、及びプログラム
JP5063212B2 (ja) 複数コンポーネントシステム
CN114008984B (zh) 计算机可读存储介质以及管理方法
JP4816186B2 (ja) 制御モジュール
JP2008225929A (ja) 情報処理装置
JPWO2012120994A1 (ja) 制御装置
JP2003345617A (ja) 情報処理装置、情報処理方法、icカード、及びプログラム
JP2008226111A (ja) 2重化コントローラシステム、その稼動系コントローラ
WO2015092991A1 (ja) 情報処理装置、情報処理装置の起動方法、及び情報処理装置の起動プログラム製品
KR100720145B1 (ko) 마스터 모듈, 기능 모듈과 이를 포함하는 전자 디바이스 및id데이터 설정방법
WO2004040451A1 (ja) システムコントローラ、コントロールシステムおよびシステムコントロール方法
JP2007226696A (ja) Pciエクスプレス拡張カード
JP2008059522A (ja) 情報処理装置、情報処理モジュール、制御方法、及びプログラム
JP2019200660A (ja) 情報処理装置、情報処理装置の制御方法、及びプログラム
JP6917860B2 (ja) インクジェット記録装置
JP4613019B2 (ja) コンピュータシステム
JP2016062529A (ja) 情報処理装置、情報処理装置の制御方法、及びプログラム
JP4853620B2 (ja) マルチプロセッサシステムと初期立ち上げ方法およびプログラム
JP2007257417A (ja) データ処理システム
JP2010026827A (ja) ソフトウェアの実機検証方式
JP4761120B2 (ja) 電子機器、画像形成装置
KR100607673B1 (ko) 애드 온 모듈 및 이를 사용하는 전자장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080929

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110815

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140909

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4816186

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150