JP4660316B2 - 不揮発性メモリ装置 - Google Patents
不揮発性メモリ装置 Download PDFInfo
- Publication number
- JP4660316B2 JP4660316B2 JP2005231494A JP2005231494A JP4660316B2 JP 4660316 B2 JP4660316 B2 JP 4660316B2 JP 2005231494 A JP2005231494 A JP 2005231494A JP 2005231494 A JP2005231494 A JP 2005231494A JP 4660316 B2 JP4660316 B2 JP 4660316B2
- Authority
- JP
- Japan
- Prior art keywords
- nonvolatile memory
- control information
- pages
- word line
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Read Only Memory (AREA)
Description
前記ページからデータを読み出す読出手段と、前記読出手段によりページから読み出されたデータを一時記憶するデータバッファとを含み、前記制御情報の読み出し時において、前記読出手段は、前記第2領域を複数ページに亘って一度に読み出すことを特徴とする不揮発性メモリ装置を提供する。
不揮発性メモリ装置は、不揮発性メモリアレイ、読出手段及びデータバッファを含む。不揮発性メモリアレイは、データの消去単位であるブロックを複数個含む。このブロックには、データの読み出し及び書き込みの単位であるページが複数個含まれる。また、ページは、不揮発性メモリ装置外部に読み出すデータや外部から書き込まれるデータが記憶される第1領域と、第1領域のデータに付随する制御情報を記憶する第2領域とから構成されている。ここで、電源投入時などの初期化処理時において、読出手段は、複数ページに亘る第2領域に同時にアクセスし、第2領域の制御情報を読み出す。読み出された制御情報は、データバッファに一旦格納される。その後、不揮発性メモリ装置外部のメモリ制御部がその制御情報に基づいてアドレス変換テーブルを作成する。
[構成]
図1は、第1実施形態例に係る不揮発性メモリ装置の構成図、図2は、図1の不揮発性メモリ装置に搭載される不揮発性メモリアレイ及びビット線選択手段の構成図である。
(1−1)不揮発性メモリアレイ
不揮発性メモリアレイ115は、データの消去単位であるブロック110を複数個含む。ブロック110は、データの読み出しまたは書き込みの単位であるページ120を複数個含む。各ページ120は、第1領域150及び第2領域160から構成されている。
第1領域150では、不揮発性メモリ装置100外部に読み出されるデータや外部から書き込まれたデータが記憶される。一方、第2領域160では、第1領域のデータに付随する論理アドレスやエラー情報等を含む制御情報が記憶される。例えば制御情報としては、第1領域で発生した不良の不揮発性メモリセルを冗長セルに置換するための置換情報、どのブロックに不良が発生したかを示す不良ブロック情報、第1領域のデータに対する誤り訂正符号、及び読み出し・書き込み・消去時における電圧値などの各種制御データなどが挙げられる。そして、第2領域のデータを読み出すためのコマンドが入力されると、第2領域160から制御情報が読み出される。後述のメモリ制御部231は、この制御情報に基づいてアドレス変換のためのアドレス変換テーブルを作成する。
コントローラ300は、制御信号生成部310を有しており、不揮発性メモリ装置100外部のメモリ制御部231からデータ、アドレス、各種コマンド、及び外部信号などを受信する。各種コマンドとしては、例えば、読み出しを行うためのREADコマンド、書き込みを行うためのWRITEコマンド、制御情報の読み出しを行うコマンドS−CMDなどが挙げられる。また、外部信号としては、外部信号CLE、ALE、NWE、NRE等が挙げられる。ここで、外部信号CLEはI/O端子に入力される情報がコマンドであることを示し、外部信号ALEはI/O端子に入力される情報がアドレスであることを示し、外部信号NWEはI/O端子に入力されるデータの書込みストローブであり、外部信号NREはI/O端子から出力されるデータの読出しストローブである。また、コントローラ300は、不揮発性メモリ装置100へのアクセスが可能か否かを示す信号をR/Bピンから出力する。
ワード線切替手段133は、第2ワード線131を活性にするかを制御する手段であり、ページ毎に対応するようにそれぞれ設けられている。また、ワード線切替手段133は、図2に示すようにMODE信号の入力及び第1ワード線130からの信号の入力を受ける。このワード線切替手段133に入力されるMODE信号は、制御情報の読み出しを行うコマンドS−CMDに基づいて生成され、ワード線切替手段133に入力される信号である。ここで、制御情報の読み出しは、例えば第2領域160を読み出すためのコマンドS−CMD、READコマンド及びアドレスの組み合わせによるコマンド、S−CMD及びアドレスの組み合わせによるコマンドなどが入力されることにより行われる。これらのコマンドは、不揮発性メモリ装置100外部のメモリ制御部231からコントローラ300に入力される。
ビット線切替手段185は、第1ビット線140及び第2ビット線142と第2領域160の不揮発性メモリセル170との間に設けられ、不揮発性メモリセル170に第1ビット線140又は第2ビット線142のいずれかを切り替えて接続する。第2領域160の第1ビット線140それぞれは、カラムアドレスを共通にする第2領域160の複数の不揮発性メモリセル170に共有されている。ここで、複数ページに亘って第2領域160の制御情報を読み出す場合、第2ビット線142に切り替えて制御情報を読み出すことで、データの衝突を防止することができる。
ロウアドレスバッファ/デコーダ220は、コントローラ300を介して入力されるロウアドレスをデコードして、入力アドレスに対応する第1ワード線130及び第2ワード線131を選択する。また、ロウアドレスバッファ/デコーダ220は、コントローラ300が生成した、通常の読み出しまたは書き込みを制御する内部信号を受信し、読み出しまたは書き込みの制御を行う。さらに、ロウアドレスバッファ/デコーダ220は、制御信号生成部310がコマンドS−CMDに基づいて生成した制御信号を受信し、MODE信号を生成する。そして、ロウアドレスバッファ/デコーダ220は、生成したMODE信号をワード線切替手段133、ビット線切替手段185、後述のセレクタ182に入力する。
カラムアドレスバッファ/デコーダ210は、制御信号生成部310を介して入力されるカラムアドレスをデコードする。つまり、カラムアドレスバッファ/デコーダ210は、センスアンプ190を介して不揮発性メモリセル170からデータバッファ200に読み出された1ページ分のデータのカラムアドレスを指定する。
ビット線選択手段180は、第1ビット線140及び第2ビット線142が接続され、カラムアドレスバッファ/デコーダ210によりデコードされたアドレスに基づいて不揮発性メモリセル170からデータをビット線を介して読み出す、あるいは不揮発性メモリセル170にデータをビット線を介して書き込む。
センスアンプ190は、ビット線選択手段180を介して不揮発性メモリセル170からページ単位で読みだされたデータを増幅する。そして、センスアンプ190は、増幅したデータをデータバッファ200に出力する。
データバッファ200は、ページ単位で読み出されたデータを、センスアンプを介して受信し、一旦格納して不揮発性メモリ装置100外部のメモリ制御部231に出力する。
メモリ制御部231は、ホストシステム400側と不揮発性メモリ装置100との間に接続されており、不揮発性メモリ装置100に対してコマンドを発行したり、ホストシステム400側と不揮発性メモリ装置100との間のデータ、アドレス及びコマンドなどの送受信を行う。
次に、第1実施形態例に係る不揮発性メモリアレイ115の制御情報の読み出しの流れについて説明する。図4は、開始コマンドS−CMDの入力により、第1実施形態例に係る不揮発性メモリ装置100から制御情報を読み出す場合のタイミングチャートの一例である。
[構成]
図5は、図1の第1実施形態例に係る不揮発性メモリ装置に搭載される不揮発性メモリアレイの別の構成図である。第2実施形態例では、第1実施形態例と比較して、以下に説明する不揮発性メモリアレイ、ワード線切替手段134及びビット線切替手段187の構成が異なり、その他の全体構成は第1実施形態例の図1と同様であるので説明は省略する。
ワード線は、複数ページの第1領域150から1ページの第1領域150を選択するための第1ワード線132及び複数ページの第2領域160から1ページの第2領域160を選択するための第2ワード線136を含む。ここで、第1領域150の不揮発性メモリセル170は、第1ワード線132及び第1ビット線140に接続されている。一方、第2領域160の不揮発性メモリセル170は、第2ワード線136、第1ビット線140及び第2ビット線142に接続されている。
ワード線切替手段134は、第1ワード線132または第2ワード線136のいずれを活性にするかを切り替える手段であり、ページ毎に対応するようにそれぞれ設けられている。また、ワード線切替手段134は、第1実施形態例のワード線切替手段134と異なり、図5に示すように例えばAND回路で構成されている。
ビット線切替手段187は、図5に示すように例えばPMOSトランジスタ及びNMOSトランジスタから構成される。NMOSトランジスタは、第2領域160の不揮発性メモリセル170と第1ビット線140との間にそれぞれ設けられ、PMOSトランジスタは、第2領域160の不揮発性メモリセル170と第2ビット線142との間にそれぞれ設けられる。
次に、第2実施形態例に係る不揮発性メモリアレイ115の制御情報の読み出しの流れについて、再び図4を用いて説明する。
[構成]
図6は、第3実施形態例に係る不揮発性メモリ装置の構成図、図7は、図6の不揮発性メモリ装置に搭載される不揮発性メモリアレイ及びビット線選択手段の構成図である。
次に、第3実施形態例に係る不揮発性メモリアレイ115の制御情報の読み出しの流れについて、再び図4を用いて説明する。
[構成]
図8は、第4実施形態例に係る不揮発性メモリ装置の構成図、図9は、図8の不揮発性メモリ装置に搭載される不揮発性メモリアレイ構成図である。前述の第1乃至第3実施形態例においては、第2領域160は不揮発性メモリアレイ115においてカラムアドレスを共通にする、つまり縦方向に同じ位置するように形成されている。一方、第4実施形態例では、第2領域がブロックごとに異なる位置に配置されている。さらに、第4実施形態例では、データシフト手段205が設けられているが、ビット線切替手段及びビット線選択手段は設けられていない。以下に、第4実施形態例について説明する。なお、第1乃至第3実施形態例と同様の構成については説明を省略する。
第2領域160は、不揮発性メモリアレイ115上においてブロックごとに配置がシフトされ、ブロック間において第2領域160のカラムアドレスが異なるように位置している。つまり、第2領域160は、ブロック毎に異なる第1ビット線140に接続されている。例えば、図8に示すように、最初のブロックでは第2領域160が不揮発性メモリアレイ115上で右端に位置しているが、2番目のブロックでは第2領域160が最初のブロックの第2領域よりも1つ左にシフトされて配置されている。
不揮発性メモリ装置100は、データシフト手段205を有している。データシフト手段205は、不揮発性メモリ装置100に入力されたデータの不揮発性メモリアレイ115上での配置をシフトさせる。
次に、第4実施形態例に係る不揮発性メモリアレイ115の制御情報の読み出しの流れについて、再び図4を用いて説明する。
[構成]
図10は、第5実施形態例に係る不揮発性メモリ装置の構成図、図11は、図10の不揮発性メモリ装置に搭載される不揮発性メモリアレイの構成図である。前述の第4実施形態例においては、第2領域160がブロックごとに異なる位置に配置されている。一方、第5実施形態例では、第2領域がページごとに異なる位置に配置されている。また、第5実施形態例においても同様に、ビット線切替手段及びビット線選択手段は設けられていない。以下に、第5実施形態例について説明する。なお、第4実施形態例と同様の構成については説明を省略する。
第2領域160は、不揮発性メモリアレイ115上においてページごとに配置がシフトされ、ページ間において第2領域160のカラムアドレスが異なるように位置している。つまり、第2領域160は、ページ毎に異なる第1ビット線140に接続されている。例えば、図11に示すように、最初のブロックの最初のページでは第2領域160が不揮発性メモリアレイ115上で右端に位置しているが、2番目のページでは第2領域160が最初のページの第2領域160よりも1つ左にシフトされて配置されている。
第5実施形態例の不揮発性メモリ装置100は、第4実施形態例と同様のデータシフト手段205を有している。
[制御情報の読み出しフロー]
次に、第5実施形態例に係る不揮発性メモリアレイ115の制御情報の読み出しの流れについて、再び図4を用いて説明する。
[構成]
図12は、図10の第5実施形態例に係る不揮発性メモリ装置に搭載される不揮発性メモリアレイの別の構成図である。
次に、第6実施形態例に係る不揮発性メモリアレイ115の制御情報の読み出しの流れについて、再び図4を用いて説明する。
第7実施形態例では、制御情報の読み出しにおける別のフローを説明する。図13は、READコマンド及び複数のアドレスの入力により、不揮発性メモリ装置100から制御情報を読み出す場合のタイミングチャートの一例である。例えば、第2実施形態例に示す図5の不揮発性メモリ装置100を用いて、別の制御情報の読み出しフローを説明する。
第8実施形態例では、制御情報の読み出しにおけるさらに別のフローを説明する。図14は、第2領域160を読み出すためのS−CMD及び複数のアドレスの入力により、不揮発性メモリ装置100から制御情報を読み出す場合のタイミングチャートの別の一例である。例えば、第2実施形態例に示す図5の不揮発性メモリ装置100を用いて、別の制御情報の読み出しフローを説明する。
(A)
前述の実施形態例では、アドレス変換部233、RAM235及びアドレス変換テーブル237は、不揮発性メモリ装置100外部のメモリ制御部231内に設けられている。これらのアドレス変換部233、RAM235及びアドレス変換テーブル237は、図15に示すように不揮発性メモリ装置100内部に設けられていても良い。
上記実施形態例では、第1領域150及び第2領域160の不揮発性メモリセルは、それぞれ異なるワード線に接続されている。例えば、図1の不揮発性メモリ装置100の第1領域150は第1ワード線130に接続されており、第2領域160は第2ワード線131に接続されている。そして、第2領域160の制御情報を読みだす場合には、対応する第2ワード線131を活性化する。このとき、第1ワード線130は非活性の状態にある。しかし、例えば第1領域150及び第2領域160が共通のワード線に接続される構成にしても良い。この場合、第2領域160の制御情報を読みだす場合には、対応するワード線を活性化し、対応する第2ビット線を介して第2領域160から制御情報を読みだす。このとき、第1領域150及び第2領域160が共通のワード線に接続されているため、その共通のワード線に接続されている第1領域150のワード線も活性化されている。しかし、第2領域160の制御情報を読みだす場合には、第1領域150の第1ビット線140は選択されず、第1領域150からはデータは読みだされない。以上のようにワード線を共通化することで、構成を簡単化することができる。また、第1ワード線130または第2ワード線131のいずれかを活性化するためのワード線切替手段133も不要であり構成が簡単になる。
110:不揮発性メモリ装置のブロック
120:不揮発性メモリ装置のページ
130、132:第1ワード線
131、136:第2ワード線
140:第1ビット線
142:第2ビット線
150:第1領域
160:第2領域
180:ビット線選択手段
190:センスアンプ
200:データバッファ
230:コントローラ
Claims (12)
- データの読み出し単位であり、複数の不揮発性メモリセルから構成されるページを複数個含む不揮発性メモリアレイを有する不揮発性メモリ装置であって、
前記ページそれぞれは、データを記憶する第1領域と、前記第1領域のデータに付随する制御情報を記憶する第2領域とを有し、
前記ページからデータを読み出す読出手段と、
前記読出手段によりページから読み出されたデータを一時記憶するデータバッファと、
前記不揮発性メモリアレイの行方向に配置され、前記ページ毎に前記第1領域の不揮発性メモリセルに共通に接続される複数の第1ワード線と、
前記行方向に配置され、前記ページ毎に前記第2領域の不揮発性メモリセルに共通に接続される複数の第2ワード線と、
前記制御情報の読み出し時以外(以下、通常時という)は、前記ページ毎に前記第1及び第2ワード線を活性化し、前記制御情報の読み出し時は、複数ページに亘って前記複数の第2ワード線のみを活性化するワード線選択手段と、
前記不揮発性メモリアレイの列方向に配置され、複数ページの前記第1及び第2領域の不揮発性メモリセルに共通に接続され、前記読出手段と前記不揮発性メモリセルとの間を接続する複数のビット線と、
を含み、
前記制御情報の読み出し時において、前記読出手段は、前記ビット線を介して前記第2領域を複数ページに亘って一度に読み出すことを特徴とする、
不揮発性メモリ装置。 - 前記読出手段により複数ページに亘って一度に読み出された前記第2領域の制御情報に基づいて、前記不揮発性メモリ装置を制御するシステムから入力される論理アドレスと前記不揮発性メモリアレイの物理アドレスとの対応付けを行うアドレス変換テーブルを作成するメモリ制御部をさらに含むことを特徴とする請求項1に記載の不揮発性メモリ装置。
- 前記メモリ制御部は、前記不揮発性メモリ装置へのアクセスのために入力される論理アドレスを、前記アドレス変換テーブルに基づき物理アドレスに変換することを特徴とする請求項2に記載の不揮発性メモリ装置。
- 前記複数のビット線は、前記列方向に配置され前記第1及び第2領域の前記不揮発性メモリセルに共通に接続される第1ビット線と、前記列方向に配置され前記第2領域の前記不揮発性メモリセルに接続される第2ビット線と、を含み、
前記読出手段は、
前記通常時は、複数の前記第1ビット線を選択し、前記複数の第1ビット線を介して前記ページ毎に前記第1領域及び第2領域の不揮発性メモリセルからデータを読み出し、
前記制御情報の読み出し時は、複数の前記第2ビット線を選択し、前記複数の第2ビット線を介して複数ページに亘る前記第2領域の不揮発性メモリセルから制御情報を読み出すビット線選択手段を含む、
ことを特徴とする、請求項1に記載の不揮発性メモリ装置。 - 前記ワード線選択手段は、前記制御情報の読み出しを行うコマンドから生成されるワード線選択用の制御信号及び前記第1ワード線からの信号の入力を受け、前記第2ワード線の活性/非活性を決定する信号を出力するワード線切替手段を有することを特徴とする請求項1に記載の不揮発性メモリ装置。
- 前記ワード線選択手段は、前記制御情報の読み出しを行うコマンドから生成されるワード線選択用の制御信号及び前記第2ワード線からの信号の入力を受け、前記第1ワード線の活性/非活性を決定する信号を出力するワード線切替手段を有することを特徴とする請求項1に記載の不揮発性メモリ装置。
- 前記第1及び第2ビット線と前記第2領域の不揮発性メモリセルとの間に設けられるビット線切替手段をさらに有し、
前記ビット線切替手段は、前記制御情報の読み出しを行うコマンドが入力される場合は、前記第2領域の不揮発性メモリセルと対応する前記第2ビット線とを接続し、前記コマンドが入力されない場合は、前記第1及び前記第2領域の不揮発性メモリセルと対応する前記第1ビット線とを接続することを特徴とする請求項4に記載の不揮発性メモリ装置。 - 前記ビット線切替手段は、互いに異なる極性の第1スイッチング素子及び第2スイッチング素子を含むことを特徴とする請求項7に記載の不揮発性メモリ装置。
- 前記不揮発性メモリアレイは、データの消去単位であり複数ページを含むブロックを複数含んで構成され、
前記ワード線選択手段は、前記制御情報の読み出し時において、1ブロック内における第2領域の不揮発性メモリセルに接続される前記複数の第2ワード線を活性化し、
前記ビット線選択手段は、前記ブロック内の第2領域から前記複数の第2ビット線を介して前記制御情報を読み出すことを特徴とする請求項4に記載の不揮発性メモリ装置。 - 前記不揮発性メモリアレイは、データの消去単位であり複数ページを含むブロックを複数含んで構成され、
前記ワード線選択手段は、前記制御情報の読み出し時において、前記第2領域の不揮発性メモリセルに接続される前記第2ワード線のいずれかをブロック毎に活性化し、
前記ビット線選択手段は、前記各ブロックのいずれか1つの第2領域それぞれから対応する各前記第2ビット線を介して前記制御情報を読み出すことを特徴とする請求項4に記載の不揮発性メモリ装置。 - 前記第2領域を複数ページに亘って一度に読み出すためのコマンドを備えることを特徴とする請求項1に記載の不揮発性メモリ装置。
- 前記不揮発性メモリアレイは、データの消去単位であり複数ページを含むブロックを複数含んで構成され、
前記コマンドは、ブロック内の第2領域を複数ページに亘って一度に読み出す命令、あるいは異なるブロック内の第2領域を複数ページに亘って一度に読み出す命令であることを特徴とする請求項11に記載の不揮発性メモリ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005231494A JP4660316B2 (ja) | 2004-09-03 | 2005-08-10 | 不揮発性メモリ装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004257278 | 2004-09-03 | ||
JP2005231494A JP4660316B2 (ja) | 2004-09-03 | 2005-08-10 | 不揮発性メモリ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006099940A JP2006099940A (ja) | 2006-04-13 |
JP4660316B2 true JP4660316B2 (ja) | 2011-03-30 |
Family
ID=36239547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005231494A Active JP4660316B2 (ja) | 2004-09-03 | 2005-08-10 | 不揮発性メモリ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4660316B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4984666B2 (ja) * | 2006-06-12 | 2012-07-25 | ソニー株式会社 | 不揮発性メモリ |
KR101541442B1 (ko) | 2008-11-04 | 2015-08-03 | 삼성전자주식회사 | 메모리 및 프로세서를 포함하는 컴퓨팅 시스템 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002373496A (ja) * | 2001-06-11 | 2002-12-26 | Samsung Electronics Co Ltd | 半導体メモリ装置及びこれに用いるデータリード方法 |
JP2003015929A (ja) * | 2001-06-28 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 不揮発性メモリの制御方法 |
US20040145952A1 (en) * | 2003-01-28 | 2004-07-29 | Jian Chen | Non-volatile semiconductor memory with large erase blocks storing cycle counts |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61243545A (ja) * | 1985-04-22 | 1986-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 多方向読み出し1方向書き込みメモリ装置 |
-
2005
- 2005-08-10 JP JP2005231494A patent/JP4660316B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002373496A (ja) * | 2001-06-11 | 2002-12-26 | Samsung Electronics Co Ltd | 半導体メモリ装置及びこれに用いるデータリード方法 |
JP2003015929A (ja) * | 2001-06-28 | 2003-01-17 | Matsushita Electric Ind Co Ltd | 不揮発性メモリの制御方法 |
US20040145952A1 (en) * | 2003-01-28 | 2004-07-29 | Jian Chen | Non-volatile semiconductor memory with large erase blocks storing cycle counts |
Also Published As
Publication number | Publication date |
---|---|
JP2006099940A (ja) | 2006-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6556504B2 (en) | Nonvolatile semiconductor memory device and data input/output control method thereof | |
JP4957800B2 (ja) | 半導体記憶装置及びシステム | |
US7974125B2 (en) | Flash memory device and method of controlling flash memory device | |
JP5016841B2 (ja) | 不揮発性半導体記憶装置 | |
KR20070117606A (ko) | 데이터용과 에러 정정 코드용으로 전환가능한 부분을 갖는메모리 | |
JP2000163988A (ja) | 半導体記憶装置 | |
JP4346526B2 (ja) | 半導体集積回路装置 | |
JP2021039804A (ja) | メモリシステム | |
JP2005116167A (ja) | アドレス信号によって動作モードを設定するメモリシステム及び方法 | |
JP4577849B2 (ja) | 半導体装置および半導体装置に対する制御方法 | |
US8654603B2 (en) | Test operation for a low-power double-data-rate (LPDDR) nonvolatile memory device | |
EP3057100B1 (en) | Memory device and operating method of same | |
US7259989B2 (en) | Non-volatile memory device | |
US7263007B2 (en) | Semiconductor memory device using read data bus for writing data during high-speed writing | |
JP4660316B2 (ja) | 不揮発性メモリ装置 | |
KR100953062B1 (ko) | 불휘발성 메모리 소자의 어드레스 입력 방법 및 동작 방법 | |
US20080002480A1 (en) | Nonvolatile memory apparatus | |
KR100598907B1 (ko) | 연속적 읽기/쓰기가 가능한 플래쉬 메모리 | |
US20100329027A1 (en) | Nonvolatile memory device and method of operating the same | |
KR20030038320A (ko) | 반도체 메모리 | |
JP4635173B2 (ja) | メモリシステムおよびその制御方法 | |
JP2009176375A (ja) | 不揮発性半導体記憶装置 | |
KR100903694B1 (ko) | 반도체 장치 및 데이터 써넣기 방법 | |
JP4998534B2 (ja) | 半導体記憶装置 | |
KR100331782B1 (ko) | 멀티라이트동작이가능한반도체메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100928 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101110 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101228 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4660316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |