JP4618442B2 - 電子部品の構成に用いられるシートの製造方法 - Google Patents

電子部品の構成に用いられるシートの製造方法 Download PDF

Info

Publication number
JP4618442B2
JP4618442B2 JP2006279932A JP2006279932A JP4618442B2 JP 4618442 B2 JP4618442 B2 JP 4618442B2 JP 2006279932 A JP2006279932 A JP 2006279932A JP 2006279932 A JP2006279932 A JP 2006279932A JP 4618442 B2 JP4618442 B2 JP 4618442B2
Authority
JP
Japan
Prior art keywords
sheet
forming
powder
electronic component
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006279932A
Other languages
English (en)
Other versions
JP2007067427A5 (ja
JP2007067427A (ja
Inventor
政幸 吉田
俊二 青木
源一 渡辺
純一 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006279932A priority Critical patent/JP4618442B2/ja
Publication of JP2007067427A publication Critical patent/JP2007067427A/ja
Publication of JP2007067427A5 publication Critical patent/JP2007067427A5/ja
Application granted granted Critical
Publication of JP4618442B2 publication Critical patent/JP4618442B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)

Description

本発明は、積層コンデンサ、積層インダクタ、いわゆる多層配線基板等、積層型の電子部品に関する。より詳細には、これら積層型電子部品を構成する単一の層(シート)に関するものである。
特開2001−85264 特開2001−110662 特開2001−76959 特開2000−331858 特開2000−331865 特開2000−111223 特開2000−183530 特開平10−12455
近年、電子機器の高性能化、あるいは携帯機器の急速な普及に伴って、電子部品はその高密度実装化と共に高周波特性の改善も求められるようになってきている。当該要求に応えるために、電子部品の生産工程においても、素子の微細化あるいは高精度な製造を可能とする製造方法の検討が行われている。
例えば、電子部品としていわゆる積層セラミックコンデンサを例に取り、その製造方法について簡単に述べる。まず、所定の電気特性を有する強誘電性のセラミック粉末と有機系のバインダとを混合して得られるスラリーを、スクリーン印刷法によって、PETフィルム等の支持体上に所定のパターンに印刷する。このようにして得られた誘電体層上に、更に金属粉末と有機系バインダとからなる金属ペーストを、所定のパターンに印刷して電極層を形成する。これら工程を順次繰り返すことにより積層体を形成し、更に焼成、端面電極の形成等の処理を経ることにより、コンデンサの製造が為されている。セラミックインダクタ等の電子部品の製造方法においても、基本的には前述のコンデンサ製造工程に準じた工程が繰り返して為されている。
しかしながら、前述の製造方法においては、各層の形状、厚さ、焼成時の収縮率等のばらつきに起因して、より高性能を有した電子部品の提供には限界が生じていた。そこで本出願人は、前述の[特許文献1]あるいは[特許文献2]に示す様な電子部品の製造方法を提案し、要求される電子部品の高性能化に対応しようとしている。
例えば、[特許文献1]には、電子部品の一つである、いわゆる積層セラミックコンデンサの製造方法が開示されている。当該製造方法においては、具体的には、まず、予め導電処理が為された支持体表面に対して、感光性を有する有機系バインダとセラミック粉末とを混合して得られた感光性ペーストが所定厚さ塗布される。続いて、フォトマスクを介して、当該感光性ペーストに対する紫外線による露光処理、および現像液による現像処理が為され、空間部とセラミック部とからなる層が、支持体上に形成される。
ここで、電着技術により、この空間部に対してNi粉とアクリル系樹脂からなる共析被膜を、セラミック部とほぼ同じ厚さとなるように析出させる。このようにして得られた、セラミック部とNi粉末を含む共析被膜部とからなるシートを、一体ものとして支持体から剥離し、当該シートに対して積層、焼成、端面電極の形成等の処理を施すことにより、積層セラミックコンデンサを得ることとしている。また、[特許文献2]には、いわゆる積層セラミックインダクタの形成方法が開示されており、当該製造方法においても、支持体上へのセラミック部と空間部との形成、当該空間部へのAg粉を有する共析被膜の形成等が述べられている。
前述の[特許文献1]あるいは[特許文献2]に係る電子部品等の製造方法によれば、支持体上に形成されたシート自体にはセラミック部と共析被膜部とにおける膜厚の相違はなく、略均一な厚さとなっている。従って、従来の単純なセラミックパターンと電極パターンとを積層する方法と比較して、焼成処理等に起因する電気特性の変化が少なく、所望の電気特性を有する電子部品が再現性良く得られることとなる。
現在、電子機器等に用いられる信号の高周波化がGHz帯にまで及んでおり、前述の電子部品等においても、これに対応するために、伝送線路の低容量化、接合部での低抵抗化等、更なる高性能化が望まれている。同時に、携帯用端末への提供のために、更なる高集積化、小型化も望まれている。前述の製造方法によって得られるシートに関しても、例えばその薄膜化、あるいは導電性ペースト等の材質の最適化と並行して進めることで、ある程度の対応は可能と思われる。
しかしながら、前述の製造方法によって得られるシートは、セラミック部と共析被膜部との2種類の材料から構成されるのみである。従って、一シートあたり絶縁体一種類と導電体一種類からなるという制限が、電子部品製造上常に化せられている。その結果、1)回路設計に制限が生じ、あるレベルからの高集積化が阻害される、2)例えばインダクタを含む電子部品を形成しようとした場合等では、積層する層数が極端に増加し、あるレベルからの小型化が阻害される、3)層数が増加することによって層間接続部が増加し、信頼性が低下する恐れがある、等の事態を招くことが考えられる。
本発明は、上記状況に鑑みて為されたものであり、積層セラミックコンデンサ、積層セラミックインダクタ等のいわゆる積層型の電子部品に関し、その高集積化、小型化、高信頼性化等に寄与し得るシートを提供することを目的としている。より具体的には、これら効果を期待し得る構成からなるシートの提供を目的としている。
上記課題を解決するために、本発明に係るシートは、積層型の電子部品を形成する際に用いられる電子部品の各層として用いられるシートであって、当該シートは少なくとも3種類の、それぞれ異なった物性を有する部分を有することを特徴としている。
なお、前述のシートは、当該シートが延在する平面方向において、異なった物性を有する部分がそれぞれ形成されることが好ましい。あるいは、前述のシートは、当該シートの厚み方向において、異なった物性を有する部分が形成されることが好ましい。なお、当該構成のシートを得るに際して、異なった物性を有する部分の全て、あるいは当該部分における特定の一つの部分を除く全ては、電着処理によって形成されることが好ましい。
本発明の実施の形態に係るシートに関し、当該シートの形成方法をフローチャートとして図1に示している。なお、図1は、各工程におけるシートについて、これをその厚さ方向に切断した場合の断面構成を示している。まず、導電処理が施された支持体1の表面上に、所定の誘電率等の電気特性が得られるようにセラミックス粉と感光性の有機系バインダとが混合されたセラミックスラリー(3)を、所定厚さに塗布、付着させ、ステップ1の状態のシートを得る。続いて、マスクを介した紫外線等による感光性スラリーの露光処理、および現像液による現像処理を行う(ステップ2)。当該処理によって、セラミック部分3と第一の空間部分5とが形成される。
ステップ2において得られた第一の空間部分5に対して、電着処理によって、例えば高透磁率等の電気特性を有する粉体と感光性の有機系バインダとからなる高透磁率材部分7の形成を行い、ステップ3に示す状態のシートを得る。当該高透磁率材部分7に対して、更に、マスクを介した紫外線等による感光性高透磁率材部分の露光処理、および現像液による現像処理を行う(ステップ4)。当該処理によって、支持体1上に、セラミック部分3、高透磁率材部分7および第二の空間部分9を有するシートが形成される。
さらに、この第二の空間部分9に対して、電着処理によって、例えば導電性の金属粉と感光性の有機バインダとからなる導電体部分11の形成を行い、ステップ5に示す状態のシートを得る。なお、本工程においては、例えば導電層を、その厚み方向において絶縁体層にて挟持した構成の形成についても、一例として示すこととしている。このため、導電体部分11は、第二の空間部分9を全て充填する以前に、すなわち、その厚さがセラミック部分3の厚さに達する以前に電着処理を終了することとしている。
さらに残存した第二の空間部分9に対して、電着処理によって、例えば低透磁率等の電気特性を有する粉体と感光性の有機系バインダとからなる低透磁率材部分13の形成を行い、ステップ6に示す状態のシートを得る。当該低透磁率材部分13に対して、更に、マスクを介した紫外線等による感光性低透磁率材部分の露光処理、および現像液による現像処理を行う(ステップ7)。当該処理によって、支持体1上に、セラミック部分3、高透磁率材部分7、導電材部分11、低透磁率材料部分13、および第三の空間部分15を有するシートが形成される(ステップ7)。
続いて、この第三の空間部分15に対して、導電体部分11を形成した場合と同様の材料を用いた電着処理により、追加の導電体部分17の形成を行い、ステップ8に示す状態のシートを得る。その後、これら状態のシートから支持体1を剥離、除去し、その内部に、少なくとも3種類以上の、各々異なる電気的特性を有する部分からなるシートを得る。当該シートに対して、積層、端面電極の形成等の処理を施すことにより所望の電子部品を形成する。
本発明によれば、導電処理が為された支持体に対して、その表面への膜形成、その膜に対してのパターニング、パターニングによって得られた空間部に対する電着処理による新たな膜の形成といった工程を複数回繰り返している。当該工程の繰り返しによって得られるシートは、単一のシートにおいて、三次元方向に少なくとも3種類以上の異なる材質からなる部分を有することを特徴としている。
通常、本発明に係る構成からなるシートを形成するためには、前述の如く単一層のシートに対して複数回の感光性スラリーの塗布、当該スラリーの露光および現像を行う必要がある。すなわち、工程数の増加、これに伴うコストの増加等が生じることから、単一層のシートに着目した場合には、これを従来の製造方法からなるシートを複数層積層して当該シートを形成した方が好ましいとも考えられる。
しかしながら、電子部品の高性能化を進めようとした場合、シート内の特定部分に特殊な材料を配して電気特性の改善を図る、接合点を減少させる等の必要性が生じる場合も考えられる。これらを鑑みた上で電子部品製造工程全体としてみた場合には、本発明に係る構成からなるシートを用いることによって、電子部品の高性能化が図れるのみならず、工程数の大幅な削減も可能となると考えられる。
なお、前述の実施の形態におけるシート構成はあくまで、本発明に係る構成のシートを示すための一例である。すなわち、例えば、後述するように、導電体部分の数、配置、を変更する等、例示された工程に対して適宜変更を加え、実際に製造しようとする電子部品の構成に応じて、所望の構成からなるシートを得ることが可能である。また、例えば、積層−圧着の工程を経る際に、積層されるシート間における導電体部分の接続状態を良好な物とすべく、追加の導電体部分をセラミック部分3の上面より盛り上げる構成とする等、各部分の形成状態を改変しても良い。適宜変更を加えることで得られた複数種類のシートを積層してなるセラミックインダクタの一例を図2に示す。
図2はセラミックインダクタをその積層方向に切断した断面の構成を模式的に示すものである。当該複合品はシートL1〜L9を積層して構成されている。各々のシートには、導電体部分21、低誘電率材料からなる第一の絶縁体部分23、高透磁率材料からなる第二の絶縁体部分25、第二の絶縁体部分25より低い透磁率を有する材料からなる第三の絶縁体部27が、任意に含まれている。各々のシート構成について、以下簡単にシートL5乃至L7を例として説明する。
シートL5を上面から見た状態を図3Aに、またシートL5の形成工程をフローチャートとして図3Bにそれぞれ示す。なお、図1に示したフローチャートにおいて示した構成と同様の構成要素からなる部分には、同一の参照符号を用いることとする。まず、導電処理が施された支持体1の表面上に、所定の誘電率等の電気特性が得られるようにセラミックス粉と感光性の有機系バインダとが混合されたセラミックススラリー(3)を、所定厚さに塗布、付着させ、ステップ1の状態のシートを得る。続いて、マスクを介した紫外線等による感光性スラリーの露光処理、および現像液による現像処理を行う(ステップ2)。当該処理によって、セラミック部分3と第一の空間部分5とが形成される。
ステップ2において得られた第一の空間部分5に対して、電着処理によって、例えば高透磁率等の電気特性を有する粉体と感光性の有機系バインダとからなる高透磁率材部分7の形成を行い、ステップ3に示す状態のシートを得る。当該高透磁率材部分7に対して、更に、マスクを介した紫外線等による感光性高透磁率材部分7の露光処理、および現像液による現像処理を行う(ステップ4)。当該処理によって、支持体1上に、セラミック部分3、高透磁率材部分7および第二の空間部分9を有するシートが形成される。
さらに、この第二の空間部分9に対して、電着処理によって、低透磁率を電気特性として有する粉体と感光性の有機バインダとからなる低透磁率材部分13の形成を行い、ステップ5に示す状態のシートを得る。当該低透磁率材部分13に対して、更に、マスクを介した紫外線等による露光処理、および現像液による現像処理を行う(ステップ6)。当該状態において、図3A中のI-Iにおける断面形状においては、露光および現像処理によって低透磁率材部分13が除去され、再度第二の空間部9が形成される。また、II-IIにおける断面形状においては、低透磁率材部分13はそのまま残されている。
続いて、第二の空間部9に対して、例えば導電性の金属等からなる導電体部分11の形成を、セラミックス部分3と同じ厚さになるまで行い、ステップ7に示す状態のシートを得る。その後、これら状態のシートから支持体1を剥離、除去し、その内部に、導電体部分11、高透磁率材部分7、低透磁率材部分13およびセラミックス部分3の異なる電気的特性を有する部分からなるシートを得る。すなわち、シートL5においては、当該シートが延在する平面方向において、それぞれ異なった物性を有する少なくとも3種類の部分が配置されている。
図3Aに示すように、当該シートにおいて、中央部の高透磁率材部分7は、インダクタにおける芯材25aに対応している。導電体部分11は芯材25aの略半周を取り囲むように形成されており、インダクタの一部を形成する導電体部分21aに対応している。芯材25aの残りの周囲には、低透磁率材部分13である第三の絶縁体部分が形成されている。当該絶縁体部分は、シート積層時に、インダクタとして隣り合う導電体部分21a間を絶縁するための離間絶縁部分27aとして作用する。これら導電体部分21aおよび離間絶縁部分27aの周囲には高透磁率材部分7が配置されており、当該部分は芯材25aと共に磁束量を増加させる効果を持つ絶縁体部分25bとして作用する。さらにその周囲には、セラミック部分3が、第一の絶縁体部分からなる保護層23aを形成している。
シートL6を上面から見た状態を図4Aに、またシートL6の形成工程をフローチャートとして図4Bに示す。当該工程は、前述したシートL5の形成工程と概略同様の工程からなっている。異なる点は、低透磁率材部分13からなる離間絶縁体部分27bを芯材25aのほぼ全周を取り巻くように形成すること、および当該周囲の一部にのみ導電体部分11を形成することにある。当該導電体部分11は、個々のシートに形成されたインダクタの一部を各々接続するための接続用導電体部分21bとして作用する。すなわち、シートL6においても、当該シートが延在する平面方向において、それぞれ異なった物性を有する少なくとも3種類の部分が配置されている。
なお、これらシートL5の上方にL6を積層することにより、後述するシートL7と同等のシートを形成することも可能である。これらシートを順次積層することにより、接続用導電体部分21bを介して導電体部分21aが連続的に接続され、インダクタ本体が形成される。
本発明に係るシートにおいては、例えばシートL7に示すような、シートの厚み方向に物性の異なる部分が形成されたものも含まれる。シートL7に関して、これを上面から見た状態を図5Aに、また、シートL7の形成工程を示すフローチャートとして、図5A中のI-I、II-II、およびIII-IIIにおける断面形状を図5Bに示す。なお、前述の通りシートL7はL5の上方にL6を積層したものと同等であり、シートL7の厚さ方向で下半分はL5に、また同上半分をL6にそれぞれ対応しているため、具体的な構成についての説明は省略する。
以下、シートL7の形成工程について述べる。まず、導電処理が施された支持体1の表面上に、所定の誘電率等の電気特性が得られるようにセラミックス粉と感光性の有機系バインダとが混合されたセラミックススラリー(3)を、所定厚さに塗布、付着させ、ステップ1の状態のシートを得る。続いて、マスクを介した紫外線等による感光性スラリーの露光処理、および現像液による現像処理を行う(ステップ2)。当該処理によって、セラミック部分3と第一の空間部分5とが形成される。
ステップ2において得られた第一の空間部分5に対して、電着処理によって、例えば高透磁率等の電気特性を有する粉体と感光性の有機系バインダとからなる高透磁率材部分7の形成を行い、ステップ3に示す状態のシートを得る。当該高透磁率材部分7に対して、更に、マスクを介した紫外線等による感光性高透磁率材部分7の露光処理、および現像液による現像処理を行う(ステップ4)。当該処理によって、支持体1上に、セラミック部分3、高透磁率材部分7および第二の空間部分9を有するシートが形成される。
さらに、この第二の空間部分9に対して、電着処理によって、低透磁率を電気特性として有する粉体と感光性の有機バインダとからなる低透磁率材部分13の形成を行い、ステップ5に示す状態のシートを得る。当該低透磁率材部分13に対して、更に、マスクを介した紫外線等による露光処理、および現像液による現像処理を行う(ステップ6)。当該状態において、図5A中のI-IおよびII-IIにおける断面形状においては、露光および現像処理によって低透磁率材部分13が除去され、再度第二の空間部9が形成される。また、III-IIIにおける断面形状においては、低透磁率材部分13はそのまま残されている。
続いて、第二の空間部9に対して、例えば導電性の金属等からなる導電体部分11の形成を、所定の厚さになるまで行い、ステップ7に示す状態のシートを得る。更に、導電体部分11の上部に、電着処理によって、低透磁率を電気特性として有する粉体と感光性の有機バインダとからなる低透磁率材部分13の形成を行い、ステップ8に示す状態のシートを得る。当該低透磁率材部分13に対して、更に、マスクを介した紫外線等による露光処理、および現像液による現像処理を行う(ステップ9)。当該状態において、図5A中のI-Iにおける断面形状においては、露光および現像処理によって低透磁率材部分13が部分的に除去され、第三の空間部15が形成される。また、II-IIにおける断面形状においては、導電体部分11の上部に形成された低透磁率材部分13がそのまま残されている。
さらに、第三の空間部15に対して導電性の金属からなる導電体部分17を、セラミックス部分3の上面とその上面とが略一致するように形成する。以上の工程を経ることによって、基体1上には、線I-I、II-II、およびIII-IIIに沿った切断面において、図に示す形状をそれぞれ有するシートが得られる。その後、これら状態のシートから支持体1を剥離、除去し、その内部に、導電体部分11および17、高透磁率材部分7、低透磁率材部分13およびセラミックス部分3の異なる電気的特性を有する部分からなるシートを得る。すなわち、シートL5においては、当該シートが延在する平面方向および厚み方向において、それぞれ異なった物性を有する複数種類の部分が配置されている。
以上の構成からなるシートを予め複数枚作製し、各々のシートにおける導電体部分21aが接続用導電体部分21bを介して連続的に接続されるようにこれらシートを積層することにより、インダクタ本体が形成される。なお、ここではシートL7を例として、これを単一のシートとして形成し、且つこれを積層する場合について述べている。しかしながら、前述の通り当該シートを二つの層、例えば図2におけるシートL5およびL6の二層から形成されるように構成することとしても良い。この様にシートを分割することにより、積層工程が増加する反面、層形成工程を減らすことが可能となり、例えば積層精度の影響を受けにくい層構成の場合には、トータルとしての生産性の向上が図れる。即ち、コスト、層構成等に応じて、複雑な構成のシートを単一であるいは分割して形成することにより工程の自由度を高くするといった効果が得られる。
本例においては、インダクタにおける巻き線間各々の間には第三の絶縁体部27が配置され、且つインダクタ自体が高リアクタンスを有する第二の絶縁体部分25に包まれている。以上の構成を得ることにより、従来からの積層セラミックインダクタより更に優れた特性を有するインダクタを提供することが可能となる。
本発明によれば、異なる種々の材料を同一シート内に形成することが可能である。従って、図2に示したようなインダクタを構成することが可能であり、浮遊容量、クロストーク等をより低下し、更に小型化且つ高集積化を達成した積層型の電子部品の製造が可能となる。また、図中明示されていないが、本発明に係るシートを用いることによって、配線部21cの配置を、インダクタ形成時に任意の配置に引き回すことも可能となる。従って、これら配線部の配置の適正化を図ることも容易となる。すなわち、本発明に係る構成のシートを用いることによりa)回路設計の自由度が向上してより高集積化が可能となる、b)複合品形成の際においても積層層数の増加は生じず電子部品としての小型化が可能である、更にc)層数の減少に伴って層間での配線の接続が減り、信頼性が向上し、更には電子部品が完成に至るまでの工程数の短縮が見込める、といった効果が得られる。
なお、本発明に係るシートに関してその形成方法について前述したが、ここで述べられた支持体等、各種材料に関しては特に限定されない。支持体としては、ステンレス系の薄板、導電処理が表面に為されたPETフィルム、導電処理が表面に為されたガラス基板等、種々の材料が使用可能である。また、支持体表面に離型用の処理を施す場合があるが、当該処理としては、Ni-PTFE無電解メッキ、ステンレス粉末とテフロン(登録商標)樹脂との混合被膜の表面形成等がある。
また、金属粉としてはAg、Cu、Ni等の粉体が使用可能であり、感光性バインダとしては、その粘度、感光性等を勘案し、金属粉の選択と含め、種々の材料から適宜選択されることが望ましい。また、上述のシート形成方法においては、導電体部分の形成についても、金属粉を含有した感光性の材料を電着形成することとしている。しかしながら、更なる材料形成の必要がない場合には、この導電体部分を電着技術の一つであるメッキにより形成することとし、導電体部分がほぼ金属からのみ構成されることとしても良い。
また、本発明に係るシートにおける各部分は、第一の絶縁体部分を除いて、各々電着技術を用いてその形成工程が為されている。しかしながら、本発明はこれに限定されず、ペーストの塗布等、通常の膜形成に用いられる種々の方法を用いることが可能である。しかしながら、この場合、導電体部分の形成に関しては、導電性をより高める観点から、メッキ等の技術によることが好ましい場合も考えられる。
[本発明の効果]
本発明に係るシートを用いて積層型の電子部品を製造することにより、回路設計の自由度の向上、積層数の減少化、層間での接続箇所の低減化等が図れる。更に、異なる回路が積層工程のみで同時に製造可能となり、適当な材質を適当な箇所に配置可能であることから電子部品としての性能向上が図れ、結果として、電子部品としてのコストパフォーマンスも向上する、といった効果が得られる。
また、当該シートにおいては、フォト加工によって各種材料の配置を決定していることから、形成位置の精度が高く、且つ電着あるいはメッキ処理によって層厚さを規定することから厚さ精度も高い。従って、設計値に対する特性のばらつきが小さい電子部品が得られる。また、電着等の処理によって必要部分にのみ層形成が為されることから、材料の無駄が無く、製造コストの低減が図れる。更に、各種シートを形成後、これらを積層して電子部品を得ることから、電子部品に求められる特性に応じて、積層するシートの種類あるいは積層形式等を変更することが可能である。従って、本発明に係るシートを用いることによって、多品種少量生産にも対応可能な電子部品の製造工程の構築が容易である。
本発明に係るシートの形成方法を示すフローチャートである。 本発明に係るシートを用いて製造した電子部品の一例を示す図である。 図2に示した電子部品におけるシートL5に関して、当該シートを上面から見た状態を示す図である。 シートL5の形成方法を示すフローチャートである。 図2に示した電子部品におけるシートL6に関し、当該シートを上面から見た状態を示す図である。 シートL6の形成方法を示すフローチャートである。 図2に示した電子部品におけるシートL7に関し、当該シートを上面から見た状態を示す図である。 シートL7の形成方法を示すフローチャートである。
符号の説明
1:支持体
3:セラミック部分
5:第一の空間部分
7:高透磁率材料部分
9:第二の空間部分
11、17:導電体部分
13:低透磁率材料部分
15:第三の空間部分
21:導電体部分
23:第一の絶縁体部分
25:第二の絶縁体部分
27:第三の絶縁体部分
29:第四の絶縁体部分

Claims (3)

  1. 積層型の電子部品を形成する際に用いられる電子部品の各層として用いられるシートの製造方法であって、
    導電性を有する支持板上に、所定の電気的特性を有する第一の粉体と感光性の有機系バインダーとを含み且つ絶縁性を有する第一の部分を所定厚さで形成する工程と、
    前記第一の部分に対して所定パターンを形成するための露光処理を行い、現像液により現像処理を行い前記第一の部分に第一の空間部分を形成する工程と、
    記第一の粉体とは異なる所定の電気的特性を有する第二の粉体と感光性の有機系バインダーとを含む第二の部分を、電着処理によって前記第一の空間部分の前記支持板上に形成する工程と
    前記第二の部分に対して所定パターンを形成するための露光処理を行い、現像液により現像処理を行い前記第二の部分に第二の空間部分を形成する工程と、
    前記第一及び第二の粉体とは異なる所定の電気的特性を有する第三の粉体を含む少なくとも第三の部分を、電着処理によって前記第二の空間部分の前記支持板上に形成する工程と、を繰り返す、電子部品を形成する際に用いられるシートの製造方法。
  2. 積層型の電子部品を形成する際に用いられる電子部品の各層として用いられるシートの製造方法であって、
    導電性を有する支持板上に、所定の電気的特性を有する第一の粉体と感光性の有機系バインダーとを含み且つ絶縁性を有する第一の部分を所定厚さで形成する工程と、
    前記第一の部分に対して所定パターンを形成するための露光処理を行い、現像液により現像処理を行い前記第一の部分に第一の空間部分を形成する工程と、
    前記第一の粉体とは異なる所定の電気的特性を有する第二の粉体と感光性の有機系バインダーとを含む第二の部分を、電着処理によって前記第一の空間部分の前記支持板上に形成する工程と、
    前記第二の部分に対して所定パターンを形成するための露光処理を行い、現像液により現像処理を行い前記第二の部分に第二の空間部分を形成する工程と、
    前記第二の粉体とは異なる電気的特性を有する第三の粉体を含む少なくとも第三の部分を、電着処理によって前記第二の空間部分の前記支持板上に形成する工程と、を繰り返し、
    前記シートの厚み方向において、少なくとも前記第三の部分を形成する工程は、前記第二の空間部分の厚み全てを充填する前に終了するシートの製造方法。
  3. 前記少なくとも第三の部分に含まれる前記粉体は導電性を有し、
    第四の部分を、前記支持板上に形成された前記少なくとも第三の部分を電極として、前記第三の部分の上方に電着処理により形成することを特徴とする請求項2に記載のシートの製造方法。
JP2006279932A 2006-10-13 2006-10-13 電子部品の構成に用いられるシートの製造方法 Expired - Fee Related JP4618442B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006279932A JP4618442B2 (ja) 2006-10-13 2006-10-13 電子部品の構成に用いられるシートの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006279932A JP4618442B2 (ja) 2006-10-13 2006-10-13 電子部品の構成に用いられるシートの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003038371A Division JP2004247679A (ja) 2003-02-17 2003-02-17 電子部品の構成に用いられるシート

Publications (3)

Publication Number Publication Date
JP2007067427A JP2007067427A (ja) 2007-03-15
JP2007067427A5 JP2007067427A5 (ja) 2007-05-24
JP4618442B2 true JP4618442B2 (ja) 2011-01-26

Family

ID=37929190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006279932A Expired - Fee Related JP4618442B2 (ja) 2006-10-13 2006-10-13 電子部品の構成に用いられるシートの製造方法

Country Status (1)

Country Link
JP (1) JP4618442B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101832587B1 (ko) * 2016-01-11 2018-02-26 삼성전기주식회사 인덕터 및 그 제조방법
WO2022070962A1 (ja) * 2020-09-30 2022-04-07 富士フイルム株式会社 インダクタの製造方法および電子部品の製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932115A (ja) * 1982-08-18 1984-02-21 Toko Inc インダクタンス素子とその製造方法
JPS59149013A (ja) * 1983-02-15 1984-08-25 Sony Corp ロ−タリトランスの製造方法
JPS62235496A (ja) * 1986-04-04 1987-10-15 Hitachi Chem Co Ltd レジストパタ−ンを有する基板の製造法
JPH04348585A (ja) * 1991-05-27 1992-12-03 Nec Toyama Ltd 印刷配線板の製造方法
JPH0515409U (ja) * 1991-07-31 1993-02-26 京セラ株式会社 積層型コイル
JPH05114531A (ja) * 1991-10-22 1993-05-07 Tdk Corp 異質材部を有するセラミツクグリーンシート並びにセラミツク積層体部品の製造方法
JPH0945576A (ja) * 1995-08-03 1997-02-14 Murata Mfg Co Ltd 積層電子部品の製造方法
JP2000323806A (ja) * 1999-05-13 2000-11-24 Matsushita Electric Ind Co Ltd バンプ付セラミック回路基板及びその製造方法
JP2000331831A (ja) * 1999-05-18 2000-11-30 Tokin Corp 積層型インピーダンス素子
JP2001085264A (ja) * 1999-09-16 2001-03-30 Tdk Corp 積層セラミックコンデンサの製造方法
JP2001358466A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 多層回路部品及びその製造方法
JP2002151342A (ja) * 2000-11-09 2002-05-24 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5932115A (ja) * 1982-08-18 1984-02-21 Toko Inc インダクタンス素子とその製造方法
JPS59149013A (ja) * 1983-02-15 1984-08-25 Sony Corp ロ−タリトランスの製造方法
JPS62235496A (ja) * 1986-04-04 1987-10-15 Hitachi Chem Co Ltd レジストパタ−ンを有する基板の製造法
JPH04348585A (ja) * 1991-05-27 1992-12-03 Nec Toyama Ltd 印刷配線板の製造方法
JPH0515409U (ja) * 1991-07-31 1993-02-26 京セラ株式会社 積層型コイル
JPH05114531A (ja) * 1991-10-22 1993-05-07 Tdk Corp 異質材部を有するセラミツクグリーンシート並びにセラミツク積層体部品の製造方法
JPH0945576A (ja) * 1995-08-03 1997-02-14 Murata Mfg Co Ltd 積層電子部品の製造方法
JP2000323806A (ja) * 1999-05-13 2000-11-24 Matsushita Electric Ind Co Ltd バンプ付セラミック回路基板及びその製造方法
JP2000331831A (ja) * 1999-05-18 2000-11-30 Tokin Corp 積層型インピーダンス素子
JP2001085264A (ja) * 1999-09-16 2001-03-30 Tdk Corp 積層セラミックコンデンサの製造方法
JP2001358466A (ja) * 2000-06-15 2001-12-26 Murata Mfg Co Ltd 多層回路部品及びその製造方法
JP2002151342A (ja) * 2000-11-09 2002-05-24 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Also Published As

Publication number Publication date
JP2007067427A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
CN106328339B (zh) 线圈部件
JP6519561B2 (ja) インダクタ部品およびその製造方法
KR101548862B1 (ko) 칩형 코일 부품 및 그 제조 방법
CN108806950B (zh) 线圈部件
US7338892B2 (en) Circuit carrier and manufacturing process thereof
KR20160111153A (ko) 인덕터 및 인덕터의 제조 방법
KR102016490B1 (ko) 코일 부품
JP4151846B2 (ja) 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられるセラミックグリーンシートの製造方法
JP3946578B2 (ja) 受動素子を備えた配線板の製造方法、受動素子を備えた配線板
KR20170053949A (ko) 코일 부품 및 그 제조 방법
US20090205852A1 (en) Circuit board and manufacturing method thereof
US10609824B2 (en) Manufacturing method of a multi-layer circuit board
JP4618442B2 (ja) 電子部品の構成に用いられるシートの製造方法
US6551426B2 (en) Manufacturing method for a laminated ceramic electronic component
JP4577479B2 (ja) 多層配線基板形成に用いられる異材質部を有するシート形成方法および異材質部を有するシート
JP7367713B2 (ja) インダクタ部品
JP2007180428A (ja) 電子部品及びその製造方法
JP4515477B2 (ja) 受動素子を備えた配線板の製造方法
JP2004247679A (ja) 電子部品の構成に用いられるシート
JP3930443B2 (ja) 電子部品製造時に用いられる、内部回路および層間接続材を包含するシートの形成方法
KR102574413B1 (ko) 코일 전자 부품
JP2006024717A (ja) 抵抗素子内蔵配線板、抵抗素子内蔵配線板の製造方法
CN114496501A (zh) 平面绕组及其制备方法,以及平面变压器
KR20130051250A (ko) 칩 인덕터 및 그 제조 방법
TWI440416B (zh) 具有線圈結構環繞埋入元件之多層電路板及其製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090601

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100707

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101012

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees