JP4183364B2 - 歪補償装置 - Google Patents
歪補償装置 Download PDFInfo
- Publication number
- JP4183364B2 JP4183364B2 JP2000097092A JP2000097092A JP4183364B2 JP 4183364 B2 JP4183364 B2 JP 4183364B2 JP 2000097092 A JP2000097092 A JP 2000097092A JP 2000097092 A JP2000097092 A JP 2000097092A JP 4183364 B2 JP4183364 B2 JP 4183364B2
- Authority
- JP
- Japan
- Prior art keywords
- distortion compensation
- compensation coefficient
- signal
- distortion
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
本発明は歪補償装置に係わり、特に、出力可能範囲を超える制御が行われそうになったとき振幅制限を行い、且つ、振幅制限が行われた場合でも位相について追従動作を行わせることができる歪補償装置に関する。
【0002】
【従来の技術】
近年周波数資源が逼迫し、無線通信に於いてディジタル化による高能率伝送が多く用いられるようになってきた。無線通信に多値振幅変調方式を適用する場合、送信側特に電力増幅器の増幅特性を直線化して非線型歪を抑え、隣接チャネル漏洩電力を低減する技術が重要であり、また線型性に劣る増幅器を使用し電力効率の向上を図る場合はそれによる歪発生を補償する技術が必須である。
【0003】
図45は従来の無線機における送信装置の一例を示すブロック図であり、送信信号発生装置1はシリアルのディジタルデータ列を送出し、シリアル/パラレル変換器(S/P変換器)2はディジタルデータ列を1ビットづつ交互に振り分けて同相成分信号(I信号:In-phase component)と直交成分信号(Q信号:Quadrature component)の2系列に変換する。DA変換器3はI信号、Q信号のそれぞれをアナログのベースバンド信号に変換して直交変調器4に入力する。直交変調器4は入力されたI信号、Q信号(送信ベースバンド信号)にそれぞれ基準搬送波とこれを900移相した信号を乗算し、乗算結果を加算することにより直交変換を行って出力する。周波数変換器5は直交変調信号と局部発振信号をミキシングして周波数変換し、送信電力増幅器6は周波数変換器5から出力された搬送波を電力増幅して空中線(アンテナ)7より空中に放射する。
【0004】
W-CDMA及びPDC(Personal Digital Cellular)等の移動通信において、送信装置の送信電力は10mW〜数Wと大きく、送信電力増幅器の入出力特性(歪関数f(p))は図46(a)の点線で示すように非直線性になる。この非直線特性により非線形歪が発生し、送信周波数f0周辺の周波数スペクトラムは図46(b)の実線に示すようにサイドローブが持ち上がり、隣接チャネルに漏洩し、隣接妨害を生じる。すなわち、非線形歪により(b)に示すように送信波が隣接周波数チャネルに漏洩する電力が大きくなってしまう。漏洩電力をACPR(Adjacent Channel Power Ratio)として説明する。ACPRは(b)の1点鎖線Aと1点鎖線A′間のスペクトラム面積である着目チャネルの電力と1点鎖線A,A′と2点鎖線B,B′間の隣接チャネルに漏れるスペクトラムの面積である隣接漏洩電力の比である。このような漏洩電力は、他チャネルに対して雑音となり、そのチャネルの通信品質を劣化させてしまう。よって、厳しく規定されている。
【0005】
漏洩電力は、例えば電力増幅器の線型領域(図46(a)参照)で小さく、非線形領域で大きくなる。そこで、高出力の送信電力増幅器とするためには、線形領域を広くする必要がある。しかし、このためには実際に必要な能力以上の増幅器が必要となり、コスト及び装置サイズにおいて不利となる問題がある。
また、通常の増幅器では、線形領域での電力負荷効率は図47に示すように低い。ここで電力負荷効率とは、アンプの定格電力に対する出力電力Poutと入力電力Pinの差(Pout-Pin)の割合(%)であり、熱になる分である。よって、必要な送信電力を得るには大きな消費電力が必要となってしまい、電力効率においても非常に不利である。そのため、消費電力を低く押さえるために増幅器の非線形領域での使用が不可欠である。しかしながら、前述のように歪が増加し、ACPRを劣化させてしまう。この状況に対して送信電力の歪を補償し、電力負荷効率の良い領域での増幅器の使用を実現するものが歪補償機能つきの無線装置(リニアライザ)である。フィードバック系の歪補償技術としてカルテジアンループ方式、ポーラーループ方式等が提案され、電力増幅器の歪抑圧を行っている。
【0006】
図48はDSPを用いたディジタル非線形歪補償機能を備えた送信装置のブロック図である。送信信号発生装置1から送出されるディジタルデータ群(送信信号)は、S/P変換器2においてI信号、Q信号の2系列に変換されてDSPで構成される歪補償部8に入力される。歪補償部8は機能的に図49に示すように、送信信号x(t)のパワーレベル0〜1023に応じた歪補償係数h(pi)(i=0〜1023)を記憶する歪補償係数記憶部8a、送信信号レベルに応じた歪補償係数h(pi)を用いて該送信信号に歪補償処理(プリディストーション)を施すプリディストーション部8b、送信信号x(t)と後述する直交検波器で復調された復調信号(フィードバック信号)y(t)を比較し、その差が零となるように歪補償係数h(pi)を演算、更新する歪補償係数演算部8cを備えている。
【0007】
歪補償部8は送信信号x(t)のパワーレベルに応じた歪補償係数h(pi)を用いて該送信信号にプリディストーション処理を施し、DA変換器3に入力する。DA変換器3は入力されたI信号とQ信号をアナログのベースバンド信号に変換して直交変調器4に入力する。直交変調器4は入力されたI信号、Q信号にそれぞれ基準搬送波とこれを900移相した信号を乗算し、乗算結果を加算することにより直交変換を行って出力する。周波数変換器5は直交変調信号と局部発振信号をミキシングして周波数変換し、送信電力増幅器6は周波数変換器5から出力された搬送波信号を電力増幅して空中線(アンテナ)7より空中に放射する。
【0008】
送信信号の一部は方向性結合器9を介して周波数変換器10に入力され、ここで周波数変換されて直交検波器11に入力される。直交検波器11は入力信号にそれぞれ基準搬送波とこれを900移相した信号を乗算して直交検波を行い、送信側におけるベースバンドのI、Q信号を再現してAD変換器12に入力する。AD変換器12は入力されたI,Q信号をディジタルに変換して歪補償部8に入力する。歪補償部8はLMS(Least Mean Square)アルゴリズムを用いた適応信号処理により歪補償前の送信信号と直交検波器11で復調されたフィードバック信号を比較し、その差が零となるように歪補償係数h(pi)を演算、更新する。ついで、次の送信すべき送信信号に更新した歪補償係数を用いてプリディストーション処理を施して出力する。以後、上記動作を繰り返すことにより、送信電力増幅器6の非線形歪を抑えて隣接チャネル漏洩電力を低減する。
【0009】
図50は適応LMSによる歪補償処理の説明図である。15aはベースバンドの送信信号(直交変調信号)x(t)に歪補償係数hn-1(p)を乗算する乗算器(図49のプリディストーション部8bに対応)、15bは歪関数f(p)を有する送信電力増幅器、15cは送信電力増幅器からの出力信号y(t)を帰還する帰還系、15dは送信信号x(t)のパワーp(=x(t)2)を演算する演算部(振幅−電力変換部)、15eは送信信号x(t)の各パワーに応じた歪補償係数を記憶する歪補償係数記憶部(図49の歪補償係数記憶部8aに対応)であり、送信信号x(t)のパワーpに応じた歪補償係数hn-1(p)を出力すると共に、LMSアルゴリズムにより求まる歪補償係数hn(p)で歪補償係数hn-1(p)を更新する。
【0010】
15fは共役複素信号出力部、15gは送信信号x(t)と帰還復調信号y(t)の差e(t)を出力する減算器、15hはe(t)とu*(t)の乗算を行う乗算器、15iはhn-1(p)とy*(t)の乗算を行う乗算器、15jはステップサイズパラメータμを乗算する乗算器、15kはhn-1(p)とμe(t)u*(t)を加算する加算器、15m,15n、15pは遅延部であり、送信信号x(t)が入力してから帰還復調信号y(t)が減算器15gに入力するまでの遅延時間を入力信号に付加する。15f、15h〜15jは回転演算部16を構成する。u(t)は歪を受けた信号である。上記構成により、以下に示す演算が行われる。
hn(p)=hn-1(p)+μe(t)u*(t)
e(t)=x(t)−y(t)
y(t)=hn-1(p)x(t)f(p)
u(t)=x(t)f(p)=h* n-1(p)y(t)
P=|x(t)|2 ただし、x,y,f,h,u,eは複素数、*は共役複素数である。上記演算処理を行うことにより、送信信号x(t)と帰還復調信号y(t)の差e(t)が最小となるように歪補償係数h(p)が更新され、最終的に最適の歪補償係数値に収束し、送信電力増幅器の歪が補償される。
【0011】
図51はx(t)=I(t)+jQ(t)として表現した送信装置の全体の構成図であり、図48、図50と同一部分には同一符号を付している。
以上のように、ディジタル非線形歪補償方式は、送信信号を直交変調して得られる搬送波を帰還検波し、送信信号と帰還信号の振幅をディジタル変換して比較し、比較結果に基づいて歪補償係数をリアルタイムに更新するという原理である。この非線形歪補償方式によれば、歪を減少でき、その結果、高出力で非線形領域での動作でもACPRを満たし(すなわち漏洩電力を低く抑え)、かつ、電力負荷効率を改善することができ、低消費電力化が可能となる。また、電力負荷効率の改善により発熱量を削減でき、発熱対策が軽減し、これにより、装置の規模も削減することができる。
【0012】
【発明が解決しようとする課題】
歪発生において、信号の振幅歪と位相歪が同時に発生することがある。これは、歪補償された送信信号が歪補償回路の補償振幅範囲を超えると、該信号が歪補償装置の限界値に振幅制限され、振幅値が歪補償装置の上限値に張りつき、位相制御が不可能になるからである。
送信電力増幅器は飽和による非線形特性を有しているが、前述のように送信効率上できるだけ飽和に近い状態で使用する。一方、歪補償装置は特性が線形なるように歪補償制御を行うため、飽和に近い状態で使用すると歪補償係数hn(p)が次第に大きくなる。このため、歪補償後の送信信号x(t)*h(p)(*は複素乗算)のレベルが増大し、DA変換器のダイナミックレンジを越え、DA変換器の出力振幅がひずむ。この結果、送信信号に高調波成分が含まれるようになり、振幅のみならず位相もひずみ、隣接漏えいが発生しスペクトル特性が規格外になる。
【0013】
図52は従来の歪補償装置の問題点説明図であり、点線LMはDA変換器3のダイナミックレンジ(DA変換器リミット)である。歪補償装置のプリディストーション部から出力する送信信号x(t)*hn(p)のレベルがDA変換器リミットLMの内側に存在すれば歪は発生しない。しかし、歪補償処理により送信信号x(t)に対する歪補償係数hn+1(p)が大きくなると、図示するようにx(t)*hn+1(p)がDA変換器リミットLMを越え、振幅がDA変換器リミットLMにクランプし、高調波成分が発生して位相もひずむ。
【0014】
すなわち、電力増幅器の非線形の度合いが大きい領域では、歪み補償によって振幅を大きくしようとしているにも関わらず、帰還信号y(t)の振幅が大きくならず、補正前の送信信号x(t)と帰還信号との振幅差e(t) が大きくなる。振幅差が大きくなれば歪補償部8は、歪補償が期待通りに行なわれていないと判断し、更に差信号e(t) が小さくなるように歪補償計数hn+1(p)を大きくする。この結果、歪補償後の信号振幅を更に増加させる。この結果、信号振幅が制限値(DA変換器3のリミットLM)を超えてしまう。そのため制限値を超えた信号は一定振幅値となり、信号の有意成分(振幅及び位相)が欠落する。これにより、振幅成分に加えて位相成分の補償もできなくなるつまりは、歪み補償が正常動作しないといった障害が発生する。
以上により、振幅がDA変換器リミットLMを越えると、振幅、位相の両方が制御不可能になり、歪補償しない場合より歪特性が劣化する問題が発生する。
【0015】
以上から本発明の目的は、DA変換器の入力振幅がDA変換器のリミットを越えないように事前に歪補償係数の大きさをその位相を維持したまま補正し、これにより、振幅制限しても歪が発生しないようにして位相追従を可能にすることである。
本発明の別の目的は、歪補償後の送信信号のパワーが許容されている上限パワーを越えないように事前に歪補償係数の大きさをその位相を維持したまま補正し、これにより、振幅制限しても位相追従を可能にすることである。
本発明の別の的は、歪補償係数の補正値を簡単に演算できるようにすることである。
【0017】
【課題を解決するための手段】
上記課題は本発明によれば、歪補償処理を施された送信信号がDA変換器のダイナミックレンジを越えないように、事前に歪補償係数を補正して歪補償係数記憶部に記憶する歪補償装置により達成される。すなわち、歪補償係数hn+1(p)が演算されて歪補償係数記憶部に記憶する前に、該歪補償係数hn+1(p)を用いて歪補償するものとしたとき、歪補 償により得られる信号がDA変換器のリミットを越えるか事前に調べ、越える場合には歪補償係数の大きさをその位相を維持したまま小さくなるように補正して記憶部に記憶する。
【0018】
上記課題は本発明によれば、歪補償係数hn+1(p)が演算されて歪補償係数記憶部に記憶する前に、歪補償信号x(t)*hn+1(p)のパワー|x(t)*hn+1(p)|2がDA変換器の設定上限パワーPmaxを越えるか事前に調べ、越える場合には歪補償係数の大きさをその位相を維持したまま小さくなるように補正して記憶部に記憶することにより達成される。
以上のようにすれば、歪補償信号(DA変換器入力)がDA変換器リミット(ダイナミックレンジ)を越えることがなくなり、DA変換器において振幅歪、位相歪が発生しない。しかも、歪補償係数hn+1(p)の位相を保持したままその大きさを小さくするものであるため位相追従が可能になる。
【0020】
尚、本発明は、(1) 送信信号に歪補償係数を乗算して歪補償する第1の歪補償方式、及び(2) 参照信号(送信信号)に歪補償係数を乗算して得られた信号と送信信号との差を誤差信号として発生し、誤差信号及び主信号(送信信号)を別個にDA変換して合成して歪デバイスに入力する第2の歪補償方式、それぞれに適用できる。更に、シングルキャリアの送信装置やマルチキャリアの送信装置に適用できる。
【0021】
【発明の実施の形態】
(A)本発明の原理
(a)概略構成
図1は本発明の概略構成図であり、21は関数f(p)の非線形歪を発生するデバイス(送信電力増幅器)、22は送信電力増幅器の歪を補正する歪補償係数h(p)を送信信号x(t)のパワーp(=|x(t)|2)に対応させて記憶する歪補償係数記憶部、23は送信信号x(t)のパワーpに応じた歪補償係数hn(p)を記憶部22から読み出し、該歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部、24は歪補償処理を施されたディジタルの送信信号x(t)*hn(p)をアナログ信号に変換するDA変換器、25は送信電力増幅器の出力信号y(t)を帰還する帰還系、26はフィードバック信号をディジタルに変換するAD変換器、27は歪補償前の送信信号x(t)とフィードバック信号に基づいて歪補償係数hn+1(p)を演算する歪補償係数演算部、28は演算された歪補償係数hn+1(p) あるいは補正された歪補償係数hn+1(p)′を送信信号のパワー|x(t)|2に対応させて記憶部22に記憶することにより歪補償係数を更新する歪補償係数更新部、
【0022】
29は比較部で、歪補償係数演算部27で演算された歪補償係数hn+1(p)を記憶部22に記憶する前に、該歪補償係数hn+1(p)を用いた歪補償処理によりプリディストーション部23より出力されるであろう送信信号のパワーPa(=|x(t)*hn+1(p)|2)とDA変換器24のダイナミックレンジにより規定される最大電力値Pmaxを比較するもの、30は歪補償係数補正部、31は歪補償係数記憶部22の読み出しアドレス/書き込みアドレスを発生する送信信号のパワー演算部である。
【0023】
(b)本発明の原理説明
図2は本発明の原理説明図である。
図1のディジタル構成の歪補償装置において、歪補償信号の上限はディジタルデータのビット数もしくはDA変換器24のビット数(ダイナミックレンジ)で規定される。以下ではDA変換器24のダイナミックレンジにより上限が制限されるものとする。図2において、破線の小さい四角LMSはDA変換器のダイナミックレンジにより規定されるDA変換器リミット、大きい四角LMLはディジタルデータのビット数により規定される演算リミットである。歪補償処理を施す前の送信信号をx(t)とし、該送信信号のパワーに応じた歪補償係数をhn(p)とすると、プリディストーション部23から出力する歪補償信号はx(t)*hn(p)となる。この歪補償信号x(t)*hn(p)がDA変換器リミットLMSに接する円以内であれば、送信信号x(t)がどのような位相であろうともDA変換器リミットLMLを超えることはなく、DA変換器24において振幅、位相がひずむことはない。
【0024】
しかし、歪関数f(p)の作用で送信電力増幅器21の出力振幅が大きくなると、歪補償前の送信信号x(t)とフィードバック信号の差が大きくなり、歪補償係数演算部27から出力する歪補償係数hn+1(p)が大きくなる。かかる場合、該歪補償係数hn+1(p)を補正せずそのまま歪補償係数記憶部22に記憶すると、いつか該歪補償係数が読み出されてプリディストーション部23より歪補償信号 x(t)*hn+1(p)が出力する。このとき、歪補償信号 x(t)*hn+1(p)がDA変換器リミットLMSを越えると該DA変換器において振幅歪、位相歪が発生する。
そこで、歪補償係数hn+1(p)が演算されて記憶部22に記憶される前に、該歪補償係数hn+1(p)を用いて歪補償するものとしたとき、歪補償により得られる信号x(t)*hn+1(p)がDA変換器のリミットを越えるか事前に調べ、越える場合には歪補償係数の大きさをその位相を維持したまま小さくなるように補正する。このようにすれば、DA変換器入力が振幅制限されてDA変換器リミットLMSを越えることがなくなり、DA変換器において振幅歪、位相歪が発生しない。しかも、歪補償係数hn+1(p)の位相を保持したままその大きさを小さくするものであるため位相追従が可能になる。
【0025】
(c)振幅制御による振幅制限
以上から、比較部29は歪補償係数hn+1(p)が求まった時、該歪補償係数を記憶部22に記憶する前に、歪補償係数hn+1(p)を用いた歪補償処理によりプリディストーション部23より出力されるであろう歪補償信号x(t)*hn+1(p)とDA変換器リミットLMSと比較する。又、歪補償係数補正部30は、x(t)*hn+1(p)が DA変換器リミットLMSより小さくなるように歪補償係数hn+1(p)を1/mに補正する。歪補償係数更新部28は歪補償信号x(t)*hn+1(p)がDA変換器リミットLMSより大きければ、該補正された歪補償係数hn+1(p)/mを歪補償係数記憶部22に記憶し、小さければ補正しない歪補償係数hn+1(p)をそのまま歪補償係数記憶部22に記憶する。尚、x(t)*hn+1(p)は複素数であるため、一般に次の(d)のようにしてパワーに基づいて振幅制御するのが普通である。
【0026】
(d)電力制御による振幅制限
上記(c)では直接DA変換器の入力信号振幅を制御し、該振幅ががDA変換リミット LMSに収まるように制御する場合であるが、歪補償信号x(t)*hn+1(p)のパワー |x(t)*hn+1(p)|2がDA変換器の上限パワーPmax以下となるように歪補償係数を補正して振幅がDA変換リミットLMSに接する等包絡線円ECIRに収まるように制御することもできる。かかる場合、比較部29は歪補償係数hn+1(p)が求まった時、該歪補償係数を記憶部22に記憶する前に、歪補償係数hn+1(p)を用いた歪補償処理によりプリディストーション部23より出力されるであろう歪補償信号のパワーPa(=|x(t)*hn+1(p)|2)とDA変換器24の上限パワーPmaxを比較する。又、歪補償係数補正部30は、|x(t)*hn+1(p)|2が上限パワーPmaxより大きいとき、上限パワー以下となるように歪補償係数hn+1(p)を1/m補正する。歪補償係数更新部28は、歪補償信号のパワーPaが上限パワーPmaxより大きいとき、該補正された歪補償係数hn+1(p)′=hn+1(p)/mを歪補償係数記憶部22に記憶し、小さいとき歪補償係数hn+1(p)を補正せずそのまま歪補償係数記憶部22に記憶する。
この結果、歪補償係数hn+1(p)′で歪補償された信号x(t)*hn+1(p)/mは等包絡線円ECIRの内側に収まり、DA変換器24で振幅歪、位相歪は生じない。すなわち、振幅の歪補償は不完全であるが、位相は追従している為、歪補償装置を適用しない場合以上に歪特性が劣化することはない。
【0027】
(e)電力制御による別の振幅制限
DA変換器の設定されている許容上限パワーをPmax、送信信号x(t)に対する最大歪補償係数をh(p)MAXとすれば次式
Pmax=|x(t)*h(p)MAX|2の関係が成り立つ。Pmaxは一定であるから、送信信号x(t)と最大歪補償係数 h(p)MAXは1:1の関係があり、送信信号x(t)が決まれば最大歪補償係数h(p)MAXが一意に定まる。従って、歪補償係数hn+1(p)の二乗値がこの最大歪補償係数 h(p)MAXの二乗値より大きければ、該歪補償係数hn+1(p)を用いて得られる歪補償信号x(t)*hn+1(p)は等包絡線円ECIRを越える。
【0028】
以上より、比較部29は歪補償係数hn+1(p)が演算された時、該歪補償係数の二乗値|hn+1(p)|2と送信信号x(t)に応じた最大歪補償係数h(p)MAXの二乗値 |h(p)MAX|2の大小を比較する。又、歪補償係数補正部30は|hn+1(p)|2が|h(p)MAX|2より小さくなるように歪補償係数hn+1(p)を1/mに補正する。歪補償係数更新部28は、|hn+1(p)|2>|h(p)MAX|2のとき、該補正された歪補償係数hn+1(p)′=hn+1(p)/mを歪補償係数記憶部22に記憶し、|hn+1(p)|2< |h(p)MAX|2のとき歪補償係数hn+1(p)を補正せず、そのまま歪補償係数記憶部22に記憶する。この結果、歪補償係数hn+1(p)′で歪補償された信号x(t)*hn+1(p)/mは等包絡線円ECIRの内側に収まり、DA変換器で振幅歪、位相歪は生じない。
【0029】
(f)歪補償係数の補正演算が不要な構成
予め、|x(t)|2,hn+1(p)の組み合わせに対応させて歪補償係数の補正値を記憶しておけば、歪補償係数の補正演算、歪補償信号のパワーPaと上限パワーPmaxの比較などの処理が不要になる。そこで、(1) 歪補償係数演算部で演算された歪補償係数hn+1(p)を用いて送信信号x(t)に歪補償処理を施した時の送信信号のパワーPaが上限パワーPmaxより小さくなるように歪補償係数hn+1(p)を補正し、(2) 該補正された歪補償係数hn+1(p)′を|x(t)|2,hn+1(p)の組み合わせに対応させてテーブル化する。又、(3) 歪補償された送信信号のパワーPaが上限パワーPmaxより小さいときは、歪補償係数hn+1(p)をそのまま |x(t)|2,hn+1(p)の組み合わせに対応させてテーブル化する。
【0030】
かかる状態において、歪補償係数演算部27で歪補償係数hn+1(p)が演算されると、歪補償係数更新部28は該歪補償係数hn+1(p)、送信信号x(t)のパワー|x(t)|2の組み合わせに応じた歪補償係数の補正値をテーブルより求めて歪補償係数記憶部22に記憶する。以後、プリディストーション部23は次の送信信号x(t)に対する歪補償処理に際して、記憶部22より補正済みの歪補償係数を読み出し歪補償処理して出力する。
以上では記憶部22へ書き込む前にテーブルを用いて歪補償係数を補正する例であるが、記憶部22より読み出し、該テーブルを用いて補正するように構成することもできる。すなわち、歪補償係数演算部27で歪補償係数hn+1(p)が演算された時、歪補償係数更新部28は該歪補償係数hn+1(p)をそのまま歪補償係数記憶部22に記憶する。そして、送信信号x(t)に対する歪補償処理に際して記憶部22より歪補償係数hn(p)が読み出された時、プリディストーション部23は該歪補償係数hn(p)、送信信号x(t)のパワー|x(t)|2の組み合わせに応じた歪補償係数の補正値をテーブルより求めて歪補償処理して出力する。
【0031】
(g)フィードバック信号の振幅制御による振幅制限
歪補償後の信号振幅の制限オーバが検知されたとき、増幅器出力からのフィードバック信号の振幅を大きくする。制限オーバ時にフィードバック信号の振幅を大きくすることにより、送信信号とフィードバック信号の差が小さくなり、歪補償係数が減少し、以後歪補償後の信号振幅の制限オーバを防止できる。
又、送信信号の振幅あるいは電力とゲインの対応をテーブル化しておき、実際の送信信号の振幅あるいは電力に応じたゲインをテーブルより求め、該ゲインに基づいてフィードバック信号の振幅を制御する。このようにすれば、歪補償後の信号振幅が制限値をオーバしているか検知することなく、歪補償後の信号振幅の制限オーバを防止できる。
【0032】
(B)送信信号に歪補償係数を乗算して歪補償信号を出力する歪補償装置の実施例
(a)第1実施例
図3は送信信号に歪補償係数を乗算して歪補償信号を出力する歪補償装置に適用した本発明の第1実施例であり、図1と同一部分には同一符号を付しており、32〜37はタイミング合わせ用の遅延回路である。
歪補償係数演算部27は図34の従来例と同様にLMSアルゴリズムにより歪補償係数hn+1(n)を演算するもので、共役複素信号出力部27a、歪補償処理前の送信信号x(t)と帰還復調信号y(t)の差e(t)を出力する減算器27b、誤差e(t)とu*(t)の乗算を行う乗算器27c、hn(p)とy*(t)の乗算を行う乗算器27d、ステップサイズパラメータμを乗算する乗算器27e、hn(p)とμe(t)u*(t)を加算する加算器27fを備えている。
【0033】
歪補償係数更新部28は、歪補償係数記憶部22に記憶されている歪補償係数を更新するものでセレクタ28aを備えている。セレクタ28aは歪補償信号のパワーPa(=|x(t)*hn+1(p)|2)が、DA変換器24のダイナミックレンジに応じて予め設定されている上限パワーPmaxより大きいとき歪補償係数X(=hn+1(p)/m)を歪補償係数記憶部22に記憶し、小さいとき補正しない歪補償係数Y(=hn+1(p))を歪補償係数記憶部22に記憶する。
比較部29は、歪補償信号のパワーPa(=|x(t)*hn+1(p)|2)と設定されている上限パワーPmaxの大小を比較するもので、パワー演算部29aと比較器29bを備えている。パワー演算部29aは、歪補償係数演算部27で得られた歪補償係数hn+1(p)を用いた歪補償処理によりプリディストーション23から出力される歪補償信号x(t)*hn+1(p)のパワーPaを計算し、比較器29bは該パワーPa(=|x(t)*hn+1(p)|2)と上限パワーPmaxの大小を比較し、比較結果をセレクタ28aに入力する。尚、*は複素乗算を意味する。
【0034】
歪補償係数補正部30は、送信信号のパワーPa(=|x(t)*hn+1(p)|2)が上限パワーPmaxより大きいとき、上限パワー以下となるように歪補償係数hn+1(p)を1/mに補正するもので、m値制御部30aと補正値演算部30bを有している。mは係数減衰比で、m2は歪補償信号のパワー|x(t)*hn+1(p)|2と上限パワーPmaxの比である。従って、次式
m2=|x(t)*hn+1(p)|2/Pmax
の関係があり、mは
m={|x(t)*hn+1(p)|2/Pmax}1/2 (1)
より求まる。m値制御部30aは(1)式の演算を行って係数減衰比mを演算し、補正値演算部30bは次式
X=hn+1(p)/m (2)
により歪補償係数の補正値Xを演算して出力する。
【0035】
遅延回路32は、セレクタ28aより歪補償係数が出力されるタイミングにおいて書き込みアドレス(Write adr)が発生するようにパワー演算部31の出力信号を遅延する。遅延回路33は歪補償前の送信信号x(t)と帰還信号y(t)のタイミングを合わせるもので、送信信号を帰還信号が減算部27bに到達するまで遅延する。遅延回路34は加算器27fの入力信号のタイミングを合わせるもので、歪補償係数記憶部22から出力する歪補償係数hn(p)を乗算器27eからμe(t)u*(t)が出力するまで遅延する。遅延回路35はプリディストーション部23の入力信号のタイミングを合わせるもので、歪補償係数記憶部22から歪補償係数が読み出されてプリディストーション部に入力するまでの時間、送信信号x(t)を遅延する。遅延回路36は、パワー演算部29aの入力信号のタイミングを合わせるもので、歪補償係数演算部27より歪補償係数hn+1が出力するまでの時間、送信信号x(t)を遅延する。遅延回路37はセレクタ入力X,Yの出力タイミングを合わせるもので、補正値Xが発生するまで歪補償係数hn+1の出力タイミングを遅延する。
【0036】
比較部29は歪補償係数hn+1(p)が求まった時、該歪補償係数hn+1(p)を用いた歪補償処理によりプリディストーション部23より出力されるであろう歪補償信号のパワー|x(t)*hn+1(p)|2とDA変換器24の上限パワーPmaxを比較する。又、歪補償係数補正部30は、パワー|x(t)*hn+1(p)|2が上限パワーPmax以下となるように歪補償係数hn+1(p)を1/mに補正する。歪補償係数更新部28は、歪補償信号のパワーが上限パワーPmaxより大きいとき、歪補償係数の補正値X(=hn+1(p)/m)を歪補償係数記憶部22に記憶し、小さいとき補正しない歪補償係数Y(=hn+1(p))を歪補償係数記憶部22に記憶する。以後、プリディストーション部23は次の送信信号x(t)に対する歪補償処理に際して、記憶部22より補正済みの歪補償係数を読み出し、歪補償処理して出力する。この際、歪補償信号は等包絡線円ECIR(図2)の内側に収まり、DA変換器で振幅歪、位相歪は生じない。
【0037】
(b)第2実施例
図4は送信信号に歪補償係数を乗算して歪補償信号を出力する歪補償装置に適用した本発明の第2実施例であり、図3と同一部分には同一符号を付している。異なる点は、比較部29の構成であり、テーブル29c、演算部29d、比較器29eを有している。テーブル29cは、送信信号x(t)のパワー|x(t)|2に応じた最大歪補償係数h(p)MAXの二乗値|h(p)MAX|2を記憶し、演算部29dは歪補償係数 hn+1(p)の二乗値|hn+1(p)|2を演算し、比較器29eは|h(p)MAX|2と|hn+1(p)|2の大小を比較する。
【0038】
DA変換器の許容上限パワーをPmax、送信信号x(t)に対する最大歪補償係数をh(p)MAXとすれば次式
Pmax=|x(t)*h(p)MAX|2 (3)
の関係が成り立つ。Pmaxは一定であるから、送信信号x(t)と最大歪補償係数 h(p)MAXは1:1の関係があり、送信信号x(t)が決まれば最大歪補償係数h(p)MAXが一意に定まる。従って、第1実施例におけるPmax(=|x(t)*h(p)MAX|2)と歪補償信号のパワーPa(=|x(t)*hn+1(p)|2)の大小関係は、|h(p)MAX|2と|hn+1(p)|2の大小関係と一致する。そこで、比較器29eは|h(p)MAX|2と|hn+1(p)|2の大小を比較する。又、歪補償係数補正部30は、(1)、(2)式に従って|hn+1(p)|2が |h(p)MAX|2以下となるように歪補償係数hn+1(p)を1/mに補正する。歪補償係数更新部28は、|hn+1(p)|2>|h(p)MAX|2のとき、補正された歪補償係数X(=hn+1(p)/m)を歪補償係数記憶部22に記憶し、|hn+1(p)|2<|h(p)MAX|2のとき補正しない歪補償係数Y(=hn+1(p))を歪補償係数記憶部22に記憶する。以後、プリディストーション部23は次の送信信号x(t)に対する歪補償処理に際して、記憶部22より補正済みの歪補償係数を読み出し、歪補償処理して出力する。この際、歪補償信号は等包絡線円ECIR(図2)の内側に収まり、DA変換器で振幅歪、位相歪は生じない。
【0039】
(c)第3実施例
図5は送信信号に歪補償係数を乗算して歪補償信号を出力する歪補償装置に適用した本発明の第3実施例で、図3と同一部分には同一符号を付している。異なる点は
(1) 予め、|x(t)|2,hn+1(p)の組み合わせに対応させて歪補償係数hn+1(n)の補正値hn+1(p)′を歪補償値リミッタテーブル41に記憶する点、
(2) 所望の歪補償係数の補正値をテーブル41より読み出して歪補償係数記憶部22に記憶する点、
(3) 比較部29、歪補償係数補正部30を削除した点である。
歪補償値リミッタテーブル41の作成は以下に従って行う。すなわち、歪補償係数hn+1(p)を用いて送信信号x(t)に歪補償処理を施した時の歪補償信号のパワー|x(t)*hn+1(p)|2が上限パワーPmaxより小さくなるように該歪補償係数 hn+1(p)を1/mに補正する。しかる後、補正値hn+1(p)′(=hn+1(p)/m)を|x(t)|2,hn+1(p)の組み合わせに対応させてテーブル化する。この場合、 |x(t)*hn+1(p)|2が上限パワーPmaxより小さければ、歪補償係数hn+1(p)を補正せずそのまま|x(t)|2,hn+1(p)の組み合わせに対応させてテーブル化する。
【0040】
歪補償処理において、歪補償係数演算部27で歪補償係数hn+1(p)が演算されると、歪補償係数更新部28は該歪補償係数hn+1(p)、送信信号x(t)のパワー|x(t)|2の組み合わせに応じた歪補償係数の補正値hn+1(p)′をテーブル41より求めて歪補償係数記憶部22に記憶する。以後、プリディストーション部23は次の送信信号x(t)に対する歪補償処理に際して、記憶部22より補正済みの歪補償係数を読み出し歪補償処理して出力する。
以上のようにすれば、比較演算、補正値演算が不要となり、高速に歪補償係数の補正値を得ることができ、しかも、構成がシンプルになる。
【0041】
(d)第4実施例
図6は送信信号に歪補償係数を乗算して歪補償信号を出力する歪補償装置に適用した本発明の第4実施例で、図5と同一部分には同一符号を付している。異なる点は、テーブル41の位置であり、第3実施例では歪補償係数記憶部22の前段にテーブル41を設けているが、第4実施例では歪補償係数記憶部22の後段にテーブル41を設けている。すなわち、第4実施例では記憶部22より歪補償係数を読み出した後にテーブル41を用いて歪補償係数を補正する。
歪補償処理において、歪補償係数演算部27で歪補償係数hn+1(p)が演算されると、歪補償係数更新部28は該歪補償係数hn+1(p)をそのまま歪補償係数記憶部22に記憶する。そして、次の送信信号x(t)の歪補償処理に際して記憶部22より歪補償係数hn(p)が読み出されると、プリディストーション部23は該歪補償係数hn(p)、|x(t)|2の組み合わせに応じた補正済みの歪補償係数hn(p)′をテーブル41より求めて歪補償処理して出力する。
【0042】
(e)第5実施例
図7は歪補償係数の補正演算を簡単にする実施例であり、図3の第1実施例と同一部分には同一符号を付している。第1実施例では、歪補償係数の補正演算において割算が必要となりハードウェア規模が大きくなる。第5実施例では割算をビットシフトで実現する。尚、第5実施例では、歪補償信号のパワー|x(t)*hn+1(p)|2が上限パワーPmaxより大きいとき、次式
[{hn(p)+△hn+1(p)}-{hn(p)+△hn+1(p)}/r]2≦(hn(p))2 (4)
[hn+1(p)-hn+1(p)/r]2≦(hn(p))2 (4)′
が成立するように歪補償係数hn+1(p)を[hn+1(p)-hn+1(p)/r]に補正する。上式において、△hn+1(p)は乗算器27eの出力である。(4)′式が満たされるようにrを決定し、補正値hn+1(p)′を次式
hn+1(p)′=[hn+1(p)-hn+1(p)/r] (5)
とすれば、hn(p)はDA変換器リミット以下であるから、補正値hn+1(p)′も確実にリミット値以下なる。
【0043】
(4)式を変形すると
[hn(p)+{△hn+1(p)-(hn(p)+△hn+1(p))/r}]2≦(hn(p))2 (4)″
となり、
△hn+1(p)-(hn(p)+△hn+1(p))/r≦0 (6)
であれば、必ず(4)式が成立する。従って、(6)式より次式
r≦{hn(p)+△hn+1(p)}/△hn+1(p)=hn+1(p)/△hn+1(p) (6)′
を満足するようにrを定め、(5)式により歪補償係数hn+1(p)を補正すればよい。しかし、(6)′式では割算が含まれる。そこで、
2H≦△hn+1(p)
を満足する最大の整数Hを求め、hn+1(p)をH回シフトすることによりrを求める。この場合、(5)式において割算が含まれる。そこで、次式
r≦2R (7)
を満足する最小の整数値Rを求めれば、(5)式の右辺は分子である歪補償係数 hn+1(p)をR回シフトすることにより簡単に求めることができる。
【0044】
歪補償係数補正部30において、R値制御部30cは(7)式を満足する最小の整数値Rを求めて出力し、演算部30dはシフトと減算により補正値
hn+1(p)′=[hn+1(p)-hn+1(p)/r]
を演算してセレクタ28aに入力する。セレクタ28aは、歪補償信号のパワーPaが上限パワーPmaxより大きいとき、補正値X(=[hn+1(p)-hn+1(p)/r])を歪補償係数記憶部22に記憶し、小さいとき補正しない歪補償係数Y(=hn+1(p))を歪補償係数記憶部22に記憶する。
【0045】
(f)第6実施例
図8は歪補償係数の補正演算を簡単にする実施例であり、図4の第2実施例と同一部分には同一符号を付している。第2実施例では、歪補償係数の補正演算において割算が必要となりハードウェア規模が大きくなる。第6実施例では割算をビットシフトで実現するもので、歪補償係数補正部30の構成は第2実施例と異なるが、図7の構成とまったく同じである。
【0046】
(g)第7実施例
第1〜第6実施例はシングルキャリアの送信装置に適用した例であるが、マルチキャリアの送信装置にも適用できる。図9は複数の送信信号をマルチキャリア信号を用いて送信する場合の送信装置の構成図であり、4つの周波数を多重して送信する場合の例を示している。ディジタルの各送信信号x1(t),x2(t),x3(t),x4(t)は周波数シフト部51〜54でexp(jω1t),exp(jω2t),exp(jω3t),exp(jω4t)(ωn=2πfn)を乗算されて周波数f1,f2,f3,f4に周波数シフトを施された後、合成部55で周波数多重される。このディジタル周波数多重信号はシングルキャリアの送信信号に対応し、以後、シングルキャリアの場合と同様の歪補償処理が行われる。
【0047】
図10は第1、第2、第5、第6実施例の歪補償装置を図9のマルチキャリア送信装置に適用した場合の第7実施例であり、同一部分には同一符号を付している。
図11は図5の第3実施例の歪補償装置を図9のマルチキャリア送信装置に適用した場合の第8実施例であり、図5,図9と同一部分には同一符号を付している。
図12は図6の第4実施例の歪補償装置を図9のマルチキャリア送信装置に適用した場合の第9実施例であり、図6、図9と同一部分には同一符号を付している。
【0048】
(C)主信号に誤差信号を合成して歪デバイスに入力する歪補償装置
以上では、送信信号に歪補償係数を乗算して歪補償信号を発生して送信電力増幅器に入力する歪補償装置に適用した例であるが、主信号(送信信号)と該送信信号に付加する歪成分(誤差信号)のそれぞれを独立にDA変換した後、合成して送信電力増幅器に入力する歪補償装置にも適用できる。尚、後者の歪補償装置によれば、誤差信号の振幅が小さいため、誤差信号のみを出力するDA変換器のビット精度を低くでき、又、送信信号のみを出力するDA変換器にも大きなダイナミックレンジが不要であり、該DA変換器のビット精度を低くできる利点がある。
【0049】
(a)第1実施例
図13はアナログの送信信号と誤差信号を合成する歪補償装置の第1実施例の構成図であり、これまでの実施例と同一部分には同一符号を付している。
図中、21は関数f(p)の非線形歪を発生するデバイス(送信電力増幅器)、22は送信電力増幅器の歪を補正する歪補償係数h(p)を送信信号x(t)のパワーp(=|x(t)|2)に対応させて記憶する歪補償係数記憶部、25は送信電力増幅器の出力信号y(t)を帰還する帰還系、26はフィードバック信号をディジタルに変換するAD変換器、27は歪補償前の送信信号x(t)とフィードバック信号に基づいて歪補償係数hn+1(p)を演算する歪補償係数演算部、28はセレクタ28aを備え、演算された歪補償係数hn+1(p)あるいは補正された歪補償係数 hn+1(p)′を送信信号パワー|x(t)|2に対応させて記憶部22に記憶する歪補償係数更新部、29は歪補償係数演算部で演算された歪補償係数hn+1(p)の二乗値|hn+1(p)|2と最大歪補償係数の二乗値|h(n)MAX|2の大小を比較する比較部、 30は歪補償係数hn+1(p)を1/mして補正値hn+1(p)′(=hn+1(p)/m)を出力する歪補償係数補正部、31は歪補償係数記憶部22の読み出しアドレス/書き込みアドレスを発生する送信信号のパワー演算部、32〜39はタイミング合わせ用の遅延回路である。
【0050】
又、61は誤差信号発生部であり、送信信号のパワー|x(t)|2に応じた歪補償係数hn(p)を記憶部22から読み出し、該歪補償係数hn(p)を送信信号x(t)に複素乗算する乗算器61a、乗算器の出力信号x(t)*hn(p)と送信信号x(t)との差である誤差信号E(t)を出力する減算器61bを有している。62はディジタルの誤差信号E(t)をアナログに変換するDA変換器、63は送信信号(主信号)x(t)をアナログに変換するDA変換器、64はアナログの送信信号x(t)アナログの誤差信号E(t)を合成して出力する合成部である。
【0051】
DA変換器62は歪信号(誤差信号)E(t)のみをDA変換する構成になっており、歪補償係数の上限値は送信信号x(t)によらずにある値h(p)MAXに固定である。従って、送信信号のパワーに応じた歪補償係数hn(p)がDA変換器リミットLHS(図14参照)に接する半径h(p)MAXの円内にあれば、歪補償係数hn(p)がどのような位相であろうともDA変換器リミットLHSを超えることはなく、DA変換器24において振幅、位相がひずむことはない。しかし、歪み関数f(p)の作用で送信電力増幅器21の出力振幅が大きくなると、歪補償前の送信信号x(t)とフィードバック信号の差が大きくなり、歪補償係数演算部27から出力する歪補償係数hn+1(p)が大きくなり、最大歪補償係数h(p)MAXより大きくなる。かかる場合、該歪補償係数hn+1(p)を補正せずそのまま歪補償係数記憶部22に記憶すると、いつか該歪補償係数が読み出されることになり、その際、歪補償係数hn(p)がDA変換器リミットLHSを越え、DA変換器62において振幅歪、位相歪が発生する。
【0052】
そこで、歪補償係数hn+1(p)が演算されて記憶部に記憶する前に、該歪補償係数の二乗|hn+1(p)|2と上限歪補償係数の二乗|h(p)MAX|2の大小を比較し、 |hn+1(p)|2>|h(p)MAX|2であれば歪補償係数の大きさをその位相を維持したまま1/mに補正する。このようにすれば、DA変換器入力が振幅制限されることになり、DA変換器リミットLHSを越えることがなくなり、DA変換器において振幅歪、位相歪が発生しない。しかも、歪補償係数hn+1(p)の位相を保持したままその大きさを小さくするものであるため位相追従が可能になる。尚、二乗している理由は歪補償係数hn+1(p)が複素数であるためである。
【0053】
以上より、比較部29は歪補償係数演算部27で演算された歪補償係数hn+1(p)の二乗値|hn+1(p)|2と最大歪補償係数の二乗値|h(n)MAX|2の大小を比較し、歪補償係数更新部28は、|hn+1(p)|2が|h(p)MAX|2より小さければ演算された歪補償係数hn+1(p)を補正することなくそのまま記憶部22に記憶し、|hn+1(p)|2が|h(p)MAX|2より大きければ歪補償係数の補正値hn+1(p)′を記憶部22に記憶する。
以後、次の送信信号x(t)に対する歪補償処理に際して、記憶部22より補償済みの歪補償係数hn(p)を読み出して誤差信号E(t)を出力し、合成部64はDA変換器62、63でそれぞれ独立にDA変換されたアナログの主信号(送信信号)と誤差信号を合成して送信電力増幅器に入力する。この際、歪補償係数hn(p)は最大歪補償係数h(p)MAXより小さいためDA変換器62で振幅歪、位相歪は生じない。
【0054】
(b)第2実施例
図15は独立にDA変換されたアナログの送信信号と誤差信号を合成に送信電力増幅器に入力する歪補償装置の第2実施例の構成図であり、図13の第1実施例と同一部分には同一符号を付している。異なる点は比較部29及び歪補償係数補正部30の構成を明示した点である。
比較部29は最大歪補償係数の二乗値|h(n)MAX|2を保持する記憶部29g、歪補償係数の二乗値|hn+1(p)|2を演算する演算29h、|hn+1(p)|2と|h(p)MAX|2の大小を比較する比較部29iを備えている。歪補償係数補正部30は歪補償係数の二乗値|hn+1(p)|2が最大歪補償係数の二乗値|h(n)MAX|2より小さくなるように歪補償係数hn+1(p)を1/mに補正するもので、m値制御部30eと補正値演算部30fを有している。mは係数減衰比で、次式
m2=|hn+1(p)|2/|h(p)MAX|2
の関係があり、mは
m=|hn+1(p)|/|h(p)MAX| (8)
より求まる。m値制御部30aは(8)式の演算を行って係数減衰比mを演算し、補正値演算部30bは次式
X=hn+1(p)/m
により歪補償係数の補正値Xを演算して出力する。
【0055】
比較部29は歪補償係数hn+1(p)が求まった時、|hn+1(p)|2と|h(p)MAX|2の大小を比較する。又、歪補償係数補正部30は、歪補償係数の二乗値|hn+1(p)|2が最大歪補償係数の二乗値|h(n)MAX|2より小さくなるように歪補償係数hn+1(p)を1/mに補正する。歪補償係数更新部28は、|hn+1(p)|2が|h(p)MAX|2より小さければ演算された歪補償係数hn+1(p)を補正することなくそのまま記憶部22に記憶し、|hn+1(p)|2が|h(p)MAX|2より大きければ歪補償係数の補正値hn+1(p)′を記憶部22に記憶する。
以後、次の送信信号x(t)に対する歪補償処理に際して、記憶部22より補正済みの歪補償係数hn(p)を読み出して誤差信号E(t)を出力し、合成部64はDA変換器62,63でそれぞれ独立してDA変換された送信信号と誤差信号を合成して送信電力増幅器に入力する。この際、歪補償係数hn(p)は最大歪補償係数h(p)MAXより小さいためDA変換器62で振幅歪、位相歪は生じない。
【0056】
(c)第3実施例
図16は独立にDA変換されたアナログの送信信号と誤差信号を合成して送信電力増幅器に入力する歪補償装置の第3実施例の構成図であり、図13の第1実施例と同一部分には同一符号を付している。異なる点は
(1) 予めhn+1(p)に対応させて歪補償係数の補正値hn+1(p)′を歪補償値リミッタテーブル41に記憶する点、
(2) 所望の歪補償係数の補正値hn+1(p)′をテーブル41より読み出して歪補償係数記憶部22に記憶する点、
(3) 比較部29、歪補償係数補正部30を削除した点、
(4) 遅延回路を省略したた点である。
歪補償値リミッタテーブル41の作成は以下に従って行う。すなわち、歪補償係数の二乗値|hn+1(p)|2が最大歪補償係数の二乗値|h(n)MAX|2より小さくなるように該歪補償係数hn+1(p)を1/mに補正し、該補正値hn+1(p)′(=hn+1(p)/m)をhn+1(p)に対応させてテーブル化する。この場合、|hn+1(p)|2が|h(n)MAX|2より小さければ、歪補償係数hn+1(p)を補正せずそのままhn+1(p)に対応させてテーブル化する。
【0057】
歪補償処理において、歪補償係数演算部27で歪補償係数hn+1(p)が演算されると、歪補償係数更新部28は該歪補償係数hn+1(p)に応じた歪補償係数の補正値hn+1(p)′をテーブル41より求めて歪補償係数記憶部22に記憶する。
以後、次の送信信号x(t)に対する歪補償処理に際して、記憶部22より補正済みの歪補償係数hn(p)を読み出して誤差信号E(t)を出力し、合成部64はDA変換器62,63でそれぞれ独立にDA変換された送信信号と誤差信号を合成して送信電力増幅器21に入力する。この際、歪補償係数hn(p)は最大歪補償係数h(p)MAXより小さいためDA変換器62で振幅歪、位相歪は生じない。
【0058】
(d)第4実施例
図17は独立にDA変換されたアナログの送信信号と誤差信号を合成して送信電力増幅器に入力する歪補償装置の第4実施例の構成図であり、図16と同一部分には同一符号を付している。異なる点は、テーブル41の位置であり、第3実施例では歪補償係数記憶部22の前段にテーブル41を設けているが、第4実施例では歪補償係数記憶部22の後段にテーブル41を設けている。すなわち、第4実施例では記憶部22より歪補償係数を読み出した後にテーブル41を用いて歪補償係数を補正する。
歪補償処理において、歪補償係数演算部27で歪補償係数hn+1(p)が演算されると、歪補償係数更新部28は該歪補償係数hn+1(p)をそのまま歪補償係数記憶部22に記憶する。そして、次の、送信信号x(t)の歪補償処理に際して記憶部22より歪補償係数hn(p)が読み出されると、誤差信号発生部61は該歪補償係数hn(p)に応じた補正歪補償係数hn(p)′をテーブル41より求めて誤差信号E(t)を出力し、合成部64はDA変換器62,63でそれぞれ独立にDA変換された送信信号と誤差信号を合成して送信電力増幅器21に入力する。
【0059】
(e)マルチキャリアの送信装置に適用した実施例
第1〜第4実施例はシングルキャリアの送信装置に適用した例であるが、マルチキャリアの送信装置にも適用できる。図18は複数の送信信号をマルチキャリア信号を用いて送信する場合の送信装置の構成図であり、4つの周波数を多重して送信する場合の例を示している。
各キャリアの送信信号x1(t),,x2(t),x3(t),x4(t)は、各々独立のDA変換器711〜714によりアナログ信号に変換され、フィルタ721〜724を通過後、周波数変換部731〜734で所望のキャリア周波数f1,f2,f3,f4に周波数変換され(図19の(a)参照)、合成部74で周波数多重される。
得られた周波数多重信号(主信号)SMは合成部64において誤差信号発生部61から出力する誤差信号E(t)と合成されて送信電力増幅器21に入力される。送信電力増幅器21の出力の一部は周波数変換器75で周波数f1-f0,f2-f0,f3-f0,f4-f0の多重信号に周波数変換され、フィルタ76通過後にAD変換器26でAD変換されフィードバック信号SFとして歪補償係数演算部27に入力する。
【0060】
一方、送信信号x1(t),x2(t),x3(t),x4(t)は周波数シフト部771〜774でexpj(ω1-ω0)t,expj(ω2-ω0)t,expj(ω3-ω0)t,expj(ω4-ω0)t(ただしωn=2πfn)を乗算されて周波数f1-f0,f2-f0,f3-f0,f4-f0に周波数シフトを施された後(図19の(b)参照)、合成部78で周波数多重され、歪補償装置に参照信号SRとして入力する。
歪補償装置は、参照信号SRとフィードバック信号SFを用いて電力増幅器21の非線形歪みに起因する誤差信号Eを計算して出力する。DA変換器62は得られた誤差信号EをDA変換し、フィルタ79を介して周波数変換部80に入力する。周波数変換部80は誤差信号Eに周波数f0の信号を乗算して、周波数f1,f2,f3,f4の誤差信号にアップコンバートする。合成部64は周波数f1,f2,f3,f4の主信号(送信信号)SMと周波数f1,f2,f3,f4の誤差信号Eを合成し、合成信号を送信電力増幅器21に入力する。これにより周波数多重信号(主信号)にアンプの非線形歪みの逆特性を付加した信号が得られる。
【0061】
図20は図13の第1実施例の歪補償装置を図18のマルチキャリア送信装置に適用した場合の第5実施例であり、図13及び図18と同一部分には同一符号を付している。但し、701〜703はタイミング合わせ用の遅延回路である。
図21は図15の第2実施例の歪補償装置を図18のマルチキャリア送信装置に適用した場合の第5実施例であり、図15及び図18と同一部分には同一符号を付している。
図22は図16の第3実施例の歪補償装置を図18のマルチキャリア送信装置に適用した場合の第7実施例であり、図16及び図18と同一部分には同一符号を付している。
図23は図17の第4実施例の歪補償装置を図18のマルチキャリア送信装置に適用した場合の第8実施例であり、図17及び図18と同一部分には同一符号を付している。
【0062】
(f)別のマルチキャリアの送信装置に適用した実施例
図24は複数の送信信号をマルチキャリア信号を用いて送信する別の送信装置の構成図であり、4つの周波数を多重して送信する場合の例を示している。
各キャリアの送信信号x1(t),x2(t),x3(t),x4(t)は、周波数シフト部911〜914でexpjω1t,expjω2t,expjω3t,expjω4t(ただしωn=2πfn)を乗算されて周波数f1,f2,f3,f4に周波数シフトを施された後(図25(a)参照)、各々独立のDA変換器921〜924によりアナログ信号に変換され、合成部93で周波数多重される。周波数多重信号はローパスフィルタ99を通過後、周波数シフト部100で高周波数帯f0-f1,f0-f2,f0-f3,f0-f4にシフトされ(図25(b)参照)、主信号SMとなって合成部64に入力する。以後、周波数多重信号(主信号)SMは合成部64において誤差信号発生部61から出力する誤差信号Eと合成されて送信電力増幅器21に入力される。送信電力増幅器21の出力の一部は周波数変換器94で周波数f1,f2,f3,f4の低周波数帯の多重信号に周波数変換され、フィルタ95通過後にAD変換器26でAD変換されフィードバック信号SFとして歪補償係数演算部27に入力する。
【0063】
又、周波数シフト部911〜914の出力は合成部96で周波数合成された後、歪補償装置に参照信号SRとして入力する。
歪補償装置は、参照信号SRとフィードバック信号SFを用いて電力増幅器21の非線形歪みに起因する誤差信号Eを計算して出力する。DA変換器62は得られた誤差信号EをDA変換し、フィルタ97を介して周波数変換器98に入力する。周波数変換器98は周波数f1,f2,f3,f4の誤差信号Eに周波数f0の高周波数信号を乗算して高周波数帯f0-f1,f0-f2,f0-f3,f0-f4にシフトする。合成部64は主信号(送信信号)SMと誤差信号Eを合成し、合成信号を送信電力増幅器21にに入力する。これにより周波数多重信号(主信号)にアンプの非線形歪みの逆特性を付加した信号が得られる。
【0064】
図26は図13の第1実施例の歪補償装置を図24のマルチキャリア送信装置に適用した場合の第9実施例であり、図13及び図24と同一部分には同一符号を付している。但し、901〜903はタイミング合わせ用の遅延回路である。
図27は図15の第2実施例の歪補償装置を図24のマルチキャリア送信装置に適用した場合の第10実施例であり、図16及び図24と同一部分には同一符号を付している。
図28は図16の第3実施例の歪補償装置を図24のマルチキャリア送信装置に適用した場合の第11実施例であり、図17及び図24と同一部分には同一符号を付している。
図29は図17の第4実施例の歪補償装置を図24のマルチキャリア送信装置に適用した場合の第12実施例であり、図15及び図24と同一部分には同一符号を付している。
【0065】
(D)フィードバック信号の振幅制御機能を備えた歪補償装置
以上の実施例では歪補償係数を補正することにより歪補償処理後の送信信号が制限レベルを越えないように制御するものである。しかし、以下の実施例では送信電力増幅器からのフィードバック信号の振幅を制御して歪補償処理後の送信信号が制限レベルを越えないようにする。
【0066】
(a)第1実施例
図30は送信信号x(t)の振幅あるいは電力に基づいてフィードバック信号 y(t)の振幅を制御する第1実施例の歪補償装置の構成図である。21は関数 f(p)の非線形歪を発生するデバイス(送信電力増幅器)、22は送信電力増幅器の歪を補正する歪補償係数h(p)を送信信号x(t)のパワーp(=|x(t)|2)に対応させて記憶する歪補償係数記憶部、23は送信信号x(t)のパワーpに応じた歪補償係数hn(p)を記憶部22から読み出し、該歪補償係数hn(p)を用いて送信信号x(t)に歪補償処理(=x(t)*hn(p))を施すプリディストーション部、24は歪補償処理を施されたディジタルの送信信号x(t)*hn(p)をアナログ信号に変換するDA変換器、25は送信電力増幅器の出力信号y(t)を帰還する帰還系、26は出力信号すなわちフィードバック信号y(t)をディジタルに変換するAD変換器、27は歪補償前の送信信号x(t)とフィードバック信号y(t)に基づいて歪補償係数hn+1(p)を演算する歪補償係数演算部、31は歪補償係数記憶部22の読み出しアドレス/書き込みアドレスを発生する送信信号のパワー演算部、81は歪補償前の送信信号x(t)の振幅あるいは電力|x(t)|2に基づいてフィードバック信号y(t)の振幅を制御する振幅制御部である。
【0067】
歪補償係数演算部27は図3に示す歪補償係数演算部と同一の構成を有しているが、歪補償前の送信信号x(t)とフィードバック信号の差分e(t)を演算する減算器27bのみ示し、その他は歪補償係数演算主要部27′として示している。振幅制御部81は、送信信号x(t)の振幅あるいは電力とゲインの対応関係を保存し、送信信号x(t)に応じたゲインGを出力するゲイン設定部81a、フィードバック信号y(t)にゲインGを乗算する乗算器81bを有している。
送信電力増幅器21の線形領域では、出力信号の振幅、位相がひずむことはない。しかし、送信電力増幅器21の非線形領域では、歪補償前の送信信号x(t)とフィードバック信号y(t)の差e(t)が大きくなり、歪補償係数演算部27から出力する歪補償係数hn+1(p)が大きくなる。この歪補償係数hn+1(p)はいつか読み出されてプリディストーション部23より歪補償信号x(t)*hn+1(p)が出力する。このとき、歪補償信号 x(t)*hn+1(p)がDA変換器リミットを越えると該DA変換器において振幅歪、位相歪が発生する。以上の傾向は送信信号が大きい程、大になる。従って何らの対策もしなければ電力増幅器の非線形領域において振幅歪、位相歪が発生する。
【0068】
そこで、振幅制御部81は非線形領域において、歪補償前の送信信号x(t)に基づいてフィードバック信号y(t)の振幅を大きくしてこれらの差e(t)が大きくならないように制御する。このようにすれば、歪補償係数hn+1(p)が大きくなるのを防止でき、歪補償信号x(t)*hn+1(p)がDA変換器リミットを越えないようにでき、振幅歪や位相歪の発生を防止できる。
ところで、送信信号x(t)とフィードバック信号y(t)の差e(t)は、送信電力増幅器の非線形の度合が大きくなるに従って、すなわち、歪補償前の送信信号 x(t)のレベルが大きくなるに従って、大きくなる。そこで、ゲイン設定部81aに、例えば図31(a)〜(c)のいずれかに示すゲイン・振幅特性(あるいはゲイン・電力特性)を設定する。図31(a)は、送信電力増幅器21の線形領域においてゲインGを1に固定し、非線形領域において送信信号振幅(あるいは電力)の一次関数に従ってゲインを増加する特性であり、図31(b)は非線形領域において送信信号振幅(あるいは電力)の二次関数に従ってゲインを増加する特性であり、図31(c)は非線形領域において送信信号振幅(あるいは電力)に従ってステップ状にゲインを増加する特性である。
【0069】
以上より、歪補償前の送信信号x(t)が線形/非線形境界信号レベルXB以下ではゲインG=1であるため、振幅制御部81はフィードバック信号y(t)のレベルを変化しない。しかし、歪補償前の送信信号x(t)が線形/非線形境界信号レベルXB以上になると、ゲインGがゲイン設定部81aの設定関数に従って1より大きくなる。このため、振幅制御部81は、y(t)′=G・y(t)(G>1)の信号を出力し、減算器27bから出力する差分e(t)が減少する。この結果、歪補償係数 hn+1(n)が大きくなるのを防止でき、歪補償信号x(t)*hn+1(p)がDA変換器リミットを越えないようにでき、振幅歪や位相歪の発生を抑えることができる。
以上では、非線形領域においてゲインを図31(a)〜(c)に示す特性に従って制御する場合について説明したが、これらの特性に限らず任意の関数に従ってゲインを制御することができる。又、以上では、ゲインGを瞬時に変化させる場合について説明したが、時間に対して指数関数的に設定値まで漸近変化させても良いし、あるいは、一次関数的に設定値まで変化させるようにしても良い。つまりは、電力増幅器の特性及び帰還系の特性を考慮し、ゲインGの関数を選定し、又、ゲインGの時間制御についても同様に決定する。
【0070】
図32、図33は本発明の第1実施例の第1、第2の変形例であり、AD変換する前にフィードバック信号y(t)の振幅をアナログ的に制御する例である。図32では、振幅制御部81をAD変換器26の前段に設け、可変利得増幅器(VGA: Variable Gain Amplifier)81cのゲインGを送信信号x(t)のレベルに従って制御し、該可変利得増幅器でフィードバック信号y(t)を増幅して出力する。図33では、振幅制御部81をAD変換器26の前段に設け、可変減衰器(VATT:Variable ATTenater)81dの減衰量を送信信号x(t)のレベルに従って制御し、該可変減衰器でフィードバック信号y(t)を所定量減衰した後、一定ゲインのアンプ81eで増幅して出力する。
図32、図33の変形例は以降の実施例にも適用できるものである。
【0071】
(b)第2実施例
図34はフィードバック信号y(t)の振幅を制御する第2実施例の歪補償装置の構成図であり、図30の第1実施例と同一部分には同一符号を付している。異なる点は、(1) 歪補償後の送信信号がDA変換器リミットLML(図2参照)を越えたか否かを検出するDACリミットオーバ検出部82を設けた点、(2) 歪補償後の送信信号がDA変換器リミットLMLを越えたときに、振幅制御部81がフィードバック信号y(t)の振幅を制御する点、(3) ゲイン設定部81aに送信信号x(t)のレベルに依存しない固定ゲインG。(>1)が設定されている点である。
歪補償後の送信信号(歪補償信号)x′(t)がDA変換器リミットLMLを越えれば出力信号y(t)の振幅及び位相はひずむと共に、振幅が小さくなる。そこで、DACリミットオーバ検出部82は歪補償後の送信信号がDA変換器リミットLMLを越えたかチェックし、越えれば、振幅制御部81は一定のゲインG。(>1)をフィードバック信号y(t)に乗算する。この結果、減算器27bから出力する差分e(t)が減少して歪補償係数 hn+1(n)が大きくなるのを防止でき、歪補償信号がDA変換器リミットLMLを越えないようにでき、以後、振幅歪や位相歪の発生を抑えることができる。
【0072】
(c)第3実施例
図35は送信信号x(t)の振幅あるいは電力に基づいてフィードバック信号 y(t)の振幅を制御する第3実施例の歪補償装置の構成図であり、第2実施例と同一部分には同一符号を付している。異なる点は、(1) ゲインGを固定しない点、(2) ゲイン設定部81aに図31(a)〜(c)のいずれかの特性が設定されたゲインテーブルを設けている点、(3) 振幅制御部81は歪補償信号x′(t)がDA変換器リミットLMLを越えたとき、ゲインGを送信信号x(t)のレベルに基づいて制御する点、である。
DACリミットオーバ検出部82はプリディストーション部23から出力する歪補償信号x′(t)がDACリミットLMLを越えたかチェックしている。歪補償信号 x′(t)がDA変換器リミット範囲内の値であれば、振幅制御部81のゲイン設定部81aはG=1を出力し、フィードバック信号の振幅を変化しない。
【0073】
しかし、歪補償信号x′(t)がDA変換器リミットを越えれば、DACリミットオーバ検出部82は振幅制御部81にゲイン切替を指示する。これにより、ゲイン設定部81aはゲインテーブル(図示せず)より送信信号x(t)のレベルに応じたゲインG(>1)を読出して乗算器81bに入力する。乗算器81bはフィードバック信号y(t)にゲインG(>1)を乗算し、信号y(t)′(=G・y(t))を出力する。この結果、減算器27bから出力する差分e(t)が減少し、歪補償係数hn+1(n)は大きくならず、歪補償信号はDA変換器リミットを越えなくなり、振幅歪や位相歪が発生しなくなる。
第3実施例によれば、送信信号x(t)のレベルに基づいてゲインを制御するため、ゲイン固定の第2実施例に比べて木目細かな振幅歪、位相歪の発生防止制御が可能になる。
【0074】
(d)第4実施例
図36は送信信号x(t)の振幅あるいは電力に基づいてフィードバック信号 y(t)の振幅を制御する第4実施例の歪補償装置の構成図であり、第3実施例と同一部分には同一符号を付している。異なる点は、
(1) 歪補償前の送信信号x(t)の電力|x(t)|2をk倍(kは一定値)する乗算器83が設けられている点、(2) 歪補償信号x′(t)の電力|x′(t)|2を演算する演算部84が設けられている点、(3) k倍の送信信号電力k・|x(t)|2と歪補償信号の電力|x′(t)|2の差を演算する演算部85が設けられている点、(4) 歪補償信号の電力|x′(t)|2がk倍の送信信号電力k・|x(t)|2より大きいとき、フィードバック信号y(t)の振幅制御の開始を指示する差信号処理部86を設けている点、(5) 振幅制御部81は振幅制御開始指示によりフィードバック信号y(t)の振幅制御を行う点、である。尚、kは歪補償係数記憶部22に記憶されている歪補償係数の平均値あるいは電力増幅器21の種類に応じた一定値である。
【0075】
図37は第4実施例の歪補償装置の全体の処理フローである。DACリミットオーバ検出部82はプリディストーション部23から出力する歪補償信号x′(t)がDACリミットLMLを越えたかチェックしている(ステップ101)。歪補償信号x′(t)がDA変換器リミット範囲内の値であれば、振幅制御部81のゲイン設定部81aはG=1を出力し、フィードバック信号の振幅を変化しない。
しかし、歪補償信号x′(t)がDA変換器リミットを越えれば、DACリミットオーバ検出部82は演算部84に歪補償信号の電力|x′(t)|2の演算を指示する。これにより、演算部84は歪補償信号の電力|x′(t)|2を演算する(ステップ102)。又、パワー演算部31は送信信号の電力|x(t)|2を演算し、乗算部83はk・|x(t)|2を演算する(ステップ103,104)。ついで、演算部85は次式
d=|x′(t)|2−k・|x(t)|2 (1)
の演算を行い、演算結果dを差信号処理部86に入力する。差信号処理部86は
d=|x′(t)|2−k・|x(t)|2>0 (2)
であるかチェックし(ステップ105)、「YES」であればゲイン更新を振幅制御部81に指示する。これにより、振幅制御部81のゲイン設定部81aはゲインテーブルより送信信号x(t)のレベルに応じたゲインG(>1)を読出して乗算器81bに入力する(ステップ106)。
【0076】
以後、乗算器81bはフィードバック信号y(t)にゲインG(>1)を乗算し、信号y(t)′(=G・y(t))を出力する。この結果、減算器27bから出力する差分e(t)が減少し、歪補償係数hn+1(n)は大きくならず、歪補償信号はDA変換器リミットを越えなくなり、振幅歪や位相歪が発生しなくなる。
以上の説明では、演算部85で送信信号と歪補償信号の電力差dを演算し、該電力差に基づいてゲインを切り替えてフィードバック信号の振幅制御をしたが、送信信号と歪補償信号の振幅差に基づいてゲインを切り替えてフィードバック信号の振幅制御することもできる。
以上、第4実施例によれば、歪補償信号x′(t)がDACリミットを越え、かつ送信信号x(t)と歪補償信号x′(t)の差が大きくなったときにのみ、送信信号x(t)の振幅あるいは電力に基づいてゲインGを制御する。このため、真に必要なときを見極めてゲインを制御し、不要な時にはゲイン制御をしないから、より木目細かな振幅歪、位相歪の抑制制御ができる。
【0077】
図38は第4実施例の第1変形例であり、第4実施例と同一部分には同一符号を付している。異なる点は、(1) 式(2)が成立するとき(d>0)、差信号処理部86は振幅制御部81にフィードバック信号の振幅制御の開始を指示すると共に、その差dが閾値DTHを越えたとき、歪補償係数演算部27に歪補償係数演算停止を指示する点、(2) 歪補償係数演算部27は演算停止指示により歪補償係数の演算/更新を停止する点、である。dが閾値DTH以上に大きくなると、その時演算された歪補償係数の歪補償に対する効果が疑わしくなる。すなわち、歪補償係数の信頼度が弱くなる。そこで、該差dが閾値DTH以上に大きくなった時d<DTHとなるまで、歪補償係数の更新を行わず、以後それまでに得られている歪補償係数により歪補償信号を発生する。
【0078】
さて、k倍の送信信号電力|x(t)|2と歪補償信号電力|x′(t)|2の差である(1)式のdが0以下であれば(d≦0)、歪補償信号x′(t)がDACリミットを越えていても、ゲイン設定部81aはG=1を乗算器81bに入力し、フィードバック信号y(t)の振幅を変化しない。しかし、歪補償信号x′(t)がDACリミットを越え、かつd>0になれば、ゲイン設定部81aは送信信号x(t)に応じたゲインG(>1)をゲインテーブルより読出して乗算器81bに入力する。乗算器81bはフィードバック信号y(t)にゲインG(>1)を乗算し、信号y(t)′(=G・y(t))を出力する。この結果、減算器27bから出力する差分e(t)が減少し、歪補償係数hn+1(n)は大きくならず、歪補償信号はDA変換器リミットを越えなくなり、振幅歪や位相歪が発生しなくなる。
又、差dが更に大きくなって閾値DTH以上になると、差信号処理部86は歪補償係数演算停止を歪補償係数演算部27に指示する。これにより、歪補償係数演算部27は歪補償係数演算を停止し、歪補償係数の更新を行わない。以上ように、k倍の送信信号電力と歪補償信号電力の差dが閾値DTH以上に大きくなったとき、歪補償係数の更新を停止するようにしたから、歪補償係数内に効果が疑わしい値になるのを防止できる。
【0079】
図39は第4実施例の第2変形例であり、第4実施例と同一部分には同一符号を付している。異なる点は、
(1) 歪補償係数演算に使用するステップサイズパラメータμを発生するμ発生部27gを設けている点、(2) 式(2)が成立するとき(d>0)、差信号処理部86は振幅制御部81にフィードバック信号の振幅制御の開始を指示すると共にその差dをμ発生部27gに入力している点、(3) μ発生部27gは差dの値に基づいてステップサイズパラメータμを制御する点、である。
図40に示すように、所要ACPRを満たすように歪みを補償し終わるまでの収束時間はステップサイズパラメータμの大きさに依存し、大きいほど収束時間は短くなる。ただし、μが大きいと目標値近傍での安定性は悪くなる。そこで、差dの大きさに基づいてμの値を制御し、リニアライザの収束の安定性を考慮しつつ収束時間を短縮する。例えば、差dが閾値を超え、歪み補償制御系が発散するような状況であれば、μの値を大きくして発散を急速に防止する。このときゲインGを一定としても良いし、μの値に対応するように動的に(例えば1次関数に従って)を制御しても良い。又、差dが減少すればそれに応じてμを減少して定常値に戻す。このようにすれば、減算器27bから出力する差分e(t)を短時間で小さくでき歪補償信号振幅が制限値を超えないよう制御することができる。
【0080】
(e)第5実施例
第1〜第4実施例はシングルキャリアの送信装置に適用した例であるが、マルチキャリアの送信装置にも適用できる。図41は複数の送信信号をマルチキャリア信号を用いて送信する場合の歪補償装置(マルチキャリアリニアライザ)の構成図であり、4つの周波数を多重して送信する場合の例を示している。ディジタルの各送信信号x1(t),x2(t),x3(t),x4(t)は周波数シフト部51〜54でexp(jω1t),exp(jω2t),exp(jω3t),exp(jω4t)(ωn=2πfn)を乗算されて周波数f1,f2,f3,f4に周波数シフトを施された後、合成部55で周波数多重される。このディジタル周波数多重信号はシングルキャリアの歪補償装置(図30)における送信信号x(t)に対応し、以後、シングルキャリアの場合と同様の歪補償処理が行われる。図42はマルチキャリアリニアライザの効果説明図であり、実線は歪補償なしのスペクトラム特性、点線は歪補償ありのスペクトラム特性である。
尚、図41は、第1実施例の歪補償装置をマルチキャリア送信が可能なように構成した例であるが、同様に第2〜第4実施例の歪補償装置をマルチキャリア送信が可能なように構成することができる。
【0081】
(f)第6実施例
以上の第1〜第5実施例では、送信信号x(t)に歪補償係数hn(p)を乗算して歪補償信号x′(t)を発生して送信電力増幅器21に入力する歪補償装置に適用した例であるが、主信号(送信信号)x(t)と該送信信号に付加する歪成分(誤差信号)E(t)のそれぞれを独立にDA変換した後、合成して送信電力増幅器に入力する歪補償装置にも適用できる。
図43はアナログの送信信号と誤差信号E(t)を合成する歪補償装置の第6実施例の構成図であり、これまでの実施例と同一部分には同一符号を付している。
図中、21は関数f(p)の非線形歪を発生するデバイス(送信電力増幅器)、22は送信電力増幅器の歪を補正する歪補償係数h(p)を送信信号x(t)のパワーp(=|x(t)|2)に対応させて記憶する歪補償係数記憶部、23は歪補償信号を出力するプリディストーション部、25は送信電力増幅器の出力信号y(t)を帰還する帰還系、26はフィードバック信号y(t)をディジタルに変換するAD変換器、27は歪補償前の送信信号x(t)とフィードバック信号y(t)に基づいて歪補償係数hn+1(p)を演算する歪補償係数演算部、31は歪補償係数記憶部22の読み出しアドレス/書き込みアドレスを発生する送信信号のパワー演算部、81は歪補償前の送信信号x(t)の振幅あるいは電力に基づいてフィードバック信号y(t)の振幅を制御する振幅制御部である。以上の構成は図30の第1実施例と同様であり、各部は第1実施例と同様に動作する。
【0082】
プリディストーション部23において、61は誤差信号発生部であり、送信信号のパワー|x(t)|2に応じた歪補償係数hn(p)を記憶部22から読み出し、該歪補償係数hn(p)を送信信号x(t)に乗算する乗算器61a、乗算器の出力信号x(t)*hn(p)と送信信号x(t)との差である誤差信号E(t)を出力する減算器61bを有している。62はディジタルの誤差信号E(t)をアナログに変換するDA変換器、63は送信信号(主信号)x(t)をアナログに変換するDA変換器、64はアナログの送信信号x(t)アナログの誤差信号E(t)を合成して出力する合成部である。
【0083】
送信信号x(t)に対する歪補償処理に際して、誤差信号発生部61は記憶部22より歪補償係数hn(p)を読み出して誤差信号E(t)を出力し、合成部64はDA変換器62、63でそれぞれ独立にDA変換されたアナログの主信号(送信信号)と誤差信号を合成して送信電力増幅器21に入力する。誤差信号の振幅は小さいため、誤差信号のみを出力するDA変換器62のビット精度を低くでき、又、送信信号のみを出力するDA変換器63に大きなダイナミックレンジが不要であり、該DA変換器のビット精度を低くできる。
振幅制御部81は送信信号x(t)が線形/非線形境界信号レベルXB(図31参照)以下では、ゲインG=1としフィードバック信号y(t)のレベルを変化せず、そのまま歪補償係数演算部27に入力する。歪補償係数演算部27は送信信号x(t)とフィードバック信号y(t)の差e(t)を演算し、該差e(t)に基づいて歪補償係数hn+1(p)を演算して歪補償係数記憶部22に格納する。
一方、送信信号x(t)が線形/非線形境界信号レベルXB以上になると、振幅制御部81はゲインGを送信信号x(t)に応じて制御し、G>1にする。このため、送信信号x(t)が線形/非線形境界信号レベルXB以上になって、出力信号y(t)が小さくなり、差分e(t)が大きくなっても、直ちに振幅制御部81はy(t)′=G・y(t)(G>1)の信号を出力し、減算器27bから出力する差分e(t)を減少する。この結果、歪補償係数hn+1(n)が大きくなるのを防止でき、歪補償信号がDA変換器リミットを越えないようにでき、振幅歪や位相歪の発生を抑えることができる。
【0084】
第6実施例はシングルキャリアの送信装置に適用した例であるが、マルチキャリアの送信装置にも適用できる。図44は複数の送信信号をマルチキャリア信号を用いて送信する送信装置の構成図であり、図43の第6実施例に図24のマルチキャリア構成を適用した例で、同一部分には同一符号を付している。
図44において、ディジタルの各送信信号x1(t)〜x4(t)にキャリア間隔によって決まるディジタル周波数シフト演算を施して多重し、該周波数多重信号をディジタルの送信信号とする第1の周波数多重部96、前記各周波数シフト信号をDA変換器921〜924でアナログ信号に変換して多重し、該周波数多重信号をアナログの送信信号とする第2の周波数多重部93が設けられている。誤差信号発生部61は周波数多重されたディジタルの送信信号SRに基づいて誤差信号Eを発生し、DA変換器62は該誤差信号をアナログ信号に変換し、合成部64はDA変換器出力とアナログの送信信号SMを合成して送信電力増幅器21に入力する。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
【0085】
【発明の効果】
以上本発明によれば、DA変換器の入力振幅がDA変換器のリミットを越えないように事前に歪補償係数の大きさをその位相を維持したまま補正するから、振幅制限しても位相追従が可能になる。この結果、歪補償しない場合以上に歪特性を劣化させることはない。
又、本発明によれば、歪補償後の送信信号のパワーが許容されている上限パワーを越えないように事前に歪補償係数の大きさをその位相を維持したまま補正するから、振幅制限しても位相追従が可能になる。
又、本発明によれば、予め歪補償係数の補正値をテーブル化しておくことにより比較演算、補正値演算処理を不要にでき、構成をシンプルにでき、かつ、補正値を簡単に求めることができる。
【0086】
又、本発明によれば、分母を2の冪数で近似することにより、補正値算出に際して必要になる割算をビットシフトで簡単に求めることができる。
又、本発明によれば、歪補償前の送信信号の振幅(あるいは電力)とゲインの対応をテーブル化しておき、実際の送信信号振幅あるいは電力に応じたゲインをテーブルより求め、該ゲインに基づいて送信電力増幅器からのフィードバック信号の振幅を制御するようにしたから、フィードフォワード方式により歪補償信号の振幅が制限値をオーバしないようにできる。この結果、簡単な構成により、信号の有意成分(振幅及び位相)が欠落することがなくなり、歪み補償を安定に行うことが可能になる。
【0087】
又、本発明によれば、歪補償信号(歪補償後の送信信号)の振幅が制限値を越えた時、送信信号と送信電力増幅器からのフィードバック信号との差が小さくなるようにゲインを大きくして該フィードバック信号の振幅を制御し、歪補償係数が大きくなるのを防止する。この結果、以後、歪補償信号振幅が制限値を越えないようにでき、信号の有意成分(振幅及び位相)が欠落することがなくなり、歪み補償を安定に行うことが可能になる。この場合、ゲインGを1以上の一定値に固定すれば振幅制御を簡単に行うことができ、又、ゲインGをテーブル化しておき送信信号に応じて制御すれば、木目細かな振幅歪、位相歪の発生防止制御が可能になる。
【0088】
又、本発明によれば、歪補償前の送信信号と歪補償信号との差が大きくなったときにのみ、送信信号のレベルに基づいてゲインGを制御するようにしたから、真に必要なときを見極めてゲイン制御し、不要な時にはゲイン制御をしないから、より木目細かな振幅歪、位相歪の抑制制御ができる。
又、本発明によれば、歪補償前の送信信号と歪補償信号の差が閾値以上に大きくなったとき、歪補償係数の更新を停止するようにしたから、歪補償係数が効果的に疑わしい値になるのを防止できる。
又、本発明によれば、歪補償前の送信信号と歪補償信号の差に基づいて歪補償係数更新のパラメータであるμの大きさを制御するようにしたから、リニアライザの収束の安定性を考慮しつつ収束時間を短縮できる。例えば、上記差が閾値を超え、歪み補償制御系が発散するような状況であれば、μの値を大きくして発散を急速に防止し、差が減少すればそれに応じてμを減少して定常値に戻すことにより、収束性と安定性を維持しつつ歪補償信号振幅が制限値を超えないよう制御することができる。
【0089】
又、本発明によれば、(1) 送信信号に歪補償係数を乗算して歪デバイスに入力する第1の歪補償方式、及び(2) 参照信号(送信信号)に歪補償係数を乗算して得られた信号と送信信号との差を誤差信号として発生し、誤差信号、主信号(送信信号)を別個にDA変換して合成して歪デバイスに入力する第2の歪補償方式の両方に適用することができる。
又、本発明によれば、シングルキャリアの送信装置やマルチキャリアの送信装置の両方に適用可能である。
【図面の簡単な説明】
【図1】本発明のシングルキャリアタイプの歪補償装置の概略構成図である。
【図2】本発明の原理説明図である。
【図3】本発明の第1実施例の構成図である。
【図4】本発明の第2実施例の構成図である。
【図5】本発明の第3実施例の構成図である。
【図6】本発明の第4実施例の構成図である。
【図7】本発明の第5実施例の構成図である。
【図8】本発明の第6実施例の構成図である。
【図9】マルチキャリアタイプの送信装置に歪補償装置を付加した構成図である。
【図10】マルチキャリアタイプの歪補償装置の構成図(第7実施例)である。
【図11】マルチキャリアタイプの歪補償装置の構成図(第8実施例)である。
【図12】マルチキャリアタイプの歪補償装置の構成図(第9実施例)である。
【図13】アナログの送信信号と誤差信号を合成して歪デバイスに入力する第1実施例である。
【図14】本発明の原理説明図である。
【図15】アナログの送信信号と誤差信号を合成して歪デバイスに入力する第2実施例である。
【図16】アナログの送信信号と誤差信号を合成して歪デバイスに入力する第3実施例である。
【図17】アナログの送信信号と誤差信号を合成して歪デバイスに入力する第4実施例である。
【図18】マルチキャリアタイプの送信装置に歪補償装置を付加した構成図である。
【図19】周波数変換説明図である。
【図20】マルチキャリアタイプの歪補償装置の構成図(第5実施例)である。
【図21】マルチキャリアタイプの歪補償装置の構成図(第6実施例)である。
【図22】マルチキャリアタイプの歪補償装置の構成図(第7実施例)である。
【図23】マルチキャリアタイプの歪補償装置の構成図(第8実施例)である。
【図24】マルチキャリアタイプの別の送信装置に歪補償装置を付加した構成図である。
【図25】周波数変換説明図である。
【図26】マルチキャリアタイプの歪補償装置の構成図(第9実施例)である。
【図27】マルチキャリアタイプの歪補償装置の構成図(第10実施例)である。
【図28】マルチキャリアタイプの歪補償装置の構成図(第11実施例)である。
【図29】マルチキャリアタイプの歪補償装置の構成図(第12実施例)である。
【図30】フィードバック信号の振幅制御機能を備えた歪補償装置の第1実施例である。
【図31】送信信号振幅(電力)とゲインの関係説明図である。
【図32】第1実施例の第1の変形例である。
【図33】第1実施例の第2の変形例である。
【図34】フィードバック信号の振幅制御機能を備えた歪補償装置の第2実施例である。
【図35】フィードバック信号の振幅制御機能を備えた歪補償装置の第3実施例である。
【図36】フィードバック信号の振幅制御機能を備えた歪補償装置の第4実施例である。
【図37】第4実施例の全体の処理フローである。
【図38】第4実施例の第1変形例である。
【図39】第4実施例の第2変形例である。
【図40】μ値と収束時間の関係説明図である。
【図41】マルチキャリアタイプの送信装置に本発明の歪補償装置を付加した構成例である。
【図42】マルチキャリアリニアライザの効果例である。
【図43】フィードバック信号の振幅制御機能を備えた歪補償装置の第6実施例である。
【図44】マルチキャリアタイプの送信装置の構成図である。
【図45】従来の送信装置の構成図である。
【図46】送信電力増幅器の非直線性による問題点説明図である。
【図47】電力増幅器の効率特性説明図である。
【図48】従来のディジタル非直線型歪補償機能を備えた送信装置の構成図である。
【図49】補償部の機能構成図である。
【図50】適応LMSアルゴリズムによる歪補償処理説明図である。
【図51】x(t)=I(t)+jQ(t)と複素表現した送信装置全体の構成図である。
【図52】従来の歪補償装置の問題点説明図である。
【符号の説明】
21・・歪デバイス(送信電力増幅器)
22・・歪補償係数記憶部
23・・プリディストーション部
24・・DA変換器
25・・帰還系
26・・AD変換器
27・・歪補償係数演算部
28・・歪補償係数更新部
29・・比較部
30・・歪補償係数補正部
31・・パワー演算部
Claims (4)
- 送信電力増幅器の歪を補償するための歪補償係数を送信信号のパワーに対応させて記憶するメモリ、送信信号x(t)のパワーに応じた歪補償係数hn(p)をメモリから読み出し、該歪補償係数を用いて送信信号に歪補償処理を施すプリディストーション部、歪補償処理を施されたディジタルの送信信号をアナログ信号に変換するDA変換器、歪補償前の送信信号と送信電力増幅器の出力信号に基づいて歪補償係数hn+1(p)を演算する歪補償係数演算部、演算された歪補償係数hn+1(p)を送信信号x(t)のパワーに対応させて前記メモリに記憶することにより歪補償係数を更新する歪補償係数更新部を備えた歪補償装置において、
歪補償係数演算部で演算された歪補償係数hn+1(p)を前記メモリに記憶する前に、該歪補償係数hn+1(p)を用いた歪補償処理によりプリディストーション部より出力される送信信号のパワーP a を演算する演算部、
該パワーPaと設定上限パワーPmaxを比較する比較部、
該送信信号パワーPaが上限パワーPmax以下となるように歪補償係数hn+1(p)を補正する歪補償係数補正部を備え、
前記歪補償係数更新部は、送信信号のパワーPaが前記上限パワーPmaxより大きいとき、補正された歪補償係数hn+1(p)′を前記メモリに記憶することにより歪補償係数を更新する
ことを特徴とする歪補償装置。 - 前記歪補償処理を施された送信信号のパワーPaと設定上限パワーPmaxの比をm2とすれば、前記歪補償係数補正部は歪補償係数hn+1(p)を1/mすることにより補正された歪補償係数hn+1(p)′を出力することを特徴とする請求項1記載の歪補償装置。
- 前記歪補償係数更新部は、送信信号のパワーPaが前記上限パワーより小さければ前記演算された歪補償係数hn+1(p)を、送信信号のパワーPaが前記上限パワーより大きければ前記補正された歪補償係数hn+1(p)′を前記メモリに記憶することにより歪補償係数を更新する、
ことを特徴とする請求項2記載の歪補償装置。 - 前記歪補償係数補正部は、演算された歪補償係数hn+1(p)よりその1/n(=hn+1(p)/n)を減算することにより歪補償係数を補正するとき、次式
n≦hn+1(p)/Δhn+1(p) ≦2N
を満足する最小の整数Nを求め、歪補償係数hn+1(p)の1/nの演算をNビットのシフト演算により実行することを特徴とする請求項1記載の歪補償装置。ただし、Δhn+1(p)は次式
hn+1(p)=hn(p)+Δhn+1(p)
を満足する値である。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000097092A JP4183364B2 (ja) | 1999-12-28 | 2000-03-31 | 歪補償装置 |
US09/737,196 US7012969B2 (en) | 1999-12-28 | 2000-12-14 | Distortion compensating apparatus |
US11/149,730 US7551687B2 (en) | 1999-12-28 | 2005-06-10 | Distortion compensating apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-372885 | 1999-12-28 | ||
JP37288599 | 1999-12-28 | ||
JP2000097092A JP4183364B2 (ja) | 1999-12-28 | 2000-03-31 | 歪補償装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008029952A Division JP4722146B2 (ja) | 1999-12-28 | 2008-02-12 | 歪補償装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001251148A JP2001251148A (ja) | 2001-09-14 |
JP4183364B2 true JP4183364B2 (ja) | 2008-11-19 |
Family
ID=26582455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000097092A Expired - Fee Related JP4183364B2 (ja) | 1999-12-28 | 2000-03-31 | 歪補償装置 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7012969B2 (ja) |
JP (1) | JP4183364B2 (ja) |
Families Citing this family (108)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002223130A (ja) * | 2001-01-25 | 2002-08-09 | Fujitsu Ltd | 送信装置および送信方法 |
GB0104535D0 (en) * | 2001-02-23 | 2001-04-11 | Univ Bristol | Digital cartesian loop |
FI20011238A0 (fi) * | 2001-06-12 | 2001-06-12 | Nokia Corp | Menetelmä signaalin rajoittamiseksi ja lähetin |
GB2376584B (en) * | 2001-06-15 | 2005-02-16 | Wireless Systems Int Ltd | Signal correction techniques |
GB2376613B (en) * | 2001-06-15 | 2005-01-05 | Wireless Systems Int Ltd | Methods and apparatus for signal distortion correction |
JP2003078359A (ja) | 2001-08-31 | 2003-03-14 | Hitachi Kokusai Electric Inc | 増幅装置 |
JP3805221B2 (ja) | 2001-09-18 | 2006-08-02 | 株式会社日立国際電気 | 歪み補償装置 |
JP3876408B2 (ja) | 2001-10-31 | 2007-01-31 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
US7058369B1 (en) | 2001-11-21 | 2006-06-06 | Pmc-Sierra Inc. | Constant gain digital predistortion controller for linearization of non-linear amplifiers |
JP2003168931A (ja) * | 2001-12-04 | 2003-06-13 | Nec Corp | 歪補償回路 |
JP4012725B2 (ja) * | 2001-12-05 | 2007-11-21 | 株式会社日立コミュニケーションテクノロジー | プリディストーション型増幅装置 |
JP2003188656A (ja) * | 2001-12-21 | 2003-07-04 | Nec Corp | 歪補償回路 |
US6985704B2 (en) | 2002-05-01 | 2006-01-10 | Dali Yang | System and method for digital memorized predistortion for wireless communication |
US8472897B1 (en) | 2006-12-22 | 2013-06-25 | Dali Systems Co. Ltd. | Power amplifier predistortion methods and apparatus |
US8811917B2 (en) | 2002-05-01 | 2014-08-19 | Dali Systems Co. Ltd. | Digital hybrid mode power amplifier system |
US8380143B2 (en) | 2002-05-01 | 2013-02-19 | Dali Systems Co. Ltd | Power amplifier time-delay invariant predistortion methods and apparatus |
US7991071B2 (en) * | 2002-05-16 | 2011-08-02 | Rf Micro Devices, Inc. | AM to PM correction system for polar modulator |
US7801244B2 (en) | 2002-05-16 | 2010-09-21 | Rf Micro Devices, Inc. | Am to AM correction system for polar modulator |
JP3823296B2 (ja) | 2002-05-17 | 2006-09-20 | 富士通株式会社 | 歪み補償機能を有する無線機 |
JP3875707B2 (ja) * | 2002-05-31 | 2007-01-31 | 富士通株式会社 | 歪補償装置 |
WO2003103167A1 (ja) | 2002-05-31 | 2003-12-11 | 富士通株式会社 | テーブル参照型プリディストータ |
EP1511181B1 (en) * | 2002-05-31 | 2009-12-09 | Fujitsu Limited | Distortion compensator |
JP4142384B2 (ja) * | 2002-10-01 | 2008-09-03 | 松下電器産業株式会社 | 送信装置 |
WO2004038973A1 (ja) * | 2002-10-23 | 2004-05-06 | Hitachi Kokusai Electric Inc. | 送信機 |
AU2003289101A1 (en) * | 2002-12-17 | 2004-11-19 | Matsushita Electric Industrial Co., Ltd. | Distortion compensation device and distortion compensation method |
JP4281419B2 (ja) * | 2003-06-02 | 2009-06-17 | 住友電気工業株式会社 | 前置型非線形歪補償器 |
DE60305505T2 (de) * | 2003-10-23 | 2007-04-26 | Sony Ericsson Mobile Communications Ab | Leistungssteuerungsschaltkreis für eine mobile Endgeräteanwendung |
JP4641715B2 (ja) * | 2003-11-14 | 2011-03-02 | 富士通株式会社 | 歪補償装置及び無線基地局 |
FI20031805A0 (fi) * | 2003-12-10 | 2003-12-10 | Nokia Corp | Radiolähettimen testausmenetelmä, radiolähetin ja tukiasema |
EP1548930A1 (en) * | 2003-12-23 | 2005-06-29 | Alcatel | Electronic circuit and method for predistorting a signal to be amplified |
US7366252B2 (en) * | 2004-01-21 | 2008-04-29 | Powerwave Technologies, Inc. | Wideband enhanced digital injection predistortion system and method |
US20050163249A1 (en) * | 2004-01-27 | 2005-07-28 | Crestcom, Inc. | Predistortion circuit and method for compensating linear distortion in a digital RF communications transmitter |
JP4371830B2 (ja) * | 2004-01-27 | 2009-11-25 | 富士通株式会社 | 歪補償増幅装置および基地局 |
JP4505238B2 (ja) * | 2004-02-25 | 2010-07-21 | 株式会社日立国際電気 | 歪補償回路 |
JP4199185B2 (ja) * | 2004-03-01 | 2008-12-17 | パナソニック株式会社 | 送信装置及び無線通信装置 |
US7336725B2 (en) * | 2004-03-03 | 2008-02-26 | Powerwave Technologies, Inc. | Digital predistortion system and method for high efficiency transmitters |
GB0405820D0 (en) * | 2004-03-15 | 2004-04-21 | Evanesco Ltd | Time resolved and multiplexed cavity sensing apparatus and methods |
US7268626B2 (en) * | 2004-04-30 | 2007-09-11 | Broadcom Corporation | Compensating a power amplifier based on operational-based changes |
SE0401797D0 (sv) * | 2004-07-08 | 2004-07-08 | Andrew Corp | A radio transmitter and a method of operating a radio transmitter |
US7511910B1 (en) | 2004-10-27 | 2009-03-31 | Marvell International Ltd. | Asymmetry correction in read signal |
US7298570B1 (en) * | 2004-10-27 | 2007-11-20 | Marvell International Ltd. | Asymmetry correction in read signal |
JP4619827B2 (ja) * | 2005-03-07 | 2011-01-26 | 富士通株式会社 | 歪補償装置 |
EP1858158B1 (en) * | 2005-03-09 | 2013-03-27 | Fujitsu Limited | Strain compensation device |
CN100563225C (zh) * | 2005-05-27 | 2009-11-25 | 华为技术有限公司 | 对基带数字信号进行预失真处理的通用装置 |
US8224265B1 (en) | 2005-06-13 | 2012-07-17 | Rf Micro Devices, Inc. | Method for optimizing AM/AM and AM/PM predistortion in a mobile terminal |
WO2007036990A1 (ja) * | 2005-09-28 | 2007-04-05 | Fujitsu Limited | 歪補償装置 |
US7877060B1 (en) | 2006-02-06 | 2011-01-25 | Rf Micro Devices, Inc. | Fast calibration of AM/PM pre-distortion |
JP4617265B2 (ja) * | 2006-02-14 | 2011-01-19 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP4863729B2 (ja) * | 2006-02-14 | 2012-01-25 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
JP5102757B2 (ja) * | 2006-02-15 | 2012-12-19 | パナソニック株式会社 | 周回メモリ、及びディスク装置 |
US7962108B1 (en) | 2006-03-29 | 2011-06-14 | Rf Micro Devices, Inc. | Adaptive AM/PM compensation |
US8995502B1 (en) * | 2006-04-04 | 2015-03-31 | Apple Inc. | Transceiver with spectral analysis |
US7783260B2 (en) * | 2006-04-27 | 2010-08-24 | Crestcom, Inc. | Method and apparatus for adaptively controlling signals |
CN101479956B (zh) | 2006-04-28 | 2013-07-31 | 大力系统有限公司 | 用于无线通信的高效率线性化功率放大器 |
JP5242024B2 (ja) * | 2006-06-08 | 2013-07-24 | 株式会社東芝 | 歪補償装置、増幅装置、送信装置、歪補償方法 |
JP4744376B2 (ja) * | 2006-06-30 | 2011-08-10 | 富士通株式会社 | キャリア状態判別装置、及び送信装置 |
US7689179B2 (en) * | 2006-07-03 | 2010-03-30 | Panasonic Corporation | Multistage amplifier apparatus with distortion compensation function |
US7689182B1 (en) | 2006-10-12 | 2010-03-30 | Rf Micro Devices, Inc. | Temperature compensated bias for AM/PM improvement |
JP4840088B2 (ja) * | 2006-11-08 | 2011-12-21 | ソニー株式会社 | 無線通信システム、並びに無線通信装置及び無線通信方法 |
CN102017553B (zh) | 2006-12-26 | 2014-10-15 | 大力系统有限公司 | 用于多信道宽带通信系统中的基带预失真线性化的方法和系统 |
US8009762B1 (en) | 2007-04-17 | 2011-08-30 | Rf Micro Devices, Inc. | Method for calibrating a phase distortion compensated polar modulated radio frequency transmitter |
JP2008277908A (ja) * | 2007-04-25 | 2008-11-13 | Mitsubishi Electric Corp | デジタルプレディストータ |
CN101765969A (zh) | 2007-07-31 | 2010-06-30 | 富士通株式会社 | 失真补偿装置和方法 |
JP4958713B2 (ja) * | 2007-10-04 | 2012-06-20 | キヤノン株式会社 | 動画像符号化装置及びその制御方法 |
JP5032936B2 (ja) * | 2007-10-04 | 2012-09-26 | キヤノン株式会社 | 動画像符号化装置及びその制御方法 |
US8391808B2 (en) * | 2008-02-28 | 2013-03-05 | Broadcom Corporation | Method and system for estimating and compensating non-linear distortion in a transmitter using calibration |
JP5176692B2 (ja) | 2008-05-28 | 2013-04-03 | 日本電気株式会社 | 歪補償回路及び歪補償方法 |
JP5125797B2 (ja) * | 2008-06-19 | 2013-01-23 | 富士通株式会社 | 振幅抑圧装置および信号送信装置 |
JP5233444B2 (ja) * | 2008-06-30 | 2013-07-10 | 富士通株式会社 | 歪補償増幅器および前置歪補償増幅装置 |
US8060034B2 (en) * | 2008-08-04 | 2011-11-15 | Panasonic Corporation | Polar modulation transmission apparatus |
US8412132B2 (en) * | 2008-08-21 | 2013-04-02 | Freescale Semiconductor, Inc. | Techniques for adaptive predistortion direct current offset correction in a transmitter |
JP5228723B2 (ja) * | 2008-09-10 | 2013-07-03 | 富士通株式会社 | 歪補償装置及び方法 |
US8175549B2 (en) * | 2008-10-17 | 2012-05-08 | Texas Instruments Incorporated | Closed loop transmitter IQ calibration |
WO2010074187A1 (ja) * | 2008-12-22 | 2010-07-01 | 日本電気株式会社 | 電力制限回路 |
US8848828B2 (en) | 2008-12-22 | 2014-09-30 | Nec Corporation | Distortion compensation circuit, transmitting apparatus and distortion compensating method |
JP5251565B2 (ja) * | 2009-02-05 | 2013-07-31 | 富士通株式会社 | プリディストータ及びその遅延調整方法 |
JP5338378B2 (ja) * | 2009-03-02 | 2013-11-13 | 富士通株式会社 | 歪補償装置及び方法 |
US11588520B2 (en) * | 2009-05-14 | 2023-02-21 | Fadhel M. Ghannouchi | Multi-cell processing architectures for modelling and impairment compensation in multi-input multi-output systems |
JP5146404B2 (ja) * | 2009-05-21 | 2013-02-20 | 富士通株式会社 | 歪補償装置 |
US8737523B2 (en) * | 2009-06-04 | 2014-05-27 | Xilinx, Inc. | Apparatus and method for predictive over-drive detection |
US8489042B1 (en) | 2009-10-08 | 2013-07-16 | Rf Micro Devices, Inc. | Polar feedback linearization |
US8670501B2 (en) * | 2009-12-09 | 2014-03-11 | Texas Instruments Incorporated | Digital pre-distortion of non-linear systems with reduced bandwidth feedback |
JP5299298B2 (ja) | 2010-01-29 | 2013-09-25 | 富士通株式会社 | 歪補償装置、送信装置、歪補償方法 |
JP5375683B2 (ja) * | 2010-03-10 | 2013-12-25 | 富士通株式会社 | 通信装置および電力補正方法 |
JP5488073B2 (ja) * | 2010-03-12 | 2014-05-14 | 富士通株式会社 | 無線装置、歪補償装置及び歪補償方法 |
JP5482561B2 (ja) * | 2010-08-13 | 2014-05-07 | 富士通株式会社 | 歪補償増幅装置及び歪補償方法 |
CN103597807B (zh) | 2010-09-14 | 2015-09-30 | 大理系统有限公司 | 远程可重新配置的分布式天线系统和方法 |
CN102480450B (zh) * | 2010-11-30 | 2014-12-10 | 富士通株式会社 | 预失真器控制装置和方法、功率控制状态检测方法 |
JP5755875B2 (ja) * | 2010-12-27 | 2015-07-29 | 株式会社日立国際電気 | 歪み補償回路および歪み補償方法 |
JP5707999B2 (ja) | 2011-02-09 | 2015-04-30 | 富士通株式会社 | 歪補償装置、送信機及び歪補償方法 |
US8891715B2 (en) | 2011-02-16 | 2014-11-18 | Analog Devices, Inc. | Digital pre-distortion |
JP6207806B2 (ja) * | 2011-05-10 | 2017-10-04 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
US8798198B2 (en) * | 2011-08-31 | 2014-08-05 | Apple Inc. | Calibration systems for wireless electronic devices |
US8380144B1 (en) * | 2011-09-30 | 2013-02-19 | Telefonaktiebolaget L M Ericsson (Publ) | Systems and methods for digital predistortion in a dual band transmitter |
US8837633B2 (en) | 2011-10-21 | 2014-09-16 | Xilinx, Inc. | Systems and methods for digital processing based on active signal channels of a communication system |
JP6035919B2 (ja) * | 2012-07-09 | 2016-11-30 | 富士通株式会社 | 送信装置、及び送信方法 |
CN105099972B (zh) * | 2012-12-11 | 2018-05-04 | 华为技术有限公司 | 发射机的发射通道间干扰消除方法及装置 |
US9312894B2 (en) | 2013-03-07 | 2016-04-12 | Nec Corporation | Radio transmitting device and radio transmitting method |
US20150092825A1 (en) * | 2013-09-27 | 2015-04-02 | Qualcomm Incorporated | Self-test using internal feedback for transmit signal quality estimation |
JP6209925B2 (ja) * | 2013-10-09 | 2017-10-11 | 富士通株式会社 | 歪補償装置および歪補償方法 |
DE102013114797B4 (de) * | 2013-12-23 | 2021-06-10 | Apple Inc. | Sendeempfängervorrichtung und Verfahren zum Erzeugen eines Kompensationssignals |
US10038503B2 (en) * | 2014-08-13 | 2018-07-31 | Xilinx, Inc. | Adaptive optical channel compensation |
US9379744B2 (en) * | 2014-09-16 | 2016-06-28 | Honeywell International Inc. | System and method for digital predistortion |
JP2016115952A (ja) * | 2014-12-10 | 2016-06-23 | 富士通株式会社 | 歪補償装置及び歪補償方法 |
US9484962B1 (en) * | 2015-06-05 | 2016-11-01 | Infineon Technologies Ag | Device and method for adaptive digital pre-distortion |
JP6551115B2 (ja) * | 2015-09-30 | 2019-07-31 | 富士通株式会社 | 無線装置 |
JP2017118199A (ja) * | 2015-12-21 | 2017-06-29 | 富士通株式会社 | 歪補償装置および歪補償方法 |
JP2019009504A (ja) * | 2017-06-20 | 2019-01-17 | 富士通株式会社 | 歪み補償装置及び歪み補償方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61146004A (ja) | 1984-12-20 | 1986-07-03 | Nec Corp | 線形化電力増幅装置 |
JP2967699B2 (ja) * | 1995-03-06 | 1999-10-25 | 日本電気株式会社 | 送信装置 |
JP3537228B2 (ja) | 1995-08-18 | 2004-06-14 | 富士通株式会社 | 無線通信用基地局 |
JPH10233629A (ja) | 1997-02-18 | 1998-09-02 | Kokusai Electric Co Ltd | 入力制限機能付き歪補償増幅器 |
US6230031B1 (en) * | 1997-03-31 | 2001-05-08 | Oki Telecom, Inc. | Power amplifying circuitry for wireless radio transceivers |
JPH10322137A (ja) | 1997-05-20 | 1998-12-04 | Matsushita Electric Ind Co Ltd | プリディストーション型歪補償回路付送信装置 |
US6212378B1 (en) * | 1997-09-17 | 2001-04-03 | Lockheed Martin Corp. | Spacecraft cellular communication system in which the return control receive slot duration is a function of antenna beam direction |
JP3449254B2 (ja) * | 1997-11-14 | 2003-09-22 | ヤマハ株式会社 | D/a変換装置 |
JP3171157B2 (ja) * | 1997-12-10 | 2001-05-28 | 松下電器産業株式会社 | 非線形歪補償装置 |
JPH11239191A (ja) | 1998-02-19 | 1999-08-31 | Matsushita Electric Ind Co Ltd | プリディストーション歪補償機能付送信装置及び送信装置におけるプリディストーション歪補償方法 |
US6167273A (en) * | 1999-04-28 | 2000-12-26 | Nokia Mobile Phones Ltd. | Apparatus, and associated method, for effectuating power control to maintain desired QoS levels in the performance of a communication service |
-
2000
- 2000-03-31 JP JP2000097092A patent/JP4183364B2/ja not_active Expired - Fee Related
- 2000-12-14 US US09/737,196 patent/US7012969B2/en not_active Expired - Fee Related
-
2005
- 2005-06-10 US US11/149,730 patent/US7551687B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20010007435A1 (en) | 2001-07-12 |
US7551687B2 (en) | 2009-06-23 |
US7012969B2 (en) | 2006-03-14 |
US20050226346A1 (en) | 2005-10-13 |
JP2001251148A (ja) | 2001-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4183364B2 (ja) | 歪補償装置 | |
US7561636B2 (en) | Digital predistortion apparatus and method in power amplifier | |
CN108155877B (zh) | 发射器,通信单元以及用于限制频谱再生的方法 | |
JP3823296B2 (ja) | 歪み補償機能を有する無線機 | |
JP4467319B2 (ja) | プリディストータ | |
KR101058733B1 (ko) | 전력 증폭기의 비선형 왜곡 특성을 보상하는 전치보상 장치 | |
US8022763B2 (en) | Amplifier failure detection apparatus | |
KR100959032B1 (ko) | 통신 네트워크들에서의 스퓨리어스 방사들을 감소시키기위한 주파수 의존적 크기 전치 왜곡 | |
US20040189378A1 (en) | High-efficiency linear power amplifier | |
JP4308163B2 (ja) | 歪補償装置 | |
JP4786644B2 (ja) | 歪補償装置 | |
JP5861521B2 (ja) | 送信装置及びルックアップテーブルの更新方法 | |
WO2000074232A1 (fr) | Amplificateur de compensation de distorsion du type predistorsion | |
JP4652091B2 (ja) | 歪補償装置 | |
JP2005117613A (ja) | 電力増幅器の線形化のためのデジタルフィードバック線形化装置及び方法 | |
EP1701451B1 (en) | Distortion compensation apparatus | |
JP3643803B2 (ja) | 増幅装置 | |
JP3732824B2 (ja) | 通信装置 | |
JP4722146B2 (ja) | 歪補償装置 | |
JP2003078360A (ja) | 歪み補償装置 | |
KR100487209B1 (ko) | 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법 | |
JP2003078359A (ja) | 増幅装置 | |
JP2004032252A (ja) | 歪補償送信装置 | |
JP2024039901A (ja) | 歪補償装置 | |
WO2002101919A1 (fr) | Dispositif de compensation de distorsion |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080902 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110912 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120912 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130912 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |