JP3950547B2 - 低いビット線間結合容量を有する低抵抗ビット線構造の製造方法 - Google Patents
低いビット線間結合容量を有する低抵抗ビット線構造の製造方法 Download PDFInfo
- Publication number
- JP3950547B2 JP3950547B2 JP12240098A JP12240098A JP3950547B2 JP 3950547 B2 JP3950547 B2 JP 3950547B2 JP 12240098 A JP12240098 A JP 12240098A JP 12240098 A JP12240098 A JP 12240098A JP 3950547 B2 JP3950547 B2 JP 3950547B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- insulating film
- film
- semiconductor substrate
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000008878 coupling Effects 0.000 title claims description 29
- 238000010168 coupling process Methods 0.000 title claims description 29
- 238000005859 coupling reaction Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 229910052751 metal Inorganic materials 0.000 claims description 85
- 239000002184 metal Substances 0.000 claims description 85
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 52
- 229920005591 polysilicon Polymers 0.000 claims description 52
- 239000004065 semiconductor Substances 0.000 claims description 46
- 239000000758 substrate Substances 0.000 claims description 41
- 230000002093 peripheral effect Effects 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 238000001020 plasma etching Methods 0.000 claims description 12
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 11
- 229910052698 phosphorus Inorganic materials 0.000 claims description 11
- 239000011574 phosphorus Substances 0.000 claims description 11
- 239000005368 silicate glass Substances 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 239000003795 chemical substances by application Substances 0.000 claims description 9
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 229910052796 boron Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 230000005540 biological transmission Effects 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000007517 polishing process Methods 0.000 claims 1
- 229910021342 tungsten silicide Inorganic materials 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 description 13
- 229920002120 photoresistant polymer Polymers 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- -1 boron ions Chemical class 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】
この発明は、半導体デバイスの製造方法に関し、特に、高密度に集積される半導体基板、例えばダイナミックランダムアクセスメモリー（ＤＲＡＭ）のビット線構造における、低いビット線間結合容量を有する低抵抗ビット線構造の製造方法方法に関する。
【０００２】
【従来の技術】
【発明が解決しようとする課題】
半導体産業においては、チップ性能を向上させると同時に、特定チップのコストを維持または削減することに努めている。微細化された、あるいはサブミクロンの半導体デバイス製造技術を背景として、チップコストの削減ならびにチップ性能の向上という目標は、順調に達成されているといえよう。サブミクロン技術の運用によって寄生容量退化（degrade）の効果は低減したが、多くのチップがさらに小さなものとなり、小さなチップでも大きなチップに相当する集積度が得られるようになったため、特定の大きさの半導体基板（ウェハー）上により多くのチップを製造できるようになって、製造コストの削減が実現している。しかしながら、２５６メガビットあるいは、さらに大ビットのＤＲＡＭを製造する際には、その大きな集積密度がＤＲＡＭ性能にとって不利なものとなっている。
【０００３】
高密度ＤＲＡＭのセルアレイは、伝達ゲートトランジスター領域の寄生容量を減少させたが、ビット線構造が緊密に集積された領域の結合容量が増加するものとなってＤＲＡＭ性能を後退させるものとなっている。Ｈｉｄａｋａ等のアメリカ特許第５，５５０，７６９号は、半導体メモリーデバイスのビット線構造を開示しているが、この発明の製造方法のように、ＤＲＡＭの周辺領域に低抵抗の厚いビット線構造を設け、ＤＲＡＭのセルアレイ領域に低抵抗の薄いビット線構造を設けるものではなかった。
【０００４】
そこで、この発明の第１の目的は、セルアレイ領域に低いビット線間結合容量を有する高密度ＤＲＡＭチップの製造方法を提供することにある。この発明の第２の目的は、周辺領域に低抵抗のビット線構造を有する高密度ＤＲＡＭチップの製造方法を提供することにある。この発明の第３の目的は、高密度ＤＲＡＭチップの周辺領域の金属嵌め込み開口に低抵抗ビット線構造用の深いトレンチを形成し、高密度ＤＲＡＭチップのセルアレイ領域の金属嵌め込み開口にビット線構造用の浅いトレンチを形成して、低いビット線間結合容量を実現することにある。
【０００５】
【課題を解決するための手段】
上記した課題を解決し、その主要な目的を達成するために、低いビット線間結合容量を有する低抵抗ビット線構造の製造方法において、半導体基板に第１領域を用意して、半導体基板の周辺領域とするステップと、半導体基板に第２領域を用意して、半導体基板のセルアレイ領域とするステップと、半導体基板の周辺領域にゲート絶縁膜上のゲート構造およびソース／ドレイン領域を含む第１グループの伝達ゲートトランジスターを形成するステップと、半導体基板のセルアレイ領域にゲート絶縁膜上のゲート構造およびソース／ドレイン領域を含む第２グループの伝達ゲートトランジスターを形成するステップと、セルアレイ領域の第１絶縁膜中に開設した複数のコンタクトホール内部にそれぞれポリシリコンコンタクトプラグ構造を形成して、下方に位置する第２グループの伝達ゲートトランジスターの前記ソース／ドレイン領域とコンタクトさせるステップと、ポリシリコンコンタクトプラグ構造のうち第１グループのポリシリコンコンタクトプラグ構造上にキャパシター構造を形成するステップと、第２絶縁膜を堆積するステップと、半導体基板の周辺領域中の第２絶縁膜および第１絶縁膜中に第１金属嵌め込み開口を形成し、この第１金属嵌め込み開口が、第２絶縁膜中に位置する広くて深いトレンチ開口という上部、ならびに第２絶縁膜および第１絶縁膜中に位置する狭い開口という下部を有するとともに、第１金属嵌め込み開口が、第１グループの伝達ゲートトランジスターのソース／ドレイン領域を露出させるステップと、半導体基板のセルアレイ領域中の第２絶縁膜中に第２金属嵌め込み開口を形成し、この第２金属嵌め込み開口が、第２絶縁膜中に位置する広くて浅いトレンチ開口という上部、ならびに第２絶縁膜中に位置する狭い開口という下部を有するとともに、ポリシリコンコンタクトプラグ構造のうち第２グループのポリシリコンコンタクトプラグ構造の上表面を露出させるステップと、第１金属嵌め込み開口中に第１ビット線を形成して、広くて深いトレンチ開口中に厚い金属膜および下部を備えるとともに、この下部が、狭い開口中に位置し、第１グループの伝達ゲートトランジスターのソース／ドレイン領域にコンタクトする金属プラグであるものとするステップと、第２金属嵌め込み開口中に第２ビット線を形成して、広くて浅いトレンチ開口中に薄い金属膜および下部を備えるとともに、この下部が、狭い開口中に位置し、第２グループのポリシリコンコンタクトプラグ構造の上表面にコンタクトする金属プラグであるものとするステップとから構成される。
【０００６】
【作用】
この発明が提供する製造方法においては、高密度ＤＲＡＭデバイスが比較的小さな結合容量を有するものとすることができる。この発明の製造方法によりＤＲＡＭのセルアレイに薄いビット線構造を採用して、低いビット線間結合容量を達成するので、ビット線構造の縦方向キャパシターの生成を低減させている。反対に、周辺領域のビット線構造は厚い金属膜構造で形成しているので、ＤＲＡＭチップのノンアレイセル領域（non-array-cell regions）では低抵抗ビット線構造を維持することができる。ＤＲＡＭのセルアレイ領域に用いられる薄いビット線構造ならびにＤＲＡＭの周辺領域に用いられる厚いビット線構造は金属嵌め込み工程により形成されるもので、絶縁膜中の金属嵌め込み開口という上部が異なる深さを備えて、厚さの異なるビット線構造を収納することができる。
【０００７】
【実施例】
以下、この発明にかかる好適な実施例を図面に基づいて説明する。
図１において、結晶方位が＜１００＞のＰ形単結晶シリコン基板である半導体基板１を使用して、高密度に集積される半導体基板、例えばＤＲＡＭチップの第１領域を周辺領域３０（図左側）として形成し、第２領域をセルアレイ領域４０（図右側）として形成する。先ず、セルアレイ領域４０の半導体基板１中にＮ形埋め込み層２を形成する。次に、厚いフィールド酸化物領域３を形成するが、この厚いフィールド酸化物領域３は、後に周辺領域３０に形成されるＰチャネル金属酸化物電界効果半導体素子とＮチャネル金属酸化物電界効果半導体素子とを分離するために用いられ、セルアレイ領域４０における素子分離にも用いられる。このフィールド酸化物領域３を形成する方法は、いずれも図示していないが、例えば、先ず標準的なリソグラフィーおよびドライエッチングにより窒化シリコン／二酸化シリコンの複合膜をパターニングしてから、フォトレジストを除去した後で注意深く湿式洗浄を行い、酸素雰囲気において熱酸化反応を行うが、先にパターニングした窒化シリコン／二酸化シリコン複合膜を酸化反応に対するマスクとして、約８５０〜１０５０℃の温度で厚さが約３０００〜６０００Åの二酸化シリコンのフィールド酸化物領域３を形成する。その後、酸化反応に対するマスクとしていた窒化シリコン／二酸化シリコン複合膜を除去するが、熱燐酸溶液で窒化シリコン膜を除去し、フッ化水素酸緩衝液で下方の二酸化シリコン膜を除去する。
【０００８】
そして、リソグラフィーおよびイオン注入によりＮウェル４を形成するが、Ｎウェル４は、周辺領域３０のうち半導体基板１の特定領域に形成され、Ｐ形金属酸化物電界効果型トランジスター素子の形成に用いられる。一般的に、ヒ素イオン注入またはリンイオン注入によりＮウェル４に必要なドーパントを提供するが、ヒ素イオン注入に使用するエネルギー量を約１００〜３００ＫｅＶの範囲とし、使用するドーズ量を約１Ｅ１１〜１Ｅ１２atoms/cm2の範囲とする。リンイオン注入に使用するエネルギー量を約４００〜１０００ＫｅＶの範囲とし、使用するドーズ量を約１Ｅ１２〜１Ｅ１３atoms/cm2の範囲とする。その後、プラズマ酸素エッチングおよび湿式洗浄によりＮウェル４のフォトレジストを除去してから、次のリソグラフィーおよびイオン注入を行う。約１０００〜２０００ＫｅＶの範囲の注入エネルギー量ならびにドーズ量を約１Ｅ１２〜１Ｅ１３atoms/cm2のドーズ量で、ホウ素イオンを注入してＰウェル５を形成する。周辺領域３０およびセルアレイ領域４０の両方にあるＰウェル５は、後に形成するＮチャネル金属酸化物電界効果型トランジスター素子を作り込むためのものである。
【０００９】
図２において、周辺領域３０およびセルアレイ領域４０の両方における伝達ゲートトランジスターの形成を説明する。温度が約８５０〜９５０℃の酸素雰囲気において、厚さが約５０〜２００Åの二酸化シリコンのゲート絶縁膜６を熱成長させてから、減圧化学気相堆積により約５５０〜６５０℃の温度で厚さが約５００〜１５００Åのポリシリコン膜７を形成する。ポリシリコン膜７は、モノシラン雰囲気において直接堆積すると同時（in situ）にリンまたはヒ素イオンをドーピングするか、あるいは堆積完了後にリンイオン注入することができる。リンイオン注入に使用するエネルギー量を約５０〜１００ＫｅＶの範囲とし、使用するドーズ量を約１Ｅ１５〜１Ｅ１６atoms/cm2の範囲とする。次に、減圧化学気相堆積により二ケイ化タングステンを含む金属シリサイド膜８を堆積し、その厚さを約１０００〜１５００Åの範囲とする。再び、減圧化学気相堆積工程またはプラズマ強化化学気相堆積工程により窒化シリコン膜９を堆積し、その厚さを約１５００〜３０００Åの範囲とするが、窒化シリコン膜９を酸化シリコン膜に換えてもよい。標準的なリソグラフィーおよびドライエッチング工程によりポリサイド（金属シリサイド／ポリシリコン）ゲート構造するが、三フッ化メタンを窒化シリコン膜９に対するエッチング剤とし、塩素を金属シリサイド膜８およびポリシリコン膜７に対するエッチング剤とする。
【００１０】
プラズマ酸素エッチングおよび湿式洗浄によりポリサイドゲート構造の形成に用いたフォトレジスト（いずれも図示せず）を除去してから、従来技術のリソグラフィーでフォトレジストマスクを形成し、これにより周辺領域３０ならびにセルアレイ領域４０中にＮ形の薄くドーピングしたソース／ドレイン領域１０を形成する。Ｎ形の薄くドーピングしたソース／ドレイン領域１０を形成するためのイオン注入は、リンイオン注入により行い、そのエネルギー量を約４０〜１００ＫｅＶの範囲、そのドーズ量を約１Ｅ１３〜１Ｅ１４atoms/cm2の範囲とする。その後、Ｎ形の薄くドーピングしたソース／ドレイン領域１０を選択的に形成するため用いたフォトレジストを除去し、類似したフォトレジストマスクおよびホウ素イオン注入によって、周辺領域３０中にＰ形の薄くドーピングしたソース／ドレイン領域１１を形成する。ホウ素イオン注入のエネルギー量を約５〜２０ＫｅＶの範囲、そのドーズ量を約１Ｅ１３〜１Ｅ１４atoms/cm2の範囲とする。そして、Ｐ形の薄くドーピングしたソース／ドレイン領域１１の形成に用いたフォトレジストを除去してから、減圧化学気相堆積工程またはプラズマ強化化学気相堆積工程により厚さが約５００〜１５００Åの窒化シリコン膜または酸化シリコン膜（この実施例では窒化シリコン膜。いずれも図示せず）を堆積し、異方性の反応性イオンエッチングにより各ポリサイドゲート構造の側方に窒化シリコンサイドウォール１２を形成する。次に、先にＮ形およびＰ形の薄くドーピングしたソース／ドレイン領域１０，１１の形成と同じ手順で、選択的にＮ形の濃くドーピングしたソース／ドレイン領域１３ならびにＰ形の濃くドーピングしたソース／ドレイン領域１４を形成する。Ｎ形の濃くドーピングしたソース／ドレイン領域１３は、リンまたはヒ素イオン注入により形成されるもので、そのエネルギー量を約５０〜１００ＫｅＶの範囲、そのドーズ量を約１Ｅ１５〜５Ｅ１５atoms/cm2の範囲とする。Ｐ形の濃くドーピングしたソース／ドレイン領域１４は、ホウ素イオン注入により形成されるもので、そのエネルギー量を約５〜２０ＫｅＶの範囲、そのドーズ量を約１Ｅ１５〜５Ｅ１５atoms/cm2の範囲とする。
【００１１】
図３において、減圧化学気相堆積工程またはプラズマ強化化学気相堆積工程により酸化シリコンを含む第１絶縁膜１５を堆積するが、その厚さを約５０００〜１００００Åの範囲とする。この第１絶縁膜１５をホウ素リンシリケートガラス膜、ホウ素シリケートガラス膜あるいはリンシリケートガラス膜とすることができる。そして、化学機械研磨により第１絶縁膜１５を平坦化して、第１絶縁膜１５に平滑な表面を形成してから、従来技術のリソグラフィーおよび三フッ化メタンをエッチング剤とする異方性の反応性イオンエッチングで第１絶縁膜１５中にコンタクトホール１６（図示では３個）を形成し、セルアレイ領域４０中のＮ形の濃くドーピングしたソース／ドレイン領域１３を露出させる。次に、減圧化学気相堆積により厚さが約２０００〜４０００Åのポリシリコン膜（図示せず）を堆積して、コンタクトホール１６を完全に充填する。ポリシリコン膜（図示せず）は、モノシラン雰囲気に三水素化ヒ素（アルシンともいう）または水素化リン（ホスフィンともいう）を加えて直接堆積すると同時にドーピングを行うこともできるし、堆積終了後にヒ素またはリンイオンを注入することもできる。そして、化学機械研磨あるいは塩素をエッチング剤とした選択的な反応性イオンエッチングによって、不要なポリシリコン（図示せず）を除去することで、コンタクトホール１６内部に第２グループのポリシリコンコンタクトプラグ構造１７（図示では３個）を形成する。
【００１２】
図４において、第１グループのポリシリコンコンタクトプラグ構造１７（図右側の左右２個）の上表面にスタック型キャパシター（Stacked Capacitor）構造１８を形成するが、これら第１グループのポリシリコンコンタクトプラグ構造１７はスタック型キャパシター構造１８との電気的接続に用いられる。つまり、タック型キャパシター構造１８の形成は、いずれも符号を付していないが、第１グループのポリシリコンコンタクトプラグ構造１７の上表面に先ずＵ字形のポリシリコン蓄積下部電極を形成して、平板な蓄積下部電極と比較して大きな表面を提供できるものとしてから、その上にキャパシター誘電膜を形成し、減圧化学気相堆積により別なポリシリコン膜を堆積し、リソグラフィーおよび反応性イオンエッチングでポリシリコンセル電極を形成する。Ｕ字形ポリシリコン蓄積下部電極は、先ず、第１ポリシリコン膜を形成してから、この第１ポリシリコン膜上に絶縁膜を形成し、さらに第２ポリシリコン膜を形成して、異方性の反応性イオンエッチングによって絶縁膜の側方にポリシリコンサイドウォールを形成する。次に、ウェットエッチングにより露出されている絶縁膜を除去することでポリシリコンサイドウォールのＵ字形ポリシリコン蓄積下部電極を下方の第１ポリシリコン膜に接続することにより形成される。
【００１３】
図５において、減圧化学気相堆積工程またはプラズマ強化化学気相堆積工程により、約４００〜７００℃の温度で、厚さが約１００００〜１５０００Åの第２絶縁膜１９を堆積するが、この第２絶縁膜１９は、酸化シリコン膜、ホウ素リンシリケートガラス膜、リンシリケートガラス膜のいずれであってもよい。次に、化学機械研磨により第２絶縁膜１９を平坦化して平滑な表面とする。その上にフォトレジスト２０を形成し、周辺領域３０中の第２絶縁膜１９を一部露出させてから、三フッ化メタンをエッチング剤として異方性の反応性イオンエッチングにより第２絶縁膜１９中に広くて深いトレンチ開口２１を形成する。第２絶縁膜１９中の広くて深いトレンチ開口２１は、その深さを約４０００〜６０００Åの範囲とし、後に第１金属嵌め込み開口という上部となる深いトレンチとなり、ビット線金属を充填するが、この深さが約４０００〜６０００Åの広くて深いトレンチ開口２１に金属を充填すると低抵抗ビット線構造を形成することができる（図８を参照）。
【００１４】
図６において、プラズマ酸素エッチングおよび湿式洗浄でフォトレジスト２０を除去してからフォトレジスト２２を形成し、セルアレイ領域４０の第２絶縁膜１９を一部露出させ、三フッ化メタンをエッチング剤として異方性の反応性イオンエッチングにより第２絶縁膜１９中に広くて浅いトレンチ開口２１を形成する。第２絶縁膜１９中の広くて浅いトレンチ開口２１は、その深さを約７５０〜１２５０Åの範囲とし、後に第２金属嵌め込み開口という上部となる浅いトレンチとして使用され、セルアレイ領域４０のビット線構造となる（図８を参照）。セルアレイ領域４０中に高密度に集積されたビット線構造について言えば、金属を充填した浅いトレンチのほうが深いトレンチよりも結合容量の発生を減少させることができる。
【００１５】
図７において、プラズマ酸素エッチングおよび湿式洗浄でフォトレジスト２２を除去してからフォトレジスト２４を形成し、さらに三フッ化メタンをエッチング剤として異方性の反応性イオンエッチングにより第１および第２金属嵌め込み開口という下部となる狭い開口２５，２６をそれぞれ形成する。反応性イオンエッチングによりセルアレイ領域４０の第２絶縁膜１９に狭い開口２６を形成して、下方のソース／ドレイン領域１３にコンタクトしている第２グループのポリシリコンコンタクトプラグ構造１７（図右側の中央に１個のみ図示）の上表面を露出させる。同時に、反応性イオンエッチングにより周辺領域３０の第２絶縁膜１９および第１絶縁膜１５に狭い開口２５を形成して、ソース／ドレイン領域１３を露出させる。狭い開口２６と比べると、深くなっている狭い開口２５は、より多くエッチングしなければならないが、三フッ化メタンというエッチング剤の有する選択性を利用すれば、狭い開口２５を多くエッチングする時でも、図右側中央にある第２グループのポリシリコンコンタクトプラグ構造１７をエッチングしてしまうことはない。
【００１６】
図８において、プラズマ酸素エッチングおよび湿式洗浄でフォトレジスト２４を除去するとともに、化学気相堆積または高周波スパッタリングにより厚さが約４０００〜６０００Åの金属膜（図示せず）を形成して、第１および第２金属嵌め込み開口を完全に充填する。使用できる金属としては、銅およびシリコンを含んだアルミニウム合金、あるいはタングステンのような耐熱金属（高融点金属ともいう）、もしくは二ケイ化タングステンのような金属シリサイドがある。続いて、化学機械研磨で不要な金属膜（図示せず）を除去して必要なビット線構造を形成する。周辺領域３０に形成されるビット線構造は、低抵抗のビット線構造であり、深さが約４０００〜６０００Åの金属を充填した広くて深いトレンチ２７を有しており、その上部に厚い金属膜が形成され、その下部には金属プラグが形成される。セルアレイ領域４０に形成されるビット線構造は、深さが約７５０〜１２５０Åの金属を充填した広くて浅いトレンチ２８を有しており、その上部に薄い金属膜が形成され、その下部には金属プラグが形成されるが、その結合容量を低減させる効果は広くて深いトレンチ（厚い金属膜）２７よりも優れている。なお、コンタクトホールおよびコンタクト金属構造もキャパシターを形成するが、図示していない。
【００１７】
以上のごとく、この発明を好適な実施例により開示したが、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲を基準として定めなければならない。
【００１８】
【発明の効果】
以上の説明で分かるように、この発明にかかる製造方法は、高密度ＤＲＡＭチップ周辺領域の第１金属嵌め込み開口に低抵抗ビット線構造用の深いトレンチを形成し、セルアレイ領域の第２金属嵌め込み開口にビット線構造用の浅いトレンチを形成して、低いビット線間結合容量を実現しているので、ＤＲＡＭの性能を安定させ、ひいては歩留りを高めるものであり、産業上の利用価値が高い。
【図面の簡単な説明】
【図１】この発明にかかる半導体基板に周辺領域およびセルアレイ領域を形成する工程を示す断面図である。
【図２】同じく、周辺領域およびセルアレイ領域に伝達ゲートトランジスターを形成する工程を示す断面図である。
【図３】同じく、セルアレイ領域にポリシリコンコンタクトプラグを形成する工程を示す断面図である。
【図４】同じく、セルアレイ領域にスタック型キャパシターを形成する工程を示す断面図である。
【図５】同じく、周辺領域に広くて深いトレンチ開口を形成する工程を示す断面図である。
【図６】同じく、セルアレイ領域に広くて浅いトレンチ開口を形成する工程を示す断面図である。
【図７】同じく、周辺領域およびセルアレイ領域にそれぞれ狭い開口を形成する工程を示す断面図である。
【図８】同じく、周辺領域に厚いビット線構造を、セルアレイ領域に薄いビット線構造をそれぞれ形成する工程を示す断面図である。
【符号の説明】
１ 半導体基板（ＤＲＡＭチップ）
６ 二酸化シリコンゲート絶縁膜
７ ポリシリコン膜
８ 金属シリサイド膜
１５ 第１絶縁膜
１６ コンタクトホール
１７ ポリシリコンコンタクトプラグ構造
１８ スタック型キャパシター
１９ 第２絶縁膜
２１ 広くて深い開口
２３ 広くて浅い開口
２５ 狭い開口
２６ 狭い開口
２７ 広くて深いトレンチ（厚い金属膜）
２８ 広くて浅いトレンチ（薄い金属膜）
【産業上の利用分野】
この発明は、半導体デバイスの製造方法に関し、特に、高密度に集積される半導体基板、例えばダイナミックランダムアクセスメモリー（ＤＲＡＭ）のビット線構造における、低いビット線間結合容量を有する低抵抗ビット線構造の製造方法方法に関する。
【０００２】
【従来の技術】
【発明が解決しようとする課題】
半導体産業においては、チップ性能を向上させると同時に、特定チップのコストを維持または削減することに努めている。微細化された、あるいはサブミクロンの半導体デバイス製造技術を背景として、チップコストの削減ならびにチップ性能の向上という目標は、順調に達成されているといえよう。サブミクロン技術の運用によって寄生容量退化（degrade）の効果は低減したが、多くのチップがさらに小さなものとなり、小さなチップでも大きなチップに相当する集積度が得られるようになったため、特定の大きさの半導体基板（ウェハー）上により多くのチップを製造できるようになって、製造コストの削減が実現している。しかしながら、２５６メガビットあるいは、さらに大ビットのＤＲＡＭを製造する際には、その大きな集積密度がＤＲＡＭ性能にとって不利なものとなっている。
【０００３】
高密度ＤＲＡＭのセルアレイは、伝達ゲートトランジスター領域の寄生容量を減少させたが、ビット線構造が緊密に集積された領域の結合容量が増加するものとなってＤＲＡＭ性能を後退させるものとなっている。Ｈｉｄａｋａ等のアメリカ特許第５，５５０，７６９号は、半導体メモリーデバイスのビット線構造を開示しているが、この発明の製造方法のように、ＤＲＡＭの周辺領域に低抵抗の厚いビット線構造を設け、ＤＲＡＭのセルアレイ領域に低抵抗の薄いビット線構造を設けるものではなかった。
【０００４】
そこで、この発明の第１の目的は、セルアレイ領域に低いビット線間結合容量を有する高密度ＤＲＡＭチップの製造方法を提供することにある。この発明の第２の目的は、周辺領域に低抵抗のビット線構造を有する高密度ＤＲＡＭチップの製造方法を提供することにある。この発明の第３の目的は、高密度ＤＲＡＭチップの周辺領域の金属嵌め込み開口に低抵抗ビット線構造用の深いトレンチを形成し、高密度ＤＲＡＭチップのセルアレイ領域の金属嵌め込み開口にビット線構造用の浅いトレンチを形成して、低いビット線間結合容量を実現することにある。
【０００５】
【課題を解決するための手段】
上記した課題を解決し、その主要な目的を達成するために、低いビット線間結合容量を有する低抵抗ビット線構造の製造方法において、半導体基板に第１領域を用意して、半導体基板の周辺領域とするステップと、半導体基板に第２領域を用意して、半導体基板のセルアレイ領域とするステップと、半導体基板の周辺領域にゲート絶縁膜上のゲート構造およびソース／ドレイン領域を含む第１グループの伝達ゲートトランジスターを形成するステップと、半導体基板のセルアレイ領域にゲート絶縁膜上のゲート構造およびソース／ドレイン領域を含む第２グループの伝達ゲートトランジスターを形成するステップと、セルアレイ領域の第１絶縁膜中に開設した複数のコンタクトホール内部にそれぞれポリシリコンコンタクトプラグ構造を形成して、下方に位置する第２グループの伝達ゲートトランジスターの前記ソース／ドレイン領域とコンタクトさせるステップと、ポリシリコンコンタクトプラグ構造のうち第１グループのポリシリコンコンタクトプラグ構造上にキャパシター構造を形成するステップと、第２絶縁膜を堆積するステップと、半導体基板の周辺領域中の第２絶縁膜および第１絶縁膜中に第１金属嵌め込み開口を形成し、この第１金属嵌め込み開口が、第２絶縁膜中に位置する広くて深いトレンチ開口という上部、ならびに第２絶縁膜および第１絶縁膜中に位置する狭い開口という下部を有するとともに、第１金属嵌め込み開口が、第１グループの伝達ゲートトランジスターのソース／ドレイン領域を露出させるステップと、半導体基板のセルアレイ領域中の第２絶縁膜中に第２金属嵌め込み開口を形成し、この第２金属嵌め込み開口が、第２絶縁膜中に位置する広くて浅いトレンチ開口という上部、ならびに第２絶縁膜中に位置する狭い開口という下部を有するとともに、ポリシリコンコンタクトプラグ構造のうち第２グループのポリシリコンコンタクトプラグ構造の上表面を露出させるステップと、第１金属嵌め込み開口中に第１ビット線を形成して、広くて深いトレンチ開口中に厚い金属膜および下部を備えるとともに、この下部が、狭い開口中に位置し、第１グループの伝達ゲートトランジスターのソース／ドレイン領域にコンタクトする金属プラグであるものとするステップと、第２金属嵌め込み開口中に第２ビット線を形成して、広くて浅いトレンチ開口中に薄い金属膜および下部を備えるとともに、この下部が、狭い開口中に位置し、第２グループのポリシリコンコンタクトプラグ構造の上表面にコンタクトする金属プラグであるものとするステップとから構成される。
【０００６】
【作用】
この発明が提供する製造方法においては、高密度ＤＲＡＭデバイスが比較的小さな結合容量を有するものとすることができる。この発明の製造方法によりＤＲＡＭのセルアレイに薄いビット線構造を採用して、低いビット線間結合容量を達成するので、ビット線構造の縦方向キャパシターの生成を低減させている。反対に、周辺領域のビット線構造は厚い金属膜構造で形成しているので、ＤＲＡＭチップのノンアレイセル領域（non-array-cell regions）では低抵抗ビット線構造を維持することができる。ＤＲＡＭのセルアレイ領域に用いられる薄いビット線構造ならびにＤＲＡＭの周辺領域に用いられる厚いビット線構造は金属嵌め込み工程により形成されるもので、絶縁膜中の金属嵌め込み開口という上部が異なる深さを備えて、厚さの異なるビット線構造を収納することができる。
【０００７】
【実施例】
以下、この発明にかかる好適な実施例を図面に基づいて説明する。
図１において、結晶方位が＜１００＞のＰ形単結晶シリコン基板である半導体基板１を使用して、高密度に集積される半導体基板、例えばＤＲＡＭチップの第１領域を周辺領域３０（図左側）として形成し、第２領域をセルアレイ領域４０（図右側）として形成する。先ず、セルアレイ領域４０の半導体基板１中にＮ形埋め込み層２を形成する。次に、厚いフィールド酸化物領域３を形成するが、この厚いフィールド酸化物領域３は、後に周辺領域３０に形成されるＰチャネル金属酸化物電界効果半導体素子とＮチャネル金属酸化物電界効果半導体素子とを分離するために用いられ、セルアレイ領域４０における素子分離にも用いられる。このフィールド酸化物領域３を形成する方法は、いずれも図示していないが、例えば、先ず標準的なリソグラフィーおよびドライエッチングにより窒化シリコン／二酸化シリコンの複合膜をパターニングしてから、フォトレジストを除去した後で注意深く湿式洗浄を行い、酸素雰囲気において熱酸化反応を行うが、先にパターニングした窒化シリコン／二酸化シリコン複合膜を酸化反応に対するマスクとして、約８５０〜１０５０℃の温度で厚さが約３０００〜６０００Åの二酸化シリコンのフィールド酸化物領域３を形成する。その後、酸化反応に対するマスクとしていた窒化シリコン／二酸化シリコン複合膜を除去するが、熱燐酸溶液で窒化シリコン膜を除去し、フッ化水素酸緩衝液で下方の二酸化シリコン膜を除去する。
【０００８】
そして、リソグラフィーおよびイオン注入によりＮウェル４を形成するが、Ｎウェル４は、周辺領域３０のうち半導体基板１の特定領域に形成され、Ｐ形金属酸化物電界効果型トランジスター素子の形成に用いられる。一般的に、ヒ素イオン注入またはリンイオン注入によりＮウェル４に必要なドーパントを提供するが、ヒ素イオン注入に使用するエネルギー量を約１００〜３００ＫｅＶの範囲とし、使用するドーズ量を約１Ｅ１１〜１Ｅ１２atoms/cm2の範囲とする。リンイオン注入に使用するエネルギー量を約４００〜１０００ＫｅＶの範囲とし、使用するドーズ量を約１Ｅ１２〜１Ｅ１３atoms/cm2の範囲とする。その後、プラズマ酸素エッチングおよび湿式洗浄によりＮウェル４のフォトレジストを除去してから、次のリソグラフィーおよびイオン注入を行う。約１０００〜２０００ＫｅＶの範囲の注入エネルギー量ならびにドーズ量を約１Ｅ１２〜１Ｅ１３atoms/cm2のドーズ量で、ホウ素イオンを注入してＰウェル５を形成する。周辺領域３０およびセルアレイ領域４０の両方にあるＰウェル５は、後に形成するＮチャネル金属酸化物電界効果型トランジスター素子を作り込むためのものである。
【０００９】
図２において、周辺領域３０およびセルアレイ領域４０の両方における伝達ゲートトランジスターの形成を説明する。温度が約８５０〜９５０℃の酸素雰囲気において、厚さが約５０〜２００Åの二酸化シリコンのゲート絶縁膜６を熱成長させてから、減圧化学気相堆積により約５５０〜６５０℃の温度で厚さが約５００〜１５００Åのポリシリコン膜７を形成する。ポリシリコン膜７は、モノシラン雰囲気において直接堆積すると同時（in situ）にリンまたはヒ素イオンをドーピングするか、あるいは堆積完了後にリンイオン注入することができる。リンイオン注入に使用するエネルギー量を約５０〜１００ＫｅＶの範囲とし、使用するドーズ量を約１Ｅ１５〜１Ｅ１６atoms/cm2の範囲とする。次に、減圧化学気相堆積により二ケイ化タングステンを含む金属シリサイド膜８を堆積し、その厚さを約１０００〜１５００Åの範囲とする。再び、減圧化学気相堆積工程またはプラズマ強化化学気相堆積工程により窒化シリコン膜９を堆積し、その厚さを約１５００〜３０００Åの範囲とするが、窒化シリコン膜９を酸化シリコン膜に換えてもよい。標準的なリソグラフィーおよびドライエッチング工程によりポリサイド（金属シリサイド／ポリシリコン）ゲート構造するが、三フッ化メタンを窒化シリコン膜９に対するエッチング剤とし、塩素を金属シリサイド膜８およびポリシリコン膜７に対するエッチング剤とする。
【００１０】
プラズマ酸素エッチングおよび湿式洗浄によりポリサイドゲート構造の形成に用いたフォトレジスト（いずれも図示せず）を除去してから、従来技術のリソグラフィーでフォトレジストマスクを形成し、これにより周辺領域３０ならびにセルアレイ領域４０中にＮ形の薄くドーピングしたソース／ドレイン領域１０を形成する。Ｎ形の薄くドーピングしたソース／ドレイン領域１０を形成するためのイオン注入は、リンイオン注入により行い、そのエネルギー量を約４０〜１００ＫｅＶの範囲、そのドーズ量を約１Ｅ１３〜１Ｅ１４atoms/cm2の範囲とする。その後、Ｎ形の薄くドーピングしたソース／ドレイン領域１０を選択的に形成するため用いたフォトレジストを除去し、類似したフォトレジストマスクおよびホウ素イオン注入によって、周辺領域３０中にＰ形の薄くドーピングしたソース／ドレイン領域１１を形成する。ホウ素イオン注入のエネルギー量を約５〜２０ＫｅＶの範囲、そのドーズ量を約１Ｅ１３〜１Ｅ１４atoms/cm2の範囲とする。そして、Ｐ形の薄くドーピングしたソース／ドレイン領域１１の形成に用いたフォトレジストを除去してから、減圧化学気相堆積工程またはプラズマ強化化学気相堆積工程により厚さが約５００〜１５００Åの窒化シリコン膜または酸化シリコン膜（この実施例では窒化シリコン膜。いずれも図示せず）を堆積し、異方性の反応性イオンエッチングにより各ポリサイドゲート構造の側方に窒化シリコンサイドウォール１２を形成する。次に、先にＮ形およびＰ形の薄くドーピングしたソース／ドレイン領域１０，１１の形成と同じ手順で、選択的にＮ形の濃くドーピングしたソース／ドレイン領域１３ならびにＰ形の濃くドーピングしたソース／ドレイン領域１４を形成する。Ｎ形の濃くドーピングしたソース／ドレイン領域１３は、リンまたはヒ素イオン注入により形成されるもので、そのエネルギー量を約５０〜１００ＫｅＶの範囲、そのドーズ量を約１Ｅ１５〜５Ｅ１５atoms/cm2の範囲とする。Ｐ形の濃くドーピングしたソース／ドレイン領域１４は、ホウ素イオン注入により形成されるもので、そのエネルギー量を約５〜２０ＫｅＶの範囲、そのドーズ量を約１Ｅ１５〜５Ｅ１５atoms/cm2の範囲とする。
【００１１】
図３において、減圧化学気相堆積工程またはプラズマ強化化学気相堆積工程により酸化シリコンを含む第１絶縁膜１５を堆積するが、その厚さを約５０００〜１００００Åの範囲とする。この第１絶縁膜１５をホウ素リンシリケートガラス膜、ホウ素シリケートガラス膜あるいはリンシリケートガラス膜とすることができる。そして、化学機械研磨により第１絶縁膜１５を平坦化して、第１絶縁膜１５に平滑な表面を形成してから、従来技術のリソグラフィーおよび三フッ化メタンをエッチング剤とする異方性の反応性イオンエッチングで第１絶縁膜１５中にコンタクトホール１６（図示では３個）を形成し、セルアレイ領域４０中のＮ形の濃くドーピングしたソース／ドレイン領域１３を露出させる。次に、減圧化学気相堆積により厚さが約２０００〜４０００Åのポリシリコン膜（図示せず）を堆積して、コンタクトホール１６を完全に充填する。ポリシリコン膜（図示せず）は、モノシラン雰囲気に三水素化ヒ素（アルシンともいう）または水素化リン（ホスフィンともいう）を加えて直接堆積すると同時にドーピングを行うこともできるし、堆積終了後にヒ素またはリンイオンを注入することもできる。そして、化学機械研磨あるいは塩素をエッチング剤とした選択的な反応性イオンエッチングによって、不要なポリシリコン（図示せず）を除去することで、コンタクトホール１６内部に第２グループのポリシリコンコンタクトプラグ構造１７（図示では３個）を形成する。
【００１２】
図４において、第１グループのポリシリコンコンタクトプラグ構造１７（図右側の左右２個）の上表面にスタック型キャパシター（Stacked Capacitor）構造１８を形成するが、これら第１グループのポリシリコンコンタクトプラグ構造１７はスタック型キャパシター構造１８との電気的接続に用いられる。つまり、タック型キャパシター構造１８の形成は、いずれも符号を付していないが、第１グループのポリシリコンコンタクトプラグ構造１７の上表面に先ずＵ字形のポリシリコン蓄積下部電極を形成して、平板な蓄積下部電極と比較して大きな表面を提供できるものとしてから、その上にキャパシター誘電膜を形成し、減圧化学気相堆積により別なポリシリコン膜を堆積し、リソグラフィーおよび反応性イオンエッチングでポリシリコンセル電極を形成する。Ｕ字形ポリシリコン蓄積下部電極は、先ず、第１ポリシリコン膜を形成してから、この第１ポリシリコン膜上に絶縁膜を形成し、さらに第２ポリシリコン膜を形成して、異方性の反応性イオンエッチングによって絶縁膜の側方にポリシリコンサイドウォールを形成する。次に、ウェットエッチングにより露出されている絶縁膜を除去することでポリシリコンサイドウォールのＵ字形ポリシリコン蓄積下部電極を下方の第１ポリシリコン膜に接続することにより形成される。
【００１３】
図５において、減圧化学気相堆積工程またはプラズマ強化化学気相堆積工程により、約４００〜７００℃の温度で、厚さが約１００００〜１５０００Åの第２絶縁膜１９を堆積するが、この第２絶縁膜１９は、酸化シリコン膜、ホウ素リンシリケートガラス膜、リンシリケートガラス膜のいずれであってもよい。次に、化学機械研磨により第２絶縁膜１９を平坦化して平滑な表面とする。その上にフォトレジスト２０を形成し、周辺領域３０中の第２絶縁膜１９を一部露出させてから、三フッ化メタンをエッチング剤として異方性の反応性イオンエッチングにより第２絶縁膜１９中に広くて深いトレンチ開口２１を形成する。第２絶縁膜１９中の広くて深いトレンチ開口２１は、その深さを約４０００〜６０００Åの範囲とし、後に第１金属嵌め込み開口という上部となる深いトレンチとなり、ビット線金属を充填するが、この深さが約４０００〜６０００Åの広くて深いトレンチ開口２１に金属を充填すると低抵抗ビット線構造を形成することができる（図８を参照）。
【００１４】
図６において、プラズマ酸素エッチングおよび湿式洗浄でフォトレジスト２０を除去してからフォトレジスト２２を形成し、セルアレイ領域４０の第２絶縁膜１９を一部露出させ、三フッ化メタンをエッチング剤として異方性の反応性イオンエッチングにより第２絶縁膜１９中に広くて浅いトレンチ開口２１を形成する。第２絶縁膜１９中の広くて浅いトレンチ開口２１は、その深さを約７５０〜１２５０Åの範囲とし、後に第２金属嵌め込み開口という上部となる浅いトレンチとして使用され、セルアレイ領域４０のビット線構造となる（図８を参照）。セルアレイ領域４０中に高密度に集積されたビット線構造について言えば、金属を充填した浅いトレンチのほうが深いトレンチよりも結合容量の発生を減少させることができる。
【００１５】
図７において、プラズマ酸素エッチングおよび湿式洗浄でフォトレジスト２２を除去してからフォトレジスト２４を形成し、さらに三フッ化メタンをエッチング剤として異方性の反応性イオンエッチングにより第１および第２金属嵌め込み開口という下部となる狭い開口２５，２６をそれぞれ形成する。反応性イオンエッチングによりセルアレイ領域４０の第２絶縁膜１９に狭い開口２６を形成して、下方のソース／ドレイン領域１３にコンタクトしている第２グループのポリシリコンコンタクトプラグ構造１７（図右側の中央に１個のみ図示）の上表面を露出させる。同時に、反応性イオンエッチングにより周辺領域３０の第２絶縁膜１９および第１絶縁膜１５に狭い開口２５を形成して、ソース／ドレイン領域１３を露出させる。狭い開口２６と比べると、深くなっている狭い開口２５は、より多くエッチングしなければならないが、三フッ化メタンというエッチング剤の有する選択性を利用すれば、狭い開口２５を多くエッチングする時でも、図右側中央にある第２グループのポリシリコンコンタクトプラグ構造１７をエッチングしてしまうことはない。
【００１６】
図８において、プラズマ酸素エッチングおよび湿式洗浄でフォトレジスト２４を除去するとともに、化学気相堆積または高周波スパッタリングにより厚さが約４０００〜６０００Åの金属膜（図示せず）を形成して、第１および第２金属嵌め込み開口を完全に充填する。使用できる金属としては、銅およびシリコンを含んだアルミニウム合金、あるいはタングステンのような耐熱金属（高融点金属ともいう）、もしくは二ケイ化タングステンのような金属シリサイドがある。続いて、化学機械研磨で不要な金属膜（図示せず）を除去して必要なビット線構造を形成する。周辺領域３０に形成されるビット線構造は、低抵抗のビット線構造であり、深さが約４０００〜６０００Åの金属を充填した広くて深いトレンチ２７を有しており、その上部に厚い金属膜が形成され、その下部には金属プラグが形成される。セルアレイ領域４０に形成されるビット線構造は、深さが約７５０〜１２５０Åの金属を充填した広くて浅いトレンチ２８を有しており、その上部に薄い金属膜が形成され、その下部には金属プラグが形成されるが、その結合容量を低減させる効果は広くて深いトレンチ（厚い金属膜）２７よりも優れている。なお、コンタクトホールおよびコンタクト金属構造もキャパシターを形成するが、図示していない。
【００１７】
以上のごとく、この発明を好適な実施例により開示したが、当業者であれば容易に理解できるように、この発明の技術思想の範囲内において、適当な変更ならびに修正が当然なされうるものであるから、その特許権保護の範囲は、特許請求の範囲を基準として定めなければならない。
【００１８】
【発明の効果】
以上の説明で分かるように、この発明にかかる製造方法は、高密度ＤＲＡＭチップ周辺領域の第１金属嵌め込み開口に低抵抗ビット線構造用の深いトレンチを形成し、セルアレイ領域の第２金属嵌め込み開口にビット線構造用の浅いトレンチを形成して、低いビット線間結合容量を実現しているので、ＤＲＡＭの性能を安定させ、ひいては歩留りを高めるものであり、産業上の利用価値が高い。
【図面の簡単な説明】
【図１】この発明にかかる半導体基板に周辺領域およびセルアレイ領域を形成する工程を示す断面図である。
【図２】同じく、周辺領域およびセルアレイ領域に伝達ゲートトランジスターを形成する工程を示す断面図である。
【図３】同じく、セルアレイ領域にポリシリコンコンタクトプラグを形成する工程を示す断面図である。
【図４】同じく、セルアレイ領域にスタック型キャパシターを形成する工程を示す断面図である。
【図５】同じく、周辺領域に広くて深いトレンチ開口を形成する工程を示す断面図である。
【図６】同じく、セルアレイ領域に広くて浅いトレンチ開口を形成する工程を示す断面図である。
【図７】同じく、周辺領域およびセルアレイ領域にそれぞれ狭い開口を形成する工程を示す断面図である。
【図８】同じく、周辺領域に厚いビット線構造を、セルアレイ領域に薄いビット線構造をそれぞれ形成する工程を示す断面図である。
【符号の説明】
１ 半導体基板（ＤＲＡＭチップ）
６ 二酸化シリコンゲート絶縁膜
７ ポリシリコン膜
８ 金属シリサイド膜
１５ 第１絶縁膜
１６ コンタクトホール
１７ ポリシリコンコンタクトプラグ構造
１８ スタック型キャパシター
１９ 第２絶縁膜
２１ 広くて深い開口
２３ 広くて浅い開口
２５ 狭い開口
２６ 狭い開口
２７ 広くて深いトレンチ（厚い金属膜）
２８ 広くて浅いトレンチ（薄い金属膜）
Claims (16)
- 半導体基板に第１領域を用意して、前記半導体基板の周辺領域とするステップと、
前記半導体基板に第２領域を用意して、前記半導体基板のセルアレイ領域とするステップと、
前記半導体基板の前記周辺領域にゲート絶縁膜上のゲート構造およびソース／ドレイン領域を含む第１グループの伝達ゲートトランジスターを形成するステップと、
前記半導体基板の前記セルアレイ領域にゲート絶縁膜上のゲート構造およびソース／ドレイン領域を含む第２グループの伝達ゲートトランジスターを形成するステップと、
前記セルアレイ領域の第１絶縁膜中に開設した複数コンタクトホール内部にそれぞれポリシリコンコンタクトプラグ構造を形成して、下方に位置する前記した第２グループの伝達ゲートトランジスターの前記ソース／ドレイン領域とコンタクトさせるステップと、
前記ポリシリコンコンタクトプラグ構造のうち第１グループのポリシリコンコンタクトプラグ構造上にキャパシター構造を形成するステップと、
第２絶縁膜を堆積するステップと、
前記半導体基板の前記周辺領域中の前記第２絶縁膜および前記第１絶縁膜中に第１金属嵌め込み開口を形成し、この第１金属嵌め込み開口が、前記第２絶縁膜中に位置する広くて深いトレンチ開口という上部、ならびに前記第２絶縁膜および前記第１絶縁膜中に位置する狭い開口という下部を有するとともに、前記第１金属嵌め込み開口が、前記第１グループの伝達ゲートトランジスターの前記ソース／ドレイン領域を露出させるステップと、
前記半導体基板の前記セルアレイ領域中の前記第２絶縁膜中に第２金属嵌め込み開口を形成し、この第２金属嵌め込み開口が、前記第２絶縁膜中に位置する広くて浅いトレンチ開口という上部、ならびに前記第２絶縁膜中に位置する狭い開口という下部を有するとともに、前記ポリシリコンコンタクトプラグ構造のうち第２グループのポリシリコンコンタクトプラグ構造の上表面を露出させるステップと、
前記第１金属嵌め込み開口中に第１ビット線を形成して、前記した広くて深いトレンチ開口中に厚い金属膜および下部を備えるとともに、この下部が、前記した狭い開口中に位置し、前記した第１グループの伝達ゲートトランジスターの前記ソース／ドレイン領域にコンタクトする金属プラグであるものとするステップと、
前記第２金属嵌め込み開口中に第２ビット線を形成して、前記した広くて浅いトレンチ開口中に薄い金属膜および下部を備えるとともに、この下部が、前記した狭い開口中に位置し、前記した第２グループのポリシリコンコンタクトプラグ構造の上表面にコンタクトする金属プラグであるものとするステップと
を具備するものである、低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。 - 上記第１ビット線構造の上記した厚い金属膜が、アルミニウム合金金属膜を含むものであり、その厚さを４０００〜６０００Åの範囲とするものである請求項１記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記第２ビット線構造の上記した薄い金属膜が、アルミニウム合金金属膜を含むものであり、その厚さを７５０〜１２５０Åの範囲とするものである請求項１記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 半導体基板に第１領域を用意して、前記半導体基板の周辺領域とするステップと、
前記半導体基板に第２領域を用意して、前記半導体基板のセルアレイ領域とするステップと、
前記半導体基板の前記周辺領域に、二酸化シリコンゲート絶縁膜上のポリサイドゲート構造およびソース／ドレイン領域を備えた第１グループの伝達ゲートトランジスターを形成するステップと、
前記半導体基板のセルアレイ領域に、二酸化シリコンゲート絶縁膜上のポリサイドゲート構造およびソース／ドレイン領域を備えた第２グループの伝達ゲートトランジスターを形成するステップと、
第１絶縁膜を堆積するステップと、
前記第１絶縁膜を平坦化するステップと、
前記半導体基板のセルアレイ領域の前記第１絶縁膜中に複数のコンタクトホールを形成して、前記した第２グループの伝達ゲートトランジスターのソース／ドレイン領域を露出させるステップと、
ポリシリコン膜を堆積するステップと、
前記ポリシリコン膜をパターニングして、前記した複数のコンタクトホール内部に複数のポリシリコンコンタクトプラグ構造を形成するステップと、
前記ポリシリコンコンタクトプラグ構造のうち第１グループのポリシリコンコンタクトプラグ構造上にスタック型キャパシター構造を形成するステップと、
第２絶縁膜を堆積するステップと、
前記第２絶縁膜を平坦化するステップと、
前記半導体基板の前記周辺領域の前記第２絶縁膜の上部に広くて深いトレンチ開口を形成するステップと、
前記半導体基板の前記セルアレイ領域の前記第２絶縁膜の上部に広くて浅いトレンチ開口を形成するステップと、
前記半導体基板の前記周辺領域の前記第２絶縁膜の下部および前記第１絶縁膜中に狭い開口を形成して、前記した第１グループの伝達ゲートトランジスターのソース／ドレイン領域を露出させて第１金属嵌め込み開口を形成し、この第１金属嵌め込み開口が、広くて深いトレンチ開口および、この広くて深いトレンチ開口の下方に位置する狭い開口を有するものとするステップと、
前記半導体基板の前記セルアレイ領域の前記第２絶縁膜の前記下部中に狭い開口を形成して、前記ポリシリコンコンタクトプラグ構造のうち第２グループのポリシリコンコンタクトプラグ構造を露出させて第２金属嵌め込み開口を形成し、この第２金属嵌め込み開口が、広くて浅いトレンチ開口および、この広くて浅いトレンチ開口の下方に位置する狭い開口を有するものとするステップと、
金属膜を堆積するステップと、
前記半導体基板の前記周辺領域の前記第２絶縁膜表面の前記金属膜を除去し、前記第１金属嵌め込み開口中に低抵抗ビット線構造を形成するとともに、この低抵抗ビット線構造が、前記した広くて深いトレンチ開口中に厚い金属膜および、この厚い金属膜の下方に位置して、前記した第１グループの伝達ゲートトランジスターの前記ソース／ドレイン領域にコンタクトする前記した狭い開口中の狭い金属プラグを有するものとするステップと、
前記半導体基板の前記セルアレイ領域の前記第２絶縁膜表面の前記金属膜を除去し、前記第２金属嵌め込み開口中に低いビット線間結合容量のビット線構造を形成するとともに、このビット線構造が、前記した広くて浅いトレンチ開口中に薄い金属膜および、この薄い金属膜の下方に位置して、前記した第２グループのポリシリコンコンタクトプラグ構造の表面にコンタクトする前記した狭い開口中の金属プラグを有するものとするステップと
を具備する、低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。 - 上記ポリサイトゲート構造が、厚さを約１０００〜１５００Åとする二ケイ化タングステン膜および厚さを５００〜１５００Åとするポリシリコン膜である請求項４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記コンタクトホールが、三フッ化メタンをエッチング剤とする異方性の反応性イオンエッチング工程により上記半導体基板の上記セルアレイ領域中の第１絶縁膜中に形成されるものである請求項４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記ポリシリコンコンタクトプラグ構造の形成方法が、先ず減圧化学気相堆積工程により上記コンタクトホール内部に厚さが２０００〜４０００Åのポリシリコン膜を堆積し、次に、塩素をエッチング剤とする反応性イオンエッチング工程あるいは化学機械研磨工程により前記ポリシリコン膜をパターニングするものである請求項４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記金属膜が、アルミニウム合金金属膜またはタングステン金属膜あるいはケイ化タングステン膜を含むものである請求項４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記半導体基板の上記周辺領域中の上記低抵抗ビット線構造が、厚さを４０００〜６０００Åとする上記した厚い金属膜および、この厚い金属膜の下方に位置し、上記第１グループの伝達ゲートトランジスターの上記ソース／ドレイン領域にコンタクトする上記した狭い金属プラグを含むものである請求項４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記半導体基板の上記セルアレイ領域中の上記した低いビット線間結合容量の上記ビット線構造が、厚さを７５０〜１２５０Åとする上記した薄い金属膜および、この薄い金属膜の下方に位置し、上記第２グループのポリシリコンコンタクトプラグ構造の上表面にコンタクトする上記した狭い金属プラグを含むものである請求項４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記第１絶縁膜が、減圧化学気相堆積工程あるいはプラズマ強化化学気相堆積工程により堆積した酸化シリコン膜、ホウ素リンシリケートガラス膜、ホウ素シリケートガラス膜、リンシリケートガラス膜よりなるグループから選択されるとともに、厚さを５０００〜１００００Åとするものである請求項１または４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記第２絶縁膜が、酸化シリコン、ホウ素リンシリケートガラス、ホウ素シリケートガラス、リンシリケートガラスよりなるグループから選択されるものであるとともに、減圧化学気相堆積工程あるいはプラズマ強化化学気相堆積工程により形成され、厚さを１００００〜１５０００Åとするものである請求項１または４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記第１金属嵌め込み開口が、三フッ化メタンをエッチング剤とする異方性反応性イオンエッチング工程により、上記半導体基板の上記周辺領域の上記第２絶縁膜および上記第１絶縁膜中に形成されるものである請求項１または４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記第２金属嵌め込み開口が、三フッ化メタンをエッチング剤として、上記半導体基板の上記セルアレイ領域の上記第２絶縁膜中に形成されるものである請求項１または４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記第１金属嵌め込み開口という上部にある上記した広くて深いトレンチ開口が、上記第２絶縁膜中に形成されるとともに、深さを４０００〜６０００Åの範囲とするものである請求項１または４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
- 上記上記第２金属嵌め込み開口という上部にある上記した広くて浅いトレンチ開口が、上記第２絶縁膜中に形成されるとともに、深さを７５０〜１２５０Åの範囲とするものである請求項１または４記載の低いビット線間結合容量を有する低抵抗ビット線構造の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW87105867 | 1998-04-17 | ||
| TW087105867A TW396613B (en) | 1998-04-17 | 1998-04-17 | Low resistance bitline structure with low bitline to bitline coupling capacitance and its methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11307742A JPH11307742A (ja) | 1999-11-05 |
| JP3950547B2 true JP3950547B2 (ja) | 2007-08-01 |
Family
ID=21629897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12240098A Expired - Lifetime JP3950547B2 (ja) | 1998-04-17 | 1998-05-01 | 低いビット線間結合容量を有する低抵抗ビット線構造の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3950547B2 (ja) |
| TW (1) | TW396613B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100393971B1 (ko) * | 2000-12-29 | 2003-08-06 | 주식회사 하이닉스반도체 | 임베디드 디램 로직의 비트라인 및 그 형성방법 |
| JP2004128395A (ja) | 2002-10-07 | 2004-04-22 | Renesas Technology Corp | 半導体装置及び半導体装置の製造方法 |
| WO2004061947A1 (ja) * | 2002-12-27 | 2004-07-22 | Fujitsu Limited | 半導体装置、ｄｒａｍ集積回路装置およびその製造方法 |
| JP4602904B2 (ja) | 2003-08-29 | 2010-12-22 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP2009246374A (ja) * | 2009-06-04 | 2009-10-22 | Renesas Technology Corp | 半導体装置 |
| KR20130044496A (ko) * | 2011-10-24 | 2013-05-03 | 에스케이하이닉스 주식회사 | 배선 상에 셀 패턴이 형성되는 반도체 메모리 소자 및 그 제조 방법 |
-
1998
- 1998-04-17 TW TW087105867A patent/TW396613B/zh not_active IP Right Cessation
- 1998-05-01 JP JP12240098A patent/JP3950547B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11307742A (ja) | 1999-11-05 |
| TW396613B (en) | 2000-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6008084A (en) | Method for fabricating low resistance bit line structures, along with bit line structures exhibiting low bit line to bit line coupling capacitance | |
| US6262449B1 (en) | High density dynamic random access memory cell structure having a polysilicon pillar capacitor | |
| US5780338A (en) | Method for manufacturing crown-shaped capacitors for dynamic random access memory integrated circuits | |
| US5670404A (en) | Method for making self-aligned bit line contacts on a DRAM circuit having a planarized insulating layer | |
| JP3466938B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| EP0282716B1 (en) | Dram cell and method | |
| US6218693B1 (en) | Dynamic random access memory (DRAM) cell having a buried horizontal trench capacitor by a novel fabrication method | |
| US5607879A (en) | Method for forming buried plug contacts on semiconductor integrated circuits | |
| US6476488B1 (en) | Method for fabricating borderless and self-aligned polysilicon and metal contact landing plugs for multilevel interconnections | |
| US5792689A (en) | Method for manufacturing double-crown capacitors self-aligned to node contacts on dynamic random access memory | |
| US5874359A (en) | Small contacts for ultra large scale integration semiconductor devices without separation ground rule | |
| US7329575B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| US5913119A (en) | Method of selective growth of a hemispherical grain silicon layer on the outer sides of a crown shaped DRAM capacitor structure | |
| US6037213A (en) | Method for making cylinder-shaped capacitors for dynamic random access memory | |
| US5716881A (en) | Process to fabricate stacked capacitor DRAM and low power thin film transistor SRAM devices on a single semiconductor chip | |
| US5643819A (en) | Method of fabricating fork-shaped stacked capacitors for DRAM cells | |
| KR19980063505A (ko) | 트렌치 캐패시터 및 그의 형성 방법과, 디램 저장 셀 형성 방법 | |
| JP3132435B2 (ja) | 半導体装置の製造方法 | |
| US6010933A (en) | Method for making a planarized capacitor-over-bit-line structure for dynamic random access memory (DRAM) devices | |
| US5665624A (en) | Method for fabricating trench/stacked capacitors on DRAM cells with increased capacitance | |
| US6384437B1 (en) | Low-leakage DRAM structures using selective silicon epitaxial growth (SEG) on an insulating layer | |
| US5744387A (en) | Method for fabricating dynamic random access memory with a flat topography and fewer photomasks | |
| JPH08236725A (ja) | 埋没ビットラインｄｒａｍセル及びその製造方法 | |
| US6403416B1 (en) | Method for making a double-cylinder-capacitor structure for dynamic random access memory (DRAM) | |
| KR100481035B1 (ko) | 수직형트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100427 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |