JP3425500B2 - ノイズ低減回路 - Google Patents
ノイズ低減回路Info
- Publication number
- JP3425500B2 JP3425500B2 JP29831495A JP29831495A JP3425500B2 JP 3425500 B2 JP3425500 B2 JP 3425500B2 JP 29831495 A JP29831495 A JP 29831495A JP 29831495 A JP29831495 A JP 29831495A JP 3425500 B2 JP3425500 B2 JP 3425500B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- noise
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Picture Signal Circuits (AREA)
- Television Systems (AREA)
Description
【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、画像信号のノイズ
低減回路に関し、より詳細には、MUSE(Multi
ple sub Nyquist Sampling
Encode)方式の高精細度テレビジョン信号デコー
ダ、EDTV受像機等の画像のディジタル信号処理を行
うテレビジョン受像機等におけるノイズ低減回路に関す
る。
低減回路に関し、より詳細には、MUSE(Multi
ple sub Nyquist Sampling
Encode)方式の高精細度テレビジョン信号デコー
ダ、EDTV受像機等の画像のディジタル信号処理を行
うテレビジョン受像機等におけるノイズ低減回路に関す
る。
【0002】
【従来の技術】MUSEデコーダやEDTV受像機のよ
うなディジタル画像処理システムにおいては、フレーム
メモリを用いた巡回型ノイズ除去方式が用いられてい
る。しかしながら、このフレームメモリを用いた巡回型
ノイズ除去方式は動画像部に尾びきが出てしまう等の弊
害が起こるため大きなノイズ除去効果を得ることは困難
である。
うなディジタル画像処理システムにおいては、フレーム
メモリを用いた巡回型ノイズ除去方式が用いられてい
る。しかしながら、このフレームメモリを用いた巡回型
ノイズ除去方式は動画像部に尾びきが出てしまう等の弊
害が起こるため大きなノイズ除去効果を得ることは困難
である。
【0003】そこで、直流加算型と称するノイズ除去の
手法が提案されている。これはノイズを含む信号をノイ
ズを含まない信号に近づけることによりノイズを除去し
ようとするものである。図8は、直流加算型ノイズ除去
回路をMUSEデコーダに用いた場合の構成を示す図で
ある。本従来例の回路は、画像信号を入力する入力端子
56と、フレームメモリ57〜60と、加算平均回路6
1〜63と、サブサンプルの制御信号により切り替えら
れる信号切り替えスイッチ64及び65と、減算回路6
6と、サブサンプル制御信号入力端子67と、任意の定
数を加減算する回路(以下DCシフト回路と言う)68
と、ノイズレベル入力端子69と、出力端子70とから
構成されている。
手法が提案されている。これはノイズを含む信号をノイ
ズを含まない信号に近づけることによりノイズを除去し
ようとするものである。図8は、直流加算型ノイズ除去
回路をMUSEデコーダに用いた場合の構成を示す図で
ある。本従来例の回路は、画像信号を入力する入力端子
56と、フレームメモリ57〜60と、加算平均回路6
1〜63と、サブサンプルの制御信号により切り替えら
れる信号切り替えスイッチ64及び65と、減算回路6
6と、サブサンプル制御信号入力端子67と、任意の定
数を加減算する回路(以下DCシフト回路と言う)68
と、ノイズレベル入力端子69と、出力端子70とから
構成されている。
【0004】入力端子56より入力された信号はフレー
ムメモリへ入力され、これらフレームメモリと加算平均
回路とにより時間軸上の低域通過フィルタを構成し、こ
の出力をノイズを含まない信号として、ノイズを含んだ
信号をノイズを含まない信号に近づける際のリファレン
ス信号とする。この時、同時にフレーム補間も行う必要
があるため、端子67より入力されるサブサンプルの制
御信号を用いて、スイッチ64及び65を切り替えてフ
レーム補間を行う。このリファレンス信号を基に入力信
号に対して任意の定数を加減算する。つまり、入力信号
がリファレンス信号より大きい場合は、入力信号に対し
て任意の定数を減算し、その逆の場合は加算する。ま
た、任意の定数の大きさをノイズレベル信号により制御
する。これらの一連の操作によりノイズを含む信号がノ
イズを含まない信号に近づけられる。
ムメモリへ入力され、これらフレームメモリと加算平均
回路とにより時間軸上の低域通過フィルタを構成し、こ
の出力をノイズを含まない信号として、ノイズを含んだ
信号をノイズを含まない信号に近づける際のリファレン
ス信号とする。この時、同時にフレーム補間も行う必要
があるため、端子67より入力されるサブサンプルの制
御信号を用いて、スイッチ64及び65を切り替えてフ
レーム補間を行う。このリファレンス信号を基に入力信
号に対して任意の定数を加減算する。つまり、入力信号
がリファレンス信号より大きい場合は、入力信号に対し
て任意の定数を減算し、その逆の場合は加算する。ま
た、任意の定数の大きさをノイズレベル信号により制御
する。これらの一連の操作によりノイズを含む信号がノ
イズを含まない信号に近づけられる。
【0005】
【発明が解決しようとする課題】上記の従来のノイズ低
減回路は、特にMUSEデコーダに適用した場合、多量
のフレームメモリを必要とするため、ハードウエア及び
コストに対して大きな負担となる。
減回路は、特にMUSEデコーダに適用した場合、多量
のフレームメモリを必要とするため、ハードウエア及び
コストに対して大きな負担となる。
【0006】本発明は、以上のような問題点に鑑みてな
されたもので、フレームメモリの使用を最小限に押さえ
ることにより、ハードウエア及びコストに対する負担を
軽減するノイズ低減回路を提供することを目的とする。
されたもので、フレームメモリの使用を最小限に押さえ
ることにより、ハードウエア及びコストに対する負担を
軽減するノイズ低減回路を提供することを目的とする。
【0007】
【課題を解決するための手段】上述の目的は、画像信号
を格納するフレームメモリと、入力信号と前記フレーム
メモリの出力信号とからフレーム差信号を求める第1の
減算回路と、前記フレーム差信号に非線形処理を行う非
線形処理回路と、該非線形処理回路の出力信号と前記入
力信号とを加算してリファレンス信号を求めて前記フレ
ームメモリに入力する加算回路と、前記リファレンス信
号と前記入力信号との差信号を求める第2の減算回路
と、前記入力信号が前記リファレンス信号より大きいこ
とを、前記差信号が示す場合は、前記入力信号からノイ
ズレベル信号に応じた所定の直流電圧を減算し、前記入
力信号が前記リファレンス信号より小さいことを、前記
差信号が示す場合は、前記入力信号にノイズレベル信号
に応じた所定の直流電圧を加算してノイズを低減するD
Cシフト回路とを備えることを特徴とする請求項1に記
載のノイズ低減回路によって達成される。
を格納するフレームメモリと、入力信号と前記フレーム
メモリの出力信号とからフレーム差信号を求める第1の
減算回路と、前記フレーム差信号に非線形処理を行う非
線形処理回路と、該非線形処理回路の出力信号と前記入
力信号とを加算してリファレンス信号を求めて前記フレ
ームメモリに入力する加算回路と、前記リファレンス信
号と前記入力信号との差信号を求める第2の減算回路
と、前記入力信号が前記リファレンス信号より大きいこ
とを、前記差信号が示す場合は、前記入力信号からノイ
ズレベル信号に応じた所定の直流電圧を減算し、前記入
力信号が前記リファレンス信号より小さいことを、前記
差信号が示す場合は、前記入力信号にノイズレベル信号
に応じた所定の直流電圧を加算してノイズを低減するD
Cシフト回路とを備えることを特徴とする請求項1に記
載のノイズ低減回路によって達成される。
【0008】上述の目的は、絶対値を出力する絶対値回
路と最小値フィルタと最大値フィルタとが前記第1の減
算回路の出力に直列に接続されており、該最大値フィル
タの出力信号及び前記ノイズレベル信号が前記非線形処
理回路の入力に更に接続されていることを特徴とする請
求項2に記載のノイズ低減回路によって達成される。
路と最小値フィルタと最大値フィルタとが前記第1の減
算回路の出力に直列に接続されており、該最大値フィル
タの出力信号及び前記ノイズレベル信号が前記非線形処
理回路の入力に更に接続されていることを特徴とする請
求項2に記載のノイズ低減回路によって達成される。
【0009】上述の目的は、オフセットサブサンプリン
グにより帯域圧縮された高品位テレビジョン信号を広帯
域の信号へ復調するMUSEデコーダに用いられた際
に、前記サブサンプリングの制御信号の値に応じてフレ
ーム補間に用いるフレームメモリとノイズ除去に用いる
フレームメモリとを共用するよう切り替えるスイッチ手
段を更に備えることを特徴とする請求項3に記載のノイ
ズ低減回路によって達成される。
グにより帯域圧縮された高品位テレビジョン信号を広帯
域の信号へ復調するMUSEデコーダに用いられた際
に、前記サブサンプリングの制御信号の値に応じてフレ
ーム補間に用いるフレームメモリとノイズ除去に用いる
フレームメモリとを共用するよう切り替えるスイッチ手
段を更に備えることを特徴とする請求項3に記載のノイ
ズ低減回路によって達成される。
【0010】請求項1に記載のノイズ低減回路において
は、フレームメモリを用いた巡回型ノイズリダクション
の構成を有し、ノイズリダクションから出力されたノイ
ズを含まないリファレンス信号と入力信号との差信号
と、ノイズレベル信号とを用いて、入力信号がリファレ
ンス信号より大きいことを、差信号が示す場合は、入力
信号からノイズレベル信号に応じた所定の直流電圧を減
算し、入力信号がリファレンス信号より小さいことを、
差信号が示す場合は、入力信号にノイズレベル信号に応
じた所定の直流電圧を加算する。以上のような操作によ
りノイズを含んだ信号をノイズを含まない信号に近付け
ようとするものであるが、リファレンス信号を得るため
の手法として巡回型のノイズ除去回路の構成を有してい
るため、フレームメモリの使用を最小限にすることがで
きる。
は、フレームメモリを用いた巡回型ノイズリダクション
の構成を有し、ノイズリダクションから出力されたノイ
ズを含まないリファレンス信号と入力信号との差信号
と、ノイズレベル信号とを用いて、入力信号がリファレ
ンス信号より大きいことを、差信号が示す場合は、入力
信号からノイズレベル信号に応じた所定の直流電圧を減
算し、入力信号がリファレンス信号より小さいことを、
差信号が示す場合は、入力信号にノイズレベル信号に応
じた所定の直流電圧を加算する。以上のような操作によ
りノイズを含んだ信号をノイズを含まない信号に近付け
ようとするものであるが、リファレンス信号を得るため
の手法として巡回型のノイズ除去回路の構成を有してい
るため、フレームメモリの使用を最小限にすることがで
きる。
【0011】請求項2に記載のノイズ低減回路において
は、フレームメモリを用いた巡回型ノイズリダクション
中の非線形処理回路への入力信号として、フレーム差信
号と、フレーム差信号の絶対値を取り、更に最小値フィ
ルタ及び最大値フィルタを通した信号と、ノイズレベル
信号との3つのパラメータを用いる。このことにより、
リファレンス信号を得るための巡回型ノイズ除去部分に
おけるノイズ低減効果を向上させることができ、より精
度の高いノイズを含まないリファレンス信号を得ること
ができる。
は、フレームメモリを用いた巡回型ノイズリダクション
中の非線形処理回路への入力信号として、フレーム差信
号と、フレーム差信号の絶対値を取り、更に最小値フィ
ルタ及び最大値フィルタを通した信号と、ノイズレベル
信号との3つのパラメータを用いる。このことにより、
リファレンス信号を得るための巡回型ノイズ除去部分に
おけるノイズ低減効果を向上させることができ、より精
度の高いノイズを含まないリファレンス信号を得ること
ができる。
【0012】請求項3に記載のノイズ低減回路において
は、サブサンプリングの制御信号に応じてスイッチを切
り替えることにより、オフセットサブサンプリングによ
り帯域圧縮された高品位テレビジョン信号を広帯域の信
号へ復調するMUSEデコーダのノイズ低減回路として
用いた場合、フレーム補間のためのフレームメモリとノ
イズ除去のためのフレームメモリとを共用することがで
きる。
は、サブサンプリングの制御信号に応じてスイッチを切
り替えることにより、オフセットサブサンプリングによ
り帯域圧縮された高品位テレビジョン信号を広帯域の信
号へ復調するMUSEデコーダのノイズ低減回路として
用いた場合、フレーム補間のためのフレームメモリとノ
イズ除去のためのフレームメモリとを共用することがで
きる。
【0013】
【発明の実施の形態】以下、本発明のノイズ低減回路の
第1の実施の形態について、図面を参照して詳細に説明
する。
第1の実施の形態について、図面を参照して詳細に説明
する。
【0014】図1は、本発明のノイズ低減回路の第1の
実施の形態の構成を示すブロック図である。このノイズ
低減回路は、画像信号を入力する入力端子1と、減算回
路2と、非線形処理回路3と、加算回路4と、フレーム
メモリ5と、減算回路6と、DCシフト回路7と、ノイ
ズレベル入力端子8と、出力端子9とから構成されてい
る。
実施の形態の構成を示すブロック図である。このノイズ
低減回路は、画像信号を入力する入力端子1と、減算回
路2と、非線形処理回路3と、加算回路4と、フレーム
メモリ5と、減算回路6と、DCシフト回路7と、ノイ
ズレベル入力端子8と、出力端子9とから構成されてい
る。
【0015】入力端子1から入力された信号は、減算回
路2と加算回路4と減算回路6とDCシフト回路7にそ
れぞれ入力される。減算回路2においてフレーム差信号
が得られ、これが非線形処理回路3で処理された後、加
算回路4にて加算されることによりノイズが除去され
る。減算回路2で得られたフレーム差信号により非線形
処理回路3を制御することにより、画像の静止画部では
ノイズ除去効果を大きくし、動画部ではノイズ除去効果
を小さくし動画の尾びきを押さえようとするものであ
る。なお、これら一連の巡回型ノイズ除去の原理の詳細
については「画像のディジタル信号処理(日刊工業新聞
社刊 吹抜敬彦著)」に記載されている。加算回路4か
らの出力信号をノイズを含まないリファレンス信号と
し、減算回路6にて入力信号との差が求められる。この
差信号と入力信号とノイズレベル信号とがDCシフト回
路に入力され入力信号がノイズを含まない信号に近づけ
られる。すなわち、入力信号がリファレンス信号よりも
大きい場合は、入力信号に対してノイズレベルに応じた
量の定数が減算され、また、逆の場合は、加算される。
路2と加算回路4と減算回路6とDCシフト回路7にそ
れぞれ入力される。減算回路2においてフレーム差信号
が得られ、これが非線形処理回路3で処理された後、加
算回路4にて加算されることによりノイズが除去され
る。減算回路2で得られたフレーム差信号により非線形
処理回路3を制御することにより、画像の静止画部では
ノイズ除去効果を大きくし、動画部ではノイズ除去効果
を小さくし動画の尾びきを押さえようとするものであ
る。なお、これら一連の巡回型ノイズ除去の原理の詳細
については「画像のディジタル信号処理(日刊工業新聞
社刊 吹抜敬彦著)」に記載されている。加算回路4か
らの出力信号をノイズを含まないリファレンス信号と
し、減算回路6にて入力信号との差が求められる。この
差信号と入力信号とノイズレベル信号とがDCシフト回
路に入力され入力信号がノイズを含まない信号に近づけ
られる。すなわち、入力信号がリファレンス信号よりも
大きい場合は、入力信号に対してノイズレベルに応じた
量の定数が減算され、また、逆の場合は、加算される。
【0016】以上のようにリファレンス信号を得る回路
として巡回型のノイズ除去回路の構成を採用することに
より、フレームメモリの使用を最小限に押さえることが
でき、ハードウエア、コストの削減を図ることが出来
る。
として巡回型のノイズ除去回路の構成を採用することに
より、フレームメモリの使用を最小限に押さえることが
でき、ハードウエア、コストの削減を図ることが出来
る。
【0017】以下、本発明のノイズ低減回路の第2の実
施の形態について、図面を参照して詳細に説明する。
施の形態について、図面を参照して詳細に説明する。
【0018】図2は、本発明のノイズ低減回路の第2の
実施の形態の構成を示すブロック図である。このノイズ
低減回路は、画像信号を入力する入力端子10と、減算
回路11及び18と、絶対値回路12と、最小値フィル
タ13と、最大値フィルタ14と、フレームメモリ15
と、非線形処理回路16と、加算回路17と、DCシフ
ト回路19と、ノイズレベル入力端子20と、出力端子
21とから構成されている。
実施の形態の構成を示すブロック図である。このノイズ
低減回路は、画像信号を入力する入力端子10と、減算
回路11及び18と、絶対値回路12と、最小値フィル
タ13と、最大値フィルタ14と、フレームメモリ15
と、非線形処理回路16と、加算回路17と、DCシフ
ト回路19と、ノイズレベル入力端子20と、出力端子
21とから構成されている。
【0019】入力端子10から入力された信号は、減算
回路11と加算回路17と減算回路18とDCシフト回
路19とにそれぞれ入力される。減算回路11において
フレーム差信号が得られ、これが非線形処理回路16と
絶対値回路12に入力される。絶対値回路12からの出
力は最小値フィルタ13、更に最大値フィルタ14へと
入力された後、非線形処理回路16へ入力される。ノイ
ズレベル信号も非線形処理回路16へ入力され、これら
3つのパラメータにより非線形処理回路16の入出力特
性が制御される。
回路11と加算回路17と減算回路18とDCシフト回
路19とにそれぞれ入力される。減算回路11において
フレーム差信号が得られ、これが非線形処理回路16と
絶対値回路12に入力される。絶対値回路12からの出
力は最小値フィルタ13、更に最大値フィルタ14へと
入力された後、非線形処理回路16へ入力される。ノイ
ズレベル信号も非線形処理回路16へ入力され、これら
3つのパラメータにより非線形処理回路16の入出力特
性が制御される。
【0020】このような構成にすることにより、巡回型
のノイズ除去回路としてノイズ除去効果を高めることが
でき、後段のDCシフト回路におけるリファレンス信号
としてより精度の高い信号が得られる。すなわち、非線
形処理回路16は動き量に応じて制御される係数である
が、フレーム差信号には動きによるものと、ノイズによ
るものとが混ざっている。したがって、フレーム差信号
から動きによるものと、ノイズによるものとを区別した
信号が得られればより精度の高い制御が可能となる。
のノイズ除去回路としてノイズ除去効果を高めることが
でき、後段のDCシフト回路におけるリファレンス信号
としてより精度の高い信号が得られる。すなわち、非線
形処理回路16は動き量に応じて制御される係数である
が、フレーム差信号には動きによるものと、ノイズによ
るものとが混ざっている。したがって、フレーム差信号
から動きによるものと、ノイズによるものとを区別した
信号が得られればより精度の高い制御が可能となる。
【0021】ここで、最小値フィルタ、最大値フィルタ
とは、周辺の任意の数画素から値の最小の画素又は、最
大の画素を選択して出力するフィルタである。最小値フ
ィルタ13、最大値フィルタ14の働きを図3を参照し
て説明する。図3の(a)は減算回路11からの出力信
号すなわち、フレーム差信号である。同図において、ノ
イズによるものはインパルス状になる場合が多く、また
動きによるものは、ある程度広がりを持った形になる場
合が多い。図3の(b)は最小値フィルタの出力を示
す。最小値フィルタによって、このようにインパルス状
の信号は取り除かれる。しかし、このままだと動きによ
るフレーム差信号も小さくなってしまう。これを最大値
フィルタに入力すると、動きによる信号は基に戻る。こ
のように最大値フィルタからの出力信号は動きによる信
号だけとなる。
とは、周辺の任意の数画素から値の最小の画素又は、最
大の画素を選択して出力するフィルタである。最小値フ
ィルタ13、最大値フィルタ14の働きを図3を参照し
て説明する。図3の(a)は減算回路11からの出力信
号すなわち、フレーム差信号である。同図において、ノ
イズによるものはインパルス状になる場合が多く、また
動きによるものは、ある程度広がりを持った形になる場
合が多い。図3の(b)は最小値フィルタの出力を示
す。最小値フィルタによって、このようにインパルス状
の信号は取り除かれる。しかし、このままだと動きによ
るフレーム差信号も小さくなってしまう。これを最大値
フィルタに入力すると、動きによる信号は基に戻る。こ
のように最大値フィルタからの出力信号は動きによる信
号だけとなる。
【0022】次に非線形処理回路16の内部構成の1例
を図4に示す。図4の(a)に示すように最大値フィル
タ14からの信号は端子24から入力され、図4の
(b)に示すような変換を変換回路25で施される。そ
して、図4の(a)に示す端子23から入力されたフレ
ーム差信号と乗算回路26で乗算をされる。この演算は
最大値フィルタ14からの信号が小さければ動画部では
ないと判別しフレーム差信号の抑圧度を小さくし、逆に
最大値フィルタ14からの信号が大きければ動画部であ
ると判別し、フレーム差信号の抑圧度を大きくする。次
に、この信号はクリップ回路27にて、ノイズレベルに
よりクリップされる。これはノイズ除去の程度をノイズ
量に応じた適切なレベルにすると共に、必要以上に大き
なノイズ除去が行われることによる画質劣化を防ぐため
のものである。
を図4に示す。図4の(a)に示すように最大値フィル
タ14からの信号は端子24から入力され、図4の
(b)に示すような変換を変換回路25で施される。そ
して、図4の(a)に示す端子23から入力されたフレ
ーム差信号と乗算回路26で乗算をされる。この演算は
最大値フィルタ14からの信号が小さければ動画部では
ないと判別しフレーム差信号の抑圧度を小さくし、逆に
最大値フィルタ14からの信号が大きければ動画部であ
ると判別し、フレーム差信号の抑圧度を大きくする。次
に、この信号はクリップ回路27にて、ノイズレベルに
よりクリップされる。これはノイズ除去の程度をノイズ
量に応じた適切なレベルにすると共に、必要以上に大き
なノイズ除去が行われることによる画質劣化を防ぐため
のものである。
【0023】以上のような一連の処理がされた後、加算
回路17にて加算されることによりノイズが除去され
る。加算回路17からの出力信号をノイズを含まないリ
ファレンス信号とし、減算回路18にて入力信号との差
が求められる。この差信号とノイズレベル信号とがDC
シフト回路に入力され入力信号がノイズを含まない信号
に近づけられる。すなわち、入力信号がリファレンス信
号よりも大きい場合は、入力信号に対してノイズレベル
に応じた量の定数が減算され、また、逆の場合は、加算
される。
回路17にて加算されることによりノイズが除去され
る。加算回路17からの出力信号をノイズを含まないリ
ファレンス信号とし、減算回路18にて入力信号との差
が求められる。この差信号とノイズレベル信号とがDC
シフト回路に入力され入力信号がノイズを含まない信号
に近づけられる。すなわち、入力信号がリファレンス信
号よりも大きい場合は、入力信号に対してノイズレベル
に応じた量の定数が減算され、また、逆の場合は、加算
される。
【0024】以上のように本ノイズ低減回路によれば、
DCシフトのためのより精度の高いリファレンス信号を
得ることによりノイズ低減効果を向上させることが出来
る。
DCシフトのためのより精度の高いリファレンス信号を
得ることによりノイズ低減効果を向上させることが出来
る。
【0025】以下、本発明のノイズ低減回路の第3の実
施の形態について、図面を参照して詳細に説明する。
施の形態について、図面を参照して詳細に説明する。
【0026】図5は、本発明のノイズ低減回路の第3の
実施の形態の構成を示すブロック図である。本ノイズ低
減回路は、画像信号を入力する入力端子29と、減算回
路30及び35と、非線形処理回路31と、加算回路3
2と、フレームメモリ33と、サブサンプリング制御デ
ータにより切り替えられる信号切り替えスイッチ34及
び38と、DCシフト回路36と、ノイズレベル入力端
子37と、サブサンプリング制御データ入力端子39
と、出力端子40とから構成されている。
実施の形態の構成を示すブロック図である。本ノイズ低
減回路は、画像信号を入力する入力端子29と、減算回
路30及び35と、非線形処理回路31と、加算回路3
2と、フレームメモリ33と、サブサンプリング制御デ
ータにより切り替えられる信号切り替えスイッチ34及
び38と、DCシフト回路36と、ノイズレベル入力端
子37と、サブサンプリング制御データ入力端子39
と、出力端子40とから構成されている。
【0027】入力端子29から入力された信号は、減算
回路30と加算回路32と減算回路35とDCシフト回
路36とにそれぞれ入力される。減算回路30において
フレーム差信号が得られ、これが非線形処理回路31で
処理された後、信号切り替え回路34にて非線形処理回
路31の入力信号と出力信号とが切り替えられる。オフ
セットサブサンプリングにより帯域圧縮された高品位テ
レビジョン信号(MUSE信号)が入力された場合、こ
の操作によりノイズ除去とフレーム補間が同時に行われ
る。
回路30と加算回路32と減算回路35とDCシフト回
路36とにそれぞれ入力される。減算回路30において
フレーム差信号が得られ、これが非線形処理回路31で
処理された後、信号切り替え回路34にて非線形処理回
路31の入力信号と出力信号とが切り替えられる。オフ
セットサブサンプリングにより帯域圧縮された高品位テ
レビジョン信号(MUSE信号)が入力された場合、こ
の操作によりノイズ除去とフレーム補間が同時に行われ
る。
【0028】この様子を図6を参照して説明する。図6
は、各信号の画像フレームの画素配置を示したものであ
る。図中「○」はデータの存在する画素を示し、「×」
はサブサンプルにより間引かれた(すなわちデータの存
在しない)画素の位置を示す。図6(a)はある任意の
時点におけるフレームメモリ33からの出力信号を示
し、図6(b)は入力端子29からの入力信号を示して
いる。ここでスイッチ34は(b)において「○」の画
素の部分は端子Aを選択し、「×」の画素の部分は端子
Bを選択する。そのときの加算回路32からの出力信号
は図6(c)のようになる。(c)において「□」はス
イッチ34が端子Aを選択したことによりノイズ除去さ
れた信号となり、また「○」はスイッチ34が端子Bを
選択したことにより図6(a)の信号がそのまま素通り
して来た信号となる。この(c)の信号がフレームメモ
リで遅延され(b)の次のフレームである(d)と先と
同様の演算が行われる。この場合も、スイッチ34は
(d)において「○」の画素の部分は端子Aを選択し、
「×」の画素の部分は端子Bを選択する。そのときの加
算回路からの出力信号は図6(e)のようになる。
(e)において「△」はスイッチ34が端子Aを選択し
たことによりノイズ除去された信号となり、また「□」
はスイッチ34が端子Bを選択したことにより(c)の
信号がそのまま素通りして来た信号となる。この(e)
の信号がフレームメモリで遅延され次のフレームと先と
同様の演算が行われる。以上のようにフレーム補間とノ
イズ除去が同時に行われる。
は、各信号の画像フレームの画素配置を示したものであ
る。図中「○」はデータの存在する画素を示し、「×」
はサブサンプルにより間引かれた(すなわちデータの存
在しない)画素の位置を示す。図6(a)はある任意の
時点におけるフレームメモリ33からの出力信号を示
し、図6(b)は入力端子29からの入力信号を示して
いる。ここでスイッチ34は(b)において「○」の画
素の部分は端子Aを選択し、「×」の画素の部分は端子
Bを選択する。そのときの加算回路32からの出力信号
は図6(c)のようになる。(c)において「□」はス
イッチ34が端子Aを選択したことによりノイズ除去さ
れた信号となり、また「○」はスイッチ34が端子Bを
選択したことにより図6(a)の信号がそのまま素通り
して来た信号となる。この(c)の信号がフレームメモ
リで遅延され(b)の次のフレームである(d)と先と
同様の演算が行われる。この場合も、スイッチ34は
(d)において「○」の画素の部分は端子Aを選択し、
「×」の画素の部分は端子Bを選択する。そのときの加
算回路からの出力信号は図6(e)のようになる。
(e)において「△」はスイッチ34が端子Aを選択し
たことによりノイズ除去された信号となり、また「□」
はスイッチ34が端子Bを選択したことにより(c)の
信号がそのまま素通りして来た信号となる。この(e)
の信号がフレームメモリで遅延され次のフレームと先と
同様の演算が行われる。以上のようにフレーム補間とノ
イズ除去が同時に行われる。
【0029】この加算回路32からの出力信号をノイズ
を含まないリファレンス信号とし、減算回路35にて入
力信号との差が求められる。この差信号と入力信号とノ
イズレベル信号とがDCシフト回路に入力され入力信号
がノイズを含まない信号に近づけられる。すなわち、入
力信号がリファレンス信号よりも大きい場合は、入力信
号に対してノイズレベルに応じた量の定数が減算され、
また、逆の場合は、加算される。スイッチ38によりこ
のDCシフトされた信号と加算回路32からの出力信号
が切り替えられる。これはDCシフトされる信号はフレ
ーム補間をされていないため、伝送されて来ない画素の
部分はフレーム補間された信号すなわち、加算回路32
からの出力信号と置き換えなければならないためであ
る。
を含まないリファレンス信号とし、減算回路35にて入
力信号との差が求められる。この差信号と入力信号とノ
イズレベル信号とがDCシフト回路に入力され入力信号
がノイズを含まない信号に近づけられる。すなわち、入
力信号がリファレンス信号よりも大きい場合は、入力信
号に対してノイズレベルに応じた量の定数が減算され、
また、逆の場合は、加算される。スイッチ38によりこ
のDCシフトされた信号と加算回路32からの出力信号
が切り替えられる。これはDCシフトされる信号はフレ
ーム補間をされていないため、伝送されて来ない画素の
部分はフレーム補間された信号すなわち、加算回路32
からの出力信号と置き換えなければならないためであ
る。
【0030】以上のように信号切り替えスイッチ34及
び38をサブサンプリングの制御信号を用いて切り替え
ることにより、MUSEデコーダに用いた場合に、フレ
ーム補間とノイズ除去がフレームメモリを共用した形で
同時に行えるため、ハードウエア及びコストの削減が可
能となる。
び38をサブサンプリングの制御信号を用いて切り替え
ることにより、MUSEデコーダに用いた場合に、フレ
ーム補間とノイズ除去がフレームメモリを共用した形で
同時に行えるため、ハードウエア及びコストの削減が可
能となる。
【0031】以下、本発明のノイズ低減回路の第4の実
施の形態について、図面を参照して詳細に説明する。
施の形態について、図面を参照して詳細に説明する。
【0032】図7は、本発明のノイズ低減回路の第4の
実施の形態の構成を示すブロック図である。本ノイズ低
減回路は、画像信号を入力する入力端子41と、減算回
路42及び50と、絶対値回路43と、最小値フィルタ
44と、最大値フィルタ45と、フレームメモリ47
と、非線形処理回路46と、サブサンプリング制御デー
タにより切り替えられる信号切り替えスイッチ48及び
53と、加算回路49と、DCシフト回路51と、ノイ
ズレベル入力端子52と、サブサンプリング制御データ
入力端子54と、出力端子55とから構成されている。
実施の形態の構成を示すブロック図である。本ノイズ低
減回路は、画像信号を入力する入力端子41と、減算回
路42及び50と、絶対値回路43と、最小値フィルタ
44と、最大値フィルタ45と、フレームメモリ47
と、非線形処理回路46と、サブサンプリング制御デー
タにより切り替えられる信号切り替えスイッチ48及び
53と、加算回路49と、DCシフト回路51と、ノイ
ズレベル入力端子52と、サブサンプリング制御データ
入力端子54と、出力端子55とから構成されている。
【0033】本ノイズ低減回路は、第2の実施の形態に
示した回路と第3の実施の形態に示した回路を混合した
ものであるので、動作についての重複した説明は省略す
る。
示した回路と第3の実施の形態に示した回路を混合した
ものであるので、動作についての重複した説明は省略す
る。
【0034】
【発明の効果】請求項1に記載のノイズ低減回路によれ
ば、リファレンス信号を得るための手法として巡回型の
ノイズ除去回路の構成を有しているため、フレームメモ
リの使用を最小限にすることができる。
ば、リファレンス信号を得るための手法として巡回型の
ノイズ除去回路の構成を有しているため、フレームメモ
リの使用を最小限にすることができる。
【0035】請求項2に記載のノイズ低減回路によれ
ば、リファレンス信号を得るための巡回型ノイズ除去部
分におけるノイズ低減効果を向上させることができ、よ
り精度の高いノイズを含まないリファレンス信号を得る
ことができる。
ば、リファレンス信号を得るための巡回型ノイズ除去部
分におけるノイズ低減効果を向上させることができ、よ
り精度の高いノイズを含まないリファレンス信号を得る
ことができる。
【0036】請求項3に記載のノイズ低減回路によれ
ば、オフセットサブサンプリングにより帯域圧縮された
高品位テレビジョン信号を広帯域の信号へ復調するMU
SEデコーダに用いた場合、フレーム補間のためのフレ
ームメモリとノイズ除去のためのフレームメモリとを共
用することができる。
ば、オフセットサブサンプリングにより帯域圧縮された
高品位テレビジョン信号を広帯域の信号へ復調するMU
SEデコーダに用いた場合、フレーム補間のためのフレ
ームメモリとノイズ除去のためのフレームメモリとを共
用することができる。
【図1】本発明のノイズ低減回路の第1の実施の形態の
構成を示すブロック図である。
構成を示すブロック図である。
【図2】本発明のノイズ低減回路の第2の実施の形態の
構成を示すブロック図である。
構成を示すブロック図である。
【図3】図2のノイズ低減回路の最小値フィルタ及び最
大値フィルタの作用を説明するための図である。
大値フィルタの作用を説明するための図である。
【図4】図2のノイズ低減回路の非線形処理回路の構成
を示す図である。
を示す図である。
【図5】本発明のノイズ低減回路の第3の実施の形態の
構成を示すブロック図である。
構成を示すブロック図である。
【図6】図5のノイズ低減回路のサブサンプリングによ
る制御信号で切り替えられるスイッチの作用を説明する
図である。
る制御信号で切り替えられるスイッチの作用を説明する
図である。
【図7】本発明のノイズ低減回路の第4の実施の形態の
構成を示すブロック図である。
構成を示すブロック図である。
【図8】従来のノイズ低減回路の構成を示すブロック図
である。
である。
1,10,29,41,56 画像信号入力端子
2,6,11,18,30,35,42,50,66
減算回路 3,16,31,46 非線形処理回路 4,17,32,49 加算回路 5,15,33,47,57,58,59,60 フレ
ームメモリ 7,19,36,51,68 DCシフト回路 8,20,22,37,52,69 ノイズレベル入力
端子 9,21,40,55,70 出力端子 12,43 絶対値回路 13,44 最小値フィルタ 14,45 最大値フィルタ 34,38,48,53,64,65 信号切り替え回
路 39,54,67 サブサンプル制御信号入力端子 61,62,63 加算平均回路
減算回路 3,16,31,46 非線形処理回路 4,17,32,49 加算回路 5,15,33,47,57,58,59,60 フレ
ームメモリ 7,19,36,51,68 DCシフト回路 8,20,22,37,52,69 ノイズレベル入力
端子 9,21,40,55,70 出力端子 12,43 絶対値回路 13,44 最小値フィルタ 14,45 最大値フィルタ 34,38,48,53,64,65 信号切り替え回
路 39,54,67 サブサンプル制御信号入力端子 61,62,63 加算平均回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平3−120967(JP,A)
特開 平5−236431(JP,A)
特開 平3−139071(JP,A)
特開 平3−158078(JP,A)
特開 平4−30676(JP,A)
特開 平6−6641(JP,A)
特開 平2−206289(JP,A)
(58)調査した分野(Int.Cl.7,DB名)
H04N 5/14 - 5/217
Claims (3)
- 【請求項1】 画像信号を格納するフレームメモリと、
入力信号と前記フレームメモリの出力信号とからフレー
ム差信号を求める第1の減算回路と、前記フレーム差信
号に非線形処理を行う非線形処理回路と、該非線形処理
回路の出力信号と前記入力信号とを加算してリファレン
ス信号を求めて前記フレームメモリに入力する加算回路
と、前記リファレンス信号と前記入力信号との差信号を
求める第2の減算回路と、前記入力信号が前記リファレ
ンス信号より大きいことを、前記差信号が示す場合は、
前記入力信号からノイズレベル信号に応じた所定の直流
電圧を減算し、前記入力信号が前記リファレンス信号よ
り小さいことを、前記差信号が示す場合は、前記入力信
号にノイズレベル信号に応じた所定の直流電圧を加算し
てノイズを低減するDCシフト回路とを備えることを特
徴とするノイズ低減回路。 - 【請求項2】 絶対値を出力する絶対値回路と最小値フ
ィルタと最大値フィルタとが前記第1の減算回路の出力
に直列に接続されており、該最大値フィルタの出力信号
及び前記ノイズレベル信号が前記非線形処理回路の入力
に更に接続されていることを特徴とする請求項1に記載
のノイズ低減回路。 - 【請求項3】 オフセットサブサンプリングにより帯域
圧縮された高品位テレビジョン信号を広帯域の信号へ復
調するMUSEデコーダに用いられた際に、サブサンプ
リングの制御信号の値に応じてフレーム補間に用いるフ
レームメモリとノイズ除去に用いるフレームメモリとを
共用するよう切り替えるスイッチ手段を更に備えること
を特徴とする請求項1又は2に記載のノイズ低減回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29831495A JP3425500B2 (ja) | 1995-11-16 | 1995-11-16 | ノイズ低減回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29831495A JP3425500B2 (ja) | 1995-11-16 | 1995-11-16 | ノイズ低減回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09139869A JPH09139869A (ja) | 1997-05-27 |
JP3425500B2 true JP3425500B2 (ja) | 2003-07-14 |
Family
ID=17858046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29831495A Expired - Fee Related JP3425500B2 (ja) | 1995-11-16 | 1995-11-16 | ノイズ低減回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3425500B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5464541B2 (ja) * | 2009-01-20 | 2014-04-09 | 株式会社日立国際電気 | ノイズリダクション回路 |
KR102057881B1 (ko) * | 2009-02-06 | 2019-12-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 구동 방법 |
-
1995
- 1995-11-16 JP JP29831495A patent/JP3425500B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09139869A (ja) | 1997-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4754322A (en) | YC-signal separation circuit responsive to magnitude of vertical correlation | |
EP0697785B1 (en) | Motion adaptive video noise reduction system | |
JPH06113176A (ja) | 順次走査システム | |
JP2001204045A (ja) | 動き検出装置 | |
JPH07193763A (ja) | テレビジョン受信機 | |
KR910004296B1 (ko) | 디지탈 비디오신호의 움직임 정보검출회로 | |
JP2586687B2 (ja) | 雑音除去回路 | |
EP0705043B1 (en) | Device and method for filtering video images | |
JP2853298B2 (ja) | テレビジョン信号の処理装置 | |
JP3425500B2 (ja) | ノイズ低減回路 | |
JP2637978B2 (ja) | 動き適応形画質改善装置 | |
JPH04275790A (ja) | 画像処理装置 | |
JPH09233489A (ja) | ノイズ低減回路 | |
JPS6345988A (ja) | 輝度信号・色信号分離回路 | |
JP3064295B2 (ja) | 動き適応型信号処理回路及びテレビジョン受像機 | |
JP3429615B2 (ja) | 画像信号のノイズ低減回路 | |
KR0142296B1 (ko) | 비월/순차주사 변환장치 | |
JPH0733499Y2 (ja) | 高品位テレビジョンデコーダ | |
JP2768550B2 (ja) | 雑音除去装置 | |
JP3757473B2 (ja) | サブサンプリング信号の動き検出装置及び動き検出方法 | |
JPH1032730A (ja) | テレビジョン信号の雑音抑圧装置 | |
JPH11196295A (ja) | ノイズ低減回路 | |
JP2685542B2 (ja) | クロマ信号処理回路 | |
JPH04263593A (ja) | 動ベクトル補正フレーム間サブサンプル用プリフィルタ | |
JPH04222174A (ja) | テレビ受像機 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |