JP2969977B2 - 多連チップ部品 - Google Patents
多連チップ部品Info
- Publication number
- JP2969977B2 JP2969977B2 JP1064191A JP1064191A JP2969977B2 JP 2969977 B2 JP2969977 B2 JP 2969977B2 JP 1064191 A JP1064191 A JP 1064191A JP 1064191 A JP1064191 A JP 1064191A JP 2969977 B2 JP2969977 B2 JP 2969977B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- multiple chip
- terminal electrodes
- resistor
- sip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Resistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、多連チップ抵抗器等の
多連チップ部品に関する。
多連チップ部品に関する。
【０００２】
【従来の技術】近年、電子機器の軽薄短小化に伴い、回
路素子の小型化，薄型化が要求され、抵抗素子において
も小型化，薄型化を実現でき、さらに面実装できるチッ
プ抵抗器の需要が高まっている。また、複数のチップ抵
抗器を同一チップ内に形成した多連チップ抵抗器につい
ても、チップ抵抗器よりも実装時間の短縮ができるとい
う点で需要が高まりつつある。
路素子の小型化，薄型化が要求され、抵抗素子において
も小型化，薄型化を実現でき、さらに面実装できるチッ
プ抵抗器の需要が高まっている。また、複数のチップ抵
抗器を同一チップ内に形成した多連チップ抵抗器につい
ても、チップ抵抗器よりも実装時間の短縮ができるとい
う点で需要が高まりつつある。
【０００３】以下に従来の多連チップ抵抗器について説
明する。
明する。
【０００４】図４（ａ），（ｂ）は従来の多連チップ抵
抗器の表面の平面図、裏面の平面図を示すものである。
図において、この多連チップ抵抗器は、アルミナ等から
なる方形の絶縁基板１の対向する長辺側の両端縁に形成
した複数個のスルーホール部に端子電極２，３を形成す
るとともに、その端子電極２，３に接続されるように 複
数個の抵抗膜４を形成したものである。
抗器の表面の平面図、裏面の平面図を示すものである。
図において、この多連チップ抵抗器は、アルミナ等から
なる方形の絶縁基板１の対向する長辺側の両端縁に形成
した複数個のスルーホール部に端子電極２，３を形成す
るとともに、その端子電極２，３に接続されるように 複
数個の抵抗膜４を形成したものである。
【０００５】この端子電極２，３は、図示はしていない
が、それぞれ絶縁基板１のスルーホールの側面にも連続
して形成されている。また、図示はしていないが、絶縁
基板１の上面には抵抗膜４を覆うようにグレーズ材料か
らなる保護膜が設けられている。
が、それぞれ絶縁基板１のスルーホールの側面にも連続
して形成されている。また、図示はしていないが、絶縁
基板１の上面には抵抗膜４を覆うようにグレーズ材料か
らなる保護膜が設けられている。
【０００６】
【発明が解決しようとする課題】しかしながら、図４の
ように構成された多連チップ抵抗器は、同様の抵抗集合
体ディスクリート部品であるＳＩＰ抵抗ネットワークに
比べ遥かに薄型で面実装が可能であるが、あくまでもチ
ップ抵抗器の単なる集合体であり、例えば、従来からデ
ィジタル回路に多用されているプルアップ・プルダウン
用の並列型ＳＩＰ抵抗ネットワーク等の代用とすること
はできない。
ように構成された多連チップ抵抗器は、同様の抵抗集合
体ディスクリート部品であるＳＩＰ抵抗ネットワークに
比べ遥かに薄型で面実装が可能であるが、あくまでもチ
ップ抵抗器の単なる集合体であり、例えば、従来からデ
ィジタル回路に多用されているプルアップ・プルダウン
用の並列型ＳＩＰ抵抗ネットワーク等の代用とすること
はできない。
【０００７】以下、図面を参照しながら並列型ＳＩＰ抵
抗ネットワークについて説明する。
抗ネットワークについて説明する。
【０００８】図５はディジタル回路用のプルアップ抵抗
回路の一例を示すもので、Ｉ／Ｏコネクタより入力され
た８ビットのパラレル信号線がそれぞれＩＣに接続され
ており、それぞれの信号線に対して同一抵抗値の抵抗素
子が接続され、他端は電源側（Ｖcc）に共通接続され
る。図５に示す抵抗回路を同一パッケージ内に形成した
ものが並列型ＳＩＰ抵抗ネットワークであり、図６はこ
の並列型ＳＩＰ抵抗ネットワークの一例を示す斜視図で
ある。図６において、４１は絶縁基板、４２は端子電
極、４３はコモン電極、４４は前記端子電極４２とコモ
ン電極４３の間に形成された複数の抵抗膜、４５は複数
のクリップ形取り出し電極、４６は保護膜である。
回路の一例を示すもので、Ｉ／Ｏコネクタより入力され
た８ビットのパラレル信号線がそれぞれＩＣに接続され
ており、それぞれの信号線に対して同一抵抗値の抵抗素
子が接続され、他端は電源側（Ｖcc）に共通接続され
る。図５に示す抵抗回路を同一パッケージ内に形成した
ものが並列型ＳＩＰ抵抗ネットワークであり、図６はこ
の並列型ＳＩＰ抵抗ネットワークの一例を示す斜視図で
ある。図６において、４１は絶縁基板、４２は端子電
極、４３はコモン電極、４４は前記端子電極４２とコモ
ン電極４３の間に形成された複数の抵抗膜、４５は複数
のクリップ形取り出し電極、４６は保護膜である。
【０００９】ここで、図５のディジタル回路用のプルア
ップ抵抗回路を、図４の多連チップ抵抗器で構成しよう
とすれば、実装するプリント基板側に配線のクロス部分
が発生するため、プリント基板に両面配線又はジャンパ
ー線が必要となり、回路基板にコストアップを生じると
ともに、配線パターン設計が煩雑になるという問題点を
有していた。
ップ抵抗回路を、図４の多連チップ抵抗器で構成しよう
とすれば、実装するプリント基板側に配線のクロス部分
が発生するため、プリント基板に両面配線又はジャンパ
ー線が必要となり、回路基板にコストアップを生じると
ともに、配線パターン設計が煩雑になるという問題点を
有していた。
【００１０】本発明は上記の問題点を解決するもので、
プリント基板に両面配線又はジャンパー線の付加を必要
とせず、ＳＩＰ抵抗ネットワーク等のＳＩＰ回路素子ネ
ットワークの代用として使用することができる多連チッ
プ部品を提供することを目的とする。
プリント基板に両面配線又はジャンパー線の付加を必要
とせず、ＳＩＰ抵抗ネットワーク等のＳＩＰ回路素子ネ
ットワークの代用として使用することができる多連チッ
プ部品を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記目的を達成するため
に本発明の多連チップ部品は、方形の絶縁基板と、この
絶縁基板の表面から絶縁基板の対向する両端面を介して
絶縁基板の裏面にかけて形成された複数の端子電極と、
前記絶縁基板の表面に対向するように設けられた複数の
端子電極間に位置して前記絶縁基板の表面に形成された
コモン端子電極となる上部電極と、前記複数の端子電極
のうち、絶縁基板の一方の端面側に位置する複数の端子
電極と前記上部電極間に接続された抵抗膜等の複数の膜
状回路素子とを備えたものである。
に本発明の多連チップ部品は、方形の絶縁基板と、この
絶縁基板の表面から絶縁基板の対向する両端面を介して
絶縁基板の裏面にかけて形成された複数の端子電極と、
前記絶縁基板の表面に対向するように設けられた複数の
端子電極間に位置して前記絶縁基板の表面に形成された
コモン端子電極となる上部電極と、前記複数の端子電極
のうち、絶縁基板の一方の端面側に位置する複数の端子
電極と前記上部電極間に接続された抵抗膜等の複数の膜
状回路素子とを備えたものである。
【００１２】
【作用】本発明の構成によれば、複数の端子電極が絶縁
基板の表面から絶縁基板の対向する両端面を介して絶縁
基板の裏面にかけて形成されているため、ＳＩＰ抵抗ネ
ットワーク等のＳＩＰ回路素子ネットワークにおける端
子ピンと同じ役割を果たすものとなり、また前記複数の
端子電極のうち、絶縁基板の一方の端面側に位置する複
数の端子電極と上部電極間に抵抗膜等の複数の膜状回路
素子を接続しているため、上部電極をコモン端子電極と
する回路素子ネットワークを形成することができ、これ
により、多連チップ部品の形状を有しながら、プリント
基板に両面配線又はジャンパー線の付加を必要とせず、
ＳＩＰ抵抗ネットワーク等のＳＩＰ回路素子ネットワー
クの代用として使用することができるＳＩＰ回路素子ネ
ットワークと回路基板配線上の互換性を持つ多連チップ
部品を提供できる。
基板の表面から絶縁基板の対向する両端面を介して絶縁
基板の裏面にかけて形成されているため、ＳＩＰ抵抗ネ
ットワーク等のＳＩＰ回路素子ネットワークにおける端
子ピンと同じ役割を果たすものとなり、また前記複数の
端子電極のうち、絶縁基板の一方の端面側に位置する複
数の端子電極と上部電極間に抵抗膜等の複数の膜状回路
素子を接続しているため、上部電極をコモン端子電極と
する回路素子ネットワークを形成することができ、これ
により、多連チップ部品の形状を有しながら、プリント
基板に両面配線又はジャンパー線の付加を必要とせず、
ＳＩＰ抵抗ネットワーク等のＳＩＰ回路素子ネットワー
クの代用として使用することができるＳＩＰ回路素子ネ
ットワークと回路基板配線上の互換性を持つ多連チップ
部品を提供できる。
【００１３】
【実施例】（実施例１） 以下、本発明の一実施例の多連チップ部品について、多
連チップ抵抗器を用いて、図面を参照しながら説明す
る。図１（ａ），（ｂ）はそれぞれ本発明の第１の実施
例における多連チップ抵抗器の表面の平面図、裏面の平
面図を示すものである。図において、１１はアルミナ等
の絶縁基板、１２は絶縁基板１１の表面から絶縁基板１
１の対向する両端面を介して絶縁基板１１の裏面にかけ
て形成された複数の端子電極、１３は絶縁基板１１の表
面に対向するように設けられた複数の端子電極１２間に
位置して絶縁基板１１の表面に形成された上部電極、１
４はこの上部電極１３と電気的に接続され、かつ絶縁基
板１１の対向する両端面のうち、一方の端面側に形成さ
れた外部回路との接続用のコモン端子電極、１５は前記
複数の端子電極１２のうち、絶縁基板１１の一方の端面
側に位置する複数の端子電極１２と前記上部電極１３と
の間に形成された複数の抵抗膜である。また、端子電極
１２、コモン端子電極１４は、図示はしていないが、そ
れぞれ絶縁基板１１のスルーホールの側面にも連続して
形成されている。また、図示はしていないが、絶縁基板
１１の上面には抵抗膜１５を覆うようにグレーズ材料か
らなる保護膜が設けられている。
連チップ抵抗器を用いて、図面を参照しながら説明す
る。図１（ａ），（ｂ）はそれぞれ本発明の第１の実施
例における多連チップ抵抗器の表面の平面図、裏面の平
面図を示すものである。図において、１１はアルミナ等
の絶縁基板、１２は絶縁基板１１の表面から絶縁基板１
１の対向する両端面を介して絶縁基板１１の裏面にかけ
て形成された複数の端子電極、１３は絶縁基板１１の表
面に対向するように設けられた複数の端子電極１２間に
位置して絶縁基板１１の表面に形成された上部電極、１
４はこの上部電極１３と電気的に接続され、かつ絶縁基
板１１の対向する両端面のうち、一方の端面側に形成さ
れた外部回路との接続用のコモン端子電極、１５は前記
複数の端子電極１２のうち、絶縁基板１１の一方の端面
側に位置する複数の端子電極１２と前記上部電極１３と
の間に形成された複数の抵抗膜である。また、端子電極
１２、コモン端子電極１４は、図示はしていないが、そ
れぞれ絶縁基板１１のスルーホールの側面にも連続して
形成されている。また、図示はしていないが、絶縁基板
１１の上面には抵抗膜１５を覆うようにグレーズ材料か
らなる保護膜が設けられている。
【００１４】以上のように構成された多連チップ抵抗器
は、複数の端子電極１２が絶縁基板１１の表面から絶縁
基板１１の対向する両端面を介して絶縁基板１１の裏面
にかけて形成されているため、ＳＩＰ抵抗ネットワーク
等のＳＩＰ回路素子ネットワークにおける端子ピンと同
じ役割を果たすものとなり、また前記複数の端子電極１
２のうち、絶縁基板１１の一方の端面側に位置する複数
の端子電極１２は抵抗膜１５と上部電極１３とを介して
のみコモン端子電極１４に接続されているため、図５の
ディジタル回路用のプルアップ抵抗回路を、各信号線に
並列型ＳＩＰ抵抗ネットワークを接続して形成するのと
同様に、各信号線にこの多連チップ抵抗器の各端子電極
１２を面実装することにより、形成することができる。
従って、多連チップ部品の形状を有しながら、プリント
基板に両面配線又はジャンパー線の付加を必要とせず、
ＳＩＰ抵抗ネットワーク等のＳＩＰ回路素子ネットワー
クの代用として使用することができるＳＩＰ回路素子ネ
ットワークと回路基板配線上の互換性を持つ多連チップ
抵抗器を提供できるものである。
は、複数の端子電極１２が絶縁基板１１の表面から絶縁
基板１１の対向する両端面を介して絶縁基板１１の裏面
にかけて形成されているため、ＳＩＰ抵抗ネットワーク
等のＳＩＰ回路素子ネットワークにおける端子ピンと同
じ役割を果たすものとなり、また前記複数の端子電極１
２のうち、絶縁基板１１の一方の端面側に位置する複数
の端子電極１２は抵抗膜１５と上部電極１３とを介して
のみコモン端子電極１４に接続されているため、図５の
ディジタル回路用のプルアップ抵抗回路を、各信号線に
並列型ＳＩＰ抵抗ネットワークを接続して形成するのと
同様に、各信号線にこの多連チップ抵抗器の各端子電極
１２を面実装することにより、形成することができる。
従って、多連チップ部品の形状を有しながら、プリント
基板に両面配線又はジャンパー線の付加を必要とせず、
ＳＩＰ抵抗ネットワーク等のＳＩＰ回路素子ネットワー
クの代用として使用することができるＳＩＰ回路素子ネ
ットワークと回路基板配線上の互換性を持つ多連チップ
抵抗器を提供できるものである。
【００１５】（実施例２）以下、本発明の 第２の実施例について図面を参照しなが
ら説明する。図２は本発明の第２の実施例を示す多連チ
ップ抵抗器の表面の平面図である。図において、第１の
実施例と同一の箇所については説明を省略する。図１と
異なるのは、上部電極１３ａとコモン端子電極１４ａを
複数個設けた点であり、複数の端子電極１２の一方の端
は１つおきにコモン端子電極１４ａとして働くように複
数の上部電極１３ａが形成されている。以上のように構
成された多連チップ抵抗器は、上部電極１３ａとコモン
端子電極１４ａを複数個設けることにより、独立型ＳＩ
Ｐネットワークと同じ機能が得られる。
ら説明する。図２は本発明の第２の実施例を示す多連チ
ップ抵抗器の表面の平面図である。図において、第１の
実施例と同一の箇所については説明を省略する。図１と
異なるのは、上部電極１３ａとコモン端子電極１４ａを
複数個設けた点であり、複数の端子電極１２の一方の端
は１つおきにコモン端子電極１４ａとして働くように複
数の上部電極１３ａが形成されている。以上のように構
成された多連チップ抵抗器は、上部電極１３ａとコモン
端子電極１４ａを複数個設けることにより、独立型ＳＩ
Ｐネットワークと同じ機能が得られる。
【００１６】このように上部電極１３ａと抵抗膜１５を
所定の回路配線になるようにパターン設計すれば、各種
ＳＩＰ抵抗ネットワークの代用ができる多連チップ抵抗
器を形成することができる。
所定の回路配線になるようにパターン設計すれば、各種
ＳＩＰ抵抗ネットワークの代用ができる多連チップ抵抗
器を形成することができる。
【００１７】なお、第１，第２の実施例において端子電
極１２、コモン端子電極１４，１４ａはスルーホール印
刷による凹端子電極としたが、凸端子電極、および平面
端子電極としても何ら問題ない。また、第１，第２の実
施例において上部電極１３，１３ａは端子電極と接続し
てコモン端子電極１４，１４ａを形成しているが、接続
せずにコモン端子電極を形成しなくてもかまわない。
極１２、コモン端子電極１４，１４ａはスルーホール印
刷による凹端子電極としたが、凸端子電極、および平面
端子電極としても何ら問題ない。また、第１，第２の実
施例において上部電極１３，１３ａは端子電極と接続し
てコモン端子電極１４，１４ａを形成しているが、接続
せずにコモン端子電極を形成しなくてもかまわない。
【００１８】（実施例３）以下、本発明の 第３の実施例について図面を参照しなが
ら説明する。図３は本発明の第３の実施例を示す多連チ
ップ抵抗器の裏面の平面図であり、図３において、１６
は裏面絶縁膜であり、この裏面絶縁膜１６は絶縁基板１
１の裏面側の端子電極１２の両端部面を除いて絶縁基板
１１の裏面に形成したもので、他の箇所は図１と同じ構
成である。
ら説明する。図３は本発明の第３の実施例を示す多連チ
ップ抵抗器の裏面の平面図であり、図３において、１６
は裏面絶縁膜であり、この裏面絶縁膜１６は絶縁基板１
１の裏面側の端子電極１２の両端部面を除いて絶縁基板
１１の裏面に形成したもので、他の箇所は図１と同じ構
成である。
【００１９】以上のように構成された多連チップ抵抗器
では、実施例１，２の多連チップ抵抗器と同様にＳＩＰ
抵抗ネットワークと回路基板配線上の互換性を持つとい
う特徴以外に、回路基板へハンダリフロー等によりハン
ダ付けする際に、ハンダが多連チップ抵抗器の裏面に回
り込まず安定してハンダ付けできるという利点がある。
では、実施例１，２の多連チップ抵抗器と同様にＳＩＰ
抵抗ネットワークと回路基板配線上の互換性を持つとい
う特徴以外に、回路基板へハンダリフロー等によりハン
ダ付けする際に、ハンダが多連チップ抵抗器の裏面に回
り込まず安定してハンダ付けできるという利点がある。
【００２０】なお、本発明は、端子電極１２と上部電極
１３間に抵抗素子を形成する多連チップ抵抗器だけでな
く、端子電極１２と上部電極１３間に膜状コンデンサー
素子等を形成する他の多連チップ部品にも適用できる。
１３間に抵抗素子を形成する多連チップ抵抗器だけでな
く、端子電極１２と上部電極１３間に膜状コンデンサー
素子等を形成する他の多連チップ部品にも適用できる。
【００２１】
【発明の効果】以上のように本発明は、多連チップ部品
の形状を有しながら、プリント基板に両面配線又はジャ
ンパー線の付加を必要とせずに、ＳＩＰ抵抗ネットワー
ク等のＳＩＰ回路素子ネットワークの代用として使用す
ることができるＳＩＰ回路素子ネットワークと回路基板
配線上の互換性を持つ多連チップ部品を実現できるもの
である。
の形状を有しながら、プリント基板に両面配線又はジャ
ンパー線の付加を必要とせずに、ＳＩＰ抵抗ネットワー
ク等のＳＩＰ回路素子ネットワークの代用として使用す
ることができるＳＩＰ回路素子ネットワークと回路基板
配線上の互換性を持つ多連チップ部品を実現できるもの
である。
【図１】 （ａ）は本発明の第１の実施例における多連チップ抵抗
器の表面の平面図 （ｂ）は同実施例における多連チップ抵抗器の裏面の平
面図
器の表面の平面図 （ｂ）は同実施例における多連チップ抵抗器の裏面の平
面図
【図２】本発明の第２の実施例における多連チップ抵抗
器の表面の平面図
器の表面の平面図
【図３】本発明の第３の実施例における多連チップ抵抗
器の裏面の平面図
器の裏面の平面図
【図４】 （ａ）は従来の多連チップ抵抗器の表面の平面図 （ｂ）は従来の多連チップ抵抗器の裏面の平面図
【図５】ディジタル回路用のプルアップ抵抗回路の一例
を示す模式図
を示す模式図
【図６】並列型ＳＩＰ抵抗ネットワークの斜視図
１１ 絶縁基板 １２ 端子電極 １３，１３ａ 上部電極 １４，１４ａ コモン端子電極 １５ 抵抗膜 １６ 裏面絶縁膜
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01C 1/14,13/00,13/02
Claims (2)
- 【請求項１】方形の絶縁基板と、この絶縁基板の表面か
ら絶縁基板の対向する両端面を介して絶縁基板の裏面に
かけて形成された複数の端子電極と、前記絶縁基板の表
面に対向するように設けられた複数の端子電極間に位置
して前記絶縁基板の表面に形成されたコモン端子電極と
なる上部電極と、前記複数の端子電極のうち、絶縁基板
の一方の端面側に位置する複数の端子電極と前記上部電
極間に接続された抵抗膜等の複数の膜状回路素子とを備
えた多連チップ部品。 - 【請求項２】絶縁基板の裏面側の端子電極の両端部面を
除いて絶縁基板の裏面に絶縁膜を形成した請求項１記載
の多連チップ部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064191A JP2969977B2 (ja) | 1991-01-31 | 1991-01-31 | 多連チップ部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1064191A JP2969977B2 (ja) | 1991-01-31 | 1991-01-31 | 多連チップ部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04245604A JPH04245604A (ja) | 1992-09-02 |
| JP2969977B2 true JP2969977B2 (ja) | 1999-11-02 |
Family
ID=11755843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1064191A Expired - Fee Related JP2969977B2 (ja) | 1991-01-31 | 1991-01-31 | 多連チップ部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2969977B2 (ja) |
-
1991
- 1991-01-31 JP JP1064191A patent/JP2969977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04245604A (ja) | 1992-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0065425B1 (en) | Hybrid integrated circuit component and printed circuit board mounting said component | |
| JP2559954B2 (ja) | 階段状多層相互接続装置 | |
| US5170146A (en) | Leadless resistor | |
| JPH05102648A (ja) | プリント基板 | |
| JPH09266125A (ja) | 積層セラミック部品 | |
| US5739743A (en) | Asymmetric resistor terminal | |
| JP2789406B2 (ja) | 回路基板 | |
| JP2969977B2 (ja) | 多連チップ部品 | |
| JP2656585B2 (ja) | 集積回路部品とその実装構造 | |
| US6469248B1 (en) | Hybrid circuit with a heat dissipation system | |
| JP2545077Y2 (ja) | チツプ形抵抗器 | |
| JP2839262B2 (ja) | チップ抵抗器とその製造方法 | |
| JP2562797Y2 (ja) | 配線基板 | |
| JP3022853B2 (ja) | 回路基板 | |
| JP2633721B2 (ja) | 面実装用ネットワーク型電子部品 | |
| JPS6230719B2 (ja) | ||
| JP2545602Y2 (ja) | ジャンパチップ | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JP3890850B2 (ja) | 電子回路装置 | |
| JPS62132396A (ja) | チツプ部品の実装方法 | |
| JP2572626Y2 (ja) | 多層回路基板 | |
| JP2960690B2 (ja) | 回路基板 | |
| JPH0528917B2 (ja) | ||
| JP2932728B2 (ja) | チップ形ネットワーク電子部品 | |
| JPH04277479A (ja) | 避雷器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |