JP2852247B2 - 共有メモリ型マルチプロセッサシステム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は共有メモリ型マルチ
プロセッサシステムに関し、特にディレクトリ方式の共
有メモリ型マルチプロセッサシステムに関するものであ
る。

【０００２】

【従来の技術】一つのシステムバスに、複数のストアイ
ンキャッシュ及び共有メモリが接続されているマルチプ
ロセッサシステム（一般に、クラスタと呼ばれる）を、
ディレクトリ方式で複数接続した共有メモリ型マルチプ
ロセッサシステムは既知の技術で実現されている。例え
ば、特開平２−１２３６１号公報記載の階層化バスによ
る並列計算機システム、特開平４−２９１４４６号公報
記載のスケーラブルメモリ帯域を備えた緊密結合型多重
プロセッサなどがある。

【０００３】しかし、特開平２−１２３６１号公報の技
術では、クラスタ間のストアインキャッシュのコヒーレ
ンシの保証の方法が開示されていない。また、特開平４
−２９１４４６号公報の技術ではクラスタ相互を接続す
るのにクロスバ（これに接続されている複数のクラスタ
のうち、任意の２つのクラスタ間の通信を可能にするス
イッチ）を用いており、更にストアインキャッシュのコ
ヒーレンシを保証するために、クラスタ内、クラスタ間
を問わず複数のストアインキャッシュ間で同一メモリブ
ロックを同時にキャッシング（キャッシュに貯蔵するこ
とをキャッシングするという。以下この用語を使用す
る。）しないように制御している。

【０００４】

【発明が解決しようとする課題】特開平２−１２３６１
号公報記載の構成では、クラスタ間のストアインキャッ
シュのコヒーレンシの保証がとれないという欠点があ
る。また、特開平４−２９１４４６号公報記載の構成で
はクラスタ単体だけでも動作することができるシステム
を２つ接続した構成とする場合において、バス方式でな
くクロスバ方式を採用しているために、ハードウェア量
の増大を招くという欠点がある。更に、ストアインキャ
ッシュのコヒーレンシの保証のために、共有メモリのい
ずれのメモリブロックも同時期にはどれか１個のストア
インキャッシュにしかキャッシングできないように制御
される。このため、ストアインキャッシュでのヒット率
が低下し、システム全体の性能が低下するという欠点が
ある。

【０００５】そこで、本願出願人は、このような欠点を
解消した共有メモリ型マルチプロセッサシステムを特願
平７−１０２５３２号として出願している。このマルチ
プロセッサシステムにおいては、クラスタ内、クラスタ
間を問わず複数のストアインキャッシュ間で同一メモリ
ブロックを共有できるように制御するため、ストアイン
キャッシュのヒット率を向上でき、システム全体の性能
を向上することができる。

【０００６】しかしながら、上述した先願のマルチプロ
セッサシステムでは、他クラスタのストアインキャッシ
ュに保持された自クラスタ内の共有メモリのメモリブロ
ックアドレスをディレクトリ方式でディレクトリメモリ
に登録しているため、自クラスタ内の共有メモリブロッ
クアドレスのすべてをディレクトリに貯蔵しなければな
らない。そのため、ハードウェア量が大きくなり、また
共有メモリの容量を変化させたとき、それぞれに対応し
たディレクトリメモリを用意しなければならなかった。

【０００７】そこで、本発明は、上記先願を更に改良
し、ハードウェア量を著しく低減することが可能な共有
メモリ型マルチプロセッサシステムを提供することを目
的としたものである。

【０００８】

【課題を解決するための手段】本発明は、上記目的を達
成するため、各々複数のプロセッサに接続されたストア
インキャッシュを有する複数の処理装置と、前記複数の
処理装置とシステムバスで接続された共有メモリとを備
えた２つのクラスタを有する共有メモリ型マルチプロセ
ッサシステムにおいて、他クラスタのストアインキャッ
シュに保持された自クラスタ内の共有メモリのブロック
アドレスのキーアドレスを登録するためのディレクトリ
メモリと、前記ディレクトリメモリを検索し、前記共有
メモリへのメモリアクセスリクエストのアドレスがキャ
ッシュヒットするか否かを判定する手段とを有すること
を特徴としている。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は本発明の一実
施形態を示したブロック図である。図１において、２０
０及び２０１は各々クラスタである。クラスタ２００
は、４つの処理装置２３０〜２３３とこれにシステムバ
ス２５０で接続された共有メモリ２４０、ディレクトリ
２６０からなっている。処理装置２３０〜２３３は、そ
れぞれ４つのプロセッサ（以下、ＥＰＵという）２１０
〜２１３とこの４つのＥＰＵに各々接続されたストアイ
ンキャッシュ２２０〜２２３から構成されている。

【００１０】また、他方のクラスタ２０１も全く同様の
構成であり、４つの処理装置２３４〜２３７とこれにシ
ステムバス２５１で接続された共有メモリ２４１、ディ
レクトリ２６１からなっている。処理装置２３４〜２３
７は、それぞれ４つのＥＰＵ２１４〜２１７とこの４つ
のＥＰＵに各々接続されたストアインキャッシュ２２４
〜２２７から構成されている。

【００１１】図２は図１のクラスタ２０１内のディレク
トリ２６１を詳細に示したブロック図である。なお、デ
ィレクトリ２６０についてもディレクトリ２６１と全く
同じ構成である。図２において、１００はディレクトリ
メモリ２７１を制御するディレクトリメモリ制御回路で
あり、他クラスタのディレクトリ２６０から自クラスタ
内の共有メモリ２４１へのメモリアクセスリクエスト、
自クラスタ内のシステムバス２５１から自クラスタ内の
共有メモリ２４１へのメモリアクセスリクエストなどの
リクエストコードとアドレスを受け付け、ディレクトリ
メモリ２７１の制御を行う。

【００１２】図３にディレクトリメモリ２７１のフォー
マットを示している。ディレクトリメモリ２７１は、他
クラスタのストアインキャッシュ２２０〜２２３に保持
された自クラスタ内の共有メモリ２４１のメモリブロッ
クのキーアドレス３００、そのアドレスが有効であるこ
とを示す有効ビット３０１、そのアドレスのメモリブロ
ックが他クラスタのＥＰＵ２１０〜２１３による書き込
みで更新されていることを示す更新ビット３０２を格納
する複数のコンパートメントからなっていて、各々のコ
ンパートメントにキーアドレス３００、有効ビット３０
１、更新ビット３０２が格納されている。

【００１３】１０２はヒット・ステータス判定回路であ
る。ヒット・ステータス判定回路１０２は、ディレクト
リメモリ２７１から読み出されたアドレスを検索し、メ
モリアクセスリクエストのアドレスがキャッシュヒット
するか否かを判定する。また詳しく後述するようにディ
レクトリメモリ２７１のキーアドレスの各々に付加され
ている有効ビットと更新ビットをもとにステータス判定
を行う。

【００１４】１０３はリクエスト差し替え回路であり、
ヒット・ステータス判定回路１０２の判定結果に基づい
てリクエストをアクセスしようとするメモリブロックの
ステータスに適したリクエストに差し替え、システムバ
ス２５１上またはディレクトリ２６０へリクエストを出
力する。１０４は追い出し制御回路であり、ヒット・ス
テータス判定回路１０２でキャッシュミスヒットと判定
された場合、ステータス判定結果に基づいてメモリアク
セスリクエストのアドレスを新たにディレクトリ２７１
に登録するために、既にディレクトリメモリ２７１に登
録されている同一セットアドレスのうちのいずれかを追
い出すように制御する。

【００１５】なお、本実施形態に用いるストアインキャ
ッシュにキャッシングされるメモリブロックのとりうる
状態を表１に示している。

【００１６】

【表１】 次に、図１を参照して本実施形態の基本となる動作につ
いて説明する。便宜的にクラスタ２００の処理装置２３
０のいずれかのＥＰＵから共有メモリ２４０、または２
４１をアクセスしようとした場合の動作について説明す
る。クラスタ２００の他のＥＰＵ、及びクラスタ２０１
のＥＰＵの場合も全く同様である。ＥＰＵからのリクエ
ストの種類に応じて、以下の４つの場合の基本動作に分
けて説明する。 （１）自クラスタのメモリ空間（共有メモリ２４０）に
対するリード （２）他クラスタのメモリ空間（共有メモリ２４１）に
対するリード （３）自クラスタのメモリ空間（共有メモリ２４０）に
対するライト （４）他クラスタのメモリ空間（共有メモリ２４１）に
対するライト まず、（１）の自クラスタのメモリ空間（共有メモリ２
４０）に対するリードの場合の動作を説明する。以下、
１．１．所望のデータがストアインキャッシュ２２０内
にキャッシングされている場合と、１．２．所望のデー
タがストアインキャッシュ２２０内にキャッシングされ
ていない場合とに分けて説明する。

【００１７】１．１．所望のデータがストアインキャッ
シュ２２０内にキャッシングされている場合、そのデー
タがＥＰＵに返される。

【００１８】１．２．所望のデータがストアインキャッ
シュ２２０内にキャッシングされていない場合、ストア
インキャッシュ２２０はシステムバス２５０に対して共
有ブロックリードリクエスト（以下ＳＢＲという）を発
行する。このＳＢＲに対するデータリプライが返ってき
たらこれをＥＰＵに返すことになる。以下、１．２．
１．クラスタ２００の他のストアインキャッシュがＤＥ
状態でキャッシングしていた場合と、１．２．２．クラ
スタ２００の他のストアインキャッシュがＣＥ、または
ＣＳ状態でキャッシングしていた場合と、１．２．３．
クラスタ２００の他のストアインキャッシュのどれもが
キャッシングしていない場合とに分けて説明する。

【００１９】１．２．１．クラスタ２００の他のストア
インキャッシュがＤＥ状態でキャッシングしていた場
合、そのストアインキャッシュがシステムバス２５０上
にデータリプライを行い、自身をＣＳ状態にする。スト
アインキャッシュ２２０はデータを受け取り、ＣＳ状態
で登録し、ＥＰＵに返す。共有メモリ２４０もこのデー
タを受け取り、メモリの内容を更新する。

【００２０】１．２．２．クラスタ２００の他のストア
インキャッシュがＣＥまたはＣＳ状態でキャッシングし
ていた場合、ＣＥ状態のときはＣＳ状態に更新する。共
有メモリ２４０がシステムバス２５０上にデータリプラ
イを行う。ストアインキャッシュ２２０はこのデータを
受け取り、ＣＳ状態で登録し、ＥＰＵに返す。

【００２１】１．２．３．クラスタ２００の他のストア
インキャッシュのどれもがキャッシングしていない場
合、ディレクトリ２６０はディレクトリメモリ２７０を
検索する。以下、１．２．３．１．アドレスがディレク
トリメモリ２７０に登録されていない場合と、１．２．
３．２．アドレスがディレクトリメモリ２７０に登録さ
れており、かつ更新ビットが“０”である場合と、１．
２．３．３．アドレスがディレクトリメモリ２７０に登
録されており、更新ビットが“１”である場合とに分け
て説明する。

【００２２】１．２．３．１．アドレスがディレクトリ
メモリ２７０に登録されていない場合は何もしない。こ
の時は共有メモリ２４０がシステムバス２５０上にデー
タリプライを行う。ストアインキャッシュ２２０はこの
データを受け取り、ＣＥ状態で登録し、ＥＰＵに返す。

【００２３】１．２．３．２．アドレスがディレクトリ
メモリ２７０に登録されており、かつ更新ビットが
“０”の場合は何もしない。この時は共有メモリ２４０
がデータリプライを行い、ストアインキャッシュ２２０
はデータを受け取り、ＣＳ状態で登録し、ＥＰＵに返
す。

【００２４】１．２．３．３．アドレスがディレクトリ
メモリ２７０に登録されており、かつ更新ビットが
“１”の場合、更新フラグを“０”にする。また、ディ
レクトリ２６１にＳＢＲを転送し、ディレクトリ２６１
はシステムバス２５１上にＳＢＲを発行する。このＳＢ
Ｒに対し、クラスタ２０１のいずれかのストアインキャ
ッシュのうち、ＤＥ状態でキャッシングしているものが
システムバス２５１上にデータリプライを行う。データ
リプライを行ったストアインキャッシュは状態をＤＥか
らＣＳに更新する。このデータはディレクトリ２６１で
受け取られ、ディレクトリ２６０へ転送される。ディレ
クトリ２６０はシステムバス２５０上にデータリプライ
を行う。ストアインキャッシュ２２０はこのデータを受
け取り、ＣＳ状態で登録し、ＥＰＵに返す。共有メモリ
２４０もこのデータを受け取り、メモリの内容を更新す
る。

【００２５】次に、（２）の他クラスタのメモリ空間
（共有メモリ２４１）に対するリードの場合について説
明する。以下、２．１．所望のデータがストアインキャ
ッシュ２２０内にキャッシングされている場合と、２．
２．所望のデータがストアインキャッシュ２２０にキャ
ッシングされていない場合に分けて説明する。

【００２６】２．１．所望のデータがストアインキャッ
シュ２２０内にキャッシングされている場合、そのデー
タがＥＰＵに返される。

【００２７】２．２．所望のデータがストアインキャッ
シュ２２０内にキャッシングされていない場合、システ
ムバス２５０上にＳＢＲを発行する。このＳＢＲに対す
るデータリプライが返ってきたらこれをＥＰＵに返すこ
とになる。以下、２．２．１．クラスタ２００の他のス
トアインキャッシュがＤＥ状態でキャッシングしていた
場合と、２．２．２．クラスタ２００の他のストアイン
キャッシュがＣＥ、またはＣＳ状態でキャッシングして
いた場合と、２．２．３．クラスタ２００の他のストア
インキャッシュのどれもがキャッシングしていない場合
とに分けて説明する。

【００２８】２．２．１．クラスタ２００のストアイン
キャッシュがＤＥ状態でキャッシングしていた場合、そ
のストアインキャッシュがシステムバス２５０上にデー
タリプライを行い、自身をＣＳ状態にする。ストアイン
キャッシュ２２０はデータを受け取り、ＣＳ状態で登録
し、ＥＰＵに返す。これと並行して、ディレクトリ２６
０がデータを受け取り、ディレクトリ２６１に転送す
る。ディレクトリ２６１はこのデータのメモリブロック
アドレスに対する更新ビットを“０”にする。また、シ
ステムバス２５１上にメモリブロックライトリクエスト
を発行し、共有メモリ２４１にこのデータをライトす
る。

【００２９】２．２．２．クラスタ２００の他のストア
インキャッシュがＣＳ状態でキャッシングしていた場
合、この（これらの）ストアインキャッシュは何もしな
い。ディレクトリ２６０はＳＢＲをディレクトリ２６１
に転送し、ディレクトリ２６１はこのＳＢＲをシステム
バス２５１上に発行する。共有メモリ２４１がシステム
バス２５１上にデータリプライを行う。ディレクトリ２
６１はこのデータを受け取り、ディレクトリ２６０に転
送する。ディレクトリ２６０はシステムバス２５０上に
データリプライを行う。ストアインキャッシュ２２０
は、データを受け取り、ＣＳ状態で登録し、ＥＰＵに返
す。

【００３０】２．２．３．クラスタ２００の他のストア
インキャッシュのどれもがキャッシングしていない場
合、ディレクトリ２６０はディレクトリ２６１に転送す
る。ディレクトリ２６１はこのＳＢＲのアドレスを、更
新ビットを“０”、有効ビットを“１”として登録す
る。また、システムバス２５１上にＳＢＲを発行する。
以下、このＳＢＲに対する動作を２．２．３．１．クラ
スタ２０１のストアインキャッシュいずれかがＤＥ状態
でキャッシングしていた場合と、２．２．３．２．クラ
スタ２０１のストアインキャッシュがＣＥまたはＣＳ状
態でキャッシングしていた場合と、２．２．３．３．ク
ラスタ２０１のストアインキャッシュのどれもがキャッ
シングしていない場合とに分けて説明する。

【００３１】２．２．３．１．クラスタ２０１のストア
インキャッシュいずれかがＤＥ状態でキャッシングして
いた場合、そのストアインキャッシュがシステムバス２
５１上にデータリプライを行い、自身をＣＳ状態にす
る。ディレクトリ２６１はこのデータを受け取り、ディ
レクトリ２６０に転送する。共有メモリ２４１もこのデ
ータを受け取り、メモリの内容を更新する。ディレクト
リ２６０はシステムバス２５０上にデータリプライを行
う。ストアインキャッシュ２２０はデータを受け取り、
ＣＳ状態で登録し、ＥＰＵに返す。

【００３２】２．２．３．２．クラスタ２０１のストア
インキャッシュがＣＥまたはＣＳ状態でキャッシングし
ていた場合、ＣＥ状態の場合はＣＳ状態に更新する。共
有メモリ２４１がシステムバス２５１にデータリプライ
を行う。ディレクトリ２６１はこのデータを受け取り、
ディレクトリ２６０に転送する。ディレクトリ２６０は
システムバス２５０上にデータリプライを行う。ストア
インキャッシュ２２０はデータを受け取り、ＣＳ状態で
登録し、ＥＰＵに返す。

【００３３】２．２．３．３．クラスタ２０１のストア
インキャッシュのどれもがキャッシングしていない場
合、共有メモリ２４１がシステムバス２５１上にデータ
リプライを行う。ディレクトリ２６１はこのデータを受
け取り、ディレクトリ２６０に転送する。ディレクトリ
２６０は、システムバス２５０上にデータリプライを行
う。ストアインキャッシュ２２０はデータを受け取り、
ＣＳ状態で登録し、ＥＰＵに返す。

【００３４】次に、（３）の自クラスタのメモリ空間
（共有メモリ２４０）に対するライトの場合について説
明する。以下、３．１．ストアインキャッシュ２２０が
ライト対象のデータをＤＥ状態でキャッシングしている
場合と、３．２．ストアインキャッシュ２２０がライト
対象のデータをＣＥ状態でキャッシングしている場合
と、３．３．ストアインキャッシュ２２０がライト対象
のデータをＣＳ状態でキャッシングしている場合と、
３．４．ストアインキャッシュ２２０がライト対象のデ
ータをキャッシングしていない場合とに分けて説明す
る。

【００３５】３．１．ストアインキャッシュ２２０がラ
イト対象のデータをＤＥ状態でキャッシングしている場
合、これにライトする。

【００３６】３．２．ストアインキャッシュ２２０がラ
イト対象のデータをＣＥ状態でキャッシングしている場
合、これにライトし、自身をＤＥ状態にする。

【００３７】３．３．ストアインキャッシュ２２０がラ
イト対象のデータをＣＳ状態でキャッシングしている場
合、これにライトし、ＤＥ状態にする。これと並行して
システムバス２５０上にメモリブロック無効化リクエス
ト（以下、ＩＮＶという）を発行する。クラスタ２００
の他のストアインキャッシュでＣＳ状態でキャッシング
しているものがあれば、これをＩＮＶ状態にして登録を
抹消する。ディレクトリメモリ２７０に更新ビットが
“０”で登録されている場合には、ディレクトリメモリ
２７０は有効ビットを“０”として登録を抹消し、ディ
レクトリ２６１にＩＮＶを転送する。ディレクトリ２６
１はＩＮＶをシステムバス２５１上に発行する。クラス
タ２０１のストアインキャッシュでＣＳ状態でキャッシ
ングしているものがあれば、これをＩＮＶ状態にする。

【００３８】３．４．ストアインキャッシュ２２０がラ
イト対象のデータをキャッシングしていない場合、シス
テムバス２５０上に排他ブロックリードリクエスト（以
下、ＥＢＲという）を発行する。以下、３．４．１．ク
ラスタ２００の他のストアインキャッシュがＤＥ状態で
キャッシングしている場合と、３．４．２．クラスタ２
００の他のストアインキャッシュがＣＥ状態でキャッシ
ングしている場合と、３．４．３．クラスタ２００の他
のストアインキャッシュがＣＳ状態でキャッシングして
いる場合と、３．４．４．クラスタ２００の他のストア
インキャッシュどれもがキャッシングしていない場合と
に分けて説明する。

【００３９】３．４．１．クラスタ２００の他のストア
インキャッシュがＤＥ状態でキャッシングしている場
合、そのストアインキャッシュがシステムバス２５０上
にデータリプライを行い、自身をＩＮＶ状態にする。ス
トアインキャッシュ２２０はこのデータを受け取り、こ
れに対してライトし、ＤＥ状態で登録する。

【００４０】３．４．２．クラスタ２００の他のストア
インキャッシュがＣＥ状態でキャッシングしている場
合、これをＩＮＶ状態にする。共有メモリ２４０がシス
テムバス２５０上にデータリプライを行う。ストアイン
キャッシュ２２０はデータを受け取り、これに対してラ
イトし、ＤＥ状態で登録する。

【００４１】３．４．３．クラスタ２００の他のストア
インキャッシュがＣＳ状態でキャッシングしている場
合、これをＩＮＶ状態にする。共有メモリ２４０がシス
テムバス２５０上にデータリプライを行う。ストアイン
キャッシュ２２０はデータを受け取り、これに対してラ
イトし、ＤＥ状態で登録する。また、これらと並行して
ディレクトリメモリ２７０を検索し、更新ビットが
“０”で登録されているならば、有効ビットを“０”と
して登録を抹消し、ディレクトリ２６１にＩＮＶを転送
する。ディレクトリ２６０はシステムバス２５１上にＩ
ＮＶを発行する。クラスタ２０１のストアインキャッシ
ュでＣＳ状態でキャッシングしているものがあれば、こ
れをＩＮＶ状態にする。

【００４２】３．４．４．クラスタ２００の他のストア
インキャッシュどれもがキャッシングしていない場合、
ディレクトリメモリ２７０を検索する。以下、３．４．
４．１．ディレクトリメモリ２７０に登録されていない
場合と、３．４．４．２．ディレクトリメモリ２７０に
更新ビットが“０”で登録されている場合と、３．４．
４．３．ディレクトリメモリ２７０に更新ビットが
“１”で登録されている場合とに分けて説明する。

【００４３】３．４．４．１．ディレクトリメモリ２７
０に登録されていない場合、何もしない。この場合、共
有メモリ２４０がシステムバス２５０上にデータリプラ
イを行う。ストアインキャッシュ２２０はデータを受け
取り、これに対してライトしＤＥ状態で登録する。

【００４４】３．４．４．２．ディレクトリメモリ２７
０に更新ビットが“０”で登録されている場合、ディレ
クトリメモリ２７０は有効ビットを“０”として登録を
抹消し、ディレクトリ２６１にＩＮＶを転送する。ディ
レクトリ２６１はシステムバス２５１上にＩＮＶを発行
する。クラスタ２０１のストアインキャッシュでＣＳ状
態でキャッシングしているものがあれば、これをＩＮＶ
状態にする。これらと並行して、共有メモリ２４０がシ
ステムバス２５０上にリプライを行う。ストアインキャ
ッシュ２２０はこのデータを受け取り、これに対してラ
イトし、ＤＥ状態で登録する。

【００４５】３．４．４．３．ディレクトリメモリ２７
０に更新ビットが“１”で登録されている場合、有効ビ
ットを“０”として登録を抹消し、ディレクトリ２６１
にＥＢＲを転送する。ディレクトリ２６１はシステムバ
ス２５１上にＥＢＲを発行する。このＥＢＲに対し、ク
ラスタ２０１のいずれかのストアインキャッシュのう
ち、ＤＥ状態でキャッシングしているものがシステムバ
ス２５１上にデータリプライを行う。データリプライを
行ったストアインキャッシュは状態をＤＥ状態からＩＮ
Ｖ状態に更新する。このデータはディレクトリ２６１で
受け取られ、ディレクトリ２６０に転送される。ディレ
クトリ２６０はシステムバス２５０上にデータリプライ
を行う。ストアインキャッシュ２２０はこのデータを受
け取り、これに対してライトし、ＤＥ状態で登録する。

【００４６】次に、（４）の他クラスタのメモリ空間
（共有メモリ２４１）に対するライトの場合について説
明する。以下、４．１．ストアインキャッシュ２２０が
ライト対象のデータをＤＥ状態でキャッシングしている
場合と、４．２．ストアインキャッシュ２２０がライト
対象のデータをＣＳ状態でキャッシングしている場合
と、４．３．ストアインキャッシュ２２０がライト対象
のデータをキャッシングしていない場合とに分けて説明
する。

【００４７】４．１．ストアインキャッシュ２２０がラ
イト対象のデータをＤＥ状態でキャッシングしている場
合、これにライトする。

【００４８】４．２．ストアインキャッシュ２２０がラ
イト対象のデータをＣＳ状態でキャッシングしている場
合、これにライトし、ＤＥ状態にする。これと並行し
て、システムバス２５０上にＩＮＶを発行する。クラス
タ２００の他のストアインキャッシュでＣＳ状態でキャ
ッシングしているものがあれば、これをＩＮＶ状態にす
る。

【００４９】４．３．ストアインキャッシュ２２０がラ
イト対象のデータをキャッシングしていない場合、シス
テムバス２５０上にＥＢＲを発行する。以下、４．３．
１．クラスタ２００の他のストアインキャッシュがＤＥ
状態でキャッシングしている場合、４．３．２．クラス
タ２００の他のストアインキャッシュがＣＳ状態でキャ
ッシングしている場合、４．３．３．クラスタ２００の
他のストアインキャッシュどれもがキャッシングしてい
ない場合とに分けて説明する。

【００５０】４．３．１．クラスタ２００の他のストア
インキャッシュがＤＥ状態でキャッシングしている場
合、そのストアインキャッシュがシステムバス２５０上
にデータリプライを行い、自身をＩＮＶ状態にする。ス
トアインキャッシュ２２０はこのデータを受け取り、こ
れに対してライトし、ＤＥ状態で登録する。

【００５１】４．３．２．クラスタ２００の他のストア
インキャッシュがＣＳ状態でキャッシングしている場
合、そのストアインキャッシュはこれをＩＮＶ状態にす
る。ディレクトリ２６０はディレクトリ２６１にＥＢＲ
を転送する。ディレクトリメモリ２７１は更新ビットを
“１”にして、システムバス２５１上にＥＢＲを発行す
る。クラスタ２０１のストアインキャッシュでＣＳ状態
でキャッシングしているものがあれば、これをＩＮＶ状
態にする。共有メモリ２４１がシステムバス２５１上に
データリプライを行う。このデータはディレクトリ２６
１で受け取られ、ディレクトリ２６０に転送される。デ
ィレクトリ２６０は、システムバス２５０上にデータリ
プライを行う。ストアインキャッシュ２２０はこのデー
タを受け取り、これに対してライトし、ＤＥ状態で登録
する。

【００５２】４．３．３．クラスタ２００の他のストア
インキャッシュどれもがキャッシングしていない場合、
ディレクトリ２６０はディレクトリ２６１にＥＢＲを転
送する。ディレクトリメモリ２７１は更新ビットを
“１”、有効ビットを“１”として登録し、システムバ
ス２５１上にＥＢＲを発行する。以下、このＥＢＲに対
する動作を４．３．３．１．クラスタ２０１のストアイ
ンキャッシュいずれかがＤＥ状態でキャッシングしてい
る場合と、４．３．３．２．クラスタ２０１のストアイ
ンキャッシュがＣＥまたはＣＳ状態でキャッシングして
いる場合と、４．３．３．３．クラスタ２０１のストア
インキャッシュのどれもがキャッシングしていない場合
とに分けて説明する。

【００５３】４．３．３．１．クラスタ２０１のストア
インキャッシュいずれかがＤＥ状態でキャッシングして
いる場合、そのストアインキャッシュがシステムバス２
５１上にデータリプライを行い、自身をＩＮＶ状態にす
る。このデータはディレクトリ２６１で受け取られ、デ
ィレクトリ２６０に転送される。ディレクトリ２６０は
システムバス２５０上にデータリプライを行う。ストア
インキャッシュ２２０はこのデータを受け取り、これに
対してライトし、ＤＥ状態で登録する。

【００５４】４．３．３．２．クラスタ２０１のストア
インキャッシュがＣＥまたはＣＳ状態でキャッシングし
ている場合、これをＩＮＶ状態にする。共有メモリ２４
１がシステムバス２５１上にデータリプライを行う。こ
のデータはディレクトリ２６１で受け取られ、ディレク
トリ２６０に転送される。ディレクトリ２６０はシステ
ムバス２５０上にデータリプライを行う。ストアインキ
ャッシュ２２０はこのデータを受け取り、これに対して
ライトし、ＤＥ状態で登録する。

【００５５】４．３．３．３．クラスタ２０１のストア
インキャッシュどれもがキャッシングしていない場合、
共有メモリ２４１がシステムバス２５１上にデータリプ
ライを行う。このデータはディレクトリ２６１で受け取
られ、ディレクトリ２６０に転送される。ディレクトリ
２６０はシステムバス２５０上にデータリプライを行
う。ストアインキャッシュ２２０はこのデータを受け取
り、これに対してライトし、ＤＥ状態で登録する。

【００５６】次に、図２のディレクトリによる追い出し
処理について説明する。追い出し処理が必要となるの
は、前述の２．２．３．または４．３．３．の場合で、
アドレスを新規にディレクトリメモリに登録するため
に、既に登録されているアドレスを抹消するケースであ
る。また、抹消されるアドレスを追い出し対象アドレス
という。

【００５７】以下、新規に登録するアドレスと同一のセ
ットアドレスにおいて、５．１．ディレクトリメモリに
既に登録されているアドレスブロックのいずれかが無効
である場合と、５．２．ディレクトリメモリに既に登録
されている全てのアドレスブロックが有効であり、その
うちのいずれかが更新ビット“０”である場合と、５．
３．ディレクトリメモリに既に登録されている全てのア
ドレスブロックが有効であり、そのうちのどれもが更新
ビット“１”である場合とに分けて、追い出し処理の内
容について説明する。

【００５８】５．１．ディレクトリメモリに既に登録さ
れているアドレスブロックのいずれかが無効である場
合、追い出し処理は行わない。

【００５９】５．２．ディレクトリメモリに既に登録さ
れている全てのアドレスブロックが有効であり、そのう
ちのいずれかが更新ビット“０”である場合、このうち
のいずれかのアドレスを追い出し対象アドレスとする。
追い出し対象アドレスの有効ビットを“０”として登録
を抹消し、ディレクトリ２６１はディレクトリ２６０へ
ＩＮＶを転送する。ディレクトリ２６０はシステムバス
２５０上にＩＮＶを発行する。クラスタ２００のストア
インキャッシュでＣＳ状態でキャッシングしているもの
は、これをＩＮＶ状態にする。

【００６０】５．３．ディレクトリメモリに既に登録さ
れている全てのアドレスブロックが有効であり、そのう
ちのどれもが更新ビット“１”である場合、このうちの
いずれかのアドレスを追い出し対象アドレスとする。追
い出し対象アドレスの有効ビットを“０”として登録を
抹消し、ディレクトリ２６１はディレクトリ２６０へＥ
ＢＲを転送する。ディレクトリ２６０はシステムバス２
５０上にＥＢＲを発行する。クラスタ２００のストアイ
ンキャッシュのうち、ＤＥ状態でキャッシングしている
ものがシステムバス２５０上にデータリプライを行う。
データリプライを行ったストアインキャッシュは状態を
ＤＥからＩＮＶに変更する。このデータはディレクトリ
２６０で受け取られ、ディレクトリ２６１に転送され
る。ディレクトリ２６１はシステムバス２５１上にメモ
リブロックライトリクエストを発行し、共有メモリ２４
１にこのデータをライトする。

【００６１】次に、ディレクトリ２６１内での追い出し
処理の具体的な動作について図２を参照して説明する。
まず、クラスタ２００のディレクトリ２６０からメモリ
アクセスリクエストが送出されたとすると、ディレクト
リメモリ制御回路１００でディレクトリメモリ２７１の
データが読み出され、ヒット・ステータス判定回路１０
２へ送られる。ヒット・ステータス判定回路１０２で
は、前述のようにディレクトリメモリ２７１から読み出
されたアドレス、有効ビット、更新ビットをもとにキャ
ッシュヒットしているか否かを判定し、ディレクトリメ
モリ２７１の複数のコンパートメントから読み出された
アドレス各々についてステータス判定を行う。ここで
は、追い出し処理の説明であるので、ヒット・ステータ
ス判定回路１０２でキャッシュミスヒットと判定された
ものとする。

【００６２】追い出し処理制御回路１０４では、ヒット
・ステータス判定回路１０２の判定結果に基づいて追い
出し処理の制御を行う。ここで、追い出し制御回路１０
４の追い出し処理をステータス判定の結果により、以
下、５．１．ａ．いずれかのアドレスが無効である場合
と、５．２．ａ．全てのアドレスが有効ビット“１”で
あり、そのうちのいずれかが更新ビット“０”である場
合と、５．３．ａ．全てのアドレスが有効ビット“１”
であり、そのうちのどれもが更新ビット“１”である場
合とに分けて、それぞれの動作について説明する。

【００６３】５．１．ａ．いずれかのアドレスが無効で
ある場合は、追い出し処理は行わない。

【００６４】５．２．ａ．全てのアドレスが有効ビット
“１”であり、そのうちのいずれかに更新ビット“０”
のアドレスブロックがある場合、このうちのいずれかを
追い出し対象アドレスとして、クラスタのディレクトリ
２６０に対してＩＮＶリクエストを転送する。

【００６５】５．３．ａ．全てのアドレスが有効ビット
“１”であり、そのうちのどれもが更新ビット“１”で
ある場合、このうちのいずれかを追い出し対象アドレス
として、クラスタのディレクトリ２６０に対してＥＢＲ
リクエストを転送する。

【００６６】本実施形態では、例えばディレクトリメモ
リのセットアドレスを１７ビット、キーアドレスを１０
ビット、１ブロック６４バイト管理により実現すると、
１２８Ｋワードのディレクトリメモリにより８Ｇバイト
の共有メモリの管理を行うことができる。これに対し、
従来のディレクトリ方式では、１２８Ｍワードのディレ
クトリメモリが必要であり、従来に比べて大幅にメモリ
容量を低減することができる。

【００６７】

【発明の効果】以上説明したように本発明によれば、デ
ィレクトリメモリをキャッシュ構成とすることにより、
ディレクトリメモリの容量を従来に比べて大幅に低減す
ることができ、これによって装置の構成を著しく簡単化
及び低コスト化できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施形態を示したブロック図であ
る。

【図２】図１の実施形態のディレクトリを詳細に示した
ブロック図である。

【図３】図１の実施形態で用いられるディレクトリメモ
リのフォーマットを示した図である。

【符号の説明】

１００ ディレクトリメモリ制御回路 １０２ ヒット・ステータス判定回路 １０３ リクエスト差し替え回路 １０４ 追い出し制御回路 ２００，２０１ クラスタ ２１０〜２１７ プロセッサ（ＥＰＵ） ２２０〜２２７ ストアインキャッシュ ２３０〜２３７ 処理装置 ２４０，２４１ 共有メモリ ２５０，２５１ システムバス ２６０，２６１ ディレクトリ ２７０，２７１ ディレクトリメモリ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 各々複数のプロセッサに接続されたスト
   アインキャッシュを有する複数の処理装置と、前記複数
   の処理装置とシステムバスで接続された共有メモリとを
   備えた２つのクラスタを有する共有メモリ型マルチプロ
   セッサシステムにおいて、他クラスタのストアインキャ
   ッシュに保持された自クラスタ内の共有メモリのブロッ
   クアドレスのキーアドレスを登録するためのディレクト
   リメモリと、前記ディレクトリメモリを検索し、前記共
   有メモリへのメモリアクセスリクエストのアドレスがキ
   ャッシュヒットするか否かを判定する手段とを有するこ
   とを特徴とする共有メモリ型マルチプロセッサシステ
   ム。
2. 【請求項２】 請求項１に記載の共有メモリ型マルチプ
   ロセッサシステムにおいて、前記判定手段でキャッシュ
   ミスヒットと判定されたときに、ミスヒットと判定され
   たアドレスを前記ディレクトリメモリに新たに登録する
   場合、前記判定手段によるステータス判定結果に基づい
   て前記ディレクトリメモリに既に登録されている同一セ
   ットアドレスのうちのいずれかを追い出すように制御す
   る手段を有することを特徴とする共有メモリ型マルチプ
   ロセッサシステム。
3. 【請求項３】 請求項２に記載の共有メモリ型マルチプ
   ロセッサシステムにおいて、前記ディレクトリメモリに
   は、登録されたキーアドレスの各々について登録された
   アドレスが有効であるか否かを示す有効ビット及び更新
   されているか否かを示す更新ビットが付加されており、
   前記判定手段は前記有効ビット及び更新ビットに基づい
   てステータス判定を行うことを特徴とする共有メモリ型
   マルチプロセッサシステム。