JP2024111156A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2024111156A
JP2024111156A JP2024098709A JP2024098709A JP2024111156A JP 2024111156 A JP2024111156 A JP 2024111156A JP 2024098709 A JP2024098709 A JP 2024098709A JP 2024098709 A JP2024098709 A JP 2024098709A JP 2024111156 A JP2024111156 A JP 2024111156A
Authority
JP
Japan
Prior art keywords
film
conductive film
region
oxide semiconductor
functioning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2024098709A
Other languages
English (en)
Other versions
JP7543596B2 (ja
Inventor
大介 久保田
Daisuke Kubota
亮 初見
Akira Hatsumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2024111156A publication Critical patent/JP2024111156A/ja
Application granted granted Critical
Publication of JP7543596B2 publication Critical patent/JP7543596B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Vehicle Body Suspensions (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】表示品質の優れた表示装置を提供する。【解決手段】画素において、信号線、走査線、トランジスタ、画素電極、及びコモン電極を有する表示装置において、信号線と重なる領域の延伸方向と、画素電極と重なる延伸方向が、平面形状において異なり、且つ該延伸方向が信号線と画素電極の間で交差する形状のコモン電極を有する。画素の透過率の変化を抑制することが可能であり、ちらつきを抑制することができる。【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシ
ン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特
に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法
、または、それらの製造方法に関する。特に、本発明の一態様は、表示装置及びその作製
方法に関する。
近年、液晶は多様なデバイスに利用されており、特に薄型、軽量の特徴を持つ液晶表示
装置（液晶ディスプレイ）は、幅広い分野のディスプレイにおいて用いられている。
液晶表示装置に含まれる液晶に電界を印加する方法として、縦電界方式または横電界方
式がある。横電界方式の液晶表示パネルとしては、画素電極及びコモン電極が重ならずに
設けられるＩＰＳ（Ｉｎ－Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードと、絶縁膜を介して
画素電極及びコモン電極が重なるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎ
ｇ）モードとがある。
ＦＦＳモードの液晶表示装置は、画素電極にスリット状の開口部を有し、該開口部にお
いて画素電極及びコモン電極の間で生じる電界を液晶に印加することで、液晶分子の配向
を制御する。
ＦＦＳモードの液晶表示装置は、高開口率であり、広い視野角を得ることができると共
に画像コントラストを改善できるという効果があり、近年、多く用いられるようになって
きている（特許文献１参照。）。
また、表示装置では、１秒間に数十回表示される画像が切り換っている。１秒間あたり
の画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレート
を駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り
換えが、目の疲労の原因として考えられている。そこで、非特許文献１、２では、ＬＣＤ
のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている
。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減するこ
とが可能である。
特開２０００－８９２５５号公報
Ｓ．Ａｍａｎｏ ｅｔ ａｌ．，"Ｌｏｗ Ｐｏｗｅｒ ＬＣ Ｄｉｓｐｌａｙ Ｕｓｉｎｇ Ｉｎ－Ｇａ－Ｚｎ－Ｏｘｉｄｅ ＴＦＴｓ Ｂａｓｅｄ Ｏｎ Ｖａｒｉａｂｌｅ Ｆｒａｍｅ Ｆｒｅｑｕｅｎｃｙ"，ＳＩＤ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，２０１０，ｐ．６２６－６２９ Ｒ．Ｈａｔｓｕｍｉ ｅｔ ａｌ．，"Ｄｒｉｖｉｎｇ Ｍｅｔｈｏｄ ｏｆ ＦＦＳ－Ｍｏｄｅ ＯＳ－ＬＣＤ ｆｏｒ Ｒｅｄｕｃｉｎｇ Ｅｙｅ Ｓｔｒａｉｎ"，ＳＩＤ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ，２０１３，ｐ．３３８－３４１
表示装置の一例である液晶表示装置においては、同一の画像を保持する期間中の画素の
透過率の変化が少ないことが望ましい。電極間に蓄電された電荷容量を維持することで、
表示素子に印加された電圧の変動を低減し、画素の透過率を維持することが可能である。
さらに、リフレッシュレートを低減する駆動では、画素の透過率の変化が、同一画像に
おける階調値のずれとして許容できる範囲よりも大きくなると、使用者が画像のちらつき
（フリッカー）を知覚してしまう。即ち、表示装置の表示品質の低下を招く。
そこで、本発明の一態様は、表示品質の優れた表示装置を提供する。または、本発明の
一態様は、寄生容量による配線遅延が低減された表示装置を提供する。または、本発明の
一態様は、光漏れが少なく、コントラストの優れた表示装置を提供する。または、本発明
の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表
示装置を提供する。または、本発明の一態様は、消費電力が低減された表示装置を提供す
る。または、本発明の一態様は、電気特性の優れたトランジスタを有する表示装置を提供
する。または、本発明の一態様は、新規な表示装置を提供する。または、本発明の一態様
は、少ない工程数で、高開口率であり、広い視野角が得られる表示装置の作製方法を提供
する。または、本発明の一態様は、新規な表示装置の作製方法を提供する。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、画素において、信号線、走査線、トランジスタ、画素電極、及びコ
モン電極を有する表示装置において、信号線と重なる領域の延伸方向と、画素電極と重な
る領域の延伸方向が、平面形状において異なり、且つ該延伸方向が信号線と画素電極の間
で交差する形状のコモン電極を有することを特徴とする。
コモン電極において、信号線と重なる領域の延伸方向と、画素電極と重なる領域の延伸
方向とが異なり、且つ該延伸方向が信号線と画素電極の間で交差することで、信号線及び
コモン電極の間で発生する電界方位と、画素電極及びコモン電極の間で発生する電界方位
が交差する。この結果、信号線と重なる領域に設けられた第１の液晶分子の配向方向と、
画素電極と重なる領域に設けられた第２の液晶分子の配向方向が異なるため、第２の液晶
分子と、第１の液晶分子との配向は、互いに影響されにくい。
信号線に異なる電圧が印加されると、電圧の印加ごとに、信号線と重なる領域に設けら
れた第１の液晶分子の配向方向は変化する。一方、一定電圧が印加された画素電極と重な
る領域に設けられた第２の液晶分子は、第１の液晶分子の配向変化の影響を受けず、一定
方向に配向する。この結果、画素の透過率の変化を抑制することが可能であり、ちらつき
を抑制することができる。
また、本発明の一態様は、絶縁表面に、信号線として機能する導電膜、走査線として機
能する導電膜、トランジスタ、画素電極、及びコモン電極を有する。トランジスタは、信
号線として機能する導電膜、走査線として機能する導電膜、及び画素電極と電気的に接続
される。コモン電極は、信号線として機能する導電膜と重なる第１の領域と、画素電極と
重なる第２の領域とを有する。第１の領域及び第２の領域は延伸方向が異なり、第１の領
域及び第２の領域が成す角は、上面形状において第１の角度を有し、第１の領域、及び信
号線として機能する導電膜の垂線が成す角は、上面形状において第２の角度を有する。第
１の角度は、９０°より大きく１８０°未満であり、第２の角度は０°より大きく９０°
未満であり、第１の角度及び第２の角度の和は、１３５°より大きく１８０°未満である
。
なお、トランジスタ上の酸化物絶縁膜と、酸化物絶縁膜上に設けられる窒化物絶縁膜と
を有し、酸化物絶縁膜は、画素電極の一部を露出する開口部を有してもよい。
また、画素電極は、マトリクス状に設けられている。
コモン電極は、走査線として機能する導電膜と平行または略平行な方向において、第１
の領域及び第２の領域が交互に配置される。また、コモン電極は、走査線として機能する
導電膜と交差し、且つ第１の領域または第２の領域と接続される領域を有してもよい。
半導体膜及び画素電極は、ゲート絶縁膜と接する。また、半導体膜及び画素電極は、Ｉ
ｎ－Ｇａ酸化物膜、Ｉｎ－Ｚｎ酸化物膜、またはＩｎ－Ｍ－Ｚｎ酸化物膜（ＭはＡｌ、Ｇ
ａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）を有する。また、半導体膜及び画素電極
は、第１の膜及び第２の膜を含む多層構造であり、第１の膜は、第２の膜と金属元素の原
子数比が異なってもよい。
本発明の一態様により、表示品質の優れた表示装置を提供することができる。または、
本発明の一態様により、寄生容量による配線遅延が低減された表示装置を提供することが
できる。または、本発明の一態様により、光漏れが少なく、コントラストの優れた表示装
置を提供することができる。または、本発明の一態様により、開口率が高く、且つ電荷容
量を増大させることが可能な容量素子を有する表示装置を提供することができる。または
、本発明の一態様により、消費電力が低減された表示装置を提供することができる。本発
明の一態様により、電気特性の優れたトランジスタを有する表示装置を提供することがで
きる。または、本発明の一態様により、少ない工程数で、高開口率であり、広い視野角が
得られる表示装置を作製することができる。または、本発明の一態様により、新規な表示
装置を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるも
のではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はな
い。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかと
なるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出するこ
とが可能である。
表示装置の一形態を説明する断面図及び上面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明するブロック図及び回路図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の一形態を説明する上面図及び断面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する断面図である。 表示装置の駆動方法の一例を示す概念図である。 表示モジュールを説明する図である。 実施の形態に係る、電子機器の外観図を説明する図である。 試料１及び試料２の透過率を示す図である。 試料３の透過率を示す図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する断面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する上面図である。 表示装置の一形態を説明する断面図である。 表示装置の作製方法の一形態を説明する断面図である。 表示装置の一形態を説明する上面図である。 素子基板におけるラビング角度と光漏れの関係を説明する図である。 液晶表示装置の表示部を観察した結果を説明する図である。 計算に用いた画素の形状を説明する上面図及び計算結果を説明する図である。 計算に用いた画素の形状を説明する上面図及び計算結果を説明する図である。 電圧－透過率特性を説明する図である。 液晶表示装置が表示した画像を撮影した図である。 透過率を測定した結果を説明する図である。 導電率を測定した結果を説明する図である。 抵抗率を測定した結果を説明する図である。 導電率の温度依存性を説明する図。 酸化物導電体膜の形成モデルを説明する図である。 電圧－透過率特性の計算結果を説明する図である。 トランジスタの断面ＳＴＥＭ像を説明する図である。 トランジスタの電気特性を説明する図である。 トランジスタの電気特性を説明する図である。 ＩＧＺＯ膜のＸＲＤ及びＸＲＲの測定結果を説明する図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は
、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また
、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部
分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰
り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
また、本明細書にて用いる第１、第２、第３などの用語は、構成要素の混同を避けるた
めに付したものであり、数的に限定するものではない。そのため、例えば、「第１の」を
「第２の」または「第３の」などと適宜置き換えて説明することができる。
また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場
合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレ
イン」の用語は、入れ替えて用いることができるものとする。
また、電圧とは２点間における電位差のことをいい、電位とはある一点における静電場
の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。た
だし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差
のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多
い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし
、電圧を電位と読み替えてもよいこととする。
なお、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。
図１（Ａ）は、ＦＦＳモードの液晶表示装置に含まれる表示部の一画素１０３の上面図
であり、図１（Ｂ）は図１（Ａ）の一点鎖線Ａ－Ｂの断面図である。また、図１（Ａ）に
おいて、基板１、絶縁膜３、絶縁膜８、絶縁膜６０、基板６１、遮光膜６２、着色膜６３
、絶縁膜６４、絶縁膜６５、及び液晶層６６を省略する。
図１に示すように、ＦＦＳモードの液晶表示装置は、アクティブマトリクス型の液晶表
示装置であり、表示部に設けられる画素１０３ごとにトランジスタ１０２及び画素電極５
を有する。
図１（Ｂ）に示すように、液晶表示装置は、基板１上のトランジスタ１０２と、トラン
ジスタ１０２に接続される画素電極５と、トランジスタ１０２及び画素電極５に接する絶
縁膜８と、絶縁膜８に接するコモン電極９と、絶縁膜８及びコモン電極９に接し、且つ配
向膜として機能する絶縁膜６０と、を有する。
また、基板６１に接する遮光膜６２及び着色膜６３と、基板６１、遮光膜６２、及び着
色膜６３に接する絶縁膜６４と、絶縁膜６４に接し、且つ配向膜として機能する絶縁膜６
５とを有する。また、絶縁膜６０及び絶縁膜６５の間に液晶層６６を有する。なお、図示
しないが、基板１及び基板６１の外側に偏光板が設けられる。
トランジスタ１０２は、順スタガ型、逆スタガ型、コプレナー型等のトランジスタを適
宜用いることができる。また、トランジスタ１０２は、半導体膜をゲート絶縁膜及びゲー
ト電極でコの字型に囲うＦｉｎ型のトランジスタを用いることができる。また、逆スタガ
型の場合、チャネルエッチ構造、チャネル保護構造等を適宜用いることができる。
本実施の形態に示すトランジスタ１０２は、逆スタガ型であり、且つチャネルエッチ構
造のトランジスタである。トランジスタ１０２は、基板１上の、ゲート電極として機能す
る導電膜２と、基板１及び導電膜２上のゲート絶縁膜として機能する絶縁膜３と、絶縁膜
３を介して導電膜２と重なる半導体膜４と、半導体膜４と接する導電膜６及び導電膜７と
、を有する。なお、導電膜２は、ゲート電極と共に、走査線として機能する導電膜として
機能する。即ち、ゲート電極は走査線の一部である。また、導電膜６は、ソース電極極及
びドレイン電極の一方と共に、信号線として機能する導電膜として機能する。即ち、ソー
ス電極及びドレイン電極の一方は、信号線の一部である。また、導電膜７はソース電極及
びドレイン電極の他方として機能する。これらのため、トランジスタ１０２は、走査線と
して機能する導電膜２及び信号線として機能する導電膜６と電気的に接続される。なお、
ここでは、導電膜２は、ゲート電極と共に走査線として機能するが、ゲート電極及び走査
線を、別々に形成してもよい。また、導電層６は、ソース電極及びドレイン電極の一方、
並びに信号線として機能するが、ソース電極及びドレイン電極の一方、並びに信号線を、
別々に形成してもよい。
なお、トランジスタ１０２において、半導体膜４は、シリコン、シリコンゲルマニウム
、酸化物半導体等の半導体材料を適宜用いることができる。また、半導体膜４は適宜、非
晶質構造、微結晶構造、多結晶構造、単結晶構造等とすることができる。
また、ゲート絶縁膜として機能する絶縁膜３上に画素電極５を有する。画素電極は、導
電膜７と接続される。すなわち、画素電極５はトランジスタ１０２と電気的に接続される
。
図１（Ａ）に示すように、画素電極５は、画素１０３において、矩形状である。また、
本実施の形態に示す表示装置は、アクティブマトリクス型の液晶表示装置であるため、画
素電極５がマトリクス状に配置される。画素電極５及びコモン電極９は透光性を有する膜
で形成される。
なお、画素電極５の形状は、矩形状に限定されず、画素１０３の形状に合わせて適切な
形状とすることができる。なお、画素電極５は、画素１０３において、走査線として機能
する導電膜２及び信号線として機能する導電膜６に囲まれる領域において、広く形成され
ることが好ましい。この結果、画素１０３における開口率を高めることができる。
トランジスタ１０２及び画素電極５上に絶縁膜８を有する。ここでは、絶縁膜８として
、トランジスタ１０２を覆い、且つ画素電極５の一部を露出する開口部（図１（Ａ）に示
す一点鎖線１０）を有する絶縁膜８ａと、絶縁膜８ａ及び画素電極５上の絶縁膜８ｂとを
示す。なお、絶縁膜８として、絶縁膜８ａ及び絶縁膜８ｂの代わりに、絶縁膜８ｂのみを
設けてもよく、または平坦性を有する絶縁膜を設けてもよい。
コモン電極９の上面形状は、ジグザグ状であってもよい。また、コモン電極９において
、ジグザグ状の繰り返し単位が繰り返す方向をコモン電極９の延伸方向とすると、信号線
として機能する導電膜６の延伸方向とコモン電極９の延伸方向が交差する。
また、コモン電極９の上面形状は、波状であってもよい。また、コモン電極９において
、波状の繰り返し単位が繰り返す方向をコモン電極９の延伸方向とすると、信号線として
機能する導電膜６の延伸方向とコモン電極９の延伸方向が交差する。
コモン電極９の延伸方向及び信号線として機能する導電膜６の延伸方向が交差する角度
は、４５°以上１３５°以下が好ましい。上記範囲の角度で交差することで、ちらつきを
低減することが可能である。
また、一つの画素において、コモン電極９が縞状である。画素電極５に電圧が印加され
ると、画素電極５及びコモン電極９の間において、図１（Ｂ）の破線矢印で示すように、
放物線状の電界が発生する。この結果、液晶層６６に含まれる液晶分子を配向させること
ができる。
また、ｍ行ｎ列の画素に設けられる画素電極は、ｎ列目の信号線として機能する導電膜
、及びｎ＋１列目の信号線として機能する導電膜の間に配置する。該画素電極及びｎ列目
の信号線として機能する導電膜の間、並びに該画素電極及びｎ＋１列目の信号線として機
能する導電膜の間、それぞれにおいてコモン電極９の屈曲点を有することが好ましい。こ
の結果、コモン電極９が、各列における信号線として機能する導電膜６と交差する方向が
、平行または略平行となる。また、各画素において、コモン電極９が、画素電極５と交差
する方向が、平行または略平行となる。この結果、各画素におけるコモン電極９の形状が
同じ形状または略同じ形状となるため、画素ごとにおける液晶分子の配向むらを低減する
ことができる。
ここで、コモン電極９の平面形状の詳細について、図２（Ａ）を用いて説明する。図２
は、信号線として機能する導電膜６及び画素電極５の近傍における上面拡大図である。
コモン電極９は、第１の領域９ａ及び第２の領域９ｂを有する。一つの画素において第
１の領域９ａ及び第２の領域９ｂはそれぞれ複数設けられる。また、一つの画素において
複数の第１の領域９ａは平行または略平行である。また、一つの画素において複数の第２
の領域９ｂは平行または略平行である。コモン電極９は、第１の領域９ａ及び第２の領域
９ｂが接続部９ｃで接続している。第１の領域９ａの一部が、信号線として機能する導電
膜６と重なり、第２の領域９ｂの一部が画素電極５と重なる。また、平面形状において、
接続部９ｃが信号線として機能する導電膜６と画素電極５との間に位置する。なお、接続
部９ｃは、画素電極５の端部及び信号線として機能する導電膜６の端部の一以上と重なっ
てもよい。また、第１の領域９ａ及び第２の領域９ｂが、信号線として機能する導電膜６
と交差する方向に交互に配置されている。
また、第１の領域９ａは第１の方向９ｄに延伸し、第２の領域９ｂは第２の方向９ｅに
延伸する。第１の方向９ｄ及び第２の方向９ｅは異なる方向であり、交差する。
また、コモン電極９は、平面形状において、屈曲点９ｆが信号線として機能する導電膜
６と画素電極５の間に位置する。なお、屈曲点９ｆは、画素電極５の端部及び信号線とし
て機能する導電膜６の端部の一以上と重なってもよい。
第１の領域９ａ及び第２の領域９ｂがなす角度、すなわち第１の方向９ｄ及び第２の方
向９ｅのなす角度、さらに言い換えると屈曲点９ｆの角度θ１は、９０°より大きく１８
０°未満、好ましく１３５°より大きく１８０°未満である。
また、第１の領域９ａと信号線として機能する導電膜６の垂線（図２（Ａ）において破
線で示す。）とのなす角度、すなわち第１の領域９ａの延伸方向と信号線として機能する
導電膜６の垂線とのなす角度、さらに言い換えると、屈曲点９ｆでの第１の領域９ａと信
号線として機能する導電膜６の垂線とのなす角度θ２は、０°より大きく９０°未満、好
ましくは０°より大きく４５°未満である。
角度θ１及びθ２を上記範囲とすることで、第１の領域９ａに設けられる液晶分子と、
第２の領域９ｂに設けられる液晶分子のそれぞれの電圧印加時の配向方向を異ならせるこ
とが可能である。配向方向が異なることで、配線電位により生じた第１の領域９ａの配向
状態と、第２の領域９ｂに生じた配向状態が影響しにくくなる。即ち、第２の領域９ｂに
生じた配向状態は、配線電位により生じた第１の領域９ａの配向状態の影響を受けにくい
。従って信号線として機能する導電膜６及びコモン電極９の間で発生する電界の影響を、
画素電極５が受けにくくすることが可能であり、ちらつきの抑制効果が得られる。
コモン電極９を縞状とし、且つ角度θ２を上記範囲することで、信号線として機能する
導電膜６と交差する方向に、コモン電極９が延伸する。よって、信号線として機能する導
電膜６と重なる面積が低減され、コモン電極９と導電膜７との間の寄生容量を低減するこ
とができる。また、θ２を４５°以上とすると、コモン電極９の幅が狭くなり、コモン電
極９の抵抗が高まるため、θ２は４５°未満であるとより好ましい。
また、角度θ１及び角度θ２の和は１３５°以上１８０°未満である。
角度θ１及び角度θ２の和を上記範囲とすることで、コモン電極９の第１の領域９ａは
、各列における信号線として機能する導電膜６と交差する方向が平行または略平行となる
。また、各画素において、コモン電極９の第２の領域９ｂは、画素電極５と交差する方向
が平行または略平行となる。この結果、各画素におけるコモン電極９の形状が同じ形状と
なるため、画素ごとにおける液晶分子の配向むらを低減することができる。
なお、画素電極５及びコモン電極９が重なる領域において、画素電極５、絶縁膜８ｂ、
及びコモン電極９が容量素子として機能する。画素電極５及びコモン電極９は透光性を有
する膜で形成されるため、開口率が高まるとともに、容量素子に蓄積される電荷容量を高
めることができる。また、画素電極５及びコモン電極９の間の絶縁膜８ｂを比誘電率の高
い材料を用いて形成することで、容量素子において、大きな電荷容量を蓄積させることが
可能である。比誘電率の高い材料としては、窒化シリコン、酸化アルミニウム、酸化ガリ
ウム、酸化イットリウム、酸化ハフニウム、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒
素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニ
ウムアルミネート（ＨｆＡｌｘＯｙＮｚ）等がある。
遮光膜６２は、ブラックマトリクスとして機能する。着色膜６３は、カラーフィルタと
して機能する。なお、着色膜６３は、必ずしも設ける必要はなく、例えば、液晶表示装置
が白黒表示の場合は、着色膜６３を設けない構成としてもよい。
着色膜６３としては、特定の波長帯域の光を透過する着色膜であればよく、例えば、赤
色の波長帯域の光を透過する赤色（Ｒ）の膜、緑色の波長帯域の光を透過する緑色（Ｇ）
の膜、青色の波長帯域の光を透過する青色（Ｂ）の膜などを用いることができる。
遮光膜６２としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜
または黒色顔料等を含んだ有機絶縁膜などを用いることができる。
絶縁膜６５は、平坦化層としての機能、または着色膜６３が含有しうる不純物を液晶素
子側へ拡散するのを抑制する機能を有する。
なお、図示しないが、基板１及び基板６１の間には、シール材が設けられており、基板
１、基板６１、及びシール材により液晶層６６を封止している。また、絶縁膜６０及び絶
縁膜６４の間に液晶層６６の厚さ（セルギャップともいう）を維持するスペーサを設けて
もよい。
次に、本実施の形態に示す液晶表示装置の駆動方法について、図２を用いて説明する。
各画素において、初期状態を黒表示とし、画素電極に電圧を印加することで白表示とす
る画素における表示素子の駆動方法、すなわちノーマリー・ブラックモードの表示素子の
駆動方法について説明する。なお、ここで、表示素子とは、画素電極５、コモン電極９、
及び液晶層６６に含まれる液晶分子のことをいう。なお、本実施の形態では、ノーマリー
・ブラックモードの駆動方法を用いて説明するが、適宜ノーマリー・ホワイトモードの駆
動方法を用いることもできる。
なお、黒表示の場合は、トランジスタをオン状態とする電圧を走査線として機能する導
電膜に印加し、信号線として機能する導電膜及びコモン電極に０Ｖ印加する。この結果、
画素電極に０Ｖ印加される。すなわち、画素電極及びコモン電極の間に電界が発生せず、
液晶分子は動作しない。
白表示の場合は、トランジスタをオン状態とする電圧を走査線として機能する導電膜に
印加し、信号線として機能する導電膜に液晶分子を動作させる電圧、たとえば６Ｖ印加し
、コモン電極に０Ｖ印加する。この結果、画素電極に６Ｖ印加される。すなわち、画素電
極及びコモン電極の間に電界が発生し、液晶分子が動作する。
また、ここでは、ネガ型の液晶材料を用いて説明するため、初期状態において、液晶分
子は信号線として機能する導電膜と平行または略平行な方向に配向させる。このように、
初期状態における液晶分子の配向を初期配向という。また、画素電極及びコモン電極間に
電圧を印加することで、基板に対して平行な面内において、液晶分子を回転動作させる。
なお、本実施の形態では、ネガ型の液晶材料を用いて説明するが、適宜ポジ型の液晶材料
を用いることもできる。
また、図１（Ｂ）に示す基板１及び基板６１の外側に偏光板が設けられる。基板１の外
側に設けられる偏光板に含まれる偏光子と、基板６１の外側に設けられる偏光板に含まれ
る偏光子が互いに直交するように配置されたクロスニコルである。このため、走査線とし
て機能する導電膜２及び信号線として機能する導電膜６と平行な方向に、液晶分子が配向
すると、偏光板において光が吸収され、黒表示となる。なお、本実施の形態では、クロス
ニコルの偏光板を用いて説明するが、適宜パラレルニコルの偏光板を用いることもできる
。
ここで、画素電極５及びコモン電極９に異なる電圧を印加した場合、信号線として機能
する導電膜６とコモン電極９との間、及び画素電極５とコモン電極９との間に生じる電界
について説明する。コモン電極９の第１の領域９ａにおいては、信号線として機能する導
電膜６とコモン電極９との間に、図２（Ｂ）の破線矢印に示す電界Ｆ１ａが発生し、コモ
ン電極９の第２の領域９ｂにおいては、画素電極５とコモン電極９との間に、破線矢印に
示す電界Ｆ１ｂが発生する。
電界Ｆ１ａ及び電界Ｆ１ｂの方位が異なる。すなわち、第１の領域９ａ及び第２の領域
９ｂにおいて電界方位のずれが生じ、さらに、該電界方位のずれが大きい。この結果、第
１の領域９ａにおける液晶分子の配向と、第２の領域９ｂにおける液晶分子の配向は、互
いに影響されにくい。
一般に、リフレッシュレートが低い液晶表示装置において、保持期間及びリフレッシュ
期間を有する。ここでは、図２（Ｄ）を用いて説明する。保持期間は、信号線として機能
する導電膜６に０Ｖまたは任意の固定の電位を印加し、画素電極５の電位を保持する期間
である。リフレッシュ期間は、信号線として機能する導電膜６に書き込み電圧を印加し、
画素電極５の電位を書き換える（リフレッシュする）期間である。このようにリフレッシ
ュ期間と保持期間では、信号線として機能する導電膜６にそれぞれ異なる電圧が印加され
る。従って、信号線として機能する導電膜６近傍の液晶分子の配向は、リフレッシュ期間
と保持期間において異なる。このため、隣接する画素に設けられた画素電極５とコモン電
極９との間で生じる電界により発生した第２の領域９ｂの液晶分子の配向状態は、リフレ
ッシュ期間と保持期間において、信号線として機能する導電膜６近傍の液晶分子から、異
なる影響を受ける。この結果、画素の透過率が変化し、ちらつきが生じる。
しかしながら、本実施の形態に示す形状のコモン電極を用いることで、図２（Ｂ）に示
すように、第１の領域９ａ及び第２の領域９ｂにおいて電界方位のずれが生じるため、信
号線として機能する導電膜６近傍の液晶分子の配向状態と、隣接する画素に設けられた画
素電極５とコモン電極９との間で生じる電界により生じた画素電極５近傍の液晶分子の配
向状態は、互いに影響されにくい。この結果、画素の透過率の変化が抑制される。この結
果、画像のちらつきを低減することが可能である。
ここで、比較例として、図２（Ｃ）に、コモン電極６９において、信号線として機能す
る導電膜６と重なる領域では、導電膜７の垂線（図２（Ｃ）において破線で示す。）と平
行に延伸する例を示す。また、コモン電極６９において、画素電極５と重なる領域は導電
膜７の垂線と所定の角度を有する。なお、コモン電極６９において、画素電極５と重なる
領域は導電膜７の垂線と平行であってもよい。
ここで、図２（Ｃ）に示す画素電極５及びコモン電極６９に異なる電圧を印加した場合
、画素電極５及びコモン電極６９の間に生じる電界について、図２（Ｄ）を用いて説明す
る。コモン電極６９において、信号線として機能する導電膜６と重なる領域では、信号線
として機能する導電膜６とコモン電極６９の間に、図２（Ｄ）の破線矢印に示す電界Ｆ２
ａが発生し、画素電極５と重なる領域では、画素電極５とコモン電極６９の間に、破線矢
印に示す電界Ｆ２ｂが発生する。
電界Ｆ２ａ及び電界Ｆ２ｂの方位が異なるが、該電界方位のずれが小さい。この結果、
信号線として機能する導電膜６と重なる領域における液晶分子は、信号線として機能する
導電膜及び隣接する画素の画素電極の電圧の影響を受けやすく、また、モノドメインとな
ってしまう。この結果、画像のちらつきが発生してしまう。特に、信号線とコモン電極が
垂直に交差する場合、液晶分子の回転方向が規定されないため、画素電極近傍の液晶分子
との配向状態は、信号線として機能する導電膜６近傍の液晶分子の影響を受けやすく、ち
らつきを生じやすい。
以上のことから、本実施の形態に示すコモン電極９のようにジグザグ状のコモン電極を
有する表示装置は、ちらつきが少なく、表示品質の優れた表示装置である。
次に、コモン電極９が縞状であることの効果について、図３を用いて説明する。
図３は、ＦＦＳモードの液晶表示装置の画素部に含まれる画素の上面図であり、隣り合
う２つの画素１０３ａ、１０３ｂを示す。
画素１０３ａは、走査線として機能する導電膜２、半導体膜４ａ、信号線として機能す
る導電膜６ａ、導電膜７ａ、画素電極５ａ、及びコモン電極９を有する。画素１０３ｂは
、走査線として機能する導電膜２、半導体膜４ｂ、信号線として機能する導電膜６ｂ、導
電膜７ｂ、画素電極５ｂ、及びコモン電極９を有する。
図３において、コモン電極９の上面形状は、ジグザグ状であり、且つ信号線として機能
する導電膜６ａ、６ｂと交差する方向に延伸している。すなわち、画素１０３ａ、１０３
ｂにまたがっている。
また、図３（Ａ）は初期状態（黒表示）を示し、図３（Ｂ）は駆動状態を示す。
図３（Ａ）及び図３（Ｂ）に示す画素１０３ａ、１０３ｂは、コモン電極９が信号線と
して機能する導電膜６ａ、６ｂと交差する方向に延伸するため、初期状態（黒表示）では
、液晶分子Ｌは、信号線として機能する導電膜６ａ、６ｂと平行または略平行な方向に配
向する。
次に、図３（Ｂ）に示すように、画素１０３ａを黒表示、画素１０３ｂを白表示とする
場合について説明する。信号線として機能する導電膜６ａ及びコモン電極９に０Ｖ印加す
る。また、信号線として機能する導電膜６ｂに６Ｖ印加する。この結果、画素１０３ｂに
おいて、画素電極５ｂに６Ｖ印加され、信号線として機能する導電膜６ｂとコモン電極９
の間に図３（Ｂ）の破線矢印に示す電界Ｆ１ａが発生し、画素電極５とコモン電極９の間
に破線矢印に示す電界Ｆ１ｂが発生する。また、該電界に合わせて液晶分子Ｌが配向する
。ここでは、液晶分子Ｌが４５°回転した状態を示す。
なお、画素１０３ａおいて、画素電極５ａが０Ｖであり、画素電極５ａの近傍に設けら
れる信号線として機能する導電膜６ｂが６Ｖである。しかしながら、信号線として機能す
る導電膜６ｂ及びコモン電極９が交差するため、画素電極５ａ及び信号線として機能する
導電膜６ｂの間に電界Ｆ３が生じる。電界Ｆ３は、液晶分子の初期配向と略垂直な方向で
ある。ここでは、ネガ型液晶材料を用いているため、電界Ｆ３が発生しても液晶分子Ｌが
動作しにくく、チラツキを抑制することができる。
以上のことから、本実施の形態に示すコモン電極を有する液晶表示装置において、信号
線として機能する導電膜とコモン電極との間で生じる電界と、画素電極とコモン電極との
間で生じる電界との間で、方位ずれが生じ、且つそのずれの角度が大きい。このため、信
号線として機能する導電膜の近傍に設けられた液晶分子は、隣接する画素の画素電極及び
信号線として機能する導電膜の電圧の影響を受けにくく、液晶分子の配向乱れを低減する
ことができる。
また、リフレッシュレートが低い液晶表示装置において、保持期間であっても、信号線
として機能する導電膜６近傍の液晶分子の配向は、隣接する画素に設けられた画素電極と
コモン電極との間で生じる電界の影響を受けにくい。この結果、保持期間において、画素
の透過率を維持することが可能であり、ちらつきを低減することができる。
また、信号線として機能する導電膜と交差する方向に延伸したコモン電極を設けること
で、光漏れが少なく、液晶表示装置のコントラストを高めることができる。
また、本実施の形態に示すコモン電極は、基板上において全面に形成されない。このた
め、信号線として機能する導電膜と重なる領域を減らすことが可能であり、信号線として
機能する導電膜とコモン電極の間に発生する寄生容量を低減することが可能である。この
結果、大面積基板を用いて形成される表示装置において、配線遅延を低減することが可能
である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
＜変形例１＞
図１に示す液晶表示装置の変形例について、図４を用いて説明する。図４に示す液晶表
示装置は、基板６１において、導電膜６７を有することを特徴とする。具体的には、絶縁
膜６４及び絶縁膜６５の間に導電膜６７を有する。
導電膜６７は、透光性を有する導電膜を用いて形成する。また、導電膜６７は、コモン
電極９と同電位とすることが好ましい。すなわち、導電膜６７は共通電位が印加されるこ
とが好ましい。
導電膜６に液晶分子を駆動する電圧が印加された場合、導電膜６とコモン電極９の間に
電界が発生してしまう。該電界は縦電界である。ＦＦＳモードでは、横電界により基板平
行方向において液晶分子が配向する。しかしながら、縦電界が生じると、この電界の影響
を受け、導電膜６とコモン電極９の間の液晶分子が、基板垂直方向に配向してしまい、ち
らつきが生じる。
しかしながら、液晶層６６を介してコモン電極９と対向する側に導電膜６７を設け、コ
モン電極９及び導電膜６７を同電位とすることで、導電膜６とコモン電極９の間における
電界による液晶分子の、基板垂直方向の配向変化を抑制することが可能であり、該領域に
おける液晶分子の配向状態が安定する。この結果、ちらつきを低減できる。
＜変形例２＞
図６に示すコモン電極２９は、第１の領域と第２の領域が接続している。第１の領域は
、縞状であり、ジグザグ状に屈曲しており、信号線として機能する導電膜２１ａの延伸方
向と交差する領域である。第２の領域は、信号線として機能する導電膜２１ａと平行また
は略平行な方向に延伸している領域である。図６に示すコモン電極２９は、信号線として
機能する導電膜２１ａと重ならないため、コモン電極２９の寄生容量を低減することがで
きる。
しかしながら、第２の領域は、表示領域として寄与しない。このため、画素１０３ａ、
１０３ｂ、１０３ｃの面積が狭くなり、開口率が低減する。
そこで、図２８に示すコモン電極２９のように、第１の領域と接続される第２の領域を
信号線として機能する導電膜２１ａ上に設けることで、画素１０３ｄ、１０３ｅ、１０３
ｆの面積を広くすることができる。なお、第２の領域は、信号線として機能する導電膜２
１ａと平行または略平行な方向に延伸せず、導電膜２１ａの一部と重なる。よって、信号
線として機能する導電膜２１ａとコモン電極２９との間に発生する寄生容量を低減しつつ
、画素の面積及び画素の開口率を低減することができる。なお、図２８に示す画素におい
て、開口率を５０％以上、一例としては５０．８％とすることができる。
なお、図２８に示すコモン電極２９において、第２の領域は、規則的に第１の領域と結
合しているが、ランダムに第１の領域と結合してもよい。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。
また、本実施の形態では、トランジスタに含まれる半導体膜として酸化物半導体膜を用い
て説明する。
図５（Ａ）に示す表示装置は、画素部１０１と、走査線駆動回路１０４と、信号線駆動
回路１０６と、各々が平行または略平行に配設され、且つ走査線駆動回路１０４によって
電位が制御されるｍ本の走査線として機能する導電膜１０７と、各々が平行または略平行
に配設され、且つ信号線駆動回路１０６によって電位が制御されるｎ本の信号線として機
能する導電膜１０９と、を有する。さらに、画素部１０１はマトリクス状に配設された複
数の画素１０３を有する。また、信号線として機能する導電膜１０９に沿って、各々が平
行または略平行に配設されたコモン線１１５を有する。また、走査線駆動回路１０４及び
信号線駆動回路１０６をまとめて駆動回路部という場合がある。
各走査線として機能する導電膜１０７は、画素部１０１においてｍ行ｎ列に配設された
画素１０３のうち、いずれかの行に配設されたｎ個の画素１０３と電気的に接続される。
また、各信号線として機能する導電膜１０９は、ｍ行ｎ列に配設された画素１０３のうち
、いずれかの列に配設されたｍ個の画素１０３に電気的と接続される。ｍ、ｎは、ともに
１以上の整数である。また、各コモン線１１５は、ｍ行ｎ列に配設された画素１０３のう
ち、いずれかの列に配設されたｍ個の画素１０３と電気的に接続される。
図５（Ｂ）は、図５（Ａ）に示す表示装置の画素１０３に用いることができる回路構成
の一例を示している。
図５（Ｂ）に示す画素１０３は、液晶素子１２１と、トランジスタ１０２と、容量素子
１０５と、を有する。
液晶素子１２１の一対の電極の一方は、トランジスタ１０２と接続し、電位は、画素１
０３の仕様に応じて適宜設定される。液晶素子１２１の一対の電極の他方は、コモン線１
１５と接続し、電位は共通の電位（コモン電位）が与えられる。液晶素子１２１は、トラ
ンジスタ１０２に書き込まれるデータにより、液晶分子の配向状態が制御される。
なお、液晶素子１２１は、液晶分子の光学的変調作用によって光の透過または非透過を
制御する素子である。なお、液晶分子の光学的変調作用は、液晶分子にかかる電界（横方
向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素
子１２１としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモト
ロピック液晶、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子１２１を有する表示装置の駆動方法としては、ＦＦＳモードを用いる。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶材料とカイラル剤とを含む液晶組
成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以
下と短く、光学的等方性であるため、配向処理が不要であり、かつ視野角依存性が小さい
。
図５（Ｂ）に示す画素１０３の構成において、トランジスタ１０２のソース電極及びド
レイン電極の一方は、信号線として機能する導電膜１０９に電気的に接続され、他方は液
晶素子１２１の一対の電極の他方に電気的に接続される。また、トランジスタ１０２のゲ
ート電極は、走査線として機能する導電膜１０７に電気的に接続される。トランジスタ１
０２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制
御する機能を有する。
図５（Ｂ）に示す画素１０３の構成において、容量素子１０５の一対の電極の一方は、
トランジスタ１０２に接続される。容量素子１０５の一対の電極他方は、コモン線１１５
に電気的に接続される。コモン線１１５の電位の値は、画素１０３の仕様に応じて適宜設
定される。容量素子１０５は、書き込まれたデータを保持する保持容量としての機能を有
する。なお、本実施の形態において、容量素子１０５の一対の電極の一方は、液晶素子１
２１の一対の電極の一方の一部または全部である。また、容量素子１０５の一対の電極の
他方は、液晶素子１２１の一対の電極の他方の一部または全部である。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、複数
の画素１０３ａ乃至１０３ｃの上面図を図６に示す。
図６において、走査線として機能する導電膜１３は、信号線として機能する導電膜に略
直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜
２１ａは、走査線として機能する導電膜に略直交する方向（図中上下方向）に延伸して設
けられている。なお、走査線として機能する導電膜１３は、走査線駆動回路１０４（図５
を参照。）と電気的に接続されており、信号線として機能する導電膜２１ａは、信号線駆
動回路１０６（図５を参照。）に電気的に接続されている。
トランジスタ１０２は、走査線として機能する導電膜及び信号線として機能する導電膜
が交差する領域に設けられている。トランジスタ１０２は、ゲート電極として機能する導
電膜１３、ゲート絶縁膜（図６に図示せず。）、ゲート絶縁膜上に形成されたチャネル領
域が形成される酸化物半導体膜１９ａ、ソース電極及びドレイン電極として機能する導電
膜２１ａ、２１ｂにより構成される。なお、導電膜１３は、走査線として機能する導電膜
としても機能し、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のゲート電
極として機能する。また、導電膜２１ａは、信号線として機能する導電膜としても機能し
、酸化物半導体膜１９ａと重畳する領域がトランジスタ１０２のソース電極またはドレイ
ン電極として機能する。また、図６において、走査線として機能する導電膜は、上面形状
において端部が酸化物半導体膜１９ａの端部より外側に位置する。このため、走査線とし
て機能する導電膜はバックライトなどの光源からの光を遮る遮光膜として機能する。この
結果、トランジスタに含まれる酸化物半導体膜１９ａに光が照射されず、トランジスタの
電気特性の変動を抑制することができる。
また、導電膜２１ｂは、画素電極１９ｂと電気的に接続されている。また、画素電極１
９ｂ上において、絶縁膜を介してコモン電極２９が設けられている。画素電極１９ｂ上に
設けられる絶縁膜において、一点鎖線で示す開口部４０が設けられている。開口部４０に
おいて、画素電極１９ｂは、窒化物絶縁膜（図６に図示せず。）と接する。
コモン電極２９は、信号線として機能する導電膜と交差する方向に延伸した縞状の領域
（第１の領域）を有する。また、該縞状の領域（第１の領域）は、信号線として機能する
導電膜と平行または略平行な方向に延伸した領域（第２の領域）と接続される。このため
、画素において、縞状の領域（第１の領域）を有するコモン電極２９は、各領域が同電位
である。
容量素子１０５は、画素電極１９ｂ、及びコモン電極２９が重なる領域で形成される。
画素電極１９ｂ及びコモン電極２９は透光性を有する。即ち、容量素子１０５は透光性を
有する。
図６に示すように、本実施の形態に示す液晶表示装置は、ＦＦＳモードの液晶表示装置
であり、さらに、信号線として機能する導電膜と交差する方向に延伸した縞状の領域を有
するコモン電極が設けられるため、コントラストの優れた表示装置を作製することができ
る。
また、容量素子１０５は透光性を有するため、画素１０３内に容量素子１０５を大きく
（大面積に）形成することができる。従って、開口率を高めつつ、代表的には５０％以上
、好ましくは６０％以上とすることが可能であると共に、電荷容量を増大させた表示装置
を得ることができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、
画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装
置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態
に示す容量素子１０５は透光性を有するため、当該容量素子を画素に設けることで、各画
素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密
度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、更には５００ｐｐｉ以上である高解
像度の表示装置に好適に用いることができる。
また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況
において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることがで
きる。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回
数を削減することが可能であり、消費電力を低減することができる。また、本実施の形態
に示す構造により、高解像度の表示装置においても、開口率を高めることができるため、
バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減
することができる。
なお、本発明の実施形態の一態様の上面図は、これに限定されない。様々な構成をとる
ことができる。例えば、図２８のように、コモン電極２９において、接続領域（第２の領
域）が各信号線として機能する導電膜上に形成されてもよい。
次いで、図６の一点鎖線Ａ－Ｂ、Ｃ－Ｄにおける断面図を図７に示す。図７に示すトラ
ンジスタ１０２は、チャネルエッチ型のトランジスタである。なお、一点鎖線Ａ－Ｂは、
トランジスタ１０２のチャネル長方向、及び容量素子１０５の断面図であり、Ｃ－Ｄにお
ける断面図は、トランジスタ１０２のチャネル幅方向の断面図である。
図７に示すトランジスタ１０２は、シングルゲート構造のトランジスタであり、基板１
１上に設けられるゲート電極として機能する導電膜１３を有する。また、基板１１及びゲ
ート電極として機能する導電膜１３上に形成される窒化物絶縁膜１５と、窒化物絶縁膜１
５上に形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶縁膜１７を介して
、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半導体
膜１９ａに接する、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂと
を有する。また、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及びソース電極及びドレイ
ン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３が形成され、酸化
物絶縁膜２３上には酸化物絶縁膜２５が形成される。窒化物絶縁膜１５、酸化物絶縁膜２
３、酸化物絶縁膜２５、導電膜２１ｂ上には窒化物絶縁膜２７が形成される。また、画素
電極１９ｂが、酸化物絶縁膜１７上に形成される。画素電極１９ｂは、ソース電極及びド
レイン電極として機能する導電膜２１ａ、２１ｂの一方、ここでは導電膜２１ｂに接続さ
れる。また、コモン電極２９が、窒化物絶縁膜２７上に形成される。
また、画素電極１９ｂと、窒化物絶縁膜２７と、コモン電極２９とが重なる領域が容量
素子１０５として機能する。
なお、本発明の実施形態の一態様の断面図は、これに限定されない。様々な構成をとる
ことができる。例えば、画素電極１９ｂは、スリットを有してもよい。または、画素電極
１９ｂは櫛歯形状でもよい。その場合の断面図の例を、図８に示す。または、図９に示す
ように、窒化物絶縁膜２７の上に、絶縁膜２６ｂが設けられてもよい。例えば、絶縁膜２
６ｂとして、有機樹脂膜を設けてもよい。これにより、絶縁膜２６ｂの表面を平坦にする
ことができる。つまり、絶縁膜２６ｂは、一例としては、平坦化膜としての機能を有する
ことができる。または、コモン電極２９と、導電膜２１ｂとが重なるようにして、容量素
子１０５ｂを形成してもよい。その場合の断面図の例を、図２２、図２３に示す。このよ
うな構成とすることにより、容量素子１０５ｂを画素電極の電位を保持する容量素子とし
て機能させることができる。したがって、このような構成とすることにより、容量素子の
電荷容量を増やすことができる。
以下に、表示装置の構成の詳細について説明する。
基板１１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の
耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サフ
ァイア基板等を、基板１１として用いてもよい。また、シリコンや炭化シリコンなどを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１１として用いてもよい。なお、基板１１として、ガラス基板を用いる
場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍ
ｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍ
ｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型
の表示装置を作製することができる。
また、基板１１として、可撓性基板を用い、可撓性基板上に直接、トランジスタ１０２
を形成してもよい。または、基板１１とトランジスタ１０２の間に剥離層を設けてもよい
。剥離層は、その上に表示装置を一部あるいは全部完成させた後、基板１１より分離し、
他の基板に転載するのに用いることができる。その際、トランジスタ１０２は耐熱性の劣
る基板や可撓性の基板にも転載できる。
ゲート電極として機能する導電膜１３は、アルミニウム、クロム、銅、タンタル、チタ
ン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分と
する合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。ま
た、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いても
よい。また、ゲート電極として機能する導電膜１３は、単層構造でも、二層以上の積層構
造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアル
ミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チ
タン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン
膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタ
ン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する
三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデ
ン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、
もしくは窒化膜を用いてもよい。
また、ゲート電極として機能する導電膜１３は、インジウム錫酸化物、酸化タングステ
ンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタン
を含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物
、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用する
こともできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とする
こともできる。
窒化物絶縁膜１５は、酸素の透過性の低い窒化物絶縁膜を用いることが可能である。更
には、酸素、水素、及び水の透過性の低い窒化物絶縁膜を用いることが可能である。酸素
の透過性の低い窒化物絶縁膜、酸素、水素、及び水の透過性の低い窒化物絶縁膜としては
、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜
等がある。また、酸素の透過性の低い窒化物絶縁膜、酸素、水素、及び水の透過性の低い
窒化物絶縁膜の代わりに、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム
膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウ
ム膜、酸化窒化ハフニウム膜等の酸化物絶縁膜を用いることができる。
窒化物絶縁膜１５の厚さは、５ｎｍ以上１００ｎｍ以下、より好ましくは２０ｎｍ以上
８０ｎｍ以下とするとよい。
酸化物絶縁膜１７は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸
化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ－Ｚｎ系金属酸化物などを用
いればよく、積層または単層で設ける。
また、酸化物絶縁膜１７として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加
されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアル
ミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどの比誘電率の
高い材料を用いることでトランジスタのゲートリークを低減できる。
酸化物絶縁膜１７の厚さは、５ｎｍ以上４００ｎｍ以下、より好ましくは１０ｎｍ以上
３００ｎｍ以下、より好ましくは５０ｎｍ以上２５０ｎｍ以下とするとよい。
酸化物半導体膜１９ａは、代表的には、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－
Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）がある。
なお、酸化物半導体膜１９ａがＩｎ－Ｍ－Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和
を１００ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は好ましくはＩｎが２５ａｔ
ｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏ
ｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
酸化物半導体膜１９ａは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以
上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半
導体を用いることで、トランジスタ１０２のオフ電流を低減することができる。
酸化物半導体膜１９ａの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１
００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
酸化物半導体膜１９ａがＩｎ－Ｍ－Ｚｎ酸化物膜（ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、
Ｌａ、Ｃｅ、またはＮｄ）の場合、Ｉｎ－Ｍ－Ｚｎ酸化物膜を成膜するために用いるスパ
ッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ま
しい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚ
ｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ま
しい。なお、成膜される酸化物半導体膜１９ａの原子数比はそれぞれ、誤差として上記の
スパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動
を含む。
酸化物半導体膜１９ａとしては、キャリア密度の低い酸化物半導体膜を用いる。例えば
、酸化物半導体膜１９ａは、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１
×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好まし
くは１×１０１１個／ｃｍ３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、酸化物半導体膜１９ａのキャリア密度や不純
物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとする
ことが好ましい。
なお、酸化物半導体膜１９ａとして、不純物濃度が低く、欠陥準位密度の低い酸化物半
導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することがで
き好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損量の少ない）
ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真
性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることが
できる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジス
タは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になること
が少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準
位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実
質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が１×
１０６μｍでチャネル長Ｌが１０μｍの素子であっても、ソース電極とドレイン電極間の
電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流が、半導体パラメータ
アナライザの測定限界以下、すなわち１×１０－１３Ａ以下という特性を得ることができ
る。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性
の変動が小さく、信頼性の高いトランジスタとなる。不純物としては、水素、窒素、アル
カリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、
酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損が形成される。当該酸素欠
損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部
が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある
。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性
となりやすい。
このため、酸化物半導体膜１９ａは酸素欠損と共に、水素ができる限り低減されている
ことが好ましい。具体的には、酸化物半導体膜１９ａにおいて、二次イオン質量分析法（
ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により
得られる水素濃度を、５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａ
ｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１
×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以
下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
酸化物半導体膜１９ａにおいて、第１４族元素の一つであるシリコンや炭素が含まれる
と、酸化物半導体膜１９ａにおいて酸素欠損が増加し、ｎ型化してしまう。このため、酸
化物半導体膜１９ａにおけるシリコンや炭素の濃度（二次イオン質量分析法により得られ
る濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ
／ｃｍ３以下とする。
また、酸化物半導体膜１９ａにおいて、二次イオン質量分析法により得られるアルカリ
金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましく
は２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、
酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増
大してしまうことがある。このため、酸化物半導体膜１９ａのアルカリ金属またはアルカ
リ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜１９ａに窒素が含まれていると、キャリアである電子が生じ、キ
ャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用
いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜にお
いて、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法
により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい
。
また、酸化物半導体膜１９ａは、例えば非単結晶構造でもよい。非単結晶構造は、例え
ば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ－Ｃｒｙｓｔａｌｌｉｎｅ
Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、また
は非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、Ｃ
ＡＡＣ－ＯＳは最も欠陥準位密度が低い。
酸化物半導体膜１９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は
、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物
膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１９ａが、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の二種以上の領域を有する混合膜であってもよ
い。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡ
ＡＣ－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合
がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の
領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を
有する場合がある。
画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜を加工し
て形成される。このため、画素電極１９ｂは、酸化物半導体膜１９ａと同様の金属元素を
有する膜である。また、酸化物半導体膜１９ａと同様の結晶構造、または異なる結晶構造
を有する膜である。しかしながら、酸化物半導体膜１９ａと同時に形成された酸化物半導
体膜に、不純物または酸素欠損を有せしめることで、導電性を有する膜となり、画素電極
１９ｂとして機能する。酸化物半導体膜に含まれる不純物としては、水素がある。なお、
水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ
金属、アルカリ土類金属等が含まれていてもよい。または、画素電極１９ｂは、酸化物半
導体膜１９ａと同時に形成された膜であり、プラズマダメージ等により酸素欠損が形成さ
れ、導電性が高められた膜である。または、画素電極１９ｂは、酸化物半導体膜１９ａと
同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠
損が形成され、導電性が高められた膜である。
このため、酸化物半導体膜１９ａ及び画素電極１９ｂは共に、酸化物絶縁膜１７上に形
成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜１９ａと比較して、画素
電極１９ｂの不純物濃度が高い。例えば、酸化物半導体膜１９ａに含まれる水素濃度は、
５×１０１９ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下
、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏ
ｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、画素
電極１９ｂ含まれる水素濃度は、８×１０１９以上、好ましくは１×１０２０ａｔｏｍｓ
／ｃｍ３以上、より好ましくは５×１０２０以上である。また、酸化物半導体膜１９ａと
比較して、画素電極１９ｂに含まれる水素濃度は２倍以上、好ましくは１０倍以上である
。
また、酸化物半導体膜１９ａと同時に形成された酸化物半導体膜をプラズマに曝すこと
により、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、
酸化物半導体膜上に、プラズマＣＶＤ法またはスパッタリング法で膜を成膜すると、酸化
物半導体膜がプラズマに曝され、酸素欠損が生成される。または、酸化物絶縁膜２３及び
酸化物絶縁膜２５を形成するためのエッチング処理において酸化物半導体膜がプラズマに
曝されることで、酸素欠損が生成される。または、酸化物半導体膜が、酸素及び水素の混
合ガス、水素、希ガス、アンモニア等のプラズマに曝されることで、酸素欠損が生成され
る。この結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜となり、画素電極
１９ｂとして機能する。
即ち、画素電極１９ｂは、導電性の高い酸化物半導体膜で形成されるともいえる。また
、画素電極１９ｂは、導電性の高い金属酸化物膜で形成されるともいえる。
また、窒化物絶縁膜２７として、窒化シリコン膜を用いる場合、窒化シリコン膜は水素
を含む。このため、窒化物絶縁膜２７の水素が酸化物半導体膜１９ａと同時に形成された
酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリア
である電子が生成される。また、窒化シリコン膜をプラズマＣＶＤ法またはスパッタリン
グ法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸
素欠損に、窒化シリコン膜に含まれる水素が入ることで、キャリアである電子が生成され
る。これらの結果、酸化物半導体膜は導電性が高くなり、画素電極１９ｂとなる。
酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り
伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、
導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。すなわ
ち、画素電極１９ｂは、酸化物導電体膜で形成されるということができる。一般に、酸化
物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、
酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該
ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を
有する。
ここで、酸化物半導体膜が酸化物導電体膜となるモデルの一について、図３９を用いて
説明する。
図３９（Ａ）に示すように、酸化物半導体膜７１が形成される。
図３９（Ｂ）に示すように、酸化物半導体膜７１に窒化物絶縁膜７３が形成される。窒
化物絶縁膜７３には水素Ｈが含まれる。窒化物絶縁膜７３が形成される際に、酸化物半導
体膜７１がプラズマに曝され、酸化物半導体膜７１に酸素欠損Ｖｏが形成される。
図３９（Ｃ）に示すように、窒化物絶縁膜７３に含まれる水素Ｈが、酸化物半導体膜７
１に拡散する。酸素欠損Ｖｏに水素Ｈが入り伝導帯近傍にドナー準位が形成される。この
結果、図３９（Ｄ）に示すように、酸化物半導体膜は導電性が高くなり、酸化物導電体膜
７５となる。また、酸化物導電体膜７５が画素電極として機能する。
画素電極１９ｂは、酸化物半導体膜１９ａより抵抗率が低い。画素電極１９ｂの抵抗率
が、酸化物半導体膜１９ａの抵抗率の１×１０－８倍以上１×１０－１倍未満であること
が好ましく、代表的には１×１０－３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましく
は、抵抗率が１×１０－３Ωｃｍ以上１×１０－１Ωｃｍ未満であるとよい。
ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂは、アルミニウム、
チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタ
ル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造ま
たは積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン
膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層す
る二層構造、銅－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタ
ン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン
膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜ま
たは銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モ
リブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重
ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブ
デン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含
む透明導電材料を用いてもよい。
酸化物絶縁膜２３または酸化物絶縁膜２５として、化学量論的組成を満たす酸素よりも
多くの酸素を含む酸化物絶縁膜を用いることが好ましい。ここでは、酸化物絶縁膜２３と
して、酸素を透過する酸化物絶縁膜を形成し、酸化物絶縁膜２５として、化学量論的組成
を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する。
酸化物絶縁膜２３は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜２
３上に設けられる、酸化物絶縁膜２５から脱離する酸素を、酸化物絶縁膜２３を介して酸
化物半導体膜１９ａに移動させることができる。また、酸化物絶縁膜２３は、後に形成す
る酸化物絶縁膜２５を形成する際の、酸化物半導体膜１９ａへのダメージ緩和膜としても
機能する。
酸化物絶縁膜２３としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ以上
５０ｎｍ以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本
明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量
が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が
多い膜を指す。
また、酸化物絶縁膜２３は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、ｇ＝２．００１に現れる信号のスピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以
下であることが好ましい。なお、ｇ＝２．００１に現れる信号はシリコンのダングリング
ボンドに由来する。これは、酸化物絶縁膜２３に含まれる欠陥密度が多いと、当該欠陥に
酸素が結合してしまい、酸化物絶縁膜２３における酸素の透過量が減少してしまうためで
ある。
また、酸化物絶縁膜２３と酸化物半導体膜１９ａとの界面における欠陥量が少ないこと
が好ましく、代表的には、ＥＳＲ測定により、酸化物半導体膜１９ａの欠陥に由来するｇ
値が１．８９以上１．９６以下に現れる信号のスピン密度が１×１０１７ｓｐｉｎｓ／ｃ
ｍ３以下、さらには検出下限以下であることが好ましい。
なお、酸化物絶縁膜２３においては、外部から酸化物絶縁膜２３に入った酸素が全て酸
化物絶縁膜２３の外部に移動する場合がある。または、外部から酸化物絶縁膜２３に入っ
た酸素の一部が、酸化物絶縁膜２３にとどまる場合もある。また、外部から酸化物絶縁膜
２３に酸素が入ると共に、酸化物絶縁膜２３に含まれる酸素が酸化物絶縁膜２３の外部へ
移動することで、酸化物絶縁膜２３において酸素の移動が生じる場合もある。
酸化物絶縁膜２３に接するように酸化物絶縁膜２５が形成されている。酸化物絶縁膜２
５は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成す
る。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸
素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜
は、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ
／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物絶縁膜
である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以
下、または１００℃以上５００℃以下の範囲が好ましい。
酸化物絶縁膜２５としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０ｎｍ
以上４００ｎｍ以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。
また、酸化物絶縁膜２５は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ測定
により、ｇ＝２．００１に現れる信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ
３未満、更には１×１０１８ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。なお、酸化
物絶縁膜２５は、酸化物絶縁膜２３と比較して酸化物半導体膜１９ａから離れているため
、酸化物絶縁膜２３より、欠陥密度が多くともよい。
窒化物絶縁膜２７は、窒化物絶縁膜１５と同様に酸素の透過性の低い窒化物絶縁膜を用
いることが可能である。更には、酸素、水素、及び水の透過性の低い窒化物絶縁膜を用い
ることが可能である。
窒化物絶縁膜２７としては、厚さが５０ｎｍ以上３００ｎｍ以下、好ましくは１００ｎ
ｍ以上２００ｎｍ以下の、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、
窒化酸化アルミニウム膜等がある。
酸化物絶縁膜２３または酸化物絶縁膜２５において、化学量論的組成を満たす酸素より
も多くの酸素を含む酸化物絶縁膜が含まれると、酸化物絶縁膜２３または酸化物絶縁膜２
５に含まれる酸素の一部を酸化物半導体膜１９ａに移動させ、酸化物半導体膜１９ａに含
まれる酸素欠損量を低減することが可能である。
酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、
しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは
、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。
トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、
または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やス
トレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大す
るという問題がある。
しかしながら、本実施の形態に示すトランジスタ１０２は、酸化物半導体膜１９ａ上に
設けられる酸化物絶縁膜２３または酸化物絶縁膜２５が、化学量論的組成を満たす酸素よ
りも多くの酸素を含む酸化物絶縁膜である。さらに、酸化物半導体膜１９ａ、酸化物絶縁
膜２３、及び酸化物絶縁膜２５を、窒化物絶縁膜１５及び酸化物絶縁膜１７で包み込む。
この結果、酸化物絶縁膜２３または酸化物絶縁膜２５に含まれる酸素が、効率よく酸化物
半導体膜１９ａに移動し、酸化物半導体膜１９ａの酸素欠損量を低減することが可能であ
る。この結果、ノーマリーオフ特性を有するトランジスタとなる。また、経時変化やスト
レス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減する
ことができる。
コモン電極２９は、透光性を有する膜、好ましくは透光性を有する導電膜を用いる。透
光性を有する導電膜は、酸化タングステンを含むインジウム酸化物膜、酸化タングステン
を含むインジウム亜鉛酸化物膜、酸化チタンを含むインジウム酸化物膜、酸化チタンを含
むインジウム錫酸化物膜、インジウム錫酸化物（以下、ＩＴＯと示す。）膜、インジウム
亜鉛酸化物膜、酸化ケイ素を添加したインジウム錫酸化物膜等がある。
コモン電極２９は、実施の形態１に示すコモン電極９と同様の形状をしており、信号線
として機能する導電膜２１ａの延伸方向とコモン電極２９の延伸方向が交差する。このた
め、信号線として機能する導電膜２１ａとコモン電極２９との間で生じる電界と、画素電
極１９ｂとコモン電極２９との間で生じる電界との間で、方位ずれが生じ、且つそのずれ
の角度が大きい。このため、信号線として機能する導電膜近傍の液晶分子の配向状態と、
隣接する画素に設けられた画素電極とコモン電極との間で生じる電界により生じた画素電
極近傍の液晶分子の配向状態とは、互いに影響されにくい。この結果、画素の透過率の変
化が抑制される。この結果、画像のちらつきを低減することが可能である。
また、リフレッシュレートが低い液晶表示装置において、保持期間であっても、信号線
として機能する導電膜２１ａ近傍の液晶分子の配向は、隣接する画素に設けられた画素電
極とコモン電極２９との間で生じる電界による画素電極近傍の液晶分子の配向状態へ影響
を与えにくい。この結果、保持期間において、画素の透過率を維持することが可能であり
、ちらつきを低減することができる。
また、コモン電極２９は、信号線として機能する導電膜２１ａと交差する方向に縞状に
延伸する領域を有する。このため、画素電極１９ｂ及び導電膜２１ａ近傍において、意図
しない液晶分子の配向を防ぐことが可能であり、光漏れを抑制することができる。この結
果、コントラストの優れた表示装置を作製することができる。
また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同
時に、画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、
コモン電極は容量素子の他方の電極として機能する。これらのため、容量素子を形成する
ために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量
素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を
高めることができる。
次に、図７に示すトランジスタ１０２及び容量素子１０５の作製方法について、図１０
乃至図１２を用いて説明する。
図１０（Ａ）に示すように、基板１１上に導電膜１３となる導電膜１２を形成する。導
電膜１２は、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学気相堆積（Ｍ
ＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法、メタル化学気相堆積法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気
相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法、パルスレーザー堆積（ＰＬＤ）法等により
形成する。有機金属化学気相堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜
（ＡＬＤ）法を用いることで、プラズマによるダメージの少ない導電膜を形成することが
できる。
ここでは、基板１１としてガラス基板を用いる。また、導電膜１２として、厚さ１００
ｎｍのタングステン膜をスパッタリング法により形成する。
次に、導電膜１２上に、第１のフォトマスクを用いたフォトリソグラフィ工程によりマ
スクを形成する。次に、該マスクを用いて導電膜１２の一部をエッチングして、図１０（
Ｂ）に示すように、ゲート電極として機能する導電膜１３を形成する。この後、マスクを
除去する。
なお、ゲート電極として機能する導電膜１３は、上記形成方法の代わりに、電解メッキ
法、印刷法、インクジェット法等で形成してもよい。
ここでは、ドライエッチング法によりタングステン膜をエッチングして、ゲート電極と
して機能する導電膜１３を形成する。
次に、図１０（Ｃ）に示すように、ゲート電極として機能する導電膜１３上に、窒化物
絶縁膜１５と、後に酸化物絶縁膜１７となる酸化物絶縁膜１６を形成する。次に、酸化物
絶縁膜１６上に、後に酸化物半導体膜１９ａ、画素電極１９ｂとなる酸化物半導体膜１８
を形成する。
窒化物絶縁膜１５及び酸化物絶縁膜１６は、スパッタリング法、化学気相堆積（ＣＶＤ
）法（有機金属化学気相堆積（ＭＯＣＶＤ）法、メタル化学気相堆積法、原子層成膜（Ａ
ＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣＶＤ）法を含む。）、蒸着法、パルスレ
ーザー堆積（ＰＬＤ）法、塗布法、印刷法等により形成する。有機金属化学気相堆積（Ｍ
ＯＣＶＤ）法、原子層成膜（ＡＬＤ）法を用いることで、プラズマによるダメージの少な
い窒化物絶縁膜１５及び酸化物絶縁膜１６を形成することができる。また、原子層成膜（
ＡＬＤ）法を用いることで、窒化物絶縁膜１５及び酸化物絶縁膜１６の被覆性を高めるこ
とが可能である。
ここでは、シラン、窒素、及びアンモニアを原料ガスとしたプラズマＣＶＤ法を用いて
、窒化物絶縁膜１５として、厚さ３００ｎｍの窒化シリコン膜を形成する。
酸化物絶縁膜１６として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコ
ン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
酸化物絶縁膜１６として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ法を用いて形成す
ることができる。
ここでは、シラン及び一酸化二窒素を原料ガスとしたプラズマＣＶＤ法を用いて、酸化
物絶縁膜１６として、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。
酸化物半導体膜１８は、スパッタリング法、化学気相堆積（ＣＶＤ）法（有機金属化学
堆積（ＭＯＣＶＤ）法、原子層成膜（ＡＬＤ）法あるいはプラズマ化学気相堆積（ＰＥＣ
ＶＤ）法を含む）、パルスレーザー蒸着法、レーザーアブレーション法、塗布法等を用い
て形成することができる。有機金属化学堆積（ＭＯＣＶＤ）法、メタル化学堆積法、原子
層成膜（ＡＬＤ）法を用いることで、プラズマによるダメージの少ない酸化物半導体膜１
８を形成することができるとともに、酸化物絶縁膜１６へのダメージを低減することがで
きる。また、原子層成膜（ＡＬＤ）法を用いることで、酸化物半導体膜１８の被覆性を高
めることが可能である。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。
スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素ガス、希ガス及び酸素の
混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素の
ガス比を高めることが好ましい。
また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい
。
高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバ
ー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスと
して用いる酸素ガスやアルゴンガスは、露点が－４０℃以下、好ましくは－８０℃以下、
より好ましくは－１００℃以下、より好ましくは－１２０℃以下にまで高純度化したガス
を用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができ
る。
ここでは、Ｉｎ－Ｇａ－Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用
いたスパッタリング法により、酸化物半導体膜として厚さ３５ｎｍのＩｎ－Ｇａ－Ｚｎ酸
化物膜を形成する。
次に、酸化物半導体膜１８上に、第２のフォトマスクを用いたフォトリソグラフィ工程
によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングするこ
とで、図１０（Ｄ）に示すような、素子分離された酸化物半導体膜１９ａ、１９ｃを形成
する。この後、マスクを除去する。
ここでは、酸化物半導体膜１８上にマスクを形成し、ウエットエッチング法により酸化
物半導体膜１８の一部を選択的にエッチングすることで、酸化物半導体膜１９ａ、１９ｃ
を形成する。
次に、図１１（Ａ）に示すように、のちに導電膜２１ａ、２１ｂとなる導電膜２０を形
成する。
導電膜２０は、導電膜１２と同様の方法を適宜用いて形成することができる。
ここでは、厚さ５０ｎｍのタングステン膜及び厚さ３００ｎｍの銅膜を順にスパッタリ
ング法により積層する。
次に、導電膜２０上に第３のフォトマスクを用いたフォトリソグラフィ工程によりマス
クを形成する。次に、該マスクを用いて導電膜２０をエッチングして、図１１（Ｂ）に示
すように、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを形成する
。この後、マスクを除去する。
ここでは、銅膜上にフォトリソグラフィ工程によりマスクを形成する。次に、当該マス
クを用いてタングステン膜及び銅膜をエッチングして、導電膜２１ａ、２１ｂを形成する
。なお、ウエットエッチング法を用いて銅膜をエッチングする。次に、ＳＦ６を用いたド
ライエッチング法により、タングステン膜をエッチングすることで、該エッチングにおい
て、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜からの銅元素の拡散が
低減され、酸化物半導体膜１９ａにおける銅濃度を低減することができる。
次に、図１１（Ｃ）に示すように、酸化物半導体膜１９ａ、１９ｃ、及び導電膜２１ａ
、２１ｂ上に、後に酸化物絶縁膜２３となる酸化物絶縁膜２２、及び後に酸化物絶縁膜２
５となる酸化物絶縁膜２４を形成する。酸化物絶縁膜２２及び酸化物絶縁膜２４は、窒化
物絶縁膜１５及び酸化物絶縁膜１６と同様の方法を適宜用いて形成することができる。
なお、酸化物絶縁膜２２を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜２
４を形成することが好ましい。酸化物絶縁膜２２を形成した後、大気開放せず、原料ガス
の流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜２４を連続的
に形成することで、酸化物絶縁膜２２及び酸化物絶縁膜２４における界面の大気成分由来
の不純物濃度を低減することができると共に、酸化物絶縁膜２４に含まれる酸素を酸化物
半導体膜１９ａに移動させることが可能であり、酸化物半導体膜１９ａの酸素欠損量を低
減することができる。
酸化物絶縁膜２２としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以
下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜
または酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２２の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
上記条件を用いることで、酸化物絶縁膜２２として酸素を透過する酸化物絶縁膜を形成
することができる。また、酸化物絶縁膜２２を設けることで、後に形成する酸化物絶縁膜
２５の形成工程において、酸化物半導体膜１９ａへのダメージ低減が可能である。
なお、酸化物絶縁膜２２は、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内にお
ける圧力を１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力
を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができ
る。
当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力
が強くなる。この結果、酸化物絶縁膜２２として、酸素が透過し、緻密であり、且つ硬い
酸化物絶縁膜、代表的には、２５℃において０．５重量％のフッ酸を用いた場合のエッチ
ング速度が１０ｎｍ／分以下、好ましくは８ｎｍ／分以下である酸化シリコン膜または酸
化窒化シリコン膜を形成することができる。
また、加熱をしながら酸化物絶縁膜２２を形成するため、当該工程において酸化物半導
体膜１９ａに含まれる水素、水等を脱離させることができる。酸化物半導体膜１９ａに含
まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜２
２の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された
水は、酸化物半導体膜から脱離する。即ち、プラズマＣＶＤ法によって酸化物絶縁膜２２
を形成することで、酸化物半導体膜１９ａに含まれる水及び水素の含有量を低減すること
ができる。
また、酸化物絶縁膜２２を形成する工程において加熱するため、酸化物半導体膜１９ａ
が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱
離量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減する
ことができる。
なお、シリコンを含む堆積性気体に対する酸化性気体量を１００倍以上とすることで、
酸化物絶縁膜２２に含まれる水素含有量を低減することが可能である。この結果、酸化物
半導体膜１９ａに混入する水素量を低減できるため、トランジスタのしきい値電圧のマイ
ナスシフトを抑制することができる。
ここでは、酸化物絶縁膜２２として、流量３０ｓｃｃｍのシラン及び流量４０００ｓｃ
ｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃と
し、２７．１２ＭＨｚの高周波電源を用いて１５０Ｗの高周波電力を平行平板電極に供給
したプラズマＣＶＤ法により、厚さ５０ｎｍの酸化窒化シリコン膜を形成する。当該条件
により、酸素が透過する酸化窒化シリコン膜を形成することができる。
酸化物絶縁膜２４としては、プラズマＣＶＤ装置の真空排気された処理室内に載置され
た基板を１８０℃以上２８０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持
し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下
、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０
．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好ましくは０．２５Ｗ／ｃｍ２以上
０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化
窒化シリコン膜を形成する。
酸化物絶縁膜２４の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用
いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、
トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素
、二酸化窒素等がある。
酸化物絶縁膜２４の成膜条件として、上記圧力の処理室において上記パワー密度の高周
波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増
加し、原料ガスの酸化が進むため、酸化物絶縁膜２４中における酸素含有量が化学量論比
よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結
合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化
学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸
化物絶縁膜を形成することができる。また、酸化物半導体膜１９ａ上に酸化物絶縁膜２２
が設けられている。このため、酸化物絶縁膜２４の形成工程において、酸化物絶縁膜２２
が酸化物半導体膜１９ａの保護膜となる。この結果、酸化物半導体膜１９ａへのダメージ
を低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜２４を形成することが
できる。
ここでは、酸化物絶縁膜２４として、流量２００ｓｃｃｍのシラン及び流量４０００ｓ
ｃｃｍの一酸化二窒素を原料ガスとし、処理室の圧力を２００Ｐａ、基板温度を２２０℃
とし、２７．１２ＭＨｚの高周波電源を用いて１５００Ｗの高周波電力を平行平板電極に
供給したプラズマＣＶＤ法により、厚さ４００ｎｍの酸化窒化シリコン膜を形成する。な
お、プラズマＣＶＤ装置は電極面積が６０００ｃｍ２である平行平板型のプラズマＣＶＤ
装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると０．２５Ｗ
／ｃｍ２である。
また、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂを形成する際
、導電膜のエッチングによって、酸化物半導体膜１９ａはダメージを受け、酸化物半導体
膜１９ａのバックチャネル（酸化物半導体膜１９ａにおいて、ゲート電極として機能する
導電膜１３と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜２
４に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで
、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。こ
れにより、酸化物半導体膜１９ａに含まれる欠陥を低減することができるため、トランジ
スタ１０２の信頼性を向上させることができる。
次に、酸化物絶縁膜２４上に、第４のフォトマスクを用いたフォトリソグラフィ工程に
よりマスクを形成する。次に、該マスクを用いて酸化物絶縁膜２２及び酸化物絶縁膜２４
の一部をエッチングして、図１１（Ｄ）に示すように、開口部４０を有する酸化物絶縁膜
２３及び酸化物絶縁膜２５を形成する。この後、マスクを除去する。
当該工程において、ドライエッチング法により、酸化物絶縁膜２２及び酸化物絶縁膜２
４をエッチングすることが好ましい。この結果、酸化物半導体膜１９ｃはエッチング処理
においてプラズマに曝されるため、酸化物半導体膜１９ｃの酸素欠損量を増加させること
が可能である。
次に、加熱処理を行う。該加熱処理の温度は、代表的には、１５０℃以上４００℃以下
、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下とする。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
加熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐ
ｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウム等）
の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水
等が含まれないことが好ましい。
当該加熱処理により、酸化物絶縁膜２５に含まれる酸素の一部を酸化物半導体膜１９ａ
に移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減することが可能である。
また、酸化物絶縁膜２３及び酸化物絶縁膜２５に水、水素等が含まれる場合であって、
窒化物絶縁膜２６が、さらに水、水素等に対するバリア性を有する場合、窒化物絶縁膜２
６を後に形成し、加熱処理を行うと、酸化物絶縁膜２３及び酸化物絶縁膜２５に含まれる
水、水素等が、酸化物半導体膜１９ａに移動し、酸化物半導体膜１９ａに欠陥が生じてし
まう。しかしながら、当該加熱により、酸化物絶縁膜２３及び酸化物絶縁膜２５に含まれ
る水、水素等を脱離させることが可能であり、トランジスタ１０２の電気特性のばらつき
を低減すると共に、しきい値電圧の変動を抑制することができる。
なお、加熱しながら酸化物絶縁膜２４を、酸化物絶縁膜２２上に形成することで、酸化
物半導体膜１９ａに酸素を移動させ、酸化物半導体膜１９ａに含まれる酸素欠損量を低減
することが可能であるため、当該加熱処理を行わなくともよい。
また、当該加熱処理は、酸化物絶縁膜２２及び酸化物絶縁膜２４を形成した後に行って
もよいが、酸化物絶縁膜２３及び酸化物絶縁膜２５を形成した後の加熱処理の方が、酸化
物半導体膜１９ｃへの酸素の移動が生じないと共に、酸化物半導体膜１９ｃが露出されて
いるため酸化物半導体膜１９ｃから酸素が脱離し、酸素欠損が形成されるため、より導電
性を有する膜を形成でき、好ましい。
ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行う。
次に、図１２（Ａ）に示すように、窒化物絶縁膜２６を形成する。
窒化物絶縁膜２６は、窒化物絶縁膜１５及び酸化物絶縁膜１６と同様の方法を適宜用い
て形成することができる。窒化物絶縁膜２６をスパッタリング法、ＣＶＤ法等により形成
することで、酸化物半導体膜１９ｃがプラズマに曝されるため、酸化物半導体膜１９ｃの
酸素欠損量を増加させることができる。
また、酸化物半導体膜１９ｃは導電性が向上し、画素電極１９ｂとなる。なお、窒化物
絶縁膜２６として、プラズマＣＶＤ法により窒化シリコン膜を形成すると、窒化シリコン
膜に含まれる水素が酸化物半導体膜１９ｃに拡散するため、画素電極１９ｂの導電性を高
めることができる。
窒化物絶縁膜２６としてプラズマＣＶＤ法で窒化シリコン膜を形成する場合、プラズマ
ＣＶＤ装置の真空排気された処理室内に載置された基板を３００℃以上４００℃以下、さ
らに好ましくは３２０℃以上３７０℃以下に保持することで、緻密な窒化シリコン膜を形
成できるため好ましい。
窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを
原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニ
アを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が
、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を
切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少
なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスに
おいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それ
ぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗
な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに
対する窒素の流量比を５以上５０以下、好ましくは１０以上５０以下とすることが好まし
い。
ここでは、プラズマＣＶＤ装置の処理室に、流量５０ｓｃｃｍのシラン、流量５０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアを原料ガスとし、処理室の圧力を
１００Ｐａ、基板温度を３５０℃とし、２７．１２ＭＨｚの高周波電源を用いて１０００
Ｗの高周波電力を平行平板電極に供給したプラズマＣＶＤ法により、窒化物絶縁膜２６と
して、厚さ５０ｎｍの窒化シリコン膜を形成する。なお、プラズマＣＶＤ装置は電極面積
が６０００ｃｍ２である平行平板型のプラズマＣＶＤ装置であり、供給した電力を単位面
積あたりの電力（電力密度）に換算すると１．７×１０－１Ｗ／ｃｍ２である。
次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、１５０℃以上４０
０℃以下、好ましくは３００℃以上４００℃以下、好ましくは３２０℃以上３７０℃以下
とする。この結果、しきい値電圧のマイナスシフトを低減することができる。また、しき
い値電圧の変動量を低減することができる。
次に、図示しないが、第５のフォトマスクを用いたフォトリソグラフィ工程により、マ
スクを形成する。次に、該マスクを用いて、窒化物絶縁膜１５、酸化物絶縁膜１６、酸化
物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜２６のそれぞれ一部をエッチングして、
窒化物絶縁膜２７を形成すると共に、導電膜１３と同時に形成された接続端子の一部を露
出する開口部を形成する。または、酸化物絶縁膜２３、酸化物絶縁膜２５、窒化物絶縁膜
２６のそれぞれ一部をエッチングして、窒化物絶縁膜２７を形成すると共に、導電膜２１
ａ、２１ｂと同時に形成された接続端子の一部を露出する開口部を形成する。
次に、図１２（Ｂ）に示すように、窒化物絶縁膜２７上に、後にコモン電極２９となる
導電膜２８を形成する。
導電膜２８は、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成する。
次に、導電膜２８上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマ
スクを形成する。次に、該マスクを用いて導電膜２８の一部をエッチングして、図１２（
Ｃ）に示すように、コモン電極２９を形成する。なお、図示しないが、コモン電極２９は
、導電膜１３と同時に形成された接続端子、または導電膜２１ａ、２１ｂと同時に形成さ
れた接続端子と接続される。この後、マスクを除去する。
以上の工程により、トランジスタ１０２を作製すると共に、容量素子１０５を作製する
ことができる。
本実施の形態に示す表示装置の素子基板は、上面形状がジグザグ状であり、且つ信号線
として機能する導電膜と交差する方向に縞状に延伸した領域を有するコモン電極が形成さ
れる。このため、コントラストの優れた表示装置を作製することができる。また、リフレ
ッシュレートが低い液晶表示装置において、ちらつきを低減することができる。
また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同
時に、画素電極が形成されるため、６枚のフォトマスクを用いてトランジスタ１０２及び
容量素子１０５を作製することが可能である。画素電極は容量素子の一方の電極として機
能する。また、コモン電極は、容量素子の他方の電極として機能する。これらのため、容
量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減で
きる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ
、画素の開口率を高めることが可能である。また、低消費電力の表示装置を作製すること
ができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
＜変形例１＞
実施の形態１に示す表示装置において、コモン電極に接続されるコモン線を設ける構造
について、図１３を用いて説明する。
図１３（Ａ）は、表示装置に含まれる画素１０３ａ乃至１０３ｃの上面図であり、図１
３（Ａ）の一点鎖線Ａ－Ｂ、Ｃ－Ｄの断面図を図１３（Ｂ）に示す。
図１３（Ａ）に示すように、コモン電極２９の上面形状は、ジグザグ状であり、信号線
として機能する導電膜２１ａの延伸方向とコモン電極２９の延伸方向が交差する。
ここで、コモン電極２９の構成を分かりやすくするため、ハッチングを用いてコモン電
極２９の形状を説明する。コモン電極２９は、左下がりハッチングで示した領域と、右下
がりハッチングで示した領域とを有する。左下がりハッチングで示した領域は、縞状の領
域（第１の領域）であり、ジグザグ状であり、信号線として機能する導電膜２１ａの延伸
方向とコモン電極２９の延伸方向が交差する。右下がりハッチングで示した領域は、縞状
の領域（第１の領域）と接続される接続領域（第２の領域）であり、信号線として機能す
る導電膜２１ａと平行または略平行な方向に延伸する。
また、コモン線２１ｃが、コモン電極２９の接続領域（第２の領域）と重なる。
コモン線２１ｃは、１画素ごとに設けてもよい。または、コモン線２１ｃは、複数の画
素ごとに設けてもよい。たとえば、図１３（Ａ）に示すように、３つの画素に対して１本
のコモン線２１ｃを設けることで、表示装置の平面においてコモン線の専有面積を低減す
ることが可能である。または、４以上の画素に対して１本のコモン線を設けてもよい。こ
の結果、画素の面積及び画素の開口率を高めることが可能である。
また、画素電極１９ｂ及びコモン電極２９が重なる領域において、画素電極１９ｂと、
コモン電極２９の接続領域（第２の領域）との間で発生する電界では、液晶分子が駆動さ
れにくい。このため、コモン電極２９の接続領域（第２の領域）において、画素電極１９
ｂと重なる領域を低減することで、液晶分子が駆動される領域を増加させることが可能と
なり、開口率を向上させることができる。例えば、図１３（Ａ）に示すように、コモン電
極２９の接続領域（第２の領域）を、画素電極１９ｂと重ならない位置に設けることで、
画素電極１９ｂとコモン電極２９の接続領域との重なる面積を低減することが可能であり
、画素の開口率を高めることが可能である。
図１３（Ｂ）に示すように、コモン線２１ｃは、信号線として機能する導電膜２１ａと
同時に形成することができる。また、コモン電極２９は、酸化物絶縁膜２３、酸化物絶縁
膜２５、及び窒化物絶縁膜２７に形成される開口部４２において、コモン線２１ｃと接続
される。
コモン電極２９を形成する材料と比較して、導電膜２１ａを形成する材料の抵抗率が低
いため、コモン電極２９及びコモン線２１ｃの抵抗を低減することが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、実施の形態２と異なる表示装置及びその作製方法について図面を参
照して説明する。本実施の形態では、高精細な表示装置に含まれるトランジスタにおいて
、光漏れを低減することが可能なソース電極及びドレイン電極を有する点が、実施の形態
２と異なる。なお、実施の形態２と重複する構成は説明を省略する。
図１４は、本実施の形態に示す表示装置の上面図である。ソース電極及びドレイン電極
の一方として機能する導電膜２１ｂの上面形状がＬ字であることを特徴とする。すなわち
、導電膜２１ｂは、走査線として機能する導電膜１３と垂直な方向に延伸する領域２１ｂ
＿１と、該導電膜１３と平行または略平行な方向に延伸する領域２１ｂ＿２とが接続した
平面形状を有し、且つ該領域２１ｂ＿２が、平面において、導電膜１３、画素電極１９ｂ
、及びコモン電極２９の一以上と重なることを特徴とする。または、導電膜２１ｂは、該
導電膜１３と平行または略平行な方向に延伸する領域２１ｂ＿２を有し、該領域２１ｂ＿
２が、平面において、導電膜１３と、画素電極１９ｂまたはコモン電極２９との間に位置
することを特徴とする。
高精細な表示装置において、画素の面積が縮小されるため、走査線として機能する導電
膜１３及びコモン電極２９の間隔が狭まる。黒表示の画素において、トランジスタがオン
状態となる電圧が、走査線として機能する導電膜１３に印加されると、黒表示の画素電極
１９ｂにおいて、画素電極及び走査線として機能する導電膜１３との間に、電界が発生し
てしまう。この結果、液晶分子が意図しない方向に回転してしまい、光漏れの原因となる
。
しかしながら、本実施の形態に示す表示装置に含まれるトランジスタにおいて、ソース
電極及びドレイン電極の一方として機能する導電膜２１ｂにおいて、導電膜１３、画素電
極１９ｂ、及びコモン電極２９の一以上と重なる領域２１ｂ＿２を有する、または、平面
において、導電膜１３と、画素電極１９ｂまたはコモン電極２９との間に位置する領域２
１ｂ＿２を有する。この結果、領域２１ｂ＿２が、走査線として機能する導電膜１３の電
界を遮蔽するため、該導電膜１３及び画素電極１９ｂの間に発生する電界を抑制すること
が可能であり、光漏れを低減することが可能である。
なお、導電膜２１ｂとコモン電極２９とが、重なるようにしてもよい。その領域は、容
量素子として機能させることが出来る。したがって、このような構成とすることにより、
容量素子の電荷容量を増やすことが出来る。その場合の例を、図２４に示す。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、実施の形態２及び実施の形態３と異なる表示装置及びその作製方法
について図面を参照して説明する。本実施の形態では、高精細な表示装置において、光漏
れを低減することが可能なコモン電極を有する点が実施の形態２と異なる。なお、実施の
形態２と重複する構成は説明を省略する。
図１５は、本実施の形態に示す表示装置の上面図である。コモン電極２９ａは、信号線
として機能する導電膜２１ａと交差する方向に延伸する縞状の領域２９ａ＿１と、該縞状
の領域と接続し、且つ走査線として機能する導電膜１３と重なる領域２９ａ＿２を有する
ことを特徴とする。
高精細な表示装置において、画素の面積が縮小されるため、走査線として機能する導電
膜１３及び画素電極１９ｂの間隔が狭まる。走査線として機能する導電膜１３に電圧が印
加されると、該導電膜１３及び画素電極１９ｂの間に電界が発生してしまう。この結果、
液晶分子が意図しない方向に動作してしまい、光漏れの原因となる。
しかしながら、本実施の形態に示す表示装置は、走査線として機能する導電膜１３と交
差する領域２９ａ＿２を有するコモン電極２９ａを有する。この結果、走査線として機能
する導電膜１３とコモン電極２９ａの間に発生する電界を抑制することが可能であり、光
漏れを低減することが可能である。
なお、導電膜２１ｂとコモン電極２９とが、重なるように形成してもよい。その領域は
、容量素子として機能させることができる。したがって、このような構成とすることによ
り、容量素子の電荷容量を増やすことが出来る。その場合の例を、図２５に示す。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、実施の形態２と異なる表示装置及びその作製方法について図面を参
照して説明する。本実施の形態では、トランジスタにおいて異なるゲート電極の間に酸化
物半導体膜が設けられている構造、即ちデュアルゲート構造のトランジスタである点が実
施の形態２と異なる。なお、実施の形態２と重複する構成は説明を省略する。
表示装置に含まれる素子基板の具体的な構成について説明する。本実施の形態に示す素
子基板は、図２６に示すように、ゲート電極として機能する導電膜１３、酸化物半導体膜
１９ａ、導電膜２１ａ、２１ｂ、及び酸化物絶縁膜２５それぞれの一部または全部に重な
るゲート電極として機能する導電膜２９ｂを有する点が実施の形態２と異なる。ゲート電
極として機能する導電膜２９ｂは、開口部４１ａ及び４１ｂにおいて、ゲート電極として
機能する導電膜１３と接続される。
次いで、図２６に示すトランジスタ１０２ａは、チャネルエッチ型のトランジスタであ
る。なお、Ａ－Ｂは、トランジスタ１０２ａのチャネル長方向、及び容量素子１０５ａの
断面図であり、Ｃ－Ｄにおける断面図は、トランジスタ１０２ａのチャネル幅方向、及び
ゲート電極として機能する導電膜１３及びゲート電極として機能する導電膜２９ｂの接続
部における断面図である。
図２６に示すトランジスタ１０２ａは、デュアルゲート構造のトランジスタであり、基
板１１上に設けられるゲート電極として機能する導電膜１３を有する。また、基板１１及
びゲート電極として機能する導電膜１３上に形成される窒化物絶縁膜１５と、窒化物絶縁
膜１５上に形成される酸化物絶縁膜１７と、窒化物絶縁膜１５及び酸化物絶縁膜１７を介
して、ゲート電極として機能する導電膜１３と重なる酸化物半導体膜１９ａと、酸化物半
導体膜１９ａに接する、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１
ｂとを有する。また、酸化物絶縁膜１７、酸化物半導体膜１９ａ、及びソース電極及びド
レイン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３が形成され、
酸化物絶縁膜２３上には酸化物絶縁膜２５が形成される。窒化物絶縁膜１５、酸化物絶縁
膜２３、酸化物絶縁膜２５、導電膜２１ｂ上には窒化物絶縁膜２７が形成される。また、
画素電極１９ｂが、酸化物絶縁膜１７上に形成される。画素電極１９ｂは、ソース電極及
びドレイン電極として機能する導電膜２１ａ、２１ｂの一方、ここでは導電膜２１ｂに接
続される。また、コモン電極２９、及びゲート電極として機能する導電膜２９ｂが窒化物
絶縁膜２７上に形成される。
Ｃ－Ｄにおける断面図に示すように、窒化物絶縁膜１５及び窒化物絶縁膜２７に設けら
れる開口部４１ａにおいて、ゲート電極として機能する導電膜２９ｂは、ゲート電極とし
て機能する導電膜１３と接続される。即ち、ゲート電極として機能する導電膜１３及びゲ
ート電極として機能する導電膜２９ｂは同電位である。
このため、トランジスタ１０２ａの各ゲート電極に同電位の電圧を印加することで、初
期特性バラつきの低減、－ＧＢＴストレス試験の劣化の抑制及び異なるドレイン電圧にお
けるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜１９ａ
においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動
量が増加する。この結果、トランジスタ１０２ａのオン電流が大きくなると共に、電界効
果移動度が高くなり、代表的には電界効果移動度が２０ｃｍ２／Ｖ・ｓ以上となる。
本実施の形態に示すトランジスタ１０２ａ上には分離された酸化物絶縁膜２３、２５が
形成される。分離された酸化物絶縁膜２３、２５が酸化物半導体膜１９ａと重畳する。ま
た、チャネル幅方向の断面図において、酸化物半導体膜１９ａの外側に酸化物絶縁膜２３
及び酸化物絶縁膜２５の端部が位置する。また、図２６に示すチャネル幅方向において、
ゲート電極として機能する導電膜２９ｂは、酸化物絶縁膜２３及び酸化物絶縁膜２５を介
して、酸化物半導体膜１９ａの側面と対向する。
エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージに
より欠陥が形成されると共に、不純物付着などにより汚染される。このため、酸化物半導
体膜の端部は、電界などのストレスが与えられることによって活性化しやすく、それによ
りｎ型（低抵抗）となりやすい。そのため、ゲート電極として機能する導電膜１３と重な
る酸化物半導体膜１９ａの端部において、ｎ型化しやすくなる。当該ｎ型化された端部が
、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂの間に設けられると
、ｎ型化された領域がキャリアのパスとなってしまい、寄生チャネルが形成される。しか
しながら、Ｃ－Ｄの断面図に示すように、チャネル幅方向において、ゲート電極として機
能する導電膜２９ｂが、酸化物絶縁膜２３、２５を介して、酸化物半導体膜１９ａの側面
と対向すると、ゲート電極として機能する導電膜２９ｂの電界の影響により、酸化物半導
体膜１９ａの側面、または側面及びその近傍を含む領域における寄生チャネルの発生が抑
制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性
の優れたトランジスタとなる。
また、容量素子１０５ａにおいて、画素電極１９ｂは、酸化物半導体膜１９ａと同時に
形成された膜であり、且つ不純物を含むことにより導電性が高められた膜である。または
、画素電極１９ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、プラズマダメ
ージ等により酸素欠損が形成され、導電性が高められた膜である。または、画素電極１９
ｂは、酸化物半導体膜１９ａと同時に形成された膜であり、且つ不純物を含むと共に、プ
ラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。
本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、
画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、コモン
電極は容量素子の他方の電極として機能する。これらのため、容量素子を形成するために
、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は
透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高める
ことができる。
以下に、トランジスタ１０２ａの構成の詳細について説明する。なお、実施の形態２と
同じ符号の構成については、説明を省略する。
ゲート電極として機能する導電膜２９ｂは、実施の形態２に示すコモン電極２９と同様
の材料を適宜用いることができる。
次に、図２６に示すトランジスタ１０２ａ及び容量素子１０５ａの作製方法について、
図１０乃至図１２（Ａ）、及び図２７を用いて説明する。
実施の形態２と同様に、図１０乃至図１２（Ａ）の工程を経て、基板１１上にゲート電
極として機能する導電膜１３、窒化物絶縁膜１５、酸化物絶縁膜１６、酸化物半導体膜１
９ａ、画素電極１９ｂ、ソース電極及びドレイン電極として機能する導電膜２１ａ、２１
ｂ、酸化物絶縁膜２２、酸化物絶縁膜２４、及び窒化物絶縁膜２６をそれぞれ形成する。
当該工程においては、第１のフォトマスク乃至第４のフォトマスクを用いたフォトリソグ
ラフィ工程を行う。
次に、窒化物絶縁膜２６上に第５のフォトマスクを用いたフォトリソグラフィ工程によ
りマスクを形成した後、該マスクを用いて窒化物絶縁膜２６の一部をエッチングして、図
２７（Ａ）に示すように、開口部４１ａ及び４１ｂを有する窒化物絶縁膜２７を形成する
。
次に、図２７（Ｂ）に示すように、ゲート電極として機能する導電膜１３、導電膜２１
ｂ、及び窒化物絶縁膜２７上に、後にコモン電極２９、ゲート電極として機能する導電膜
２９ｂとなる導電膜２８を形成する。
次に、導電膜２８上に、第６のフォトマスクを用いたフォトリソグラフィ工程によりマ
スクを形成する。次に、該マスクを用いて導電膜２８の一部をエッチングして、図２７（
Ｃ）に示すように、コモン電極２９及びゲート電極として機能する導電膜２９ｂを形成す
る。この後、マスクを除去する。
以上の工程により、トランジスタ１０２ａを作製すると共に、容量素子１０５ａを作製
することができる。
本実施の形態に示すトランジスタは、チャネル幅方向において、ゲート電極として機能
するコモン電極２９が、酸化物絶縁膜２３、２５を介して、酸化物半導体膜１９ａの側面
と対向することで、ゲート電極として機能する導電膜２９ｂの電界の影響により、酸化物
半導体膜１９ａの側面、または側面及びその近傍を含む領域における寄生チャネルの発生
が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気
特性の優れたトランジスタとなる。
本実施の形態に示す表示装置の素子基板は、信号線と交差する方向に縞状に延伸した領
域を有するコモン電極が形成される。このため、コントラストの優れた表示装置を作製す
ることができる。
また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同
時に、画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、
コモン電極は、容量素子の他方の電極として機能する。これらのため、容量素子を形成す
るために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容
量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率
を高めることができる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上記実施の形態と比較して、酸化物半導体膜の欠陥量をさらに低減
することが可能なトランジスタを有する表示装置について図面を参照して説明する。本実
施の形態で説明するトランジスタは、実施の形態２乃至実施の形態５と比較して、複数の
酸化物半導体膜を有する多層膜を有する点が異なる。ここでは、実施の形態２を用いて、
トランジスタの詳細を説明する。
図１６に、表示装置が有する素子基板の断面図を示す。図１６は、図６の一点鎖線Ａ－
Ｂ、Ｃ－Ｄ間の断面図に相当する。
図１６（Ａ）に示すトランジスタ１０２ｂは、窒化物絶縁膜１５及び酸化物絶縁膜１７
を介して、ゲート電極として機能する導電膜１３と重なる多層膜３７ａと、多層膜３７ａ
に接するソース電極及びドレイン電極として機能する導電膜２１ａ、２１ｂとを有する。
また、窒化物絶縁膜１５及び酸化物絶縁膜１７、多層膜３７ａ、及びソース電極及びドレ
イン電極として機能する導電膜２１ａ、２１ｂ上には、酸化物絶縁膜２３、酸化物絶縁膜
２５、及び窒化物絶縁膜２７が形成される。
図１６（Ａ）に示す容量素子１０５ｂは、酸化物絶縁膜１７上に形成される多層膜３７
ｂと、多層膜３７ｂに接する窒化物絶縁膜２７と、窒化物絶縁膜２７に接するコモン電極
２９とを有する。多層膜３７ｂは画素電極として機能する。
本実施の形態に示すトランジスタ１０２ｂにおいて、多層膜３７ａは、酸化物半導体膜
１９ａ及び酸化物半導体膜３９ａを有する。即ち、多層膜３７ａは２層構造である。また
、酸化物半導体膜１９ａの一部がチャネル領域として機能する。また、多層膜３７ａに接
するように、酸化物絶縁膜２３が形成されており、酸化物絶縁膜２３に接するように酸化
物絶縁膜２５が形成されている。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間
に、酸化物半導体膜３９ａが設けられている。
酸化物半導体膜３９ａは、酸化物半導体膜１９ａを構成する元素の一種以上から構成さ
れる酸化物膜である。このため、酸化物半導体膜１９ａと酸化物半導体膜３９ａとの界面
において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害さ
れないため、トランジスタの電界効果移動度が高くなる。
酸化物半導体膜３９ａは、代表的には、Ｉｎ－Ｇａ酸化物膜、Ｉｎ－Ｚｎ酸化物膜、Ｉ
ｎ－Ｍ－Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）
であり、且つ酸化物半導体膜１９ａよりも伝導帯の下端のエネルギーが真空準位に近く、
代表的には、酸化物半導体膜３９ａの伝導帯の下端のエネルギーと、酸化物半導体膜１９
ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１
ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、ま
たは０．４ｅＶ以下である。即ち、酸化物半導体膜３９ａの電子親和力と、酸化物半導体
膜１９ａの電子親和力との差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上
、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．
４ｅＶ以下である。
酸化物半導体膜３９ａは、Ｉｎを含むことで、キャリア移動度（電子移動度）が高くな
るため好ましい。
酸化物半導体膜３９ａとして、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ
をＩｎより高い原子数比で有することで、以下の効果を有する場合がある。（１）酸化物
半導体膜３９ａのエネルギーギャップを大きくする。（２）酸化物半導体膜３９ａの電子
親和力を小さくする。（３）外部からの不純物の拡散を低減する。（４）酸化物半導体膜
１９ａと比較して、絶縁性が高くなる。（５）Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ
、またはＮｄは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる
。
酸化物半導体膜３９ａがＩｎ－Ｍ－Ｚｎ酸化物膜であるとき、ＩｎおよびＭの和を１０
０ａｔｏｍｉｃ％としたとき、ＩｎとＭの原子数比率は、Ｉｎが５０ａｔｏｍｉｃ％未満
、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満
、Ｍが７５ａｔｏｍｉｃ％より高くとする。
また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ－Ｍ－Ｚｎ酸化物膜（
ＭＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９
ａと比較して、酸化物半導体膜３９ａに含まれるＭ（Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ
、Ｃｅ、またはＮｄ）の原子数比が大きく、代表的には、酸化物半導体膜１９ａに含まれ
る上記原子と比較して、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上
高い原子数比である。
また、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａが、Ｉｎ－Ｍ－Ｚｎ酸化物膜（
ＭはＡｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３
９ａをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体膜１９ａをＩｎ：
Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大き
く、好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上である。さらに好ましくは
、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きく、より好ましくは、ｙ１／ｘ１がｙ２／
ｘ２よりも３倍以上大きい。
酸化物半導体膜１９ａがＩｎ－Ｍ－Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ
、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜１９ａを成膜するために用いるター
ゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ
１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３
以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６
以下とすることで、酸化物半導体膜１９ａとしてＣＡＡＣ－ＯＳ膜が形成されやすくなる
。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉ
ｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２等がある。
酸化物半導体膜３９ａがＩｎ－Ｍ－Ｚｎ酸化物膜（Ｍは、Ａｌ、Ｇａ、Ｙ、Ｚｒ、Ｓｎ
、Ｌａ、Ｃｅ、またはＮｄ）の場合、酸化物半導体膜３９ａを成膜するために用いるター
ゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ
２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以
下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、酸化物半導体
膜３９ａとしてＣＡＡＣ－ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数
比の代表例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ
：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：３：８、Ｉｎ：Ｍ：Ｚｎ＝１：４：４、
Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：６：８等がある。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの原子数比はそれぞれ、誤差と
して上記の原子数比のプラスマイナス４０％の変動を含む。
酸化物半導体膜３９ａは、後に形成する酸化物絶縁膜２５を形成する際の、酸化物半導
体膜１９ａへのダメージ緩和膜としても機能する。
酸化物半導体膜３９ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上５
０ｎｍ以下とする。
また、酸化物半導体膜３９ａは、酸化物半導体膜１９ａと同様に、例えば非単結晶構造
でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇ
ｎｅｄ－Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶
構造、後述する微結晶構造、または非晶質構造を含む。
酸化物半導体膜３９ａは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は
、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物
膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａそれぞれにおいて、非晶質構造
の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、及び単結晶構造
の二種以上の領域を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領
域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域の
いずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶
質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構
造の領域のいずれか二種以上の領域が積層した積層構造を有する場合がある。
ここでは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間に、酸化物半導体膜３９ａ
が設けられている。このため、酸化物半導体膜３９ａと酸化物絶縁膜２３の間において、
不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップと酸化物
半導体膜１９ａとの間には隔たりがある。この結果、酸化物半導体膜１９ａを流れる電子
がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能
であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が
捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタの
しきい値電圧が変動してしまう。しかしながら、酸化物半導体膜１９ａとキャリアトラッ
プとの間に隔たりがあるため、キャリアトラップにおける電子の捕獲を削減することが可
能であり、しきい値電圧の変動量を低減することができる。
また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、
外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、
酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９
ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
なお、酸化物半導体膜１９ａ及び酸化物半導体膜３９ａは、各膜を単に積層するのでは
なく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構
造）が形成されるように作製する。すなわち、各膜の界面に、トラップ中心や再結合中心
のような欠陥準位を形成する不純物が存在しないような積層構造とする。仮に、積層され
た酸化物半導体膜１９ａ及び酸化物半導体膜３９ａの間に不純物が混在していると、エネ
ルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、
消滅してしまう。
連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装
置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層するこ
とが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって
不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポン
プを用いて高真空排気（５×１０－７Ｐａ乃至１×１０－４Ｐａ程度まで）することが好
ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャン
バー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好まし
い。
なお、多層膜３７ａの代わりに、図１６（Ｂ）に示すトランジスタ１０２ｃのように、
多層膜３８ａを有してもよい。
また、多層膜３７ｂの代わりに、図１６（Ｂ）に示す容量素子１０５ｃのように、多層
膜３８ｂを有してもよい。
多層膜３８ａは、酸化物半導体膜４９ａ、酸化物半導体膜１９ａ、及び酸化物半導体膜
３９ａを有する。即ち、多層膜３８ａは３層構造である。また、酸化物半導体膜１９ａが
チャネル領域として機能する。
酸化物半導体膜４９ａは、酸化物半導体膜３９ａと同様の材料及び形成方法を適宜用い
ることができる。
多層膜３８ｂは、酸化物半導体膜４９ｂ、酸化物半導体膜１９ｆ、及び酸化物半導体膜
３９ｂを有する。即ち、多層膜３８ｂは３層構造である。また、多層膜３８ｂは画素電極
として機能する。
酸化物半導体膜１９ｆは、画素電極１９ｂと同様の材料及び形成方法を適宜用いること
ができる。酸化物半導体膜４９ｂは、酸化物半導体膜３９ｂと同様の材料及び形成方法を
適宜用いることができる。
また、酸化物絶縁膜１７及び酸化物半導体膜４９ａが接する。即ち、酸化物絶縁膜１７
と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設けられている。
また、多層膜３８ａ及び酸化物絶縁膜２３が接する。また、酸化物半導体膜３９ａ及び
酸化物絶縁膜２３が接する。即ち、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、
酸化物半導体膜３９ａが設けられている。
酸化物半導体膜４９ａは、酸化物半導体膜１９ａより膜厚が小さいと好ましい。酸化物
半導体膜４９ａの厚さを１ｎｍ以上５ｎｍ以下、好ましくは１ｎｍ以上３ｎｍ以下とする
ことで、トランジスタのしきい値電圧の変動量を低減することが可能である。
本実施の形態に示すトランジスタは、酸化物半導体膜１９ａ及び酸化物絶縁膜２３の間
に、酸化物半導体膜３９ａが設けられている。このため、酸化物半導体膜３９ａと酸化物
絶縁膜２３の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該
キャリアトラップと酸化物半導体膜１９ａとの間には隔たりがある。この結果、酸化物半
導体膜１９ａを流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電
流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、
キャリアトラップに電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。
この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体
膜１９ａとキャリアトラップとの間に隔たりがあるため、キャリアトラップにおける電子
の捕獲を削減することが可能であり、しきい値電圧の変動量を低減することができる。
また、酸化物半導体膜３９ａは、外部からの不純物を遮蔽することが可能であるため、
外部から酸化物半導体膜１９ａへ移動する不純物量を低減することが可能である。また、
酸化物半導体膜３９ａは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜１９
ａにおける不純物濃度及び酸素欠損量を低減することが可能である。
また、酸化物絶縁膜１７と酸化物半導体膜１９ａとの間に、酸化物半導体膜４９ａが設
けられており、酸化物半導体膜１９ａと酸化物絶縁膜２３との間に、酸化物半導体膜３９
ａが設けられているため、酸化物半導体膜４９ａと酸化物半導体膜１９ａとの界面近傍に
おけるシリコンや炭素の濃度、酸化物半導体膜１９ａにおけるシリコンや炭素の濃度、ま
たは酸化物半導体膜３９ａと酸化物半導体膜１９ａとの界面近傍におけるシリコンや炭素
の濃度を低減することができる。これらの結果、多層膜３８ａにおいて、一定光電流測定
法で導出される吸収係数は、１×１０－３／ｃｍ未満、好ましくは１×１０－４／ｃｍ未
満となり、局在準位が極めて少ない。
このような構造を有するトランジスタ１０２ｃは、酸化物半導体膜１９ａを含む多層膜
３８ａにおいて欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可
能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、
ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電
圧の変動量が少なく、信頼性が高い。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態では、上記実施の形態で説明した表示装置に含まれているトランジスタに
おいて、酸化物半導体膜に適用可能な一態様について説明する。
酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）
、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）、微結晶構造の酸化
物半導体（以下、微結晶酸化物半導体という。）、及び非晶質構造の酸化物半導体（以下
、非晶質酸化物半導体という。）の一以上で構成されてもよい。また、酸化物半導体膜は
、ＣＡＡＣ－ＯＳ膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半
導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、代表例として、
ＣＡＡＣ－ＯＳ及び微結晶酸化物半導体について説明する。
＜ＣＡＡＣ－ＯＳ＞
ＣＡＡＣ－ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、ＣＡ
ＡＣ－ＯＳ膜に含まれる結晶部は、ｃ軸配向性を有する。平面ＴＥＭ像において、ＣＡＡ
Ｃ－ＯＳ膜に含まれる結晶部の面積が２５００ｎｍ２以上、さらに好ましくは５μｍ２以
上、さらに好ましくは１０００μｍ２以上である。また、断面ＴＥＭ像において、該結晶
部を５０％以上、好ましくは８０％以上、さらに好ましくは９５％以上有することで、単
結晶に近い物性の薄膜となる。
ＣＡＡＣ－ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃ
ｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち
結晶粒界（グレインバウンダリーともいう。）を確認することが困難である。そのため、
ＣＡＡＣ－ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ－ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観
察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原
子の各層は、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹
凸を反映した形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。な
お、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で配
置されている状態をいう。従って、－５°以上５°以下の場合も含まれる。また、「垂直
」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従っ
て、８５°以上９５°以下の場合も含まれる。
一方、ＣＡＡＣ－ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面Ｔ
ＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列している
ことを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ
ない。
なお、ＣＡＡＣ－ＯＳ膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）
が観測される。
断面ＴＥＭ観察及び平面ＴＥＭ観察より、ＣＡＡＣ－ＯＳ膜の結晶部は配向性を有して
いることがわかる。
ＣＡＡＣ－ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）
装置を用いて構造解析を行うと、ＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による
解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、Ｉ
ｎ－Ｇａ－Ｚｎ酸化物の結晶の（００ｘ）面（ｘは整数）に帰属されることから、ＣＡＡ
Ｃ－ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向
いていることが確認できる。
一方、ＣＡＡＣ－ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ－ｐ
ｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピーク
は、Ｉｎ－Ｇａ－Ｚｎ酸化物の結晶の（１１０）面に帰属される。Ｉｎ－Ｇａ－Ｚｎ酸化
物の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトル
を軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と
等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ－ＯＳ膜の場
合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ－ＯＳ膜では、異なる結晶部間ではａ軸及びｂ軸の配向は不
規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配
列した金属原子の各層は、結晶のａ－ｂ面に平行な面である。
なお、結晶は、ＣＡＡＣ－ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行
った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ－ＯＳ膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ－ＯＳ膜の形
状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ－ＯＳ膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ－ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ－ＯＳ
膜の結晶部が、ＣＡＡＣ－ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上
面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡ
ＡＣ－ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部
分的に結晶化度の異なる領域が形成されることもある。
なお、ＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶部が含まれるこ
とを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°
近傍にピークを示さないことが好ましい。
ＣＡＡＣ－ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素
、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリ
コンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸
化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ
る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半
径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜
の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不
純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ－ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化
物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによっ
てキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損量の少ない）ことを、高純度真性ま
たは実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導
体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる場合がある。
また、ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特
性の変動が小さい。
＜微結晶酸化物半導体＞
微結晶酸化物半導体膜は、ＴＥＭによる観察像では、明確に結晶部を確認することが困
難な場合がある。微結晶酸化物半導体膜に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下
、または１ｎｍ以上１０ｎｍ以下の大きさであることが多い。特に、１ｎｍ以上１０ｎｍ
以下、または１ｎｍ以上３ｎｍ以下の微結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔ
ａｌ）を有する酸化物半導体膜を、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘ
ｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、ＴＥ
Ｍによる観察像では、結晶粒界を明確に確認することが困難な場合がある。
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以
上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異な
る結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。
従って、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない
場合がある。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ
装置を用いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を
示すピークが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ径
（例えば５０ｎｍ以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）
を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対
し、結晶部の大きさと近いか結晶部より小さいプローブ径（例えば１ｎｍ以上３０ｎｍ以
下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポッ
トが観測される。また、ｎｃ－ＯＳ膜に対しナノビーム電子線回折を行うと、円を描くよ
うに（リング状に）輝度の高い領域が観測される場合がある。また、ｎｃ－ＯＳ膜に対し
ナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合が
ある。
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ
のため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし
、ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－
ＯＳ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
＜酸化物半導体膜及び酸化物導電体膜＞
次に、酸化物半導体で形成される膜（以下、酸化物半導体膜（ＯＳ）という。）、及び
画素電極１９ｂとして用いることが可能な酸化物導電体で形成される膜（以下、酸化物導
電体膜（ＯＣ）という。）それぞれにおける、導電率の温度依存性について、図３８を用
いて説明する。図３８において、横軸に測定温度（下横軸は１／Ｔ、上横軸はＴ）を示し
、縦軸に導電率（１／ρ）を示す。また、酸化物半導体膜（ＯＳ）の測定結果を三角印で
示し、酸化物導電体膜（ＯＣ）の測定結果を丸印で示す。
なお、酸化物半導体膜（ＯＳ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ
：Ｚｎ＝１：１：１．２のスパッタリングターゲットを用いたスパッタリング法により厚
さ３５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜を形成し、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４
：５のスパッタリングターゲットを用いたスパッタリング法により厚さ２０ｎｍのＩｎ－
Ｇａ－Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後、４５０℃の窒素
及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマＣＶＤ法で酸化窒化シリコン膜
を形成して、作製された。
また、酸化物導電体膜（ＯＣ）を含む試料は、ガラス基板上に、原子数比がＩｎ：Ｇａ
：Ｚｎ＝１：１：１のスパッタリングターゲットを用いたスパッタリング法により厚さ１
００ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜を形成し、４５０℃の窒素雰囲気で加熱処理した後
、４５０℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマＣＶＤ法で窒化シリ
コン膜を形成して、作製された。
図３８からわかるように、酸化物導電体膜（ＯＣ）における導電率の温度依存性は、酸
化物半導体膜（ＯＳ）における導電率の温度依存性より小さい。代表的には、８０Ｋ以上
２９０Ｋ以下における酸化物導電体膜（ＯＣ）の導電率の変化率は、±２０％未満である
。または、１５０Ｋ以上２５０Ｋ以下における導電率の変化率は、±１０％未満である。
即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一
致していると推定される。このため、酸化物導電体膜を、抵抗素子、配線、電極、画素電
極、コモン電極等に用いることが可能である。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法な
どと適宜組み合わせて用いることができる。
（実施の形態８）
実施の形態２で述べたように、酸化物半導体膜を用いたトランジスタは、オフ状態にお
ける電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、書き込み間隔も長く設定できる。
本実施の形態の液晶表示装置は、オフ電流値の低いトランジスタを適用することで、少
なくとも２つの駆動方法（モード）で表示を行う液晶表示装置とすることができる。第１
の駆動モードは、従来の液晶表示装置の駆動方法であり、１フレームごとにデータを逐次
書き換える駆動方法である。第２の駆動モードは、データの書き込み処理を実行した後、
データの書き換えを停止する駆動方法である。すなわち、リフレッシュレートを低減した
駆動モードである。
動画の表示は、第１の駆動モードにより行われる。静止画の表示は、フレームごとの画
像データに変化がないため、１フレームごとにデータの書き換えを行う必要がない。そこ
で、静止画を表示する際は、第２の駆動モードで動作させると、画面のちらつきをなくす
とともに、電力消費を削減することができる。
また、本実施の形態の液晶表示装置に適用される液晶素子は、面積の大きい容量素子を
有し、容量素子で蓄積する電荷容量が大きい。このため、画素電極の電位を保持する時間
を長くすることが可能であり、リフレッシュレートを低減する駆動モードを適用できる。
さらに、液晶表示装置においてリフレッシュレートを低減する駆動モードを適用した場合
であっても、液晶層に印加された電圧の変化を長期間抑制することが可能であるため、使
用者による画像のちらつきの知覚をより防止することができる。したがって、低消費電力
化と表示品質の向上を図ることができる。
ここで、リフレッシュレートを低減する効果に関して説明する。
目の疲労には、神経系の疲労と、筋肉系の疲労の２種類がある。神経系の疲労は、長時
間液晶表示装置の発光、点滅画面を見続けることで、その明るさが眼の網膜や神経、脳を
刺激して疲れさせるものである。筋肉系の疲労は、ピント調節のときに使用する毛様体の
筋肉を酷使することにより疲れさせるものである。
図１７（Ａ）に、従来の液晶表示装置の表示を表す模式図を示す。図１７（Ａ）に示す
ように、従来の液晶表示装置の表示では、１秒間に６０回の画像の書き換えが行われてい
る。このような画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激し
て眼の疲労が引き起こされるおそれがあった。
本発明の一態様では、液晶表示装置の画素部に、オフ電流の極めて低いトランジスタ、
例えば酸化物半導体を用いたトランジスタを適用する。また、液晶素子は、面積の大きい
容量素子を有する。これらによって、容量素子に蓄積された電荷のリークを抑制すること
が可能となるため、フレーム周波数を下げても、液晶表示装置の輝度の維持が可能となる
。
つまり、図１７（Ｂ）に示すように、例えば、５秒間に１回の画像の書き換えが可能と
なるため、極力同じ映像を見ることが可能となり、使用者に視認される画面のちらつきが
低減される。これにより、使用者の眼の網膜や神経、脳の刺激が低減され、神経系の疲労
が軽減される。
本発明の一態様によれば、目に優しい液晶表示装置を提供することができる。
（実施の形態９）
本実施の形態では、本発明の一態様の表示装置が適用された電子機器の構成例について
説明する。また、本実施の形態では、本発明の一態様の表示装置を適用した表示モジュー
ルについて、図１８を用いて説明を行う。
図１８に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続され
た表示パネル８００６、バックライトユニット８００７、フレーム８００９、プリント基
板８０１０、バッテリー８０１１を有する。なお、バックライトユニット８００７、バッ
テリー８０１１、タッチパネル８００４などは、設けられない場合もある。
本発明の一態様の表示装置は、例えば、表示パネル８００６に用いることができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル
８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル
８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
または、表示パネル８００６の各画素内にタッチセンサ用電極を設け、静電容量方式のタ
ッチパネルとすることも可能である。
バックライトユニット８００７は、光源８００８を有する。光源８００８をバックライ
トユニット８００７の端部に設け、光拡散板を用いる構成としてもよい。
また、バックライトユニット８００７と表示パネル８００６の間に、波長変換部材を設
けてもよい。波長変換部材は、蛍光顔料、蛍光染料、量子ドット等の波長変換物質を含む
。波長変換物質は、バックライトユニット８００７の光を吸収し、該光の一部または全部
を別の波長の光に変換することができる。また、波長変換物質である量子ドットは、直径
が１ｎｍ以上１００ｎｍ以下の粒子である。量子ドットを有する波長変換部材を用いるこ
とで、表示装置の色再現性を高めることができる。さらに、波長変換部材は、導光板とし
て機能させてもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリー８０１１による電源であってもよい。バッテリー８０１
１は、商用電源を用いる場合には、省略可能である。
また、表示モジュール８０００には、偏光板、位相差板、プリズムシートなどの部材を
追加して設けてもよい。
図１９は、本発明の一態様の表示装置を含む電子機器の外観図である。
電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機と
もいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカ
メラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯
型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げら
れる。
図１９（Ａ）は、携帯型の情報端末であり、本体１００１、筐体１００２、表示部１０
０３ａ、１００３ｂなどによって構成されている。表示部１００３ｂはタッチパネルとな
っており、表示部１００３ｂに表示されるキーボードボタン１００４を触れることで画面
操作や、文字入力を行うことができる。勿論、表示部１００３ａをタッチパネルとして構
成してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネ
ルや有機発光パネルを作製して表示部１００３ａ、１００３ｂに適用することにより、信
頼性の高い携帯型の情報端末とすることができる。
図１９（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像な
ど）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に
表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理
を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子
（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
また、図１９（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成として
もよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロー
ドする構成とすることも可能である。
図１９（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳
に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロ
ット１０２５等が設けられている。上記実施の形態で示したトランジスタをスイッチング
素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより
、より信頼性の高い携帯音楽プレイヤーとすることができる。
さらに、図１９（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を
持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフ
リーでの会話も可能である。
図１９（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成
されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフ
ォン１０３４、ポインティングデバイス１０３６、カメラ１０３７、外部接続端子１０３
８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池１０４０
、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に
内蔵されている。上記実施の形態で説明するトランジスタを表示パネル１０３２に適用す
ることにより、信頼性の高い携帯電話とすることができる。
また、表示パネル１０３２はタッチパネルを備えており、図１９（Ｃ）には映像表示さ
れている複数の操作キー１０３５を点線で示している。なお、太陽電池１０４０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル１０３２と同一面上にカメラ１０３７を備えているため、テレビ電話が可能である。ス
ピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、
再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図１９（
Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小
型化が可能である。
外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可
能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外
部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応で
きる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであって
もよい。
図１９（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は
、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表
示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内
蔵されている。上記実施の形態で説明するトランジスタを表示部１０５３及びＣＰＵに適
用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。
テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリ
モートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操
作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機
により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線
による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方
向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である
。
また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１
０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルな
どの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能
である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に
記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモ
リスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを
表示部１０５３に映し出すことも可能である。
また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は
、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十
分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施するこ
とができる。
本実施例では、本発明の一態様に係る液晶表示装置の画素における透過率の分布につい
て、計算により評価した。
まずは、本実施例で用いた試料について説明する。
図１５に試料１の上面図を示し、図７に試料１の基板１１側の断面図を示す。試料１に
示す画素は、３つのサブ画素で構成される。サブ画素は、横方向に延伸した走査線として
機能する導電膜１３と、縦方向（導電膜１３と直交する方向）に延伸した信号線として機
能する導電膜２１ａと、その内側の領域とで構成される。また、コモン電極２９ａは、信
号線として機能する導電膜２１ａと交差する方向に延伸する縞状の領域と、導電膜２１ａ
と平行であり、且つ縞状の領域と接続される接続領域とを有する。また、コモン電極２９
ａは、信号線として機能する導電膜２１ａと交差する方向に延伸する縞状の領域２９ａ＿
１と、該縞状の領域と接続し、且つ走査線として機能する導電膜１３と重なる領域２９ａ
＿２を有する。コモン電極２９ａの上面形状は、縞状の領域において、ジグザグ状であり
、延伸方向が信号線として機能する導電膜２１ａと交差する方向である。
また、図７に示すトランジスタのように、ゲート電極として機能する導電膜１３と、導
電膜１３上に設けられ、且つゲート絶縁膜として機能する窒化物絶縁膜１５及び酸化物絶
縁膜１７と、ゲート絶縁膜を介してゲート電極と重なり、且つ画素電極１９ｂと同一工程
を経て形成された酸化物半導体膜１９ａと、該酸化物半導体膜１９ａと電気的に接続し、
且つ信号線として機能する導電膜２１ａと、酸化物半導体膜１９ａ及び画素電極１９ｂと
電気的に接続される導電膜２１ｂと、を有するトランジスタ１０２が、サブ画素ごとに設
けられる。
また、図７に示すように、トランジスタ１０２上に酸化物絶縁膜２３、２５を有し、酸
化物絶縁膜２５及び画素電極１９ｂ上に窒化物絶縁膜２７を有する。コモン電極２９は窒
化物絶縁膜２７上に設けられる。
なお、試料１において、図４に示す導電膜６７のように、液晶層を介してコモン電極２
９と対向する導電膜６７を有する画素を試料２とする。
また、比較例として、図１５に示す画素におけるコモン電極２９の上面形状が、図２（
Ｃ）に示すコモン電極６９のように、信号線として機能する導電膜と直交する領域を有す
る形状である試料を、試料３とする。
また、試料１及び試料２において、コモン電極の屈曲点における角度（図２（Ａ）のθ
１に相当）を１６０°、信号線として機能する導電膜の垂線とコモン電極がなす角度（図
２（Ａ）のθ２に相当）を１５°とした。
また、試料３において、コモン電極の屈曲点における角度を１７５°とし、信号線とし
て機能する導電膜の垂線とコモン電極がなす角度（図２（Ａ）のθ２に相当）を０°とし
た。
以上のようにして、試料１乃至試料３を準備した。試料１乃至試料３に示す画素は、画
素電極とコモン電極との間に印加される横電界によって、画素の透過率を制御することが
できる。
次に、試料１乃至試料３の透過率を計算した。計算には、Ｓｈｉｎｔｅｃｈ社製ＬＣＤ
Ｍａｓｔｅｒ ３－Ｄを用い、ＦＥＭ－Ｓｔａｔｉｃモードにて行った。なお、計算では
、サイズを縦４９．５μｍ、横４９．５μｍ、奥行（高さ）４μｍとし、境界条件をｐｅ
ｒｉｏｄｉｃとしている。また、導電膜１３の厚さを２００ｎｍ、窒化物絶縁膜１５及び
酸化物絶縁膜１７の合計の厚さを４００ｎｍ、導電膜２１ａ、導電膜２１ｂの厚さを３０
０ｎｍ、酸化物絶縁膜２３及び酸化物絶縁膜２５の合計の厚さを５００ｎｍ、窒化物絶縁
膜２７の厚さを１００ｎｍとした。また、試料１乃至試料３は、画素電極の厚さを０ｎｍ
、コモン電極の厚さを１００ｎｍとした。また、試料２は、導電膜６７の厚さを０ｎｍと
した。また、液晶分子においては、プレツイスト角を９０°、ツイスト角を０°、プレチ
ルト角を３°とした。なお、計算の負荷を軽くするために、試料１乃至試料３の画素電極
の厚さ、及び試料２の導電膜６７の厚さを０ｎｍとした。
上記条件において、走査線として機能する導電膜を－９Ｖ、コモン線を０Ｖとし、信号
線として機能する導電膜の電圧を画素電極と等しくし、且つ０Ｖから６Ｖまで１Ｖごとに
電圧を印加した場合（リフレッシュレートが低い液晶表示装置において、リフレッシュ期
間に相当）と、信号線として機能する導電膜を０Ｖと固定し、画素電極に０Ｖから６Ｖま
で１Ｖごとに電圧を印加した場合（リフレッシュレートが低い液晶表示装置において、保
持期間に相当）、それぞれの透過率を計算した。
画素電極の電圧（画素電圧と示す。）と画素の透過率の関係を図２０及び図２１に示す
。試料１の計算結果を図２０（Ａ）に、試料２の計算結果を図２０（Ｂ）に、試料３の計
算結果を図２１に、それぞれ示す。各図において、黒丸印は、信号線として機能する導電
膜の電圧（信号線電圧と示す。）を画素電圧と等しくした場合（リフレッシュ期間に相当
）の透過率を示し、白丸印は、信号線電圧を０Ｖと固定した場合（保持期間に相当）の透
過率を示す。また、パラレルニコルの透過率を１００％として、各試料の透過率を計算し
た。
図２０（Ａ）及び図２０（Ｂ）より、試料１及び試料２において、画素電圧が上昇する
につれて、透過率が上昇していることが分かった。また、画素電圧が６Ｖの場合、信号線
電圧を画素電圧と等しくした場合と、信号線電圧を０Ｖに固定した場合とを比較すると、
透過率の差が小さいことが分かった。このことから、保持期間及びリフレッシュ期間にお
いて、透過率を維持することが可能であり、画面のちらつきを低減することができる。
一方、図２１より、試料３において、画素電圧が上昇するにつれて、透過率が上昇して
いることが分かった。しかしながら、信号線電圧を０Ｖに固定した場合の透過率が、信号
線電圧を画素電圧と等しくした場合と比べて、上昇率が低いことが分かった。このことか
ら、リフレッシュ期間と比較すると、保持期間における画素の明るさが低減してしまい、
ちらつきが発生してしまう。
したがって、試料１及び試料２に示すような形状のコモン電極を設けることは、リフレ
ッシュレートが低い液晶表示装置において、ちらつきを低減するために効果的であること
がわかる。
実施の形態２乃至実施の形態６に示す素子基板は、作製工程におけるマスク枚数の削減
と画素の高開口率化が可能である。しかしながら、酸化物絶縁膜２３、２５等の一部がエ
ッチングされた領域において液晶素子が形成されるため、素子基板内において段差構造を
有する。そこで、配向膜のラビング方向と光漏れの関係を調べた。
はじめに、配向膜を形成するための配向処理方向と画素における光漏れ量の関係を調べ
た結果を説明する。
ここでは、試作した素子基板に対し、信号線として機能する導電膜２１ａの延伸方向に
対して、０°、４５°、９０°の角度でラビング処理を行った。また、対向基板において
、素子基板のラビング方向とアンチパラレルとなるように配向処理を行った。次に、素子
基板及び対向基板の間に液晶層及びシール材を設けることで、液晶表示装置を作製した。
次に、該液晶表示装置に含まれる画素の光漏れ量を測定した。測定において、液晶表示
装置に偏光子がクロスニコルとなるように、一対の偏光板を配置した。なお、ラビング方
向の角度と偏光子の軸が平行になるよう配置した。測定結果を図２９に示す。なお、各液
晶表示装置において、５点における光漏れ量の測定を行った。
図２９より、ラビング方向と信号線として機能する導電膜２１ａのなす角度が４５°の
表示装置において、光漏れが多く、０°と９０°においては、光漏れが少ないことが確認
できた。また、ラビング方向が信号線として機能する導電膜２１ａに対し平行になるよう
に配向処理を行うことで、最も光漏れが抑制されていることが確認できた。
なお、本実施例で作製した液晶表示装置は、走査線として機能する導電膜１３の密度に
対し、信号線として機能する導電膜２１ａの密度が３倍である構成であった。すなわち、
信号線として機能する導電膜２１ａに平行な方向に凹の領域、凸の領域がそれぞれ延伸し
ている。そこで、信号線として機能する導電膜２１ａと平行な方向に配向処理を行うこと
で、段差が形成されている場合でも、光漏れを抑制できることが確認できた。
次に、配向処理方法と光漏れ量の関係を調べた結果を説明する。
図３０は、液晶表示装置の表示部を顕微鏡で観察した写真である。図３０（Ａ）は、ラ
ビング処理のみを行って配向膜を形成した液晶表示装置を観察した結果であり、図３０（
Ｂ）は、ラビング処理及び光配向処理を行って配向膜を形成した液晶表示装置を観察した
結果である。なお、顕微鏡観察は、偏光板に含まれる偏光子の配置をクロスニコルとし、
透過モードによる観察を行った。
図３０（Ａ）から、ラビング処理のみを行って配向膜を形成した液晶表示装置では、局
所的な光漏れが発生していることが確認できた。一方、図３０（Ｂ）から、ラビング処理
及び光配向処理を行って配向膜を形成した液晶表示装置では、光漏れが抑制されているこ
とが確認できた。
上記の結果より、段差構造を有する素子基板に対しては、液晶分子の配向を水平配向と
し、凹の領域、凸の領域がそれぞれ延伸している方向に平行な配向処理すると共に、光配
向処理を導入することで、面内において、均一な配向処理が可能であることを確認した。
本実施例では、図３１（Ａ）に示すような、信号線として機能する導電膜２１ａと概略
直交する方向にジグザグ形状のスリットを形成するコモン電極２９を有する画素において
、液晶分子の配向の様子を計算した。
ここでは、液晶表示器用設計シミュレータ：ＬＣＤ Ｍａｓｔｅｒ ３Ｄ Ｆｕｌｌ
ｓｅｔ ＦＥＭ モード（シンテック株式会社製）を用いて、液晶分子の配向の計算を行
った。また、液晶素子におけるセルギャップを４．０μｍとし、画素構造としては、隣接
する２つのサブ画素を含む構造を想定した。一方のサブ画素を白表示（画素電極１９ｂに
電圧５Ｖを印加）とし、他方のサブ画素を黒表示（画素電極１９ｂに電圧０Ｖを印加）と
することで、液晶分子の配向状態を計算した。さらに、信号線として機能する導電膜２１
ａとコモン電極２９との間の電界の影響を調査するため、信号線として機能する導電膜２
１ａに、０Ｖまたは６Ｖ印加し、液晶分子の配向を比較した。なお、ここでは、実際のパ
ネルを想定して、信号線として機能する導電膜２１ａの端から内側方向に１．５μｍの領
域を覆うように、対向基板に遮光膜を配置して、計算を行った。
また、比較例として、図３２（Ａ）に示すような、直線形状のコモン電極３０を有する
画素における液晶分子の配向を計算した。
なお、リフレッシュレートを低下させた駆動方法の液晶表示装置において、フレクソエ
レクトリック効果の観点からネガ型液晶材料が好ましいことから、ここでの計算では、ネ
ガ型液晶材料を用いた。
図３１（Ａ）に示す画素の計算結果を図３１（Ｂ）及び図３１（Ｃ）に示す。また、図
３２（Ａ）に示す画素の計算結果を図３２（Ｂ）及び図３２（Ｃ）に示す。なお、図３１
及び図３２において、（Ｂ）は信号線として機能する導電膜２１ａに０Ｖ印加した計算結
果であり、（Ｃ）は、信号線として機能する導電膜２１ａに６Ｖ印加した計算結果である
。
図３２（Ｂ）及び図３２（Ｃ）に示す白表示のサブ画素を比較すると、信号線として機
能する導電膜２１ａの電圧によって、液晶分子の配向状態が異なっていることが確認でき
た。一方、図３１（Ｂ）及び図３１（Ｃ）に示す白表示のサブ画素を比較すると、画素電
極１９ｂ上の液晶分子の配向状態において、大きな差は確認されない。
これは、コモン電極２９の形状をジグザグ形状とすることで、液晶分子の回転方向が、
信号線として機能する導電膜２１ａ上では時計回りとなり、画素電極１９ｂ上では反時計
回りとなり、この結果、信号線として機能する導電膜２１ａ上と、画素電極１９ｂ上とで
、液晶分子の配向状態が干渉しにくくなるためである。
次に、上記計算結果を用いて、画素電極１９ｂに、０Ｖから６Ｖまで０．５Ｖごとに電
圧を印加した時の画素の、電圧－透過率特性を算出した。このとき、信号線として機能す
る導電膜２１ａに印加する電圧Ｖｄを０Ｖまたは６Ｖとした。計算結果を図４０に示す。
図４０（Ａ）は、図３１（Ａ）に示す画素の電圧－透過率特性の計算結果であり、図４０
（Ｂ）は、図３２（Ａ）に示す画素の電圧－透過率特性の計算結果である。また、図４０
は、横軸が画素電極１９ｂの電圧を示し、縦軸は画素の透過率を示す。また、各図におい
て、丸印及び破線は、信号線として機能する導電膜２１ａの電圧を０Ｖとして計算した結
果であり、四角印及び実線は、信号線として機能する導電膜２１ａの電圧を６Ｖとして計
算した結果である。図４０（Ａ）において、電圧Ｖｄが０Ｖ及び６Ｖの透過率を示す曲線
はほぼ重なっている。図４０（Ａ）に示すように、図３１に示すコモン電極３０の構造で
は、信号線として機能する導電膜２１ａの電圧による、画素の透過率の変動が少ないこと
がわかる。
また、信号線として機能する導電膜２１ａの印加電圧が０Ｖのときの電圧－透過率特性
を基準とし、信号線として機能する導電膜２１ａの印加電圧が０Ｖの場合から６Ｖの場合
の電圧－透過率特性のずれの割合を図３３に示す。図３３は、横軸が画素電極１９ｂの電
圧を示し、縦軸は透過率のずれの割合を示す。図３１及び図３２で行った計算と同様に、
実際のパネルを想定して、信号線として機能する導電膜２１ａの端から内側方向に１．５
μｍの領域を覆うように、対向基板に遮光膜を配置して、計算を行った。
図３３において、横軸は画素電極１９ｂに印加した電圧を示し、縦軸は各印加電圧にお
ける電圧－透過率特性のずれの割合を示す。図３３において、実線は図３１（Ａ）に示す
画素の計算結果であり、破線は図３２（Ａ）に示す画素の計算結果である。
図３２（Ａ）に示すコモン電極３０の構造では、画素電極１９ｂに印加する電圧が上昇
するに従い、電圧－透過率特性のずれが大きくなる。即ち、信号線として機能する導電膜
２１ａの電圧による、画素の透過率の影響が顕著に見られる。
一方、図３１（Ａ）に示すコモン電極２９の形状では、画素電極１９ｂに印加する電圧
が上昇しても、電圧－透過率特性のずれが小さい。即ち、信号線として機能する導電膜２
１ａの電圧による画素の透過率の影響が少ない。
従って、液晶分子の回転方向を、信号線として機能する導電膜２１ａ上と、画素電極１
９ｂ上とで逆転させることで、液晶分子に対して、信号線として機能する導電膜の電界の
影響を低減できる。
また、信号線として機能する導電膜２１ａに設けられるコモン電極２９の形状がスリッ
ト状であること、及び信号線として機能する導電膜２１ａ上に酸化物絶縁膜２３、２５が
形成されていることから、信号線として機能する導電膜２１ａと、コモン電極２９との間
に生じる寄生容量を十分に低減できる。
従って、本発明の素子基板は、リフレッシュレートを低下させた駆動方法の液晶表示装
置にも有用な構造であるといえる。
本実施例では、実施の形態２に示す素子基板を用いて、液晶表示装置を作製した。当該
液晶表示装置の仕様と表示画像について、説明する。
表１に液晶表示装置の仕様を示す。
Figure 2024111156000002
また、配向膜の配向処理を、ラビング処理及び光配向処理で行ったこと、コモン電極の
形状をジグザグ状としたこと、トランジスタに含まれる酸化物半導体膜と同時に形成した
導電性を有する酸化物半導体膜を画素電極１９ｂとして用いたことより、低周波駆動が可
能である、５１３ｐｐｉのＦＦＳモードの液晶表示装置を、６枚マスクプロセスで作製し
た。
図３４に、本実施例で作製した液晶表示装置が表示した画像を撮影した図を示す。図３
４に示すように、本発明の表示装置は、高精細で表示品位の優れた液晶表示装置である。
なお、本実施例で作製した液晶表示装置は、低周波数駆動方法も可能となっているため、
消費電力の低減が可能である。
本実施例では、導電性を有する酸化物半導体膜の透過率、導電率、及び抵抗率について
説明する。
はじめに、試料Ａ１及び試料Ａ２の作製方法を説明する。
はじめに、試料Ａ１の作製方法について説明する。
ガラス基板上に厚さ５０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物膜（以下、ＩＧＺＯ膜という。
）を成膜し、その後、厚さ１００ｎｍの窒化シリコン膜を積層して成膜した。なお、試料
Ａ１は、導電性を有する酸化物半導体膜を有する。
なお、ＩＧＺＯ膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット
（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用い、３３ｖｏｌ％の酸素（アルゴン希釈）をスパ
ッタリングガスとして用い、圧力＝０．４Ｐａ、成膜電力＝２００Ｗ、基板温度＝３００
℃の条件を用いた。
また、窒化シリコン膜の成膜条件としては、プラズマＣＶＤ法にて、ＳｉＨ４／Ｎ２／
ＮＨ３＝５０／５０００／１００ｓｃｃｍ、圧力＝１００Ｐａ、成膜電力＝１０００Ｗ、
基板温度＝３５０℃の条件を用いた。以上の工程により、試料Ａ１を作製した。
次に、試料Ａ２の作製方法を説明する。
試料Ａ２は、試料Ａ１のＩＧＺＯ膜の成膜条件を用いて、ガラス基板上にＩＧＺＯ膜を
成膜した。以上の工程により、試料Ａ２を作製した。なお、試料Ａ１は、酸化物半導体膜
を有する。
次に、試料Ａ１及び試料Ａ２において、可視光の透過率を測定した。測定された透過率
を図３５に示す。図３５において、実線は試料Ａ１に含まれる導電性を有する酸化物半導
体膜（ＯＣ ｆｉｌｍ）の透過率を示し、破線は試料Ａ２に含まれる酸化物半導体膜（Ｏ
Ｓ ｆｉｌｍ）の透過率を示す。
試料Ａ１及び試料Ａ２において、透過率は広いエネルギー領域に対して８０％以上にな
っている。すなわち、導電性を有する酸化物半導体膜は、酸化物半導体膜と比較しても、
可視光領域において高い透光性を有する。
次に、導電性を有する酸化物半導体膜の導電率及び抵抗率を測定した。
はじめに、試料Ａ３の作製方法について説明する。
試料Ａ１と同様の条件を用いて、ガラス基板上に厚さ３５ｎｍのＩＧＺＯ膜を成膜し、
その後、厚さ１００ｎｍの窒化シリコン膜を積層して成膜した。次に、窒化シリコン膜を
エッチングすることで、導電性を有する酸化物半導体膜を露出させた。以上の工程により
、試料Ａ３を作製した。
次に、試料Ａ３に含まれる導電性を有する酸化物半導体膜の導電率を測定した。導電性
を有する酸化物半導体膜の導電率の１／Ｔ依存性（アレニウスプロット）を図３６に示す
。図３６の横軸は、１／Ｔ（絶対温度）を示し、縦軸は１／ρを示す。
図３６に示すように、導電性を有する酸化物半導体膜は、温度が上昇するにつれて、わ
ずかに抵抗が上昇している。このことから、導電性を有する酸化物半導体膜の導電性は半
導体的ではなく、金属的なふるまいを有するといえる。これは、導電性を有する酸化物半
導体膜では、キャリアが縮退していることが原因と考えられる。
次に、試料Ａ３の抵抗率を測定した結果を図３７に示す。試料Ａ３に含まれる、導電性
を有する酸化物半導体膜の電気特性は良好な線形特性であり、抵抗率は、７×１０－３Ω
・ｃｍ程度であった。
以上の透過率及び抵抗率の測定から、導電性を有する酸化物半導体膜は、ＩＴＯの代替
として用いることが可能である。
また、導電性を有する酸化物半導体膜は、酸化物半導体膜とは異なる物性を有しており
、これら２つは異なる材料であるといえる。
本実施例では、トランジスタのＶｇ－Ｉｄ特性の測定結果について説明する。
はじめに、試料Ｂ１に含まれるトランジスタの作製工程について、図１０および図１１
を参照して説明する。
まず、図１０（Ａ）に示すように、基板１１としてガラス基板を用い、基板１１上に導
電膜１２を形成した。
ここでは、導電膜１２として、スパッタリング法で厚さ１００ｎｍのタングステン膜を
形成した。
次に、図１０（Ｂ）に示すように、ゲート電極として機能する導電膜１３を形成した。
ここでは、フォトリソグラフィ工程により導電膜１２上にマスクを形成した後、導電膜
１２の一部をエッチングして、導電膜１３を形成した。
次に、図１０（Ｃ）に示すように、導電膜１３上に、窒化物絶縁膜１５と、酸化物絶縁
膜１６と、酸化物半導体膜１８とを順に形成した。
ここでは、窒化物絶縁膜１５として、厚さ５０ｎｍの第１の窒化シリコン膜、厚さ３０
０ｎｍの第２の窒化シリコン膜、及び厚さ５０ｎｍの第３の窒化シリコン膜をそれぞれプ
ラズマＣＶＤ法により形成した。酸化物絶縁膜１６として、厚さ５０ｎｍの酸化窒化シリ
コン膜をプラズマＣＶＤ法により形成した。酸化物半導体膜１８として、厚さ３５ｎｍの
ＩＧＺＯ膜をスパッタリング法により形成した。なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１
：１：１のスパッタリングターゲットを用いた。また、成膜温度は１７０℃であった。
次に、第１の加熱処理を行った。ここでは、第１の加熱処理として、窒素雰囲気で、４
５０℃、１時間の加熱処理を行った後、窒素及び酸素雰囲気で、４５０℃、１時間の加熱
処理を行った。
次に、図１０（Ｄ）に示すように、酸化物半導体膜１９ａを形成した。ここでは、フォ
トリソグラフィ工程により酸化物半導体膜１８上にマスクを形成した後、酸化物半導体膜
１８の一部をエッチングして、酸化物半導体膜１９ａを形成した。
次に、図１１（Ａ）に示すように、導電膜２０を形成した。
ここでは、導電膜２０として、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのア
ルミニウム膜と、厚さ１００ｎｍのチタン膜とを、それぞれスパッタリング法により順に
形成した。
次に、図１１（Ｂ）に示すように、ソース電極及びドレイン電極として機能する導電膜
２１ａ、２１ｂを形成した。ここでは、フォトリソグラフィ工程により導電膜２０上にマ
スクを形成した後、導電膜２０の一部をエッチングして、導電膜２１ａ、２１ｂを形成し
た。
次に、図１１（Ｃ）に示すように、酸化物絶縁膜２２及び酸化物絶縁膜２４を形成した
。
ここでは、酸化物絶縁膜２２として、厚さ５０ｎｍの酸化窒化シリコン膜をプラズマＣ
ＶＤ法により形成した。酸化物絶縁膜２４として、厚さ４００ｎｍの酸化窒化シリコン膜
をプラズマＣＶＤ法により形成した。
次に、第２の加熱処理を行い、酸化物絶縁膜２２及び酸化物絶縁膜２４から水、窒素、
水素等を脱離させると共に、酸化物絶縁膜２４に含まれる酸素の一部を酸化物半導体膜１
９ａへ供給した。ここでは、窒素及び酸素雰囲気で、３５０℃、１時間の加熱処理を行っ
た。
次に、図示しないが、酸化物絶縁膜２４上に窒化物絶縁膜を形成した。
ここでは、窒化物絶縁膜として、厚さ１００ｎｍの窒化シリコン膜をプラズマＣＶＤ法
により形成した。
次に、図示しないが、窒化物絶縁膜の一部をエッチングして、導電膜２１ａ、２１ｂの
一部を露出する開口部を形成した。
次に、図示しないが、窒化物絶縁膜上に平坦化膜を形成した。
ここでは、組成物を窒化物絶縁膜上に塗布した後、露光及び現像を行って、一対の電極
の一部を露光する開口部を有する平坦化膜を形成した。なお、平坦化膜として厚さ１．５
μｍのアクリル樹脂を形成した。こののち、加熱処理を行った。当該加熱処理は、温度を
２５０℃とし、窒素を含む雰囲気で１時間行った。
次に、図示しないが、導電膜２１ａ、２１ｂの一部に接続される導電膜を形成した。
ここでは、スパッタリング法により厚さ１００ｎｍの酸化シリコンを含むＩＴＯを形成
した。この後、窒素雰囲気で、２５０℃、１時間の加熱処理を行った。
以上の工程により、トランジスタを有する試料Ｂ１を作製した。
また、試料Ｂ１に含まれるトランジスタに含まれる酸化物半導体膜１９ａ及び導電膜２
１ａ、２１ｂを変形したトランジスタを有する試料Ｂ２を作製した。
試料Ｂ２に含まれるトランジスタは、酸化物半導体膜１９ａの代わりに、多層膜を有す
る。多層膜として、厚さ３５ｎｍの第１のＩＧＺＯ膜及び厚さ２０ｎｍの第２のＩＧＺＯ
膜をそれぞれスパッタリング法により順に形成した。なお、第１のＩＧＺＯ膜は、原子数
比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタリングターゲットを用い、成膜温度は３０
０℃であった。また、第２のＩＧＺＯ膜は、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：４：５の
スパッタリングターゲットを用い、成膜温度は２００℃であった。
また、試料Ｂ２に含まれるトランジスタにおいて、導電膜２１ａ、２１ｂとして、厚さ
５０ｎｍのタングステン膜と厚さ２００ｎｍの銅膜をそれぞれスパッタリング法により順
に形成した。
また、試料Ｂ２に含まれるトランジスタにおいて、導電膜２１ａ、２１ｂを形成した後
であって、酸化物絶縁膜２２を形成する前に、以下の工程を追加し、導電膜２１ａ、２１
ｂの表面にシリサイド膜を形成した。詳細を以下に示す。３５０℃に加熱しながら、アン
モニア雰囲気で発生させたプラズマに導電膜２１ａ、２１ｂを曝し、導電膜２１ａ、２１
ｂの表面の酸化物を還元した。次に、２２０℃で加熱しながら、導電膜２１ａ、２１ｂを
シランに曝した。この結果、導電膜２１ａ、２１ｂに含まれる銅が触媒として作用し、シ
ランがＳｉとＨ２に分解されるとともに、導電膜２１ａ、２１ｂの表面にＣｕＳｉｘ（ｘ
＞０）膜を形成した。
また、試料Ｂ１に含まれるトランジスタに含まれる酸化物半導体膜１９ａを変形したト
ランジスタを有する試料Ｂ３を作製した。
試料Ｂ３において、酸化物半導体膜１９ａとして、厚さ３５ｎｍのＩＧＺＯ膜をスパッ
タリング法により形成した。なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のスパッタ
リングターゲットを用いた。また、成膜温度は１００℃であった。なお、導電膜２１ａ、
２１ｂは、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ
１００ｎｍのチタン膜とが順に積層されている。
また、試料Ｂ３に含まれるトランジスタに含まれる酸化物半導体膜１９ａ及び導電膜２
１ａ、２１ｂを変形したトランジスタを有する試料Ｂ４を作製した。
試料Ｂ４において、酸化物半導体膜１９ａとして、厚さ３５ｎｍのＩＧＺＯ膜をスパッ
タリング法により形成した。なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２のスパ
ッタリングターゲットを用いた。また、成膜温度は２５℃であった。
また、試料Ｂ４に含まれるトランジスタにおいて、導電膜２１ａ、２１ｂとして、厚さ
５０ｎｍのタングステン膜と、厚さ２００ｎｍの銅膜をそれぞれスパッタリング法により
順に形成した。
なお、各試料に形成されるトランジスタはチャネルエッチ構造である。また、チャネル
長（Ｌ）が３μｍ、チャネル幅（Ｗ）が５０μｍであるトランジスタと、チャネル長（Ｌ
）が６μｍ、チャネル幅（Ｗ）が５０μｍであるトランジスタをそれぞれ形成した。
ここで、試料Ｂ１に含まれるチャネル長が３μｍのトランジスタの断面ＳＴＥＭ像を図
４１に示す。
次に、試料Ｂ１乃至試料Ｂ４に含まれるトランジスタの初期特性としてＶｇ－Ｉｄ特性
を測定した。ここでは、基板温度を２５℃とし、ソース－ドレイン間の電位差（以下、ド
レイン電圧という。）を１Ｖ、１０Ｖとし、ソース－ゲート電極間の電位差（以下、ゲー
ト電圧という。）を－１５Ｖ以上＋１５Ｖ以下まで変化させたときのソース－ドレイン間
に流れる電流（以下、ドレイン電流という。）の変化特性、すなわちＶｇ－Ｉｄ特性を測
定した。
図４２に、試料Ｂ１及び試料Ｂ２に含まれるトランジスタのＶｇ－Ｉｄ特性を示す。図
４３に、試料Ｂ３及び試料Ｂ４に含まれるトランジスタのＶｇ－Ｉｄ特性を示す。図４２
及び図４３に示す各グラフにおいて、横軸はゲート電圧Ｖｇ、縦軸はドレイン電流Ｉｄを
表す。また、実線は、ドレイン電圧Ｖｄが１Ｖ、１０ＶのときのＶｇ－Ｉｄ特性である。
図４２に示すように、試料Ｂ１及び試料Ｂ２に含まれるトランジスタは、優れたスイッ
チング特性を有する。即ち、試料Ｂ１及び試料Ｂ２に含まれるトランジスタは、導電膜２
１ａ、２１ｂに含まれる金属元素が異なっても、優れたＶｇ－Ｉｄ特性を有する。
一方、図４３に示すように、試料Ｂ４に含まれるトランジスタのＶｇ－Ｉｄ特性におい
て、しきい値電圧がマイナスシフトしている。また、しきい値電圧近傍におけるドレイン
電流の上昇が緩やかである。即ち、Ｓ値が悪化している。即ち、試料Ｂ３及び試料Ｂ４に
含まれるトランジスタは、導電膜２１ａ、２１ｂに含まれる金属元素によって、Ｖｇ－Ｉ
ｄ特性が劣化する。
ここで、試料Ｂ２及び試料Ｂ４に含まれるトランジスタのＩＧＺＯ膜の構造及び膜密度
と、Ｖｇ－Ｉｄ特性の関係を調べた。試料Ｂ２において、導電膜２１ａ、２１ｂに接する
ＩＧＺＯ膜を基板上に形成した。該試料をＢ２ａとする。また、試料Ｂ４において、導電
膜２１ａ、２１ｂに接するＩＧＺＯ膜を基板上に形成した。該試料をＢ４ａとする。次に
、各試料のＩＧＺＯ膜の構造解析をＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉ
ｏｎ）装置を用いて行った。また、各試料のＩＧＺＯ膜の膜密度をＸ線反射率測定法（Ｘ
ＲＲ：Ｘ－Ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）によって測定した。
試料２ａに含まれるＩＧＺＯ膜と、試料４ａに含まれるＩＧＺＯ膜それぞれに関しての
ＸＲＤの測定結果を図４４（Ａ）に示し、ＸＲＲの測定結果を図４４（Ｂ）に示す。
図４４（Ａ）に示すように、試料２ａに含まれるＩＧＺＯ膜は、回折角（２θ）が３１
°近傍にピークを有するため、ＣＡＡＣ－ＩＧＺＯ膜である。一方、試料４ａに含まれる
ＩＧＺＯ膜は、回折角（２θ）が３１°近傍にピークを有さないため、ｎｃ－ＩＧＺＯ膜
である。
図４４（Ｂ）に示すように、試料４ａに含まれるＩＧＺＯ膜と比較して、試料２ａに含
まれるＩＧＺＯ膜の方が、膜密度が高い。
試料Ｂ４に含まれるトランジスタは、導電膜２１ａ、２１ｂに接するＩＧＺＯ膜がｎｃ
－ＩＧＺＯ膜で形成される。また、ｎｃ－ＩＧＺＯ膜は、膜密度が低い。これらのため、
導電膜２１ａ、２１ｂに含まれる銅が、ゲート絶縁膜として機能する酸化物絶縁膜１６及
び酸化物半導体膜１９ａの界面に拡散しやすいと考えられる。また、銅の拡散により、酸
化物絶縁膜１６及び酸化物半導体膜１９ａの界面にキャリアトラップが形成される。この
結果、試料Ｂ４に含まれるトランジスタのＶｇ－Ｉｄ特性において、Ｓ値が悪化してしま
う。
一方、試料Ｂ２に含まれるトランジスタは、多層膜を有し、さらに多層膜において、導
電膜２１ａ、２１ｂに接するＩＧＺＯ膜がＣＡＡＣ－ＩＧＺＯ膜で形成される。ＣＡＡＣ
－ＩＧＺＯ膜は、膜密度が高く、層状構造であり、結晶粒界が存在しない。このため、Ｃ
ＡＡＣ－ＩＧＺＯ膜は、銅のバリア膜として機能し、導電膜２１ａ、２１ｂに含まれる銅
がチャネル領域へ拡散することを防ぐと考えられる。また、導電膜２１ａ、２１ｂの表面
にシリサイド膜が形成される。シリサイド膜が、導電膜２１ａ、２１ｂから、銅が拡散す
ることを防ぐ。これらの結果、試料Ｂ２に含まれるトランジスタは、導電膜２１ａ、２１
ｂに含まれる金属元素に関わらず、優れたＶｇ－Ｉｄ特性を有する。
以上のことから、導電膜２１ａ、２１ｂとして、銅膜を用いて形成する場合、導電膜２
１ａ、２１ｂに接する酸化物半導体膜として、ＣＡＡＣ－ＩＧＺＯ膜を用いることで、優
れた電気特性を有するトランジスタを作製することができる。

Claims (5)

  1. マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、
    前記画素部は、
    走査線としての機能と、トランジスタのゲート電極としての機能とを有する第１の導電膜と、
    前記第１の導電膜と重なる領域を有し、且つ前記トランジスタのチャネル形成領域を有する半導体膜と、
    前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第２の導電膜と、
    前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第３の導電膜と、
    前記第２の導電膜と電気的に接続され、且つ画素電極としての機能を有する第４の導電膜と、
    前記第４の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第５の導電膜と、
    前記第５の導電膜と電気的に接続された第６の導電膜と、を有し、
    平面視において、前記第１の導電膜は、第１の方向に延在する領域を有し、
    平面視において、前記第３の導電膜は、前記第１の方向と交差する第２の方向に延在する領域を有し、
    平面視において、前記第６の導電膜は、前記第２の方向に延在する領域を有し、且つ前記第１の導電膜と交差する領域を有し、
    前記第３の導電膜は、前記第１の導電膜と交差する領域を有し、且つ前記チャネル形成領域との重なりを有さず、
    前記第３の導電膜は、開口部を有し、
    前記開口部は、第１の方向に延伸する第１の部分と、前記第１の方向と交差する第２の方向に延伸する第２の部分と、を有し、
    平面視において、前記開口部の第１の部分の少なくとも一部と、前記開口部の第２の部分の少なくとも一部とは、前記第３の導電膜の端部と、前記第３の導電膜の前記端部と対向する前記第４の導電膜の端部との間の領域に位置する、液晶表示装置。
  2. マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、
    前記画素部は、
    走査線としての機能と、トランジスタのゲート電極としての機能とを有する第１の導電膜と、
    前記第１の導電膜と重なる領域を有し、且つ前記トランジスタのチャネル形成領域を有する半導体膜と、
    前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第２の導電膜と、
    前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第３の導電膜と、
    前記第２の導電膜と電気的に接続され、且つ画素電極としての機能を有する第４の導電膜と、
    前記第４の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第５の導電膜と、
    前記第５の導電膜と電気的に接続された第６の導電膜と、を有し、
    平面視において、前記第１の導電膜は、第１の方向に延在する領域を有し、
    平面視において、前記第３の導電膜は、前記第１の方向と交差する第２の方向に延在する領域を有し、
    平面視において、前記第６の導電膜は、前記第２の方向に延在する領域を有し、且つ前記第１の導電膜と交差する領域を有し、
    前記第３の導電膜は、前記第１の導電膜と交差する領域を有し、且つ前記チャネル形成領域との重なりを有さず、
    前記第３の導電膜は、開口部を有し、
    前記開口部は、第１の方向に延伸する第１の部分と、前記第１の方向と交差する第２の方向に延伸する第２の部分と、を有し、
    平面視において、前記開口部の第１の部分の少なくとも一部と、前記開口部の第２の部分の少なくとも一部とは、前記第３の導電膜の端部と、前記第３の導電膜の前記端部と対向する前記第４の導電膜の端部との間の領域に位置し、
    前記画素部の平面視において、前記第６の導電膜の前記第１の方向における幅は、前記第３の導電膜の前記第１の方向における幅よりも大きい、液晶表示装置。
  3. マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、
    前記画素部は、
    走査線としての機能と、トランジスタのゲート電極としての機能とを有する第１の導電膜と、
    前記第１の導電膜と重なる領域を有し、且つ前記トランジスタのチャネル形成領域を有する半導体膜と、
    前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第２の導電膜と、
    前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第３の導電膜と、
    前記第２の導電膜と電気的に接続され、且つ画素電極としての機能を有する第４の導電膜と、
    前記第４の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第５の導電膜と、
    前記第５の導電膜と電気的に接続された第６の導電膜と、を有し、
    平面視において、前記第１の導電膜は、第１の方向に延在する領域を有し、
    平面視において、前記第３の導電膜は、前記第１の方向と交差する第２の方向に延在する領域を有し、
    平面視において、前記第６の導電膜は、前記第２の方向に延在する領域を有し、且つ前記第１の導電膜と交差する領域を有し、
    前記第３の導電膜は、前記第１の導電膜と交差する領域を有し、且つ前記チャネル形成領域との重なりを有さず、
    前記第３の導電膜は、開口部を有し、
    前記開口部は、第１の方向に延伸する第１の部分と、前記第１の方向と交差する第２の方向に延伸する第２の部分と、を有し、
    平面視において、前記開口部の第１の部分の少なくとも一部と、前記開口部の第２の部分の少なくとも一部とは、前記第３の導電膜の端部と、前記第３の導電膜の前記端部と対向する前記第４の導電膜の端部との間の領域に位置し、
    前記第６の導電膜は、配線としての機能を有し、
    前記配線は、複数の画素列に一の割合で配置される、液晶表示装置。
  4. マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、
    前記画素部は、
    走査線としての機能と、トランジスタのゲート電極としての機能とを有する第１の導電膜と、
    前記第１の導電膜と重なる領域を有し、且つ前記トランジスタのチャネル形成領域を有する半導体膜と、
    前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第２の導電膜と、
    前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第３の導電膜と、
    前記第２の導電膜と電気的に接続され、且つ画素電極としての機能を有する第４の導電膜と、
    前記第４の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第５の導電膜と、
    前記第５の導電膜と電気的に接続された第６の導電膜と、を有し、
    平面視において、前記第１の導電膜は、第１の方向に延在する領域を有し、
    平面視において、前記第３の導電膜は、前記第１の方向と交差する第２の方向に延在する領域を有し、
    平面視において、前記第６の導電膜は、前記第２の方向に延在する領域を有し、且つ前記第１の導電膜と交差する領域を有し、
    前記第３の導電膜は、前記第１の導電膜と交差する領域を有し、且つ前記チャネル形成領域との重なりを有さず、
    前記第３の導電膜は、開口部を有し、
    前記開口部は、第１の方向に延伸する第１の部分と、前記第１の方向と交差する第２の方向に延伸する第２の部分と、を有し、
    平面視において、前記開口部の第１の部分の少なくとも一部と、前記開口部の第２の部分の少なくとも一部とは、前記第３の導電膜の端部と、前記第３の導電膜の前記端部と対向する前記第４の導電膜の端部との間の領域に位置し、
    前記画素部の平面視において、前記第６の導電膜の前記第１の方向における幅は、前記第３の導電膜の前記第１の方向における幅よりも大きく、
    前記第６の導電膜は、配線としての機能を有し、
    前記配線は、複数の画素列に一の割合で配置される、液晶表示装置。
  5. 請求項１乃至３のいずれか一において、
    前記第２の導電膜の下面と接する領域と、前記第３の導電膜の下面と接する領域と、前記第６の導電膜の下面と接する領域と、を有する絶縁膜を有し、
    前記第２の導電膜と、前記第３の導電膜と、前記第４の導電膜とは、同じ材料を有する、液晶表示装置。
JP2024098709A 2013-09-13 2024-06-19 液晶表示装置 Active JP7543596B2 (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2013190864 2013-09-13
JP2013190864 2013-09-13
JP2013249904 2013-12-03
JP2013249904 2013-12-03
JP2014047241 2014-03-11
JP2014047241 2014-03-11
JP2014106477 2014-05-22
JP2014106477 2014-05-22
JP2020066944A JP7098679B2 (ja) 2013-09-13 2020-04-02 表示装置
JP2022104435A JP7314362B2 (ja) 2013-09-13 2022-06-29 表示装置
JP2023114395A JP7508661B2 (ja) 2013-09-13 2023-07-12 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2023114395A Division JP7508661B2 (ja) 2013-09-13 2023-07-12 表示装置

Publications (2)

Publication Number Publication Date
JP2024111156A true JP2024111156A (ja) 2024-08-16
JP7543596B2 JP7543596B2 (ja) 2024-09-02

Family

ID=52665606

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2014180826A Active JP6415192B2 (ja) 2013-09-13 2014-09-05 表示装置
JP2017172641A Active JP6255135B2 (ja) 2013-09-13 2017-09-08 液晶表示装置
JP2017231370A Active JP6307658B2 (ja) 2013-09-13 2017-12-01 液晶表示装置
JP2018187194A Active JP6687698B2 (ja) 2013-09-13 2018-10-02 表示装置
JP2020066944A Active JP7098679B2 (ja) 2013-09-13 2020-04-02 表示装置
JP2022104435A Active JP7314362B2 (ja) 2013-09-13 2022-06-29 表示装置
JP2023114395A Active JP7508661B2 (ja) 2013-09-13 2023-07-12 表示装置
JP2024098709A Active JP7543596B2 (ja) 2013-09-13 2024-06-19 液晶表示装置

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2014180826A Active JP6415192B2 (ja) 2013-09-13 2014-09-05 表示装置
JP2017172641A Active JP6255135B2 (ja) 2013-09-13 2017-09-08 液晶表示装置
JP2017231370A Active JP6307658B2 (ja) 2013-09-13 2017-12-01 液晶表示装置
JP2018187194A Active JP6687698B2 (ja) 2013-09-13 2018-10-02 表示装置
JP2020066944A Active JP7098679B2 (ja) 2013-09-13 2020-04-02 表示装置
JP2022104435A Active JP7314362B2 (ja) 2013-09-13 2022-06-29 表示装置
JP2023114395A Active JP7508661B2 (ja) 2013-09-13 2023-07-12 表示装置

Country Status (6)

Country Link
US (6) US9337214B2 (ja)
JP (8) JP6415192B2 (ja)
KR (7) KR102197416B1 (ja)
CN (2) CN105531621B (ja)
TW (6) TWI830281B (ja)
WO (1) WO2015037500A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105431893B (zh) * 2013-09-30 2018-01-26 株式会社Lg化学 用于有机电子器件的基板及其制造方法
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US10141453B2 (en) * 2014-12-25 2018-11-27 Sharp Kabushiki Kaisha Semiconductor device
EP3053874B1 (en) * 2015-02-04 2017-11-22 LG Electronics Inc. Light conversion member, and backlight unit and display device including the same
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
CN105514120B (zh) * 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
JP2018013765A (ja) 2016-04-28 2018-01-25 株式会社半導体エネルギー研究所 電子デバイス
JP2017219615A (ja) * 2016-06-06 2017-12-14 株式会社ジャパンディスプレイ 液晶表示装置
CN109661696B (zh) * 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法
JP6380597B1 (ja) * 2017-04-12 2018-08-29 Jnc株式会社 液晶表示素子
TWI695205B (zh) * 2018-08-10 2020-06-01 友達光電股份有限公司 影像感測顯示裝置以及影像處理方法
CN110426906B (zh) 2018-08-10 2022-03-04 友达光电股份有限公司 像素阵列基板
CN109239994A (zh) * 2018-10-25 2019-01-18 京东方科技集团股份有限公司 阵列基板及显示装置
CN109785746B (zh) * 2018-12-28 2022-02-01 友达光电（昆山）有限公司 一种显示装置
CN111508370B (zh) * 2020-05-19 2023-01-24 武汉华星光电半导体显示技术有限公司 可折叠显示装置

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH01133124A (ja) 1987-11-18 1989-05-25 Nec Corp グラフィック端末
JPH01133124U (ja) * 1988-03-02 1989-09-11
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100267993B1 (ko) * 1997-11-26 2000-10-16 구자홍 액정표시장치와그제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
KR100299381B1 (ko) 1998-08-24 2002-06-20 박종섭 고개구율 및 고투과율을 갖는 액정표시장치 및 그 제조방법
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000310786A (ja) * 1999-04-27 2000-11-07 Matsushita Electric Ind Co Ltd 液晶表示素子
KR100565887B1 (ko) * 1999-06-11 2006-03-31 마쯔시다덴기산교 가부시키가이샤 액정표시장치 및 그 제조방법
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP3957277B2 (ja) * 2002-04-15 2007-08-15 株式会社アドバンスト・ディスプレイ 液晶表示装置及びその製造方法
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4199501B2 (ja) * 2002-09-13 2008-12-17 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4720970B2 (ja) 2003-03-19 2011-07-13 日本電気株式会社 液晶表示装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4522145B2 (ja) * 2004-05-25 2010-08-11 シャープ株式会社 表示装置用基板、その製造方法及び表示装置
WO2005116745A1 (en) * 2004-05-27 2005-12-08 Sharp Kabushiki Kaisha Active matrix substrate, method for correcting a pixel deffect therein and manufacturing method thereof
KR100845668B1 (ko) * 2004-05-28 2008-07-11 샤프 가부시키가이샤 액티브 매트릭스 기판, 액티브 매트릭스 기판의 수정 방법, 대향 기판, 액정 표시 장치, 표시장치 및 표시 장치의 수정 방법
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
WO2007040194A1 (ja) * 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100827459B1 (ko) * 2006-04-11 2008-05-06 비오이 하이디스 테크놀로지 주식회사 횡전계 모드 액정표시장치
KR101320494B1 (ko) * 2006-04-12 2013-10-22 엘지디스플레이 주식회사 수평전계방식 액정표시장치 및 그 제조방법
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
TWI307171B (en) 2006-07-03 2009-03-01 Au Optronics Corp Method for manufacturing bottom substrate of liquid crystal display device
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
CN102096251B (zh) * 2006-09-27 2013-07-03 夏普株式会社 有源矩阵基板及具备该有源矩阵基板的液晶显示装置
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008129307A (ja) 2006-11-21 2008-06-05 Seiko Epson Corp 液晶装置、液晶装置の駆動方法、及び電子機器
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101309777B1 (ko) * 2007-01-03 2013-09-25 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008216621A (ja) * 2007-03-05 2008-09-18 Seiko Epson Corp 電気光学装置及び電子機器
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008262006A (ja) * 2007-04-11 2008-10-30 Nec Lcd Technologies Ltd アクティブマトリクス基板及び液晶パネル
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101374102B1 (ko) * 2007-04-30 2014-03-25 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
US8351006B2 (en) 2007-05-14 2013-01-08 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
KR101362960B1 (ko) * 2007-05-14 2014-02-13 엘지디스플레이 주식회사 액정표시장치와 그 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5519101B2 (ja) * 2007-09-28 2014-06-11 株式会社ジャパンディスプレイ 電子機器
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5456980B2 (ja) * 2008-02-15 2014-04-02 三菱電機株式会社 液晶表示装置、及びその製造方法
JP4952630B2 (ja) 2008-03-27 2012-06-13 ソニー株式会社 液晶装置
JP5339351B2 (ja) 2008-06-18 2013-11-13 株式会社ジャパンディスプレイ 液晶表示パネル
JP2010040552A (ja) * 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5513751B2 (ja) * 2008-09-29 2014-06-04 株式会社ジャパンディスプレイ 液晶表示パネル
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101308250B1 (ko) * 2008-12-03 2013-09-13 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법
US8481351B2 (en) * 2008-12-19 2013-07-09 Sharp Kabushiki Kaisha Active matrix substrate manufacturing method and liquid crystal display device manufacturing method
TW201037439A (en) 2009-04-14 2010-10-16 Hannstar Display Corp Array substrate for FFS type LCD panel and method for manufacturing the same
WO2010125986A1 (en) * 2009-05-01 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8654292B2 (en) 2009-05-29 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP2011043726A (ja) 2009-08-24 2011-03-03 Seiko Epson Corp 液晶装置及び液晶装置の製造方法並びに電子機器
JP5458102B2 (ja) 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
WO2011027702A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
US9129868B2 (en) * 2009-11-04 2015-09-08 Cbrite Inc. Mask level reduction for MOFET
KR101182471B1 (ko) * 2009-11-12 2012-09-12 하이디스 테크놀로지 주식회사 에프에프에스 모드 액정표시장치 및 그 제조방법
KR20110067369A (ko) 2009-12-14 2011-06-22 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
KR101785912B1 (ko) 2009-12-29 2017-10-18 엘지디스플레이 주식회사 광시야각 액정표시장치용 어레이 기판
JP5103494B2 (ja) * 2010-03-05 2012-12-19 株式会社ジャパンディスプレイイースト 液晶表示装置
KR20110139829A (ko) 2010-06-24 2011-12-30 엘지디스플레이 주식회사 광시야각 액정표시장치용 어레이 기판 및 이의 제조 방법
JP5278777B2 (ja) * 2010-11-09 2013-09-04 Ｎｌｔテクノロジー株式会社 液晶表示装置
US8760608B2 (en) * 2011-01-07 2014-06-24 Japan Display West Inc. Liquid crystal display panel
KR101844015B1 (ko) 2011-02-24 2018-04-02 삼성디스플레이 주식회사 액정 표시 장치
JP5977569B2 (ja) * 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
JP5756860B2 (ja) * 2011-08-10 2015-07-29 シャープ株式会社 液晶ディスプレイ
US20140176891A1 (en) 2011-08-10 2014-06-26 Sharp Kabushiki Kaisha Liquid crystal display panel
JP2013051328A (ja) * 2011-08-31 2013-03-14 Japan Display Central Co Ltd アクティブマトリックス型表示素子およびその製造方法
KR20130031559A (ko) * 2011-09-21 2013-03-29 삼성디스플레이 주식회사 박막 트랜지스터 표시판
JP5824536B2 (ja) 2012-01-31 2015-11-25 シャープ株式会社 半導体装置およびその製造方法
WO2013115050A1 (ja) * 2012-01-31 2013-08-08 シャープ株式会社 半導体装置およびその製造方法
KR20150040873A (ko) 2012-08-03 2015-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8937307B2 (en) 2012-08-10 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102691397B1 (ko) 2012-09-13 2024-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP6029410B2 (ja) 2012-10-01 2016-11-24 株式会社ジャパンディスプレイ 液晶表示装置
KR20140044453A (ko) 2012-10-05 2014-04-15 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 액정 표시 패널
KR102459007B1 (ko) 2012-12-25 2022-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102440904B1 (ko) * 2012-12-28 2022-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI803081B (zh) 2013-08-28 2023-05-21 日商半導體能源研究所股份有限公司 顯示裝置
CN104360553A (zh) * 2014-11-05 2015-02-18 京东方科技集团股份有限公司 阵列基板、彩膜基板及其制作方法、显示面板、显示装置

Also Published As

Publication number Publication date
TWI729575B (zh) 2021-06-01
JP6687698B2 (ja) 2020-04-28
JP2022121587A (ja) 2022-08-19
JP2017219869A (ja) 2017-12-14
JP6307658B2 (ja) 2018-04-04
JP2019012286A (ja) 2019-01-24
JP2020112828A (ja) 2020-07-27
US20160247827A1 (en) 2016-08-25
US10559602B2 (en) 2020-02-11
KR102197416B1 (ko) 2020-12-31
TWI628490B (zh) 2018-07-01
JP7543596B2 (ja) 2024-09-02
CN105531621B (zh) 2019-11-12
JP7098679B2 (ja) 2022-07-11
KR102307142B1 (ko) 2021-09-29
US20150076492A1 (en) 2015-03-19
TW202028815A (zh) 2020-08-01
US20170352686A1 (en) 2017-12-07
US20240186332A1 (en) 2024-06-06
KR102378241B1 (ko) 2022-03-23
US20200411563A1 (en) 2020-12-31
KR20200144594A (ko) 2020-12-29
TW202242825A (zh) 2022-11-01
US10777585B2 (en) 2020-09-15
US20190363106A1 (en) 2019-11-28
KR20210118261A (ko) 2021-09-29
TW201514583A (zh) 2015-04-16
KR20210049212A (ko) 2021-05-04
JP2016001292A (ja) 2016-01-07
TWI678576B (zh) 2019-12-01
JP6255135B2 (ja) 2017-12-27
TW202201086A (zh) 2022-01-01
TW201830098A (zh) 2018-08-16
JP2018055123A (ja) 2018-04-05
JP6415192B2 (ja) 2018-10-31
US9337214B2 (en) 2016-05-10
KR102247678B1 (ko) 2021-04-30
US9748279B2 (en) 2017-08-29
US11848331B2 (en) 2023-12-19
KR20160056323A (ko) 2016-05-19
JP7508661B2 (ja) 2024-07-01
KR20220134047A (ko) 2022-10-05
JP2023129475A (ja) 2023-09-14
KR102643577B1 (ko) 2024-03-04
KR20240033151A (ko) 2024-03-12
TWI647515B (zh) 2019-01-11
KR20220039848A (ko) 2022-03-29
CN110806663A (zh) 2020-02-18
TWI830281B (zh) 2024-01-21
JP7314362B2 (ja) 2023-07-25
TWI773335B (zh) 2022-08-01
WO2015037500A1 (en) 2015-03-19
CN105531621A (zh) 2016-04-27
TW201921044A (zh) 2019-06-01
KR102448479B1 (ko) 2022-09-27

Similar Documents

Publication Publication Date Title
JP7543596B2 (ja) 液晶表示装置
JP2024117799A (ja) 液晶表示装置
TW202439271A (zh) 顯示裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240625

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240625

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20240625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240821

R150 Certificate of patent or registration of utility model

Ref document number: 7543596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150