JP2016533530A - Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。 - Google Patents

Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。 Download PDF

Info

Publication number
JP2016533530A
JP2016533530A JP2016543289A JP2016543289A JP2016533530A JP 2016533530 A JP2016533530 A JP 2016533530A JP 2016543289 A JP2016543289 A JP 2016543289A JP 2016543289 A JP2016543289 A JP 2016543289A JP 2016533530 A JP2016533530 A JP 2016533530A
Authority
JP
Japan
Prior art keywords
thin film
photoresist
electrode metal
tft
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016543289A
Other languages
English (en)
Other versions
JP6293905B2 (ja
Inventor
柴立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2016533530A publication Critical patent/JP2016533530A/ja
Application granted granted Critical
Publication of JP6293905B2 publication Critical patent/JP6293905B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】 電極パターンのパターン間隔を効率よく縮小し、ＴＦＴ−ＬＣＤアレイ基板の透過率を高め、かつ製造コストを低下させるＴＦＴ−ＬＣＤアレイ基板の製造方法、液晶パネル、液晶表示装置を提供する。【解決手段】 ガラス基板にゲートと、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成する活性層と、該活性層上のソースとドレインと、不動態化層と、該ドレイン上方に位置する不動態化層バイアホールとを形成するａ）のステップと、該ａ）のステップを完成させたガラス基板上に導電薄膜を蒸着し、該導電薄膜上にフォトレジストを塗布して露光と現像を行い、ＴＦＴエリアの不動態化層バイアホールの位置を除くフォトレジストを除去し、かつ画素エリアのギャップを形成する位置の一部フォトレジストを除去してＴＦＴエリアの不動態化層バイアホールの位置を除く該導電薄膜を露出させるｂ）のステップと、４回のドライエッチングによって、該ｂ）のステップにおける画素領域の該ギャップを形成する位置の残余のフォトレジストを除去して、画素領域の該ギャップを形成する位置の該導電薄膜を露出させる ｃ）のステップと、３回のウエットエッチングで該ステップb）と該ステップｃ）で露出させた導電薄膜を除去するｄ）のステップと、除去していないフォトレジストを剥離して導電電極を形成し、かつ該導電電極と該不動態化層バイアホールとを接続するｅ）のステップと、を含む。【選択図】 図３

Description

この発明は、薄膜トランジスタ液晶表示装置（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＴＦＴ−ＬＣＤ）に関し、特にＴＦＴ−ＬＣＤアレイ基板の製造方法、液晶パネル、液晶表示装置に関する。
情報社会の発展にともない、人々のパネル表示装置に対するニーズも急速に高まっている。ＴＦＴ−ＬＣＤは体積が小さく、低パワーで、電磁波の放射がないなどの長所を具え、目下のパネル表示装置の市場において、主導的な地位を得ている。だが、各メーカーの間では熾烈な競争が展開されており、ＴＦＴ−ＬＣＤメーカーにとって表示技術の品質向上し、歩留まりの向上、製造コストの低下こそが、過酷な競争に生き残るための重要な保証となっている。
従来の技術によるＴＦＴ−ＬＣＤアレイ基板の製造方法は、４マスク工程と、５マスク工程を主流としている。その内５マスク工程は、ゲートマスク、活性領域マスク、ソース・ドレインマスク、バイアホールマスク、ピクセルマスクの工程を含む。それぞれのマスク工程のステップは、蒸着による成膜工程、エッチング工程（ドライエッチングとウエットエッチングを含む）、剥離工程を含み、成膜→露光→エッチング→剥離と工程を５回循環させる。
４マスク工程は、５マスク工程を基礎とし、グレイトーンマスク、又はハーフトーンマスク、又はシングルスリットマスクを利用した工程であって、活性領域マスクとソース・ドレインマスクの工程を併合して一つのマスク工程とし、かつエッチング工程を介して本来の活性領域マスクとソース・ドレインマスクの工程の効能を得る。即ち、１回のマスク工程で２回のマスク工程の効果を達成する。
然しながら、４マスク工程であろうと、５マスク工程であろうと、製造するＴＦＴ−ＬＣＤアレイ基板は、ＩＴＯフォトマスクによって形成されるＩＴＯパターンのパターン間隔は、最小２．２５ｕｍであって、これ以上狭くなると、露光位置（即ちパターン間隔の位置）に対応するＩＴＯ電極パターンが、露光の後からエッチングできずブレイクするという問題が発生する。しかも、既存のレイアウト、現有する製造方法では、ＩＴＯ電極パターンの間隔を更に狭めることは難しい。よって、ＩＴＯ電極パターンにおけるパターン間隔を縮小してＴＦＴ−ＬＣＤアレイ基板の透過率を高めることは難しい。
この発明は、電極パターンのパターン間隔を効率よく縮小し、ＴＦＴ−ＬＣＤアレイ基板の透過率を高め、かつ製造コストを低下させるＴＦＴ−ＬＣＤアレイ基板の製造方法、液晶パネル、液晶表示装置を提供することを課題とする。
そこで、本発明者は従来の技術に見られ前述のる欠点に鑑み鋭意研究を重ねた結果、ガラス基板にゲートと、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成する活性層と、該活性層上のソースとドレインと、不動態化層と、該ドレイン上方に位置する不動態化層バイアホールとを形成するａ）のステップと、
該ａ）のステップを完成させたガラス基板上に導電薄膜を蒸着し、該導電薄膜上にフォトレジストを塗布して露光と現像を行い、ＴＦＴエリアの不動態化層バイアホールの位置を除くフォトレジストを除去し、かつ画素エリアのギャップを形成する位置の一部フォトレジストを除去してＴＦＴエリアの不動態化層バイアホールの位置を除く該導電薄膜を露出させるｂ）のステップと、
４回のドライエッチングによって、該ｂ）のステップにおける画素領域の該ギャップを形成する位置の残余のフォトレジストを除去して、画素領域の該ギャップを形成する位置の該導電薄膜を露出させるｃ）のステップと、
３回のウエットエッチングで該ステップb）と該ステップｃ）で露出させた導電薄膜を除去するｄ）のステップと、
除去していないフォトレジストを剥離して導電電極を形成し、かつ該導電電極と該不動態化層バイアホールとを接続するｅ）のステップと、を含むＴＦＴ−ＬＣＤアレイ基板と、係るＴＦＴ−ＬＣＤアレイ基板を用いた
液晶パネル、液晶表示装置によって課題を解決できる点に着眼し、係る知見に基づいて本発明を完成させた。
以下この発明について説明する。請求項１に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は、ａ）のステップにおいて、ガラス基板にゲートと、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成する活性層と、該活性層上のソースとドレインと、不動態化層と、該ドレイン上方に位置する不動態化層バイアホールとを形成し、
ｂ）のステップにおいて、該ａ）のステップを完成させたガラス基板上に導電薄膜を蒸着し、該導電薄膜上にフォトレジストを塗布して露光と現像を行い、ＴＦＴエリアの不動態化層バイアホールの位置を除くフォトレジストを除去し、かつ画素エリアのギャップを形成する位置の一部フォトレジストを除去してＴＦＴエリアの不動態化層バイアホールの位置を除く該導電薄膜を露出させ、
ｃ）のステップにおいて、４回のドライエッチングによって、該ｂ）のステップにおける画素領域の該ギャップを形成する位置の残余のフォトレジストを除去して、画素領域の該ギャップを形成する位置の該導電薄膜を露出させ、
ｄ）のステップにおいて、３回のウエットエッチングで該ステップb）と該ステップｃ）で露出させた導電薄膜を除去し、
ｅ）のステップにおいて、除去していないフォトレジストを剥離して導電電極を形成し、かつ該導電電極と該不動態化層バイアホールとを接続する。
請求項２に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は、請求項１におけるａ）のステップが、ガラス基板上にゲート電極金属膜を蒸着し、露光と現像と第１回目のウエットエッチングと剥離によってゲートを形成するａ１）のステップと、
該ａ１）のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁層と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを形成し、かつ露光と現像と第１回目のウエットエッチングと剥離とを行ってゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層とを形成するａ２）のステップと、
該ａ２）のステップを完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ露光と現像と第２回目のドライエッチングと剥離とを行ってソースとドレインとを形成するａ３）のステップと、
該ａ３）のステップを完成させたガラス基板上に、不動態化層を蒸着し、かつ露光と現像と第３回目のドライエッチングと剥離とを行って該ドレインとの上方に位置する不動態化層バイアホールを形成するａ４）のステップと、をさらに含む。
請求項３に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は、請求項１におけるａ）のステップが、ガラス基板上にゲート電極金属膜を蒸着し、露光と現像と第１回目のウエットエッチングと剥離によってゲートを形成するａ１）のステップと、
該ａ１）のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜と、ソース・ドレイン電極金属膜を形成し、かつ露光と現像と第２回目のウエットエッチングと第３回目のウエットエッチングと第２回目のドライエッチングと剥離とを行ってゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層とソースとドレインとを形成するａ３）のステップと、
該ａ２）のステップを完成させたガラス基板上に、不動態化層を蒸着し、かつ露光と現像と第３回目のドライエッチングと剥離とを行って該ドレインとの上方に位置する不動態化層バイアホールを形成するａ４）のステップと、をさらに含む。
請求項４に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は請求項２におけるａ１）のステップが、洗浄したガラス基板上にゲート電極金属膜を蒸着し、かつ該ゲート電極金属膜上にフォトレジストを塗布するａ１１）のステップと、
該ａ１１）のステップで該ゲート電極金属膜に塗布した該フォトレジストに露光と現像を行い、ゲートを形成する位置以外のゲート電極金属膜を露出させるａ１２）のステップと、
該ａ１２）のステップで露出させた該ゲート電極金属膜に第１回目のウエットエッチングを行って除去するａ１３）のステップと、
ゲートを形成する位置のフォトレジストを剥離してゲートを形成するａ１４）のステップと、をさらに含む。
請求項５に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は、請求項３におけるａ１）のステップが、洗浄したガラス基板上にゲート電極金属膜を蒸着し、かつ該ゲート電極金属膜上にフォトレジストを塗布するａ１１）のステップと、
該ａ１１）のステップで該ゲート電極金属膜に塗布した該フォトレジストに露光と現像を行い、ゲートを形成する位置以外のゲート電極金属膜を露出させるａ１２）のステップと、
該ａ１２）のステップで露出させた該ゲート電極金属膜に第１回目のウエットエッチングを行って除去するａ１３）のステップと、
ゲートを形成する位置のフォトレジストを剥離してゲートを形成するａ１４）のステップと、をさらに含む。
請求項６に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は、請求項２におけるａ２）のステップが、該ａ１）のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを形成し、かつ該アモルファスシリコン混合薄膜にフォトレジストを塗布するａ２１のステップと、
該ａ２１）のステップで該アモルファスシリコン混合薄膜に塗布した該フォトレジストに露光と現像を行い、画素エリアの該アモルファスシリコン混合薄膜を露出させるａ２２）のステップと、
第１回目のドライエッチングで、画素エリアの露出した該アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜とを除去するａ２３）のステップと、
ＴＦＴエリアのフォトレジストを剥離してゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層を形成するａ２４のステップと、さらに含む。
請求項７に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は、請求項２におけるａ２）のステップを完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ該ソース・ドレイン電極金属膜上にフォトレジストを塗布するａ３１）のステップと、
該ａ３１）のステップで該ソース・ドレイン電極金属膜上に塗布したフォトレジストに露光と現像とを行い、溝を形成する位置の該ソース・ドレイン電極金属膜と画素エリアの該ソース・ドレイン電極金属膜を露出させるａ３２）のステップと、
第２回目のウエットエッチングと剥離とを行って該ａ３２）のステップで露出した該ソース・ドレイン電極金属膜を除去するａ３３）のステップと、
第２回目のドライエッチングで、形成する溝内の該アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜の一部を除去して形成する溝がアモルファスシリコン層に深く入るようにするａ３４）のステップと、
ＴＦＴエリアの溝を形成する位置以外のフォトレジストを剥離して除去し、ソースとドレインとを形成するａ３５）のステップと、をさらに含む。
請求項８に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は、請求項６におけるａ３）のステップが、該ａ２）のステップを完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ該ソース・ドレイン電極金属膜上にフォトレジストを塗布するａ３１）のステップと、
該ａ３１）のステップで該ソース・ドレイン電極金属膜上に塗布したフォトレジストに露光と現像とを行い、溝を形成する位置の該ソース・ドレイン電極金属膜と画素エリアの該ソース・ドレイン電極金属膜を露出させるａ３２）のステップと、
第２回目のウエットエッチングと剥離とを行って露出した該ソース・ドレイン電極金属膜を除去するａ３３）のステップと、
第２回目のウエットエッチングと剥離とを行って該ａ３２のステップで露出した該ソース・ドレイン電極金属膜を除去するａ３３）のステップと、
第２回目のドライエッチングで、形成する溝内の該アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜の一部を除去して形成する溝がアモルファスシリコン層に深く入るようにするａ３４）のステップと、
ＴＦＴエリアの溝を形成する位置以外のフォトレジストを剥離して除去し、ソースとドレインとを形成するａ３５）のステップと、をさらに含む。
請求項９に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は、請求項３におけるａ３）のステップが、該ａ１）のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とソース・ドレイン電極金属膜を形成し、かつ該ソース・ドレイン電極金属膜にフォトレジストを塗布するａ３１）のステップと、
該ａ３１）のステップで該ソース・ドレイン電極金属膜に塗布した該フォトレジストに露光と現像を行い、溝を形成する位置以外の一部フォトレジストを除去し、かつ画素エリアのフォトレジストを全て除去して該画素エリアの該ソース・ドレイン電極金属膜を露出させるａ３２）のステップと、
該ａ３２）のステップで露出させたソース・ドレイン電極金属膜に第２回目のウエットエッチングを行うａ３３）のステップと、
第１回目のドライエッチングを行い、該ａ３２）のステップで形成する該溝の位置の残余のフォトレジストを除去して、形成する該溝の位置の該ソース・ドレイン電極金属膜を露出させるａ３４）のステップと、
第３回目のウエットエッチングを行い、該ａ３４）のステップにおいて露出した該ソース・ドレイン電極金属膜を除去し該、該溝を形成する位置のアモルファスシリコン混合薄膜を露出させるｓ３５）のステップと、
第２回目のドライエッチングを行い、該Ｓ３５）のステップにおいて露出した該アモルファスシリコン混合薄膜と、その下層の該アモルファスシリコン薄膜の一部を除去して、形成する該溝がアモルファスシリコン層に深く入るようにするｓ３６）のステップと、
ＴＦＴエリアの該溝を形成する位置以外のフォトレジストを除去し、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成される活性層と、ソース及びドレインと、を形成するａ３７）のステップと、をさらに含む。
請求項１０に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は、請求項２におけるａ４）のステップが、該ａ３）のステップを完成させたガラス基板上に、不動態化層薄膜を蒸着し、かつ該不動態化層薄膜上にフォトレジストを塗布するａ４１）のステップと、
該ａ４１）のステップで該不動態化層薄膜に塗布したフォトレジストに露光と現像を行い、不動態化層バイアホールを形成する位置の不動態化層薄膜を露出させるａ４２）のステップと、
第３回目のドライエッチングを行って該ａ４２のステップで露出させた該不動態化層薄膜を除去するａ４３）のステップと、
該不動態化層バイアホールを形成する位置以外の不動態化層薄膜を剥離して除去し、該不動態化層バイアホールを形成するａ４４）のステップと、をさらに含む。
請求項１１に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法は、請求項３におけるａ４）のステップが、該ａ３）のステップを完成させたガラス基板上に、不動態化層薄膜を蒸着し、かつ該不動態化層薄膜上にフォトレジストを塗布するａ４１）のステップと、
該ａ４１）のステップで該不動態化層薄膜に塗布したフォトレジストに露光と現像を行い、不動態化層バイアホールを形成する位置の不動態化層薄膜を露出させるａ４２）のステップと、
第３回目のドライエッチングを行って該ａ４２のステップで露出させた該不動態化層薄膜を除去するａ４３）のステップと、
該不動態化層バイアホールを形成する位置以外の不動態化層薄膜を剥離して除去し、該不動態化層バイアホールを形成するａ４４）のステップと、をさらに含む。
請求項１２に記載する液晶パネルは、ＴＦＴ−ＬＣＤアレイ基板と、該ＴＦＴ−ＬＣＤアレイ基板に対応して設けるカラーフィルタ基板と、該ＴＦＴ−ＬＣＤアレイ基板と該カラーフィルタ基板との間に挟まれる液晶層とを含んでなり、かつ該ＴＦＴ−ＬＣＤアレイ基板が請求項１に記載する製造法で製造されたＴＦＴ−ＬＣＤアレイ基板である。
請求項１３に記載する液晶表示装置は、液晶パネルと、該液晶パネルに対向して設け、かつ該液晶パネルに画像を表示するための光源を提供するバックライトモジュールとを含んでなり、かつ該液晶パネルが請求項１２に記載する液晶パネルである。
この発明の実施例のＴＦＴ−ＬＣＤアレイ基板の正面図である。 この発明の実施例のＴＦＴ−ＬＣＤアレイ基板の側面図である。 この発明の実施例のＴＦＴ−ＬＣＤアレイ基板の製造方法を示したフローチャートである。 実施例における画素エリアに形成されるＩＴＯ電極パターン形成の過程を示した説明図である。 実施例における画素エリアに形成されるＩＴＯ電極パターン形成の過程を示した他の説明図である。 実施例における画素エリアに形成されるＩＴＯ電極パターン形成の過程を示したその他の説明図である。 実施例における画素エリアに形成されるＩＴＯ電極パターン形成の過程を示したその他の説明図である。 実施例における画素エリアに形成されるＩＴＯ電極パターン形成の過程を示したその他の説明図である。 図１に開示するＴＦＴ−ＬＣＤアレイ基板を用いた液晶表示装置の構造を示した説明図である。
この発明はこの発明のＴＦＴ−ＬＣＤアレイ基板は、図面に開示する画素と画素にデータを書き込み制御するＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、薄膜電界効果トランジスタ）とによって構成され、この発明は両者に対する製造方法を改善するものであって、即ち、電極パターンのパターン間隔を効率よく縮小し、ＴＦＴ−ＬＣＤアレイ基板の透過率を高め、かつ製造コストを低下させるＴＦＴ−ＬＣＤアレイ基板の製造方法、液晶パネル、液晶表示装置を提供するものであって、該ＴＦＴ−ＬＣＤアレイ基板の製造方法は、ガラス基板にゲートと、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成する活性層と、該活性層上のソースとドレインと、不動態化層と、該ドレイン上方に位置する不動態化層バイアホールとを形成するａ）のステップと、
該ａ）のステップを完成させたガラス基板上に導電薄膜を蒸着し、該導電薄膜上にフォトレジストを塗布して露光と現像を行い、ＴＦＴエリアの不動態化層バイアホールの位置を除くフォトレジストを除去し、かつ画素エリアのギャップを形成する位置の一部フォトレジストを除去してＴＦＴエリアの不動態化層バイアホールの位置を除く該導電薄膜を露出させるｂ）のステップと、
４回のドライエッチングによって、該ｂ）のステップにおける画素領域の該ギャップを形成する位置の残余のフォトレジストを除去して、画素領域の該ギャップを形成する位置の該導電薄膜を露出させるｃ）のステップと、
３回のウエットエッチングで該ステップｂ）と該ステップｃ）で露出させた導電薄膜を除去するｄ）のステップと、
除去していないフォトレジストを剥離して導電電極を形成し、かつ該導電電極と該不動態化層バイアホールとを接続するｅ）のステップと、を含んでなり、液晶パネルと液晶装置は、係る製造方法によるＴＦＴ−ＬＣＤアレイ基板を用いる。
係るＴＦＴ−ＬＣＤアレイ基板の製造方法、液晶パネル、液晶表示装置の特徴を説明するために、具体的な実施例を挙げ、図面を参照にして以下に詳述する。
図１は、この発明の実施例によるＴＦＴ−ＬＣＤアレイ基板の正面図である。但し、図１には一つの画素と一つのＴＦＴのみを開示する、ＴＦＴ−ＬＣＤアレイ基板は、図１に開示する画素とＴＦＴをアレイ状に配置してなることは、理解できることである。図２はこの発明の実施例によるＴＦＴ−ＬＣＤの側面図である。
図１、２に開示するように、この発明によるＴＦＴ−ＬＣＤアレイ基板は、画像を表示する画素１０と、画素１０にデータを書き込み制御するＴＦＴ２０とを含んでなる。その内、画素１０の存在する領域を画素エリアと称し、ＴＦＴ２０の存在する領域をＴＦＴエリアと称する。具体的に言えば、ＴＦＴ２０はガラス基板２１上に順に積層したゲート２２、ゲート絶縁層２３,アモルファスシリコン層２４とオーミック接触層２５とによってなる活性層、該活性層上のソース２６ａ（金属層）とドレイン層２６ｂ（金属層）、不動態化層２９、不動態化層２９の上方に位置し、かつ不動態化層２９上に形成された不動態化層バイアホール２８、及び透明画素電極、即ちＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、酸化インジウム錫）電極２７を含んでなる。画像を表示する画素電極１０は、ガラス基板２１上に順に形成されたゲート絶縁層２３、不動態化２９、及び不動態化２９上に形成したＩＴＯ電極２７を含んでなる。その内、ＩＴＯ電極２７は画素エリアにおいて、通常米字状を呈するＩＴＯ電極パターンである。即ち、ＩＴＯ電極２７が画素エリアにおいて呈するＩＴＯ画素パターンにはギャップ２７１が存在する。
この発明の実施例によるＴＦＴ−ＬＣＤアレイ基板の製造方法について、以下に述べる。即ち、画素１０とＴＦＴ２０の製造方法について説明する。図３は、この発明の実施例によるＴＦＴ−ＬＣＤアレイ基板の製造方法を示したフローチャートである。図４ａから図４ｅは、この発明の実施例における画素エリアにＩＴＯ電極パターンを形成する過程を示した説明図である。図４ａから図４ｅには、図１に開示するＡの位置の断面を開示する。
図２と図３を合わせ説明する。この発明の実施例のＴＦＴ−ＬＣＤアレイ基板の製造方法は、次に掲げるステップを含んでなる。
Ｓ１のステップでガラス基板２１上にゲート２２と、ゲート絶縁層２３と、アモルファスシリコン層２４及びオーミック接触層２５によってなる活性層と、該活性層上のソース２６ａ（金属層）及びドレイン２６ｂ（金属層）と、不動態化層２９と、を形成するとともに、ドレイン２６ｂの上方に位置する不動態化層バイアホール２８を不動態化層２９に形成する。
Ｓ２のステップにおいて、Ｓ１のステップを完成させたガラス基板上にＩＴＯ薄膜を蒸着し、かつ該ＩＴＯ薄膜上にフォトレジストを塗布する。画素エリアの状態は図４ａに開示するとおりである。
Ｓ３のステップにおいて、ＩＴＯフォトマスクを利用して、Ｓ２のステップでＩＴＯ薄膜上に塗布したフォトレジストに露光を行う。このステップでは紫外線を利用し、ＩＴＯフォトレジストを介して塗布したフォトレジストに照射を行う。フォトレジストは紫外線に対して感光する。紫外線を受けると中性が酸性になり、紫外線の照射を受けていない場合は中性を維持する。ＩＴＯフォトマスクは、例えば４マスク工程において活性層とソース・ドレイン層を形成するステップで使用するシングルスリットマスクか、グレイトーンマスクか、又はハーフトーンマスクである。紫外線の干渉と回折の効果によって、ＩＴＯフォトマスク上に半透明のパターンエリアを形成する。露光の工程において、紫外線は一部分だけが半透明エリアを透過する。露光量を制御することによって、フォトレジスト層は一部だけが露光されるようにし、その他部分は十分に露光する。現像した後、完全に露光した領域にはフォトレジストが存在しない。十分に露光しない領域のフォトレジストの厚さは、完全に露光した領域のフォトレジストの厚さより薄い。よって、このステップを終了した後、ＴＥＴエリアでは、不動態化層バイアホール２８内及び近接した位置に塗布したフォトレジストは露光しなく、その他の位置に塗布したフォトレジストは十分に露光する。画素エリアでは、最終的に形成されたＩＴＯ電極２７上に塗布したフォトレジストは露光しなく、最終的に形成されたＩＴＯ電極パターン内のギャップ２７１上に塗布されたフォトレジストは十分露光しない。
Ｓ４ステップにおいては、露光したフォトレジスト（即ち、Ｓ３のステップで中性から酸性に変化したフォトレジスト）を剥離するために、Ｓ３のステップで露光したフォトレジストに現像を行う。例えば、アルカリ性現像液を用いて露光したフォトレジストを取り除く。更にＴＦＴエリア内に塗布したその他位置のフォトレジストを取り除き、その他位置に蒸着したＩＴＯ薄膜を露出させる。また、最終的に形成されたＩＴＯ電極パターン内のギャップ２７１上のフォトレジストも取り除く。画素エリアの状態は図４ｂに開示する通りである。
言い換えれば、Ｓ３のステップ、Ｓ４のステップの露光、現像の後、ＴＦＴエリアにおいては、不動態化層バイアホール２８の位置以外のフォトレジストを取り除き、画素エリアではギャップ２７１を形成する位置の一部フォトレジストを取り除く。さらにＴＦＴエリアでは不動態化層バイアホール２８の位置以外の導電薄膜を露出させる。
Ｓ５のステップにおいては、４回のドライエッチングで、ステップＳ４で最終的に形成したＩＴＯ電極パターン内のギャップ２７１上の残余のフォトレジストを除去して、該残余のフォトレジストが被覆していたＩＴＯ薄膜を露出させる。画素エリアの状態は図４ｃに開示するとおりである。
Ｓ６のステップにおいて、３回のウエットエッチングで、Ｓ４のステップとＳ５のステップで露出させたＩＴＯ薄膜を除去する。画素エリアの状態は図４ｄに開示するとおりである。
Ｓ７のステップにおいて、最終的に形成するＩＴＯ電極２７を得るために、Ｓ３のステップで露光されていないフォトレジストを除去する。画素エリアの状態は図４ｅに開示するとおりである。
上述するステップで形成されたＴＦＴ−ＬＣＤアレイ基板は、従来の技術に比して、ＩＴＯ電極２７を形成するステップにドライエッチングの工程を加えたことによって、後続のウエットエッチングで画素エリアに形成するＩＴＯ電極パターンのギャップ２７１が約１．９ｕｍになり、ＩＴＯ電極のギャップ２７１の間隔を効率よく縮小することができる。このため、ＴＦＴ−ＬＣＤアレイ基板の透過率を高め、同時に生産コストを節減することができる。
Ｓ１のステップは、さらに以下のステップを含む。
Ｓ１．１のステップにおいて、ガラス基板２１上にゲート電極金属膜を蒸着し、ゲートマスクを利用して露光、現像を行い、第１回目のドライエッチングと剥離を行ってゲート２２を形成する。このステップにおいて採用する金属は、例えばタンタル（Ｔａ）、モリブデンタンタル（ＭｏＴａ）、モリブデンタングステン（ＭｏＷ）、又はアルミニウム（Ａｌ）などが挙げられる。
Ｓ１.２のステップにおいて、Ｓ１．１のステップを完成させたガラス基板２１上に蒸着で絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを順に形成し、活性層マスクを利用して露光、現像を行い、かつ第１回目のドライエッチングと剥離を行った後、ゲート絶縁層２３と、アモルファスシリコン層２４と、オーミック接触層２５（アモルファスシリコン混合薄膜）とを形成して活性層を構成する。このステップにおいて、絶縁膜は例えばＳｉＮｘか、ＳｉＯｘの単層膜か、又はＳｉＮｘとＳｉＯｘとによって形成した複合膜である。アモルファスシリコン薄膜は、例えばａ−Ｓｉであって、混合したアモルファスシリコン薄膜は、例えばｎ＋ａ−Ｓｉである。
Ｓ１.３のステップにおいて、Ｓ１．２のステップを完成させたガラス基板２１上にソース・ドレイン電極金属膜を蒸着し、ソース・ドレインマスクを利用して露光、現像を行ない、かつ第２回目のウエットエッチング、第２回目ドライエッチング、剥離を行ってソース・ドレイン電極２６（金属層）を形成する。このステップにおいて用いる金属は、例えばモリブデン（Ｍｏ）、又はアルミニウム（Ａｌ）である。
Ｓ１．４のステップにおいて、Ｓ１．３のステップを完成させたガラス基板２１上に不動態化層２９を蒸着し、不動態化層バイアホールマスクを利用して露光、現像を行ない、第３回目のドライエッチング、剥離を行って、ドレイン上方に位置し、かつ不動態化層２９上に位置する不動態化層バイアホール２８を形成する。
Ｓ１.１のステップは、さらに以下のステップを含む。
Ｓ１．１１のステップにおいて、洗浄したガラス基板２１上にゲート電極金属膜を蒸着し、かつゲート該電極金属膜上にフォトレジストを塗布する。
Ｓ１．１２のステップにおいて、ゲートマスクを利用してＳ１．１１のステップで該ゲート電極金属膜上に塗布した該フォトレジストに露光を行う。このステップにおいては、ゲートマスクを介して塗布したフォトレジストに紫外線を照射する、フォトレジストは紫外線（Ｕｌｔｒａ ｖｉｏｌｅｔ−Ｒａｙ、ＵＶ）に感光し、紫外線の照射を受けて中性から酸性に変化し、紫外線の照射を受けない部分は継続して中性を維持する。
Ｓ１．１３のステップにおいて、十分に露光した該フォトレジスト（即ち、Ｓ１．１２のステップで中性から酸性に変化したフォトレジスト）を除去するために、Ｓ１.１２のステップで露光した該フォトレジストに現像を行う。この場合、例えばアルカリ性現像液を利用して十分に露出したフォトレジストを除去する。さらに、ゲート２２を形成したゲート電極金属膜以外のその他ゲート電極金属膜を露出させる。
Ｓ１.１４のステップにおいて、必要のないゲート電極金属膜（即ちＳ１.１３のステップにおいて露出させたゲート電極金属膜）を除去するために、第１回目のウエットエッチングで必要のないゲート電極金属膜を取り除く。
Ｓ１.１５のステップにおいて、最終的にゲート２２を得て、Ｓ１.１２のステップにおいて紫外線の照射を受けていないフォトレジストを剥離して取り除く。
Ｓ１.２のステップは、さらに次に掲げるステップを含む。
Ｓ１.２１のステップにおいて、Ｓ１．１のステップを完成させたガラス基板２１上に蒸着で絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを順に形成し、かつアモルファスシリコン混合薄膜上にフォトレジストを塗布する。
Ｓ１．２２のステップにおいて、活性層マスクを利用してＳ１．２１のステップでアモルファスシリコン混合薄膜上に塗布したフォトレジストに露光を行う。このステップにおいては、活性層マスクを介して塗布したフォトレジストに紫外線を照射する、フォトレジストは紫外線（Ｕｌｔｒａ ｖｉｏｌｅｔ−Ｒａｙ、ＵＶ）に感光し、紫外線の照射を受けて中性から酸性に変化し、紫外線の照射を受けない部分は継続して中性を維持する。このステップにおいてＴＦＴエリアのフォトレジストは照射されることなく、画素エリアのフォトレジストが照射される。
Ｓ１．２３のステップにおいて、十分に露光した該フォトレジスト（即ち、Ｓ１．２２のステップで中性から酸性に変化したフォトレジスト）を除去するために、Ｓ１.２２のステップで露光した該フォトレジストに現像を行う。この場合、例えばアルカリ性現像液を利用して十分に露光したフォトレジストを除去する。さらに、画素エリアのアモルファスシリコン混合薄膜を露出させる。
Ｓ１.２４のステップにおいて、必要のないアモルファスシリコン薄膜とアモルファスシリコン混合薄膜（即ちＳ１.２３のステップにおいて露出させたアモルファスシリコン混合薄膜と、それより下層のアモルファスシリコン薄膜）を除去するために、第１回目のドライエッチングで必要のないアモルファスシリコン混合薄膜とアモルファスシリコン薄膜を取り除く。
Ｓ１.２５のステップにおいて、最終的にゲート絶縁層２３と、２アモルファスシリコン層２４と、オーミック接触層２５（アモルファスシリコン混合層）を得て、Ｓ１.２２のステップにおいて紫外線の照射を受けていないフォトレジストを剥離して取り除く。
Ｓ１.２のステップにさらに含まれるそれぞれのステップから明らかなように、Ｓ１.２を経た後、画素エリア内においては、ガラス基板２１上にのみゲート絶縁層２３が形成される。
Ｓ１.３のステップは、さらに次に掲げるステップを含む。
Ｓ１.３１のステップにおいて、Ｓ１．２のステップを完成させたガラス基板２１上にソース・ドレイン電極金属膜を蒸着し、かつ該ソース・ドレイン電極金属膜上にフォトレジストを塗布する。
Ｓ１.３２のステップにおいて、ソース・ドレインマスクを利用しＳ１.３１のステップで該ソース・ドレイン電極金属膜上に塗布したフォトレジストに露光を行う。このステップにおいては、ソース・ドレインマスクを介して塗布したフォトレジストに紫外線を照射する、フォトレジストは紫外線（Ｕｌｔｒａ ｖｉｏｌｅｔ−Ｒａｙ、ＵＶ）に感光し、紫外線の照射を受けて中性から酸性に変化し、紫外線の照射を受けない部分は継続して中性を維持する。このステップにおいて最終的に形成したＴＦＴの溝３０上方のフォトレジストが照射され、かつ画素エリアのフォトレジストが照射される。その他領域のフォトレジストは照射されない。
Ｓ１.３３のステップにおいて、十分に露光した該フォトレジスト（即ち、Ｓ１．３２のステップで中性から酸性に変化したフォトレジスト）を除去するために、Ｓ１.３２のステップで露光した該フォトレジストに現像を行う。この場合、例えばアルカリ性現像液を利用して十分に露光したフォトレジストを除去する。さらに、最終的に形成したＴＦＴの溝３０上方のソース・ドレイン電極金属膜及び画素エリアのソース・ドレイン電極金属膜を露出させる。
Ｓ１.３４のステップにおいて、必要のないソース・ドレイン電極金属膜（即ちＳ１.３３のステップにおいて露出させたソース・ドレイン電極金属膜）を除去するために、第２回目のウエットエッチングで必要のないソース・ドレイン電極金属膜を取り除く。
Ｓ１.３５のステップにおいて、最終的に形成したＴＦＴの溝３０が活性層に深く入るために、第２回目ドライエッチングで溝３０内のアモルファスシリコン混合薄膜及びその下層になるアモルファスシリコン薄膜の一部分を除去する。
Ｓ１.３６のステップにおいて、最終的にソース２６ａ（金属層）とドレイン２６ｂ（金属層）を得るために、Ｓ１.３２のステップにおいて紫外線に照射されなかったフォトレジストを剥離、除去する。
Ｓ１.４のステップは、以下に掲げるステップをさらに含む。
Ｓ１．４１のステップにおいては、Ｓ１.３のステップを完成させたガラス基板２１上に不動態化層薄膜を蒸着し、かつ不動態化層薄膜上にフォトレジストを塗布する。
Ｓ１．４２のステップにおいて、不動態化層バイアホールマスクを利用してＳ１．４１のステップで不動態化層薄膜上に塗布したフォトレジストに露光を行う。このステップにおいては、ソース・ドレインマスクを介して塗布したフォトレジストに紫外線を照射する、フォトレジストは紫外線（Ｕｌｔｒａ ｖｉｏｌｅｔ−Ｒａｙ、ＵＶ）に感光し、紫外線の照射を受けて中性から酸性に変化し、紫外線の照射を受けない部分は継続して中性を維持する。実施例において、最終的に形成される不動態化層バイアホール２８の位置のフォトレジストが照射され、その他部分は、いずれも照射されない。
Ｓ１.４３のステップにおいて、十分に露光した該フォトレジスト（即ち、Ｓ１．４２のステップで露光し、中性から酸性に変化したフォトレジスト）を除去するために、Ｓ１.４２のステップで露光した該フォトレジストに現像を行う。この場合、例えばアルカリ性現像液を利用して十分に露光したフォトレジストを除去する。さらに、不動態化層バイアホール２８の位置に形成した不動態化層薄膜を露出させる。
Ｓ１.４４のステップにおいて、必要のない不動態化層膜（即ちＳ１.４３のステップにおいて露出させた不動態化層膜）を除去するために、第３回目のドライエッチングで必要のない不動態化層膜を取り除く。
Ｓ１.４５のステップにおいて、Ｓ１.４２のステップで紫外線の照射を受けていないフォトレジストを剥離して取り除き、最終的な不動態化層バイアホール２８を形成する。
Ｓ１.４のステップにさらに含まれるそれぞれのステップから明らかなように、Ｓ１.４のステップを完成させた後、画素領域におけるガラス基板２１上にゲート絶縁層２３と不動態化層２９とを形成する。また、上述するＳ２乃至Ｓ７のステップから明らかなように、ガラス基板２１上にはゲート絶縁層２３と、不動態化層２９と、ＩＴＯ電極２７とを形成する。
第２の実施例を説明する。上述する第１の実施例と異なる点は、上述するＳ１のステップがＳ１．２とＳ１.３のステップをさらに含み、合わせて一つのステップとして実現した点である。以下具体的に述べる。
Ｓ１のステップは、さらに以下のステップは次に掲げるステップを含む。
Ｓ２.１のステップにおいてガラス基板２１上にゲート電極金属膜を蒸着し、ゲートマスクを利用して露光、現像を行い、かつ第１回目ウエットエッチングと剥離を行ってゲート２２を形成する。
Ｓ２.２のステップにおいて、Ｓ２．１のステップを完成させたガラス基板２１上にアモルファスシリコン薄膜、アモルファスシリコン混合薄膜、ソース・ドレイン電極金属膜の順に蒸着し、ＳＳＭマスクを利用して露光、現像を行ない、かつ第２回目のドライエッチングと２回のウエットエッチングと剥離とを行って、ゲート絶縁層２３と、アモルファスシリコン層２４と、オーミック接触層２５（アモルファスシリコン混合薄膜）２５とによって構成される活性層、ソース２６ａ（金属層）、ドレイン２６ｂ（金属層）を形成する。
Ｓ２.３のステップにおいて、Ｓ２．２のステップを完成させたガラス基板２１上に不動態化層２９を蒸着し、不動態化層バイアホールマスクを利用して露光、現像を行ない、第３回目のドライエッチング、剥離を行って、ドレイン２６ｂ上方に位置し、かつ不動態化層２９上に位置する不動態化層バイアホール２８を形成する。
Ｓ２.２のステップは、さらに以下のステップを含む。
Ｓ２．２１のステップにおいて、Ｓ２.１のステップを完成させたガラス基板２１上に蒸着で絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜と、ソース・ドレイン電極金属膜とを順に形成し、かつソース・ドレイン電極金属膜上にフォトレジストを塗布する。
Ｓ２．２２のステップにおいて、シングルスリットマスクを利用して該ソース・ドレイン電極金属膜上に塗布したフォトレジストを露光する。このステップにおいては、ＳＳＭマスクを介して塗布したフォトレジストに紫外線を照射する、フォトレジストは紫外線（Ｕｌｔｒａ ｖｉｏｌｅｔ−Ｒａｙ、ＵＶ）に感光し、紫外線の照射を受けて中性から酸性に変化し、紫外線の照射を受けない部分は継続して中性を維持する。紫外線の干渉と回折効果によって、ＳＳＭマスク上に半透明のパターン領域を形成する。露光量を調整することによって、フォトレジストを部分的に露光し、その他の部分は十分に露光することができる。現像した後、完全に露光した領域にはフォトレジストがなく、十分に露光していない領域のフォトレジストの厚さは完全に露光していない領域のフォトレジストの厚さより薄くなる。このステップにおいて、最終的に形成したＴＦＴの溝３０上方のフォトレジストは完全に照射されていなく、このため十分に露光されていない、最終的に形成されたＴＦＴのその他部分のフォトレジストは照射されず、画素エリアのフォトレジストは完全に照射される。
Ｓ２.２３のステップにおいて、露光した該フォトレジスト（即ち、Ｓ２．２２のステップで中性から酸性に変化したフォトレジスト）を除去するために、Ｓ２.２２のステップで露光した該フォトレジストに現像を行う。この場合、例えばアルカリ性現像液を利用して露光したフォトレジストを除去する。その内、十分に露光されていない領域のフォトレジストは一部分を除去して（即ち、ＴＦＴエリアは、まだフォトレジストによって完全に覆われていなく、ただ十分に露光されていない領域のフォトレジストの厚さが露光されていない領域フォトレジストの厚さより薄いだけである）、画素エリアのソース・ドレイン電極金属膜を露出させる。
Ｓ２.２４のステップにおいて、必要のないソース・ドレイン電極金属膜（即ちＳ２.２３のステップにおいて露出させたソース・ドレイン電極金属膜）を除去するために、第２回目のウエットエッチングで必要のないソース・ドレイン電極金属膜を取り除く。
Ｓ２.２５のステップにおいて、Ｓ２.２４のステップの完成を基礎として、第１回目のドライエッチングで、Ｓ２.２３のステップで十分露光していないフォトレジストを除去し、十分に露光されていない該フォトレジストに覆われたソース・ドレイン電極金属膜を露出させる。
Ｓ２.２６のステップにおいて、Ｓ２.２５のステップの完成を基礎として、第３回目のウエットエッチングで、Ｓ２.２５のステップにおいて露出させたソース・ドレイン電極金属膜を除去し、露出した該ソース・ドレイン電極金属膜に覆われたアモルファスシリコン混合薄膜を露出させる。
Ｓ２.２７のステップにおいて、Ｓ２.２６のステップの完成を基礎として、第２回目のドライエッチングで、Ｓ２.２６のステップにおいて露出させたアモルファスシリコン混合薄膜を除去し、かつ露出した該アモルファスシリコン混合薄膜に覆われたアモルファスシリコン薄膜の一部分を除去してＴＦＴの溝３０を形成する。
Ｓ２.２８のステップにおいて、Ｓ２.２２のステップにおいて紫外線に照射されなかったフォトレジストを除去し、ゲート絶縁層２３と、アモルファスシリコン層２４及びオーミック接触層２５（アモルファスシリコン混合薄膜）とによって構成される活性層と、ソース２６ａと、ドレイン２６ｂとを形成する。
上述の実施例によるＴＦＴ−ＬＣＤアレイ基板の製造方法によって製造したＴＦＴ−ＬＣＤアレイ基板は、通常液晶表示装置に応用する。具体的には、図５に開示するとおりである。
図５は、この発明の実施例の図１に開示するＴＦＴ−ＬＣＤアレイ基板を具える液晶表示装置の構造を示した説明図である。
図５に開示するように、この発明の実施例の液晶表示装置は、液晶パネル４１と、液晶パネル４１に対応して設けるバックライトモジュール４２とを含んでなる。バックライトモジュール４２は画像を表示するための光線を液晶パネル４１に提供し、液晶パネル４１はバックライトモジュール４２の提供する光線によって画像を表示する。液晶パネル４１は、次に掲げる構成を有する、即ち、上述する実施例のＴＦＴ−ＬＥＤアレイ基板の製造方法で製造された第１基板４１１と、カラーフィルタ基板である第２基板４１２と、第１基板４１１と第２基板４１２との間に挟まれる液晶層４１３とを含んでなり、かつ第１基板４１１と第２基板４１２は対向して設ける。
第１基板４１１と対応して設ける第２基板４１２は、ＣＦ（Ｃｏｌｏｒ Ｆｉｌｔｅｒ）基板とも称し、通常は透明基板（例えばガラス基板）と、透明基板上に設けるブラックマトリクスパターンと、カラーレジスト層（例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ）色のカラーフィルタパターン）と配向層などを含む。この発明で採用する第２基板４１２が現有する液晶パネルのカラーフィルタ基板と同一であることから、その具体的な構造は関連する従来の技術を参照することができるので、ここでは詳述しない。また、実施例のバックライトモジュール４２も従来の液晶表示装置におけるバックライトモジュールとい同一であって、その具体的な構造は関連する従来技術を参照することができるので、ここでは詳述しない。
以上はこの発明の具体的な例を挙げ説明するための実施例であるが、この発明の特許請求の範囲に限定されるこの発明の精神と範囲を離れないという情況下にあって、形式上、もしくは細部に関する変更を行うことができることは、当業者の理解し得るところである。
１０ 画素
２０ ＴＦＴ
２１ ガラス基板
２２ ゲート
２３ ゲート絶縁層
２４ アモルファスシリコン層
２５ オーミック接触層
２６ ソース・ドレイン電極
２６ａ ソース
２６ｂ ドレイン
２７ ＩＴＯ電極
２７１ ギャップ
２８ 不動態化層バイアホール
２９ 不動態化層
３０ 溝
４１ 液晶パネル
４１１ 第１基板
４１２ 第２基板
４１３ 液晶層
４２ バックライトモジュール

Claims (13)

  1. ａ）のステップにおいて、ガラス基板にゲートと、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成する活性層と、該活性層上のソースとドレインと、不動態化層と、該ドレイン上方に位置する不動態化層バイアホールとを形成し、
    ｂ）のステップにおいて、該ａ）のステップを完成させたガラス基板上に導電薄膜を蒸着し、該導電薄膜上にフォトレジストを塗布して露光と現像を行い、ＴＦＴエリアの不動態化層バイアホールの位置を除くフォトレジストを除去し、かつ画素エリアのギャップを形成する位置の一部フォトレジストを除去してＴＦＴエリアの不動態化層バイアホールの位置を除く該導電薄膜を露出させ、
    ｃ）のステップにおいて、４回のドライエッチングによって、該ｂ）のステップにおける画素領域の該ギャップを形成する位置の残余のフォトレジストを除去して、画素領域の該ギャップを形成する位置の該導電薄膜を露出させ、
    ｄ）のステップにおいて、３回のウエットエッチングで該ステップb）と該ステップｃ）で露出させた導電薄膜を除去し、
    ｅ）のステップにおいて、除去していないフォトレジストを剥離して導電電極を形成し、かつ該導電電極と該不動態化層バイアホールとを接続すること、を特徴とするＴＦＴ−ＬＣＤアレイ基板の製造方法。
  2. 前記ａ）のステップが、ガラス基板上にゲート電極金属膜を蒸着し、露光と現像と第１回目のウエットエッチングと剥離によってゲートを形成するａ１）のステップと、
    該ａ１）のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁層と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを形成し、かつ露光と現像と第１回目のウエットエッチングと剥離とを行ってゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層とを形成するａ２）のステップと、
    該ａ２）のステップを完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ露光と現像と第２回目のドライエッチングと剥離とを行ってソースとドレインとを形成するａ３）のステップと、
    該ａ３）のステップを完成させたガラス基板上に、不動態化層を蒸着し、かつ露光と現像と第３回目のドライエッチングと剥離とを行って該ドレインとの上方に位置する不動態化層バイアホールを形成するａ４）のステップと、をさらに含むことを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
  3. 前記ａ）のステップが、ガラス基板上にゲート電極金属膜を蒸着し、露光と現像と第１回目のウエットエッチングと剥離によってゲートを形成するａ１）のステップと、
    該ａ１）のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜と、ソース・ドレイン電極金属膜を形成し、かつ露光と現像と第２回目のウエットエッチングと第３回目のウエットエッチングと第２回目のドライエッチングと剥離とを行ってゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層とソースとドレインとを形成するａ３）のステップと、
    該ａ２）のステップを完成させたガラス基板上に、不動態化層を蒸着し、かつ露光と現像と第３回目のドライエッチングと剥離とを行って該ドレインとの上方に位置する不動態化層バイアホールを形成するａ４）のステップと、をさらに含むことを特徴とする請求項１に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
  4. 前記ａ１）のステップが、洗浄したガラス基板上にゲート電極金属膜を蒸着し、かつ該ゲート電極金属膜上にフォトレジストを塗布するａ１１）のステップと、
    該ａ１１）のステップで該ゲート電極金属膜に塗布した該フォトレジストに露光と現像を行い、ゲートを形成する位置以外のゲート電極金属膜を露出させるａ１２）のステップと、
    該ａ１２）のステップで露出させた該ゲート電極金属膜に第１回目のウエットエッチングを行って除去するａ１３）のステップと、
    ゲートを形成する位置のフォトレジストを剥離してゲートを形成するａ１４）のステップと、をさらに含むことを特徴とする請求項２に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
  5. 前記ａ１）のステップが、洗浄したガラス基板上にゲート電極金属膜を蒸着し、かつ該ゲート電極金属膜上にフォトレジストを塗布するａ１１）のステップと、
    該ａ１１）のステップで該ゲート電極金属膜に塗布した該フォトレジストに露光と現像を行い、ゲートを形成する位置以外のゲート電極金属膜を露出させるａ１２）のステップと、
    該ａ１２）のステップで露出させた該ゲート電極金属膜に第１回目のウエットエッチングを行って除去するａ１３）のステップと、
    ゲートを形成する位置のフォトレジストを剥離してゲートを形成するａ１４）のステップと、をさらに含むことを特徴とする請求項３に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
  6. 前記ａ２）のステップが、該ａ１）のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とを形成し、かつ該アモルファスシリコン混合薄膜にフォトレジストを塗布するａ２１）のステップと、
    該ａ２１）のステップで該アモルファスシリコン混合薄膜に塗布した該フォトレジストに露光と現像を行い、画素エリアの該アモルファスシリコン混合薄膜を露出させるａ２２）のステップと、
    第１回目のドライエッチングで、画素エリアの露出した該アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜とを除去するａ２３）のステップと、
    ＴＦＴエリアのフォトレジストを剥離してゲート絶縁層とアモルファスシリコン層及びオーミック接触層とによって構成される活性層を形成するａ２４）のステップと、さらに含むことを特徴とする請求項２に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
  7. 該ａ２）のステップを完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ該ソース・ドレイン電極金属膜上にフォトレジストを塗布するａ３１）のステップと、
    該ａ３１）のステップで該ソース・ドレイン電極金属膜上に塗布したフォトレジストに露光と現像とを行い、溝を形成する位置の該ソース・ドレイン電極金属膜と画素エリアの該ソース・ドレイン電極金属膜を露出させるａ３２）のステップと、
    第２回目のウエットエッチングと剥離とを行って該ａ３２）のステップで露出した該ソース・ドレイン電極金属膜を除去するａ３３）のステップと、
    第２回目のドライエッチングで、形成する溝内の該アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜の一部を除去して形成する溝がアモルファスシリコン層に深く入るようにするａ３４）のステップと、
    ＴＦＴエリアの溝を形成する位置以外のフォトレジストを剥離して除去し、ソースとドレインとを形成するａ３５）のステップと、をさらに含むことを特徴とする請求項２に記載するＴＦＴ−ＬＣＤアレイ基板の製造方法。
  8. 前記ａ３）のステップが、該ａ２）のステップを完成させたガラス基板上に、ソース・ドレイン電極金属膜を蒸着し、かつ該ソース・ドレイン電極金属膜上にフォトレジストを塗布するａ３１）のステップと、
    該ａ３１）のステップで該ソース・ドレイン電極金属膜上に塗布したフォトレジストに露光と現像とを行い、溝を形成する位置の該ソース・ドレイン電極金属膜と画素エリアの該ソース・ドレイン電極金属膜を露出させるａ３２）のステップと、
    第２回目のウエットエッチングと剥離とを行って露出した該ソース・ドレイン電極金属膜を除去するａ３３）のステップと、
    第２回目のウエットエッチングと剥離とを行って該ａ３２のステップで露出した該ソース・ドレイン電極金属膜を除去するａ３３）のステップと、
    第２回目のドライエッチングで、形成する溝内の該アモルファスシリコン混合薄膜と、その下層のアモルファスシリコン薄膜の一部を除去して形成する溝がアモルファスシリコン層に深く入るようにするａ３４）のステップと、
    ＴＦＴエリアの溝を形成する位置以外のフォトレジストを剥離して除去し、ソースとドレインとを形成するａ３５）のステップと、をさらに含む
    ことを特徴とする請求項６に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
  9. 前記ａ３）のステップが、該ａ１）のステップを完成させたガラス基板上に連続して蒸着を行い、絶縁膜と、アモルファスシリコン薄膜と、アモルファスシリコン混合薄膜とソース・ドレイン電極金属膜を形成し、かつ該ソース・ドレイン電極金属膜にフォトレジストを塗布するａ３１）のステップと、
    該ａ３１）のステップで該ソース・ドレイン電極金属膜に塗布した該フォトレジストに露光と現像を行い、溝を形成する位置以外の一部フォトレジストを除去し、かつ画素エリアのフォトレジストを全て除去して該画素エリアの該ソース・ドレイン電極金属膜を露出させるａ３２）のステップと、
    該ａ３２）のステップで露出させた該ソース・ドレイン電極金属膜に第２回目のウエットエッチングを行うａ３３）のステップと、
    第１回目のドライエッチングを行い、該ａ３２）のステップで形成する該溝の位置の残余のフォトレジストを除去して、形成する該溝の位置の該ソース・ドレイン電極金属膜を露出させるａ３４）のステップと、
    第３回目のウエットエッチングを行い、該ａ３４）のステップにおいて露出した該ソース・ドレイン電極金属膜を除去し該、該溝を形成する位置のアモルファスシリコン混合薄膜を露出させるｓ３５）のステップと、
    第２回目のドライエッチングを行い、該Ｓ３５）のステップにおいて露出した該アモルファスシリコン混合薄膜と、その下層の該アモルファスシリコン薄膜の一部を除去して、形成する該溝がアモルファスシリコン層に深く入るようにするｓ３６）のステップと、
    ＴＦＴエリアの該溝を形成する位置以外のフォトレジストを除去し、ゲート絶縁層と、アモルファスシリコン層及びオーミック接触層とによって構成される活性層と、ソース及びドレインと、を形成するａ３７）のステップと、をさらに含むことを特徴とする請求項３に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
  10. 前記ａ４）のステップが、該ａ３）のステップを完成させたガラス基板上に、不動態化層薄膜を蒸着し、かつ該不動態化層薄膜上にフォトレジストを塗布するａ４１）のステップと、
    該ａ４１）のステップで該不動態化層薄膜に塗布したフォトレジストに露光と現像を行い、不動態化層バイアホールを形成する位置の不動態化層薄膜を露出させるａ４２）のステップと、
    第３回目のドライエッチングを行って該ａ４２のステップで露出させた該不動態化層薄膜を除去するａ４３）のステップと、
    該不動態化層バイアホールを形成する位置以外の不動態化層薄膜を剥離して除去し、該不動態化層バイアホールを形成するａ４４）のステップと、をさらに含むことを特徴とする請求項２に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
  11. 前記ａ４）のステップが、該ａ３）のステップを完成させたガラス基板上に、不動態化層薄膜を蒸着し、かつ該不動態化層薄膜上にフォトレジストを塗布するａ４１）のステップと、
    該ａ４１）のステップで該不動態化層薄膜に塗布したフォトレジストに露光と現像を行い、不動態化層バイアホールを形成する位置の不動態化層薄膜を露出させるａ４２）のステップと、
    第３回目のドライエッチングを行って該ａ４２のステップで露出させた該不動態化層薄膜を除去するａ４３）のステップと、
    該不動態化層バイアホールを形成する位置以外の不動態化層薄膜を剥離して除去し、該不動態化層バイアホールを形成するａ４４）のステップと、をさらに含むことを特徴とする請求項３に記載のＴＦＴ−ＬＣＤアレイ基板の製造方法。
  12. ＴＦＴ−ＬＣＤアレイ基板と、該ＴＦＴ−ＬＣＤアレイ基板に対応して設けるカラーフィルタ基板と、該ＴＦＴ−ＬＣＤアレイ基板と該カラーフィルタ基板との間に挟まれる液晶層とを含んでなり、かつ該ＴＦＴ−ＬＣＤアレイ基板が請求項１に記載する製造法で製造されたＴＦＴ−ＬＣＤアレイ基板であることを特徴とする液晶パネル。
  13. 液晶パネルと、該液晶パネルに対向して設け、かつ該液晶パネルに画像を表示するための光源を提供するバックライトモジュールとを含んでなり、かつ該液晶パネルが請求項１２に記載する液晶パネルであることを特徴とする液晶表示装置。

JP2016543289A 2013-09-24 2013-10-21 Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。 Active JP6293905B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310439974.5 2013-09-24
CN201310439974.5A CN103474396B (zh) 2013-09-24 2013-09-24 Tft-lcd阵列基板的制造方法
PCT/CN2013/085597 WO2015043023A1 (zh) 2013-09-24 2013-10-21 Tft-lcd阵列基板的制造方法、液晶面板及液晶显示器

Publications (2)

Publication Number Publication Date
JP2016533530A true JP2016533530A (ja) 2016-10-27
JP6293905B2 JP6293905B2 (ja) 2018-03-14

Family

ID=49799194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016543289A Active JP6293905B2 (ja) 2013-09-24 2013-10-21 Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。

Country Status (6)

Country Link
JP (1) JP6293905B2 (ja)
KR (2) KR101880875B1 (ja)
CN (1) CN103474396B (ja)
GB (1) GB2531203B (ja)
RU (1) RU2623187C1 (ja)
WO (1) WO2015043023A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103761935B (zh) 2014-01-21 2016-01-06 深圳市华星光电技术有限公司 显示面板
CN109639856B (zh) * 2018-11-23 2021-03-16 维沃移动通信有限公司 一种显示屏及终端设备
CN109786321B (zh) * 2018-12-25 2022-07-22 惠科股份有限公司 阵列基板的制备方法、装置及显示面板
CN109920729B (zh) * 2019-03-27 2022-12-02 合肥鑫晟光电科技有限公司 一种显示基板的制备方法、显示装置
CN113436548B (zh) * 2021-06-23 2024-01-30 南方科技大学 一种黑色矩阵的制备方法
CN113772963B (zh) * 2021-09-13 2023-07-07 芜湖长信科技股份有限公司 一种双面线路触摸屏结构及其制备方法
CN114967212B (zh) * 2022-05-24 2024-03-19 苏州华星光电技术有限公司 彩膜基板及液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232409A (ja) * 1996-12-18 1998-09-02 Nec Corp 薄膜トランジスタアレイ基板およびその製造方法
JPH11326950A (ja) * 1998-05-18 1999-11-26 Sharp Corp アクティブマトリクス基板の製造方法
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2010181785A (ja) * 2009-02-09 2010-08-19 Hitachi Displays Ltd 液晶表示装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW418432B (en) * 1996-12-18 2001-01-11 Nippon Electric Co Manufacturing method of thin film transistor array
JP2001324725A (ja) * 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
JP2005062802A (ja) * 2003-07-28 2005-03-10 Advanced Display Inc 薄膜トランジスタアレイ基板の製法
KR101050292B1 (ko) * 2003-12-27 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
KR101167304B1 (ko) * 2004-12-31 2012-07-19 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법
KR100957614B1 (ko) * 2005-10-17 2010-05-13 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR100792300B1 (ko) * 2005-11-11 2008-01-07 비오이 하이디스 테크놀로지 주식회사 반투과형 액정표시장치의 어레이기판 제조방법
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
CN100517075C (zh) * 2006-03-09 2009-07-22 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板的制作方法
JP5477523B2 (ja) * 2006-06-15 2014-04-23 三国電子有限会社 低コスト大画面広視野角高速応答液晶表示装置
CN100442132C (zh) * 2006-11-17 2008-12-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR20090027920A (ko) * 2007-09-13 2009-03-18 삼성전자주식회사 표시 기판 및 이를 구비한 표시 패널
CN101290446B (zh) * 2008-05-16 2011-10-05 京东方科技集团股份有限公司 Tft-lcd阵列基板及其制造方法
JP5571887B2 (ja) * 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
KR101560397B1 (ko) * 2008-12-08 2015-10-15 엘지디스플레이 주식회사 액정표시장치용 박막트랜지스터의 제조방법
CN101887897B (zh) * 2009-05-13 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP5409238B2 (ja) * 2009-09-29 2014-02-05 Ｈｏｙａ株式会社 フォトマスク、フォトマスクの製造方法、パターン転写方法及び表示装置用画素電極の製造方法
CN102237305B (zh) * 2010-05-06 2013-10-16 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
KR101298612B1 (ko) * 2010-10-12 2013-08-26 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판 및 그 제조방법
CN102456619B (zh) * 2010-10-22 2014-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
CN102646630B (zh) * 2011-10-11 2014-04-02 京东方科技集团股份有限公司 一种制造tft-lcd阵列基板的方法及其产品

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10232409A (ja) * 1996-12-18 1998-09-02 Nec Corp 薄膜トランジスタアレイ基板およびその製造方法
JPH11326950A (ja) * 1998-05-18 1999-11-26 Sharp Corp アクティブマトリクス基板の製造方法
JP2001339072A (ja) * 2000-03-15 2001-12-07 Advanced Display Inc 液晶表示装置
JP2010181785A (ja) * 2009-02-09 2010-08-19 Hitachi Displays Ltd 液晶表示装置

Also Published As

Publication number Publication date
KR101880875B1 (ko) 2018-07-20
CN103474396B (zh) 2015-09-02
GB2531203B (en) 2020-11-04
RU2623187C1 (ru) 2017-06-22
GB201600839D0 (en) 2016-03-02
WO2015043023A1 (zh) 2015-04-02
GB2531203A (en) 2016-04-13
JP6293905B2 (ja) 2018-03-14
KR20170124624A (ko) 2017-11-10
KR20160020525A (ko) 2016-02-23
CN103474396A (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP6293905B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。
US9274368B2 (en) COA substrate, method for fabricating the same and display device
KR101048927B1 (ko) 액정표시장치 및 그 제조방법
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
US9190429B2 (en) Manufacturing method of array substrate
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
JP2007318144A (ja) Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法
JP2008282052A (ja) 液晶ディスプレイ装置用アレー基板及びその製造方法
US9274388B2 (en) Array substrate having common electrode driving interface pattern with slits, and manufacturing method thereof, and liquid crystal display
CN107086181B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
US20190043898A1 (en) Array substrate motherboard, method for manufacturing the same, and display device
WO2018032670A1 (zh) Tft基板的制作方法
WO2018188160A1 (zh) Tft基板及其制作方法
WO2013143321A1 (zh) 阵列基板及其制造方法和显示装置
WO2020093442A1 (zh) 阵列基板的制作方法及阵列基板
JP3548711B2 (ja) 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
WO2014127573A1 (zh) Tft阵列基板的制造方法、tft阵列基板及显示装置
US9366932B2 (en) TFT-LCD array substrate manufacturing method and LCD panel/device produced by the same
JP3857142B2 (ja) 液晶用マトリクス基板の製造方法
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
WO2018196192A1 (zh) 阵列基板制程和阵列基板
CN109037238B (zh) 阵列基板及阵列基板的制作方法
US20140001475A1 (en) Manufacturing method of array substrate, array substrate and lcd device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180214

R150 Certificate of patent or registration of utility model

Ref document number: 6293905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250