JP2016133670A

JP2016133670A - Liquid crystal display device

Info

Publication number: JP2016133670A
Application number: JP2015008919A
Authority: JP
Inventors: 太田　仁; Hitoshi Ota; 仁太田; 將植栗; Susumu Uekuri
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2015-01-20
Filing date: 2015-01-20
Publication date: 2016-07-25
Anticipated expiration: 2035-01-20
Also published as: JP6408386B2

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device in which voltages at equal intervals can be obtained when a V-T curve is to be acquired.SOLUTION: The liquid crystal display device includes a liquid crystal display panel and a liquid crystal driver IC that drives the liquid crystal display panel. The liquid crystal driver IC includes a source amplifier 24P, 24N to supply image data to the liquid crystal display panel, a gamma circuit 28P, 28N to correct gradations of the image data supplied to the liquid crystal display panel, and a voltage adjustment circuit to adjust an output from the source amplifier 24P, 24N as voltages at equal intervals when a V-T curve of the liquid crystal display panel is to be acquired. The voltage adjustment circuit includes a voltage step register 301P, 301N to store information to generate voltages at equal intervals and a VT mode enable signal 302P, 302N to output voltages at equal intervals, which is generated based on the information stored in the voltage step register 301P, 301N.SELECTED DRAWING: Figure 9

Description

本発明は、液晶表示装置に関し、特に製品パネル固有の透過率対電圧特性を取得する場合に好適な液晶表示装置に関する。 The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device suitable for obtaining transmittance-voltage characteristics specific to a product panel.

液晶表示装置においては、映像データを最適に表示するために、入力された映像データに対して、製品パネル固有の特性に合致させる補正を必要とする場合がある。その製品パネル固有の特性に合致させる補正として、例えば、製品パネルの階調対輝度特性、いわゆるガンマカーブの調整がある。 In a liquid crystal display device, in order to optimally display video data, the input video data may need to be corrected so as to match the characteristics unique to the product panel. As a correction to match the characteristic unique to the product panel, for example, there is adjustment of the gradation versus luminance characteristic of the product panel, a so-called gamma curve.

各製品パネルのガンマカーブを調整するためには、まずその製品パネル固有の透過率対電圧特性、いわゆるＶ−Ｔカーブを取得し、そのＶ−Ｔカーブに基づいてガンマ回路を調整していく必要がある。ガンマカーブの調整に関する技術としては、例えば特許文献１がある。 In order to adjust the gamma curve of each product panel, it is necessary to first acquire the transmittance-voltage characteristic unique to the product panel, so-called VT curve, and adjust the gamma circuit based on the VT curve. There is. As a technique relating to the adjustment of the gamma curve, there is, for example, Patent Document 1.

特許第３６９７９９７号公報Japanese Patent No. 3697997

前述したＶ−Ｔカーブを取得するためには、例えば、製品パネルに液晶ドライバＩＣを搭載した後、その液晶ドライバＩＣからガンマ回路の設定値を変えながら所望のカーブに追い込んで、Ｖ−Ｔカーブを求める方法がある。この方法では、手間がかかる、もしくは精度の点で課題があり、望ましくない。 In order to obtain the VT curve described above, for example, after mounting a liquid crystal driver IC on the product panel, the VT curve is driven from the liquid crystal driver IC to a desired curve while changing the setting value of the gamma circuit. There is a way to ask. This method is not desirable because it takes time and is problematic in terms of accuracy.

また、このＶ−Ｔカーブについては、等間隔の電圧と透過率の情報を得たいが、この処理は、通常、ガンマ回路を通すので等間隔の電圧を得ることは困難である。前述した特許文献１では、ガンマカーブを調整することはできるが、等間隔の電圧を得ることは考慮されていない。 Further, for this VT curve, it is desired to obtain information on equally spaced voltage and transmittance, but since this processing normally passes through a gamma circuit, it is difficult to obtain equally spaced voltage. In Patent Document 1 described above, the gamma curve can be adjusted, but it is not considered to obtain voltages at equal intervals.

本発明の目的は、Ｖ−Ｔカーブを取得する場合に、等間隔な電圧を得ることが可能な液晶表示装置を提供することにある。 An object of the present invention is to provide a liquid crystal display device capable of obtaining equally spaced voltages when acquiring a VT curve.

本発明の一態様に係わる液晶表示装置は、表示部と、前記表示部を駆動する駆動部と、を有し、前記駆動部は、前記表示部に映像データを供給する増幅回路と、前記増幅回路に接続される補正回路と、前記補正回路に対して別に設けられ、前記表示部の透過率対電圧特性を取得する場合に、前記増幅回路からの出力を等間隔な電圧とする電圧調整回路と、を含む、ものである。 A liquid crystal display device according to one embodiment of the present invention includes a display unit and a driving unit that drives the display unit, and the driving unit supplies an amplification circuit that supplies video data to the display unit, and the amplification unit. A correction circuit connected to the circuit, and a voltage adjustment circuit that is provided separately for the correction circuit, and uses the output from the amplifier circuit as equally spaced voltages when acquiring the transmittance versus voltage characteristic of the display unit Including.

また、他の一態様として、前記補正回路は、前記表示部の前記透過率対電圧特性に基づいて、前記増幅回路から前記表示部に供給する映像データの階調を補正する補正回路であるようにしてもよい。 As another aspect, the correction circuit is a correction circuit that corrects the gradation of video data supplied from the amplifier circuit to the display unit based on the transmittance-voltage characteristic of the display unit. It may be.

また、他の一態様として、前記電圧調整回路は、前記等間隔な電圧を生成するための情報を保存する第１保存回路と、前記第１保存回路で保存された情報に基づいて生成された前記等間隔な電圧を出力させる第１制御信号と、を含むようにしてもよい。 According to another aspect, the voltage adjustment circuit is generated based on a first storage circuit that stores information for generating the equally-spaced voltage and information stored in the first storage circuit. And a first control signal for outputting the voltage at equal intervals.

また、他の一態様として、前記電圧調整回路は、前記等間隔な電圧を生成するための線形階調電圧特性プリセット情報を保存する第２保存回路と、前記等間隔な電圧を生成するための線形階調電圧特性プリセット情報を、選択信号に基づいて選択して出力する第３選択回路と、前記線形階調電圧特性プリセット情報に基づいた線形階調電圧に割り付ける階調情報と、前記線形階調電圧特性プリセット情報に基づいた線形階調電圧に割り付ける階調情報を、前記選択信号に基づいて選択して出力する第４選択回路と、を含むようにしてもよい。 According to another aspect, the voltage adjustment circuit includes a second storage circuit that stores linear gradation voltage characteristic preset information for generating the equidistant voltage, and a voltage for generating the equidistant voltage. A third selection circuit that selects and outputs linear gradation voltage characteristic preset information based on a selection signal; gradation information that is allocated to a linear gradation voltage based on the linear gradation voltage characteristic preset information; and And a fourth selection circuit that selects and outputs gradation information to be assigned to the linear gradation voltage based on the adjustment voltage characteristic preset information based on the selection signal.

また、他の一態様として、前記電圧調整回路は、前記等間隔な電圧に対応したリファレンス電圧が入力される入力端子と、前記入力端子に入力されたリファレンス電圧に対応した前記等間隔な電圧を出力させる第２制御信号と、を含むようにしてもよい。 As another aspect, the voltage adjustment circuit includes an input terminal to which a reference voltage corresponding to the equally spaced voltage is input, and the equally spaced voltage corresponding to the reference voltage input to the input terminal. And a second control signal to be output.

実施の形態１に係わる液晶表示装置の構成の一例を示すブロック図である。1 is a block diagram illustrating an example of a configuration of a liquid crystal display device according to Embodiment 1. FIG. 図１に示す液晶表示装置において、液晶表示パネルの表示領域の一例を示す断面図である。FIG. 2 is a cross-sectional view illustrating an example of a display area of a liquid crystal display panel in the liquid crystal display device illustrated in FIG. 1. 図１に示す液晶表示装置において、液晶表示パネルの表示領域の一例を示す回路図である。FIG. 2 is a circuit diagram illustrating an example of a display area of a liquid crystal display panel in the liquid crystal display device illustrated in FIG. 1. 図１に示す液晶表示装置において、Ｖ−Ｔカーブの一例を示すグラフである。4 is a graph showing an example of a VT curve in the liquid crystal display device shown in FIG. 図１に示す液晶表示装置において、ガンマカーブの一例を示すグラフである。2 is a graph showing an example of a gamma curve in the liquid crystal display device shown in FIG. 図１に示す液晶表示装置において、液晶ドライバＩＣの構成の一例を示すブロック図である。FIG. 2 is a block diagram illustrating an example of a configuration of a liquid crystal driver IC in the liquid crystal display device illustrated in FIG. 1. 図１に示す液晶表示装置において、通常使用時における正極側のガンマ回路およびソースアンプの構成の一例を示す説明図である。In the liquid crystal display device shown in FIG. 1, it is explanatory drawing which shows an example of a structure of the gamma circuit and source amplifier of the positive electrode side at the time of normal use. 図１に示す液晶表示装置において、通常使用時における負極側のガンマ回路およびソースアンプの構成の一例を示す説明図である。FIG. 2 is an explanatory diagram illustrating an example of a configuration of a negative-side gamma circuit and a source amplifier in normal use in the liquid crystal display device illustrated in FIG. 1. 図１に示す液晶表示装置において、液晶表示パネルのＶ−Ｔカーブを取得する場合のガンマ回路およびソースアンプの構成の一例を示す説明図である。FIG. 2 is an explanatory diagram illustrating an example of a configuration of a gamma circuit and a source amplifier when acquiring a VT curve of a liquid crystal display panel in the liquid crystal display device illustrated in FIG. 1. 実施の形態２に係わる液晶表示装置において、液晶表示パネルのＶ−Ｔカーブを取得する場合のガンマ回路およびソースアンプの構成の一例を示す説明図である。FIG. 10 is an explanatory diagram illustrating an example of a configuration of a gamma circuit and a source amplifier when acquiring a VT curve of a liquid crystal display panel in a liquid crystal display device according to a second embodiment. 実施の形態３に係わる液晶表示装置において、液晶表示パネルのＶ−Ｔカーブを取得する場合のガンマ回路およびソースアンプの構成の一例を示す説明図である。FIG. 10 is an explanatory diagram illustrating an example of a configuration of a gamma circuit and a source amplifier when acquiring a VT curve of a liquid crystal display panel in a liquid crystal display device according to a third embodiment.

以下、本発明の各実施の形態について、図面を参照にしつつ説明する。なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. It should be noted that the disclosure is merely an example, and those skilled in the art can easily conceive of appropriate changes while maintaining the gist of the invention are naturally included in the scope of the present invention. In addition, the drawings may be schematically represented with respect to the width, thickness, shape, and the like of each part in comparison with actual aspects for the sake of clarity of explanation, but are merely examples, and the interpretation of the present invention is not limited. It is not limited.

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。 In addition, in the present specification and each drawing, elements similar to those described above with reference to the previous drawings are denoted by the same reference numerals, and detailed description may be omitted as appropriate.

（実施の形態１）
本実施の形態１に係わる液晶表示装置について、図１〜図９を用いて説明する。 (Embodiment 1)
The liquid crystal display device according to the first embodiment will be described with reference to FIGS.

＜液晶表示装置＞
まず、本実施の形態１に係わる液晶表示装置の構成を、図１を用いて説明する。図１は、本実施の形態１に係わる液晶表示装置の構成の一例を示すブロック図である。 <Liquid crystal display device>
First, the configuration of the liquid crystal display device according to the first embodiment will be described with reference to FIG. FIG. 1 is a block diagram showing an example of the configuration of the liquid crystal display device according to the first embodiment.

液晶表示装置１は、液晶表示パネル（表示部）１０と、この液晶表示パネル１０を駆動する液晶ドライバＩＣ（駆動部）２０とを備えている。液晶表示パネル１０は、映像を表示する表示領域１１と、表示領域１１のゲート線ＧＬを駆動する２つのゲートドライバ１２と、表示領域１１のソース線ＳＬを選択するＲＧＢ選択スイッチ１３とを備えている。 The liquid crystal display device 1 includes a liquid crystal display panel (display unit) 10 and a liquid crystal driver IC (drive unit) 20 that drives the liquid crystal display panel 10. The liquid crystal display panel 10 includes a display area 11 for displaying an image, two gate drivers 12 for driving the gate lines GL in the display area 11, and an RGB selection switch 13 for selecting the source lines SL in the display area 11. Yes.

液晶表示パネル１０は、後で図２を用いて説明するように、素子基板５０と、対向基板６０とを備えている。素子基板５０と対向基板６０との間には、複数の液晶分子を含む液晶層７０が設けられており、これらは液晶表示パネル１０を構成している。 The liquid crystal display panel 10 includes an element substrate 50 and a counter substrate 60 as described later with reference to FIG. A liquid crystal layer 70 including a plurality of liquid crystal molecules is provided between the element substrate 50 and the counter substrate 60, and these constitute the liquid crystal display panel 10.

素子基板５０は、対向基板６０と比べて液晶表示パネル１０の図１において下方向に大きく形成されており、対向基板６０と対向しない下側の領域を備える。この素子基板５０のうち対向基板６０と対向しない下側の領域には、液晶ドライバＩＣ２０が搭載されている。 The element substrate 50 is formed larger in the downward direction in FIG. 1 of the liquid crystal display panel 10 than the counter substrate 60, and includes a lower region that does not face the counter substrate 60. A liquid crystal driver IC 20 is mounted in a lower region of the element substrate 50 that does not face the counter substrate 60.

素子基板５０と対向基板６０とが重なる領域において、素子基板５０の中央部には表示領域１１が設けられている。表示領域１１の周辺領域（額縁領域）において、図１において左右方向の左側端部および右側端部にはゲートドライバ１２がそれぞれ設けられ、また、図１において下方向の下側端部にはＲＧＢ選択スイッチ１３が設けられている。 In the region where the element substrate 50 and the counter substrate 60 overlap, the display region 11 is provided in the center of the element substrate 50. In the peripheral region (frame region) of the display region 11, gate drivers 12 are provided at the left and right ends in the left-right direction in FIG. 1, and RGB at the lower end in the lower direction in FIG. 1. A selection switch 13 is provided.

また、素子基板５０は、後で図２を用いて説明するように、ガラス基板を有しており、ガラス基板の液晶層７０に面する側に、複数のゲート線とソース線とが互いに交差して設けられると共に、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電材料からなる共通電極ＣＥを備えた共通電極層が設けられている。 Further, as will be described later with reference to FIG. 2, the element substrate 50 includes a glass substrate, and a plurality of gate lines and source lines intersect each other on the side of the glass substrate facing the liquid crystal layer 70. And a common electrode layer including a common electrode CE made of a transparent conductive material such as ITO (Indium Tin Oxide) or IZO (Indium Zinc Oxide).

さらに、素子基板５０は、共通電極層の上に絶縁層を介して、画素Ｐのピッチに相当する間隔で、ＩＴＯやＩＺＯなどの透明導電材料からなる画素電極ＰＥが形成された画素電極層を有している。 Further, the element substrate 50 includes a pixel electrode layer on which a pixel electrode PE made of a transparent conductive material such as ITO or IZO is formed at an interval corresponding to the pitch of the pixels P via an insulating layer on the common electrode layer. Have.

さらに、素子基板５０には、各画素Ｐの画素電極ＰＥをスイッチングするための薄膜トランジスタＴＦＴ（Thin Film Transistor）が設けられている。薄膜トランジスタＴＦＴは、後で図３を用いて説明するように、ゲートドライバ１２から延びるゲート線ＧＬがゲートに接続され、ＲＧＢ選択スイッチ１３から延びるソース線ＳＬがソースに接続され、液晶素子ＬＣおよび画素電極ＰＥがドレインに接続されている。 Further, the element substrate 50 is provided with a thin film transistor TFT (Thin Film Transistor) for switching the pixel electrode PE of each pixel P. As will be described later with reference to FIG. 3, the thin film transistor TFT has a gate line GL extending from the gate driver 12 connected to the gate, a source line SL extending from the RGB selection switch 13 connected to the source, the liquid crystal element LC, and the pixel. The electrode PE is connected to the drain.

対向基板６０は、後で図２を用いて説明するように、ガラス基板を有しており、ガラス基板の液晶層７０に面する側において、画素電極ＰＥに対向する領域には、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルタ層が形成されている。また、カラーフィルタ層が形成されている領域以外の領域には、ブラックマトリクスとしての遮光膜が形成されている。 As will be described later with reference to FIG. 2, the counter substrate 60 includes a glass substrate. On the side facing the liquid crystal layer 70 of the glass substrate, a region facing the pixel electrode PE has R (red). ), G (green), and B (blue) color filter layers are formed. A light shielding film as a black matrix is formed in a region other than the region where the color filter layer is formed.

液晶ドライバＩＣ２０は、液晶表示装置１の全体を制御するホストプロセッサからの指示信号に基づいて、ゲートドライバ１２によってゲート線ＧＬに電圧を印加すると共に、ＲＧＢ選択スイッチ１３によってソース線ＳＬに電圧を印加する。また、液晶ドライバＩＣ２０は、ゲート線ＧＬおよびソース線ＳＬに電圧を印加して画素Ｐの駆動を行う際に、共通電極ＣＥに共通電圧を印加する。 The liquid crystal driver IC 20 applies a voltage to the gate line GL by the gate driver 12 and also applies a voltage to the source line SL by the RGB selection switch 13 based on an instruction signal from a host processor that controls the entire liquid crystal display device 1. To do. The liquid crystal driver IC 20 applies a common voltage to the common electrode CE when driving the pixel P by applying a voltage to the gate line GL and the source line SL.

＜液晶表示パネルにおける表示領域の断面構造＞
図２は、液晶表示パネル１０における表示領域１１の断面構造の一例を示す断面図である。図２では、一例として、ＦＦＳ（Fringe-Field Switching）モードの液晶表示パネル１０に適用した例を示している。ＦＦＳモードの液晶表示パネル１０は、液晶層７０を挟む一対の素子基板５０および対向基板６０のうち、一方の素子基板５０に絶縁膜を挟んで共通電極ＣＥと画素電極ＰＥとを形成し、共通電極ＣＥと画素電極ＰＥとの間に印加される横方向の電界で液晶を駆動するものである。 <Cross-sectional structure of display area in liquid crystal display panel>
FIG. 2 is a cross-sectional view showing an example of the cross-sectional structure of the display region 11 in the liquid crystal display panel 10. FIG. 2 shows an example in which the present invention is applied to a liquid crystal display panel 10 in FFS (Fringe-Field Switching) mode. In the FFS mode liquid crystal display panel 10, the common electrode CE and the pixel electrode PE are formed by sandwiching an insulating film between one of the pair of element substrates 50 and the counter substrate 60 that sandwich the liquid crystal layer 70, and the common substrate CE. The liquid crystal is driven by a horizontal electric field applied between the electrode CE and the pixel electrode PE.

なお、液晶表示パネル１０としては、ＴＮ（Twisted Nematic）モード、ＶＡ（Virtical Alignment）モード、あるいはＩＰＳ（In-Place-Switching）モードなどの各種モードの液晶表示パネルを採用することが可能である。 The liquid crystal display panel 10 may be a liquid crystal display panel in various modes such as a TN (Twisted Nematic) mode, a VA (Virtical Alignment) mode, or an IPS (In-Place-Switching) mode.

液晶表示パネル１０は、素子基板５０と、この素子基板５０と対向配置された対向基板６０と、素子基板５０と対向基板６０との間に挟持された液晶層７０とを備えている。素子基板５０の外面側（液晶層７０と反対側）には偏光板５１が設けられ、対向基板６０の外面側には偏光板６１が設けられている。そして、液晶表示パネル１０は、素子基板５０の外面側から照明光が照射される構成となっている。 The liquid crystal display panel 10 includes an element substrate 50, a counter substrate 60 disposed to face the element substrate 50, and a liquid crystal layer 70 sandwiched between the element substrate 50 and the counter substrate 60. A polarizing plate 51 is provided on the outer surface side (the side opposite to the liquid crystal layer 70) of the element substrate 50, and a polarizing plate 61 is provided on the outer surface side of the counter substrate 60. The liquid crystal display panel 10 is configured to be irradiated with illumination light from the outer surface side of the element substrate 50.

素子基板５０は、例えばガラスや石英、プラスチックなどの透光性材料からなる基板本体５２と、基板本体５２の内側（液晶層７０側）の表面に順に積層されたゲート絶縁膜５３、層間絶縁膜５４および配向膜５５とを備えている。 The element substrate 50 includes a substrate main body 52 made of a light-transmitting material such as glass, quartz, and plastic, a gate insulating film 53 and an interlayer insulating film that are sequentially stacked on the inner surface (the liquid crystal layer 70 side) of the substrate main body 52. 54 and an alignment film 55.

また、素子基板５０は、基板本体５２の内側の表面に配置されたゲート線ＧＬと、各画素領域に対応して設けられた共通電極ＣＥと、ゲート絶縁膜５３の内側の表面に配置された半導体層５６、ソース５７およびドレイン５８と、層間絶縁膜５４の内側の表面に配置された画素電極ＰＥとを備えている。なお、半導体層５６、ソース５７およびドレイン５８は、画素電極ＰＥをスイッチングするための薄膜トランジスタＴＦＴを構成している。 The element substrate 50 is disposed on the inner surface of the gate line GL disposed on the inner surface of the substrate body 52, the common electrode CE provided corresponding to each pixel region, and the gate insulating film 53. A semiconductor layer 56, a source 57 and a drain 58, and a pixel electrode PE disposed on the inner surface of the interlayer insulating film 54 are provided. The semiconductor layer 56, the source 57, and the drain 58 constitute a thin film transistor TFT for switching the pixel electrode PE.

ゲート絶縁膜５３は、窒化シリコンや酸化シリコンなどのような絶縁性を有する透光性材料で構成されており、基板本体５２上に形成されたゲート線ＧＬおよび共通電極ＣＥを覆うように設けられている。 The gate insulating film 53 is made of a translucent material having insulating properties such as silicon nitride and silicon oxide, and is provided so as to cover the gate line GL and the common electrode CE formed on the substrate body 52. ing.

層間絶縁膜５４は、ゲート絶縁膜５３と同様に、窒化シリコンや酸化シリコンなどの絶縁性を有する透光性材料で構成されており、ゲート絶縁膜５３上に形成された半導体層５６、ソース５７およびドレイン５８を覆うように設けられている。そして、層間絶縁膜５４には、画素電極ＰＥと薄膜トランジスタＴＦＴとの導通を図るための貫通孔であるコンタクトホール５９が形成されている。 Similar to the gate insulating film 53, the interlayer insulating film 54 is made of a light-transmitting material having an insulating property such as silicon nitride or silicon oxide, and a semiconductor layer 56 and a source 57 formed on the gate insulating film 53. And the drain 58 are provided. In the interlayer insulating film 54, a contact hole 59, which is a through hole for conducting the pixel electrode PE and the thin film transistor TFT, is formed.

配向膜５５は、例えばポリイミドなどの有機材料で構成されており、層間絶縁膜５４上に形成された画素電極ＰＥを覆うように設けられている。そして、配向膜５５の上面には、液晶層７０を構成する液晶分子を配向規制するための配向処理が施されている。この配向膜５５の配向方向は、対向基板６０に備えられる偏光板６１の透過軸と同方向となっている。 The alignment film 55 is made of, for example, an organic material such as polyimide, and is provided so as to cover the pixel electrode PE formed on the interlayer insulating film 54. An alignment process is performed on the upper surface of the alignment film 55 to regulate alignment of the liquid crystal molecules constituting the liquid crystal layer 70. The alignment direction of the alignment film 55 is the same as the transmission axis of the polarizing plate 61 provided in the counter substrate 60.

対向基板６０は、例えばガラスや石英、プラスチックなどの透光性材料で構成された基板本体６２と、基板本体６２の内側（液晶層７０側）の表面に順に積層されたカラーフィルタ層６３および配向膜６４とを備えている。 The counter substrate 60 includes, for example, a substrate body 62 made of a light-transmitting material such as glass, quartz, and plastic, a color filter layer 63 and an alignment layer that are sequentially stacked on the inner surface (the liquid crystal layer 70 side) of the substrate body 62. And a film 64.

カラーフィルタ層６３は、各画素領域に対応して配置されており、例えばアクリルなどで構成されて各画素領域で表示するＲ（赤）・Ｇ（緑）・Ｂ（青）の各色に対応する色材を含有している。 The color filter layer 63 is arranged corresponding to each pixel region, and is made of, for example, acrylic and corresponds to each color of R (red), G (green), and B (blue) displayed in each pixel region. Contains color material.

配向膜６４は、例えばポリイミドなどの有機材料やシリコン酸化物などの無機材料で構成されており、その配向方向が素子基板５０の配向膜５５の配向方向と同方向となっている。 The alignment film 64 is made of, for example, an organic material such as polyimide or an inorganic material such as silicon oxide, and the alignment direction thereof is the same as the alignment direction of the alignment film 55 of the element substrate 50.

偏光板５１，６１は、それぞれの透過軸が互いに直交するように設けられている。すなわち、偏光板５１の透過軸は、偏光板６１の透過軸および配向膜５５，６４の配向方向と直交する方向となっている。 The polarizing plates 51 and 61 are provided so that their transmission axes are orthogonal to each other. That is, the transmission axis of the polarizing plate 51 is a direction orthogonal to the transmission axis of the polarizing plate 61 and the alignment direction of the alignment films 55 and 64.

＜液晶表示パネルにおける表示領域の回路構成＞
図３は、液晶表示パネル１０における表示領域１１の回路構成の一例を示す回路図である。 <Circuit configuration of display area in liquid crystal display panel>
FIG. 3 is a circuit diagram showing an example of a circuit configuration of the display area 11 in the liquid crystal display panel 10.

液晶表示パネル１０は、所定間隔おきに設けられたゲート線ＧＬ１〜ＧＬＮと、このゲート線ＧＬ１〜ＧＬＮに交差するように設けられたソース線ＳＬ１〜ＳＬＭとを備えている。ゲート線ＧＬ１〜ＧＬＮは、走査線とも呼ばれる。ソース線ＳＬ１〜ＳＬＭは、信号線、データ線とも呼ばれる。例えば、ＦＨＤ（Full High Definition）方式のＦＨＤ＝１０８０ＲＧＢ×１９２０に対応するためには、ゲート線ＧＬ１〜ＧＬＮはＮ＝１９２０本、ソース線ＳＬ１〜ＳＬＭはＭ＝１０８０本となる。ソース線ＳＬ１〜ＳＬＭは、それぞれ、Ｒ（赤）・Ｇ（緑）・Ｂ（青）の各色に対応するために、ソース線ＳＬ１Ｒ，ＳＬ１Ｇ，ＳＬ１Ｂ〜ＳＬＭＲ，ＳＬＭＧ，ＳＬＭＢの３本からなる。 The liquid crystal display panel 10 includes gate lines GL1 to GLN provided at predetermined intervals, and source lines SL1 to SLM provided to intersect the gate lines GL1 to GLN. The gate lines GL1 to GLN are also called scanning lines. The source lines SL1 to SLM are also called signal lines and data lines. For example, in order to support FHD (Full High Definition) FHD = 1080RGB × 1920, N = 1920 gate lines GL1 to GLN and M = 1080 source lines SL1 to SLM. The source lines SL1 to SLM are each composed of three source lines SL1R, SL1G, SL1B to SLMR, SLMG, and SLMB in order to correspond to the respective colors of R (red), G (green), and B (blue).

各ゲート線ＧＬ１〜ＧＬＮと各ソース線ＳＬ１〜ＳＬＭとの交差部分には、画素Ｐが設けられている。各画素Ｐは、液晶表示パネル１０の表示領域１１にマトリクス状に配置され、薄膜トランジスタＴＦＴと、液晶素子ＬＣと、画素容量Ｃとで構成される。画素容量Ｃは、液晶素子ＬＣに接続された画素電極ＰＥと、この画素電極ＰＥに対向して設けられた共通電極ＣＥとの間で、電気光学材料としての誘電体である液晶層７０を挟んで構成される。また、各画素Ｐは、Ｒ（赤）のサブ画素ＰＲ、Ｇ（緑）のサブ画素ＰＧ、Ｂ（青）のサブ画素ＰＢで構成される。 Pixels P are provided at intersections between the gate lines GL1 to GLN and the source lines SL1 to SLM. Each pixel P is arranged in a matrix in the display area 11 of the liquid crystal display panel 10 and is composed of a thin film transistor TFT, a liquid crystal element LC, and a pixel capacitor C. The pixel capacitor C sandwiches a liquid crystal layer 70, which is a dielectric as an electro-optic material, between a pixel electrode PE connected to the liquid crystal element LC and a common electrode CE provided facing the pixel electrode PE. Consists of. Each pixel P includes an R (red) subpixel PR, a G (green) subpixel PG, and a B (blue) subpixel PB.

薄膜トランジスタＴＦＴのゲートにはゲート線ＧＬ１〜ＧＬＮが接続され、ソースにはソース線ＳＬ１〜ＳＬＭが接続され、ドレインには、液晶素子ＬＣの一端および画素容量Ｃの画素電極ＰＥがそれぞれ接続されている。液晶素子ＬＣの他端および画素容量Ｃの共通電極ＣＥは、それぞれ接地電位に接続されている。したがって、この薄膜トランジスタＴＦＴは、ゲート線ＧＬ１〜ＧＬＮから電圧が印加されるとオン状態となり、ソース線ＳＬ１〜ＳＬＭと画素電極ＰＥとを導通した状態となる。 Gate lines GL1 to GLN are connected to the gate of the thin film transistor TFT, source lines SL1 to SLM are connected to the source, and one end of the liquid crystal element LC and the pixel electrode PE of the pixel capacitor C are connected to the drain. . The other end of the liquid crystal element LC and the common electrode CE of the pixel capacitor C are each connected to a ground potential. Therefore, the thin film transistor TFT is turned on when a voltage is applied from the gate lines GL1 to GLN, and the source lines SL1 to SLM and the pixel electrode PE are electrically connected.

ゲートドライバ１２は、薄膜トランジスタＴＦＴをオン状態にするための電圧を複数のゲート線ＧＬ１〜ＧＬＮに順次印加する。例えば、あるゲート線ＧＬ１に選択電圧を供給すると、このゲート線ＧＬ１に接続された薄膜トランジスタＴＦＴが全てオン状態となり、このゲート線ＧＬ１に係る画素Ｐが全て選択される。 The gate driver 12 sequentially applies a voltage for turning on the thin film transistor TFT to the plurality of gate lines GL1 to GLN. For example, when a selection voltage is supplied to a certain gate line GL1, all the thin film transistors TFT connected to the gate line GL1 are turned on, and all the pixels P related to the gate line GL1 are selected.

ＲＧＢ選択スイッチ１３は、映像信号をソース線ＳＬ１〜ＳＬＭに出力し、オン状態の薄膜トランジスタＴＦＴを介して、この映像信号に基づく映像電圧を画素電極ＰＥに印加する。この場合に、ＲＧＢ選択スイッチ１３は、Ｒ（赤）・Ｇ（緑）・Ｂ（青）のソース線ＳＬ１Ｒ，ＳＬ１Ｇ，ＳＬ１Ｂ〜ＳＬＭＲ，ＳＬＭＧ，ＳＬＭＢをマルチプレクサＭＵＸで順に切り替える。例えば、上述の例において、あるゲート線ＧＬ１に接続された薄膜トランジスタＴＦＴが全てオン状態となり、このゲート線ＧＬ１に係る画素Ｐが全て選択されると、オン状態の薄膜トランジスタＴＦＴを介して、映像信号に基づく映像電圧が画素電極ＰＥに印加される。 The RGB selection switch 13 outputs a video signal to the source lines SL1 to SLM, and applies a video voltage based on the video signal to the pixel electrode PE via the thin film transistor TFT in the on state. In this case, the RGB selection switch 13 switches the source lines SL1R, SL1G, SL1B to SLMR, SLMG, and SLMB of R (red), G (green), and B (blue) in order using the multiplexer MUX. For example, in the above-described example, all the thin film transistors TFT connected to a certain gate line GL1 are turned on, and when all the pixels P related to the gate line GL1 are selected, the video signal is transmitted through the thin film transistors TFT in the on state. A base video voltage is applied to the pixel electrode PE.

このような構成により、液晶表示装置１は、画素Ｐの駆動に関して、以下のように動作する。すなわち、ゲートドライバ１２からゲート線ＧＬ１〜ＧＬＮに電圧を順次供給することで、各ゲート線ＧＬ１〜ＧＬＮに係る全ての薄膜トランジスタＴＦＴを順次オン状態にして、各ゲート線ＧＬ１〜ＧＬＮに係る全ての画素Ｐを順次選択する。 With such a configuration, the liquid crystal display device 1 operates as follows with respect to driving of the pixels P. That is, by sequentially supplying voltages from the gate driver 12 to the gate lines GL1 to GLN, all the thin film transistors TFT related to the gate lines GL1 to GLN are sequentially turned on, and all the pixels related to the gate lines GL1 to GLN are turned on. Select P sequentially.

そして、これら画素Ｐの選択に同期して、ＲＧＢ選択スイッチ１３からソース線ＳＬ１〜ＳＬＭに映像信号を供給する。すると、ゲートドライバ１２で選択した全ての画素Ｐに、ＲＧＢ選択スイッチ１３からソース線ＳＬ１〜ＳＬＭおよびオン状態の薄膜トランジスタＴＦＴを介して映像信号が供給され、この映像信号に基づく映像電圧が画素電極ＰＥに印加される。 Then, in synchronization with the selection of these pixels P, a video signal is supplied from the RGB selection switch 13 to the source lines SL1 to SLM. Then, a video signal is supplied to all the pixels P selected by the gate driver 12 from the RGB selection switch 13 via the source lines SL1 to SLM and the thin film transistor TFT in the ON state, and the video voltage based on this video signal is supplied to the pixel electrode PE. To be applied.

これにより、画素電極ＰＥと共通電極ＣＥとの間に電位差が生じて、駆動電圧が液晶素子ＬＣに印加される。液晶素子ＬＣに駆動電圧が印加されると、液晶の配向や秩序が変化し、液晶を透過する光が変化することで、映像信号に基づく映像を液晶表示パネル１０に表示することができる。 Thereby, a potential difference is generated between the pixel electrode PE and the common electrode CE, and a driving voltage is applied to the liquid crystal element LC. When a driving voltage is applied to the liquid crystal element LC, the alignment and order of the liquid crystal change, and the light transmitted through the liquid crystal changes, so that an image based on the video signal can be displayed on the liquid crystal display panel 10.

＜Ｖ−Ｔカーブとガンマカーブ＞
図４および図５は、液晶表示パネル１０のＶ−Ｔカーブに基づいて所望のガンマカーブを得ることを説明するための図である。図４は、Ｖ−Ｔカーブの一例を示すグラフである。図５は、ガンマカーブの一例を示すグラフである。 <VT curve and gamma curve>
4 and 5 are diagrams for explaining obtaining a desired gamma curve based on the VT curve of the liquid crystal display panel 10. FIG. 4 is a graph showing an example of a VT curve. FIG. 5 is a graph showing an example of a gamma curve.

通常、液晶表示パネル１０のＶ−Ｔカーブを測定取得し、所望の透過率になる電圧−階調関係をガンマレジスタ１２３Ｐ，１２３Ｎ（図７，図８などに図示）に設定し、所望のガンマカーブを得る。ガンマカーブ補正の設定は、機種毎に行う。 Usually, the VT curve of the liquid crystal display panel 10 is measured and acquired, and the voltage-gradation relationship that achieves the desired transmittance is set in the gamma registers 123P and 123N (shown in FIGS. 7 and 8, etc.) to obtain the desired gamma. Get the curve. Gamma curve correction is set for each model.

この液晶表示パネル１０のＶ−Ｔカーブを取得するためには、例えば、製品の液晶表示パネル１０に液晶ドライバＩＣ２０を搭載した後、その液晶ドライバＩＣ２０からガンマ回路２８（図６などに図示）の設定値を変えながら所望のカーブに追い込んで、Ｖ−Ｔカーブを求める方法がある。この方法では、手間がかかる、もしくは精度の点で課題があり、望ましくない。 In order to obtain the VT curve of the liquid crystal display panel 10, for example, after the liquid crystal driver IC 20 is mounted on the liquid crystal display panel 10 of the product, the gamma circuit 28 (shown in FIG. There is a method of obtaining a VT curve by changing the set value to a desired curve. This method is not desirable because it takes time and is problematic in terms of accuracy.

また、このＶ−Ｔカーブについては、等間隔の電圧と透過率の情報を得たいが、この処理は、通常、ガンマ回路２８を通すので等間隔の電圧を得ることは困難である。そこで、本実施の形態１に係わる液晶表示装置１においては、Ｖ−Ｔカーブを取得する場合に、等間隔な電圧を得ることを可能とするものである。 As for this VT curve, it is desired to obtain information on equally spaced voltage and transmittance, but since this processing normally passes through the gamma circuit 28, it is difficult to obtain equally spaced voltage. Therefore, in the liquid crystal display device 1 according to the first embodiment, it is possible to obtain voltages at equal intervals when acquiring the VT curve.

Ｖ−Ｔカーブは、横軸をＶ_ＬＣＤ（液晶印加電圧）とし、縦軸をＴ（透過率）とした場合に、図４のようなグラフとなる。図４の例では、Ｖ_ＬＣＤ（液晶印加電圧）は０Ｖから４Ｖ程度の範囲で、Ｔ（透過率）は０％から１００％の範囲を示している。このグラフから分かるように、Ｖ−Ｔカーブは、電圧間隔が等間隔の液晶印加電圧と、この液晶印加電圧の各電圧に対する透過率との関係を表す。このＶ−Ｔカーブを取得するために、液晶印加電圧を規定するための等間隔な電圧を得ることが必要となる。この方法は、後で図９を用いて説明するが、ソースアンプ２４Ｐ，２４Ｎからの出力電圧として得ることができる。 The VT curve becomes a graph as shown in FIG. 4 when the horizontal axis is V _LCD (liquid crystal applied voltage) and the vertical axis is T (transmittance). In the example of FIG. 4, V _LCD (liquid crystal applied voltage) is in the range of about 0V to 4V, and T (transmittance) is in the range of 0% to 100%. As can be seen from this graph, the VT curve represents the relationship between the liquid crystal applied voltage with equal voltage intervals and the transmittance of the liquid crystal applied voltage with respect to each voltage. In order to acquire this VT curve, it is necessary to obtain voltages at equal intervals for defining the liquid crystal applied voltage. Although this method will be described later with reference to FIG. 9, it can be obtained as an output voltage from the source amplifiers 24P and 24N.

この得られた等間隔な電圧のデータは、例えば、一旦、外部に記憶しておく。そして、記憶しておいた等間隔な電圧のデータを用いてＶ−Ｔカーブを取得し、このＶ−Ｔカーブに基づいて所望の透過率になる電圧−階調関係を求めて所望のガンマカーブを得る。外部に記憶しておいた等間隔な電圧のデータを用いて所望のガンマカーブを得るための処理は、コンピュータを用いて行われる。 The obtained equally spaced voltage data is temporarily stored outside, for example. Then, a VT curve is acquired using the stored voltage data at equal intervals, and a desired gamma curve is obtained by obtaining a voltage-gradation relationship that achieves a desired transmittance based on the VT curve. Get. The processing for obtaining a desired gamma curve using data of equidistant voltage stored externally is performed using a computer.

ガンマカーブは、図５に示すように、横軸を階調とし、縦軸をＴ（透過率）として、階調と、この各階調に対する透過率との関係を表す。図５の例では、階調は０階調から２５５階調の範囲で、Ｔ（透過率）は０％から１００％の範囲を示している。この得られたガンマカーブに基づいて、ガンマカーブ補正値の設定を液晶表示パネル１０の機種毎に行う。ガンマカーブ補正値は、後で図７，図８などを用いて説明するガンマレジスタ１２３Ｐ，１２３Ｎに設定する。このようなＶ−Ｔカーブを取得するために行う等間隔な電圧を得るための構成は、初回製品にのみあればよいが、本実施の形態では全ての製品に実装されるものとする。 As shown in FIG. 5, the gamma curve represents the relationship between the gradation and the transmittance for each gradation, with the horizontal axis representing gradation and the vertical axis representing T (transmittance). In the example of FIG. 5, the gradation is in the range from 0 gradation to 255 gradation, and T (transmittance) is in the range from 0% to 100%. Based on the obtained gamma curve, a gamma curve correction value is set for each model of the liquid crystal display panel 10. The gamma curve correction value is set in gamma registers 123P and 123N, which will be described later with reference to FIGS. The configuration for obtaining equally spaced voltages to obtain such a VT curve is sufficient for only the initial product, but in this embodiment, it is assumed to be implemented in all products.

＜液晶ドライバＩＣの構成＞
図６は、液晶ドライバＩＣ２０の構成の一例を示すブロック図である。 <Configuration of LCD driver IC>
FIG. 6 is a block diagram illustrating an example of the configuration of the liquid crystal driver IC 20.

液晶ドライバＩＣ２０は、インターフェースレシーバ２１、映像メモリ２２、ラインラッチ回路２３、ソースアンプ２４、コマンドレジスタ２５、パラメータレジスタ２６、不揮発性メモリ２７、ガンマ回路２８、発振器２９、および、タイミングコントローラ３０などを備えている。映像メモリ２２は、ＦＩＦＯ（First-In First-Out）などのバッファ回路に代えることも可能である。 The liquid crystal driver IC 20 includes an interface receiver 21, a video memory 22, a line latch circuit 23, a source amplifier 24, a command register 25, a parameter register 26, a nonvolatile memory 27, a gamma circuit 28, an oscillator 29, a timing controller 30, and the like. ing. The video memory 22 can be replaced with a buffer circuit such as FIFO (First-In First-Out).

インターフェースレシーバ２１は、ホストプロセッサとの間のインターフェースを司り、ホストプロセッサからの映像データ、コマンド、パラメータなどを受信するレシーバである。ホストプロセッサとインターフェースレシーバ２１との間のインターフェースは、同期または非同期で行われる。例えば、インターフェースレシーバ２１のインターフェースとして、ＭＩＰＩ（Mobile Industry Processor Interface）−ＤＳＩ（Display Serial Interface）などが用いられる。 The interface receiver 21 is a receiver that manages an interface with the host processor and receives video data, commands, parameters, and the like from the host processor. The interface between the host processor and the interface receiver 21 is performed synchronously or asynchronously. For example, as an interface of the interface receiver 21, MIPI (Mobile Industry Processor Interface) -DSI (Display Serial Interface) or the like is used.

映像メモリ２２は、ホストプロセッサからインターフェースレシーバ２１を介して受信した映像データ３１を保存するメモリである。ラインラッチ回路２３は、映像メモリ２２に保存した映像データ３１を１ライン毎にラッチしてソースアンプ２４に出力するラッチ回路である。ソースアンプ２４は、ラインラッチ回路２３から１ライン毎の映像データを受け取り、ガンマ回路２８からの各階調の電圧をリファレンスとして増幅して液晶表示パネル１０に供給する増幅回路である。 The video memory 22 is a memory for storing video data 31 received from the host processor via the interface receiver 21. The line latch circuit 23 is a latch circuit that latches the video data 31 stored in the video memory 22 for each line and outputs it to the source amplifier 24. The source amplifier 24 is an amplifier circuit that receives video data for each line from the line latch circuit 23, amplifies each gradation voltage from the gamma circuit 28 as a reference, and supplies the amplified voltage to the liquid crystal display panel 10.

コマンドレジスタ２５は、ホストプロセッサからインターフェースレシーバ２１を介して受信したコマンドを保存するレジスタである。パラメータレジスタ２６は、ガンマカーブ補正のためのパラメータなどを保存するレジスタである。不揮発性メモリ２７は、ガンマカーブ補正のためのパラメータなどを記憶するメモリである。ガンマ回路２８は、パラメータレジスタ２６に保存したガンマカーブ補正のためのパラメータに基づいて、各階調の電圧を生成してソースアンプ２４に出力する補正回路である。 The command register 25 is a register that stores a command received from the host processor via the interface receiver 21. The parameter register 26 is a register for storing parameters for gamma curve correction. The nonvolatile memory 27 is a memory for storing parameters for gamma curve correction. The gamma circuit 28 is a correction circuit that generates a voltage of each gradation based on the parameter for gamma curve correction stored in the parameter register 26 and outputs the voltage to the source amplifier 24.

発振器２９は、液晶表示装置１を駆動するためのクロック信号を発振する発振器である。タイミングコントローラ３０は、発振器２９から発振されたクロック信号に同期して、コマンドレジスタ２５に保存したコマンドに基づいて、映像メモリ２２、ラインラッチ回路２３、ソースアンプ２４などのタイミングを制御するコントローラである。タイミングコントローラ３０は、液晶表示パネル１０のゲートドライバ１２を制御するパネル制御信号３２を生成するコントローラでもある。 The oscillator 29 is an oscillator that oscillates a clock signal for driving the liquid crystal display device 1. The timing controller 30 is a controller that controls the timing of the video memory 22, the line latch circuit 23, the source amplifier 24, and the like based on the command stored in the command register 25 in synchronization with the clock signal oscillated from the oscillator 29. . The timing controller 30 is also a controller that generates a panel control signal 32 that controls the gate driver 12 of the liquid crystal display panel 10.

このような構成により、液晶ドライバＩＣ２０は、以下のように動作する。インターフェースレシーバ２１は、ホストプロセッサから映像データ、コマンドを受信する。ホストプロセッサからインターフェースレシーバ２１を介して受信したコマンドは、コマンドレジスタ２５に保存される。タイミングコントローラ３０により、発振器２９から発振されたクロック信号に同期して、コマンドレジスタ２５に保存したコマンドに基づいて、映像メモリ２２、ラインラッチ回路２３、ソースアンプ２４などのタイミングが制御される。 With such a configuration, the liquid crystal driver IC 20 operates as follows. The interface receiver 21 receives video data and commands from the host processor. A command received from the host processor via the interface receiver 21 is stored in the command register 25. The timing controller 30 controls the timing of the video memory 22, the line latch circuit 23, the source amplifier 24, and the like based on the command stored in the command register 25 in synchronization with the clock signal oscillated from the oscillator 29.

ホストプロセッサからインターフェースレシーバ２１を介して受信した映像データ３１は、映像メモリ２２に保存される。ラインラッチ回路２３は、映像メモリ２２に保存した映像データ３１を１ライン毎にラッチしてソースアンプ２４に出力する。ガンマ回路２８は、パラメータレジスタ２６に保存したガンマカーブ補正のためのパラメータに基づいて、各階調の電圧を生成してソースアンプ２４に出力する。 Video data 31 received from the host processor via the interface receiver 21 is stored in the video memory 22. The line latch circuit 23 latches the video data 31 stored in the video memory 22 for each line and outputs it to the source amplifier 24. Based on the parameters for gamma curve correction stored in the parameter register 26, the gamma circuit 28 generates a voltage for each gradation and outputs it to the source amplifier 24.

ソースアンプ２４は、ラインラッチ回路２３から１ライン毎の映像データを受け取り、また、ガンマ回路２８から各階調の電圧を受け取り、各階調の電圧をリファレンスとして、１ライン毎の映像データを増幅して液晶表示パネル１０に供給する。この場合に、液晶ドライバＩＣ２０のソースアンプ２４と液晶表示パネル１０のソース線ＳＬとの接続は、例えば図３のようになる。 The source amplifier 24 receives the video data for each line from the line latch circuit 23, receives the voltage of each gradation from the gamma circuit 28, and amplifies the video data for each line using the voltage of each gradation as a reference. The liquid crystal display panel 10 is supplied. In this case, the connection between the source amplifier 24 of the liquid crystal driver IC 20 and the source line SL of the liquid crystal display panel 10 is, for example, as shown in FIG.

図３において、液晶ドライバＩＣ２０側のソースアンプ２４では、アンプ１３２Ｐ−１が正極側、アンプ１３２Ｎ−１が負極側、アンプ１３２Ｐ−２が正極側、アンプ１３２Ｎ−２が負極側、…、アンプ１３２Ｎ−Ｍ／２が負極側にそれぞれ割り付けられている。また、液晶表示パネル１０側では、Ｒ（赤）・Ｇ（緑）・Ｂ（青）に対応するソース線ＳＬ１Ｒ，ＳＬ１Ｇ，ＳＬ１Ｂ、ソース線ＳＬ２Ｒ，ＳＬ２Ｇ，ＳＬ２Ｂ、ソース線ＳＬ３Ｒ，ＳＬ３Ｇ，ＳＬ３Ｂ、ソース線ＳＬ４Ｒ，ＳＬ４Ｇ，ＳＬ４Ｂ、…、ソース線ＳＬＭＲ，ＳＬＭＧ，ＳＬＭＢがそれぞれＲＧＢ選択スイッチ１３で選択される。そして、ＲＧＢ選択スイッチ１３で選択されたＲ・Ｇ・Ｂに対応するソース線がソース線ＳＬ１〜ＳＬＭとして、対応するソースアンプ２４の各アンプと接続される。 3, in the source amplifier 24 on the liquid crystal driver IC 20 side, the amplifier 132P-1 is on the positive electrode side, the amplifier 132N-1 is on the negative electrode side, the amplifier 132P-2 is on the positive electrode side, the amplifier 132N-2 is on the negative electrode side,. -M / 2 is assigned to the negative electrode side. On the liquid crystal display panel 10 side, source lines SL1R, SL1G, SL1B, source lines SL2R, SL2G, SL2B, source lines SL3R, SL3G, SL3B corresponding to R (red), G (green), B (blue), The source lines SL4R, SL4G, SL4B,..., The source lines SLMR, SLMG, SLMB are selected by the RGB selection switch 13, respectively. The source lines corresponding to R, G, and B selected by the RGB selection switch 13 are connected as source lines SL1 to SLM to the corresponding amplifiers of the source amplifier 24.

この場合に、正極側のソースアンプのアンプ１３２Ｐ−１はソース線ＳＬ２に接続され、負極側のソースアンプのアンプ１３２Ｎ−１はソース線ＳＬ１に接続されて、たすき掛けに交差した接続となる。同様に、正極側のソースアンプのアンプ１３２Ｐ−２はソース線ＳＬ４に接続され、負極側のソースアンプのアンプ１３２Ｎ−２はソース線ＳＬ３に接続されて、たすき掛けに交差した接続となる。その他の部分も同様である。このようなたすき掛けに交差した接続は、正極と負極の電圧を交互に掛ける交流の印加による駆動を行い、画素電極側に正負電荷の偏りが生じて寿命が短くなることを避けるためである。 In this case, the amplifier 132P-1 of the positive-side source amplifier is connected to the source line SL2, and the amplifier 132N-1 of the negative-side source amplifier is connected to the source line SL1 so as to cross each other. Similarly, the amplifier 132P-2 of the positive-side source amplifier is connected to the source line SL4, and the amplifier 132N-2 of the negative-side source amplifier is connected to the source line SL3. The same applies to other parts. The connection crossed by the crossing is to drive by applying an alternating current in which the positive and negative voltages are alternately applied to avoid the occurrence of bias of positive and negative charges on the pixel electrode side and shortening the lifetime.

＜通常使用時におけるガンマ回路およびソースアンプの構成＞
図７および図８は、通常使用時におけるガンマ回路２８およびソースアンプ２４を説明するための図である。図７は、通常使用時における正極側のガンマ回路２８Ｐおよびソースアンプ２４Ｐの構成の一例を示す説明図である。図８は、通常使用時における負極側のガンマ回路２８Ｎおよびソースアンプ２４Ｎの構成の一例を示す説明図である。図７および図８は、液晶表示パネル１０のＶ−Ｔカーブに基づいた所望のガンマカーブが得られる補正値がガンマレジスタ１２３Ｐ，１２３Ｎに設定された後の通常使用時における構成を示している。 <Configuration of gamma circuit and source amplifier during normal use>
7 and 8 are diagrams for explaining the gamma circuit 28 and the source amplifier 24 during normal use. FIG. 7 is an explanatory diagram showing an example of the configuration of the positive-side gamma circuit 28P and the source amplifier 24P during normal use. FIG. 8 is an explanatory diagram showing an example of the configuration of the negative-side gamma circuit 28N and the source amplifier 24N during normal use. 7 and 8 show a configuration in normal use after a correction value for obtaining a desired gamma curve based on the VT curve of the liquid crystal display panel 10 is set in the gamma registers 123P and 123N.

本実施の形態は、一例として、ノーマリーブラックモードで、Ｖ−Ｔカーブにて電圧Ｖが最大となるときに白表示を達成できる表示モードに適用する。ノーマリーブラックモードは、電圧を印加していない状態で暗表示（黒表示）となる表示モードである。なお、表示モードとしては、電圧を印加していない状態で明表示（白表示）となるノーマリーホワイトモードにも適用可能である。 As an example, this embodiment is applied to a normally black mode and a display mode in which white display can be achieved when the voltage V is maximum on the VT curve. The normally black mode is a display mode in which dark display (black display) is performed when no voltage is applied. Note that the display mode can also be applied to a normally white mode in which a bright display (white display) is achieved when no voltage is applied.

図７に示すように、正極側のガンマ回路２８Ｐは、正極ガンマ電源生成部１１０Ｐと、正極階調電圧生成部１２０Ｐとを備えている。正極ガンマ電源生成部１１０Ｐは、ラダー抵抗１１１Ｐと、セレクタ１１２Ｐと、電源レジスタ１１３Ｐと、アンプ１１４Ｐとを備えている。ラダー抵抗１１１Ｐは、抵抗値が等しい複数の抵抗が直列に接続されて構成され、正極電源ＶＳＰとグランド電源ＧＮＤとの間に接続されている。セレクタ１１２Ｐは、ラダー抵抗１１１Ｐの各抵抗の接続点からの電圧を入力として、電源レジスタ１１３Ｐに保存されている値に基づいて、１つの電圧を選択してアンプ１１４Ｐに出力するセレクタである。パネル特性により、白表示となる電圧の大きさは異なり、例えば３Ｖで白表示となるパネルもあれば、白表示とするためには５Ｖを要するパネルも存在する。電源レジスタ１１３Ｐは、当該パネルにおける白表示を達成できる正極ガンマ電源ＧＶＤＤＰを生成するための値を保存するレジスタである。アンプ１１４Ｐは、セレクタ１１２Ｐで選択された電圧を増幅し、正極ガンマ電源ＧＶＤＤＰとして出力するアンプである。 As shown in FIG. 7, the gamma circuit 28P on the positive side includes a positive gamma power supply generation unit 110P and a positive gradation voltage generation unit 120P. The positive gamma power supply generation unit 110P includes a ladder resistor 111P, a selector 112P, a power supply register 113P, and an amplifier 114P. The ladder resistor 111P is configured by connecting a plurality of resistors having the same resistance value in series, and is connected between the positive power supply VSP and the ground power supply GND. The selector 112P is a selector that receives a voltage from a connection point of each resistor of the ladder resistor 111P, selects one voltage based on a value stored in the power supply register 113P, and outputs the selected voltage to the amplifier 114P. Depending on the panel characteristics, the magnitude of the voltage for white display is different. For example, there are some panels that display white at 3V, and other panels that require 5V for white display. The power supply register 113P is a register that stores a value for generating a positive gamma power supply GVDDP that can achieve white display on the panel. The amplifier 114P is an amplifier that amplifies the voltage selected by the selector 112P and outputs the amplified voltage as the positive gamma power supply GVDDP.

正極階調電圧生成部１２０Ｐは、ラダー抵抗１２１Ｐと、複数のセレクタ１２２Ｐ−０〜１２２Ｐ−２５５と、ガンマレジスタ１２３Ｐと、複数のアンプ１２４Ｐ−０〜１２４Ｐ−２５５とを備えている。複数のセレクタ１２２Ｐ−０〜１２２Ｐ−２５５および複数のアンプ１２４Ｐ−１〜１２４Ｐ−２５５は、０階調から２５５階調に対応して少なくとも２５６個設けられている。ラダー抵抗１２１Ｐは、抵抗値が等しい複数の抵抗が直列に接続されて構成され、正極ガンマ電源生成部１１０Ｐで生成された正極ガンマ電源ＧＶＤＤＰとグランド電源ＧＮＤとの間に接続されている。複数のセレクタ１２２Ｐ−０〜１２２Ｐ−２５５は、それぞれ、ラダー抵抗１２１Ｐの各抵抗の接続点からの電圧を入力として、ガンマレジスタ１２３Ｐに保存されている値に基づいて、１つの電圧を選択して複数のアンプ１２４Ｐ−０〜１２４Ｐ−２５５のそれぞれに出力するセレクタである。ガンマレジスタ１２３Ｐは、ガンマカーブ補正のための値を保存するレジスタである。複数のアンプ１２４Ｐ−０〜１２４Ｐ−２５５は、それぞれ、セレクタ１２２Ｐ−０〜１２２Ｐ−２５５で選択された電圧を増幅し、正極ガンマ電源生成部１１０Ｐから出力される電圧値に対して０階調から２５５階調に対応した正極階調電圧ＶＰ０〜ＶＰ２５５として出力するアンプである。 The positive gradation voltage generator 120P includes a ladder resistor 121P, a plurality of selectors 122P-0 to 122P-255, a gamma register 123P, and a plurality of amplifiers 124P-0 to 124P-255. The plurality of selectors 122P-0 to 122P-255 and the plurality of amplifiers 124P-1 to 124P-255 are provided at least 256 corresponding to the 0th to 255th gradations. The ladder resistor 121P is configured by connecting a plurality of resistors having the same resistance value in series, and is connected between the positive gamma power source GVDDP generated by the positive gamma power source generator 110P and the ground power source GND. Each of the plurality of selectors 122P-0 to 122P-255 receives a voltage from the connection point of each resistor of the ladder resistor 121P and selects one voltage based on the value stored in the gamma register 123P. This is a selector that outputs to each of the plurality of amplifiers 124P-0 to 124P-255. The gamma register 123P is a register that stores a value for gamma curve correction. The plurality of amplifiers 124P-0 to 124P-255 amplify the voltage selected by the selectors 122P-0 to 122P-255, respectively, and the voltage value output from the positive gamma power supply generation unit 110P starts from 0 gradation. This is an amplifier that outputs as positive gradation voltages VP0 to VP255 corresponding to 255 gradations.

正極側のソースアンプ２４Ｐは、複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２と、複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２とを備えている。複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２および複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２は、ソース線ＳＬ１〜ＳＬＭ（Ｍ＝１０８０）の正極側（１０８０／２）に対応して５４０個設けられている。複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２は、それぞれ、ラインラッチ回路２３から入力された階調データに対して、ガンマ回路２８Ｐで生成された正極階調電圧ＶＰ０〜ＶＰ２５５をリファレンスとして選択して複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２のそれぞれに出力するセレクタである。複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２は、それぞれ、セレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２から出力された階調データを増幅して出力するアンプである。 The source amplifier 24P on the positive electrode side includes a plurality of selectors 131P-1 to 131P-M / 2 and a plurality of amplifiers 132P-1 to 132P-M / 2. The plurality of selectors 131P-1 to 131P-M / 2 and the plurality of amplifiers 132P-1 to 132P-M / 2 correspond to the positive side (1080/2) of the source lines SL1 to SLM (M = 1080) 540. One is provided. The plurality of selectors 131P-1 to 131P-M / 2 respectively select the positive gradation voltages VP0 to VP255 generated by the gamma circuit 28P as the reference for the gradation data input from the line latch circuit 23. The selectors output to each of the plurality of amplifiers 132P-1 to 132P-M / 2. The plurality of amplifiers 132P-1 to 132P-M / 2 are amplifiers that amplify and output the gradation data output from the selectors 131P-1 to 131P-M / 2, respectively.

このような構成により、正極側のガンマ回路２８Ｐおよびソースアンプ２４Ｐは、以下のように動作する。ガンマ回路２８Ｐの正極ガンマ電源生成部１１０Ｐにおいて、セレクタ１１２Ｐは、正極電源ＶＳＰとグランド電源ＧＮＤとの間に接続されているラダー抵抗１１１Ｐの各抵抗の接続点からの電圧を入力として、電源レジスタ１１３Ｐに保存されている値に基づいて、１つの電圧を選択してアンプ１１４Ｐに出力する。これを受けて、アンプ１１４Ｐは、セレクタ１１２Ｐで選択された電圧を増幅し、正極ガンマ電源ＧＶＤＤＰとして出力する。 With such a configuration, the positive-side gamma circuit 28P and the source amplifier 24P operate as follows. In the positive gamma power generation unit 110P of the gamma circuit 28P, the selector 112P receives as input the voltage from the connection point of each resistor of the ladder resistor 111P connected between the positive power supply VSP and the ground power GND, and the power register 113P. Is selected and output to the amplifier 114P. In response to this, the amplifier 114P amplifies the voltage selected by the selector 112P and outputs it as the positive gamma power supply GVDDP.

さらに、ガンマ回路２８Ｐの正極階調電圧生成部１２０Ｐにおいて、複数のセレクタ１２２Ｐ−０〜１２２Ｐ−２５５は、それぞれ、正極ガンマ電源ＧＶＤＤＰとグランド電源ＧＮＤとの間に接続されているラダー抵抗１２１Ｐの各抵抗の接続点からの電圧を入力として、ガンマレジスタ１２３Ｐに保存されている値に基づいて、１つの電圧を選択して複数のアンプ１２４Ｐ−０〜１２４Ｐ−２５５のそれぞれに出力する。これを受けて、複数のアンプ１２４Ｐ−０〜１２４Ｐ−２５５は、それぞれ、セレクタ１２２Ｐ−０〜１２２Ｐ−２５５で選択された電圧を増幅し、０階調から２５５階調に対応した正極階調電圧ＶＰ０〜ＶＰ２５５として出力する。 Further, in the positive gradation voltage generator 120P of the gamma circuit 28P, the plurality of selectors 122P-0 to 122P-255 are respectively connected to the ladder resistors 121P connected between the positive gamma power supply GVDDP and the ground power supply GND. Based on the value stored in the gamma register 123P, one voltage is selected and output to each of the plurality of amplifiers 124P-0 to 124P-255 based on the voltage from the connection point of the resistors. In response, the plurality of amplifiers 124P-0 to 124P-255 amplify the voltages selected by the selectors 122P-0 to 122P-255, respectively, and the positive gradation voltages corresponding to the 0th to 255th gradations. Output as VP0 to VP255.

そして、ソースアンプ２４Ｐにおいて、複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２は、それぞれ、ラインラッチ回路２３から入力された階調データに対して、ガンマ回路２８Ｐで生成された正極階調電圧ＶＰ０〜ＶＰ２５５をリファレンスとして選択して複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２のそれぞれに出力する。これを受けて、複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２は、それぞれ、セレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２から出力された階調データを増幅して出力する。このソースアンプ２４Ｐの複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２からのそれぞれの出力は、前に図３で示した正極側に対応するソース線ＳＬ２，ＳＬ４，…，ＳＬＭに供給される。 In the source amplifier 24P, each of the plurality of selectors 131P-1 to 131P-M / 2 receives the positive gradation voltage VP0 generated by the gamma circuit 28P with respect to the gradation data input from the line latch circuit 23. ˜VP255 is selected as a reference and output to each of the plurality of amplifiers 132P-1 to 132P-M / 2. In response, the plurality of amplifiers 132P-1 to 132P-M / 2 amplify and output the gradation data output from the selectors 131P-1 to 131P-M / 2, respectively. Outputs from the plurality of amplifiers 132P-1 to 132P-M / 2 of the source amplifier 24P are supplied to the source lines SL2, SL4,..., SLM corresponding to the positive electrodes shown in FIG.

図８に示すように、負極側のガンマ回路２８Ｎは、負極ガンマ電源生成部１１０Ｎと、負極階調電圧生成部１２０Ｎとを備えている。負極ガンマ電源生成部１１０Ｎは、ラダー抵抗１１１Ｎと、セレクタ１１２Ｎと、電源レジスタ１１３Ｎと、アンプ１１４Ｎとを備えている。負極階調電圧生成部１２０Ｎは、ラダー抵抗１２１Ｎと、複数のセレクタ１２２Ｎ−０〜１２２Ｎ−２５５と、ガンマレジスタ１２３Ｎと、複数のアンプ１２４Ｎ−０〜１２４Ｎ−２５５とを備えている。負極側のガンマ回路２８Ｎも、正極側のガンマ回路２８Ｐと同様に構成され、同様に動作する構成となっている。ただし、正極電源ＶＳＰは負極電源ＶＳＮに代わり、正極ガンマ電源ＧＶＤＤＰは負極ガンマ電源ＧＶＤＤＮに代わり、正極階調電圧ＶＰ０〜ＶＰ２５５は負極階調電圧ＶＮ０〜ＶＮ２５５に代わる。 As shown in FIG. 8, the negative side gamma circuit 28N includes a negative gamma power supply generation unit 110N and a negative gradation voltage generation unit 120N. The negative gamma power supply generation unit 110N includes a ladder resistor 111N, a selector 112N, a power supply register 113N, and an amplifier 114N. The negative gradation voltage generation unit 120N includes a ladder resistor 121N, a plurality of selectors 122N-0 to 122N-255, a gamma register 123N, and a plurality of amplifiers 124N-0 to 124N-255. The negative-side gamma circuit 28N is configured in the same manner as the positive-side gamma circuit 28P and operates in the same manner. However, the positive power supply VSP is replaced with the negative power supply VSN, the positive gamma power supply GVDDP is replaced with the negative gamma power supply GVDDN, and the positive gradation voltages VP0 to VP255 are replaced with the negative gradation voltages VN0 to VN255.

負極側のソースアンプ２４Ｎは、複数のセレクタ１３１Ｎ−１〜１３１Ｎ−Ｍ／２と、複数のアンプ１３２Ｎ−１〜１３２Ｎ−Ｍ／２とを備えている。負極側のソースアンプ２４Ｎも、正極側のソースアンプ２４Ｐと同様に構成され、同様に動作する構成となっている。ただし、負極側のソースアンプ２４Ｎの複数のアンプ１３２Ｎ−１〜１３２Ｎ−Ｍ／２からのそれぞれの出力は、前に図３で示した負極側に対応するソース線ＳＬ１，ＳＬ３，…，ＳＬＭ−１に供給される。 The negative-side source amplifier 24N includes a plurality of selectors 131N-1 to 131N-M / 2 and a plurality of amplifiers 132N-1 to 132N-M / 2. The negative-side source amplifier 24N is also configured in the same manner as the positive-side source amplifier 24P and operates in the same manner. However, the outputs from the plurality of amplifiers 132N-1 to 132N-M / 2 of the source amplifier 24N on the negative electrode side are source lines SL1, SL3,..., SLM− corresponding to the negative electrode side shown in FIG. 1 is supplied.

＜液晶表示パネルのＶ−Ｔカーブを取得する場合の構成＞
図９は、液晶表示パネル１０のＶ−Ｔカーブを取得する場合を説明するための図である。図９は、液晶表示パネル１０のＶ−Ｔカーブを取得する場合のガンマ回路２８およびソースアンプ２４の構成の一例を示す説明図である。図９では、正極側のガンマ回路２８Ｐおよびソースアンプ２４Ｐを示しているが、負極側のガンマ回路２８Ｎおよびソースアンプ２４Ｎにおいても同様であるので、負極側の構成要素の符号は括弧内に記載している。 <Configuration for obtaining VT curve of liquid crystal display panel>
FIG. 9 is a diagram for explaining a case where a VT curve of the liquid crystal display panel 10 is acquired. FIG. 9 is an explanatory diagram showing an example of the configuration of the gamma circuit 28 and the source amplifier 24 when the VT curve of the liquid crystal display panel 10 is acquired. In FIG. 9, the gamma circuit 28P and the source amplifier 24P on the positive electrode side are shown. However, since the same applies to the gamma circuit 28N and the source amplifier 24N on the negative electrode side, the reference numerals of the components on the negative electrode side are shown in parentheses. ing.

本実施の形態１における正極側のガンマ回路（補正回路）２８Ｐおよびソースアンプ（増幅回路）２４Ｐには、液晶表示パネル１０のＶ−Ｔカーブを取得する場合の構成として、液晶表示パネル１０に映像データを供給するソースアンプ２４Ｐからの出力を等間隔な電圧とする電圧調整回路を備えている。電圧調整回路としては、電圧ステップレジスタ３０１Ｐと、ＶＴモードイネーブル信号３０２Ｐとを備えている。この電圧調整回路により、ガンマ回路２８Ｐで等間隔な電圧の正極ガンマ電圧ＧＶＤＤＰが生成され、この正極ガンマ電圧ＧＶＤＤＰはソースアンプ２４Ｐで選択されて出力される構成となっている。この電圧調整回路の構成は、前に図７に示した通常使用時におけるガンマ回路２８Ｐおよびソースアンプ２４Ｐの構成に追加された部分である。 In the positive-side gamma circuit (correction circuit) 28P and source amplifier (amplification circuit) 24P in the first embodiment, an image is displayed on the liquid crystal display panel 10 as a configuration for obtaining the VT curve of the liquid crystal display panel 10. A voltage adjusting circuit is provided that makes the output from the source amplifier 24P for supplying data equal voltage. The voltage adjustment circuit includes a voltage step register 301P and a VT mode enable signal 302P. By this voltage adjustment circuit, the gamma circuit 28P generates positive gamma voltage GVDDP at equal intervals, and this positive gamma voltage GVDDP is selected and output by the source amplifier 24P. The configuration of the voltage adjustment circuit is a portion added to the configurations of the gamma circuit 28P and the source amplifier 24P during normal use shown in FIG.

電圧ステップレジスタ３０１Ｐは、等間隔な電圧を生成するための情報を保存する保存回路である。この電圧ステップレジスタ３０１Ｐは、ガンマ回路２８Ｐのセレクタ１１２Ｐに接続されている。この電圧ステップレジスタ３０１Ｐは、例えば、０階調から２５５階調の場合の電圧調整幅よりも広くして、例えば正極ガンマ電源ＧＶＤＤＰを０Ｖから６Ｖ程度まで０．１Ｖ刻みで振るなどして正極ガンマ電圧ＧＶＤＤＰ自体を可変にできるような値を保存している。 The voltage step register 301P is a storage circuit that stores information for generating equally spaced voltages. The voltage step register 301P is connected to the selector 112P of the gamma circuit 28P. For example, the voltage step register 301P is wider than the voltage adjustment range in the case of 0 gradation to 255 gradation, for example, by shaking the positive gamma power supply GVDDP from 0V to about 6V in increments of 0.1V. A value that can vary the voltage GVDDP itself is stored.

ＶＴモードイネーブル信号３０２Ｐは、電圧ステップレジスタ３０１Ｐで保存された情報に基づいて生成された等間隔な電圧を出力させる制御信号である。このＶＴモードイネーブル信号３０２Ｐは、ソースアンプ２４Ｐの複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２に入力され、液晶表示パネル１０のＶ−Ｔカーブを取得する場合には活性化される。このＶＴモードイネーブル信号３０２Ｐが活性化された場合には、０Ｖから６Ｖ程度まで０．１Ｖ刻みで振った６０ステップ程度の正極ガンマ電圧ＧＶＤＤＰが、ソースアンプ２４Ｐの複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２で選択されて出力される構成となっている。 The VT mode enable signal 302P is a control signal for outputting voltages at equal intervals generated based on information stored in the voltage step register 301P. The VT mode enable signal 302P is input to the plurality of selectors 131P-1 to 131P-M / 2 of the source amplifier 24P, and is activated when acquiring the VT curve of the liquid crystal display panel 10. When the VT mode enable signal 302P is activated, the positive gamma voltage GVDDP of about 60 steps, which is changed from 0V to about 6V in increments of 0.1V, is applied to the plurality of selectors 131P-1 to 131P- of the source amplifier 24P. It is configured to be selected and output by M / 2.

このような構成により、液晶表示パネル１０のＶ−Ｔカーブを取得する場合は、以下のように動作する。液晶表示パネル１０のＶ−Ｔカーブを取得する場合には、ＶＴモードイネーブル信号３０２Ｐを活性化する。 With such a configuration, when acquiring the VT curve of the liquid crystal display panel 10, the following operation is performed. When acquiring the VT curve of the liquid crystal display panel 10, the VT mode enable signal 302P is activated.

まず、電圧ステップレジスタ３０１Ｐが接続されたガンマ回路２８Ｐのセレクタ１１２Ｐは、電圧ステップレジスタ３０１Ｐに保存されている値に基づいて、０Ｖから６Ｖ程度まで０．１Ｖ刻みで振った正極ガンマ電圧ＧＶＤＤＰをアンプ１１４Ｐに出力する。これを受けて、アンプ１１４Ｐは、０Ｖから６Ｖ程度まで０．１Ｖ刻みで振った正極ガンマ電圧ＧＶＤＤＰを増幅して出力する。この０Ｖから６Ｖ程度まで０．１Ｖ刻みで振った正極ガンマ電圧ＧＶＤＤＰは、ソースアンプ２４Ｐの複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２の入力となる。 First, the selector 112P of the gamma circuit 28P to which the voltage step register 301P is connected amplifies the positive gamma voltage GVDDP, which is swung in steps of 0.1V from 0V to about 6V based on the value stored in the voltage step register 301P. To 114P. In response to this, the amplifier 114P amplifies and outputs the positive gamma voltage GVDDP that is swung from the 0V to about 6V in increments of 0.1V. The positive gamma voltage GVDDP that is swung from 0.1V to about 6V in steps of 0.1V is input to a plurality of selectors 131P-1 to 131P-M / 2 of the source amplifier 24P.

そして、ソースアンプ２４Ｐの複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２には、それぞれ、０Ｖから６Ｖ程度まで０．１Ｖ刻みで振った正極ガンマ電圧ＧＶＤＤＰと、活性化されたＶＴモードイネーブル信号３０２Ｐとが入力される。これにより、複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２では、それぞれ、活性化されたＶＴモードイネーブル信号３０２Ｐに基づいて、０Ｖから６Ｖ程度まで０．１Ｖ刻みで振った正極ガンマ電圧ＧＶＤＤＰを選択して複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２に出力する。これを受けて、複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２は、それぞれ、複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２から出力された０Ｖから６Ｖ程度まで０．１Ｖ刻みの等間隔な電圧を出力する。このようにして、液晶表示パネル１０のＶ−Ｔカーブを取得する場合には、ソースアンプ２４Ｐから、０Ｖから６Ｖ程度まで０．１Ｖ刻みの等間隔な電圧を出力させることができる。この結果、当該パネルにおける各電圧に対する透過度を取得することができる。 The plurality of selectors 131P-1 to 131P-M / 2 of the source amplifier 24P are respectively supplied with a positive gamma voltage GVDDP that is swung from 0V to about 6V in increments of 0.1V and an activated VT mode enable signal 302P. Are entered. As a result, each of the selectors 131P-1 to 131P-M / 2 selects the positive gamma voltage GVDDP that is swung from 0.1V to about 6V in increments of 0.1V based on the activated VT mode enable signal 302P. And output to a plurality of amplifiers 132P-1 to 132P-M / 2. In response, the plurality of amplifiers 132P-1 to 132P-M / 2 are equally spaced in increments of 0.1V from 0V to 6V output from the plurality of selectors 131P-1 to 131P-M / 2, respectively. Output voltage. Thus, when acquiring the VT curve of the liquid crystal display panel 10, the source amplifier 24P can output the voltage at equal intervals of 0.1V from 0V to about 6V. As a result, the transmittance for each voltage in the panel can be acquired.

同様に、負極側のガンマ回路（補正回路）２８Ｎおよびソースアンプ（増幅回路）２４Ｎにおいても、電圧調整回路としては、電圧ステップレジスタ３０１Ｎと、ＶＴモードイネーブル信号３０２Ｎとを備えている。この電圧調整回路により、ガンマ回路２８Ｎで負極ガンマ電圧ＧＶＤＤＮが生成され、この負極ガンマ電圧ＧＶＤＤＮはソースアンプ２４Ｎに出力される構成となっている。 Similarly, the negative side gamma circuit (correction circuit) 28N and source amplifier (amplification circuit) 24N also include a voltage step register 301N and a VT mode enable signal 302N as voltage adjustment circuits. By this voltage adjustment circuit, the gamma circuit 28N generates a negative gamma voltage GVDDN, and the negative gamma voltage GVDDN is output to the source amplifier 24N.

電圧ステップレジスタ３０１Ｎは、例えば、０階調から２５５階調の場合の電圧調整幅よりも広くして、例えば負極ガンマ電源ＧＶＤＤＮを０Ｖから−６Ｖ程度まで０．１Ｖ刻みで振るなどして負極ガンマ電圧ＧＶＤＤＮ自体を可変にできるような値を保存している。 For example, the voltage step register 301N is made wider than the voltage adjustment range in the case of 0 gradation to 255 gradation, for example, the negative gamma power supply GVDDN is swung from 0V to about −6V in increments of 0.1V. A value that can vary the voltage GVDDN itself is stored.

ＶＴモードイネーブル信号３０２Ｎが活性化された場合には、０Ｖから−６Ｖ程度まで０．１Ｖ刻みで振った６０ステップ程度の負極ガンマ電圧ＧＶＤＤＮが、ソースアンプ２４Ｎで選択されて出力される構成となっている。これにより、液晶表示パネル１０のＶ−Ｔカーブを取得する場合には、ソースアンプ２４Ｎから、０Ｖから−６Ｖ程度まで０．１Ｖ刻みの等間隔な電圧を出力させることができる。 When the VT mode enable signal 302N is activated, a negative gamma voltage GVDDN of about 60 steps, which is swung from 0.1V to −6V in steps of 0.1V, is selected and output by the source amplifier 24N. ing. Thereby, when acquiring the VT curve of the liquid crystal display panel 10, the source amplifier 24N can output the voltage at equal intervals of 0.1V from 0V to about -6V.

＜実施の形態１の効果＞
以上説明した本実施の形態１に係わる液晶表示装置１によれば、正極階調電圧生成部１２０Ｐ（負極階調電圧生成部１２０Ｎ）を経由せずに直接、正極ガンマ電源生成部１１０Ｐ（負極ガンマ電源生成部１１０Ｎ）からの階段状の電圧をセレクタ１３１Ｐ（セレクタ１３１Ｎ）に供給することができ、従来技術よりもより正確にＶ−Ｔ特性を確認することができる。より具体的には、階調電圧供給源となる正極ガンマ電源生成部１１０Ｐ（負極ガンマ電源生成部１１０Ｎ）自体で等間隔な電圧を供給し、それを正極階調電圧生成部１２０Ｐ（負極階調電圧生成部１２０Ｎ）を経由せずにセレクタ１３１Ｐ（セレクタ１３１Ｎ）に供給するので、液晶表示パネル１０のＶ−Ｔカーブを取得する場合に、等間隔な電圧を得ることができる。これにより、等間隔な電圧のデータを用いてＶ−Ｔカーブを取得し、このＶ−Ｔカーブに基づいて所望の透過率になる電圧−階調関係を求めて所望のガンマカーブを得ることができる。特に、従来技術の方法に比べて、簡単に精度のよい実測のＶ−Ｔカーブを得ることができ、時間と手間が省けるようになる。 <Effect of Embodiment 1>
According to the liquid crystal display device 1 according to the first embodiment described above, the positive gamma power supply generation unit 110P (negative gamma) is directly connected without passing through the positive gradation voltage generation unit 120P (negative polarity gradation voltage generation unit 120N). A stepped voltage from the power generation unit 110N) can be supplied to the selector 131P (selector 131N), and the VT characteristics can be confirmed more accurately than in the prior art. More specifically, the positive gamma power generation unit 110P (negative gamma power generation unit 110N) itself serving as a grayscale voltage supply source supplies a voltage at equal intervals, and supplies the voltage to the positive grayscale voltage generation unit 120P (negative grayscale). Since the voltage is supplied to the selector 131P (selector 131N) without going through the voltage generator 120N), it is possible to obtain voltages at equal intervals when acquiring the VT curve of the liquid crystal display panel 10. As a result, a VT curve is acquired using voltage data at equal intervals, and a desired gamma curve is obtained by obtaining a voltage-gradation relationship that achieves a desired transmittance based on the VT curve. it can. In particular, it is possible to obtain an actually measured VT curve that is simple and accurate as compared with the method of the prior art, saving time and labor.

より詳細には、ソースアンプ２４Ｐ，２４Ｎからの出力を等間隔な電圧とする電圧調整回路として、電圧ステップレジスタ３０１Ｐ，３０１Ｎと、ＶＴモードイネーブル信号３０２Ｐ，３０２Ｎとを備えることで、ソースアンプ２４Ｐ，２４Ｎからの出力として等間隔な電圧を得ることができる。 More specifically, voltage step registers 301P and 301N and VT mode enable signals 302P and 302N are provided as voltage adjustment circuits that make the outputs from the source amplifiers 24P and 24N equally spaced, thereby providing the source amplifier 24P, A voltage at equal intervals can be obtained as an output from 24N.

この場合に、ガンマ回路２８Ｐ，２８Ｎにおいて、セレクタ１１２Ｐ，１１２Ｎは、電圧ステップレジスタ３０１Ｐ，３０１Ｎに保存された情報に基づいて、等間隔な電圧を選択して出力する。そして、ソースアンプ２４Ｐ，２４Ｎにおいて、セレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２，１３１Ｎ−１〜１３１Ｎ−Ｍ／２は、ＶＴモードイネーブル信号３０２Ｐ，３０２Ｎに基づいて、ガンマ回路２８Ｐ，２８Ｎから出力された等間隔な電圧を選択して出力する。この結果、液晶表示パネル１０のＶ−Ｔカーブを取得する場合に、等間隔な電圧を得ることができる。 In this case, in the gamma circuits 28P and 28N, the selectors 112P and 112N select and output voltages at equal intervals based on the information stored in the voltage step registers 301P and 301N. In the source amplifiers 24P and 24N, the selectors 131P-1 to 131P-M / 2 and 131N-1 to 131N-M / 2 are output from the gamma circuits 28P and 28N based on the VT mode enable signals 302P and 302N. Selects and outputs a voltage that is equally spaced. As a result, when acquiring the VT curve of the liquid crystal display panel 10, voltages at equal intervals can be obtained.

（実施の形態２）
本実施の形態２に係わる液晶表示装置は、液晶表示パネルのＶ−Ｔカーブを取得する場合の構成の別の一例である。本実施の形態２においては、前記実施の形態１と異なる点を主に説明する。本実施の形態２は、各階調を等間隔な電圧に割り付ける処理を行い、電圧の調整は階調データを０階調から２５５階調まで切り替えることで実施する例である。また、通常使用時とＶ−Ｔカーブ取得時の切り替えは、ハードピンもしくはコマンドで変更することが考えられるが、本実施の形態ではハードピンを設けて変更する例を説明する。 (Embodiment 2)
The liquid crystal display device according to the second embodiment is another example of a configuration for obtaining a VT curve of a liquid crystal display panel. In the second embodiment, differences from the first embodiment will be mainly described. The second embodiment is an example in which a process of assigning each gradation to a voltage at equal intervals is performed, and voltage adjustment is performed by switching gradation data from 0 gradation to 255 gradation. In addition, switching between normal use and VT curve acquisition may be changed by a hard pin or a command. In this embodiment, an example of changing by providing a hard pin will be described.

＜液晶表示パネルのＶ−Ｔカーブを取得する場合の構成＞
図１０は、本実施の形態２に係わる液晶表示装置１において、液晶表示パネル１０のＶ−Ｔカーブを取得する場合のガンマ回路２８およびソースアンプ２４の構成の一例を示す説明図である。図１０では、正極側のガンマ回路２８Ｐおよびソースアンプ２４Ｐを示しているが、負極側のガンマ回路２８Ｎおよびソースアンプ２４Ｎにおいても同様であるので、負極側の構成要素の符号は括弧内に記載している。 <Configuration for obtaining VT curve of liquid crystal display panel>
FIG. 10 is an explanatory diagram showing an example of the configuration of the gamma circuit 28 and the source amplifier 24 in the case of obtaining the VT curve of the liquid crystal display panel 10 in the liquid crystal display device 1 according to the second embodiment. In FIG. 10, the positive-side gamma circuit 28P and the source amplifier 24P are shown. However, since the negative-side gamma circuit 28N and the source amplifier 24N are similar, the reference numerals of the negative-side components are shown in parentheses. ing.

本実施の形態２における正極側のガンマ回路２８Ｐおよびソースアンプ２４Ｐには、液晶表示パネル１０のＶ−Ｔカーブを取得する場合の構成として、液晶表示パネル１０に映像データを供給するソースアンプ２４Ｐからの出力を等間隔な電圧とする電圧調整回路を備えている。電圧調整回路としては、ＶＴモード選択端子４０１Ｐと、線形階調電圧カーブプリセットテーブル４０２Ｐと、セレクタ４０３Ｐと、階調データ４０４Ｐと、複数のセレクタ４０５Ｐ−１〜４０５Ｐ−Ｍ／２とを備えている。この電圧調整回路の構成は、前に図７に示した通常使用時におけるガンマ回路２８Ｐおよびソースアンプ２４Ｐの構成に追加された部分である。 The positive-side gamma circuit 28P and the source amplifier 24P according to the second embodiment are configured from a source amplifier 24P that supplies video data to the liquid crystal display panel 10 as a configuration for obtaining a VT curve of the liquid crystal display panel 10. Is provided with a voltage adjustment circuit that makes the output of the output at equal intervals. The voltage adjustment circuit includes a VT mode selection terminal 401P, a linear gradation voltage curve preset table 402P, a selector 403P, gradation data 404P, and a plurality of selectors 405P-1 to 405P-M / 2. . The configuration of the voltage adjustment circuit is a portion added to the configurations of the gamma circuit 28P and the source amplifier 24P during normal use shown in FIG.

ガンマ回路２８Ｐにおいて、正極ガンマ電源生成部１１０Ｐの部分は、液晶表示パネル１０のＶ−Ｔカーブを取得する場合にも通常使用時と同様に動作し、正極ガンマ電源生成部１１０Ｐで生成された正極ガンマ電圧ＧＶＤＤＰが、電圧調整回路の線形階調電圧カーブプリセットテーブル４０２Ｐなどを備えた正極階調電圧生成部１２０Ｐへ供給される。 In the gamma circuit 28P, the positive gamma power generation unit 110P operates in the same manner as during normal use when acquiring the VT curve of the liquid crystal display panel 10, and the positive gamma power generation unit 110P generates the positive polarity. The gamma voltage GVDDP is supplied to the positive gradation voltage generation unit 120P including the linear gradation voltage curve preset table 402P of the voltage adjustment circuit.

ＶＴモード選択端子４０１Ｐは、Ｖ−Ｔカーブ取得時と通常使用時とを切り替えるための端子であり、Ｖ−Ｔカーブ取得時には液晶ドライバＩＣ２０の外部から活性化された選択信号が供給される。このＶＴモード選択端子４０１Ｐからの選択信号は、セレクタ４０３Ｐおよび複数のセレクタ４０５Ｐ−１〜４０５Ｐ−Ｍ／２にそれぞれ入力される。 The VT mode selection terminal 401P is a terminal for switching between VT curve acquisition and normal use, and a selection signal activated from the outside of the liquid crystal driver IC 20 is supplied when the VT curve is acquired. The selection signal from the VT mode selection terminal 401P is input to the selector 403P and the plurality of selectors 405P-1 to 405P-M / 2.

線形階調電圧カーブプリセットテーブル４０２Ｐは、等間隔な電圧を生成するための線形階調電圧特性プリセット情報を保存する保存回路である。この線形階調電圧特性プリセット情報は、線形階調電圧カーブにするためのプリセット値である。この線形階調電圧カーブプリセットテーブル４０２Ｐは、セレクタ４０３Ｐに接続されている。 The linear gradation voltage curve preset table 402P is a storage circuit that stores linear gradation voltage characteristic preset information for generating equally spaced voltages. This linear gradation voltage characteristic preset information is a preset value for making a linear gradation voltage curve. The linear gradation voltage curve preset table 402P is connected to the selector 403P.

線形階調電圧カーブプリセットテーブル４０２Ｐは、Ｖ−Ｔカーブ取得時に使用されるが、通常使用時に使用されるガンマレジスタ１２３Ｐとの対比は、以下の通りである。ガンマレジスタ１２３Ｐは、所望のガンマ値を得るためのレジスタ、すなわちガンマ値を主眼とした（優先した）セレクタ１２２Ｐ（１２２Ｐ−０〜１２２Ｐ−２５５）を選ぶためのレジスタである。これに対して、線形階調電圧カーブプリセットテーブル４０２Ｐは、理想的な線形階調電圧カーブを得ることを優先してセレクタ１２２Ｐを選択するテーブルである。 The linear gradation voltage curve preset table 402P is used when the VT curve is acquired. The contrast with the gamma register 123P used during normal use is as follows. The gamma register 123P is a register for obtaining a desired gamma value, that is, a register for selecting a selector 122P (122P-0 to 122P-255) that focuses on (prioritizes) the gamma value. On the other hand, the linear gradation voltage curve preset table 402P is a table for selecting the selector 122P by giving priority to obtaining an ideal linear gradation voltage curve.

所望のガンマ値または理想的な線形階調電圧カーブはいずれも、セレクタ１２２Ｐを介して出力されるが、線形階調電圧カーブプリセットテーブル４０２Ｐの方も実現しようとすると、セレクタ１２２Ｐが０〜２５５では足りない場合がある（２５６の階調を得るためのガンマ値の数≠線形階調電圧カーブを得るためのセレクタの数）。 Either the desired gamma value or the ideal linear gradation voltage curve is output via the selector 122P, but if the linear gradation voltage curve preset table 402P is also to be realized, the selector 122P is 0 to 255. In some cases, it is insufficient (the number of gamma values for obtaining 256 gradations ≠ the number of selectors for obtaining a linear gradation voltage curve).

詳細には、ガンマレジスタ１２３Ｐでは、例えば、階調１を得るためにセレクタ１２２Ｐ−１、階調２を得るためにセレクタ１２２Ｐ−５、階調３を得るためにセレクタ１２２Ｐ−８、…が必要である。これに対して、線形階調電圧カーブプリセットテーブル４０２Ｐは、理想的な線形階調を得るための電圧カーブを得るべく、等間隔な電圧を出力可能なセレクタの選択として、セレクタ１２２Ｐ−１、セレクタ１２２Ｐ−２、セレクタ１２２Ｐ−４、セレクタ１２２Ｐ−８、…がプリセットされる。このようにして、セレクタ１２２Ｐ−０〜１２２Ｐ−２５５が選択される。 Specifically, the gamma register 123P requires, for example, a selector 122P-1 for obtaining the gradation 1, a selector 122P-5 for obtaining the gradation 2, a selector 122P-8,. It is. On the other hand, the linear gradation voltage curve preset table 402P includes a selector 122P-1 and a selector 122P as selector selections that can output voltages at equal intervals in order to obtain a voltage curve for obtaining an ideal linear gradation. 122P-2, selector 122P-4, selector 122P-8,... Are preset. In this way, the selectors 122P-0 to 122P-255 are selected.

セレクタ４０３Ｐは、線形階調電圧カーブプリセットテーブル４０２Ｐの線形階調電圧特性プリセット情報を、ＶＴモード選択端子４０１Ｐからの選択信号に基づいて選択して出力する選択回路である。このセレクタ４０３Ｐの入力側には、線形階調電圧カーブプリセットテーブル４０２Ｐとガンマレジスタ１２３Ｐとが接続され、Ｖ−Ｔカーブ取得時にはＶＴモード選択端子４０１Ｐからの選択信号に基づいて線形階調電圧カーブプリセットテーブル４０２Ｐが選択される構成となっている。このセレクタ４０３Ｐの出力側は、複数のセレクタ１２２Ｐ−０〜１２２Ｐ−２５５に接続され、Ｖ−Ｔカーブ取得時には選択された線形階調電圧カーブプリセットテーブル４０２Ｐの情報が複数のセレクタ１２２Ｐ−０〜１２２Ｐ−２５５へ出力される。 The selector 403P is a selection circuit that selects and outputs the linear gradation voltage characteristic preset information of the linear gradation voltage curve preset table 402P based on a selection signal from the VT mode selection terminal 401P. A linear gradation voltage curve preset table 402P and a gamma register 123P are connected to the input side of the selector 403P. When acquiring a VT curve, a linear gradation voltage curve preset is obtained based on a selection signal from the VT mode selection terminal 401P. The table 402P is selected. The output side of the selector 403P is connected to a plurality of selectors 122P-0 to 122P-255, and information on the linear gradation voltage curve preset table 402P selected at the time of acquiring a VT curve is the plurality of selectors 122P-0 to 122P. -255.

階調データ４０４Ｐは、線形階調電圧特性プリセット情報に基づいた線形階調電圧に割り付ける階調情報であり、０階調から２５５階調まで２５６ステップで電圧を振るための階調データである。この階調データ４０４Ｐは、例えば不揮発性メモリ２７に記憶されているデータを用いる。 The gradation data 404P is gradation information assigned to the linear gradation voltage based on the linear gradation voltage characteristic preset information, and is gradation data for applying a voltage in 256 steps from 0 gradation to 255 gradation. As the gradation data 404P, for example, data stored in the nonvolatile memory 27 is used.

複数のセレクタ４０５Ｐ−１〜４０５Ｐ−Ｍ／２は、線形階調電圧特性プリセット情報に基づいた線形階調電圧に割り付ける階調データ４０４Ｐを、ＶＴモード選択端子４０１Ｐからの選択信号に基づいて選択して出力する選択回路である。このセレクタ４０５Ｐの入力側には、階調データ４０４Ｐとラインラッチ回路２３からの階調データとが入力され、Ｖ−Ｔカーブ取得時にはＶＴモード選択端子４０１Ｐからの選択信号に基づいて階調データ４０４Ｐが選択される構成となっている。このセレクタ４０５Ｐの出力側は、複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２に接続され、Ｖ−Ｔカーブ取得時には選択された階調データ４０４Ｐが複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２へ出力される。 The plurality of selectors 405P-1 to 405P-M / 2 select the gradation data 404P to be assigned to the linear gradation voltage based on the linear gradation voltage characteristic preset information based on the selection signal from the VT mode selection terminal 401P. Is a selection circuit that outputs the data. The gradation data 404P and the gradation data from the line latch circuit 23 are input to the input side of the selector 405P, and the gradation data 404P is obtained based on the selection signal from the VT mode selection terminal 401P when acquiring the VT curve. Is selected. The output side of the selector 405P is connected to a plurality of selectors 131P-1 to 131P-M / 2, and the gradation data 404P selected at the time of acquiring the VT curve is the plurality of selectors 131P-1 to 131P-M / 2. Is output.

このような構成により、液晶表示パネル１０のＶ−Ｔカーブを取得する場合は、以下のように動作する。液晶表示パネル１０のＶ−Ｔカーブを取得する場合には、ＶＴモード選択端子４０１Ｐから、活性化された選択信号を供給する。これにより、セレクタ４０３Ｐは線形階調電圧カーブプリセットテーブル４０２Ｐの情報が選択可能になり、複数のセレクタ４０５Ｐ−１〜４０５Ｐ−Ｍ／２は階調データ４０４Ｐが選択可能になる。 With such a configuration, when acquiring the VT curve of the liquid crystal display panel 10, the following operation is performed. When acquiring the VT curve of the liquid crystal display panel 10, an activated selection signal is supplied from the VT mode selection terminal 401P. Accordingly, the selector 403P can select information in the linear gradation voltage curve preset table 402P, and the plurality of selectors 405P-1 to 405P-M / 2 can select the gradation data 404P.

まず、ガンマ回路２８Ｐのセレクタ４０３Ｐは、線形階調電圧カーブプリセットテーブル４０２Ｐの線形階調電圧特性プリセット情報を、ＶＴモード選択端子４０１Ｐからの選択信号に基づいて選択して複数のセレクタ１２２Ｐ−０〜１２２Ｐ−２５５に出力する。そして、複数のセレクタ１２２Ｐ−０〜１２２Ｐ−２５５では、それぞれ、線形階調電圧カーブプリセットテーブル４０２Ｐの線形階調電圧特性プリセット情報に基づいて、線形階調電圧を複数のアンプ１２４Ｐ−０〜１２４Ｐ−２５５に出力する。これを受けて、複数のアンプ１２４Ｐ−０〜１２４Ｐ−２５５は、それぞれ、線形階調電圧を増幅して線形階調電圧ＶＰ０〜ＶＰ２５５として出力する。この線形階調電圧ＶＰ０〜ＶＰ２５５は、ソースアンプ２４Ｐの複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２の入力となる。 First, the selector 403P of the gamma circuit 28P selects the linear gradation voltage characteristic preset information of the linear gradation voltage curve preset table 402P based on the selection signal from the VT mode selection terminal 401P, and selects a plurality of selectors 122P-0 to 122P-0. To 122P-255. In each of the plurality of selectors 122P-0 to 122P-255, the linear gradation voltage is converted into the plurality of amplifiers 124P-0 to 124P- based on the linear gradation voltage characteristic preset information of the linear gradation voltage curve preset table 402P. To 255. In response to this, each of the plurality of amplifiers 124P-0 to 124P-255 amplifies the linear gradation voltage and outputs it as linear gradation voltages VP0 to VP255. The linear gradation voltages VP0 to VP255 are input to the plurality of selectors 131P-1 to 131P-M / 2 of the source amplifier 24P.

また、ソースアンプ２４Ｐの複数のセレクタ４０５Ｐ−１〜４０５Ｐ−Ｍ／２は、それぞれ、線形階調電圧ＶＰ０〜ＶＰ２５５に割り付ける階調データ４０４Ｐを、ＶＴモード選択端子４０１Ｐからの選択信号に基づいて選択して複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２に出力する。そして、複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２では、それぞれ、階調データ４０４Ｐを線形階調電圧ＶＰ０〜ＶＰ２５５に割り付けて複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２に出力する。これを受けて、複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２は、それぞれ、セレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２から出力された階調データ４０４Ｐを線形階調電圧ＶＰ０〜ＶＰ２５５に割り付けた等間隔な電圧を出力する。このようにして、液晶表示パネル１０のＶ−Ｔカーブを取得する場合には、ソースアンプ２４Ｐから等間隔な電圧を出力させることができる。 Further, the plurality of selectors 405P-1 to 405P-M / 2 of the source amplifier 24P select the gradation data 404P to be allocated to the linear gradation voltages VP0 to VP255, respectively, based on the selection signal from the VT mode selection terminal 401P. And output to a plurality of selectors 131P-1 to 131P-M / 2. Then, the plurality of selectors 131P-1 to 131P-M / 2 allocate the gradation data 404P to the linear gradation voltages VP0 to VP255, respectively, and output them to the plurality of amplifiers 132P-1 to 132P-M / 2. In response, the plurality of amplifiers 132P-1 to 132P-M / 2 allocate the gradation data 404P output from the selectors 131P-1 to 131P-M / 2 to the linear gradation voltages VP0 to VP255, respectively. Output equally spaced voltages. In this way, when acquiring the VT curve of the liquid crystal display panel 10, voltages at equal intervals can be output from the source amplifier 24P.

同様に、負極側のガンマ回路２８Ｎおよびソースアンプ２４Ｎにおいても、電圧調整回路としては、ＶＴモード選択端子４０１Ｎと、線形階調電圧カーブプリセットテーブル４０２Ｎと、セレクタ４０３Ｎと、階調データ４０４Ｎと、複数のセレクタ４０５Ｎ−１〜４０５Ｎ−Ｍ／２とを備えている。これにより、液晶表示パネル１０のＶ−Ｔカーブを取得する場合には、ソースアンプ２４Ｎから等間隔な電圧を出力させることができる。 Similarly, in the negative-side gamma circuit 28N and the source amplifier 24N, the voltage adjustment circuit includes a VT mode selection terminal 401N, a linear gradation voltage curve preset table 402N, a selector 403N, gradation data 404N, and a plurality of voltage adjustment circuits. Selectors 405N-1 to 405N-M / 2. Thereby, when acquiring the VT curve of the liquid crystal display panel 10, the voltage at equal intervals can be output from the source amplifier 24N.

＜実施の形態２の効果＞
以上説明した本実施の形態２に係わる液晶表示装置１によれば、前記実施の形態１と同様に、液晶表示パネル１０のＶ−Ｔカーブを取得する場合に、等間隔な電圧を得ることができる。これにより、等間隔な電圧のデータを用いてＶ−Ｔカーブを取得し、このＶ−Ｔカーブに基づいて所望の透過率になる電圧−階調関係を求めて所望のガンマカーブを得ることができる。特に、従来技術の方法に比べて、簡単に精度のよい実測のＶ−Ｔカーブを得ることができ、時間と手間が省けるようになる。 <Effect of Embodiment 2>
According to the liquid crystal display device 1 according to the second embodiment described above, similarly to the first embodiment, when obtaining the VT curve of the liquid crystal display panel 10, it is possible to obtain voltages at equal intervals. it can. As a result, a VT curve is acquired using voltage data at equal intervals, and a desired gamma curve is obtained by obtaining a voltage-gradation relationship that achieves a desired transmittance based on the VT curve. it can. In particular, it is possible to obtain an actually measured VT curve that is simple and accurate as compared with the method of the prior art, saving time and labor.

より詳細には、ソースアンプ２４Ｐ，２４Ｎからの出力を等間隔な電圧とする電圧調整回路として、線形階調電圧カーブプリセットテーブル４０２Ｐ，４０２Ｎと、セレクタ４０３Ｐ，４０３Ｎと、階調データ４０４Ｐ，４０４Ｎと、複数のセレクタ４０５Ｐ−１〜４０５Ｐ−Ｍ／２，４０５Ｎ−１〜４０５Ｎ−Ｍ／２とを備えることで、ソースアンプ２４Ｐ，２４Ｎからの出力として等間隔な電圧を得ることができる。 More specifically, as a voltage adjustment circuit that makes the outputs from the source amplifiers 24P and 24N voltage at equal intervals, linear gradation voltage curve preset tables 402P and 402N, selectors 403P and 403N, gradation data 404P and 404N, By providing a plurality of selectors 405P-1 to 405P-M / 2 and 405N-1 to 405N-M / 2, it is possible to obtain voltages at equal intervals as outputs from the source amplifiers 24P and 24N.

この場合に、ガンマ回路２８Ｐ，２８Ｎにおいて、セレクタ１２２Ｐ−０〜１２２Ｐ−２５５，１２２Ｎ−０〜１２２Ｎ−２５５は、セレクタ４０３Ｐ，４０３Ｎから出力された線形階調電圧カーブプリセットテーブル４０２Ｐ，４０２Ｎの線形階調電圧カーブプリセット値に基づいて、線形階調電圧ＶＰ０〜ＶＰ２５５を出力する。そして、ソースアンプ２４Ｐ，２４Ｎにおいて、セレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２，１３１Ｎ−１〜１３１Ｎ−Ｍ／２は、セレクタ４０５Ｐ−１〜４０５Ｐ−Ｍ／２，４０５Ｎ−１〜４０５Ｎ−Ｍ／２から出力された階調データ４０４Ｐ，４０４Ｎを線形階調電圧ＶＰ０〜ＶＰ２５５に割り付けた等間隔な電圧を出力する。この結果、液晶表示パネル１０のＶ−Ｔカーブを取得する場合に、等間隔な電圧を得ることができる。 In this case, in the gamma circuits 28P and 28N, the selectors 122P-0 to 122P-255 and 122N-0 to 122N-255 are linear levels of the linear gradation voltage curve preset tables 402P and 402N output from the selectors 403P and 403N. Based on the regulated voltage curve preset value, linear gradation voltages VP0 to VP255 are output. In the source amplifiers 24P and 24N, selectors 131P-1 to 131P-M / 2, 131N-1 to 131N-M / 2 are selectors 405P-1 to 405P-M / 2, 405N-1 to 405N-M /. 2 are output at equal intervals by assigning the gradation data 404P and 404N output from 2 to the linear gradation voltages VP0 to VP255. As a result, when acquiring the VT curve of the liquid crystal display panel 10, voltages at equal intervals can be obtained.

（実施の形態３）
本実施の形態３に係わる液晶表示装置は、液晶表示パネルのＶ−Ｔカーブを取得する場合の構成の別の一例である。本実施の形態３においては、前記実施の形態１および２と異なる点を主に説明する。本実施の形態３は、外部からのリファレンス電圧に応じてソースアンプの出力が変化するモードを持たせ、ガンマ回路は停止し、ソースアンプが外部入力の電圧をリファレンスに動作する例である。また、外部からのリファレンス電圧は、任意のステップで調整を可能にするものである。 (Embodiment 3)
The liquid crystal display device according to the third embodiment is another example of a configuration for obtaining a VT curve of a liquid crystal display panel. In the third embodiment, differences from the first and second embodiments will be mainly described. The third embodiment is an example in which a mode in which the output of the source amplifier changes according to a reference voltage from the outside is provided, the gamma circuit is stopped, and the source amplifier operates using the voltage of the external input as a reference. The reference voltage from the outside can be adjusted at an arbitrary step.

＜液晶表示パネルのＶ−Ｔカーブを取得する場合の構成＞
図１１は、本実施の形態３に係わる液晶表示装置１において、液晶表示パネル１０のＶ−Ｔカーブを取得する場合のガンマ回路２８およびソースアンプ２４の構成の一例を示す説明図である。図１１では、正極側のガンマ回路２８Ｐおよびソースアンプ２４Ｐを示しているが、負極側のガンマ回路２８Ｎおよびソースアンプ２４Ｎにおいても同様であるので、負極側の構成要素の符号は括弧内に記載している。 <Configuration for obtaining VT curve of liquid crystal display panel>
FIG. 11 is an explanatory diagram showing an example of the configuration of the gamma circuit 28 and the source amplifier 24 in the case of acquiring the VT curve of the liquid crystal display panel 10 in the liquid crystal display device 1 according to the third embodiment. In FIG. 11, the positive-side gamma circuit 28P and the source amplifier 24P are shown. However, since the negative-side gamma circuit 28N and the source amplifier 24N are the same, the reference numerals of the negative-side components are shown in parentheses. ing.

本実施の形態３における正極側のガンマ回路２８Ｐおよびソースアンプ２４Ｐには、液晶表示パネル１０のＶ−Ｔカーブを取得する場合の構成として、液晶表示パネル１０に映像データを供給するソースアンプ２４Ｐからの出力を等間隔な電圧とする電圧調整回路を備えている。電圧調整回路としては、リファレンス電圧入力端子５０１Ｐと、ＶＴモードイネーブル信号５０２Ｐとを備えている。この電圧調整回路の構成は、前に図７に示した通常使用時におけるガンマ回路２８Ｐおよびソースアンプ２４Ｐの構成に追加された部分である。 In the positive-side gamma circuit 28P and source amplifier 24P in the third embodiment, as a configuration for acquiring the VT curve of the liquid crystal display panel 10, a source amplifier 24P that supplies video data to the liquid crystal display panel 10 is used. Is provided with a voltage adjustment circuit that makes the output of the output at equal intervals. The voltage adjustment circuit includes a reference voltage input terminal 501P and a VT mode enable signal 502P. The configuration of the voltage adjustment circuit is a portion added to the configurations of the gamma circuit 28P and the source amplifier 24P during normal use shown in FIG.

リファレンス電圧入力端子５０１Ｐは、等間隔な電圧に対応したリファレンス電圧が入力される入力端子である。このリファレンス電圧入力端子５０１Ｐは、Ｖ−Ｔカーブ取得時に用いる端子であり、Ｖ−Ｔカーブ取得時には液晶ドライバＩＣ２０の外部から任意のステップで調整が可能なリファレンス電圧ＲＥＦＰが供給される。このリファレンス電圧入力端子５０１Ｐからのリファレンス電圧ＲＥＦＰは、複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２に入力される。 The reference voltage input terminal 501P is an input terminal to which a reference voltage corresponding to an equally spaced voltage is input. This reference voltage input terminal 501P is a terminal used when acquiring a VT curve, and when acquiring the VT curve, a reference voltage REFP that can be adjusted in an arbitrary step is supplied from the outside of the liquid crystal driver IC 20. The reference voltage REFP from the reference voltage input terminal 501P is input to the plurality of selectors 131P-1 to 131P-M / 2.

ＶＴモードイネーブル信号５０２Ｐは、リファレンス電圧入力端子５０１Ｐに入力されたリファレンス電圧ＲＥＦＰに対応した等間隔な電圧を出力させる制御信号である。このＶＴモードイネーブル信号５０２Ｐは、ソースアンプ２４Ｐの複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２に入力され、Ｖ−Ｔカーブ取得時には活性化される。このＶＴモードイネーブル信号５０２Ｐが活性化された場合には、リファレンス電圧入力端子５０１Ｐから供給されたリファレンス電圧ＲＥＦＰが、ソースアンプ２４Ｐの複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２で選択されて出力される構成となっている。 The VT mode enable signal 502P is a control signal for outputting a voltage at equal intervals corresponding to the reference voltage REFP input to the reference voltage input terminal 501P. The VT mode enable signal 502P is input to the plurality of selectors 131P-1 to 131P-M / 2 of the source amplifier 24P, and is activated when a VT curve is acquired. When the VT mode enable signal 502P is activated, the reference voltage REFP supplied from the reference voltage input terminal 501P is selected by the plurality of selectors 131P-1 to 131P-M / 2 of the source amplifier 24P and output. It becomes the composition which is done.

このような構成により、液晶表示パネル１０のＶ−Ｔカーブを取得する場合は、以下のように動作する。液晶表示パネル１０のＶ−Ｔカーブを取得する場合には、ＶＴモードイネーブル信号５０２Ｐを活性化する。 With such a configuration, when acquiring the VT curve of the liquid crystal display panel 10, the following operation is performed. When acquiring the VT curve of the liquid crystal display panel 10, the VT mode enable signal 502P is activated.

まず、リファレンス電圧入力端子５０１Ｐから、例えば、０階調から２５５階調のリファレンス電圧ＲＥＦＰをソースアンプ２４Ｐの複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２に入力する。そして、ソースアンプ２４Ｐの複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２には、それぞれリファレンス電圧ＲＥＦＰと、活性化されたＶＴモードイネーブル信号５０２Ｐとが入力される。 First, from the reference voltage input terminal 501P, for example, the reference voltage REFP having 0 to 255 gradations is input to the plurality of selectors 131P-1 to 131P-M / 2 of the source amplifier 24P. The reference voltage REFP and the activated VT mode enable signal 502P are input to the plurality of selectors 131P-1 to 131P-M / 2 of the source amplifier 24P, respectively.

これにより、複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２では、それぞれ、活性化されたＶＴモードイネーブル信号５０２Ｐに基づいて、０階調から２５５階調のリファレンス電圧ＲＥＦＰを選択して複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２に出力する。これを受けて、複数のアンプ１３２Ｐ−１〜１３２Ｐ−Ｍ／２は、それぞれ、複数のセレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２から出力された０階調から２５５階調の等間隔な電圧を出力する。このようにして、液晶表示パネル１０のＶ−Ｔカーブを取得する場合には、ソースアンプ２４Ｐから、０階調から２５５階調の等間隔な電圧を出力させることができる。 Thereby, in each of the plurality of selectors 131P-1 to 131P-M / 2, the reference voltage REFP from the 0th gradation to the 255th gradation is selected based on the activated VT mode enable signal 502P, and a plurality of amplifiers are selected. Output to 132P-1 to 132P-M / 2. In response to this, each of the plurality of amplifiers 132P-1 to 132P-M / 2 outputs a voltage at equal intervals from 0 gradation to 255 gradation output from the plurality of selectors 131P-1 to 131P-M / 2. Output. In this way, when acquiring the VT curve of the liquid crystal display panel 10, it is possible to output voltages at equal intervals from the 0th gradation to the 255th gradation from the source amplifier 24P.

同様に、負極側のガンマ回路２８Ｎおよびソースアンプ２４Ｎにおいても、電圧調整回路としては、リファレンス電圧入力端子５０１Ｎと、ＶＴモードイネーブル信号５０２Ｎとを備えている。これにより、液晶表示パネル１０のＶ−Ｔカーブを取得する場合には、ソースアンプ２４Ｎから、０階調から２５５階調の等間隔な電圧を出力させることができる。 Similarly, the negative-side gamma circuit 28N and the source amplifier 24N also include a reference voltage input terminal 501N and a VT mode enable signal 502N as voltage adjustment circuits. Thereby, when acquiring the VT curve of the liquid crystal display panel 10, the source amplifier 24N can output the voltage at equal intervals from 0 gradation to 255 gradation.

＜実施の形態３の効果＞
以上説明した本実施の形態３に係わる液晶表示装置１によれば、前記実施の形態１および２と同様に、液晶表示パネル１０のＶ−Ｔカーブを取得する場合に、等間隔な電圧を得ることができる。これにより、等間隔な電圧のデータを用いてＶ−Ｔカーブを取得し、このＶ−Ｔカーブに基づいて所望の透過率になる電圧−階調関係を求めて所望のガンマカーブを得ることができる。特に、従来技術の方法に比べて、簡単に精度のよい実測のＶ−Ｔカーブを得ることができ、時間と手間が省けるようになる。 <Effect of Embodiment 3>
According to the liquid crystal display device 1 according to the third embodiment described above, as in the first and second embodiments, when acquiring the VT curve of the liquid crystal display panel 10, voltages at equal intervals are obtained. be able to. As a result, a VT curve is acquired using voltage data at equal intervals, and a desired gamma curve is obtained by obtaining a voltage-gradation relationship that achieves a desired transmittance based on the VT curve. it can. In particular, it is possible to obtain an actually measured VT curve that is simple and accurate as compared with the method of the prior art, saving time and labor.

より詳細には、ソースアンプ２４Ｐ，２４Ｎからの出力を等間隔な電圧とする電圧調整回路として、リファレンス電圧入力端子５０１Ｐ，５０１Ｎと、ＶＴモードイネーブル信号５０２Ｐ，５０２Ｎとを備えることで、ソースアンプ２４Ｐ，２４Ｎからの出力として等間隔な電圧を得ることができる。 More specifically, the reference amplifiers 24P and 501N and the VT mode enable signals 502P and 502N are provided as voltage adjustment circuits that make the outputs from the source amplifiers 24P and 24N equally spaced, thereby providing the source amplifier 24P. , 24N can be obtained as equally spaced voltages.

この場合に、ソースアンプ２４Ｐ，２４Ｎにおいて、セレクタ１３１Ｐ−１〜１３１Ｐ−Ｍ／２，１３１Ｎ−１〜１３１Ｎ−Ｍ／２は、ＶＴモードイネーブル信号５０２Ｐ，５０２Ｎに基づいて、リファレンス電圧入力端子５０１Ｐ，５０１Ｎに入力されたリファレンス電圧に対応した等間隔な電圧を選択して出力する。この結果、液晶表示パネル１０のＶ−Ｔカーブを取得する場合に、等間隔な電圧を得ることができる。 In this case, in the source amplifiers 24P and 24N, the selectors 131P-1 to 131P-M / 2 and 131N-1 to 131N-M / 2 are connected to the reference voltage input terminals 501P and 501P based on the VT mode enable signals 502P and 502N. A voltage at equal intervals corresponding to the reference voltage input to 501N is selected and output. As a result, when acquiring the VT curve of the liquid crystal display panel 10, voltages at equal intervals can be obtained.

本発明の思想の範疇において、当業者であれば、各種の変形例および修正例に想到し得るものであり、それら変形例および修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。 In the scope of the idea of the present invention, those skilled in the art can conceive of various modifications and modifications, and it is understood that these modifications and modifications belong to the scope of the present invention. For example, those in which the person skilled in the art appropriately added, deleted, or changed the design of the above-described embodiments, or those in which processes have been added, omitted, or changed conditions, As long as the gist is provided, it is included in the scope of the present invention.

また、前述の各実施の形態において述べた態様によりもたらされる他の作用効果について本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。 In addition, other functions and effects brought about by the aspects described in the above-described embodiments are apparent from the description of the present specification, or can be appropriately conceived by those skilled in the art, and are naturally brought about by the present invention. It is understood.

１液晶表示装置
１０液晶表示パネル
１１表示領域
１２ゲートドライバ
１３ＲＧＢ選択スイッチ
２０液晶ドライバＩＣ
２４，２４Ｐ，２４Ｎソースアンプ
２８，２８Ｐ，２８Ｎガンマ回路
３０１Ｐ，３０１Ｎ電圧ステップレジスタ
３０２Ｐ，３０２ＮＶＴモードイネーブル信号
４０１Ｐ，４０１ＮＶＴモード選択端子
４０２Ｐ，４０２Ｎ線形階調電圧カーブプリセットテーブル
４０３Ｐ，４０３Ｎセレクタ
４０４Ｐ，４０４Ｎ階調データ
４０５Ｐ−１〜４０５Ｐ−Ｍ／２，４０５Ｎ−１〜４０５Ｎ−Ｍ／２セレクタ
５０１Ｐ，５０１Ｎリファレンス電圧入力端子
５０２Ｐ，５０２ＮＶＴモードイネーブル信号 DESCRIPTION OF SYMBOLS 1 Liquid crystal display device 10 Liquid crystal display panel 11 Display area 12 Gate driver 13 RGB selection switch 20 Liquid crystal driver IC
24, 24P, 24N Source amplifier 28, 28P, 28N Gamma circuit 301P, 301N Voltage step register 302P, 302N VT mode enable signal 401P, 401N VT mode selection terminal 402P, 402N Linear gradation voltage curve preset table 403P, 403N selector 404P, 404N gradation data 405P-1 to 405P-M / 2, 405N-1 to 405N-M / 2 selectors 501P, 501N reference voltage input terminals 502P, 502N VT mode enable signal

Claims

A display unit, and a drive unit that drives the display unit,
The drive unit is
An amplifier circuit for supplying video data to the display unit;
A correction circuit connected to the amplifier circuit;
A voltage adjusting circuit that is provided separately for the correction circuit and sets the output from the amplifier circuit at equal intervals when acquiring the transmittance vs. voltage characteristic of the display unit;
A liquid crystal display device.

The liquid crystal display device according to claim 1.
The liquid crystal display device, wherein the correction circuit is a correction circuit that corrects gradation of video data supplied from the amplifier circuit to the display unit based on the transmittance versus voltage characteristic of the display unit.

The liquid crystal display device according to claim 2,
The voltage adjustment circuit includes:
A first storage circuit for storing information for generating the equally spaced voltages;
A first control signal for outputting the equidistant voltage generated based on the information stored in the first storage circuit;
A liquid crystal display device.

The liquid crystal display device according to claim 3.
The correction circuit includes a first selection circuit that selects and outputs the equidistant voltages based on information stored in the first storage circuit;
The liquid crystal display device, wherein the amplifier circuit includes a second selection circuit that selects and outputs the equally spaced voltages output from the correction circuit based on the first control signal.

The liquid crystal display device according to claim 2,
The voltage adjustment circuit includes:
A second storage circuit for storing linear gradation voltage characteristic preset information for generating the equally spaced voltages;
A third selection circuit for selecting and outputting the linear gradation voltage characteristic preset information for generating the equally spaced voltage based on a selection signal;
Gradation information to be assigned to linear gradation voltage based on the linear gradation voltage characteristic preset information;
A fourth selection circuit for selecting and outputting the gradation information to be assigned to the linear gradation voltage based on the linear gradation voltage characteristic preset information based on the selection signal;
A liquid crystal display device.

The liquid crystal display device according to claim 5.
The correction circuit includes a fifth selection circuit that outputs the linear gradation voltage based on the linear gradation voltage characteristic preset information output from the third selection circuit;
The liquid crystal display device, wherein the amplification circuit includes a sixth selection circuit that outputs the equidistant voltage obtained by assigning the gradation information output from the fourth selection circuit to the linear gradation voltage.

The liquid crystal display device according to claim 1.
The voltage adjustment circuit includes:
An input terminal to which a reference voltage corresponding to the equally spaced voltage is input;
A second control signal for outputting the equidistant voltage corresponding to the reference voltage input to the input terminal;
A liquid crystal display device.

The liquid crystal display device according to claim 7.
The amplifying circuit includes a seventh selection circuit that selects and outputs the equally-spaced voltage corresponding to the reference voltage input to the input terminal based on the second control signal.

The liquid crystal display device according to claim 1.
The amplifier circuit includes a positive-side amplifier circuit and a negative-side amplifier circuit,
The voltage adjustment circuit is a liquid crystal display device having a positive voltage adjustment circuit and a negative voltage adjustment circuit.

The liquid crystal display device according to claim 9.
The display unit
A plurality of pixels arranged in a matrix;
A plurality of gate lines for supplying scanning signals to the plurality of pixels;
A plurality of source lines for supplying video signals to the plurality of pixels;
Including
A connection between the positive amplifier circuit and the negative amplifier circuit and the plurality of source lines is a liquid crystal display device that crosses over each other.