JP2013003493A - Control device, electric optical device and electronic apparatus - Google Patents

Control device, electric optical device and electronic apparatus Download PDF

Info

Publication number
JP2013003493A
JP2013003493A JP2011137076A JP2011137076A JP2013003493A JP 2013003493 A JP2013003493 A JP 2013003493A JP 2011137076 A JP2011137076 A JP 2011137076A JP 2011137076 A JP2011137076 A JP 2011137076A JP 2013003493 A JP2013003493 A JP 2013003493A
Authority
JP
Japan
Prior art keywords
boundary
frame
pixel
data
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011137076A
Other languages
Japanese (ja)
Inventor
Akihiko Nishimura
陽彦 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011137076A priority Critical patent/JP2013003493A/en
Publication of JP2013003493A publication Critical patent/JP2013003493A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

PROBLEM TO BE SOLVED: To restrict occurrence of moving image domain without using an independently adjusted correction voltage.SOLUTION: A control device comprises: detection means that includes gradation values for a plurality of pixels arranged two dimensionally in first and second directions, that is equal to or greater than a threshold value in the gradation value difference between two pixels adjacent to each other in the first direction from a video signal indicating a video sectioned into frames, and that detects a boundary moved in the first direction by one pixel in the successive two frames; conversion means that converts a video signal such that in a case where the boundary detected by the detecting means includes the first and second boundaries successive in the second direction, the first and second boundaries move in the first direction by at least two pixels in successive three frames and the frame the first boundary of which moves is different from the frame the secondary boundary of which moves; and output means that outputs a signal for controlling a voltage applied to a plurality of pixels, according to a video signal obtained through the conversion by the conversion means.

Description

本発明は、電気光学装置における表示上の不具合を低減する技術に関する。   The present invention relates to a technique for reducing display defects in an electro-optical device.

液晶パネル等の電気光学装置は、一定の間隙に保たれた一対の基板によって電気光学素
子を挟持している。電気光学素子は、理想的には、一方の基板に設けられた電極と他方の
基板に設けられた電極との電位差(縦方向の電界)により、光学状態(透過率または反射
率)が制御される。しかし、ある条件で、隣接する2つの画素間において、一方の基板に
設けられた2つの電極間の電位差(横方向の電界)により、光学状態が変化してしまう場
合がある。このような横方向の電界による光学状態の変化は、例えば液晶分子の配向不良
(リバースチルトドメイン)を発生させる場合がある。リバースチルドメインは、表示上
の不具合を起こす可能性がある。特に、動画において顕在化する不具合を動画ドメインと
いう。特許文献1は、リバースチルトドメインを低減する目的で、隣接する2つの画素の
電位差を低減するために、電気光学素子への印加電圧を補正することを開示している。
In an electro-optical device such as a liquid crystal panel, an electro-optical element is sandwiched between a pair of substrates kept at a constant gap. Ideally, the optical state (transmittance or reflectance) of the electro-optic element is controlled by the potential difference (vertical electric field) between the electrode provided on one substrate and the electrode provided on the other substrate. The However, under certain conditions, the optical state may change between two adjacent pixels due to a potential difference (horizontal electric field) between two electrodes provided on one substrate. Such a change in the optical state due to the electric field in the lateral direction may cause, for example, alignment failure (reverse tilt domain) of liquid crystal molecules. The reverse chill domain can cause display problems. In particular, defects that manifest themselves in moving images are called moving image domains. Patent Document 1 discloses correcting the applied voltage to the electro-optic element in order to reduce the potential difference between two adjacent pixels for the purpose of reducing the reverse tilt domain.

特開2011−53417号公報JP 2011-53417 A

しかし、量産される液晶パネルに対して、印加電圧の補正によりリバースチルトドメイ
ンを低減しようとすると、液晶パネルの特性のばらつきに応じて、補正電圧を個別に調整
する必要がある場合があった。
これに対し本発明は、個別に調整された補正電圧を用いずに、動画ドメインの発生を抑
制する技術を提供する。
However, when trying to reduce the reverse tilt domain by correcting the applied voltage for a mass-produced liquid crystal panel, it may be necessary to individually adjust the correction voltage according to variations in characteristics of the liquid crystal panel.
In contrast, the present invention provides a technique for suppressing the occurrence of a moving image domain without using individually adjusted correction voltages.

本発明は、第1方向および第2方向に2次元的に配置された複数の画素の階調値を含み
、フレームに区分された映像を示す映像信号から、前記第1方向に隣接する2つの画素の
階調値の差がしきい値以上であり、連続する2つのフレームで1画素分、前記第1方向に
移動した境界を検出する検出手段と、前記検出手段によって検出された境界が前記第2方
向に連続する第1境界および第2境界を含む場合、前記第1境界および前記第2境界が、
連続する3つのフレームで少なくとも2画素分、前記第1方向に移動し、前記第1境界が
移動するフレームと前記第2境界が移動するフレームとが異なるように、前記映像信号を
変換する変換手段と、前記複数の画素に印加する電圧を制御するための信号を、前記変換
手段により変換された映像信号に応じて出力する出力手段とを有する制御装置を提供する

この制御装置によれば、第1方向における動画ドメインの発生が抑制される。
The present invention includes two adjacent pixels in the first direction from a video signal that includes gradation values of a plurality of pixels that are two-dimensionally arranged in the first direction and the second direction, and that indicates an image divided into frames. A difference between the gradation values of the pixels is equal to or greater than a threshold, and a detection unit that detects a boundary that has moved in the first direction by one pixel in two consecutive frames; and the boundary detected by the detection unit is When including a first boundary and a second boundary continuous in a second direction, the first boundary and the second boundary are:
Conversion means for converting the video signal so that at least two pixels are moved in the first direction in three consecutive frames, and the frame in which the first boundary moves and the frame in which the second boundary moves are different. And a control unit that outputs a signal for controlling a voltage applied to the plurality of pixels in accordance with the video signal converted by the conversion unit.
According to this control apparatus, generation | occurrence | production of the moving image domain in a 1st direction is suppressed.

好ましい態様において、前記変換手段は、前記第1境界が移動するフレームにおいて、
移動した前記第1境界が通り過ぎた画素の階調値を、前記第1境界の両隣りの2つ画素の
階調値の中間階調に、前記第2境界が移動するフレームにおいて、移動した前記第2境界
が通り過ぎた画素の階調値を、前記第2境界の両隣りの2つ画素の階調値の中間階調に、
それぞれ変換してもよい。
この制御装置によれば、中間階調を用いない場合と比較して、より境界が滑らかに視認
される画像を表示することができる。
In a preferred aspect, the converting means includes a frame in which the first boundary moves,
In the frame in which the second boundary moves, the gradation value of the pixel that has passed the moved first boundary is shifted to the intermediate gradation of the gradation values of two adjacent pixels on both sides of the first boundary. The gradation value of the pixel that has passed the second boundary is changed to the intermediate gradation of the gradation values of the two pixels on both sides of the second boundary.
Each may be converted.
According to this control device, it is possible to display an image in which the boundary is visually recognized more smoothly than in the case where no intermediate gradation is used.

別の好ましい態様において、前記変換手段は、前記第1境界が移動するフレームと前記
第2境界が移動するフレームとを2フレーム毎に切り替えてもよい。
この制御装置によれば、第1境界が移動するフレームと第2境界が移動するフレームと
が1フレーム毎に切り替えられる場合と比較して、移動する境界の偏りを低減することが
できる。
In another preferable aspect, the conversion means may switch the frame in which the first boundary moves and the frame in which the second boundary moves every two frames.
According to this control device, it is possible to reduce the deviation of the moving boundary as compared to the case where the frame where the first boundary moves and the frame where the second boundary moves are switched for each frame.

さらに別の好ましい態様において、この制御装置は、前記映像信号のうち、第kフレー
ムのデータが処理されるときに第(k−1)フレームのデータを記憶する第1記憶手段と
、前記映像信号の第(k−2)フレームにおける前記境界の特定に用いられるデータを記
憶する第2記憶手段とを有し、前記変換手段は、前記第1境界が移動するフレームにおい
ては、前記第1境界の両隣りの2つの画素を含み前記第2境界の両隣りの2つの画素を含
まない画素群のデータを、前記第1記憶手段に記憶されているデータに置き換え、前記第
2境界が移動するフレームにおいては、前記第2境界の両隣りの2つの画素を含み前記第
1境界の両隣りの2つの画素を含まない画素群のデータを、第kフレームのデータに置き
換えてもよい。
この制御装置によれば、第1境界が移動するフレームと第2境界が移動するフレームと
を異ならせることができる。
In yet another preferred aspect, the control device includes: a first storage unit that stores (k-1) th frame data when the kth frame data is processed among the video signals; and the video signal. Second storage means for storing data used for specifying the boundary in the (k-2) th frame, and the converting means is adapted to store the first boundary in a frame in which the first boundary moves. A frame in which data of a pixel group including two adjacent pixels and not including two adjacent pixels on the second boundary is replaced with data stored in the first storage unit, and the second boundary moves. In the above, data of a pixel group including two pixels on both sides of the second boundary and not including two pixels on both sides of the first boundary may be replaced with data of the kth frame.
According to this control apparatus, the frame in which the first boundary moves and the frame in which the second boundary moves can be made different.

また、本発明は、上記の制御装置と、前記電気光学素子とを有する電気光学装置を提供
する。
この電気光学装置によれば、第1方向における動画ドメインの発生が抑制される。
The present invention also provides an electro-optical device having the above-described control device and the electro-optical element.
According to this electro-optical device, the generation of the moving image domain in the first direction is suppressed.

さらに、本発明は、上記の電気光学装置を有する電子機器を提供する。
この電子機器によれば、第1方向における動画ドメインの発生が抑制される。
Furthermore, the present invention provides an electronic apparatus having the above electro-optical device.
According to this electronic device, the occurrence of a moving image domain in the first direction is suppressed.

一実施形態に係る液晶表示装置1の構成を示すブロック図。1 is a block diagram showing a configuration of a liquid crystal display device 1 according to an embodiment. 画素111の等価回路を示す図。FIG. 6 shows an equivalent circuit of a pixel 111. 走査信号Yiおよびデータ信号Vxのタイミングチャートを例示する図。The figure which illustrates the timing chart of the scanning signal Yi and the data signal Vx. 液晶素子120におけるV−T特性を例示する図。FIG. 11 is a diagram illustrating VT characteristics in the liquid crystal element 120. リバースチルトドメインに起因する表示上の不具合を例示する図。The figure which illustrates the malfunction on the display resulting from a reverse tilt domain. 映像処理回路30の機能構成を示す図。2 is a diagram showing a functional configuration of a video processing circuit 30. FIG. 映像処理回路30の動作を示すフローチャート。7 is a flowchart showing the operation of the video processing circuit 30. リスク境界の検出例を説明する図。The figure explaining the example of a detection of a risk boundary. 図7の処理の具体例を示す図。The figure which shows the specific example of the process of FIG. 変形例1に係る映像処理回路30の動作を示すフローチャート。9 is a flowchart showing the operation of a video processing circuit 30 according to Modification 1. 図10の処理の具体例を示す図。The figure which shows the specific example of the process of FIG. 変形例2に係る映像処理回路30の動作を示すフローチャート。9 is a flowchart showing the operation of a video processing circuit 30 according to Modification 2. リスク境界が掃いた画素を例示する図。The figure which illustrates the pixel which the risk boundary swept. 図12の処理の具体例を示す図。The figure which shows the specific example of the process of FIG. 変形例3に係る処理の例を示す図。The figure which shows the example of the process which concerns on the modification 3. 変形例4に係る映像処理回路30の構成を示す図。The figure which shows the structure of the video processing circuit 30 which concerns on the modification 4. 変形例5に係るプロジェクター2100の構成を示す図。FIG. 10 is a diagram showing a configuration of a projector 2100 according to Modification Example 5.

1.構成
図1は、一実施形態に係る液晶表示装置1の構成を示すブロック図である。液晶表示装
置1は、制御回路10と、液晶パネル100と、走査線駆動回路130と、データ線駆動
回路140とを有する。液晶表示装置1は、上位装置から供給される映像信号Vid−i
nにより示される画像を、同期信号Syncに基づいたタイミングで、液晶パネル100
に表示する装置である。
1. Configuration FIG. 1 is a block diagram illustrating a configuration of a liquid crystal display device 1 according to an embodiment. The liquid crystal display device 1 includes a control circuit 10, a liquid crystal panel 100, a scanning line driving circuit 130, and a data line driving circuit 140. The liquid crystal display device 1 is a video signal Vid-i supplied from a host device.
The liquid crystal panel 100 displays an image indicated by n at a timing based on the synchronization signal Sync.
It is a device that displays.

液晶パネル100は、供給される信号に応じた画像を表示する装置である。液晶パネル
100は、表示領域101を有する。表示領域101には、複数の画素111が配置され
ている。この例では、m行n列の画素111がマトリクス状に配置されている。液晶パネ
ル100は、素子基板100aと、対向基板100bと、液晶層105とを有する。素子
基板100aおよび対向基板100bは一定の間隔を保って貼り合わせられている。素子
基板100aおよび対向基板100bの間隙には、液晶層105が挟まれている。素子基
板100aには、m行の走査線112およびn本のデータ線114が設けられている。走
査線112およびデータ線114は、対向基板100bと対向する面に設けられている。
走査線112とデータ線114とは、電気的に絶縁されている。走査線112とデータ線
114との交差に対応して、画素111が設けられている。液晶パネル100は、m×n
個の画素111を有する。画素111の各々に対応して、素子基板100aには、個別の
画素電極118およびTFT116が設けられている。以下において、複数の走査線11
2を区別する場合には、図1において上から順に、第1、第2、第3、…、第(m−1)
、第m行の走査線112という。同様に、複数のデータ線114を区別する場合には、図
1において左から順に、第1、第2、第3、…、第(n−1)、第n列のデータ線114
という。なお、図1において、素子基板100aの対向面は紙面裏側であるので、この対
向面に設けられる走査線112、データ線114、TFT116および画素電極118に
ついては破線で示すべきであるが、見難くなるので、それぞれ実線で示している。
The liquid crystal panel 100 is a device that displays an image according to a supplied signal. The liquid crystal panel 100 has a display area 101. A plurality of pixels 111 are arranged in the display area 101. In this example, m rows and n columns of pixels 111 are arranged in a matrix. The liquid crystal panel 100 includes an element substrate 100a, a counter substrate 100b, and a liquid crystal layer 105. The element substrate 100a and the counter substrate 100b are bonded to each other with a constant interval. A liquid crystal layer 105 is sandwiched between the element substrate 100a and the counter substrate 100b. The element substrate 100 a is provided with m rows of scanning lines 112 and n data lines 114. The scanning lines 112 and the data lines 114 are provided on the surface facing the counter substrate 100b.
The scanning line 112 and the data line 114 are electrically insulated. A pixel 111 is provided corresponding to the intersection of the scanning line 112 and the data line 114. The liquid crystal panel 100 is m × n
The pixel 111 is included. Corresponding to each of the pixels 111, the element substrate 100a is provided with individual pixel electrodes 118 and TFTs 116. In the following, a plurality of scanning lines 11
In order to distinguish 2, the first, second, third,..., (M−1) th in order from the top in FIG.
The m-th scanning line 112 is called. Similarly, when distinguishing a plurality of data lines 114, the first, second, third,..., (N−1) th, nth column data lines 114 are sequentially arranged from the left in FIG.
That's it. In FIG. 1, since the facing surface of the element substrate 100a is the back side of the paper, the scanning lines 112, data lines 114, TFTs 116, and pixel electrodes 118 provided on the facing surface should be indicated by broken lines, but are difficult to see. Therefore, each is indicated by a solid line.

対向基板100bには、コモン電極108が設けられている。コモン電極108は、素
子基板100aと対向する面に設けられている。コモン電極108は、すべての画素11
1について共通である。すなわち、コモン電極108は、対向基板100bのほぼ全面に
わたって設けられている、いわゆるベタ電極である。
A common electrode 108 is provided on the counter substrate 100b. The common electrode 108 is provided on the surface facing the element substrate 100a. The common electrode 108 is connected to all the pixels 11.
1 is common. That is, the common electrode 108 is a so-called solid electrode provided over almost the entire surface of the counter substrate 100b.

図2は、画素111の等価回路を示す図である。画素111は、TFT116と、液晶
素子120と、容量素子125とを有する。TFT116は、液晶素子120への電圧の
印加を制御するスイッチング手段の一例であり、この例ではnチャネル型の電界効果トラ
ンジスターである。液晶素子120は、印加される電圧に応じて光学状態が変化する素子
である。この例で、液晶パネル100は透過型の液晶パネルであり、変化する光学状態は
透過率である。液晶素子120は、画素電極118、液晶層105、およびコモン電極1
08を有する。第i行第j列の画素111において、TFT116のゲートおよびソース
は、それぞれ、第i行の走査線112および第j列のデータ線114に接続されている。
TFT116のドレインは、画素電極118に接続されている。容量素子125は、画素
電極118に書き込まれた電圧を保持する素子である。容量素子125の一端は画素電極
118に接続されており、他端は容量線115に接続されている。
FIG. 2 is a diagram illustrating an equivalent circuit of the pixel 111. The pixel 111 includes a TFT 116, a liquid crystal element 120, and a capacitor element 125. The TFT 116 is an example of a switching unit that controls application of a voltage to the liquid crystal element 120. In this example, the TFT 116 is an n-channel field effect transistor. The liquid crystal element 120 is an element whose optical state changes according to an applied voltage. In this example, the liquid crystal panel 100 is a transmissive liquid crystal panel, and the optical state that changes is the transmittance. The liquid crystal element 120 includes the pixel electrode 118, the liquid crystal layer 105, and the common electrode 1.
08. In the pixel 111 in the i-th row and the j-th column, the gate and the source of the TFT 116 are connected to the scanning line 112 in the i-th row and the data line 114 in the j-th column, respectively.
The drain of the TFT 116 is connected to the pixel electrode 118. The capacitor element 125 is an element that holds a voltage written in the pixel electrode 118. One end of the capacitor 125 is connected to the pixel electrode 118, and the other end is connected to the capacitor line 115.

第i行の走査線112にHレベルの電圧を示す信号が入力されると、TFT116のソ
ース・ドレイン間は導通する。TFT116のソース・ドレイン間が導通すると、画素電
極118は、(TFT116のソース・ドレイン間のオン抵抗を無視すれば)第j列のデ
ータ線114と同電位になる。第j列のデータ線114には、映像信号Vid−inに応
じて、第i行第j列の画素111の階調値に応じた電圧(以下、「データ電圧」といい、
データ電圧を示す信号を「データ信号」という)が印加される。コモン電極108には、
図示しない回路により、共通電位LCcomが与えられる。容量線115には、図示しな
い回路により、時間的に一定の電位Vcom(この例では、Vcom=LCcom)が与
えられる。すなわち、液晶素子120には、データ電圧と共通電位LCcomとの差に応
じた電圧が印加される。以下、液晶層105がVA(Vertical Alignment)型であり、電
圧無印加時において液晶素子120の階調が黒状態となるノーマリーブラックモードであ
る例を用いて説明する。なお、特に説明しない限り、図示を省略した接地電位を電圧の基
準(0V)とする。
When a signal indicating an H level voltage is input to the i-th scanning line 112, the source and drain of the TFT 116 become conductive. When the source and drain of the TFT 116 are conducted, the pixel electrode 118 has the same potential as the data line 114 in the j-th column (ignoring the on-resistance between the source and drain of the TFT 116). A voltage (hereinafter referred to as “data voltage”) corresponding to the gradation value of the pixel 111 in the i-th row and j-th column is applied to the data line 114 in the j-th column in accordance with the video signal Vid-in.
A signal indicating a data voltage is referred to as a “data signal”. The common electrode 108 includes
A common potential LCcom is applied by a circuit (not shown). The capacitor line 115 is supplied with a temporally constant potential Vcom (in this example, Vcom = LCcom) by a circuit (not shown). That is, a voltage corresponding to the difference between the data voltage and the common potential LCcom is applied to the liquid crystal element 120. Hereinafter, description will be made using an example in which the liquid crystal layer 105 is a VA (Vertical Alignment) type and is a normally black mode in which the gradation of the liquid crystal element 120 is in a black state when no voltage is applied. Unless otherwise specified, a ground potential not shown is a voltage reference (0 V).

再び図1を参照する。制御回路10は、走査線駆動回路130およびデータ線駆動回路
140を制御するための信号を出力する制御装置である。制御回路10は走査制御回路2
0および映像処理回路30を有する。走査制御回路20は、同期信号Syncに基づいて
、制御信号Xctr、制御信号Yctr、および制御信号Ictrを生成し、生成した信
号を出力する。制御信号Xctrは、データ線駆動回路140を制御するための信号であ
り、例えば、データ信号を供給するタイミング(水平走査期間の始期)を示す。制御信号
Yctrは、走査線駆動回路130を制御するための信号であり、例えば、走査信号を供
給するタイミング(垂直走査期間の始期)を示す。制御信号Ictrは、映像処理回路3
0を制御するための信号であり、例えば、信号処理のタイミングを示す。映像処理回路3
0は、デジタル信号である映像信号Vid−inを、制御信号Ictrにより示されるタ
イミングで処理して、アナログ信号であるデータ信号Vxとして出力する。映像信号Vi
d−inは、画素111の階調値をそれぞれ指定するデジタルデータである。このデジタ
ルデータにより示される階調値は、同期信号Syncに含まれる垂直走査信号、水平走査
信号およびドットクロック信号に従った順番で、データ信号Vxにより供給される。
Refer to FIG. 1 again. The control circuit 10 is a control device that outputs a signal for controlling the scanning line driving circuit 130 and the data line driving circuit 140. The control circuit 10 is a scanning control circuit 2
0 and a video processing circuit 30. The scanning control circuit 20 generates a control signal Xctr, a control signal Yctr, and a control signal Ictr based on the synchronization signal Sync, and outputs the generated signals. The control signal Xctr is a signal for controlling the data line driving circuit 140, and indicates, for example, the timing for supplying the data signal (the start of the horizontal scanning period). The control signal Yctr is a signal for controlling the scanning line driving circuit 130, and indicates, for example, the timing for supplying the scanning signal (the start of the vertical scanning period). The control signal Ictr is sent from the video processing circuit 3
This is a signal for controlling 0, for example, the timing of signal processing. Video processing circuit 3
0 processes the video signal Vid-in, which is a digital signal, at the timing indicated by the control signal Ictr and outputs it as a data signal Vx, which is an analog signal. Video signal Vi
d-in is digital data for designating the gradation value of the pixel 111, respectively. The gradation value indicated by the digital data is supplied by the data signal Vx in the order according to the vertical scanning signal, the horizontal scanning signal, and the dot clock signal included in the synchronization signal Sync.

走査線駆動回路130は、制御信号Yctrに従って、走査信号Yを出力する回路であ
る。第i行の走査線112に供給される走査信号を、走査信号Yiという。この例で、走
査信号Yiは、m本の走査線112の中から一の走査線112を順次排他的に選択するた
めの信号である。走査信号Yiは、選択される走査線112に対しては選択電圧(Hレベ
ル)となり、それ以外の走査線112に対しては非選択電圧(レベル)となる信号である
。なお、一の走査線112を順次排他的に選択される駆動に代わり、複数の走査線112
が同時に選択される、いわゆるMLS(Multiple Line Selection)駆動が用いられても
よい。
The scanning line driving circuit 130 is a circuit that outputs the scanning signal Y in accordance with the control signal Yctr. The scanning signal supplied to the i-th scanning line 112 is referred to as a scanning signal Yi. In this example, the scanning signal Yi is a signal for sequentially and exclusively selecting one scanning line 112 from the m scanning lines 112. The scanning signal Yi is a signal that becomes a selection voltage (H level) for the selected scanning line 112 and a non-selection voltage (level) for the other scanning lines 112. Note that a plurality of scanning lines 112 are substituted for the driving in which one scanning line 112 is sequentially selected exclusively.
So-called MLS (Multiple Line Selection) driving may be used.

データ線駆動回路140は、制御信号Xctrに従って、データ信号Vxをサンプリン
グしてデータ信号Xを出力する回路である。第j列のデータ線114に供給されるデータ
信号を、データ信号Xjという。
The data line driving circuit 140 is a circuit that samples the data signal Vx and outputs the data signal X in accordance with the control signal Xctr. A data signal supplied to the data line 114 in the j-th column is referred to as a data signal Xj.

図3は、走査信号Yiおよびデータ信号Vxのタイミングチャートを例示する図である
。走査信号Yiは、順次排他的にHレベルとなる信号である。液晶パネル100において
、1コマの画像を表示させる期間を「フレーム」という。すなわち、走査信号Y1がHレ
ベルになってから、次にまた走査信号Y1がHレベルになるまでの期間がフレームである
。例えば、同期信号Syncに含まれる垂直走査信号の周波数が60Hzであれば、フレ
ームは16.7ミリ秒である。また、一の走査線112が選択されている期間を「水平走
査期間(H)」という。図3は、第1行のデータ信号Vxを例示している。この例では、
フレーム毎にデータ電圧の極性が反転する。正極性のデータ電圧が印加されるフレーム(
「正極性書き込み」)において、データ信号Vxは、基準電圧Vcntに対し、各画素の
階調値に応じた分、高位の電圧を示す。負極性のデータ電圧が印加されるフレーム(「負
極性書き込み」)において、データ信号Vxは、基準電圧Vcntに対し、各画素の階調
値に応じた分、低位の電圧を示す。データ信号Vxの電圧は、正極性のフレームにおいて
は、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの範囲にあり、負
極性のフレームにおいては、白に相当する電圧Vw(−)から黒に相当する電圧Vb(−
)までの範囲にある。電圧Vw(+)および電圧Vw(−)は、電圧Vcntを中心に互
いに対称の関係にある。電圧Vb(+)およびVb(−)についても電圧Vcntを中心
に互いに対称の関係にある。なお、データ信号Vxの電圧波形は、液晶素子120に印加
される電圧(画素電極118とコモン電極108との電位差)とは異なる。また、図3に
おけるデータ信号Vxの電圧の縦スケールは、(a)における走査信号等の電圧波形と比
較して拡大してある。
FIG. 3 is a diagram illustrating a timing chart of the scanning signal Yi and the data signal Vx. The scanning signal Yi is a signal that sequentially becomes H level exclusively. In the liquid crystal panel 100, a period during which one frame image is displayed is referred to as a “frame”. That is, a period from when the scanning signal Y1 becomes H level to when the scanning signal Y1 becomes H level again is a frame. For example, if the frequency of the vertical scanning signal included in the synchronization signal Sync is 60 Hz, the frame is 16.7 milliseconds. A period in which one scanning line 112 is selected is referred to as a “horizontal scanning period (H)”. FIG. 3 illustrates the data signal Vx in the first row. In this example,
The polarity of the data voltage is inverted every frame. Frame to which positive data voltage is applied (
In “positive writing”), the data signal Vx indicates a higher voltage than the reference voltage Vcnt by an amount corresponding to the gradation value of each pixel. In a frame to which a negative data voltage is applied (“negative writing”), the data signal Vx indicates a lower voltage than the reference voltage Vcnt according to the gradation value of each pixel. The voltage of the data signal Vx is in the range from the voltage Vw (+) corresponding to white to the voltage Vb (+) corresponding to black in the positive frame, and corresponds to white in the negative frame. A voltage Vb (− corresponding to black from the voltage Vw (−)
). The voltage Vw (+) and the voltage Vw (−) are in a symmetric relationship with respect to the voltage Vcnt. The voltages Vb (+) and Vb (−) are also symmetrical with respect to the voltage Vcnt. Note that the voltage waveform of the data signal Vx is different from the voltage applied to the liquid crystal element 120 (potential difference between the pixel electrode 118 and the common electrode 108). Further, the vertical scale of the voltage of the data signal Vx in FIG. 3 is enlarged as compared with the voltage waveform of the scanning signal or the like in FIG.

図4は、液晶素子120における印加電圧と透過率との関係(V−T特性)を例示する
図である。液晶素子120を、映像信号Vid−inで指定された階調値に応じた透過率
とさせるには、階調値に応じた電圧を液晶素子120に印加すればよい。しかし、液晶素
子120においては、ある条件の下で、いわゆるリバースチルトドメインに起因する表示
上の不具合が発生してしまう場合がある。この不具合は、液晶分子が不安定な状態にある
ときに、横電界の影響を受けて乱れる結果、印加電圧に応じた配向状態になりにくくなる
ことが原因の1つとして考えられている。「横電界」とは、ある画素111における画素
電極118と、他の(例えば隣接する)画素111における画素電極118との間の電界
をいう。
FIG. 4 is a diagram illustrating the relationship between the applied voltage and transmittance (V-T characteristics) in the liquid crystal element 120. In order for the liquid crystal element 120 to have a transmittance corresponding to the gradation value specified by the video signal Vid-in, a voltage corresponding to the gradation value may be applied to the liquid crystal element 120. However, in the liquid crystal element 120, a display defect due to a so-called reverse tilt domain may occur under certain conditions. This defect is considered to be one of the causes that the liquid crystal molecules are unstable due to the influence of the transverse electric field when the liquid crystal molecules are in an unstable state, so that the alignment state according to the applied voltage becomes difficult. The “lateral electric field” refers to an electric field between the pixel electrode 118 in a certain pixel 111 and the pixel electrode 118 in another (for example, adjacent) pixel 111.

液晶分子の「不安定な状態」とは、例えば、液晶素子120に印加される電圧が図4の
電圧範囲Aにあるときをいう。電圧範囲Aは、黒レベルの電圧Vbk以上であってしきい
値Vth1を下回る範囲である。しきい値Vth1は、相対透過率が10%となる電圧に
相当する。電圧範囲Aにおいては、縦電界(画素電極118とコモン電極108との間の
電界)による規制力(液晶分子の配向を決める力)が配向膜による規制力よりもわずかに
上回る程度であるため、液晶分子の配向状態が乱れやすい。電圧範囲Aに対応する透過率
の範囲(階調の範囲)を「階調範囲a」という。
The “unstable state” of the liquid crystal molecules means, for example, when the voltage applied to the liquid crystal element 120 is in the voltage range A of FIG. The voltage range A is a range that is not less than the black level voltage Vbk and lower than the threshold value Vth1. The threshold value Vth1 corresponds to a voltage at which the relative transmittance is 10%. In the voltage range A, the regulation force (the force that determines the alignment of liquid crystal molecules) due to the vertical electric field (the electric field between the pixel electrode 118 and the common electrode 108) is slightly higher than the regulation force due to the alignment film. The alignment state of liquid crystal molecules tends to be disturbed. The transmittance range (gradation range) corresponding to the voltage range A is referred to as “gradation range a”.

液晶分子が「横電界の影響を受ける場合」とは、隣接する画素電極118間の電位差が
あるしきい値よりも大きい場合をいう。これは、表示しようとする画像において黒画素と
白画素とが隣接する場合である。「黒画素」とは、黒レベルまたは黒レベルに近い階調の
画素をいう。より具体的には、印加電圧が電圧範囲Aにある液晶素子120を有する画素
111である。「白画素」とは、白レベルまたは白レベルに近い階調の画素をいう。より
具体的には、印加電圧が電圧範囲Bにある液晶素子120を有する画素111である。電
圧範囲Bは、しきい値Vth2以上であって、白レベル電圧Vwt以下の範囲である。し
きい値Vth2は、例えば、相対透過率が90%となる電圧に相当する。電圧範囲Bに対
応する透過率の範囲を「階調範囲b」という。
The case where the liquid crystal molecules are “affected by the lateral electric field” refers to a case where the potential difference between the adjacent pixel electrodes 118 is larger than a certain threshold value. This is a case where a black pixel and a white pixel are adjacent to each other in an image to be displayed. “Black pixel” refers to a pixel having a black level or a gradation close to the black level. More specifically, the pixel 111 includes the liquid crystal element 120 whose applied voltage is in the voltage range A. “White pixel” refers to a pixel having a white level or a gradation close to the white level. More specifically, the pixel 111 includes the liquid crystal element 120 whose applied voltage is in the voltage range B. The voltage range B is a range not less than the threshold value Vth2 and not more than the white level voltage Vwt. The threshold value Vth2 corresponds to a voltage at which the relative transmittance is 90%, for example. The transmittance range corresponding to the voltage range B is referred to as “tone range b”.

階調値が階調範囲aにある画素111は、階調値が階調範囲bにある画素111に隣接
したときに、横電界を受けてリバースチルトドメインが発生しやすい状況にあるといえる
。なお、階調値が階調範囲bにある画素111は、階調値が階調範囲aにある画素111
に隣接しても、縦電界の影響が支配的であり安定状態にあるので、リバースチルトドメイ
ンが発生することはない。
It can be said that the pixel 111 whose gradation value is in the gradation range a is in a situation where a reverse tilt domain is likely to occur due to a lateral electric field when adjacent to the pixel 111 whose gradation value is in the gradation range b. Note that the pixel 111 whose gradation value is in the gradation range b is the pixel 111 whose gradation value is in the gradation range a.
Even when adjacent to, the influence of the vertical electric field is dominant and the state is stable, so that a reverse tilt domain does not occur.

図5は、リバースチルトドメインに起因する表示上の不具合を例示する図である。図5
は、ある行の(一部の)画素111について、第kフレームから第(k+3)フレームに
おいて表示される像を示している。この例で、映像信号Vid−inで示される画像は、
白画素を背景として黒画素の領域が1フレームに1画素ずつ左方向に移動する画像である
。このとき、黒画素から白画素に変化すべき画素が、リバースチルトドメインの発生によ
って白画素にならない、という一種の尾引き現象が顕在化する(視認される程度に発生す
る)。以下、動画において尾引き現象が見られる領域を、「動画ドメイン」という。動画
ドメインは、以下の2つの条件が満たされることにより発生すると考えられる。
(1)白画素と黒画素との境界が存在する。すなわち、白画素と黒画素とが隣接する。
(2)白画素と黒画素との境界が、1画素ぶん移動する。
すなわち、黒画素においてリバースチルトドメインが発生しやすくなり、かつ、この状態
の画素が、黒画素の領域の移動に伴って連続的に発生することにより、尾引き現象が顕在
化すると考えられる。なお、白画素を背景として黒画素の領域がフレーム毎に2画素以上
ずつ移動する場合、この尾引き現象は顕在化しない(または視認されにくい)。これは、
上記の条件(2)が満たされていないためである。
FIG. 5 is a diagram illustrating a display defect caused by the reverse tilt domain. FIG.
Shows images displayed from the kth frame to the (k + 3) th frame with respect to (partial) pixels 111 in a certain row. In this example, the image indicated by the video signal Vid-in is
This is an image in which a black pixel region moves leftward by one pixel per frame with a white pixel as a background. At this time, a kind of tailing phenomenon that a pixel that should change from a black pixel to a white pixel does not become a white pixel due to the occurrence of a reverse tilt domain becomes apparent (occurs to the extent that it is visually recognized). Hereinafter, a region where a tailing phenomenon is observed in a moving image is referred to as a “moving image domain”. The moving image domain is considered to be generated when the following two conditions are satisfied.
(1) There is a boundary between white pixels and black pixels. That is, the white pixel and the black pixel are adjacent to each other.
(2) The boundary between the white pixel and the black pixel moves by one pixel.
That is, it is considered that the reverse tilt domain is likely to occur in the black pixel, and that the pixel in this state is continuously generated as the area of the black pixel moves, so that the tailing phenomenon becomes apparent. Note that when the black pixel region moves by two or more pixels for each frame with the white pixel as the background, this tailing phenomenon does not become apparent (or is hardly visible). this is,
This is because the above condition (2) is not satisfied.

図6は、映像処理回路30の機能構成を示す図である。映像処理回路30は、境界検出
部32と、変換部33と、出力部34とを有する。境界検出部32(検出手段の一例)は
、映像信号Vid−inから、リスク境界を検出する。既に説明したように、映像信号V
id−inは、フレームに区分された映像(静止画の集合)を示す信号である。各フレー
ムの映像は、行方向(第1方向の一例)および列方向(第2方向の一例)に2次元的に配
置された複数の画素111の階調値により示される。「リスク境界」とは、行方向におい
て隣接する2つの画素111の境界のうち、この2つの画素111の階調値の差(印加電
圧の差)がしきい値以上であって、連続する2つのフレームで1画素分、行方向に移動し
た境界をいう。変換部33(変換手段の一例)は、境界検出部32によって検出された境
界が列方向に連続する第1境界(例えば奇数行の境界)および第2境界(例えば偶数行の
境界)を含む場合、第1境界および第2境界が、連続する3つのフレームで少なくとも2
画素(この例では2画素)分、行方向に移動するように、映像信号Vid−inにより示
される映像を変換する。すなわち、変換部33は、1フレーム毎に1画素分、移動する境
界を、2フレーム毎に2画素分、移動する境界に変換している。ここで、変換部33は、
第1境界が移動するフレームと第2境界が移動するフレームとが異なるように(すなわち
、隣接する2つの行の境界が、1フレームおきに交互に移動するように)、映像信号を変
換する。出力部34は、液晶パネル100(電気光学素子の一例)に印加する電圧を制御
するためのデータ信号Vxを、変換部33により変換された映像信号に応じて出力する。
出力部34は、例えば、デジタルデータを示す映像信号Vid−inを、アナログのデー
タ信号Vxに変換するDA変換器を含む。
FIG. 6 is a diagram illustrating a functional configuration of the video processing circuit 30. The video processing circuit 30 includes a boundary detection unit 32, a conversion unit 33, and an output unit 34. The boundary detection unit 32 (an example of a detection unit) detects a risk boundary from the video signal Vid-in. As already explained, the video signal V
id-in is a signal indicating video (set of still images) divided into frames. The video of each frame is indicated by gradation values of a plurality of pixels 111 arranged two-dimensionally in the row direction (an example of the first direction) and the column direction (an example of the second direction). “Risk boundary” means that two of the two adjacent pixels 111 in the row direction have a gradation value difference (difference in applied voltage) of two pixels 111 that is equal to or greater than a threshold value, and is continuous 2 A boundary moved in the row direction by one pixel in one frame. When the conversion unit 33 (an example of conversion means) includes a first boundary (for example, an odd row boundary) and a second boundary (for example, an even row boundary) in which the boundary detected by the boundary detection unit 32 is continuous in the column direction. , The first boundary and the second boundary are at least 2 in three consecutive frames
The video indicated by the video signal Vid-in is converted so as to move in the row direction by pixels (two pixels in this example). That is, the conversion unit 33 converts a boundary that moves by one pixel every frame into a boundary that moves by two pixels every two frames. Here, the conversion unit 33
The video signal is converted so that the frame in which the first boundary moves is different from the frame in which the second boundary moves (that is, the boundary between two adjacent rows alternately moves every other frame). The output unit 34 outputs a data signal Vx for controlling a voltage applied to the liquid crystal panel 100 (an example of an electro-optical element) according to the video signal converted by the conversion unit 33.
The output unit 34 includes, for example, a DA converter that converts a video signal Vid-in indicating digital data into an analog data signal Vx.

この例で、映像処理回路30は、さらに、フレームメモリー35と、フレームメモリー
36と、フレームメモリー37と、VRAM(Video Random Access Memory)38とを有
する。フレームメモリー35は、現フレーム(第kフレーム)の映像のデータを記憶する
。フレームメモリー36は、前(第(k−1)フレーム)の映像のデータを記憶する。フ
レームメモリー37は、前フレームにおいて検出されたリスク境界のデータ(リスク境界
の特定に用いられるデータの一例)を記憶する。VRAM38は、液晶パネル100に表
示される画像(液晶パネル100に書き込まれるデータ)を記憶する。この例で、変換部
33は、第1境界が移動するフレームにおいては、VRAM38はのデータのうち、第1
境界の両隣りの2つの画素を含み第2境界の両隣りの2つの画素を含まない画素群(例え
ば奇数行)のデータをフレームメモリー36に記憶されているデータに置き換える。また
、変換部33は、第2境界が移動するフレームにおいては、VRAM38はのデータのう
ち、第2境界の両隣りの2つの画素を含み第1境界の両隣りの2つの画素を含まない画素
群(例えば偶数行)のデータをフレームメモリー35に記憶されているデータに置き換え
る。
In this example, the video processing circuit 30 further includes a frame memory 35, a frame memory 36, a frame memory 37, and a VRAM (Video Random Access Memory) 38. The frame memory 35 stores video data of the current frame (kth frame). The frame memory 36 stores the data of the previous ((k−1) th frame) video. The frame memory 37 stores risk boundary data detected in the previous frame (an example of data used to identify a risk boundary). The VRAM 38 stores an image displayed on the liquid crystal panel 100 (data written to the liquid crystal panel 100). In this example, in the frame in which the first boundary moves, the conversion unit 33 uses the first of the data stored in the VRAM 38.
Data of a pixel group (for example, odd rows) including two pixels on both sides of the boundary and not including the two pixels on both sides of the second boundary is replaced with data stored in the frame memory 36. In addition, in the frame in which the second boundary moves, the conversion unit 33 includes, in the data of the VRAM 38, pixels that include two pixels on both sides of the second boundary and do not include two pixels on both sides of the first boundary. The data of the group (for example, even rows) is replaced with the data stored in the frame memory 35.

映像処理回路30は、さらに、フラグを記憶するためのレジスターを有している(図示
略)。このフラグは、VRAM38のデータのうち、データの書き換えを行う画素群(例
えば奇数行が偶数行か)を特定するための情報である。この例で、フラグの値は「0」お
よび「1」の2値のいずれかの値をとる。例えば、フラグの値が「0」のとき、奇数行の
データが書き換えられる。フラグの値が「1」のとき、偶数行のデータが書き換えられる
The video processing circuit 30 further includes a register for storing a flag (not shown). This flag is information for specifying a pixel group (for example, whether an odd row is an even row) whose data is to be rewritten among the data in the VRAM 38. In this example, the value of the flag takes one of two values “0” and “1”. For example, when the value of the flag is “0”, the odd-numbered data is rewritten. When the value of the flag is “1”, the data in even-numbered rows is rewritten.

2.動作
図7は、映像処理回路30の動作を示すフローチャートである。いま、第kフレームの
画像が処理の対象となっている場合を考える。図7のフローは、例えば、新たなフレーム
(第kフレーム)の始期を示す信号が走査制御回路20から入力されたことを契機として
開始される。
2. Operation FIG. 7 is a flowchart showing the operation of the video processing circuit 30. Consider a case where an image of the kth frame is a processing target. The flow in FIG. 7 is started when, for example, a signal indicating the start of a new frame (kth frame) is input from the scanning control circuit 20.

ステップS100において、映像処理回路30は、フレームメモリーに記憶されている
データを更新する。図7のフローが開始される直前において、フレームメモリー35には
第(k−1)フレームのデータが記憶されており、フレームメモリー36には第(k−2
)フレームのデータが記憶されている。また、フレームメモリー37には、第(k−1)
フレームにおけるリスク境界の位置が記憶されている。フレームメモリー37において、
リスク境界の位置は、例えば、リスク境界の両隣りの白画素および黒画素のうち、黒画素
の位置として記憶される。この状態で、境界検出部32は、フレームメモリー35に記憶
されているデータを読み出し、読み出したデータをフレームメモリー36に書き込む。ま
た、境界検出部32は、映像信号Vid−inにより示される第kフレームのデータを、
フレームメモリー35に書き込む。ステップS100の処理が完了したとき、フレームメ
モリー35には第kフレームのデータが記憶されており、フレームメモリー36には第(
k−1)フレームのデータが記憶されている。また、フレームメモリー3には、第(k−
1)フレームにおけるリスク境界の位置が記憶されている。
In step S100, the video processing circuit 30 updates the data stored in the frame memory. Immediately before the flow of FIG. 7 is started, the frame memory 35 stores the (k−1) th frame data, and the frame memory 36 stores the (k−2) th data.
) Frame data is stored. The frame memory 37 has the (k-1) th
The position of the risk boundary in the frame is stored. In the frame memory 37,
The position of the risk boundary is stored, for example, as the position of the black pixel among white pixels and black pixels adjacent to the risk boundary. In this state, the boundary detection unit 32 reads data stored in the frame memory 35 and writes the read data to the frame memory 36. Further, the boundary detection unit 32 converts the k-th frame data indicated by the video signal Vid-in,
Write to the frame memory 35. When the process of step S100 is completed, the frame memory 35 stores the kth frame data, and the frame memory 36 stores the ((
k-1) Frame data is stored. Further, the frame memory 3 has the (k−) th.
1) The position of the risk boundary in the frame is stored.

ステップS101において、境界検出部32は、現フレームの画像および前フレームの
画像から、リスク境界を検出する。リスク境界の検出は、例えば以下のように行われる。
境界検出部32は、現フレームの画像から、水平方向に隣接する白画素と黒画素との境界
を検出する。境界検出部32は、検出された境界の、白画素側において隣接する境界が、
フレームメモリー37において、白画素と黒画素との境界であったか判断する。
In step S101, the boundary detection unit 32 detects a risk boundary from the current frame image and the previous frame image. For example, the risk boundary is detected as follows.
The boundary detection unit 32 detects a boundary between white pixels and black pixels adjacent in the horizontal direction from the image of the current frame. The boundary detection unit 32 has a boundary adjacent to the detected boundary on the white pixel side,
In the frame memory 37, it is determined whether or not the boundary is between a white pixel and a black pixel.

図8は、リスク境界の検出例を説明する図である。この例では、簡単のため、ある行の
うち連続する4画素の階調のみが示されている。図8(a)の例では、現フレームにおい
て、左から数えて第1〜第3画素が白画素であり、第4画素が黒画素である。白画素と黒
画素の境界は、第3画素と第4画素との間である(図8:B)。これに対し、前フレーム
において、第1画素および第2画素が白画素であり、第3画素および第4画素が黒画素で
ある。白画素と黒画素の境界は、第2画素と第3画素との間である(図8:A)。すなわ
ち、前フレームの境界は、現フレームの境界の、白画素(第3画素)側に隣接する境界で
ある。したがって、図8(a)における現フレームの境界はリスク境界であると判断され
る。別の例で、図8(b)の例では、現フレームにおいて、左から数えて第1画素が白画
素であり、第2〜第4画素が黒画素である。白画素と黒画素の境界は、第1画素と第2画
素との間である(図8:D)。これに対し、前フレームにおいて、第1画素および第2画
素が白画素であり、第3画素および第4画素が黒画素である。白画素と黒画素の境界は、
第2画素と第3画素との間である(図8:C)。すなわち、前フレームの境界は、現フレ
ームの境界の、黒画素(第2画素)側に隣接する境界である。したがって、図8(b)に
おける現フレームの境界はリスク境界でない(非リスク境界である)と判断される。図8
から明らかなように、1画素分の移動前後の境界に挟まれた画素が黒画素から白画素に変
化している場合、移動した境界はリスク境界である。1画素分の移動前後の境界に挟まれ
た画素が白画素から黒画素に変化している場合、移動した境界は非リスク境界である。
FIG. 8 is a diagram illustrating an example of risk boundary detection. In this example, for the sake of simplicity, only the gradations of four consecutive pixels in a certain row are shown. In the example of FIG. 8A, in the current frame, the first to third pixels counted from the left are white pixels, and the fourth pixel is a black pixel. The boundary between the white pixel and the black pixel is between the third pixel and the fourth pixel (FIG. 8B). In contrast, in the previous frame, the first pixel and the second pixel are white pixels, and the third pixel and the fourth pixel are black pixels. The boundary between the white pixel and the black pixel is between the second pixel and the third pixel (FIG. 8: A). That is, the boundary of the previous frame is a boundary adjacent to the white pixel (third pixel) side of the boundary of the current frame. Therefore, the current frame boundary in FIG. 8A is determined to be a risk boundary. In another example, in the example of FIG. 8B, in the current frame, the first pixel counted from the left is a white pixel, and the second to fourth pixels are black pixels. The boundary between the white pixel and the black pixel is between the first pixel and the second pixel (FIG. 8: D). In contrast, in the previous frame, the first pixel and the second pixel are white pixels, and the third pixel and the fourth pixel are black pixels. The boundary between white and black pixels is
Between the second pixel and the third pixel (FIG. 8C). That is, the boundary of the previous frame is a boundary adjacent to the black pixel (second pixel) side of the boundary of the current frame. Therefore, it is determined that the boundary of the current frame in FIG. 8B is not a risk boundary (a non-risk boundary). FIG.
As can be seen from the above, when the pixel sandwiched by the boundary before and after the movement of one pixel changes from a black pixel to a white pixel, the moved boundary is a risk boundary. When a pixel sandwiched between boundaries before and after movement for one pixel changes from a white pixel to a black pixel, the moved boundary is a non-risk boundary.

再び図7を参照する。ステップS102において、変換部33は、検出されたリスク境
界が、決められた条件を満たすか判断する。この条件は、例えば、リスク境界が存在する
行がしきい値(例えば2)以上連続する、という条件である。この条件が満たされている
場合(S102:YES)、変換部33は、処理をステップS103に移行する。この条
件が満たされていない場合(S102:NO)、変換部33は、処理をステップS106
に移行する。
Refer to FIG. 7 again. In step S102, the conversion unit 33 determines whether the detected risk boundary satisfies a predetermined condition. This condition is, for example, a condition that a row having a risk boundary continues for a threshold value (for example, 2) or more. When this condition is satisfied (S102: YES), the conversion unit 33 moves the process to step S103. When this condition is not satisfied (S102: NO), the conversion unit 33 performs the process in step S106.
Migrate to

ステップS103において、変換部33は、現フレーム(第kフレーム)が偶数フレー
ムであるか判断する(現フレームの偶奇を判断する)。現フレームの偶奇は、例えば、現
フレームにおいて印加されるデータ電圧の極性によって判断される。例えば、データ電圧
の極性が正極性である場合、奇数フレームであると判断され、データ電圧の極性が負極性
である場合、偶数フレームであると判断される。データ電圧の極性は、走査制御回路20
から供給される制御信号Ictrにより示される。第kフレームが偶数フレームである場
合(S103:YES)、変換部33は、処理をステップS104に移行する。第kフレ
ームが奇数フレームである場合(S103:NO)、変換部33は、処理をステップS1
05に移行する。
In step S103, the conversion unit 33 determines whether the current frame (kth frame) is an even frame (determines whether the current frame is even or odd). Whether the current frame is even or odd is determined by, for example, the polarity of the data voltage applied in the current frame. For example, when the polarity of the data voltage is positive, it is determined that the frame is an odd frame, and when the polarity of the data voltage is negative, it is determined that the frame is an even frame. The polarity of the data voltage depends on the scan control circuit 20
Is indicated by a control signal Ictr supplied from. When the k-th frame is an even frame (S103: YES), the converting unit 33 proceeds to step S104. When the k-th frame is an odd frame (S103: NO), the conversion unit 33 performs the process in step S1.
Move to 05.

ステップS104において、まず、変換部33は、フラグの値を書き換える。すなわち
、フラグの値は2フレーム毎に書き換えられる。フラグは、2値のうち一方から他方の値
に書き換えられる。例えば、フラグの値が「0」である場合、値は「1」に書き換えられ
る。「フラグの値が「1」である場合、値は「0」に書き換えられる。次に、変換部33
は、フレームメモリー36に記憶されているデータのうち、フラグにより指定される行の
画素のデータを読み出し、読み出したデータをVRAM38に書き込む。フラグの値が「
0」の場合、変換部33は、フレームメモリー36に記憶されているデータのうち、奇数
行の画素のデータを読み出し、読み出したデータをVRAM38に書き込む。この場合、
VRAM38において、偶数行の画素のデータは書き替えられない。フラグの値が「1」
の場合、変換部33は、フレームメモリー36に記憶されているデータのうち、偶数行の
画素のデータを読み出し、読み出したデータをVRAM38に書き込む。この場合、VR
AM38において、奇数行の画素のデータは書き替えられない。
In step S104, first, the conversion unit 33 rewrites the flag value. That is, the flag value is rewritten every two frames. The flag is rewritten from one of the two values to the other value. For example, when the value of the flag is “0”, the value is rewritten to “1”. “If the value of the flag is“ 1 ”, the value is rewritten to“ 0 ”. Next, the conversion unit 33
Reads out the pixel data of the row designated by the flag from the data stored in the frame memory 36 and writes the read data into the VRAM 38. The flag value is "
In the case of “0”, the conversion unit 33 reads out the pixel data of the odd-numbered rows among the data stored in the frame memory 36 and writes the read data into the VRAM 38. in this case,
In the VRAM 38, the pixel data of even-numbered rows cannot be rewritten. The flag value is "1"
In this case, the conversion unit 33 reads out the data of the pixels in the even-numbered rows among the data stored in the frame memory 36 and writes the read-out data into the VRAM 38. In this case, VR
In AM38, the pixel data of the odd-numbered rows cannot be rewritten.

ステップS105において、変換部33は、フレームメモリー35に記憶されているデ
ータのうち、フラグにより指定される行の画素のデータを読み出し、読み出したデータを
VRAM38に書き込む。フラグの値が「0」の場合、変換部33は、フレームメモリー
35に記憶されているデータのうち、奇数行の画素のデータを読み出し、読み出したデー
タをVRAM38に書き込む。この場合、VRAM38において、偶数行の画素のデータ
は書き替えられない。フラグの値が「1」の場合、変換部33は、フレームメモリー35
に記憶されているデータのうち、偶数行の画素のデータを読み出し、読み出したデータを
VRAM38に書き込む。この場合、VRAM38において、奇数行の画素のデータは書
き替えられない。
In step S <b> 105, the conversion unit 33 reads out the pixel data of the row specified by the flag from the data stored in the frame memory 35 and writes the read data into the VRAM 38. When the value of the flag is “0”, the conversion unit 33 reads out the data of the odd-numbered pixels among the data stored in the frame memory 35 and writes the read-out data into the VRAM 38. In this case, in the VRAM 38, the pixel data of the even-numbered rows cannot be rewritten. When the value of the flag is “1”, the conversion unit 33 displays the frame memory 35.
Among the data stored in the data, the pixel data of even-numbered rows is read, and the read data is written into the VRAM 38. In this case, in the VRAM 38, the pixel data of the odd-numbered rows cannot be rewritten.

ステップS106において、変換部33は、フレームメモリー36に記憶されているデ
ータを読み出し、すべての画素のデータをVRAM38に書き込む。ステップS104〜
S106のいずれかの処理が終了すると、変換部33は、処理をステップS107に移行
する。
In step S <b> 106, the conversion unit 33 reads the data stored in the frame memory 36 and writes the data of all the pixels in the VRAM 38. Step S104 ~
When any process of S106 ends, the conversion unit 33 shifts the process to step S107.

ステップS107において、境界検出部32は、現フレームにおいて検出されたリスク
境界の位置を示すデータを、フレームメモリー37に書き込む。
ステップS108において、出力部34は、VRAM38に記憶されているデータによ
り示される階調値に応じた電圧を示す信号を、データ信号Vxとして出力する。
映像処理回路30は、新たなフレームの始期を示す信号が入力されるたびに、ステップ
S100〜S107の処理を繰り返し実行する。
In step S107, the boundary detection unit 32 writes data indicating the position of the risk boundary detected in the current frame in the frame memory 37.
In step S108, the output unit 34 outputs a signal indicating a voltage corresponding to the gradation value indicated by the data stored in the VRAM 38 as the data signal Vx.
The video processing circuit 30 repeatedly executes the processes of steps S100 to S107 each time a signal indicating the start of a new frame is input.

図9は、図7の処理の具体例を示す図である。ここでは、映像信号Vid−inにより
示される画像のうち、6行9列の画素の部分だけが例として示されている。一番左に示さ
れているのが、フレームメモリー35に記憶されているデータ、すなわち、現フレームの
画像を示すデータである。左から2番目に示されているのが、フレームメモリー36に記
憶されているデータ、すなわち、前フレームの画像を示すデータである。左から3番目に
示されているのが、フレームメモリー37に記憶されているデータ、すなわち、前フレー
ムにおけるリスク境界の位置を示すデータである。この例で、リスク境界の位置は、リス
ク境界に隣接する黒画素の位置として記憶されている。一番右に示されているのが、VR
AM38に記憶されているデータ、すなわち、液晶パネル100に表示される画像(表示
画像)を示している。縦方向に並べられている複数の画像は、フレームの進行に伴う画像
の変化を示している。例えば、フレームメモリー35の例として一番上に示されているの
が、第kフレームのデータであり、一番下に示されているのが、第(k+3)フレームの
データである。映像信号Vid−inは、白の領域を背景として、黒の領域が1フレーム
につき1画素ずつ右に移動する画像を示している。
FIG. 9 is a diagram showing a specific example of the processing of FIG. Here, only the pixel portion of 6 rows and 9 columns in the image indicated by the video signal Vid-in is shown as an example. Shown on the left is data stored in the frame memory 35, that is, data indicating an image of the current frame. Shown second from the left is data stored in the frame memory 36, that is, data indicating an image of the previous frame. Shown third from the left is data stored in the frame memory 37, that is, data indicating the position of the risk boundary in the previous frame. In this example, the position of the risk boundary is stored as the position of the black pixel adjacent to the risk boundary. The rightmost one is VR
Data stored in the AM 38, that is, an image (display image) displayed on the liquid crystal panel 100 is shown. A plurality of images arranged in the vertical direction indicate changes in the image as the frame progresses. For example, as an example of the frame memory 35, the data shown at the top is the data of the kth frame, and the data shown at the bottom is the data of the (k + 3) th frame. The video signal Vid-in shows an image in which the black area moves to the right by one pixel per frame with the white area as the background.

いま、第kフレームの画像に対する処理を考える。この例で、第kフレームについて処
理の処理を開始する時点でフラグの値は「0」である。第kフレームの画像において、リ
スク境界が検出される(ステップS101)。これらのリスク境界は、決められた条件を
満たしている(S102:YES)。この例で、kは偶数である(S103:YES)。
したがって、フラグの値が「1」に書き換えられる。フラグの値が「1」であるので、前
フレームの偶数行のデータが、表示画像の偶数行のデータとして書き込まれる(S104
)。表示画像の横に記された記号*は、その行のデータが書き替えられたことを示してい
る。
Now, consider the process for the image of the kth frame. In this example, the value of the flag is “0” at the time when the processing of the k-th frame is started. A risk boundary is detected in the k-th frame image (step S101). These risk boundaries satisfy the determined conditions (S102: YES). In this example, k is an even number (S103: YES).
Therefore, the value of the flag is rewritten to “1”. Since the value of the flag is “1”, the even-numbered row data of the previous frame is written as the even-numbered row data of the display image (S104).
). A symbol * shown beside the display image indicates that the data in the row has been rewritten.

次に、第(k+1)フレームの画像に対する処理を考える。第(k+1)フレームの画
像において、リスク境界が検出される(ステップS101)。これらのリスク境界は、決
められた条件を満たしている(S102:YES)。kが偶数であったので、(k+1)
は奇数である(S103:NO)。フラグの値が「1」であるので、現フレームの偶数行
のデータが、表示画像の偶数行のデータとして書き込まれる(S105)。
Next, processing for the (k + 1) th frame image will be considered. A risk boundary is detected in the image of the (k + 1) th frame (step S101). These risk boundaries satisfy the determined conditions (S102: YES). Since k is an even number, (k + 1)
Is an odd number (S103: NO). Since the value of the flag is “1”, the even-numbered row data of the current frame is written as even-numbered row data of the display image (S105).

次に、第(k+2)フレームの画像に対する処理を考える。第(k+2)フレームの画
像において、リスク境界が検出される(ステップS101)。これらのリスク境界は、決
められた条件を満たしている(S102:YES)。(k+2)は偶数である(S103
:YES)。したがって、フラグの値が「0」に書き換えられる。フラグの値が「0」で
あるので、前フレームの奇数行のデータが、表示画像の奇数行のデータとして書き込まれ
る(S104)。
Next, processing for the image of the (k + 2) th frame will be considered. A risk boundary is detected in the image of the (k + 2) th frame (step S101). These risk boundaries satisfy the determined conditions (S102: YES). (K + 2) is an even number (S103
: YES) Therefore, the value of the flag is rewritten to “0”. Since the value of the flag is “0”, the odd-numbered row data of the previous frame is written as the odd-numbered row data of the display image (S104).

次に、第(k+3)フレームの画像に対する処理を考える。第(k+3)フレームの画
像において、リスク境界が検出される(ステップS101)。これらのリスク境界は、決
められた条件を満たしている(S102:YES)。(k+3)は奇数である(S103
:NO)。フラグの値が「0」であるので、現フレームの奇数行のデータが、表示画像の
奇数行のデータとして書き込まれる(S104)。
Next, processing for the image of the (k + 3) th frame will be considered. A risk boundary is detected in the image of the (k + 3) th frame (step S101). These risk boundaries satisfy the determined conditions (S102: YES). (K + 3) is an odd number (S103
: NO). Since the value of the flag is “0”, the odd-numbered row data of the current frame is written as the odd-numbered row data of the display image (S104).

以下、第(k+4)フレームおよび第(k+5)フレームにおいても同様に処理が行わ
れる。これらの処理によりVRAM38に書き込まれる画像(すなわち液晶パネル100
に表示される画像)は、白の領域を背景として、黒の領域が、奇数行と偶数行とが交互に
、2フレーム毎に2画素ずつ右に移動する画像を示している。すなわち、映像処理回路3
0は、1フレーム毎に1画素ずつ境界が移動する画像を、2フレーム毎に2画素ずつ境界
が移動する画像(ただし、奇数行が移動するフレームと偶数行が移動するフレームとは異
なる)に変換したといえる。変換後の画像は、動画ドメインの発生条件(2)を満たして
いないので、動画ドメインが発生しない(または視認されにくい)。すなわち、映像処理
回路30の処理により、動画ドメインの発生が抑制される。
Thereafter, the same processing is performed for the (k + 4) th frame and the (k + 5) th frame. An image (that is, the liquid crystal panel 100) written in the VRAM 38 by these processes.
The image displayed in (2) shows an image in which a black region moves to the right by two pixels every two frames alternately with an odd row and an even row, with a white region as a background. That is, the video processing circuit 3
0 is an image in which the boundary moves by one pixel every frame, and an image in which the boundary moves by two pixels every two frames (however, a frame in which an odd line moves and a frame in which an even line moves) It can be said that it has been converted. Since the converted image does not satisfy the moving image domain generation condition (2), the moving image domain does not occur (or is hardly visible). That is, the generation of the moving image domain is suppressed by the processing of the video processing circuit 30.

3.他の実施形態
本発明は上述の実施形態に限定されるものではなく、種々の変形実施が可能である。以
下、変形例をいくつか説明する。以下の変形例のうち、2つ以上のものが組み合わせて用
いられてもよい。
3. Other Embodiments The present invention is not limited to the above-described embodiments, and various modifications can be made. Hereinafter, some modifications will be described. Two or more of the following modifications may be used in combination.

3−1.変形例1
図10は、変形例1に係る映像処理回路30の動作を示すフローチャートである。映像
処理回路30における画像変換処理の詳細は、実施形態で説明したものに限定されない。
変形例1において、1フレーム毎に1画素ずつ境界が移動する画像は、奇数行と偶数行と
は区別されず、すべての行について、2フレーム毎に2画素ずつ境界が移動する画像に変
換される。変形例1において、書き換えを行う行を特定するためのフラグは用いられない
。また、変形例1において、フレームメモリー36も用いられない。
3-1. Modification 1
FIG. 10 is a flowchart showing the operation of the video processing circuit 30 according to the first modification. Details of the image conversion processing in the video processing circuit 30 are not limited to those described in the embodiment.
In Modification 1, an image whose boundary moves by one pixel per frame is not distinguished from odd-numbered rows and even-numbered rows, and is converted into an image whose boundary moves by two pixels every two frames for all rows. The In the first modification, the flag for specifying the line to be rewritten is not used. In the first modification, the frame memory 36 is not used.

ステップS200において、境界検出部32は、フレームメモリーに記憶されているデ
ータを更新する。ステップS201において、検出部32は、第kフレームの画像および
第(k−1)フレームの画像から、リスク境界を検出する。ステップS202において、
変換部33は、検出されたリスク境界が、決められた条件を満たすか判断する。この条件
が満たされている場合(S202:YES)、変換部33は、処理をステップS203に
移行する。この条件が満たされていない場合(S202:NO)、変換部33は、処理を
ステップS204に移行する。ステップS200〜S202の処理は、ステップS100
〜S102の処理と同様に行われる。
In step S200, the boundary detection unit 32 updates the data stored in the frame memory. In step S201, the detection unit 32 detects a risk boundary from the image of the kth frame and the image of the (k−1) th frame. In step S202,
The conversion unit 33 determines whether the detected risk boundary satisfies a predetermined condition. If this condition is satisfied (S202: YES), the conversion unit 33 moves the process to step S203. When this condition is not satisfied (S202: NO), the conversion unit 33 shifts the processing to step S204. The process of steps S200 to S202 is the same as that of step S100.
To S102.

ステップS203において、変換部33は、現フレーム(第kフレーム)が偶数フレー
ムであるか(現フレームの偶奇)を判断する。第kフレームが偶数フレームである場合(
S203:YES)、変換部33は、処理をステップS204に移行する。第kフレーム
が奇数フレームである場合(S203:NO)、変換部33は、処理をステップS205
に移行する。
In step S203, the conversion unit 33 determines whether the current frame (kth frame) is an even frame (even / odd of the current frame). When the kth frame is an even frame (
(S203: YES), the conversion unit 33 moves the process to step S204. When the k-th frame is an odd frame (S203: NO), the conversion unit 33 performs the process in step S205.
Migrate to

ステップS204において、変換部33は、フレームメモリー35に記憶されているデ
ータを読み出し、読み出したデータをVRAM38に書き込む。VRAM38において、
すべての行のデータが書き替えられる。
ステップS205において、変換部33は、VRAM38の書き替えは行わない。
ステップS204またはS205の処理が終了すると、映像処理回路30は、処理をス
テップS206に移行する。
In step S <b> 204, the conversion unit 33 reads data stored in the frame memory 35 and writes the read data to the VRAM 38. In the VRAM 38,
All rows of data are rewritten.
In step S <b> 205, the conversion unit 33 does not rewrite the VRAM 38.
When the process of step S204 or S205 ends, the video processing circuit 30 proceeds to step S206.

ステップS206において、境界検出部32は、現フレームにおいて検出されたリスク
境界の位置を示すデータを、フレームメモリー37に書き込む。ステップS207におい
て、出力部34は、VRAM38に記憶されているデータにより示される階調値に応じた
電圧を示す信号を、データ信号Vxとして出力する。映像処理回路30は、新たなフレー
ムが開始されるたびに、ステップS200〜S206の処理を繰り返し実行する。
In step S <b> 206, the boundary detection unit 32 writes data indicating the position of the risk boundary detected in the current frame in the frame memory 37. In step S207, the output unit 34 outputs a signal indicating a voltage corresponding to the gradation value indicated by the data stored in the VRAM 38 as the data signal Vx. The video processing circuit 30 repeatedly executes the processes of steps S200 to S206 every time a new frame is started.

図11は、図10の処理の具体例を示す図である。ここでは、図9の例と同様、映像信
号Vid−inにより示される画像のうち、6行10列の画素の部分だけが例として示さ
れている。映像信号Vid−inが示す画像は、図9の例と同じである。なお、変形例1
においてフレームメモリー36は用いられないが、参考のため、前フレームの画像が図示
されている。
FIG. 11 is a diagram illustrating a specific example of the processing of FIG. Here, as in the example of FIG. 9, only the pixel portion of 6 rows and 10 columns in the image indicated by the video signal Vid-in is shown as an example. The image indicated by the video signal Vid-in is the same as the example of FIG. Modification 1
In FIG. 2, the frame memory 36 is not used, but the image of the previous frame is shown for reference.

いま、第kフレームの画像に対する処理を考える。第kフレームの画像において、リス
ク境界が検出される(ステップS201)。これらのリスク境界は、決められた条件を満
たしている(S202:YES)。この例で、kは偶数である(S203:YES)。し
たがって、現フレームのすべての行のデータが、表示画像に書き込まれる(S204)。
表示画像の横に記された記号*は、その行のデータが書き替えられたことを示している。
Now, consider the process for the image of the kth frame. A risk boundary is detected in the k-th frame image (step S201). These risk boundaries satisfy the determined conditions (S202: YES). In this example, k is an even number (S203: YES). Therefore, the data of all the rows in the current frame are written in the display image (S204).
A symbol * shown beside the display image indicates that the data in the row has been rewritten.

次に、第(k+1)フレームの画像に対する処理を考える。第(k+1)フレームの画
像において、リスク境界が検出される(ステップS201)。これらのリスク境界は、決
められた条件を満たしている(S202:YES)。kが偶数であったので、(k+1)
は奇数である(S203:NO)。したがって、表示画像のデータは書き替えられない(
S205)。
Next, processing for the (k + 1) th frame image will be considered. A risk boundary is detected in the image of the (k + 1) th frame (step S201). These risk boundaries satisfy the determined conditions (S202: YES). Since k is an even number, (k + 1)
Is an odd number (S203: NO). Therefore, the display image data cannot be rewritten (
S205).

以下、第(k+2)フレーム以降のフレームにおいても同様に処理が行われる。これら
の処理によりVRAM38に書き込まれる画像(すなわち液晶パネル100に表示される
画像)は、白の領域を背景として、黒の領域が、2フレーム毎に2画素ずつ右に移動する
画像を示している。すなわち、映像処理回路30は、1フレーム毎に1画素ずつ境界が移
動する画像を、2フレーム毎に2画素ずつ境界が移動する画像に変換したといえる。変換
後の画像は、動画ドメインの発生条件(2)を満たしていないので、動画ドメインが発生
しない(または視認されにくい)。すなわち、映像処理回路30の処理により、動画ドメ
インの発生が抑制される。
Thereafter, the same processing is performed for frames after the (k + 2) th frame. An image written in the VRAM 38 by these processes (that is, an image displayed on the liquid crystal panel 100) shows an image in which the black region moves to the right by two pixels every two frames with the white region as the background. . That is, it can be said that the video processing circuit 30 converts an image whose boundary moves by one pixel every frame into an image whose boundary moves by two pixels every two frames. Since the converted image does not satisfy the moving image domain generation condition (2), the moving image domain does not occur (or is hardly visible). That is, the generation of the moving image domain is suppressed by the processing of the video processing circuit 30.

3−2.変形例2
図12は、変形例2に係る映像処理回路30の動作を示すフローチャートである。変形
例2において、実施形態で説明した変換処理に加え、さらに、移動前の境界と移動後の境
界に挟まれた画素の階調が中間階調に変換される。
3-2. Modification 2
FIG. 12 is a flowchart showing the operation of the video processing circuit 30 according to the second modification. In the second modification, in addition to the conversion process described in the embodiment, the gradation of a pixel sandwiched between the boundary before movement and the boundary after movement is converted into an intermediate gradation.

ステップS300において、境界検出部32は、フレームメモリーに記憶されているデ
ータを更新する。ステップS301において、境界検出部32は、第kフレームの画像お
よび第(k−1)フレームの画像から、リスク境界を検出する。ステップS302におい
て、変換部33は、検出されたリスク境界が、決められた条件を満たすか判断する。この
条件が満たされている場合(S302:YES)、変換部33は、処理をステップS30
3に移行する。この条件が満たされていない場合(S302:NO)、変換部33は、処
理をステップS306に移行する。ステップS300〜S302の処理は、ステップS1
00〜S102の処理と同様に行われる。
In step S300, the boundary detection unit 32 updates the data stored in the frame memory. In step S301, the boundary detection unit 32 detects a risk boundary from the kth frame image and the (k−1) th frame image. In step S302, the conversion unit 33 determines whether the detected risk boundary satisfies a predetermined condition. When this condition is satisfied (S302: YES), the conversion unit 33 performs the process in step S30.
3 When this condition is not satisfied (S302: NO), the conversion unit 33 proceeds to step S306. The processing of steps S300 to S302 is the same as step S1.
This is performed in the same manner as the process from 00 to S102.

ステップS303において、変換部33は、現フレーム(第kフレーム)が偶数フレー
ムであるか(現フレームの偶奇)を判断する。第kフレームが偶数フレームである場合(
S303:YES)、変換部33は、処理をステップS304に移行する。第kフレーム
が奇数フレームである場合(S303:NO)、変換部33は、処理をステップS305
に移行する。
In step S303, the conversion unit 33 determines whether the current frame (kth frame) is an even frame (even / odd of the current frame). When the kth frame is an even frame (
(S303: YES), the conversion unit 33 moves the process to step S304. When the k-th frame is an odd frame (S303: NO), the conversion unit 33 performs the process in step S305.
Migrate to

ステップS304において、変換部33は、まず、フラグの値を書き換える。次に、変
換部33は、フレームメモリー36に記憶されているデータのうち、フラグにより指定さ
れる行の画素のデータを読み出し、読み出したデータをVRAM38に書き込む。フラグ
の値が「0」の場合、変換部33は、フレームメモリー36に記憶されているデータのう
ち、奇数行の画素のデータを読み出し、読み出したデータをVRAM38に書き込む。こ
の場合、VRAM38において、偶数行の画素のデータは書き替えられない。フラグの値
が「1」の場合、変換部33は、フレームメモリー36に記憶されているデータのうち、
偶数行の画素のデータを読み出し、読み出したデータをVRAM38に書き込む。この場
合、VRAM38において、奇数行の画素のデータは書き替えられない。
In step S304, the conversion unit 33 first rewrites the flag value. Next, the conversion unit 33 reads out the pixel data of the row specified by the flag from the data stored in the frame memory 36 and writes the read data into the VRAM 38. When the value of the flag is “0”, the conversion unit 33 reads out the data of the odd-numbered pixels among the data stored in the frame memory 36 and writes the read-out data into the VRAM 38. In this case, in the VRAM 38, the pixel data of the even-numbered rows cannot be rewritten. When the value of the flag is “1”, the conversion unit 33 includes the data stored in the frame memory 36.
Data of pixels in even rows is read and the read data is written into the VRAM 38. In this case, in the VRAM 38, the pixel data of the odd-numbered rows cannot be rewritten.

ステップS305において、変換部33は、フレームメモリー35に記憶されているデ
ータのうち、フラグにより指定される行の画素のデータを読み出し、読み出したデータを
VRAM38に書き込む。フラグの値が「0」の場合、変換部33は、フレームメモリー
35に記憶されているデータのうち、奇数行の画素のデータを読み出し、読み出したデー
タをVRAM38に書き込む。この場合、VRAM38において、偶数行の画素のデータ
は書き替えられない。フラグの値が「1」の場合、変換部33は、フレームメモリー35
に記憶されているデータのうち、偶数行の画素のデータを読み出し、読み出したデータを
VRAM38に書き込む。この場合、VRAM38において、奇数行の画素のデータは書
き替えられない。ステップS304またはS305の処理が終了すると、変換部33は、
処理をステップS307に移行する。
In step S <b> 305, the conversion unit 33 reads out the pixel data of the row specified by the flag from the data stored in the frame memory 35 and writes the read data into the VRAM 38. When the value of the flag is “0”, the conversion unit 33 reads out the data of the odd-numbered pixels among the data stored in the frame memory 35 and writes the read-out data into the VRAM 38. In this case, in the VRAM 38, the pixel data of the even-numbered rows cannot be rewritten. When the value of the flag is “1”, the conversion unit 33 displays the frame memory 35.
Among the data stored in the data, the pixel data of even-numbered rows is read, and the read data is written into the VRAM 38. In this case, in the VRAM 38, the pixel data of the odd-numbered rows cannot be rewritten. When the process of step S304 or S305 ends, the conversion unit 33
The process proceeds to step S307.

ステップS307において、変換部33は、書き換えられた行において、リスク境界が
掃いた画素の階調値を中間階調に書き換える。中間階調とは、白画素の階調値と黒画素の
階調値との間の階調をいう。中間階調の階調値は、あらかじめ決められている。あるいは
、白画素の階調値と黒画素の階調値との平均値等、白画素および黒画素の階調値に応じて
決められる階調値が、中間階調として用いられてもよい。
In step S307, the conversion unit 33 rewrites the gradation value of the pixel whose risk boundary has been swept into the intermediate gradation in the rewritten row. The intermediate gradation means a gradation between the gradation value of the white pixel and the gradation value of the black pixel. The gradation value of the intermediate gradation is determined in advance. Alternatively, a gradation value determined according to the gradation value of the white pixel and the black pixel, such as an average value of the gradation value of the white pixel and the gradation value of the black pixel, may be used as the intermediate gradation.

図13は、リスク境界が掃いた画素を例示する図である。ここでは説明のため、表示画
像のある行において連続する5画素が図示されている。前フレームにおいて、左から数え
て第1画素および第2画素が白画素であり、第3〜第5画素が黒画素である。白画素と黒
画素との境界は、第2画素と第3画素との間(図13:E)である。現フレームにおいて
、第1〜第4画素が白画素であり、第5画素が黒画素である。白画素と黒画素との境界は
、第4画素と第5画素との間(図13:F)である。「リスク境界が掃いた画素」とは、
表示画像における前フレームの境界と現フレームの境界とで挟まれた画素をいう。図13
の例では、境界Eと境界Fとで挟まれた2つの画素が、「リスク境界が掃いた画素」であ
る。
FIG. 13 is a diagram illustrating a pixel whose risk boundary has been swept away. Here, for the sake of explanation, five consecutive pixels in a certain row of the display image are shown. In the previous frame, the first pixel and the second pixel counted from the left are white pixels, and the third to fifth pixels are black pixels. The boundary between the white pixel and the black pixel is between the second pixel and the third pixel (FIG. 13E). In the current frame, the first to fourth pixels are white pixels, and the fifth pixel is a black pixel. The boundary between the white pixel and the black pixel is between the fourth pixel and the fifth pixel (FIG. 13: F). “Pixels with swept risk boundaries”
A pixel sandwiched between the boundary of the previous frame and the boundary of the current frame in the display image. FIG.
In the example, the two pixels sandwiched between the boundary E and the boundary F are “pixels whose risk boundary has been swept”.

再び図12を参照する。ステップS306において、変換部33は、フレームメモリー
36に記憶されているデータを読み出し、すべての画素のデータをVRAM38に書き込
む。ステップS306の処理が終了すると、変換部33は、処理をステップS308に移
行する。
Refer to FIG. 12 again. In step S <b> 306, the conversion unit 33 reads the data stored in the frame memory 36 and writes the data of all the pixels in the VRAM 38. When the process of step S306 ends, the conversion unit 33 moves the process to step S308.

ステップS307において、境界検出部32は、現フレームにおいて検出されたリスク
境界の位置を示すデータを、フレームメモリー37に書き込む。ステップS309におい
て、出力部34は、VRAM38に記憶されているデータにより示される階調値に応じた
電圧を示す信号を、データ信号Vxとして出力する。映像処理回路30は、新たなフレー
ムが開始されるたびに、ステップS300〜S309の処理を繰り返し実行する。
In step S307, the boundary detection unit 32 writes data indicating the position of the risk boundary detected in the current frame in the frame memory 37. In step S309, the output unit 34 outputs a signal indicating a voltage corresponding to the gradation value indicated by the data stored in the VRAM 38 as the data signal Vx. The video processing circuit 30 repeatedly executes the processes of steps S300 to S309 every time a new frame is started.

図14は、図12の処理の具体例を示す図である。ここでは、図9の例と同様、映像信
号Vid−inにより示される画像のうち、6行9列の画素の部分だけが例として示され
ている。映像信号Vid−inが示す画像は、図9の例と同じである。
FIG. 14 is a diagram illustrating a specific example of the processing of FIG. Here, as in the example of FIG. 9, only the pixel portion of 6 rows and 9 columns of the image indicated by the video signal Vid-in is shown as an example. The image indicated by the video signal Vid-in is the same as the example of FIG.

いま、第kフレームの画像に対する処理を考える。この例で、第kフレームについて処
理の処理を開始する時点でフラグの値は「0」である。第kフレームの画像において、リ
スク境界が検出される(ステップS301)。これらのリスク境界は、決められた条件を
満たしている(S302:YES)。この例で、kは偶数である(S303:YES)。
したがって、フラグの値が「1」に書き換えられる。フラグの値が「1」であるので、前
フレームの偶数行のデータが、表示画像の偶数行のデータとして書き込まれる(S304
)。書き換えが行われた行において、リスク境界が掃いた画素が中間階調に書き換えられ
る(S306)。表示画像の横に記された記号*は、その行のデータが書き替えられたこ
とを示している。
Now, consider the process for the image of the kth frame. In this example, the value of the flag is “0” at the time when the processing of the k-th frame is started. A risk boundary is detected in the k-th frame image (step S301). These risk boundaries satisfy the determined conditions (S302: YES). In this example, k is an even number (S303: YES).
Therefore, the value of the flag is rewritten to “1”. Since the value of the flag is “1”, the even-numbered row data of the previous frame is written as the even-numbered row data of the display image (S304).
). In the rewritten row, the pixel whose risk boundary has been swept is rewritten to an intermediate gradation (S306). A symbol * shown beside the display image indicates that the data in the row has been rewritten.

次に、第(k+1)フレームの画像に対する処理を考える。第(k+1)フレームの画
像において、リスク境界が検出される(ステップS301)。これらのリスク境界は、決
められた条件を満たしている(S302:YES)。kが偶数であったので、(k+1)
は奇数である(S303:NO)。フラグの値が「1」であるので、現フレームの偶数行
のデータが、表示画像の偶数行のデータとして書き込まれる(S305)。書き換えが行
われた行において、リスク境界が掃いた画素が中間階調に書き換えられる(S306)。
Next, processing for the (k + 1) th frame image will be considered. A risk boundary is detected in the image of the (k + 1) th frame (step S301). These risk boundaries satisfy the determined conditions (S302: YES). Since k is an even number, (k + 1)
Is an odd number (S303: NO). Since the value of the flag is “1”, the even-numbered row data of the current frame is written as even-numbered row data of the display image (S305). In the rewritten row, the pixel whose risk boundary has been swept is rewritten to an intermediate gradation (S306).

次に、第(k+2)フレームの画像に対する処理を考える。第(k+2)フレームの画
像において、リスク境界が検出される(ステップS301)。これらのリスク境界は、決
められた条件を満たしている(S302:YES)。(k+2)は偶数である(S303
:YES)。したがって、フラグの値が「0」に書き換えられる。フラグの値が「0」で
あるので、前フレームの奇数行のデータが、表示画像の奇数行のデータとして書き込まれ
る(S304)。書き換えが行われた行において、リスク境界が掃いた画素が中間階調に
書き換えられる(S306)。
Next, processing for the image of the (k + 2) th frame will be considered. A risk boundary is detected in the image of the (k + 2) th frame (step S301). These risk boundaries satisfy the determined conditions (S302: YES). (K + 2) is an even number (S303
: YES) Therefore, the value of the flag is rewritten to “0”. Since the value of the flag is “0”, the odd-numbered row data of the previous frame is written as the odd-numbered row data of the display image (S304). In the rewritten row, the pixel whose risk boundary has been swept is rewritten to an intermediate gradation (S306).

次に、第(k+3)フレームの画像に対する処理を考える。第(k+3)フレームの画
像において、リスク境界が検出される(ステップS301)。これらのリスク境界は、決
められた条件を満たしている(S302:YES)。(k+3)は奇数である(S303
:NO)。フラグの値が「0」であるので、現フレームの奇数行のデータが、表示画像の
奇数行のデータとして書き込まれる(S304)。書き換えが行われた行において、リス
ク境界が掃いた画素が中間階調に書き換えられる(S306)。
Next, processing for the image of the (k + 3) th frame will be considered. A risk boundary is detected in the image of the (k + 3) th frame (step S301). These risk boundaries satisfy the determined conditions (S302: YES). (K + 3) is an odd number (S303
: NO). Since the flag value is “0”, the odd-numbered row data of the current frame is written as the odd-numbered row data of the display image (S304). In the rewritten row, the pixel whose risk boundary has been swept is rewritten to an intermediate gradation (S306).

以下、第(k+4)フレーム以降のフレームにおいても同様に処理が行われる。これら
の処理によりVRAM38に書き込まれる画像(すなわち液晶パネル100に表示される
画像)は、白の領域を背景として、黒の領域が、奇数行と偶数行とが交互に、2フレーム
毎に2画素ずつ右に移動する画像を示している。すなわち、映像処理回路30は、1フレ
ーム毎に1画素ずつ境界が移動する画像を、2フレーム毎に2画素ずつ境界が移動する画
像(ただし、奇数行が移動するフレームと偶数行が移動するフレームとは異なる)に変換
したといえる。変換後の画像は、動画ドメインの発生条件(2)を満たしていないので、
動画ドメインが発生しない(または視認されにくい)。すなわち、映像処理回路30の処
理により、動画ドメインの発生が抑制される。また、移動前後の境界で挟まれた画素には
中間階調が表示されるので、黒い領域の境界部分が滑らかな形状であるように視認されや
すくなる。
Thereafter, the same processing is performed for the frames after the (k + 4) th frame. An image written in the VRAM 38 by these processes (that is, an image displayed on the liquid crystal panel 100) is a black region with 2 pixels every 2 frames, with black regions alternately with odd rows and even rows. Images that move to the right are shown. That is, the video processing circuit 30 converts an image whose boundary moves by one pixel every frame, an image whose boundary moves by two pixels every two frames (however, a frame where odd rows move and a frame where even rows move) It can be said that it was converted to Since the converted image does not meet the video domain generation condition (2),
The video domain does not occur (or is difficult to see). That is, the generation of the moving image domain is suppressed by the processing of the video processing circuit 30. In addition, since the intermediate gradation is displayed on the pixels sandwiched between the boundary before and after the movement, the boundary portion of the black region is easily visually recognized as having a smooth shape.

3−3.変形例3
表示画像において奇数行が書き換えられるフレームと偶数行が書き換えられるフレーム
の順番は、実施形態で説明したものに限定されない。実施形態においては、奇数行が書き
換えられるフレームと偶数行が書き換えられるフレームとが2フレーム毎に切り替わる例
が説明された(図9等)。しかし、奇数行が書き換えられるフレームと偶数行が書き換え
られるフレームとを切り替えるタイミングは、2フレーム毎に限定されない。
3-3. Modification 3
The order of frames in which odd lines are rewritten and frames in which even lines are rewritten in the display image is not limited to that described in the embodiment. In the embodiment, an example has been described in which a frame in which odd-numbered rows are rewritten and a frame in which even-numbered rows are rewritten are switched every two frames (FIG. 9 and the like). However, the timing for switching between a frame in which odd lines are rewritten and a frame in which even lines are rewritten is not limited to every two frames.

図15は、変形例3に係る処理の例を示す図である。この例では、奇数行が書き換えら
れるフレームと偶数行が書き換えられるフレームとが1フレーム毎に切り替わっている。
変形例3に係る処理は、例えば図7のフローにおいて、ステップS104を、「表示画像
の偶数行のデータを前フレームのデータで書き換え」る処理で置き換え、ステップS10
5を、「表示画像の奇数行のデータを現フレームのデータで書き換え」る処理で置き換え
ることにより実現される。この場合、書き換えを行う行を指定するためのフラグは不要で
あり、実施形態と比較して処理を簡略化することができる。一方で、奇数行が書き換えら
れるフレームと偶数行が書き換えられるフレームとが2フレーム毎に切り替わる例は、1
フレーム毎に切り替わる場合と比較して、移動する境界の偏りを低減することができる(
図15では、常に奇数行の境界が偶数行の境界に先行して右に移動しているが、図9の例
では、奇数行が先行するパターンと偶数行が先行するパターンが交互に繰り返される)。
FIG. 15 is a diagram illustrating an example of processing according to the third modification. In this example, a frame in which odd lines are rewritten and a frame in which even lines are rewritten are switched every frame.
In the process according to the third modification, for example, in the flow of FIG. 7, step S104 is replaced with a process of “rewriting even-line data of the display image with data of the previous frame”, and step S10.
5 is replaced by a process of “rewriting data in odd-numbered rows of the display image with data of the current frame”. In this case, a flag for designating a line to be rewritten is unnecessary, and the processing can be simplified as compared with the embodiment. On the other hand, an example in which a frame in which odd lines are rewritten and a frame in which even lines are rewritten switches every two frames is 1
Compared to the case of switching for each frame, the deviation of the moving boundary can be reduced (
In FIG. 15, the boundary of odd lines always moves to the right ahead of the boundary of even lines, but in the example of FIG. 9, the pattern preceded by odd lines and the pattern preceded by even lines are alternately repeated. ).

3−4.変形例4
図16は、変形例4に係る映像処理回路30の構成を示す図である。映像処理回路30
の構成は、実施形態で説明したものに限定されない。この例で、映像処理回路30は、遅
延回路31と、境界検出部32と、変換部33と、出力部34と、フレームメモリー37
とを有する。遅延回路31は、映像信号Vid−inを蓄積して、所定時間(例えば1フ
レーム)経過後に読み出して映像信号Vid−dとして出力する回路である。遅延回路3
1は、FIFO(First In First Out)メモリーまたは多段のラッチ回路等を有する。遅
延回路31における蓄積および読み出しは、走査制御回路20からの制御信号Ictrに
より制御される。境界検出部32は、現フレームにおけるリスク境界を検出する。フレー
ムメモリー37は、前フレームにおけるリスク境界を特定するための情報を記憶する記憶
手段である。境界検出部32は、映像信号Vid−in(現フレームの画像を示している
)および映像信号Vid−d(前フレームの画像を示している)に基づいて、フレームメ
モリー37を参照して、リスク境界を検出する。リスク境界の検出は、例えば以下のよう
に行われる。境界検出部32は、映像信号Vid−inのうち対象となる行の画素につい
て、隣接する画素同士の階調値の差がしきい値以上である2つの画素を特定する。ここで
特定された2つの画素間の境界が、リスク境界の第1候補である。また、境界検出部32
は、映像信号Vid−inが示す階調値と映像信号Vid−dが示す階調値との差を計算
する。この差から、境界検出部32は、黒画素から白画素に変化した画素を特定する。リ
スク境界の第1候補のうち、黒画素から白画素に変化した画素に隣接する境界が、リスク
境界の第2候補である。リスク境界の第2候補のうち、白画素側において隣接する境界が
前フレームにおけるリスク境界であったことがフレームメモリー37により示される境界
が、リスク境界である。
3-4. Modification 4
FIG. 16 is a diagram illustrating a configuration of the video processing circuit 30 according to the fourth modification. Video processing circuit 30
The configuration is not limited to that described in the embodiment. In this example, the video processing circuit 30 includes a delay circuit 31, a boundary detection unit 32, a conversion unit 33, an output unit 34, and a frame memory 37.
And have. The delay circuit 31 is a circuit that accumulates the video signal Vid-in, reads the video signal Vid-in after a predetermined time (for example, one frame), and outputs it as the video signal Vid-d. Delay circuit 3
1 has a FIFO (First In First Out) memory or a multi-stage latch circuit. Accumulation and readout in the delay circuit 31 are controlled by a control signal Ictr from the scanning control circuit 20. The boundary detection unit 32 detects a risk boundary in the current frame. The frame memory 37 is storage means for storing information for specifying the risk boundary in the previous frame. The boundary detection unit 32 refers to the frame memory 37 based on the video signal Vid-in (indicating the image of the current frame) and the video signal Vid-d (indicating the image of the previous frame). Detect boundaries. For example, the risk boundary is detected as follows. The boundary detection unit 32 identifies two pixels in which the difference in gradation value between adjacent pixels is equal to or greater than a threshold value for the pixels in the target row in the video signal Vid-in. The boundary between the two pixels specified here is the first candidate for the risk boundary. Further, the boundary detection unit 32
Calculates the difference between the gradation value indicated by the video signal Vid-in and the gradation value indicated by the video signal Vid-d. From this difference, the boundary detection unit 32 identifies a pixel that has changed from a black pixel to a white pixel. Among the first risk boundary candidates, the boundary adjacent to the pixel changed from the black pixel to the white pixel is the second risk boundary candidate. Of the second risk boundary candidates, the boundary indicated by the frame memory 37 that the boundary adjacent on the white pixel side is the risk boundary in the previous frame is the risk boundary.

変換部33は、境界検出部32における検出結果に基づいて、映像信号Vid−out
を生成する。この例で、変換部33は、境界検出部32において検出されたリスク境界が
所定の条件を満たした場合、リスク境界を、2フレームで2画素分、移動する境界に変換
する。この変換は、例えば、実施形態で説明した処理と同様に、フレーム番号の偶奇に応
じて、映像信号Vid−inおよび映像信号Vid−dのうちいずれかを選択して、映像
信号Vid−outとして出力することにより行われる。
Based on the detection result in the boundary detector 32, the converter 33 converts the video signal Vid-out.
Is generated. In this example, when the risk boundary detected by the boundary detection unit 32 satisfies a predetermined condition, the conversion unit 33 converts the risk boundary into a boundary that moves by two pixels in two frames. This conversion is performed, for example, by selecting one of the video signal Vid-in and the video signal Vid-d as the video signal Vid-out in accordance with the even / odd frame number, as in the processing described in the embodiment. This is done by outputting.

なお、境界検出部32においてリスク境界を検出する具体的方法は、実施形態および変
形例4で説明したものに限定されない。リスク境界を検出できるのであれば、どのような
アルゴリズムまたは信号処理が、リスク境界の検出に用いられてもよい。リスク境界を検
出するための映像処理回路30の構成(特に、フレームメモリーの数およびフレームメモ
リーに記憶されるデータ)も、実施形態および変形例4で説明したものに限定されない。
例えば、フレームメモリー37に記憶されるデータは、前フレームにおけるリスク境界の
位置の特定に用いられるものであれば、どのような形式のデータであってもよい。例えば
、フレームメモリー37に記憶されるデータは、前々フレームの画像のデータであっても
よい。この場合、前フレームの画像との比較によって、前フレームのリスク境界を特定す
ることができる。また、映像処理回路30の機能構成要素間の機能の分担は、実施形態お
よび変形例4で説明したものに限定されない。映像処理回路30は、全体として実施形態
および変形例で説明した機能を有していればよい。
The specific method for detecting the risk boundary in the boundary detection unit 32 is not limited to that described in the embodiment and the fourth modification. Any algorithm or signal processing may be used to detect the risk boundary as long as the risk boundary can be detected. The configuration of the video processing circuit 30 for detecting the risk boundary (in particular, the number of frame memories and the data stored in the frame memories) is not limited to that described in the embodiment and the fourth modification.
For example, the data stored in the frame memory 37 may be any type of data as long as it is used for specifying the position of the risk boundary in the previous frame. For example, the data stored in the frame memory 37 may be image data of the previous frame. In this case, the risk boundary of the previous frame can be specified by comparison with the image of the previous frame. Further, the division of functions between the functional components of the video processing circuit 30 is not limited to that described in the embodiment and the fourth modification. The video processing circuit 30 only needs to have the functions described in the embodiment and the modification as a whole.

3−5.変形例5
図17は、変形例5に係るプロジェクター2100の構成を示す図である。プロジェク
ター2100は、液晶パネル100をライトバルブとして用いた電子機器の一例である。
この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色
光源を有するランプユニット2102が設けられている。ランプユニット2102から射
出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイック
ミラー2108によってR(赤)色、G(緑)色、B(青)色の3原色に分離される。分
離された投射光は、各原色に対応するライトバルブ100R、100Gおよび100Bに
それぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると光路が長いので、そ
の損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ21
24を有するリレーレンズ系2121を介して導かれる。
3-5. Modification 5
FIG. 17 is a diagram illustrating a configuration of a projector 2100 according to the fifth modification. The projector 2100 is an example of an electronic device that uses the liquid crystal panel 100 as a light valve.
As shown in this figure, a lamp unit 2102 having a white light source such as a halogen lamp is provided inside the projector 2100. The projection light emitted from the lamp unit 2102 is converted into three primary colors of R (red), G (green), and B (blue) by three mirrors 2106 and two dichroic mirrors 2108 arranged inside. To be separated. The separated projection light is guided to the light valves 100R, 100G, and 100B corresponding to the respective primary colors. The light of B color has a long optical path as compared with other R colors and G colors. Therefore, in order to prevent the loss, the incident lens 2122, the relay lens 2123, and the emission lens 21 are used.
24 through a relay lens system 2121.

プロジェクター2100において、液晶パネル100を含む液晶表示装置が、R色、G
色、B色のそれぞれに対応して3組設けられている。ライトバルブ100R、100Gお
よび100Bの構成は、上述した液晶パネル10と同様である。R色、G色、B色のそれ
ぞれの原色成分の階調レベルを指定するに映像信号がそれぞれ外部上位回路から供給され
て、ライトバルブ100R、100Gおよび100がそれぞれ駆動される。ライトバルブ
100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズ
ム2112に3方向から入射する。そして、ダイクロイックプリズム2112において、
R色およびB色の光は90度に屈折し、G色の光は直進する。したがって、各原色の画像
が合成された後、スクリーン2120には、投射レンズ群2114によってカラー画像が
投射される。
In the projector 2100, the liquid crystal display device including the liquid crystal panel 100 has R color, G
Three sets are provided corresponding to each of color and B color. The configuration of the light valves 100R, 100G, and 100B is the same as that of the liquid crystal panel 10 described above. Video signals are respectively supplied from the external upper circuits to specify the gradation levels of the primary color components of R, G, and B, and the light valves 100R, 100G, and 100 are driven. The lights modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 2112 from three directions. In the dichroic prism 2112,
The light of R color and B color is refracted at 90 degrees, and the light of G color goes straight. Accordingly, after the primary color images are combined, a color image is projected onto the screen 2120 by the projection lens group 2114.

なお、ライトバルブ100R、100Gおよび100Bには、ダイクロイックミラー2
108によって、R色、G色、B色のそれぞれに対応する光が入射するので、カラーフィ
ルタを設ける必要はない。また、ライトバルブ100R、100Bの透過像は、ダイクロ
イックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100G
の透過像はそのまま投射される。したがって、ライトバルブ100R、100Bによる水
平走査方向は、ライトバルブ100Gによる水平走査方向と逆向きにして、左右を反転さ
せた像を表示する構成となっている。また、図17では、液晶表示装置1を透過型のプロ
ジェクターに用いた例を示したが、液晶表示装置1は反射型のプロジェクターに用いられ
てもよい。この場合、液晶パネル100は反射型の液晶パネルである。
The light valves 100R, 100G, and 100B include a dichroic mirror 2
Since light corresponding to each of R color, G color, and B color is incident by 108, there is no need to provide a color filter. In addition, the transmission images of the light valves 100R and 100B are projected after being reflected by the dichroic prism 2112, whereas the light valve 100G
The transmitted image is projected as it is. Accordingly, the horizontal scanning direction by the light valves 100R and 100B is opposite to the horizontal scanning direction by the light valve 100G, and an image in which left and right are reversed is displayed. FIG. 17 shows an example in which the liquid crystal display device 1 is used for a transmissive projector, but the liquid crystal display device 1 may be used for a reflective projector. In this case, the liquid crystal panel 100 is a reflective liquid crystal panel.

液晶表示装置1が用いられる電子機器としては、プロジェクター2100の他にも、テ
レビジョンや、ビューファインダー型・モニタ直視型のビデオテープレコーダー、カーナ
ビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーシ
ョン、テレビ電話、POS端末、デジタルスチルカメラ、携帯電話機、タッチパネルを備
えた機器等などが挙げられる。
In addition to the projector 2100, the electronic apparatus using the liquid crystal display device 1 is a television, a viewfinder type / monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a workstation. Video phones, POS terminals, digital still cameras, mobile phones, devices equipped with touch panels, and the like.

3−6.他の変形例
映像処理回路30により処理フローの具体例は、実施形態で説明したものに限定されな
い。例えば、実施形態においては、検出されたリスク境界が所定の条件を満たすか否かに
よって、データ書き換えの処理を分岐させた。しかし、リスク境界による条件分岐は行わ
れなくてもよい。例えば、図7のフローにおいて、ステップS102およびS106は省
略されてもよい。
3-6. Other Modifications A specific example of the processing flow by the video processing circuit 30 is not limited to that described in the embodiment. For example, in the embodiment, the data rewriting process is branched depending on whether or not the detected risk boundary satisfies a predetermined condition. However, conditional branching due to risk boundaries may not be performed. For example, steps S102 and S106 may be omitted in the flow of FIG.

液晶パネル100の構成は実施形態で説明したものに限定されない。2次元的に配置さ
れた画素を有するものであれば、どのような構成であってもよい。例えば、電気光学素子
は液晶素子120に限定されない。有機EL(Electro Luminescence)素子等、液晶素子
以外の電気光学素子が用いられてもよい。また、画素111の等価回路は、図2で説明し
たものに限定されない。外部からの信号によって階調を制御できるものであれば、どのよ
うな構成の画素回路が用いられてもよい。例えば、スイッチング手段はnチャネル型のT
FTに限定されない。pチャネル型のTFTが用いられてもよいし、トランスミッション
ゲート回路が用いられてもよい。
The configuration of the liquid crystal panel 100 is not limited to that described in the embodiment. Any configuration may be used as long as it has pixels arranged two-dimensionally. For example, the electro-optical element is not limited to the liquid crystal element 120. Electro-optical elements other than liquid crystal elements such as organic EL (Electro Luminescence) elements may be used. Further, the equivalent circuit of the pixel 111 is not limited to that described with reference to FIG. A pixel circuit having any configuration may be used as long as the gradation can be controlled by an external signal. For example, the switching means is an n-channel type T
It is not limited to FT. A p-channel TFT may be used, or a transmission gate circuit may be used.

実施形態では、液晶パネル100がノーマリーブラックモードで動作する例を説明した
が、液晶パネル100はノーマリーホワイトモードで動作するものであってもよい。ノー
マリーホワイトモードの場合、実施形態における白画素と黒画素とをそれぞれ逆に読み替
えればよい。例えば、ノーマリーホワイトモードにおいて動画ドメインが発生しやすいの
は、白画素から黒画素に変化する画素である。
In the embodiment, the example in which the liquid crystal panel 100 operates in the normally black mode has been described, but the liquid crystal panel 100 may operate in the normally white mode. In the normally white mode, the white pixel and the black pixel in the embodiment may be read in reverse. For example, a moving image domain is likely to occur in a normally white mode for a pixel that changes from a white pixel to a black pixel.

1…液晶表示装置、10…制御回路、20…走査制御回路、30…映像処理回路、31…
遅延回路、32…境界検出部、33…変換部、34…出力部、35…フレームメモリー、
36…フレームメモリー、37…フレームメモリー、38…VRAM、100…液晶パネ
ル、101…表示領域、105…液晶層、108…コモン電極、111…画素、112…
走査線、114…データ線、115…容量線、116…TFT、118…画素電極、12
0…液晶素子、125…容量素子、130…走査線駆動回路、140…データ線駆動回路
、2100…プロジェクター、2102…ランプユニット、2106…ミラー、2108
…ダイクロイックミラー、2112…ダイクロイックプリズム、2114…投射レンズ群
、2120…スクリーン、2121…リレーレンズ系、2122…入射レンズ、2123
…リレーレンズ、2124…出射レンズ
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device, 10 ... Control circuit, 20 ... Scanning control circuit, 30 ... Image processing circuit, 31 ...
Delay circuit 32 ... Boundary detection unit 33 ... Conversion unit 34 ... Output unit 35 ... Frame memory
36 ... Frame memory, 37 ... Frame memory, 38 ... VRAM, 100 ... Liquid crystal panel, 101 ... Display area, 105 ... Liquid crystal layer, 108 ... Common electrode, 111 ... Pixel, 112 ...
Scanning line 114... Data line 115. Capacity line 116 116 TFT 118 pixel electrode 12
DESCRIPTION OF SYMBOLS 0 ... Liquid crystal element, 125 ... Capacitance element, 130 ... Scan line drive circuit, 140 ... Data line drive circuit, 2100 ... Projector, 2102 ... Lamp unit, 2106 ... Mirror, 2108
... Dichroic mirror, 2112 ... Dichroic prism, 2114 ... Projection lens group, 2120 ... Screen, 2121 ... Relay lens system, 2122 ... Incident lens, 2123
... Relay lens, 2124 ... Exit lens

Claims (6)

第1方向および第2方向に2次元的に配置された複数の画素の階調値を含み、フレーム
に区分された映像を示す映像信号から、前記第1方向に隣接する2つの画素の階調値の差
がしきい値以上であり、連続する2つのフレームで1画素分、前記第1方向に移動した境
界を検出する検出手段と、
前記検出手段によって検出された境界が前記第2方向に連続する第1境界および第2境
界を含む場合、前記第1境界および前記第2境界が、連続する3つのフレームで少なくと
も2画素分、前記第1方向に移動し、前記第1境界が移動するフレームと前記第2境界が
移動するフレームとが異なるように、前記映像信号を変換する変換手段と、
前記複数の画素に印加する電圧を制御するための信号を、前記変換手段により変換され
た映像信号に応じて出力する出力手段と
を有する制御装置。
The gradation of two pixels adjacent to each other in the first direction from a video signal including a gradation value of a plurality of pixels arranged two-dimensionally in the first direction and the second direction and indicating an image divided into frames. Detecting means for detecting a boundary whose value difference is equal to or greater than a threshold and moved in the first direction by one pixel in two consecutive frames;
When the boundary detected by the detection means includes a first boundary and a second boundary that are continuous in the second direction, the first boundary and the second boundary are equivalent to at least two pixels in three consecutive frames, Conversion means for moving in the first direction and converting the video signal so that a frame in which the first boundary moves and a frame in which the second boundary moves are different;
A control device comprising: an output unit that outputs a signal for controlling a voltage applied to the plurality of pixels in accordance with the video signal converted by the conversion unit.
前記変換手段は、前記第1境界が移動するフレームにおいて、移動した前記第1境界が
通り過ぎた画素の階調値を、前記第1境界の両隣りの2つ画素の階調値の中間階調に、前
記第2境界が移動するフレームにおいて、移動した前記第2境界が通り過ぎた画素の階調
値を、前記第2境界の両隣りの2つ画素の階調値の中間階調に、それぞれ変換する
ことを特徴とする請求項1に記載の制御装置。
In the frame in which the first boundary moves, the conversion unit converts a gradation value of a pixel that has passed the moved first boundary into an intermediate gradation of gradation values of two pixels adjacent to the first boundary. Further, in the frame in which the second boundary moves, the gradation value of the pixel that has passed the second boundary is changed to the intermediate gradation of the gradation values of the two pixels adjacent to the second boundary, respectively. The control device according to claim 1, wherein conversion is performed.
前記変換手段は、前記第1境界が移動するフレームと前記第2境界が移動するフレーム
とを2フレーム毎に切り替える
ことを特徴とする請求項1または2に記載の制御装置。
The control device according to claim 1, wherein the conversion unit switches a frame in which the first boundary moves and a frame in which the second boundary moves every two frames.
前記映像信号のうち、第kフレームのデータが処理されるときに第(k−1)フレーム
のデータを記憶する第1記憶手段と、
前記映像信号の第(k−2)フレームにおける前記境界の特定に用いられるデータを記
憶する第2記憶手段と
を有し、
前記変換手段は、前記第1境界が移動するフレームにおいては、前記第1境界の両隣り
の2つの画素を含み前記第2境界の両隣りの2つの画素を含まない画素群のデータを、前
記第1記憶手段に記憶されているデータに置き換え、
前記第2境界が移動するフレームにおいては、前記第2境界の両隣りの2つの画素を含
み前記第1境界の両隣りの2つの画素を含まない画素群のデータを、第kフレームのデー
タに置き換える
ことを特徴とする請求項1または2に記載の制御装置。
First storage means for storing (k−1) th frame data when the kth frame data is processed among the video signals;
Second storage means for storing data used for specifying the boundary in the (k-2) th frame of the video signal;
In the frame in which the first boundary moves, the conversion unit includes data of a pixel group including two pixels on both sides of the first boundary and not including two pixels on both sides of the second boundary. Replacing the data stored in the first storage means,
In the frame in which the second boundary moves, the data of the pixel group including the two pixels on both sides of the second boundary and not including the two pixels on both sides of the first boundary is used as the data of the kth frame. The control device according to claim 1, wherein the control device is replaced.
請求項1ないし4のいずれか一項に記載の制御装置と、
前記電気光学素子と
を有する電気光学装置。
A control device according to any one of claims 1 to 4,
An electro-optical device having the electro-optical element.
請求項5に記載の電気光学装置を有する電子機器。   An electronic apparatus comprising the electro-optical device according to claim 5.
JP2011137076A 2011-06-21 2011-06-21 Control device, electric optical device and electronic apparatus Withdrawn JP2013003493A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011137076A JP2013003493A (en) 2011-06-21 2011-06-21 Control device, electric optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011137076A JP2013003493A (en) 2011-06-21 2011-06-21 Control device, electric optical device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2013003493A true JP2013003493A (en) 2013-01-07

Family

ID=47672101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011137076A Withdrawn JP2013003493A (en) 2011-06-21 2011-06-21 Control device, electric optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2013003493A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014149426A (en) * 2013-02-01 2014-08-21 Seiko Epson Corp Video processing circuit, video processing method and electronic equipment

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014149426A (en) * 2013-02-01 2014-08-21 Seiko Epson Corp Video processing circuit, video processing method and electronic equipment

Similar Documents

Publication Publication Date Title
JP5487585B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP5381807B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
JP5370169B2 (en) VIDEO PROCESSING CIRCUIT, ITS PROCESSING METHOD, LIQUID CRYSTAL DISPLAY DEVICE, AND ELECTRONIC DEVICE
US8497829B2 (en) Video processing circuit, liquid crystal display device, electronic apparatus, and video processing method
JP5023725B2 (en) Electro-optical device, driving method, and electronic apparatus
JP6488651B2 (en) Electro-optical device, control method of electro-optical device, and electronic apparatus
JP4400593B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP5217734B2 (en) Electro-optical device, driving method, and electronic apparatus
JP6078965B2 (en) Video processing circuit, video processing method, and electronic device
JP5407434B2 (en) Liquid crystal display device, driving method, and electronic apparatus
US7855704B2 (en) Liquid crystal device, control circuit therefor, and electronic apparatus
JP6233047B2 (en) Image processing circuit, image processing method, electro-optical device, and electronic apparatus
JP6078946B2 (en) Electro-optical device and electronic apparatus
JP6083111B2 (en) Video processing circuit, video processing method, liquid crystal display device, and electronic apparatus
JP5370021B2 (en) Liquid crystal display device, driving method, and electronic apparatus
JP2008216425A (en) Electrooptical device, driving method, and electronic equipment
JP5023740B2 (en) Electro-optical device, data signal supply circuit, supply method, and electronic apparatus
JP2014170096A (en) Drive control device, electrooptical device, electronic device, and drive control method
JP2013003493A (en) Control device, electric optical device and electronic apparatus
JP2010026281A (en) Electrooptical apparatus, driving method and electronic device
JP6357789B2 (en) Electro-optical device and driving method of electro-optical device
JP5510580B2 (en) Signal processing device, signal processing method, liquid crystal display device, and electronic apparatus
JP6191150B2 (en) Video processing circuit, video processing method, and electronic device
JP2013156645A (en) Electro-optic device, controller of electro-optic device, and electronic equipment
JP2009216806A (en) Drive circuit for electro-optical device, driving method, electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902