JP2012220632A - Electro-optical device, control method of electro-optical device and electronic apparatus - Google Patents

Electro-optical device, control method of electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP2012220632A
JP2012220632A JP2011084628A JP2011084628A JP2012220632A JP 2012220632 A JP2012220632 A JP 2012220632A JP 2011084628 A JP2011084628 A JP 2011084628A JP 2011084628 A JP2011084628 A JP 2011084628A JP 2012220632 A JP2012220632 A JP 2012220632A
Authority
JP
Japan
Prior art keywords
voltage
pixel
signal
difference
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011084628A
Other languages
Japanese (ja)
Inventor
Hitoshi Sasaki
仁 佐々木
Kazuhisa Mizusako
和久 水迫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011084628A priority Critical patent/JP2012220632A/en
Publication of JP2012220632A publication Critical patent/JP2012220632A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PROBLEM TO BE SOLVED: To make it possible to suppress an occurrence of a flicker even if an image for adjustment is not displayed.SOLUTION: An optical sensor 71 detects brightness of a display panel 10. A control circuit 52 detects the brightness of the display panel 10 from a signal S1 output from the optical sensor 71 and obtains a difference between an effective voltage when a pixel holds a positive polarity voltage and an effective voltage when the pixel holds a negative polarity voltage from a signal obtained by cutting a DC component of the signal S1 by a capacitor 72. The control circuit 52 controls a voltage applied to a counter electrode such that the difference between the effective voltages becomes smaller when the difference between the effective voltages becomes equal to or larger than a threshold value.

Description

本発明は、電気光学装置におけるフリッカーの発生を抑える技術に関する。   The present invention relates to a technique for suppressing the occurrence of flicker in an electro-optical device.

液晶表示装置に用いられる液晶素子は、2つの電極で液晶を挟持する構成となっているが、直流成分が印加されると液晶が劣化してしまう。このため、液晶表示装置では、液晶素子を交流駆動するのが一般的である。ただし、交流駆動するだけでは、液晶に直流成分が印加される場合がある。具体的には、液晶表示装置においては、液晶層を挟む画素電極基板と、共通電極基板は物理的な構造が異なっており、共通電極から見て高位である正極性電圧が印加された場合と、共通電極から見て低位である負極性電圧が印加された場合とで、電極と配向膜との界面や配向膜と液晶層などの界面における抵抗値が異なってしまう。これにより、液晶表示装置においては、正極性電圧の印加時と負極性電圧の印加時とで液晶層への実効電圧が等しくても電流量が異なることとなり、電荷の移動量に非対象性が生じる。また、この電流量の非対称性により、液晶内部の電荷に偏りが生じ、電荷の偏りによって内部電界が発生する。この内部電界の影響により、実際に液晶層に印加される電圧は駆動電圧の極性によって非対称となり、液晶層に直流電圧成分が印加される。   A liquid crystal element used in a liquid crystal display device has a structure in which a liquid crystal is sandwiched between two electrodes. However, when a direct current component is applied, the liquid crystal deteriorates. For this reason, in a liquid crystal display device, the liquid crystal element is generally AC driven. However, a DC component may be applied to the liquid crystal only by AC driving. Specifically, in the liquid crystal display device, the pixel electrode substrate sandwiching the liquid crystal layer and the common electrode substrate have different physical structures, and a positive voltage that is higher than the common electrode is applied. The resistance value at the interface between the electrode and the alignment film or at the interface between the alignment film and the liquid crystal layer differs depending on the case where a negative polarity voltage that is low when viewed from the common electrode is applied. As a result, in the liquid crystal display device, the current amount is different between the application of the positive voltage and the application of the negative voltage even if the effective voltage to the liquid crystal layer is the same, and the amount of charge transfer is non-targeted. Arise. In addition, due to the asymmetry of the current amount, the electric charge in the liquid crystal is biased, and an internal electric field is generated by the bias of the charge. Due to the influence of the internal electric field, the voltage actually applied to the liquid crystal layer becomes asymmetric depending on the polarity of the drive voltage, and a DC voltage component is applied to the liquid crystal layer.

液晶層にこの直流成分が印加されるとフリッカーが生じることとなるため、フリッカーを抑えるために共通電極の電圧を調整する技術がある。例えば特許文献1に開示されている液晶表示装置は、液晶素子に正極性電圧を印加した時の輝度と負極性電圧を印加した時の輝度との差に基づいて共通電極の電圧を調整する。   When this direct current component is applied to the liquid crystal layer, flicker occurs. Therefore, there is a technique for adjusting the voltage of the common electrode in order to suppress flicker. For example, the liquid crystal display device disclosed in Patent Document 1 adjusts the voltage of the common electrode based on the difference between the luminance when a positive voltage is applied to the liquid crystal element and the luminance when a negative voltage is applied.

特開2010−197928号公報JP 2010-197928 A

特許文献1に開示された液晶表示装置は、入力される画像が表示されるアクティブエリアの外側に光センサーを備えた画素を備えており、共通電極の電圧を調整する際には調整用の画像を光センサーを備える画素に表示させ、光センサーで画素の輝度を検出する。しかし、このような構成であると、光センサーを備えた液晶素子をアクティブエリアとは別に設けることとなり、装置の構造が複雑になる。また、アクティブエリアの表示とは別に調整用の画像を表示する必要がある。   The liquid crystal display device disclosed in Patent Document 1 includes a pixel including a photosensor outside an active area where an input image is displayed, and an image for adjustment when adjusting the voltage of the common electrode. Is displayed on a pixel including an optical sensor, and the luminance of the pixel is detected by the optical sensor. However, with such a configuration, a liquid crystal element including an optical sensor is provided separately from the active area, and the structure of the device becomes complicated. Further, it is necessary to display an adjustment image separately from the display of the active area.

本発明は、上述した事情に鑑みてなされたもので、その目的の1つは、調整用の画像を表示しなくともフリッカーの発生を抑えられるようにすることにある。   The present invention has been made in view of the above-described circumstances, and one of its purposes is to make it possible to suppress the occurrence of flicker without displaying an adjustment image.

上記目的を達成するために、本発明に係る電気光学装置は、複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素を備えた表示領域を有し、該画素は、前記データ信号が印加される画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に電気光学材料を狭持する電気光学装置であって、前記画素の階調に応じた電圧であって所定の電位を基準として高位である正極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する正極性フィールドと、前記画素の階調に応じた電圧であって所定の電位を基準として低位である負極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する負極性フィールドのそれぞれにおいて、前記複数の走査線を所定の順番で選択する走査線駆動回路と、前記正極性フィールドで一の走査線が選択された場合に、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記負極性フィールドで前記一の走査線が選択された場合に、前記一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給するデータ線駆動回路と、前記表示領域の明るさを検知して該明るさを表す信号を生成し、当該信号の直流成分を表す第1信号と、当該信号の交流成分を表す第2信号を生成する検出回路と、前記検出回路が生成した第2信号の波形の波高が、前記検出回路が生成した第1信号に応じて定まる閾値以上である場合、当該波高が当該閾値未満となるように前記画素に対して前記正極性フィールドで印加される電圧の実効電圧と、前記負極性フィールドで印加される電圧の実効電圧との差を制御する制御回路を備えることを特徴とする。
本発明によれば、正極性フィールドで印加される電圧の実効電圧と負極性フィールドで印加される電圧の実効電圧との差に応じて変化する表示領域の明るさから、正極性フィールドで印加される電圧の実効電圧と負極性フィールドで印加される電圧の実効電圧との差が検知される。また、実効電圧の差が閾値未満となるように正極性フィールドで印加される電圧の実効電圧と、前記負極性フィールドで印加される電圧の実効電圧との差が調整されるので、調整の為だけに使用する画像を表示領域に表示しなくともフリッカーの発生を抑えることができる。
In order to achieve the above object, the electro-optical device according to the present invention is provided corresponding to the intersection of a plurality of scanning lines and a plurality of data lines, respectively, and when each of the scanning lines is selected, A display region having a pixel having a gradation corresponding to a voltage of a data signal supplied to the data line, the pixel being opposite to the pixel electrode to which the data signal is applied; An electro-optical device in which an electro-optical material is sandwiched between an electrode and the pixel electrode and the counter electrode, the positive electrode being a voltage corresponding to the gradation of the pixel and having a high level based on a predetermined potential A positive polarity field that supplies a positive voltage to the data line corresponding to the pixel as the data signal, and a negative polarity voltage that is a voltage corresponding to the gray level of the pixel and is lower than a predetermined potential. The pixel as a data signal In each of the negative polarity fields supplied to the corresponding data lines, the scanning line driving circuit that selects the plurality of scanning lines in a predetermined order, and one scanning line in the positive polarity field are selected. When a voltage corresponding to the gradation of the pixel is supplied to the data line corresponding to the pixel as the data signal, and the one scanning line is selected in the negative polarity field. A data line driving circuit for supplying a voltage corresponding to a gradation of the pixel to the data line corresponding to the pixel as a data signal for the pixel located on the one scanning line; and brightness of the display area Is detected to generate a signal representing the brightness, a first signal representing the direct current component of the signal, a second signal representing the alternating current component of the signal, and a first circuit generated by the detection circuit 2 signals When the wave height of the waveform is equal to or greater than a threshold value determined according to the first signal generated by the detection circuit, the effective voltage applied to the pixel in the positive polarity field so that the wave height is less than the threshold value. A control circuit for controlling a difference between a voltage and an effective voltage of the voltage applied in the negative polarity field is provided.
According to the present invention, since the brightness of the display area that changes in accordance with the difference between the effective voltage of the voltage applied in the positive polarity field and the effective voltage of the voltage applied in the negative polarity field, it is applied in the positive polarity field. The difference between the effective voltage of the first voltage and the effective voltage of the voltage applied in the negative field is detected. In addition, since the difference between the effective voltage of the voltage applied in the positive polarity field and the effective voltage of the voltage applied in the negative polarity field is adjusted so that the difference in effective voltage is less than the threshold value, The occurrence of flicker can be suppressed without displaying an image used only for display in the display area.

本発明においては、前記制御回路は、前記第1信号に応じて定まる前記閾値を少なくとも3つ有し、前記第1信号の値が予め定められた第1設定値未満である場合には、前記閾値を第1閾値とし、前記第1信号の値が前記第1設定値より大きい予め定められた第2設定値未満であり且つ前記第1設定値以上である場合には、前記閾値を前記第1閾値より大きい第3閾値とし、前記第1信号の値が前記第2設定値以上である場合には、前記閾値を前記第1閾値より大きく且つ前記第3閾値より小さい第2閾値とする構成としてもよい。
この構成によれば、表示領域の明るさに応じてより適切に閾値を定めることが可能となり、実効電圧の差が閾値未満となるように正極性フィールドで印加される電圧の実効電圧と、負極性フィールドで印加される電圧の実効電圧との差を調整してフリッカーの発生を抑えることができる。
In the present invention, the control circuit has at least three threshold values determined according to the first signal, and when the value of the first signal is less than a predetermined first set value, When the threshold value is a first threshold value, and the value of the first signal is less than a predetermined second set value greater than the first set value and greater than or equal to the first set value, the threshold is set to the first threshold value. A third threshold value that is greater than one threshold value, and when the value of the first signal is greater than or equal to the second set value, the threshold value is a second threshold value that is greater than the first threshold value and smaller than the third threshold value. It is good.
According to this configuration, it is possible to determine the threshold more appropriately according to the brightness of the display area, and the effective voltage of the voltage applied in the positive polarity field so that the difference in effective voltage is less than the threshold, and the negative electrode The occurrence of flicker can be suppressed by adjusting the difference between the voltage applied in the sex field and the effective voltage.

本発明においては、前記制御回路は、前記第2信号の波高および前記第1信号から前記閾値を定める構成としてもよい。
この構成によれば、より適切に閾値を定めることが可能となり、実効電圧の差が閾値未満となるように正極性フィールドで印加される電圧の実効電圧と、負極性フィールドで印加される電圧の実効電圧との差を調整してフリッカーの発生を抑えることができる。
In the present invention, the control circuit may be configured to determine the threshold value from the wave height of the second signal and the first signal.
According to this configuration, the threshold value can be determined more appropriately, and the effective voltage of the voltage applied in the positive field and the voltage applied in the negative field so that the difference in effective voltage is less than the threshold value. The occurrence of flicker can be suppressed by adjusting the difference from the effective voltage.

また本発明においては、前記制御回路は、前記対向電極に印加される電圧を制御することにより、前記画素に対して前記正極性フィールドで印加される電圧の実効電圧と、前記負極性フィールドで印加される電圧の実効電圧との差を制御する構成としてもよい。
この構成によれば、対向電極の電位を調整することにより、正極性フィールドで印加される電圧の実効電圧と、負極性フィールドで印加される電圧の実効電圧との差が調整され、フリッカーの発生を抑えることができる。
In the present invention, the control circuit controls the voltage applied to the counter electrode, whereby the effective voltage of the voltage applied to the pixel in the positive field and the negative field are applied. The difference between the effective voltage and the effective voltage may be controlled.
According to this configuration, by adjusting the potential of the counter electrode, the difference between the effective voltage of the voltage applied in the positive field and the effective voltage of the voltage applied in the negative field is adjusted, and flicker occurs. Can be suppressed.

また本発明においては、前記制御回路は、前記正極性の電圧の印加時間と前記負極性の電圧の印加時間の比を制御することにより、前記画素に対して前記正極性フィールドで印加される電圧の実効電圧と、前記負極性フィールドで印加される電圧の実効電圧との差を制御する構成としてもよい。
この構成によれば、印加時間の比を調整することにより、正極性フィールドで印加される電圧の実効電圧と、負極性フィールドで印加される電圧の実効電圧との差が調整され、フリッカーの発生を抑えることができる。
In the present invention, the control circuit controls the ratio of the positive voltage application time and the negative voltage application time to control the voltage applied to the pixel in the positive field. The difference between the effective voltage and the effective voltage of the voltage applied in the negative field may be controlled.
According to this configuration, the difference between the effective voltage of the voltage applied in the positive polarity field and the effective voltage of the voltage applied in the negative polarity field is adjusted by adjusting the ratio of the application time, and flicker occurs. Can be suppressed.

また本発明においては、前記制御回路は、前記対向電極に印加される電圧と、前記正極性の電圧の印加時間と前記負極性の電圧の印加時間の比を制御することにより、前記画素に対して前記正極性フィールドで印加される電圧の実効電圧と、前記負極性フィールドで印加される電圧の実効電圧との差を制御する構成としてもよい。
この構成によれば、対向電極の電位と印加時間比を調整することにより、正極性フィールドで印加される電圧の実効電圧と、負極性フィールドで印加される電圧の実効電圧との差が調整され、フリッカーの発生を抑えることができる。
In the present invention, the control circuit controls the ratio of the voltage applied to the counter electrode, the application time of the positive voltage, and the application time of the negative voltage to the pixel. The difference between the effective voltage applied in the positive field and the effective voltage applied in the negative field may be controlled.
According to this configuration, the difference between the effective voltage of the voltage applied in the positive polarity field and the effective voltage of the voltage applied in the negative polarity field is adjusted by adjusting the potential of the counter electrode and the application time ratio. The occurrence of flicker can be suppressed.

なお、本発明は、電気光学装置のみならず、電気光学装置の制御方法としても、当該電気光学装置を有する電子機器としても概念することが可能である。   The present invention can be conceptualized not only as an electro-optical device but also as a control method of the electro-optical device and an electronic apparatus having the electro-optical device.

電気光学装置1の構成を示すブロック図。1 is a block diagram showing a configuration of an electro-optical device 1. FIG. 電気光学装置1の表示パネル10の構成を示した図。FIG. 3 is a diagram illustrating a configuration of a display panel 10 of the electro-optical device 1. 表示パネル10における画素110の構成を示した図。FIG. 3 shows a configuration of a pixel 110 in the display panel 10. 走査線駆動回路130の動作を示す図。FIG. 6 shows an operation of a scanning line driving circuit 130. 表示パネル10におけるデータ信号の電圧波形例を示す図。FIG. 4 is a diagram showing an example of a voltage waveform of a data signal in the display panel 10. 表示パネル10におけるデータ信号の電圧波形例を示す図。FIG. 4 is a diagram showing an example of a voltage waveform of a data signal in the display panel 10. 表示領域における画素の書き込みの推移を示す図。The figure which shows transition of the writing of the pixel in a display area. 表示パネル10の特性を示した図。FIG. 4 is a diagram illustrating characteristics of the display panel 10. 液晶への印加電圧と透過率との関係を示した図。The figure which showed the relationship between the voltage applied to a liquid crystal, and the transmittance | permeability. 表示パネル10の明るさと電圧差ACとの関係を示した図。The figure which showed the relationship between the brightness of the display panel 10, and voltage difference AC. 表示パネル10の明るさと電圧DC、電圧差ACとの関係を示した図。The figure which showed the relationship between the brightness of the display panel 10, voltage DC, and voltage difference AC. 制御回路52の処理の流れを示すフローチャート。5 is a flowchart showing the flow of processing of a control circuit 52. 走査線駆動回路130の動作を示す図。FIG. 6 shows an operation of a scanning line driving circuit 130. 表示領域における画素の書き込みの推移を示す図。The figure which shows transition of the writing of the pixel in a display area. 走査線駆動回路130の動作を示す図。FIG. 6 shows an operation of a scanning line driving circuit 130. 表示領域における画素の書き込みの推移を示す図。The figure which shows transition of the writing of the pixel in a display area. 制御回路52の処理の流れを示すフローチャート。5 is a flowchart showing the flow of processing of a control circuit 52. 制御回路52の処理の流れを示すフローチャート。5 is a flowchart showing the flow of processing of a control circuit 52. 実施形態に係る電気光学装置を用いたプロジェクターの構成を示す図。FIG. 3 is a diagram illustrating a configuration of a projector using the electro-optical device according to the embodiment.

[第1実施形態]
図1は、本発明の第1実施形態に係る電気光学装置1の構成を示したブロック図である。図1に示したように、電気光学装置1は、表示パネル10と処理回路50と検出回路70とに大別される。このうち、表示パネル10の動作等を制御する回路モジュールである処理回路50は、制御回路52、表示データ処理回路54、および、D/A変換回路56を含み、例えばFPC(flexible printed circuit)基板によって表示パネル10に接続される。また、検出回路70は、光センサー71とコンデンサー72とA/D変換回路73を含む。なお、電気光学装置1は、液晶を用いて画像の表示を行う液晶装置の一例である。
[First Embodiment]
FIG. 1 is a block diagram showing a configuration of an electro-optical device 1 according to the first embodiment of the present invention. As shown in FIG. 1, the electro-optical device 1 is roughly divided into a display panel 10, a processing circuit 50, and a detection circuit 70. Among these, the processing circuit 50 which is a circuit module for controlling the operation of the display panel 10 includes a control circuit 52, a display data processing circuit 54, and a D / A conversion circuit 56, for example, an FPC (flexible printed circuit) substrate. Is connected to the display panel 10. The detection circuit 70 includes an optical sensor 71, a capacitor 72, and an A / D conversion circuit 73. The electro-optical device 1 is an example of a liquid crystal device that displays an image using liquid crystal.

制御回路52は、外部上位装置(図示省略)から供給される同期信号Vsyncに同期して表示パネル10を制御するための各種の制御信号を生成する。なお、これらの制御信号については適宜後述するものとする。また、制御回路52は、各種の制御信号を生成するとともに、表示データ処理回路54を制御する。   The control circuit 52 generates various control signals for controlling the display panel 10 in synchronization with a synchronization signal Vsync supplied from an external host device (not shown). These control signals will be described later as appropriate. The control circuit 52 generates various control signals and controls the display data processing circuit 54.

表示データ処理回路54は、外部上位装置から供給される表示データVideoを、制御回路52による制御にしたがって、一旦内部メモリ(図示省略)に記憶した後、表示パネル10の駆動に同期して読み出すものである。なお、表示データVideoは、表示パネル10における画素の階調を指定するデータであり、特に波形については図示しないが、周期16.7ミリ秒(周波数60Hz)で1フレーム分(表示パネル10の全画素分)を供給する。また、D/A変換回路56は、制御回路52による制御にしたがって、読み出された表示データを、アナログのデータ信号Vidに変換するものである。   The display data processing circuit 54 temporarily stores display data Video supplied from an external host device in an internal memory (not shown) under the control of the control circuit 52 and then reads it in synchronization with driving of the display panel 10. It is. Note that the display data Video is data that specifies the gradation of the pixels in the display panel 10, and the waveform is not particularly shown, but for one frame (period of 16.7 milliseconds (frequency 60 Hz)) (For pixel). The D / A conversion circuit 56 converts the read display data into an analog data signal Vid according to control by the control circuit 52.

次に、表示パネル10について説明する。図2は、表示パネル10の構成を示す図である。この図に示されるように、表示パネル10は、表示領域100の周辺に走査線駆動回路130およびデータ線駆動回路140を内蔵した周辺回路内蔵型となっている。表示領域100では、480行の走査線112が行(X)方向に延在するように設けられ、また、640列のデータ線114が列(Y)方向に延在するように、かつ、各走査線112と互いに電気的に絶縁を保つように設けられ、さらに、480行の走査線112と640列のデータ線114との交差に対応して、画素110がそれぞれ配列している。したがって、本実施形態では、表示領域100において画素110が縦480行×横640列でマトリクス状に配列することになるが、本発明をこの配列に限定する趣旨ではない。   Next, the display panel 10 will be described. FIG. 2 is a diagram illustrating a configuration of the display panel 10. As shown in this figure, the display panel 10 is a peripheral circuit built-in type in which a scanning line driving circuit 130 and a data line driving circuit 140 are built around the display region 100. In the display area 100, 480 scanning lines 112 are provided so as to extend in the row (X) direction, and 640 columns of data lines 114 are provided so as to extend in the column (Y) direction. The pixels 110 are arranged so as to be electrically insulated from the scanning lines 112 and correspond to the intersections of the scanning lines 112 of 480 rows and the data lines 114 of 640 columns. Accordingly, in the present embodiment, the pixels 110 are arranged in a matrix of 480 rows × 640 columns in the display region 100, but the present invention is not limited to this arrangement.

画素110の構成について図3を参照して説明する。図3は、i行及びこれと1行下で隣り合う(i+1)行と、j列及びこれと1列右で隣り合う(j+1)列との交差に対応する2×2の計4画素分の構成を示している。なお、i、(i+1)は、画素110が配列する行を一般的に示す場合の記号であって、この説明では、1以上480以下の整数である。また、j、(j+1)は、画素110が配列する列を一般的に示す場合の記号であって、1以上640以下の整数である。   The configuration of the pixel 110 will be described with reference to FIG. FIG. 3 shows a total of 4 pixels of 2 × 2 corresponding to the intersection of the i row and the (i + 1) row adjacent to the i row and the j column and the j column and the (j + 1) column adjacent to the right one column. The structure of is shown. Note that i and (i + 1) are symbols for generally indicating the row in which the pixels 110 are arranged, and are integers of 1 to 480 in this description. J and (j + 1) are symbols for generally indicating a column in which the pixels 110 are arranged, and are integers of 1 to 640.

図3に示されるように、各画素110は、nチャネル型のTFT116と液晶容量120とを含む。ここで、各画素110については互いに同一構成なので、i行j列に位置する画素で代表させて説明すると、当該i行j列の画素110におけるTFT116のゲート電極はi行目の走査線112に接続される一方、そのソース電極はj列目のデータ線114に接続され、そのドレイン電極は液晶容量120の一端である画素電極118に接続されている。また、液晶容量120の他端は、対向電極108に接続されている。この対向電極108は、全ての画素110にわたって共通であって、電圧LCcomが印加されている。   As shown in FIG. 3, each pixel 110 includes an n-channel TFT 116 and a liquid crystal capacitor 120. Here, since each pixel 110 has the same configuration, the gate electrode of the TFT 116 in the pixel 110 in the i row and j column will be described as the pixel in the i row and j column. On the other hand, the source electrode is connected to the data line 114 in the j-th column, and the drain electrode is connected to the pixel electrode 118 which is one end of the liquid crystal capacitor 120. The other end of the liquid crystal capacitor 120 is connected to the counter electrode 108. The counter electrode 108 is common to all the pixels 110 and is applied with the voltage LCcom.

この表示パネル10は、特に図示しないが、素子基板と対向基板との一対の基板が一定の間隙を保って貼り合わせられるとともに、この間隙に液晶が封止された構成となっている。このうち、素子基板には、走査線112や、データ線114、TFT116および画素電極118が走査線駆動回路130やデータ線駆動回路140とともに形成される一方、対向基板に対向電極108が形成されて、これらの電極形成面が互いに対向するように一定の間隙を保って貼り合わせられている。このため、本実施形態において液晶容量120は、画素電極118と対向電極108とが電気光学材料の一例である液晶105を挟持することによって構成されることになる。
なお、本実施形態では、液晶容量120において保持される電圧実効値がゼロに近ければ、液晶容量を通過する光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小の黒色表示になるノーマリーホワイトモードに設定されている。
Although not specifically shown, the display panel 10 has a configuration in which a pair of substrates of an element substrate and a counter substrate are bonded together with a certain gap therebetween, and liquid crystal is sealed in the gap. Among these, the scanning line 112, the data line 114, the TFT 116, and the pixel electrode 118 are formed on the element substrate together with the scanning line driving circuit 130 and the data line driving circuit 140, while the counter electrode 108 is formed on the counter substrate. These electrode forming surfaces are bonded together with a certain gap so as to face each other. Therefore, in this embodiment, the liquid crystal capacitor 120 is configured by sandwiching the liquid crystal 105, which is an example of an electro-optic material, between the pixel electrode 118 and the counter electrode 108.
In this embodiment, if the effective voltage value held in the liquid crystal capacitor 120 is close to zero, the transmittance of light passing through the liquid crystal capacitor is maximized to display white, while the effective voltage value increases. The normally white mode in which the amount of transmitted light decreases and finally the black display with the minimum transmittance is set.

この構成において、走査線112に選択電圧を印加し、TFT116をオン(導通)させるとともに、画素電極118に、データ線114およびオン状態のTFT116を介して、階調(明るさ)に応じた電圧のデータ信号を供給すると、選択電圧を印加した走査線112とデータ信号を供給したデータ線114との交差に対応する液晶容量120に、階調に応じた電圧実効値を保持させることができる。したがって、液晶容量120を透過する光は、画素毎に異ならせることが可能であり、これにより、表示領域100において画像が形成される。なお、形成された画像は、使用者に直視され、または、後述するプロジェクターのように拡大投射されて視認される。   In this configuration, a selection voltage is applied to the scanning line 112 to turn on the TFT 116, and the voltage corresponding to the gradation (brightness) is applied to the pixel electrode 118 via the data line 114 and the on-state TFT 116. When the data signal is supplied, the liquid crystal capacitor 120 corresponding to the intersection of the scanning line 112 to which the selection voltage is applied and the data line 114 to which the data signal is supplied can hold the effective voltage value corresponding to the gradation. Therefore, the light transmitted through the liquid crystal capacitor 120 can be different for each pixel, whereby an image is formed in the display region 100. The formed image is viewed directly by the user or enlarged and projected as in a projector described later.

なお、走査線112が非選択電圧になると、TFT116がオフ(非導通)状態となるが、このときのオフ抵抗が理想的に無限大とはならないので、液晶容量120に蓄積された電荷が少なからずリークする。このオフリークの影響を少なくするために、蓄積容量109が画素毎に形成されている。この蓄積容量109の一端は、画素電極118(TFT116のドレイン)に接続される一方、その他端は、全画素にわたって容量線107に共通接続されている。この容量線107は、時間的に一定の電位、例えば対向電極108と同じ電圧LCcomに保たれている。   Note that when the scanning line 112 becomes a non-selection voltage, the TFT 116 is turned off (non-conducting). However, since the off resistance at this time is not ideally infinite, the charge accumulated in the liquid crystal capacitor 120 is small. Leak. In order to reduce the influence of off-leakage, a storage capacitor 109 is formed for each pixel. One end of the storage capacitor 109 is connected to the pixel electrode 118 (the drain of the TFT 116), while the other end is commonly connected to the capacitor line 107 over all pixels. The capacitance line 107 is maintained at a constant potential, for example, the same voltage LCcom as the counter electrode 108.

走査線駆動回路130は、走査信号G1、G2、G3、・・・、G480を、それぞれ1、2、3、・・・、480行目の走査線112に供給するものである。ここで、走査線駆動回路130は、選択した走査線への走査信号を電圧Vddに相当するHレベルとし、それ以外の走査線への走査信号を非選択電圧(接地電位Gnd)に相当するLレベルとする。   The scanning line driving circuit 130 supplies scanning signals G1, G2, G3,..., G480 to the scanning lines 112 in the 1, 2, 3,. Here, the scanning line driving circuit 130 sets the scanning signal to the selected scanning line to the H level corresponding to the voltage Vdd, and the scanning signals to the other scanning lines to L corresponding to the non-selection voltage (ground potential Gnd). Level.

図4は、走査線駆動回路130により出力される走査信号G1〜G480を、スタートパルスDya、Dybとクロック信号Clyとの関係において示すタイミングチャートである。この図に示されるように、1フレームの期間において走査線112は、それぞれ2回選択される。ここで、フレームとは、1枚の画像を表示パネル10に表示させるのに要する期間をいうが、表示データVideoは、上述したように周期16.7ミリ秒で供給されるので、1フレームとは、この周期の16.7ミリ秒と一致する。
制御回路52は、デューティ比が50%のクロック信号Clyを、1フレームの期間にわたって走査線数に等しい480周期分出力する。なお、図4においては、クロック信号Clyの1周期分の期間をHと表記している。また、制御回路52は、クロック信号Clyの1周期分のパルス幅を有するスタートパルスDya、Dybを、それぞれクロック信号ClyがHレベルの立ち上がり時において、それぞれ次のように出力する。すなわち、制御回路52は、スタートパルスDyaを1フレームの期間の最初(すなわち第1フィールドの最初)に出力する一方、スタートパルスDybを、スタートパルスDybを出力してからクロック信号Clyの240周期分を出力した(すなわち、1フレームの半分期間が経過した)タイミングTで出力する。ただし、制御回路52は、後述するように、スタートパルスDybをタイミングTに対し、クロック信号Clyの周期を単位とした分だけ時間的に前方側または後方側に出力する場合がある。
FIG. 4 is a timing chart showing the scanning signals G1 to G480 output from the scanning line driving circuit 130 in relation to the start pulses Dya and Dyb and the clock signal Cly. As shown in the figure, each scanning line 112 is selected twice in one frame period. Here, the frame means a period required to display one image on the display panel 10, but the display data Video is supplied with a period of 16.7 milliseconds as described above. Corresponds to 16.7 milliseconds of this period.
The control circuit 52 outputs a clock signal Cly having a duty ratio of 50% for 480 periods equal to the number of scanning lines over a period of one frame. In FIG. 4, a period of one cycle of the clock signal Cly is denoted as H. The control circuit 52 outputs start pulses Dya and Dyb having a pulse width corresponding to one cycle of the clock signal Cly when the clock signal Cly rises to the H level as follows. That is, the control circuit 52 outputs the start pulse Dya at the beginning of one frame period (that is, at the beginning of the first field), while outputting the start pulse Dyb for 240 cycles of the clock signal Cly after outputting the start pulse Dyb. Is output at a timing T at which a half period of one frame has passed. However, as will be described later, the control circuit 52 may output the start pulse Dyb with respect to the timing T to the front side or the rear side in terms of time in units of the period of the clock signal Cly.

なお、1フレームの期間のうち、スタートパルスDyaが出力されてからスタートパルスDybが出力されるまでの期間を第1フィールドとし、スタートパルスDybが出力されてから次のスタートパルスDyaが出力されるまでの期間を第2フィールドとしている。
ここで、スタートパルスDya、Dybは交互に出力され、このうち、スタートパルスDyaは、1フレームの開始タイミング、すなわち16.7ミリ秒毎に出力される。このため、スタートパルスDyaを特定すると、必然的にスタートパルスDybも特定できるので、図1、図2等においては、特に両者を区別することなく、スタートパルスDyとして表記している場合がある。
The period from the start pulse Dya output until the start pulse Dyb is output is set as the first field in the period of one frame, and the next start pulse Dya is output after the start pulse Dyb is output. The period until is the second field.
Here, the start pulses Dya and Dyb are alternately output, and among these, the start pulse Dya is output at the start timing of one frame, that is, every 16.7 milliseconds. For this reason, when the start pulse Dya is specified, the start pulse Dyb is inevitably specified, and therefore, in FIG. 1, FIG. 2, etc., there is a case where they are described as the start pulse Dy without particularly distinguishing both.

走査線駆動回路130は、このようなスタートパルスDya、Dybおよびクロック信号Clyから、図4に示される走査信号G1〜G480を出力する。すなわち、走査線駆動回路130は、走査信号G1〜G480について、スタートパルスDyaが供給されると、クロック信号ClyがLレベルの期間において順次Hレベルとさせる一方、スタートパルスDybが供給されると、クロック信号ClyがHレベルの期間において順次Hレベルとさせる。
このため、スタートパルスDyaの供給によって走査線は、あるフレームの第1フィールドから第2フィールドまでにわたって画面下方向にむかって1、2、3、4、・・・、480行目の順番で、クロック信号Clyの半周期の期間をおいて選択される。
一方、スタートパルスDybの供給によって走査線は、あるフレームの第2フィールドから次フレームの第1フィールドまでにわたって画面下方向にむかって1、2、3、4、・・・、480行目の順番で、スタートパルスDyaの供給を契機とする選択の合間にて選択されることになる。
The scanning line driving circuit 130 outputs the scanning signals G1 to G480 shown in FIG. 4 from the start pulses Dya and Dyb and the clock signal Cly. That is, when the start pulse Dya is supplied to the scanning signals G1 to G480, the scanning line driving circuit 130 sequentially sets the clock signal Cly to the H level during the L level period, while when the start pulse Dyb is supplied. The clock signal Cly is sequentially set to the H level during the H level period.
For this reason, by supplying the start pulse Dya, the scanning line extends in the order of 1, 2, 3, 4,... The clock signal Cly is selected after a half cycle period.
On the other hand, when the start pulse Dyb is supplied, the scanning line moves from the second field of a certain frame to the first field of the next frame in the downward direction of the screen in the order of rows 1, 2, 3, 4,. Thus, it is selected between selections triggered by the supply of the start pulse Dya.

データ線駆動回路140は、サンプリング信号出力回路142と、各データ線114にそれぞれ対応して設けられたnチャネル型のTFT146とによって構成される。サンプリング信号出力回路142は、制御回路52による制御信号Ctrl-xにしたがって図5や図6に示されるように、いずれかの走査線112が選択され当該走査線に供給される走査信号がHレベルとなる期間に、順次排他的にHレベルとなるサンプリング信号S1、S2、S3、・・・、S640を、データ線114の各々に対応するように出力するものである。なお、制御信号Ctrl-xとは、実際にはスタートパルスやクロック信号であるが、本発明では直接関係しないので、説明を省略している。また、走査信号がHレベルとなる期間は、実際には図5や図6に示されるように、クロック信号Clyの半分周期の期間よりも若干狭められている。   The data line driving circuit 140 includes a sampling signal output circuit 142 and n-channel TFTs 146 provided corresponding to the data lines 114, respectively. As shown in FIGS. 5 and 6, the sampling signal output circuit 142 selects one of the scanning lines 112 according to the control signal Ctrl-x from the control circuit 52, and the scanning signal supplied to the scanning line is at the H level. In this period, sampling signals S1, S2, S3,..., S640 that sequentially become H level exclusively are output so as to correspond to each of the data lines 114. Note that the control signal Ctrl-x is actually a start pulse or a clock signal, but is not directly related to the present invention, so the description is omitted. Further, the period during which the scanning signal is at the H level is actually slightly narrower than the half-period period of the clock signal Cly, as shown in FIGS.

ところで、図1におけるD/A変換回路56は、走査線駆動回路130により選択された走査線112に位置する画素1行分の表示データVideoを、サンプリング信号出力回路142によるサンプリング信号S1〜S640の出力に合わせて次のような極性のデータ信号Vidに変換する。すなわち、D/A変換回路56は、クロック信号ClyがLレベルのときに選択された行に位置する画素のデータ信号Vidについては正極性に、クロック信号ClyがHレベルのときに選択された行に位置する画素のデータ信号Vidについては負極性に、それぞれ変換する。なお、正極性とは、画素電極118への印加電圧を対向電極108への印加電圧よりも高位側とする場合をいい、負極性とは、画素電極118への印加電圧を対向電極108への印加電圧よりも低位側とする場合をいう。   Meanwhile, the D / A conversion circuit 56 in FIG. 1 converts display data Video for one row of pixels located on the scanning line 112 selected by the scanning line driving circuit 130 into sampling signals S1 to S640 by the sampling signal output circuit 142. The data signal Vid having the following polarity is converted according to the output. In other words, the D / A conversion circuit 56 is positive for the data signal Vid of the pixel located in the selected row when the clock signal Cly is at the L level, and is selected when the clock signal Cly is at the H level. The data signal Vid of the pixel located at is converted into a negative polarity. Note that the positive polarity means that the voltage applied to the pixel electrode 118 is higher than the voltage applied to the counter electrode 108, and the negative polarity means that the voltage applied to the pixel electrode 118 is applied to the counter electrode 108. A case where the voltage is lower than the applied voltage.

次に、スタートパルスDybの出力タイミングについて説明する。制御回路52は、スタートパルスDybの出力タイミングを制御する。制御回路52は、スタートパルスDybの出力タイミングを指定するための値を格納するレジスターを有しており、レジスターに格納された値に応じてスタートパルスDybの出力タイミングを変更する。   Next, the output timing of the start pulse Dyb will be described. The control circuit 52 controls the output timing of the start pulse Dyb. The control circuit 52 has a register that stores a value for designating the output timing of the start pulse Dyb, and changes the output timing of the start pulse Dyb in accordance with the value stored in the register.

まず、制御回路52は、外部上位装置から供給される表示データVideoを、表示データ処理回路54の内部メモリに記憶させた後、表示パネル10においてある行の走査線を選択するとき、当該行の表示データを記憶速度の倍の速度で読み出すとともに、表示データの読み出しに合わせて、サンプリング信号S1〜S640が順番にHレベルとなるように、制御信号Ctrl-xを介してサンプリング信号出力回路142を制御する。なお、読み出された表示データは、D/A変換回路56によって、アナログのデータ信号Vidに変換される。   First, the control circuit 52 stores the display data Video supplied from the external host device in the internal memory of the display data processing circuit 54, and then selects a scanning line of a row on the display panel 10, and The display signal is read out at a speed twice the storage speed, and the sampling signal output circuit 142 is connected via the control signal Ctrl-x so that the sampling signals S1 to S640 sequentially become H level in accordance with the reading of the display data. Control. The read display data is converted into an analog data signal Vid by the D / A conversion circuit 56.

ここで、制御回路52は、レジスターに格納されている値が「0」であると、タイミングTにおいてスタートパルスDybを供給する。制御回路52は、タイミングTにおいてスタートパルスDybを供給する場合、第1フィールドにおいて、走査線112が241、1、242、2、243、3、・・・、480、240行目という順番で選択される。このため、制御回路52は、はじめに241行目の走査線112が選択されるように、走査線駆動回路130を制御する。また、制御回路52は、表示データ処理回路54に対し、メモリに記憶された241行目に相当する表示データVideoを倍速で読み出させ、D/A変換回路56に対し、負極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1〜S640がこの順番で排他的にHレベルとなるようにサンプリング信号出力回路142を制御する。サンプリング信号S1〜S640が順番にHレベルになると、TFT146が順番にオンして画像信号線171に供給されたデータ信号Vidが1〜640列目のデータ線114に順番にサンプリングされる。
一方、241行目の走査線112が選択されて走査信号G241がHレベルになると、241行目に位置する画素110におけるTFT116がすべてオンする。このため、データ線114にサンプリングされたデータ信号Vidの負極性電圧がそのまま画素電極118に印加される。このため、241行目であって1、2、3、4、・・・、639、640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた負極性電圧が書き込まれて、保持されることになる。
Here, the control circuit 52 supplies the start pulse Dyb at timing T when the value stored in the register is “0”. When supplying the start pulse Dyb at the timing T, the control circuit 52 selects the scanning lines 112 in the order of the 241, 241, 2, 243,..., 480, 240th rows in the first field. Is done. Therefore, the control circuit 52 controls the scanning line driving circuit 130 so that the scanning line 112 in the 241st row is selected first. Further, the control circuit 52 causes the display data processing circuit 54 to read the display data Video corresponding to the 241st row stored in the memory at double speed, and causes the D / A conversion circuit 56 to read the negative data signal. The sampling signal output circuit 142 is controlled so that the sampling signals S1 to S640 are exclusively set to the H level in this order in accordance with the reading. When the sampling signals S1 to S640 are sequentially set to the H level, the TFTs 146 are sequentially turned on, and the data signals Vid supplied to the image signal lines 171 are sequentially sampled on the data lines 114 in the 1st to 640th columns.
On the other hand, when the scanning line 112 in the 241st row is selected and the scanning signal G241 becomes the H level, all the TFTs 116 in the pixels 110 located in the 241st row are turned on. Therefore, the negative voltage of the data signal Vid sampled on the data line 114 is applied to the pixel electrode 118 as it is. For this reason, the liquid crystal capacitor 120 in the pixels of the 241st row and in the columns 1, 2, 3, 4,..., 639, 640 has a negative voltage corresponding to the gradation specified by the display data Video. Will be written and held.

次に、制御回路52は、1行目の走査線112が選択されるように、走査線駆動回路130を制御する。また、制御回路52は、表示データ処理回路54に対し、メモリに記憶された1行目に相当する表示データVideoを倍速で読み出させ、D/A変換回路56に対し、正極性のデータ信号Vidに変換するように制御するとともに、この読み出しに合わせて、サンプリング信号S1〜S640がこの順番で排他的にHレベルとなるようにサンプリング信号出力回路142を制御する。
1行目の走査線112が選択されて走査信号G1がHレベルになると、1行目に位置する画素110におけるTFT116がすべてオンし、これにより、データ線114にサンプリングされたデータ信号Vidの電圧が画素電極118に印加される。このため、1行目であって1〜640列の画素における液晶容量120には、表示データVideoで指定された階調に応じた正極性の電圧が書き込まれて、保持されることになる。
Next, the control circuit 52 controls the scanning line driving circuit 130 so that the scanning line 112 in the first row is selected. In addition, the control circuit 52 causes the display data processing circuit 54 to read the display data Video corresponding to the first row stored in the memory at double speed, and causes the D / A conversion circuit 56 to output a positive data signal. The sampling signal output circuit 142 is controlled so that the sampling signals S1 to S640 are exclusively set to the H level in this order in accordance with the reading.
When the scanning line 112 in the first row is selected and the scanning signal G1 becomes H level, all the TFTs 116 in the pixels 110 located in the first row are turned on, whereby the voltage of the data signal Vid sampled on the data line 114 is turned on. Is applied to the pixel electrode 118. Therefore, a positive voltage corresponding to the gradation specified by the display data Video is written and held in the liquid crystal capacitor 120 in the pixels in the first row and in the 1st to 640th columns.

以下、第1フィールドにおいては、同様な電圧書込の動作が、242、2、243、3、・・・、480、240行目という順番で実行される。これにより、1〜240行目の画素に対しては階調に応じた正極性電圧が書き込まれ、241〜480行目の画素に対しては階調に応じた負極性電圧が書き込まれて、それぞれ保持されることになる。
なお、タイミングTにおいてスタートパルスDybが供給される場合であれば、第2フィールドにおいて、走査線112が1、241、2、242、3、243、4、244、・・・、240、480行目という順番で選択されるともに、同一行における書込極性が反転される。このため、1〜240行目の画素に対しては階調に応じた負極性電圧が書き込まれ、241〜480行目の画素に対しては階調に応じた正極性電圧が書き込まれて、それぞれ保持されることになる。
Hereinafter, in the first field, the same voltage writing operation is performed in the order of the 242nd, 2nd, 24th, 3rd,..., 480th, and 240th rows. Thereby, a positive voltage corresponding to the gradation is written to the pixels in the first to 240th rows, and a negative voltage corresponding to the gradation is written to the pixels in the 241st to 480th rows. Each will be held.
If the start pulse Dyb is supplied at the timing T, the scanning lines 112 are 1, 241, 2, 242, 3, 243, 4, 244,..., 240, 480 rows in the second field. While being selected in the order of eyes, the writing polarity in the same row is inverted. Therefore, a negative voltage corresponding to the gradation is written to the pixels in the first to 240th rows, and a positive voltage corresponding to the gradation is written to the pixels in the 241st to 480th rows. Each will be held.

図5には、第1フィールドにおける(i+240)行目の走査線とi行目の走査線とが選択される期間におけるデータ信号Vidの電圧波形の一例が示されている。
この図において、電圧Vb(+)、Vb(-)は、それぞれ最低階調の黒色に相当する正極性、負極性電圧であり、基準電圧Vcを中心に対称の関係にある。基準電圧Vcは、データ信号Vidの振幅中心であり、電圧Vb(+)、Vb(-)の中間の電圧である。なお、本実施形態においては、特に説明のない限り、接地電位Gndを電圧の基準としている。表示データVideoで指定される階調値の十進値が「0」のときに最低階調の黒色を指定し、以後当該十進値が大きくなるにつれて明るい階調を指定する場合、本実施形態はノーマリーホワイトモードであるから、データ信号Vidの電圧は、正極性に変換する場合であれば、階調値が大きくなるにつれて電圧Vb(+)から低位側に振られた電圧となり、負極性に変換する場合であれば、電圧Vb(-)から高位側に振られた電圧となる。
FIG. 5 shows an example of a voltage waveform of the data signal Vid in a period in which the (i + 240) -th scanning line and the i-th scanning line in the first field are selected.
In this figure, voltages Vb (+) and Vb (−) are positive and negative voltages corresponding to the black of the lowest gradation, respectively, and have a symmetrical relationship with respect to the reference voltage Vc. The reference voltage Vc is the center of the amplitude of the data signal Vid and is an intermediate voltage between the voltages Vb (+) and Vb (−). In the present embodiment, the ground potential Gnd is used as a voltage reference unless otherwise specified. In the present embodiment, when the decimal value of the gradation value designated by the display data Video is “0”, black of the lowest gradation is designated, and thereafter, a bright gradation is designated as the decimal value increases. Is normally white mode, so if the voltage of the data signal Vid is converted to positive polarity, it becomes a voltage swung from the voltage Vb (+) to the lower side as the gradation value increases, and the negative polarity In the case of converting to V, the voltage is swung from the voltage Vb (−) to the higher side.

第1フィールドでは、i行目よりも先に(i+240)行目の走査線が選択されるので、走査信号G(i+240)がHレベルになる期間のうち、例えばサンプリング信号S1がHレベルになる期間に、データ信号Vidは、i行1列の画素の階調に応じた負極性電圧となり、以降、サンプリング信号の変化に合わせて、2、3、4、・・・、640列目の画素の階調に応じた負極性電圧に変化する。
続いて選択されるi行目では、正極性書込が指定されるので、走査信号GiがHレベルになる期間のうち、例えばサンプリング信号S1がHレベルになる期間に、データ信号Vidは、i行1列の画素の階調に応じた正極性電圧となり、以降、サンプリング信号の変化に合わせて、2、3、4、・・・、640列の画素の階調に応じた正極性電圧に変化する。
なお、第2フィールドでは、i行目よりも後に(i+240)行目の走査線が選択されるので、走査信号Giが先にHレベルになるとともに、書込極性が反転するので、データ信号Vidの電圧波形は図6に示される通りとなる。
図5および図6においてデータ信号Vidの電圧を示す縦スケールは、便宜的に他の信号における縦スケールよりも拡大してある。また、サンプリング信号S640がLレベルに変化してからサンプリング信号S1がHレベルに変化するまでの期間にわたって黒色に相当する電圧となっているが、その理由は、タイミングずれなどの理由により誤って画素に書き込まれても、表示に寄与させないためである。
In the first field, since the (i + 240) -th scanning line is selected before the i-th row, for example, the sampling signal S1 is at the H level during the period in which the scanning signal G (i + 240) is at the H level. During this period, the data signal Vid becomes a negative voltage corresponding to the gradation of the pixel in the i row and the first column, and the second, third, fourth,... It changes to a negative polarity voltage according to the gradation of the pixel.
In the i-th row that is subsequently selected, since positive polarity writing is designated, the data signal Vid is i during the period in which the scanning signal Gi is at the H level, for example, the period in which the sampling signal S1 is at the H level. It becomes a positive voltage according to the gradation of the pixel in the row 1 column, and thereafter, according to the change of the sampling signal, the positive voltage according to the gradation of the pixel in the 2, 3, 4,. Change.
In the second field, since the (i + 240) -th scanning line is selected after the i-th row, the scanning signal Gi first goes to the H level and the writing polarity is inverted, so that the data signal Vid The voltage waveform is as shown in FIG.
In FIG. 5 and FIG. 6, the vertical scale indicating the voltage of the data signal Vid is enlarged as compared with the vertical scales of other signals for convenience. In addition, the voltage corresponding to black is obtained during the period from when the sampling signal S640 changes to the L level to when the sampling signal S1 changes to the H level. This is because it does not contribute to the display even if it is written on.

次に図7は、スタートパルスDybがタイミングTで供給される場合において、各行の書込状態を連続するフレームにわたった時間経過とともに示す図である。この図に示されるように、本実施形態では、第1フィールドにおいて241、242、243、・・・、480行目の画素では負極性の書き込みがなされ、1、2、3、・・・、240行目の画素では正極性の書き込みがなされて、次の書き込みまで保持される。一方、第2フィールドにおいて1、2、3、・・・、240行目の画素では負極性の書き込みがなされ、241、242、243、・・・、480行目の画素では正極性の書き込みがなされて、同様に次の書き込みまで保持される。
レジスターの値が「0」であり、スタートパルスDybがタイミングTで供給される場合、第1および第2フィールドの期間は、クロック信号Clyの240周期分であるから、各画素において液晶容量120に正極性電圧が保持される期間と負極性電圧が保持される期間とは半分ずつとなる。
Next, FIG. 7 is a diagram showing the writing state of each row with the lapse of time over successive frames when the start pulse Dyb is supplied at the timing T. FIG. As shown in this figure, in the present embodiment, negative polarity writing is performed in the pixels of 241, 242, 243,..., 480th row in the first field, and 1, 2, 3,. In the pixel on the 240th row, positive writing is performed and held until the next writing. On the other hand, in the second field, negative-polarity writing is performed on the pixels in the first, second, third,..., 240th rows, and positive-polarity writing is performed on the pixels in the 241st, 24th, 242th,. In the same manner, it is held until the next writing.
When the value of the register is “0” and the start pulse Dyb is supplied at the timing T, the period of the first and second fields is 240 periods of the clock signal Cly. The period during which the positive voltage is held and the period during which the negative voltage is held are halved.

ところで、対向電極108に印加される電圧LCcomは、図5に示されるように、工場出荷時において、基準電圧Vcよりも低位側に設定される。これは、画素電極をTFTで駆動するアクティブマトリクス型の電気光学装置では、いわゆるプッシュダウンが発生することや、液晶容量のリークが正極性の電圧を保持する場合と負極性の電圧を保持する場合とで異なることなどによる。
仮に電圧LCcomを基準電圧Vcと一致させた場合、負極性書込による液晶容量120の電圧実効値が、正極性書込による実効値よりも若干大きくなってしまう(TFT116がnチャネルの場合)ので、この差が相殺されるような最適値に、電圧LCcomを基準電圧Vcよりも低位側にオフセットして設定しているのである。
Incidentally, as shown in FIG. 5, the voltage LCcom applied to the counter electrode 108 is set to a lower side than the reference voltage Vc at the time of factory shipment. This is because, in an active matrix electro-optical device in which the pixel electrode is driven by a TFT, so-called push-down occurs, or when the liquid crystal capacitance leak holds a positive voltage and a negative voltage. It depends on what is different.
If the voltage LCcom is made to coincide with the reference voltage Vc, the effective voltage value of the liquid crystal capacitor 120 by negative polarity writing becomes slightly larger than the effective value by positive polarity writing (when the TFT 116 is n-channel). The voltage LCcom is set to an optimum value so that this difference is offset by offsetting the voltage LCcom lower than the reference voltage Vc.

本実施形態において、スタートパルスDybがタイミングTで供給される場合、第1および第2フィールドの期間は互いに等しく、各画素において液晶容量120に正極性電圧が保持される期間と負極性電圧が保持される期間とはフレームの期間の半分ずつとなるので、液晶容量120には直流成分が印加されないはずである。しかしながら、経年変化などによりTFTのプッシュダウン量や、液晶容量におけるリーク量が工場出荷時から変化したとき、電圧LCcomは、もはや最適値ではなくなり、液晶容量120に直流成分が印加され、正極性電圧を保持している時の実効電圧と、負極性電圧を保持している時の実効電圧とに差が生じ、フリッカーが発生することになる。
また、表示パネル10は、個々に特性が異なり、レジスターの値を0にしても、一定時間が経過するとフリッカーを最小にする電圧LCcomを増やす必要があるパネルと、フリッカーを最小にする電圧LCcomを減らす必要があるパネルとがある。この場合、レジスターの値を0にしても、フリッカーが発生することになる。
In this embodiment, when the start pulse Dyb is supplied at the timing T, the first and second field periods are equal to each other, and the positive voltage and the negative voltage are held in the liquid crystal capacitor 120 in each pixel. Since the period to be performed is half of the period of the frame, a direct current component should not be applied to the liquid crystal capacitor 120. However, when the TFT pushdown amount or the amount of leakage in the liquid crystal capacitance changes from the time of shipment from the factory due to changes over time, the voltage LCcom is no longer the optimum value, and a direct current component is applied to the liquid crystal capacitance 120, and the positive voltage Therefore, there is a difference between the effective voltage when the voltage is held and the effective voltage when the negative voltage is held, and flicker occurs.
In addition, the display panel 10 has different characteristics, and even if the register value is 0, a panel that needs to increase the voltage LCcom that minimizes flicker after a certain period of time and a voltage LCcom that minimizes flicker are displayed. There are panels that need to be reduced. In this case, even if the register value is 0, flicker occurs.

ここで図8は、レジスターの値と、レジスターの値に基づいて電圧を印加して一定時間経過した後に生じるフリッカーについて、フリッカー量を最小にする電圧LCcomの変化量を表した図である。この図において横軸はレジスターの値を表し、レジスターの値が正の場合には正極性電圧の保持期間が長く、レジスターの値が負の場合には負極性電圧の保持期間が長いことを示している。また、縦軸は、一定時間経過した後に、どれだけ電圧LCcomを変更するとフリッカーを最小にするかを表している。図8の(1)のパネルは、レジスターの値が0の時において一定時間が経過した後にフリッカーを最小にするには、電圧LCcomを増やす必要のあるパネルである。図8の(2)のパネルは、レジスターの値が0の時において一定時間が経過した後にフリッカーを最小にするには、電圧LCcomを減らす必要のあるパネルである。   Here, FIG. 8 is a diagram showing the value of the register and the amount of change in the voltage LCcom that minimizes the amount of flicker for the flicker that occurs after a certain time has elapsed after applying a voltage based on the value of the register. In this figure, the horizontal axis represents the register value. When the register value is positive, the positive voltage holding period is long, and when the register value is negative, the negative voltage holding period is long. ing. The vertical axis represents how much the flicker is minimized when the voltage LCcom is changed after a predetermined time has elapsed. The panel (1) in FIG. 8 is a panel in which the voltage LCcom needs to be increased in order to minimize the flicker after a certain time has elapsed when the value of the register is 0. The panel (2) in FIG. 8 is a panel in which the voltage LCcom needs to be reduced in order to minimize the flicker after a certain time has elapsed when the value of the register is 0.

制御回路52は、実効電圧の差が予め定められた閾値以上となった場合、実効電圧の差が小さくなるように対向電極108に印加する電圧LCcomを制御する。この制御を行うのは、画素が正極性電圧を保持している時の実効電圧と、負極性電圧を保持している時の実効電圧との差が大きくなるにつれて画素の明るさの差が大きくなり、この差がフリッカーとして知覚されるようになるためである。   The control circuit 52 controls the voltage LCcom applied to the counter electrode 108 so that the effective voltage difference is reduced when the effective voltage difference is equal to or greater than a predetermined threshold value. This control is performed because the difference in brightness of the pixel increases as the difference between the effective voltage when the pixel holds the positive voltage and the effective voltage when the pixel holds the negative voltage increases. This is because this difference is perceived as flicker.

電気光学装置1は、この制御を行うために検出回路70を備えている。検出回路70の光センサー71は、表示パネル10の明るさを検知するセンサーである。光センサー71は、フォトダイオードを有しており、フォトダイオードに光が入射すると、フォトダイオードに流れる電流の変化を電流−電圧変換回路により電圧の変化に変換し、表示パネル10の明るさを示すアナログの信号S1をA/D変換回路73とコンデンサー72へ供給する。本実施形態においては、光センサー71から出力される信号S1は、電圧値によって表示パネル10の明るさを表しており、検知した明るさに応じて電圧が変化する。コンデンサー72は、信号S1の直流成分をカットする。コンデンサー72により直流成分がカットされた信号S2、即ち信号S1の交流成分を表す信号S2は、A/D変換回路73に供給される。A/D変換回路73は、供給されるアナログの信号S1をデジタル信号である信号S11(第1信号)に変換し、信号S11を制御回路52へ供給する。またA/D変換回路73は、供給されるアナログの信号S2をデジタル信号である信号S12(第2信号)に変換し、信号S12を制御回路52へ供給する。   The electro-optical device 1 includes a detection circuit 70 for performing this control. The optical sensor 71 of the detection circuit 70 is a sensor that detects the brightness of the display panel 10. The optical sensor 71 includes a photodiode. When light enters the photodiode, the change in the current flowing through the photodiode is converted into a change in voltage by a current-voltage conversion circuit, thereby indicating the brightness of the display panel 10. The analog signal S1 is supplied to the A / D conversion circuit 73 and the capacitor 72. In the present embodiment, the signal S1 output from the optical sensor 71 represents the brightness of the display panel 10 by the voltage value, and the voltage changes according to the detected brightness. The capacitor 72 cuts the DC component of the signal S1. The signal S2 from which the DC component has been cut by the capacitor 72, that is, the signal S2 representing the AC component of the signal S1, is supplied to the A / D conversion circuit 73. The A / D conversion circuit 73 converts the supplied analog signal S1 into a signal S11 (first signal) which is a digital signal, and supplies the signal S11 to the control circuit 52. The A / D conversion circuit 73 converts the supplied analog signal S2 into a signal S12 (second signal) which is a digital signal, and supplies the signal S12 to the control circuit 52.

画素が正極性電圧を保持している時の実効電圧と負極性電圧を保持している時の実効電圧に差が無い場合、表示パネル10が同じ画像を表示していれば、信号S1の電圧は一定となる。一方、上述したように液晶に直流成分が印加され、画素が正極性電圧を保持している時の実効電圧と負極性電圧を保持している時の実効電圧に差が生じると、画素においては、この差に応じて明るさに差が生じる。画素の明るさに差が生じるようになると、表示パネル10全体においても、画素が正極性電圧を保持している時と負極性電圧を保持している時とで明るさに差が生じる。これにより信号S1の電圧は、画素が正極性電圧を保持している時と負極性電圧を保持している時とで異なり、信号S11が表す電圧値と信号S12が表す電圧値も画素が正極性電圧を保持している時と負極性電圧を保持している時とで異なることとなる。なお、画素が負極性電圧を保持している時の明るさと負極性電圧を保持している時の明るさの差は、実効電圧の差に対応するため、例えば1フレームの間において得られた信号S12の最大値と最小値の差は、画素が正極性電圧を保持している時の実効電圧と、負極性電圧を保持している時の実効電圧との差に対応することとなる。   If there is no difference between the effective voltage when the pixel holds the positive voltage and the effective voltage when the pixel holds the negative voltage, the voltage of the signal S1 is displayed if the display panel 10 displays the same image. Is constant. On the other hand, as described above, when a direct current component is applied to the liquid crystal and a difference occurs between the effective voltage when the pixel holds a positive voltage and the effective voltage when the pixel holds a negative voltage, Depending on this difference, a difference in brightness occurs. When a difference occurs in the brightness of the pixels, the brightness of the display panel 10 as a whole also differs when the pixels hold a positive voltage and when the pixels hold a negative voltage. As a result, the voltage of the signal S1 differs between when the pixel holds a positive polarity voltage and when the pixel holds a negative polarity voltage, and the voltage value represented by the signal S11 and the voltage value represented by the signal S12 are also positive. This is different between when the negative voltage is held and when the negative voltage is held. Note that the difference between the brightness when the pixel holds the negative voltage and the brightness when the pixel holds the negative voltage corresponds to the difference in the effective voltage, and is obtained, for example, during one frame. The difference between the maximum value and the minimum value of the signal S12 corresponds to the difference between the effective voltage when the pixel holds the positive voltage and the effective voltage when the pixel holds the negative voltage.

また、交流成分がカットされる前の信号S1は、表示パネル10が暗ければ電圧値が低く、明るくなるにつれて電圧値が高くなる。このため、信号S11が表す電圧値は表示パネル10の明るさを表すこととなる。なお、表示パネル10の明るさは表示している画像に応じて変化し、黒の画素が多ければ暗く、中間調の画素や白の画素が多くなるにつれて明るくなるため、信号S1は、表示パネル10の明るさを示していると共に、表示している画像の内容を示しているともいえる。   Further, the signal S1 before the AC component is cut has a low voltage value when the display panel 10 is dark, and the voltage value becomes high as the display panel 10 becomes brighter. For this reason, the voltage value represented by the signal S11 represents the brightness of the display panel 10. Note that the brightness of the display panel 10 changes according to the displayed image, and is dark when there are many black pixels, and becomes brighter as the number of halftone pixels and white pixels increases. It can be said that the brightness is 10 and the content of the displayed image.

制御回路52は、スタートパルスDyを契機にして予め定められたnフレーム(nは1以上の整数)の間に供給された信号S11が表す電圧値の平均値を求め、求めた平均値を表示パネル10の明るさを表す電圧DCとする。また、制御回路52は、スタートパルスDyを契機にして予め定められたnフレーム(nは1以上の整数)の間に供給された信号S12について、信号S12が表す電圧値の最大値と最小値との差(信号S12の波形の波高)を求め、求めた差(波高)を電圧差ACとする。   The control circuit 52 obtains an average value of the voltage value represented by the signal S11 supplied during a predetermined n frames (n is an integer of 1 or more) triggered by the start pulse Dy, and displays the obtained average value. It is assumed that the voltage DC represents the brightness of the panel 10. Further, the control circuit 52 sets the maximum and minimum values of the voltage value represented by the signal S12 for the signal S12 supplied during a predetermined n frames (n is an integer of 1 or more) triggered by the start pulse Dy. (Wave height of the waveform of the signal S12) is obtained, and the obtained difference (wave height) is defined as a voltage difference AC.

なお、電圧差ACは、実効電圧の差に応じて値が変化するが、画素に印加される実効電圧の差が同程度であっても、電圧差ACは画素の階調によって異なる。図9は、液晶105の印加電圧(V)と透過率(T)との関係を示した図である。本実施形態では、液晶105をノーマリーホワイトモードとしているので、図9に示されるような特性で表される。画素110を、データ信号Vidで指定された階調レベルに応じた透過率とさせるには、当該階調レベルに応じた電圧を、該液晶に印加すれば良いはずである。しかしながら、液晶に直流成分が印加されていると、負極性電圧を印加した時と正極性電圧を印加した時とで液晶に作用する電圧は異なる。   Note that the value of the voltage difference AC changes according to the difference in effective voltage, but the voltage difference AC varies depending on the gradation of the pixel even if the difference in effective voltage applied to the pixel is approximately the same. FIG. 9 is a diagram showing the relationship between the applied voltage (V) and the transmittance (T) of the liquid crystal 105. In the present embodiment, since the liquid crystal 105 is in a normally white mode, it is represented by characteristics as shown in FIG. In order to make the pixel 110 have a transmittance according to the gradation level specified by the data signal Vid, a voltage corresponding to the gradation level should be applied to the liquid crystal. However, when a direct current component is applied to the liquid crystal, the voltage acting on the liquid crystal differs when a negative voltage is applied and when a positive voltage is applied.

例えば画素電極118に電圧V1を印加しても、液晶に直流成分が印加されていると、液晶に作用する電圧は、正極性電圧を印加した時と負極性電圧を印加した時とで電圧V11と電圧V12となる。中間階調においては、液晶に印加する電圧が変化すると透過率の変化も大きいため、液晶に電圧V11が印加された時の透過率と、液晶に電圧V12が印加された時の透過率との差が大きく、透過率の差(画素の明るさの差)は図9に示したようにΔC1となる。
一方、例えば画素電極118に画素を白にする電圧V2を印加すると、液晶に同じ直流成分が印加されていても、液晶に作用する電圧は、正極性電圧を印加した時と負極性電圧を印加した時とで電圧V21と電圧V22となる。ここで、電圧V21と電圧V22との電圧差と、電圧V11と電圧V12との電圧差は同じであるものの、透過率が最大に近い範囲においては、液晶に作用する電圧が変化しても透過率の変化は小さいため、液晶に電圧V21が印加された時の透過率と液晶に電圧V22が印加された時の透過率との差が小さく、透過率の差(画素の明るさの差)はΔC1より小さいΔC2となる。
このように正極性電圧印加時と負極性電圧印加時とで液晶に作用する電圧の差が同程度であっても画素の明るさの差は異なるため、表示パネル10全体においても表示している画像の内容によって明るさの差が異なり、電圧差ACも、明るい画像を表示している時と暗い画像を表示している時とで異なることとなる。
For example, even when the voltage V1 is applied to the pixel electrode 118, if a direct current component is applied to the liquid crystal, the voltage acting on the liquid crystal is the voltage V11 between when a positive voltage is applied and when a negative voltage is applied. And voltage V12. In the intermediate gradation, since the change in transmittance is large when the voltage applied to the liquid crystal changes, the transmittance when the voltage V11 is applied to the liquid crystal and the transmittance when the voltage V12 is applied to the liquid crystal. The difference is large, and the transmittance difference (pixel brightness difference) is ΔC1 as shown in FIG.
On the other hand, for example, when the voltage V2 that makes the pixel white is applied to the pixel electrode 118, even if the same DC component is applied to the liquid crystal, the voltage acting on the liquid crystal is the same as that applied when the positive voltage is applied. At that time, the voltage V21 and the voltage V22 are obtained. Here, the voltage difference between the voltage V21 and the voltage V22 and the voltage difference between the voltage V11 and the voltage V12 are the same, but in the range where the transmittance is close to the maximum, even if the voltage acting on the liquid crystal changes, the voltage difference is transmitted. Since the change in the rate is small, the difference between the transmittance when the voltage V21 is applied to the liquid crystal and the transmittance when the voltage V22 is applied to the liquid crystal is small, and the difference in transmittance (difference in pixel brightness) Becomes ΔC2 smaller than ΔC1.
In this way, even when the voltage difference acting on the liquid crystal is the same between when the positive voltage is applied and when the negative voltage is applied, the difference in brightness of the pixels is different. The difference in brightness differs depending on the content of the image, and the voltage difference AC also differs between when a bright image is displayed and when a dark image is displayed.

図10は、実効電圧の差が既定値に達した時の電圧差ACを画像の内容毎に示したものである。また、図11は、表示領域100の全ての画素の階調を同一の階調とした画像を表示した場合における、表示パネル10の明るさと電圧DCとの関係、および実効電圧の差が既定値に達した時の表示パネル10の明るさと電圧差ACとの関係を示した図である。
実効電圧の差が同じであっても、暗い画像を表示パネル10が表示している場合、図11に示したように電圧差ACは小さくなる。また明るい画像を表示パネル10が表示している場合も、図11に示したように電圧差ACは小さくなる。また、中間調の画像を表示パネル10が表示している場合、図11に示したように電圧差ACは大きくなる。
FIG. 10 shows the voltage difference AC for each image content when the effective voltage difference reaches a predetermined value. FIG. 11 shows the relationship between the brightness of the display panel 10 and the voltage DC and the difference in effective voltage when displaying an image in which the gradation of all the pixels in the display area 100 is the same gradation. It is the figure which showed the relationship between the brightness of the display panel 10 when it reached | attained, and voltage difference AC.
Even if the difference in effective voltage is the same, when the display panel 10 displays a dark image, the voltage difference AC is small as shown in FIG. In addition, when the display panel 10 displays a bright image, the voltage difference AC is small as shown in FIG. Further, when the display panel 10 displays a halftone image, the voltage difference AC increases as shown in FIG.

本実施形態においては、電圧差ACが実効電圧の差に応じて変化するため、電圧差ACが閾値以上となった場合に実効電圧差が既定値以上となったと判断して電圧LCcomを制御する。しかし電圧差ACは実効電圧差が同じであっても上述したように表示パネル10の明るさによって異なるため、閾値が一つの場合には、電圧差ACから実効電圧の差が閾値以上となったか否かを判断できない。
そこで本実施形態においては、図10に示したように、電圧DCの範囲を明るさが大の画像(白の画素が多い画像など)、明るさが小の画像(黒の画素が多い画像など)、明るさが中の画像(中間調の画像など)というように3つの範囲に分け、各範囲について実効電圧が既定値となった時の電圧差AC(図10のAC1〜AC3)を測定し、各画像と測定した電圧差ACとを対応付けたLUT(Look Up Table)52Aを記憶している。制御回路52は、求めた電圧DCから表示画像を特定し、特定した画像に対応付けられている電圧差をLUT52Aから取得する。制御回路52は、LUT52Aから取得した電圧差を閾値とし、信号S12から求めた電圧差ACが閾値以上となると、電圧差ACが小さくなるように対向電極108に印加する電圧LCcomを制御する。
なお、この閾値は、使用者が表示パネル10を見た時にフリッカーとして認識されない値に設定されている。また、本実施形態においては、画像の明るさを判断する基準として予め電圧DC1と電圧DC2を定め(但し、電圧DC1<電圧DC2)、電圧DC<電圧DC1である場合には明るさが小と判断し、電圧DC1≦電圧DC<電圧DC2である場合には明るさが中であると判断し、電圧DC2≦電圧DCである場合には明るさが大であると判断する。また、LUT52Aから得られる各閾値は、明るさが小の場合(電圧DC<電圧DC1の場合)には電圧差AC1であり、明るさが中の場合(電圧DC1≦電圧DC<電圧DC2の場合)には電圧差AC3であり、明るさが大の場合(電圧DC2≦電圧DCの場合)には電圧差AC2である。電圧差ACの大小関係は、図10に示したように、電圧差AC3>電圧差AC2>電圧差AC1であるため、閾値の大小関係は、明るさが中の場合が最も大きく、明るさが小の場合が最も小さく、明るさが大の場合には、電圧DCが中の場合と電圧DCが低の場合との間となる。
In the present embodiment, since the voltage difference AC changes according to the difference in effective voltage, the voltage LCcom is controlled by determining that the effective voltage difference is equal to or greater than a predetermined value when the voltage difference AC is equal to or greater than a threshold value. . However, since the voltage difference AC differs depending on the brightness of the display panel 10 as described above even if the effective voltage difference is the same, if the threshold value is one, whether the effective voltage difference from the voltage difference AC is equal to or greater than the threshold value. I cannot judge whether or not.
Therefore, in the present embodiment, as shown in FIG. 10, an image with a large brightness (such as an image with many white pixels) and an image with a small brightness (such as an image with many black pixels) are included in the voltage DC range. ), Divided into three ranges, such as medium-brightness images (half-tone images, etc.), and measured the voltage difference AC (AC1 to AC3 in FIG. 10) when the effective voltage is a predetermined value for each range In addition, a LUT (Look Up Table) 52A in which each image is associated with the measured voltage difference AC is stored. The control circuit 52 specifies a display image from the obtained voltage DC, and acquires a voltage difference associated with the specified image from the LUT 52A. The control circuit 52 uses the voltage difference acquired from the LUT 52A as a threshold value, and controls the voltage LCcom applied to the counter electrode 108 so that the voltage difference AC becomes smaller when the voltage difference AC obtained from the signal S12 becomes equal to or larger than the threshold value.
This threshold value is set to a value that is not recognized as flicker when the user looks at the display panel 10. In this embodiment, the voltage DC1 and the voltage DC2 are determined in advance as a reference for determining the brightness of the image (where voltage DC1 <voltage DC2), and when the voltage DC <voltage DC1, the brightness is small. It is determined that the brightness is medium when voltage DC1 ≦ voltage DC <voltage DC2, and it is determined that the brightness is large when voltage DC2 ≦ voltage DC. Each threshold value obtained from the LUT 52A is the voltage difference AC1 when the brightness is small (when the voltage DC <the voltage DC1), and when the brightness is medium (when the voltage DC1 ≦ the voltage DC <the voltage DC2). ) Is the voltage difference AC3, and when the brightness is large (voltage DC2 ≦ voltage DC), the voltage difference AC2. As shown in FIG. 10, the voltage difference AC has a magnitude relationship of voltage difference AC3> voltage difference AC2> voltage difference AC1, and therefore, the threshold magnitude relationship is greatest when the brightness is medium and the brightness is high. The case where the voltage is small is the smallest, and the brightness is large, the voltage DC is between the middle and the voltage DC is low.

次に、制御回路52が電圧LCcomを制御する時の動作について説明する。図12は、制御回路52が行う処理の流れを示したフローチャートである。制御回路52は、表示パネル10の駆動を開始するとスタートパルスDybの出力タイミングを指定するためにレジスターに「0」を格納する。また、制御回路は、対向電極108の駆動開始時の電圧として、対向電極108の電圧を予め定めた電圧LCcomにする。次に、電気光学装置1においては、外部上位装置から同期信号Vsyncと表示データVideoが処理回路50に供給されると、データ信号Vidが表示パネル10に供給される。また、制御回路52は、供給された同期信号Vsyncに応じて表示パネル10を駆動する。ここで、制御回路52は、レジスターに格納されている値が「0」であるため、スタートパルスDybをタイミングTで出力する。   Next, an operation when the control circuit 52 controls the voltage LCcom will be described. FIG. 12 is a flowchart showing the flow of processing performed by the control circuit 52. When the drive of the display panel 10 is started, the control circuit 52 stores “0” in the register in order to specify the output timing of the start pulse Dyb. Further, the control circuit sets the voltage of the counter electrode 108 to a predetermined voltage LCcom as the voltage at the time of starting the driving of the counter electrode 108. Next, in the electro-optical device 1, when the synchronization signal Vsync and the display data Video are supplied from the external host device to the processing circuit 50, the data signal Vid is supplied to the display panel 10. Further, the control circuit 52 drives the display panel 10 in accordance with the supplied synchronization signal Vsync. Here, since the value stored in the register is “0”, the control circuit 52 outputs the start pulse Dyb at the timing T.

表示パネル10が駆動されると、光センサー71により表示パネル10の明るさが測定され、信号S1がコンデンサー72とA/D変換回路73へ供給される。コンデンサー72からは、信号S1の直流成分をカットした信号S2がA/D変換回路73へ供給される。A/D変換回路73は、供給された信号S1を信号S11に変換し、信号S11を制御回路52へ供給する。またA/D変換回路73は、供給された信号S2を信号S12に変換し、信号S12を制御回路52へ供給する。   When the display panel 10 is driven, the brightness of the display panel 10 is measured by the optical sensor 71, and the signal S 1 is supplied to the capacitor 72 and the A / D conversion circuit 73. From the capacitor 72, the signal S2 obtained by cutting the DC component of the signal S1 is supplied to the A / D conversion circuit 73. The A / D conversion circuit 73 converts the supplied signal S1 into a signal S11 and supplies the signal S11 to the control circuit 52. The A / D conversion circuit 73 converts the supplied signal S2 into a signal S12 and supplies the signal S12 to the control circuit 52.

制御回路52は、信号S11と信号S12を取得する(ステップSA1)。制御回路52は、信号S11と信号S12を取得すると、電圧DCと電圧差ACを求める(ステップSA2)。具体的には、制御回路52は、スタートパルスDyを契機にして予め定められたnフレームの間に供給された信号S11が表す電圧値の平均値を求め、求めた平均値を表示パネル10の明るさを表す電圧DCとする。また、制御回路52は、スタートパルスDyを契機にして予め定められたnフレームの間に供給された信号S12の最大値と最小値から電圧差ACを求める。   The control circuit 52 acquires the signal S11 and the signal S12 (step SA1). When acquiring the signals S11 and S12, the control circuit 52 obtains the voltage DC and the voltage difference AC (step SA2). Specifically, the control circuit 52 obtains an average value of the voltage value represented by the signal S11 supplied during a predetermined n frames triggered by the start pulse Dy, and the obtained average value is displayed on the display panel 10. A voltage DC representing brightness is used. Further, the control circuit 52 obtains the voltage difference AC from the maximum value and the minimum value of the signal S12 supplied during a predetermined n frames with the start pulse Dy as a trigger.

制御回路52は、求めた電圧DCから表示されている画像が、明るさが大の画像(白の画素が多い画像など)、明るさが小の画像(黒の画素が多い画像など)、明るさが中の画像(中間調の画像など)のいずれであるか特定し、特定した画像に対応付けられている電圧差ACをLUT52Aから取得して閾値とする(ステップSA3)。制御回路52は、LUT52Aから取得した閾値と求めた電圧差ACを比較し、電圧差ACが閾値以上であるか判断する。ここで、求めた電圧差ACが閾値未満である場合には(ステップSA4でNO)、処理の流れをステップSA1に戻す。なお、制御回路52は、一定時間経過(例えば、数秒〜数分)してから処理の流れをステップSA1に戻すようにしてもよい。   The control circuit 52 displays an image displayed from the obtained voltage DC, such as an image having a large brightness (such as an image having many white pixels), an image having a small brightness (such as an image having many black pixels), and the brightness. Is identified as a medium image (halftone image or the like), and the voltage difference AC associated with the identified image is acquired from the LUT 52A and set as a threshold value (step SA3). The control circuit 52 compares the threshold acquired from the LUT 52A with the obtained voltage difference AC, and determines whether the voltage difference AC is equal to or greater than the threshold. If the obtained voltage difference AC is less than the threshold value (NO in step SA4), the process flow returns to step SA1. Note that the control circuit 52 may return the processing flow to step SA1 after a predetermined time has elapsed (for example, several seconds to several minutes).

一方、求めた電圧差ACが閾値以上であった場合(ステップSA4でYES)、実効電圧の差が小さくなるように、制御回路52は、対向電極108に印加する電圧を増加させる(ステップSA5)。例えば、電圧差ACが閾値となった時の負極性電圧印加時の実効電圧と正極性電圧印加時の実効電圧との差が50mVである場合、50mVを対向電極108に印加されている電圧LCcomにプラスする。   On the other hand, when the obtained voltage difference AC is equal to or larger than the threshold value (YES in step SA4), the control circuit 52 increases the voltage applied to the counter electrode 108 so that the difference in effective voltage is reduced (step SA5). . For example, when the difference between the effective voltage when applying the negative voltage and the effective voltage when applying the positive voltage when the voltage difference AC reaches the threshold is 50 mV, the voltage LCcom applied to the counter electrode 108 is 50 mV. Add to

ここで、正極性電圧印加時の実効電圧が負極性電圧印加時の実効電圧より大きい場合には、正極性電圧印加時の実効電圧と負極性電圧印加時の実効電圧の差が小さくなり、電圧差ACは、閾値以下となる。一方、正極性電圧印加時の実効電圧が負極性電圧印加時の実効電圧より小さい場合には、正極性電圧印加時の実効電圧と負極性電圧印加時の実効電圧の差がさらに大きくなり、電圧差ACは、さらに大きくなる。   Here, when the effective voltage at the time of applying the positive polarity voltage is larger than the effective voltage at the time of applying the negative polarity voltage, the difference between the effective voltage at the time of applying the positive polarity voltage and the effective voltage at the time of applying the negative polarity voltage becomes small. The difference AC is less than or equal to the threshold value. On the other hand, when the effective voltage at the time of applying the positive voltage is smaller than the effective voltage at the time of applying the negative voltage, the difference between the effective voltage at the time of applying the positive voltage and the effective voltage at the time of applying the negative voltage is further increased. The difference AC is further increased.

次に制御回路52は、信号S11と信号S12を取得する(ステップSA6)。制御回路52は、信号S11と信号S12を取得すると、ステップSA2と同様に電圧DCと電圧差ACを求める(ステップSA7)。また、制御回路52は、ステップSA3と同様に閾値を取得する(ステップSA8)。制御回路52は、LUT52Aから取得した閾値と求めた電圧差ACを比較し、電圧差ACが閾値以上であるか判断する。ここで、求めた電圧差ACが閾値未満である場合には(ステップSA9でNO)、処理の流れをステップSA1に戻す。なお、制御回路52は、ここでも一定時間経過(例えば、数秒〜数分)してから処理の流れをステップSA1に戻すようにしてもよい。   Next, the control circuit 52 acquires the signal S11 and the signal S12 (step SA6). When acquiring the signals S11 and S12, the control circuit 52 obtains the voltage DC and the voltage difference AC in the same manner as in step SA2 (step SA7). Further, the control circuit 52 acquires a threshold value as in step SA3 (step SA8). The control circuit 52 compares the threshold acquired from the LUT 52A with the obtained voltage difference AC, and determines whether the voltage difference AC is equal to or greater than the threshold. If the obtained voltage difference AC is less than the threshold value (NO in step SA9), the process flow returns to step SA1. Here, the control circuit 52 may return the processing flow to step SA1 after a predetermined time has elapsed (for example, several seconds to several minutes).

一方、求めた電圧差が閾値以上であった場合(ステップSA9でYES)、つまり、ステップSA4でYESと判断した時点において正極性電圧印加時の実効電圧が負極性電圧印加時の実効電圧より小さく、ステップSA4で対向電極108の電圧を増加した結果、電圧差ACが増えた場合、制御回路52は、対向電極108に印加されている電圧を減少させる(ステップSA10)。例えば、電圧差ACが閾値となった時の負極性電圧印加時の実効電圧と正極性電圧印加時の実効電圧との差が50mVである場合、100mVを対向電極108に印加されている電圧LCcomからマイナスする。ここで、正極性電圧印加時の実効電圧と負極性電圧印加時の実効電圧の差が小さくなり、電圧差ACは、閾値以下となる。制御回路52は、ステップSA9の処理を終えると、処理の流れをステップSA1に戻す。   On the other hand, when the obtained voltage difference is equal to or larger than the threshold (YES in step SA9), that is, when the determination is YES in step SA4, the effective voltage when the positive voltage is applied is smaller than the effective voltage when the negative voltage is applied. If the voltage difference AC increases as a result of increasing the voltage of the counter electrode 108 in step SA4, the control circuit 52 decreases the voltage applied to the counter electrode 108 (step SA10). For example, when the difference between the effective voltage when the negative voltage is applied and the effective voltage when the positive voltage is applied when the voltage difference AC becomes the threshold is 50 mV, the voltage LCcom applied to the counter electrode 108 is 100 mV. Minus. Here, the difference between the effective voltage when the positive voltage is applied and the effective voltage when the negative voltage is applied is reduced, and the voltage difference AC is equal to or less than the threshold value. When finishing the process of step SA9, the control circuit 52 returns the process flow to step SA1.

本実施形態によれば、液晶に直流成分が印加されることにより正極性の電圧を印加した時と負極性の電圧を印加した時とで実効電圧に差が生じても、実効電圧の差が少なくなるように対向電極108の電圧LCcomが制御されるので、フリッカーの発生を抑えることができる。また、本実施形態においては、画素に光センサーを設けず、表示パネル10の明るさを検知する光センサー71で実効電圧に差が生じているか判断できるため、画素に光センサーを設け、調整用の画面を表示する構成と比較すると、簡易な構成でフリッカーの発生を抑えることが可能となっている。   According to the present embodiment, even if there is a difference in effective voltage between when a positive voltage is applied and a negative voltage is applied by applying a direct current component to the liquid crystal, there is a difference in effective voltage. Since the voltage LCcom of the counter electrode 108 is controlled so as to decrease, the occurrence of flicker can be suppressed. Further, in this embodiment, since it is possible to determine whether or not there is a difference in effective voltage with the light sensor 71 that detects the brightness of the display panel 10 without providing a light sensor in the pixel, the light sensor is provided in the pixel for adjustment. Compared with the configuration that displays the screen, it is possible to suppress the occurrence of flicker with a simple configuration.

[第2実施形態]
次に、本発明の第2実施形態に係る電気光学装置1について説明する。第2実施形態に係る電気光学装置1は、ハードウェア構成については第1実施形態と同じである。第2実施形態に係る電気光学装置1が第1実施形態に係る電気光学装置1と相違する点は、制御回路52が行う処理が異なる点にある。したがって、以下においては、この相違点を中心に説明する。
[Second Embodiment]
Next, an electro-optical device 1 according to a second embodiment of the invention will be described. The electro-optical device 1 according to the second embodiment has the same hardware configuration as that of the first embodiment. The electro-optical device 1 according to the second embodiment is different from the electro-optical device 1 according to the first embodiment in that processing performed by the control circuit 52 is different. Therefore, in the following, this difference will be mainly described.

第1実施形態においては、対向電極108に印加する電圧LCcomを制御することにより、実効電圧の差が小さくしているが、本実施形態においては、電圧LCcomの制御に加えてスタートパルスDybのタイミングも制御することにより、実効電圧の差が小さくする。制御回路52は、スタートパルスDybのタイミングを制御するため、スタートパルスDybの出力タイミングを指定するための設定値として、予め定められた第1設定値と第2設定値を記憶している。なお、本実施形態においては、第1設定値は、マイナスの整数の値であり、第2設定値は、プラスの整数の値である。制御回路52は、レジスターに格納された値に応じてスタートパルスDybの出力タイミングを変更する。以下、スタートパルスDybの出力タイミングについて説明する。
なお、スタートパルスDybの出力タイミングを指定するための設定値である第2設定値は、図8に示した第2設定値であり、(1)と(2)のパネルの両方について、一定時間経過後にフリッカーを最小にするには、電圧LCcomを減らす必要が生じる値である。また、スタートパルスDybの出力タイミングを指定するための設定値である第1設定値は、図8に示した第1設定値であり、(1)と(2)のパネルの両方について、一定時間経過後にフリッカーを最小にするには、電圧LCcomを増やす必要が生じる値である。
In the first embodiment, the effective voltage difference is reduced by controlling the voltage LCcom applied to the counter electrode 108. In the present embodiment, in addition to the control of the voltage LCcom, the timing of the start pulse Dyb. Also, the difference in effective voltage is reduced by controlling also. In order to control the timing of the start pulse Dyb, the control circuit 52 stores a predetermined first setting value and second setting value as setting values for designating the output timing of the start pulse Dyb. In the present embodiment, the first set value is a negative integer value, and the second set value is a positive integer value. The control circuit 52 changes the output timing of the start pulse Dyb according to the value stored in the register. Hereinafter, the output timing of the start pulse Dyb will be described.
Note that the second setting value, which is a setting value for designating the output timing of the start pulse Dyb, is the second setting value shown in FIG. 8, and for both the panels (1) and (2), a fixed time. In order to minimize the flicker after the lapse, the voltage LCcom needs to be reduced. Further, the first setting value, which is a setting value for designating the output timing of the start pulse Dyb, is the first setting value shown in FIG. 8, and is constant for both the panels (1) and (2). In order to minimize the flicker after the lapse of time, the voltage LCcom needs to be increased.

本実施形態では、実効電圧の差を小さくするために、レジスターに格納された設定値の値に応じてスタートパルスDybのタイミングを変更し、正極性電圧の印加時間と負極性電圧の印加時間との比を制御することにより、液晶容量120への直流成分の印加を制御する。例えば、レジスターに格納された値が「−1」である場合、制御回路52は、図13に示されるように、スタートパルスDybを、タイミングTよりもクロック信号Clyの1周期分だけ早いタイミングT(-1)に変更して出力する。すると、第1フィールドの期間はクロック信号Clyの239周期分となるのに対し、第2フィールドの期間はクロック信号Clyの241周期分となる。これにより、図14に示されるように、スタートパルスDybの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスDyaの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも長くなる。したがって、画素においては、負極性電圧で保持された電圧実効値が高められ、正極性電圧で保持された電圧実効値が低められる。   In this embodiment, in order to reduce the difference in effective voltage, the timing of the start pulse Dyb is changed according to the value of the set value stored in the register, and the application time of the positive voltage and the application time of the negative voltage By controlling the ratio, the application of a direct current component to the liquid crystal capacitor 120 is controlled. For example, when the value stored in the register is “−1”, the control circuit 52 sets the start pulse Dyb earlier than the timing T by one cycle of the clock signal Cly as shown in FIG. Change to (-1) and output. Then, the period of the first field is 239 periods of the clock signal Cly, while the period of the second field is 241 periods of the clock signal Cly. Accordingly, as shown in FIG. 14, the holding period of the negative voltage written by the selection triggered by the supply of the start pulse Dyb is the holding period of the positive voltage written by the selection triggered by the supply of the start pulse Dya. Longer than the period. Therefore, in the pixel, the effective voltage value held at the negative voltage is increased, and the effective voltage value held at the positive voltage is lowered.

負極性電圧で保持された電圧実効値が正極性電圧で保持された電圧実効値より高くなると、画素は、負極性電圧を保持した時に明るくなり、正極性電圧を保持した時の暗くなる方向に変化する。なお、レジスターに格納した値が「−2」であれば、制御回路52は、スタートパルスDybを、タイミングTよりもクロック信号Clyの2周期分だけ早いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「−1」の場合より、負極性電圧で保持された電圧実効値がさらに高められ、正極性電圧で保持された電圧実効値がさらに低められる。   When the voltage effective value held at the negative voltage becomes higher than the voltage effective value held at the positive voltage, the pixel becomes brighter when holding the negative voltage, and darkened when holding the positive voltage. Change. If the value stored in the register is “−2”, the control circuit 52 changes the start pulse Dyb to a timing earlier than the timing T by two cycles of the clock signal Cly and outputs the result. Then, in the pixel, the voltage effective value held at the negative voltage is further increased and the voltage effective value held at the positive voltage is further reduced as compared with the case where the value stored in the register is “−1”.

一方、レジスターに格納した値が「+1」である場合、制御回路52は、図15に示されるように、スタートパルスDybを、タイミングTよりもクロック信号Clyの1周期分だけ遅いタイミングT(+1)に変更して出力する。すると、第1フィールドの期間はクロック信号Clyの241周期分となるのに対し、第2フィールドの期間はクロック信号Clyの239周期分となる。これにより、図16に示されるように、スタートパルスDybの供給を契機とする選択により書き込まれる負極性電圧の保持期間は、スタートパルスDyaの供給を契機とする選択により書き込まれる正極性電圧の保持期間よりも短くなる。したがって、画素においては、正極性電圧で保持された電圧実効値が高められ、負極性電圧で保持された電圧実効値が低められる。   On the other hand, when the value stored in the register is “+1”, the control circuit 52 delays the start pulse Dyb by one cycle of the clock signal Cly from the timing T, as shown in FIG. Change to 1) and output. Then, the period of the first field is 241 periods of the clock signal Cly, while the period of the second field is 239 periods of the clock signal Cly. Accordingly, as shown in FIG. 16, the holding period of the negative voltage written by the selection triggered by the supply of the start pulse Dyb is the holding of the positive voltage written by the selection triggered by the supply of the start pulse Dya. Shorter than the period. Therefore, in the pixel, the effective voltage value held at the positive voltage is increased, and the effective voltage value held at the negative voltage is lowered.

正極性電圧で保持された電圧実効値が負極性電圧で保持された電圧実効値より高くなると、画素は、正極性電圧を保持した時に明るくなり、負極性電圧を保持した時に暗くなる方向に変化する。なお、レジスターに格納した値が「+2」であれば、制御回路52は、スタートパルスDybを、タイミングTよりもクロック信号Clyの2周期分だけ遅いタイミングに変更して出力する。すると、画素は、レジスターに格納した値が「+1」の場合より、正極性で保持された電圧実効値がさらに高められ、負極性で保持された電圧実効値がさらに低められる。   When the effective voltage value held at the positive voltage becomes higher than the effective voltage value held at the negative voltage, the pixel becomes brighter when holding the positive voltage and darker when holding the negative voltage. To do. If the value stored in the register is “+2”, the control circuit 52 changes the start pulse Dyb to a timing later than the timing T by two cycles of the clock signal Cly and outputs it. Then, in the pixel, the effective voltage value held at the positive polarity is further increased and the effective voltage value held at the negative polarity is further reduced as compared with the case where the value stored in the register is “+1”.

次に、第2実施形態に係わる制御回路52が行う処理の流れについて、図17に示したフローチャートを用いて説明する。なお、本実施形態に係る制御回路52においては、表示パネル10の駆動を開始してからステップSA9までの処理は、第1実施形態と同じであるため、その説明を省略する。   Next, the flow of processing performed by the control circuit 52 according to the second embodiment will be described using the flowchart shown in FIG. In the control circuit 52 according to the present embodiment, the processing from the start of driving of the display panel 10 to step SA9 is the same as that in the first embodiment, and thus description thereof is omitted.

制御回路52は、ステップSA9でNOと判断すると、正極性電圧の印加時間を増加させる(ステップSA12)。具体的には、第2設定値をレジスターに格納する。第2設定値がレジスターに格納されると、スタートパルスDybの出力タイミングがタイミングTより遅くなり、正極性電圧の印加時間が長くなり、負極性電圧の印加時間が短くなる。
一方、ステップSA9でYESと判断すると、制御回路52は、対向電極108に印加されている電圧を減少させる(ステップSA10)。また、制御回路52は、負極性電圧の印加時間を増加させる。具体的には、第1設定値をレジスターに格納する。第1設定値がレジスターに格納されると、スタートパルスDybの出力タイミングがタイミングTより早くなり、負極性電圧の印加時間が長くなり、正極性電圧の印加時間が長くなる。
When determining NO in step SA9, control circuit 52 increases the application time of the positive voltage (step SA12). Specifically, the second set value is stored in the register. When the second set value is stored in the register, the output timing of the start pulse Dyb becomes later than the timing T, the application time of the positive voltage becomes longer, and the application time of the negative voltage becomes shorter.
On the other hand, if YES is determined in step SA9, the control circuit 52 decreases the voltage applied to the counter electrode 108 (step SA10). In addition, the control circuit 52 increases the application time of the negative voltage. Specifically, the first set value is stored in a register. When the first set value is stored in the register, the output timing of the start pulse Dyb becomes earlier than the timing T, the application time of the negative voltage becomes longer, and the application time of the positive voltage becomes longer.

本実施形態によれば、液晶に直流成分が印加されることにより正極性の電圧を印加した時と負極性の電圧を印加した時とで実効電圧に差が生じても、実効電圧の差が少なくなるように対向電極108の電圧LCcomと、正極性電圧の印加時間および負極性電圧の印加時間とが制御されるので、フリッカーの発生を抑えることができる。また、本実施形態においても、画素に光センサーを設けず、表示パネル10の明るさを検知する光センサー71で実効電圧に差が生じているか判断できるため、画素に光センサーを設け、調整用の画面を表示する構成と比較すると、簡易な構成でフリッカーの発生を抑えることが可能となっている。   According to the present embodiment, even if there is a difference in effective voltage between when a positive voltage is applied and a negative voltage is applied by applying a direct current component to the liquid crystal, there is a difference in effective voltage. Since the voltage LCcom of the counter electrode 108 and the application time of the positive voltage and the application time of the negative voltage are controlled so as to decrease, the occurrence of flicker can be suppressed. Also in this embodiment, since it is possible to determine whether or not there is a difference in effective voltage with the light sensor 71 that detects the brightness of the display panel 10 without providing a light sensor in the pixel, a light sensor is provided in the pixel for adjustment. Compared with the configuration that displays the screen, it is possible to suppress the occurrence of flicker with a simple configuration.

[第3実施形態]
次に、本発明の第3実施形態に係る電気光学装置1について説明する。第3実施形態に係る電気光学装置1は、ハードウェア構成については第1実施形態と同じである。第3実施形態に係る電気光学装置1が第1実施形態および第2実施形態に係る電気光学装置1と相違する点は、制御回路52が行う処理が異なる点にある。したがって、以下においては、この相違点を中心に説明する。
[Third Embodiment]
Next, an electro-optical device 1 according to a third embodiment of the invention will be described. The electro-optical device 1 according to the third embodiment has the same hardware configuration as that of the first embodiment. The electro-optical device 1 according to the third embodiment is different from the electro-optical device 1 according to the first and second embodiments in that processing performed by the control circuit 52 is different. Therefore, in the following, this difference will be mainly described.

図18は、第3実施形態に係る制御回路52が行う処理の流れを示したフローチャートである。なお、本実施形態に係る制御回路52においては、表示パネル10の駆動を開始してからステップSB4までの処理は、第1実施形態において駆動を開始してからステップSA4までの処理と同じであるため、その説明を省略する。   FIG. 18 is a flowchart showing a flow of processing performed by the control circuit 52 according to the third embodiment. In the control circuit 52 according to the present embodiment, the processing from the start of driving the display panel 10 to step SB4 is the same as the processing from the start of driving to step SA4 in the first embodiment. Therefore, the description is omitted.

制御回路52は、ステップSB4でNOと判断すると、レジスターに格納されている値が第1設定値であるか判断する。制御回路52は、レジスターに格納されている値が第1設定値ではない場合(ステップSB5でNO)、レジスターに第1設定値を格納する(ステップSB7)。一方、ステップSB4でYESと判断すると、制御回路52は、第2設定値をレジスターに格納する。   If the control circuit 52 determines NO in step SB4, it determines whether the value stored in the register is the first set value. When the value stored in the register is not the first set value (NO in step SB5), the control circuit 52 stores the first set value in the register (step SB7). On the other hand, if “YES” is determined in the step SB4, the control circuit 52 stores the second set value in the register.

本実施形態においては対向電極108の電圧LCcomは制御されないが、正極性電圧の印加時間および負極性電圧の印加時間とが制御されることにより、正極性電圧を印加した時の実効電圧と負極性電圧を印加したときの実効電圧との差が制御されるので、フリッカーの発生を抑えることができる。また、本実施形態においても、画素に光センサーを設けず、表示パネル10の明るさを検知する光センサー71で実効電圧に差が生じているか判断できるため、画素に光センサーを設け、調整用の画面を表示する構成と比較すると、簡易な構成でフリッカーの発生を抑えることが可能となっている。   In this embodiment, the voltage LCcom of the counter electrode 108 is not controlled, but the effective voltage and the negative polarity when the positive voltage is applied are controlled by controlling the application time of the positive voltage and the application time of the negative voltage. Since the difference from the effective voltage when the voltage is applied is controlled, the occurrence of flicker can be suppressed. Also in this embodiment, since it is possible to determine whether or not there is a difference in effective voltage with the light sensor 71 that detects the brightness of the display panel 10 without providing a light sensor in the pixel, a light sensor is provided in the pixel for adjustment. Compared with the configuration that displays the screen, it is possible to suppress the occurrence of flicker with a simple configuration.

[第4実施形態]
次に、本発明の第4実施形態に係る電気光学装置1について説明する。第4実施形態に係る電気光学装置1は、ハードウェア構成については第1実施形態と同じである。第4実施形態に係る電気光学装置1が第1実施形態乃至第3実施形態に係る電気光学装置1と相違する点は、制御回路52が行う処理が異なる点にある。したがって、以下においては、この相違点を中心に説明する。
[Fourth Embodiment]
Next, an electro-optical device 1 according to a fourth embodiment of the invention will be described. The electro-optical device 1 according to the fourth embodiment has the same hardware configuration as that of the first embodiment. The electro-optical device 1 according to the fourth embodiment is different from the electro-optical device 1 according to the first to third embodiments in that processing performed by the control circuit 52 is different. Therefore, in the following, this difference will be mainly described.

上述した実施形態においては、電圧DCから表示パネル10に表示されている画像を特定している。例えば、画面の半分が黒、残りの半分が白という画像の場合、電圧DCによる特定では、明るさが中の画像と特定される。この場合、上述した実施形態においては、閾値は図10に示したAC3になる。しかしながら、実効電圧の差が既定値に達した場合、画面においては白の画素と黒の画素のみであるため、電圧差ACは閾値まで大きくならず図10に示したAC3未満となる。この場合、実効電圧の差が既定値に達しているにも係わらず、電圧差ACは閾値のAC3に達しないため、実効電圧の差を小さくする制御が行われないこととなる。   In the embodiment described above, the image displayed on the display panel 10 is specified from the voltage DC. For example, in the case of an image in which half of the screen is black and the other half is white, the specification by the voltage DC specifies an image with a medium brightness. In this case, in the above-described embodiment, the threshold value is AC3 shown in FIG. However, when the difference in effective voltage reaches a predetermined value, only the white pixel and the black pixel are present on the screen, so that the voltage difference AC does not increase to the threshold value but is less than AC3 shown in FIG. In this case, the voltage difference AC does not reach the threshold value AC3 although the effective voltage difference has reached the predetermined value, so that control for reducing the effective voltage difference is not performed.

そこで本実施形態においては、電圧DCだけでなく電圧差ACも用いて表示パネル10に表示されている画像を特定する。例えば、電圧DCが、明るさが中の画像を表す電圧である場合、電圧差ACが図10に示したAC3未満であり且つAC2以上である場合には、表示している画像は、明るさが大の画像であると判断する。この場合、閾値はAC2になる。また、電圧差ACが図10に示したAC2未満である場合には、表示している画像は、明るさが小の画像であると判断する。この場合、閾値はAC1になる。   Therefore, in the present embodiment, an image displayed on the display panel 10 is specified using not only the voltage DC but also the voltage difference AC. For example, when the voltage DC is a voltage that represents an image with medium brightness, when the voltage difference AC is less than AC3 and greater than or equal to AC2 shown in FIG. Is a large image. In this case, the threshold value is AC2. When the voltage difference AC is less than AC2 shown in FIG. 10, it is determined that the displayed image is an image having a small brightness. In this case, the threshold value is AC1.

なお、白の画素と黒の画素が混在する画像の場合、電圧DC=画素が白の領域の割合と考えられるため、閾値=(電圧DC/画素が全て白の場合の電圧DC)×全画素が白で実効電圧の差が既定値に達した時の電圧差AC、としてもよい。   Note that in the case of an image in which white pixels and black pixels are mixed, it is considered that the voltage DC = the ratio of the pixels to the white area, so that threshold = (voltage DC / voltage DC when the pixels are all white) × all pixels May be white and the voltage difference AC when the effective voltage difference reaches a predetermined value may be used.

[電子機器]
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例について説明する。図19は、上述した電気光学装置1の表示パネル10をライトバルブとして用いた3板式プロジェクターの構成を示す平面図である。このプロジェクター2100において、ライトバルブに入射させるための光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。なお、B色の光は、他のR色やG色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ2122、リレーレンズ2123および出射レンズ2124からなるリレーレンズ系2121を介して導かれる。
[Electronics]
Next, an example of an electronic apparatus using the electro-optical device according to the above-described embodiment will be described. FIG. 19 is a plan view showing a configuration of a three-plate projector using the display panel 10 of the electro-optical device 1 described above as a light valve. In this projector 2100, the light to be incident on the light valve is supplied with three primary colors of R (red), G (green), and B (blue) by three mirrors 2106 and two dichroic mirrors 2108 arranged inside. And led to the light valves 100R, 100G and 100B corresponding to the respective primary colors. Note that B light has a longer optical path than other R and G colors, and therefore, in order to prevent the loss, B light passes through a relay lens system 2121 including an incident lens 2122, a relay lens 2123, and an exit lens 2124. Led.

ここで、ライトバルブ100R、100Gおよび100Bの構成は、上述した実施形態における表示パネル10と同様であり、外部上位装置(図示省略)から供給されるR、G、Bの各色に対応する画像データでそれぞれ駆動されるものである。ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、レンズユニット2114によって正転拡大投影されるので、スクリーン2120には、カラー画像が表示されることとなる。   Here, the configuration of the light valves 100R, 100G, and 100B is the same as that of the display panel 10 in the above-described embodiment, and image data corresponding to each color of R, G, and B supplied from an external host device (not shown). Are driven respectively. The lights modulated by the light valves 100R, 100G, and 100B are incident on the dichroic prism 2112 from three directions. In the dichroic prism 2112, the R and B light beams are refracted at 90 degrees, while the G light beam travels straight. Therefore, after the images of the respective colors are combined, they are projected in the normal rotation and enlarged by the lens unit 2114, so that a color image is displayed on the screen 2120.

なお、ライトバルブ100R、100Bの透過像は、ダイクロイックプリズム2112により反射した後に投射されるのに対し、ライトバルブ100Gの透過像はそのまま投射されるので、ライトバルブ100R、100Bにより形成される画像と、ライトバルブ100Gにより形成される画像とは左右反転の関係にある。   The transmitted images of the light valves 100R and 100B are projected after being reflected by the dichroic prism 2112, whereas the transmitted image of the light valve 100G is projected as it is, and thus the images formed by the light valves 100R and 100B The image formed by the light valve 100G has a left-right reversal relationship.

また、光センサー71R、71Gおよび71Bの構成は、上述した実施形態における光センサー71と同様である。なお、光センサー71Rは、Rの光に感度があるセンサーである。また、光センサー71Gは、Gの光に感度があるセンサーであり、光センサー71Bは、Bの光に感度があるセンサーである。光センサー71R、71Gおよび71Bは、ダイクロイックプリズム2112に配置されており、光センサー71Rは、ダイクロイックプリズム2112からのRの漏れ光を検知する。また、光センサー71Gは、ダイクロイックプリズム2112からのGの漏れ光を検知し、光センサー71Bは、ダイクロイックプリズム2112からのBの漏れ光を検知する。
光センサー71Rから出力される信号S1は、ライトバルブ100Rを具備した電気光学装置1が備えるコンデンサー72とA/D変換回路73へ供給される。また、光センサー71Gから出力される信号S1は、ライトバルブ100Gを具備した電気光学装置1が備えるコンデンサー72とA/D変換回路73へ供給され、光センサー71Bから出力される信号S1は、ライトバルブ100Bを具備した電気光学装置1が備えるコンデンサー72とA/D変換回路73へ供給される。
The configurations of the optical sensors 71R, 71G, and 71B are the same as those of the optical sensor 71 in the above-described embodiment. The optical sensor 71R is a sensor that is sensitive to R light. The optical sensor 71G is a sensor sensitive to G light, and the optical sensor 71B is a sensor sensitive to B light. The optical sensors 71R, 71G, and 71B are disposed in the dichroic prism 2112, and the optical sensor 71R detects R leakage light from the dichroic prism 2112. The optical sensor 71 </ b> G detects G leakage light from the dichroic prism 2112, and the optical sensor 71 </ b> B detects B leakage light from the dichroic prism 2112.
The signal S1 output from the optical sensor 71R is supplied to the condenser 72 and the A / D conversion circuit 73 provided in the electro-optical device 1 including the light valve 100R. The signal S1 output from the optical sensor 71G is supplied to the condenser 72 and the A / D conversion circuit 73 included in the electro-optical device 1 including the light valve 100G, and the signal S1 output from the optical sensor 71B is the light The electric power is supplied to the condenser 72 and the A / D conversion circuit 73 included in the electro-optical device 1 including the valve 100B.

また、電子機器としては、図19を参照して説明した他にも、リアプロジェクション型のテレビジョンや、直視型、例えば携帯電話や、パーソナルコンピュータ、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 19, the rear projection type television or direct view type, for example, a mobile phone, a personal computer, a video camera monitor, a car navigation device, a pager, an electronic device Examples include notebooks, calculators, word processors, workstations, videophones, POS terminals, digital still cameras, and devices with touch panels. Needless to say, the electro-optical device according to the present invention is applicable to these various electronic devices.

[変形例]
以上、本発明の実施形態について説明したが、本発明は上述した実施形態に限定されることなく、他の様々な形態で実施可能である。例えば、上述の実施形態を以下のように変形して本発明を実施してもよい。なお、上述した実施形態および以下の変形例は、各々を組み合わせてもよい。
[Modification]
As mentioned above, although embodiment of this invention was described, this invention is not limited to embodiment mentioned above, It can implement with another various form. For example, the present invention may be implemented by modifying the above-described embodiment as follows. In addition, you may combine each of embodiment mentioned above and the following modifications.

上述した各実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードとしたが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。   In each of the above-described embodiments, the normally white mode in which white is displayed in a state in which no voltage is applied is used. However, a normally black mode in which black is displayed in a state in which no voltage is applied may be used.

上述した実施形態においては、信号S1の直流成分をコンデンサー72でカットして電圧差ACを求めているが、コンデンサー72を用いずに信号S1から電圧差ACを求めるようにしてもよい。
また、上述した実施形態においては、コンデンサー72で信号S1の直流成分をカットしているが、ハイパスフィルターで信号S1の直流成分をカットする構成としてもよい。
In the embodiment described above, the voltage difference AC is obtained by cutting the DC component of the signal S1 by the capacitor 72. However, the voltage difference AC may be obtained from the signal S1 without using the capacitor 72.
In the above-described embodiment, the DC component of the signal S1 is cut by the capacitor 72. However, the DC component of the signal S1 may be cut by a high-pass filter.

上述した実施形態においては、表示パネル10の明るさを3段階に分け、各段階で電圧差ACの閾値を定めているが、4段階以上に分けて各段階で電圧差ACの閾値を定めるようにしてもよい。   In the embodiment described above, the brightness of the display panel 10 is divided into three stages, and the threshold value of the voltage difference AC is determined in each stage. However, the threshold value of the voltage difference AC is determined in each stage by dividing into four or more stages. It may be.

1…電気光学装置、10…表示パネル、50…処理回路、52…制御回路、52A…LUT、54…表示データ処理回路、56…D/A変換回路、70…検出回路、71、71R、71G、71B…光センサー、72…コンデンサー、73…A/D変換回路、100R、100G、100B…ライトバルブ、100…表示領域、105…液晶、107…容量線、108…対向電極、109…蓄積容量、110…画素、112…走査線、114…データ線、116…TFT、118…画素電極、120…液晶容量、130…走査線駆動回路、140…データ線駆動回路、142…サンプリング信号出力回路、146…TFT、2100…プロジェクター、2106…ミラー、2108…ダイクロイックミラー、2112…ダイクロイックプリズム、2114…レンズユニット、2120…スクリーン、2121…リレーレンズ系、2122…入射レンズ、2123…リレーレンズ、2124…出射レンズ DESCRIPTION OF SYMBOLS 1 ... Electro-optical apparatus, 10 ... Display panel, 50 ... Processing circuit, 52 ... Control circuit, 52A ... LUT, 54 ... Display data processing circuit, 56 ... D / A conversion circuit, 70 ... Detection circuit, 71, 71R, 71G , 71B ... optical sensor, 72 ... condenser, 73 ... A / D conversion circuit, 100R, 100G, 100B ... light valve, 100 ... display area, 105 ... liquid crystal, 107 ... capacitance line, 108 ... counter electrode, 109 ... storage capacitance , 110 ... pixels, 112 ... scanning lines, 114 ... data lines, 116 ... TFTs, 118 ... pixel electrodes, 120 ... liquid crystal capacitors, 130 ... scanning line driving circuits, 140 ... data line driving circuits, 142 ... sampling signal output circuits, 146 ... TFT, 2100 ... Projector, 2106 ... Mirror, 2108 ... Dichroic mirror, 2112 ... Dichroic prism , 2114 ... lens unit, 2120 ... screen, 2121 ... relay lens system, 2122 ... entrance lens, 2123 ... relay lens, 2124 ... exit lens

Claims (8)

複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素を備えた表示領域を有し、該画素は、前記データ信号が印加される画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に電気光学材料を狭持する電気光学装置であって、
前記画素の階調に応じた電圧であって所定の電位を基準として高位である正極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する正極性フィールドと、前記画素の階調に応じた電圧であって所定の電位を基準として低位である負極性の電圧を前記データ信号として当該画素に対応するデータ線に供給する負極性フィールドのそれぞれにおいて、前記複数の走査線を所定の順番で選択する走査線駆動回路と、
前記正極性フィールドで一の走査線が選択された場合に、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給し、前記負極性フィールドで前記一の走査線が選択された場合に、前記一の走査線に位置する画素に対し、当該画素の階調に応じた電圧を前記データ信号として当該画素に対応するデータ線に供給するデータ線駆動回路と、
前記表示領域の明るさを検知して該明るさを表す信号を生成し、当該信号の直流成分を表す第1信号と、当該信号の交流成分を表す第2信号を生成する検出回路と、
前記検出回路が生成した第2信号の波形の波高が、前記検出回路が生成した第1信号に応じて定まる閾値以上である場合、当該波高が当該閾値未満となるように前記画素に対して前記正極性フィールドで印加される電圧の実効電圧と、前記負極性フィールドで印加される電圧の実効電圧との差を制御する制御回路
を備えることを特徴とする電気光学装置。
A plurality of scanning lines and a plurality of data lines, respectively, corresponding to the intersections of the plurality of scanning lines and the plurality of data lines, each having a gradation according to a voltage of a data signal supplied to the data line when the scanning line is selected; A display region including a pixel, the pixel including a pixel electrode to which the data signal is applied, a counter electrode facing the pixel electrode, and an electro-optical material between the pixel electrode and the counter electrode An electro-optical device that holds
A positive field that supplies a positive voltage, which is a voltage corresponding to the gray level of the pixel and is higher than a predetermined potential, to the data line corresponding to the pixel as the data signal; and the gray level of the pixel In each of the negative polarity fields that supply a negative polarity voltage that is a low voltage with reference to a predetermined potential as a data signal to the data line corresponding to the pixel, A scanning line driving circuit to select in order;
When one scanning line is selected in the positive polarity field, a voltage corresponding to the gradation of the pixel is applied to the data line corresponding to the pixel as the data signal for the pixel located on the one scanning line. When the one scanning line is selected in the negative field, the voltage corresponding to the gray level of the pixel corresponds to the pixel as the data signal for the pixel located on the one scanning line. A data line driving circuit for supplying to the data line to be
A detection circuit that detects the brightness of the display area and generates a signal representing the brightness, and generates a first signal that represents a DC component of the signal and a second signal that represents an AC component of the signal;
When the wave height of the waveform of the second signal generated by the detection circuit is greater than or equal to a threshold value determined according to the first signal generated by the detection circuit, the wave height is less than the threshold value with respect to the pixel. An electro-optical device comprising: a control circuit that controls a difference between an effective voltage of a voltage applied in a positive polarity field and an effective voltage of a voltage applied in the negative polarity field.
前記制御回路は、
前記第1信号に応じて定まる前記閾値を少なくとも3つ有し、
前記第1信号の値が予め定められた第1設定値未満である場合には、前記閾値を第1閾値とし、
前記第1信号の値が前記第1設定値より大きい予め定められた第2設定値未満であり且つ前記第1設定値以上である場合には、前記閾値を前記第1閾値より大きい第3閾値とし、
前記第1信号の値が前記第2設定値以上である場合には、前記閾値を前記第1閾値より大きく且つ前記第3閾値より小さい第2閾値とすること
を特徴とする請求項1に記載の電気光学装置。
The control circuit includes:
Having at least three threshold values determined according to the first signal;
When the value of the first signal is less than a predetermined first set value, the threshold is set as the first threshold,
If the value of the first signal is less than a predetermined second set value greater than the first set value and greater than or equal to the first set value, the threshold is set to a third threshold greater than the first threshold. age,
The threshold value is a second threshold value that is greater than the first threshold value and smaller than the third threshold value when the value of the first signal is greater than or equal to the second set value. Electro-optic device.
前記制御回路は、前記第2信号の波高および前記第1信号から前記閾値を定めること
を特徴とする請求項1に記載の電気光学装置。
The electro-optical device according to claim 1, wherein the control circuit determines the threshold value from a wave height of the second signal and the first signal.
前記制御回路は、前記対向電極に印加される電圧を制御することにより、前記画素に対して前記正極性フィールドで印加される電圧の実効電圧と、前記負極性フィールドで印加される電圧の実効電圧との差を制御すること
を特徴とする請求項1乃至請求項3のいずれかに記載の電気光学装置。
The control circuit controls the voltage applied to the counter electrode, thereby controlling the effective voltage of the voltage applied to the pixel in the positive field and the effective voltage of the voltage applied to the negative field. The electro-optical device according to claim 1, wherein a difference between the electro-optical device and the difference is controlled.
前記制御回路は、前記正極性の電圧の印加時間と前記負極性の電圧の印加時間の比を制御することにより、前記画素に対して前記正極性フィールドで印加される電圧の実効電圧と、前記負極性フィールドで印加される電圧の実効電圧との差を制御すること
を特徴とする請求項1乃至請求項3のいずれかに記載の電気光学装置。
The control circuit controls an effective voltage of a voltage applied to the pixel in the positive polarity field by controlling a ratio of an application time of the positive polarity voltage and an application time of the negative polarity voltage, and 4. The electro-optical device according to claim 1, wherein a difference between an effective voltage and a voltage applied in the negative polarity field is controlled. 5.
前記制御回路は、前記対向電極に印加される電圧と、前記正極性の電圧の印加時間と前記負極性の電圧の印加時間の比を制御することにより、前記画素に対して前記正極性フィールドで印加される電圧の実効電圧と、前記負極性フィールドで印加される電圧の実効電圧との差を制御すること
を特徴とする請求項1乃至請求項3のいずれかに記載の電気光学装置。
The control circuit controls the ratio of the voltage applied to the counter electrode, the application time of the positive voltage, and the application time of the negative voltage in the positive field with respect to the pixel. The electro-optical device according to any one of claims 1 to 3, wherein a difference between an effective voltage of an applied voltage and an effective voltage of a voltage applied in the negative field is controlled.
複数の走査線と複数のデータ線との交差に対応してそれぞれ設けられ、各々は、前記走査線が選択されたときに、前記データ線に供給されたデータ信号の電圧に応じた階調となる画素を備えた表示領域を有し、該画素は、前記データ信号が印加される画素電極と、前記画素電極に対向する対向電極と、前記画素電極と前記対向電極との間に電気光学材料を狭持する電気光学装置の制御方法であって、
正極性および負極性フィールドのそれぞれにおいて前記複数の走査線を所定の順番で選択し、
前記正極性フィールドで一の走査線が選択された場合に、当該一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、所定の電位を基準として高位である正極性または低位である負極性のいずれか一方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、
前記負極性フィールドで前記一の走査線が選択された場合に、前記一の走査線に位置する画素に対し、当該画素の階調に応じた電圧であって、前記正極性または前記負極性のいずれか他方の極性の電圧を前記データ信号として当該画素に対応するデータ線に供給し、
前記表示領域の明るさを検知して該明るさを表す信号を生成し、当該信号の直流成分を表す第1信号と、当該信号の交流成分を表す第2信号を生成し、
前記第2信号の波形の波高が、前記第1信号に応じて定まる閾値以上である場合、当該波高が当該閾値未満となるように前記画素に対して前記正極性フィールドで印加される電圧の実効電圧と、前記負極性フィールドで印加される電圧の実効電圧との差を制御すること
を特徴とする電気光学装置の制御方法。
A plurality of scanning lines and a plurality of data lines, respectively, corresponding to the intersections of the plurality of scanning lines and the plurality of data lines, each having a gradation according to a voltage of a data signal supplied to the data line when the scanning line is selected; A display region including a pixel, the pixel including a pixel electrode to which the data signal is applied, a counter electrode facing the pixel electrode, and an electro-optical material between the pixel electrode and the counter electrode A method of controlling an electro-optical device,
In each of the positive and negative fields, the plurality of scanning lines are selected in a predetermined order,
When one scanning line is selected in the positive polarity field, the voltage corresponding to the gray level of the pixel is higher than the pixel positioned on the one scanning line with reference to a predetermined potential. Supply the voltage of either the positive polarity or the negative polarity, which is lower, to the data line corresponding to the pixel as the data signal,
When the one scanning line is selected in the negative polarity field, the voltage corresponding to the gradation of the pixel is set to the positive polarity or the negative polarity with respect to the pixel located on the one scanning line. Supply the voltage of the other polarity as the data signal to the data line corresponding to the pixel,
Detecting the brightness of the display area and generating a signal representing the brightness; generating a first signal representing a DC component of the signal; and generating a second signal representing an AC component of the signal;
When the wave height of the waveform of the second signal is equal to or greater than a threshold value determined according to the first signal, the effective voltage applied to the pixel in the positive polarity field so that the wave height is less than the threshold value. A method for controlling an electro-optical device, comprising: controlling a difference between a voltage and an effective voltage of a voltage applied in the negative field.
請求項1乃至請求項6のいずれかに記載の電気光学装置を有することを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2011084628A 2011-04-06 2011-04-06 Electro-optical device, control method of electro-optical device and electronic apparatus Withdrawn JP2012220632A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011084628A JP2012220632A (en) 2011-04-06 2011-04-06 Electro-optical device, control method of electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011084628A JP2012220632A (en) 2011-04-06 2011-04-06 Electro-optical device, control method of electro-optical device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2012220632A true JP2012220632A (en) 2012-11-12

Family

ID=47272232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011084628A Withdrawn JP2012220632A (en) 2011-04-06 2011-04-06 Electro-optical device, control method of electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2012220632A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114333732A (en) * 2022-01-11 2022-04-12 三星半导体(中国)研究开发有限公司 Method for compensating positive and negative polarity difference of display panel and source driver
CN116798378A (en) * 2023-08-23 2023-09-22 惠科股份有限公司 Liquid crystal display method, electronic device, and storage medium

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114333732A (en) * 2022-01-11 2022-04-12 三星半导体(中国)研究开发有限公司 Method for compensating positive and negative polarity difference of display panel and source driver
CN114333732B (en) * 2022-01-11 2023-08-15 三星半导体(中国)研究开发有限公司 Method for compensating positive and negative polarity difference of display panel and source driver
CN116798378A (en) * 2023-08-23 2023-09-22 惠科股份有限公司 Liquid crystal display method, electronic device, and storage medium
CN116798378B (en) * 2023-08-23 2023-10-24 惠科股份有限公司 Liquid crystal display method, electronic device, and storage medium

Similar Documents

Publication Publication Date Title
JP5487585B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP5895412B2 (en) Liquid crystal display device, driving method of liquid crystal display device, and electronic apparatus
JP5023725B2 (en) Electro-optical device, driving method, and electronic apparatus
US20130057808A1 (en) Liquid crystal device, temperature detection method, and electronic apparatus
US20110187759A1 (en) Liquid crystal device, method of controlling liquid crystal device, and electronic apparatus
JP5195650B2 (en) Liquid crystal display device, control method, and electronic apparatus
JP2010079151A (en) Electrooptical apparatus, method for driving the same, and electronic device
JP6078965B2 (en) Video processing circuit, video processing method, and electronic device
JP2008185993A (en) Electro-optical device, processing circuit, process method and projector
JP5617152B2 (en) Electro-optical device, driving method, and electronic apparatus
JP6078946B2 (en) Electro-optical device and electronic apparatus
JP2012159759A (en) Electro-optical device, control method of electro-optical device and electronic apparatus
JP2012220632A (en) Electro-optical device, control method of electro-optical device and electronic apparatus
JP4678345B2 (en) Electro-optical device, display data processing circuit, processing method, and electronic apparatus
JP4678344B2 (en) Electro-optical device, display data processing circuit, processing method, and electronic apparatus
JP2013064823A (en) Electrooptic device, method of driving electrooptic device, and electronic apparatus
JP2014164017A (en) Drive device of electro-optic device, drive method of electro-optic device, electro-optic device and electronic equipment
JP2011221218A (en) Method for adjusting liquid crystal device, liquid crystal device and electronic equipment equipped with liquid crystal device
JP2014164213A (en) Electro-optical device, electronic apparatus and driving method
JP2011221146A (en) Liquid crystal device and controlling method for the same
JP2011221147A (en) Liquid crystal device and controlling method for the same
JP2006099034A (en) Control method and control apparatus of electro-optical apparatus
US20120200556A1 (en) Electrooptic device, method for controlling electrooptic device, and electronic apparatus
JP2015197579A (en) Electro-optic device, electronic equipment, and method for driving electro-optic device
JP5533997B2 (en) Electro-optical device, driving method thereof, and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140701