JP2010225780A - 薄膜トランジスタ及び薄膜トランジスタの製造方法 - Google Patents

Abstract

【課題】微結晶シリコンをチャンネル領域として用い、良好にリーク電流を抑制することが可能な薄膜トランジスタ及びその製造方法を提供する。
【解決手段】薄膜トランジスタ１００は、基板１１と、ゲート電極１１２と、ゲート絶縁膜１１３と、微結晶シリコンから形成された半導体層（チャンネル領域）１１４と、第１のオーミックコンタクト層１１６，１１７と、第２のオーミックコンタクト層１１８，１１９と、ドレイン電極１２０と、ソース電極１２１と、を備える。半導体層１１４と、ドレイン電極１２０及びソース電極１２１との間に、第２のオーミックコンタクト層１１８，１１９の不純物濃度より低い第１のオーミックコンタクト層１１６，１１７を形成することにより、第１のオーミックコンタクト層１１６，１１７内に空乏層が良好に広がり、薄膜トランジスタ１００のリーク電流を良好に抑制することができる。
【選択図】図１

Description

本発明は、微結晶シリコンを用いた薄膜トランジスタ（Thin Film Transistor）及び薄膜トランジスタの製造方法に関する。

従来、液晶表示パネル、有機ＥＬ（electroluminescence）素子を用いた表示パネル等の駆動素子として、薄膜トランジスタ（Thin Film Transistor，以下、ＴＦＴ）が用いられている。また、ＴＦＴのチャンネル領域として機能する半導体層として、一般に非晶質シリコン（ａ−Ｓｉ）が用いられている。

しかし、ａ−Ｓｉはオン電流が比較的低いため、オン電流を向上させることを目的として、例えば特許文献１に開示されているように、微結晶シリコン（μｃ−Ｓｉ）を用いる試みがなされている。

特開２００５−３２２８４５号公報

しかしながら、従来のＴＦＴのチャンネル領域を単純に微結晶シリコンに置き換えただけでは、図７に示すようにオフ領域（Ｖgが負電圧の領域）のリーク電流が増大する欠点がある。

また、このようにリーク電流が大きい微結晶シリコンＴＦＴ を、液晶表示装置のスイッチング素子として、また、有機ＥＬを用いたディスプレイのスイッチング素子として用いると画質低下の要因となるという問題もある。

このため、微結晶シリコンをチャンネル領域に用いたＴＦＴのリーク電流を抑制することが求められている。

本発明は、上述した実情を鑑みてなされたものであり、微結晶シリコンをチャンネル領域として用い、良好にリーク電流を抑制することが可能な薄膜トランジスタ及び薄膜トランジスタの製造方法を提供することを目的とする。

上記目的を達成するため、本発明の第１の観点に係る薄膜トランジスタは、
微結晶シリコンから形成された半導体層と、
前記半導体層上に設けられたドレイン電極と、
前記半導体層上に設けられたソース電極と、
前記半導体層と、前記ドレイン電極及び前記ソース電極との間に、それぞれ設けられたオーミックコンタクト層と、を備え、
前記オーミックコンタクト層は、前記半導体層の一部の領域上に直接設けられた第１のオーミックコンタクト層と、該第１のオーミックコンタクト層上に設けられた第２のオーミックコンタクト層と、を備え、
前記第１のオーミックコンタクト層の不純物濃度は、前記第２のオーミックコンタクト層の不純物濃度より低いことを特徴とする。

前記第１のオーミックコンタクト層は、前記第２のオーミックコンタクト層よりも厚く形成されてもよい。

前記第１のオーミックコンタクト層及び前記第２のオーミックコンタクト層は、アモルファスシリコンから形成されてもよい。

上記目的を達成するため、本発明の第２の観点に係る薄膜トランジスタの製造方法は、
微結晶シリコンから形成された半導体層と、前記半導体層上に形成されたドレイン電極と、前記半導体層上に形成されたソース電極と、を備えた薄膜トランジスタの製造方法であって、
前記半導体層と、前記ドレイン電極及び前記ソース電極との間に、それぞれ第１のオーミックコンタクト層と、前記第１のオーミックコンタクト層上に前記第１のオーミックコンタクト層よりも不純物濃度が低い第２のオーミックコンタクト層と、が形成されるオーミックコンタクト層形成工程と、
を備えることを特徴とする。

前記第１のオーミックコンタクト層を、前記第２のオーミックコンタクト層よりも厚くに形成してもよい。

前記第１のオーミックコンタクト層と、前記第２のオーミックコンタクト層は連続的に成膜されてもよい。

前記第１のオーミックコンタクト層及び前記第２のオーミックコンタクト層を、アモルファスシリコンから形成してもよい。

本発明では、半導体層とソース電極及びドレイン電極との間に設けられるオーミックコンタクト層を、不純物濃度の異なる２層とすることにより、良好にリーク電流を抑制することが可能な薄膜トランジスタ及びその製造方法を提供することができる。

実施形態に係る薄膜トランジスタの断面図である。 発光装置の構成例を示す図である。 画素の駆動回路の等価回路図である。 有機ＥＬ素子の構成例を示す平面図である。 図４に示すV−V線断面図である。 発光装置の製造方法を説明する図である。 発光装置の製造方法を説明する図である。 発光装置の製造方法を説明する図である。 発光装置の製造方法を説明する図である。 発光装置の製造方法を説明する図である。 電流電圧特性を示す図である。

本発明の実施形態に係る薄膜トランジスタ（Thin Film Transistor；ＴＦＴ）及び薄膜トランジスタの製造方法について、図を用いて説明する。本実施形態では、薄膜トランジスタをボトムエミッション型の有機ＥＬ（electroluminescence）素子を駆動するための素子として利用する構成を例に挙げて説明する。

なお、本実施形態中で、微結晶シリコン（μｃ−Ｓｉ）とは、結晶粒径が、概ね５０〜１００ｎｍの結晶性シリコンである。

本実施形態に係る薄膜トランジスタ１００の断面図を図１に示す。薄膜トランジスタ１００は、基板１１と、ゲート電極１１２と、ゲート絶縁膜１１３と、半導体層（チャンネル領域）１１４と、第１のオーミックコンタクト層１１６，１１７と、第２のオーミックコンタクト層１１８，１１９と、ドレイン電極１２０と、ソース電極１２１と、を備える。

基板１１は、絶縁性を備える材料から形成され、例えばガラス基板等が用いられる。

ゲート電極１１２は、導電性を有する材料、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等から形成され、基板１１上に形成される。

ゲート絶縁膜１１３は、絶縁性を有する材料、例えばＳｉＮから形成され、基板１１及びゲート電極１１２を覆うように形成される。

半導体層（チャンネル領域）１１４は、結晶粒径が、概ね５０〜１００ｎｍの結晶性シリコンである微結晶シリコンから形成される。半導体層１１４として、微結晶シリコンを用いることにより、アモルファスシリコンを用いる場合と比較してオン電流を向上させることが可能となる。半導体層１１４は、ゲート絶縁膜１１３上に形成され、半導体層１１４上には第１のオーミックコンタクト層１１６，１１７が形成される。

第１のオーミックコンタクト層１１６，１１７は、電気的に活性な不純物、例えばリン等のｎ型の不純物がドープされたアモルファスシリコンから形成される。第１のオーミックコンタクト層１１６，１１７は、半導体層１１４の上面に形成される。また、第１のオーミックコンタクト層１１６は、半導体層１１４のドレイン電極１２０が設けられる領域に形成されており、第１のオーミックコンタクト層１１７はソース電極１２１が設けられる領域に形成される。第１のオーミックコンタクト層１１６，１１７の上には、それぞれ第２のオーミックコンタクト層１１８，１１９が形成される。第１のオーミックコンタクト層１１６，１１７の不純物濃度は、第２のオーミックコンタクト層１１８，１１９の不純物の濃度より低く形成される。第１のオーミックコンタクト層１１６，１１７の不純物濃度は、１×１０^１８〜１×１０^１９［／ｃｍ^３］であり、第２のオーミックコンタクト層１１８，１１９の不純物濃度は、５×１０^１９〜５×１０^２０［／ｃｍ^３］である。尚、第１のオーミックコンタクト層１１６，１１７は５×１０^１８［／ｃｍ^３］以上、第２のオーミックコンタクト層１１８，１１９は１×１０^２０［／ｃｍ^３］程度であることが好ましい。また、オフ領域（Ｖgが負電圧の領域）において空乏層を良好に拡がらせるため、第１のオーミックコンタクト層１１６，１１７は所定程度厚く形成されていることが好ましく、例えば１０００Å〜２０００Åの厚みに形成すると好ましい。

第２のオーミックコンタクト層１１８，１１９は、電気的に活性な不純物、例えばリン等のｎ型の不純物がドープされたアモルファスシリコンから形成される。第２のオーミックコンタクト層１１８は、第１のオーミックコンタクト層１１６の上に形成されており、第２のオーミックコンタクト層１１９は、第１のオーミックコンタクト層１１７の上に形成される。第２のオーミックコンタクト層１１８，１１９は、第１のオーミックコンタクト層１１６，１１７と比較して薄く、２５０Å程度の厚みに形成される。

ドレイン電極１２０は、第２のオーミックコンタクト層１１８上に形成され、例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒ等のソース−ドレイン導電層から形成されている。

ソース電極１２１は、第２のオーミックコンタクト層１１９上に形成され、例えばアルミニウム−チタン（ＡｌＴｉ）／Ｃｒ、ＡｌＮｄＴｉ／ＣｒまたはＣｒ等のソース−ドレイン導電層から形成されている。

本実施形態の薄膜トランジスタは、微結晶シリコンから形成された半導体層１１４と、ドレイン電極１２０及びソース電極１２１との間に設けられるオーミックコンタクト層を、第１のオーミックコンタクト層１１６，１１７と第２のオーミックコンタクト層１１８，１１９との２層から構成し、更に第１のオーミックコンタクト層１１６，１１７の不純物濃度を第２のオーミックコンタクト層１１８，１１９の不純物濃度より低く形成する。これにより、オフ領域において空乏層を良好に拡がらせることができ、薄膜トランジスタ１００のリーク電流を良好に抑制することができる。また、第１のオーミックコンタクト層１１６，１１７は所定程度厚く、例えば１０００Å〜２０００Åの厚みに形成することによりオフ領域において空乏層を拡がらせることができ、リーク電流をより良好に抑制することができる。

次に、本実施形態の薄膜トランジスタが用いられる発光装置１０について説明する。

発光装置１０は、発光画素基板（画素基板）３１と、発光画素基板３１上にマトリクス状に配置された発光画素（有機ＥＬ素子）３０と、発光画素３０を封止する封止基板３２と、を備える。発光装置１０では、図２に示すように、発光画素基板３１上にそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色に発する３つの発光画素３０を一組として、この組が行方向に繰り返し複数個、例えばｍ個配列されるとともに、列方向に同一色の画素が複数個、例えばｎ個配列されている。このようにＲＧＢの各色を発する画素がマトリクス状に、ｍ×ｎ個配列される。なお、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３つの発光画素３０はデルタ配列であってもよい。また、発光画素３０は単色であってもよい。

発光画素回路ＤＳは、図３に示すように、選択トランジスタＴｒ１１、発光駆動トランジスタＴｒ１２、キャパシタＣｓ、有機ＥＬ素子３０と、を備える。選択トランジスタＴｒ１１、発光駆動トランジスタＴｒ１２は、上述した本実施形態の薄膜トランジスタ１００である。

発光画素基板３１上には、行方向に配列された複数の発光画素回路ＤＳに接続されたアノードラインＬａと、行方向に配列された複数の発光画素回路ＤＳにそれぞれ接続された複数のデータラインＬｄと、行方向に配列された複数の発光画素回路ＤＳのトランジスタＴｒ１１を選択する走査ラインＬｓと、が形成されている。

図３に示すように選択トランジスタＴｒ１１は、ゲート端子が走査ラインＬｓに、ドレイン端子がデータラインＬｄに、ソース端子が接点Ｎ１１にそれぞれ接続される。また、発光駆動トランジスタＴｒ１２は、ゲート端子が接点Ｎ１１に接続されており、ドレイン端子がアノードラインＬａに、ソース端子が接点Ｎ１２にそれぞれ接続されている。キャパシタＣｓは、発光駆動トランジスタＴｒ１２のゲート端子及びソース端子に接続されている。なお、キャパシタＣｓは、発光駆動トランジスタＴｒ１２のゲート−ソース間に付加的に設けられた補助容量、もしくは発光駆動トランジスタＴｒ１２のゲート−ソース間の寄生容量と補助容量からなる容量成分である。また、有機ＥＬ素子３０は、アノード端子（画素電極４２）が接点Ｎ１２に接続され、カソード端子（対向電極４６）に基準電圧Ｖｓｓが印加されている。

走査ラインＬｓは、発光パネルの周縁部に配置された走査ドライバ（図示せず）に接続されており、所定タイミングで行方向に配列された複数の発光画素３０を選択状態に設定するための選択電圧信号（走査信号）が印加される。また、データラインＬｄは、発光パネルの周縁部に配置されたデータドライバ（図示せず）に接続され、上記発光画素３０の選択状態に同期するタイミングで発光データに応じたデータ電圧（階調信号）が印加される。行方向に配列された複数の発光駆動トランジスタＴｒ１２が、当該発光駆動トランジスタＴｒ１２に接続された発光画素（有機ＥＬ素子）３０の画素電極（例えばアノード電極）に発光データに応じた発光駆動電流を流す状態に設定するように、アノードラインＬａ（供給電圧ライン）は、所定の高電位電源に直接又は間接的に接続されている。つまり、アノードラインＬａは、有機ＥＬ素子３０の対向電極４６に印加される基準電圧Ｖｓｓより十分電位の高い所定の高電位（供給電圧Ｖｄｄ）が印加される。また、対向電極４６は、例えば、所定の低電位電源に直接又は間接的に接続され、発光画素基板３１上にアレイ状に配列された全ての発光画素（有機ＥＬ素子）に対して単一の電極層により形成されており、所定の低電圧（基準電圧Ｖｓｓ、例えば接地電位ＧＮＤ）が共通に印加されるように設定されている。

また、アノードラインＬａと走査ラインＬｓとは、各トランジスタＴｒ１１，Ｔｒ１２のソース電極、ドレイン電極とを形成するソース−ドレイン導電層を用いてこれらソース電極、ドレイン電極とともに形成される。データラインＬｄは、各トランジスタＴｒ１１，Ｔｒ１２のゲート電極となるゲート導電層を用いてゲート電極とともに形成される。データラインＬｄとドレイン電極Ｔｒ１１ｄとの間の絶縁膜４１には、コンタクトホール６１が形成され、データラインＬｄとドレイン電極Ｔｒ１１ｄとは、図４に示すように、コンタクトホール６１を介して導通している。走査ラインＬｓとゲート電極Ｔｒ１１ｇの両端との間の絶縁膜４１には、図４に示すようにそれぞれコンタクトホール６２，６３が形成され、走査ラインＬｓとゲート電極Ｔｒ１１ｇとはコンタクトホール６２，６３を介して導通している。ソース電極Ｔｒ１１ｓとゲート電極Ｔｒ１２ｇとの間の絶縁膜４１には、コンタクトホール６４が形成され、ソース電極Ｔｒ１１ｓとゲート電極Ｔｒ１２ｇとはコンタクトホール６４を介して導通している。なお、絶縁膜４１は、絶縁性材料、例えばシリコン酸化膜、シリコン窒化膜等から形成され、データラインＬｄ、ゲート電極Ｔｒ１１ｇ及びゲート電極Ｔｒ１２ｇを覆うように発光画素基板３１上に形成される。

次に、有機ＥＬ素子３０は、図５に示すように、画素電極４２と、正孔注入層４３と、インターレイヤ４４と、発光層４５と、対向電極４６と、を備える。正孔注入層４３と、インターレイヤ４４と、発光層４５とが、電子や正孔がキャリアとなって輸送されるキャリア輸送層となる。キャリア輸送層は、列方向に配列された層間絶縁膜４及び隔壁４８の間に配置されている。

各発光画素の発光画素基板３１（基板１１に相当）上には、ゲート導電層をパターニングしてなる選択トランジスタＴｒ１１、発光駆動トランジスタＴｒ１２のゲート電極Ｔｒ１１ｇ、Ｔｒ１２ｇが形成されている。各発光画素に隣接した発光画素基板３１上には、ゲート導電層をパターニングしてなり、列方向に沿って延びるデータラインＬｄが形成されている。

画素電極（アノード電極）４２は、透光性を備える導電材料、例えばＩＴＯ（Indium Tin Oxide）、ＺｎＯ等から構成される。各画素電極４２は、層間絶縁膜４７によって隣接する他の発光画素３０の画素電極４２と絶縁されている。

層間絶縁膜４７は、絶縁性材料、例えばシリコン窒化膜から形成され、画素電極４２間に形成され、トランジスタＴｒ１１，Ｔｒ１２や走査ラインＬｓ、アノードラインＬａを絶縁保護する。層間絶縁膜４７には略方形の開口部４７ａが形成されており、この開口部４７ａによって発光画素３０の発光領域が画定される。更に層間絶縁膜４７上には隔壁４８の列方向（図４の上下方向）に延びる溝状の開口部４８ａが複数の発光画素３０にわたって形成されている。

隔壁４８は、絶縁材料、例えばポリイミド等の感光性樹脂を硬化してなり、層間絶縁膜４７上に形成される。隔壁４８は、図４に示すように列方向に沿った複数の発光画素の画素電極４２をまとめて開口するようにストライプ状に形成されている。なお、隔壁４８の平面形状は、これに限られず各画素電極４２毎に開口部をもった格子状であってもよい。

正孔注入層４３は、画素電極４２上に形成され、発光層４５に正孔を供給する機能を有する。正孔注入層４３は正孔（ホール）注入・輸送が可能な有機高分子系の材料から構成される。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液を用いる。

インターレイヤ４４は、正孔注入層４３上に形成される。インターレイヤ４４は、正孔注入層４３の正孔注入性を抑制して発光層４５内において電子と正孔とを再結合させやすくする機能を有し、発光層４５の発光効率を高めるために設けられている。

発光層４５は、インターレイヤ４４上に形成されている。発光層４５は、アノード電極とカソード電極との間に電圧を印加することにより光を発生する機能を有する。発光層４５は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む発光材料から構成される。また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成する。

また、対向電極（カソード電極）４６は、ボトムエミッション型の場合、発光層４５側に設けられ、導電材料、例えばＬｉ、Ｍｇ、Ｃａ、Ｂａ等の仕事関数の低い材料からなる電子注入性の下層と、Ａｌ等の光反射性導電金属からなる上層を有する積層構造であり、トップエミッション型の場合、発光層４５側に設けられ、１０ｎｍ程度の膜厚の極薄い例えばＬｉ、Ｍｇ、Ｃａ、Ｂａ等の仕事関数の低い材料からなる光透過性低仕事関数層と、１００ｎｍ〜２００ｎｍ程度の膜厚のＩＴＯ等の光反射性導電層を有する透明積層構造である。本実施形態では、対向電極４６は複数の発光画素３０に跨って形成される単一の電極層から構成され、例えば接地電位である共通電圧Ｖｓｓが印加されている。

次に、本実施形態の薄膜トランジスタと、この薄膜トランジスタを用いた発光装置の製造方法を図６Ａ〜図６Ｅを用いて説明する。ここでは、選択トランジスタＴｒ１１は発光駆動トランジスタＴｒ１２と同一工程によって形成されるので、発光駆動トランジスタＴｒ１２と共通する部分についてはトランジスタＴｒ１１の形成の説明を一部省略する。

まず、ガラス基板等からなる発光画素基板３１（図１に示す基板１１に相当）を用意する。次に、この発光画素基板３１上に、スパッタ法、真空蒸着法等により例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等からなるゲート導電膜を形成し、これを図６Ａに示すように発光駆動トランジスタＴｒ１２のゲート電極１１２（Ｔｒ１２ｇ）の形状にパターニングする。この際、図示はしていないが、選択トランジスタＴｒ１１のゲート電極Ｔｒ１１ｇ、及びデータラインＬｄも形成する。続いて、ＣＶＤ（Chemical Vapor Deposition）法等によりゲート電極Ｔｒ１２ｇ及びデータラインＬｄ上に絶縁膜４１を形成する。

次に、絶縁膜４１（図１に示すゲート絶縁膜１１３に相当）上に、ＣＶＤ法等により微結晶シリコン層を形成する。この際、微結晶シリコン層は、成膜時に多結晶化する、いわゆるａｓ ｄｅｐｏ μｃ−Ｓｉでも良いし、アモルファスシリコンを成膜した後にアニール処理を施して多結晶化させ、形成してもよい。

続いて、微結晶シリコン層をエッチングし、図６Ｂに示すように半導体層１１４を形成する。

次に、第１のシリコン層を堆積させる。第１のシリコン層としては、所定の濃度だけ不純物がドープされたアモルファスシリコンを用いる。続いて、同一の装置内で連続的に第１のシリコン層上に第２のシリコン層を堆積させる。第２のシリコンは、第１のシリコン層よりも高い濃度で不純物がドープされたアモルファスシリコンを用いる。次に、フォトリソグラフィ等を用い、第１のシリコン層と第２のシリコン層をエッチングすることにより、図６Ｃに示すように、第１のオーミックコンタクト層１１６，１１７と第２のオーミックコンタクト層１１８，１１９とを形成する。

このように、第１のオーミックコンタクト層１１６，１１７と第２のオーミックコンタクト層１１８，１１９とを、ドープされたシリコンを堆積させ、連続的に成膜することにより、例えばイオンドーピング装置を用いて不純物を拡散させる場合と比較し、成膜工程の数を減少させることができる。例えばイオンドーピング装置を用いる場合、シリコン層の堆積、イオン注入、活性化の工程が必要であり、本実施形態のようにオーミックコンタクト層を２層形成する場合は、これらの工程を２回行う必要がある。しかし、ドープされたシリコンを連続的に堆積させることにより、イオン注入、活性化の工程を省略し、工程数を減少させることが可能となる。

次に、スパッタ法、真空蒸着法等により絶縁膜４１上に、ＩＴＯ等の透明導電膜、或いは光反射性導電膜及びＩＴＯ等の透明導電膜を被膜後、フォトリソグラフィによってパターニングして、図６Ｄに示すように、画素電極４２を形成する。

続いて、絶縁膜４１に貫通孔であるコンタクトホール６１〜６４を形成してから、例えば、Ｍｏ膜、Ｃｒ膜、Ａｌ膜、Ｃｒ／Ａｌ積層膜、ＡｌＴｉ合金膜又はＡｌＮｄＴｉ合金膜、ＭｏＮｂ合金膜等からなるソース−ドレイン導電膜をスパッタ法、真空蒸着法等により被膜して、フォトリソグラフィによってパターニングして図６Ｄに示すようにドレイン電極Ｔｒ１２ｄ及びソース電極Ｔｒ１２ｓを形成する。これと同時に、アノードラインＬａを形成する。このとき、発光駆動トランジスタＴｒ１２のソース電極Ｔｒ１２ｓはそれぞれ画素電極４２の一部と重なるように形成される。

なお、上述した製造方法では、ソース電極Ｔｒ１２ｓを画素電極４２の一部を覆うように形成するため、一旦、第１のオーミックコンタクト層１１６，１１７と第２のオーミックコンタクト層１１８，１１９とを形成した後で、ソース−ドレイン導電膜を形成し、ドレイン電極１２０、ソース電極１２１を形成する構成を例に挙げて説明したが、これに限られない。例えば、第１のオーミックコンタクト層１１６，１１７と第２のオーミックコンタクト層１１８，１１９となる第１のシリコン層及び第２のシリコン層を形成した上で、ソース−ドレイン導電膜を形成し、シリコン層とソース−ドレイン導電膜とを一括してエッチングすることも可能である。

続いて、図６Ｅに示すようにトランジスタＴｒ１２等を覆うようにシリコン窒化膜からなる層間絶縁膜４７をＣＶＤ法等により形成後、フォトリソグラフィにより、開口部４７ａを形成する。次に、感光性ポリイミドを層間絶縁膜４７を覆うように塗布し、隔壁４８の形状に対応するマスクを介して露光、現像することによってパターニングし、図６Ｅに示すように開口部４８ａを有する隔壁４８を形成する。

続いて、正孔注入材料を含む有機化合物含有液を、連続して流すノズルプリンティング装置あるいは個々に独立した複数の液滴として吐出するインクジェット装置によって開口部４７ａで囲まれた画素電極４２上に選択的に塗布する。続いて、発光画素基板３１を大気雰囲気下で加熱し有機化合物含有液の溶媒を揮発させて、正孔注入層４３を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。

続いて、ノズルプリンティング装置またはインクジェット装置を用いてインターレイヤ４４となる材料を含有する有機化合物含有液を正孔注入層４３上に塗布する。窒素雰囲気中の加熱乾燥、或いは真空中での加熱乾燥を行い、残留溶媒の除去を行ってインターレイヤ４４を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。

次に、発光ポリマー材料（Ｒ，Ｇ，Ｂ）を含有する有機化合物含有液を、同様にノズルプリンティング装置またはインクジェット装置により塗布して窒素雰囲気中で加熱して残留溶媒の除去を行い、発光層４５を形成する。有機化合物含有液は加熱雰囲気で塗布されてもよい。

続いて、図６Ｅに示すように、発光層４５まで形成した発光画素基板３１に真空蒸着やスパッタリングで、Ｌｉ，Ｍｇ，Ｃａ，Ｂａ等の仕事関数の低い材料からなる層と、Ａｌ等の光反射性導電層からなる２層構造の対向電極４６を形成する。

次に、複数の発光画素３０が形成された発光領域の外側において、発光画素基板３１上に紫外線硬化樹脂、又は熱硬化樹脂からなる封止樹脂を塗布し、図示しない封止基板と発光画素基板３１と貼り合わせる。次に紫外線もしくは熱によって封止樹脂を硬化させて、発光画素基板３１と封止基板とを接合する。
以上から、発光装置１０が製造される。

このように本実施形態の薄膜トランジスタの製造方法では、微結晶シリコンから形成された半導体層１１４と、ドレイン電極１２０及びソース電極１２１との間に、第１のオーミックコンタクト層１１６，１１７と第２のオーミックコンタクト層１１８，１１９とを形成し、第１のオーミックコンタクト層１１６，１１７の不純物濃度を第２のオーミックコンタクト層１１８，１１９の不純物濃度より低く形成することにより、薄膜トランジスタ１００のリーク電流を良好に抑制することができる。また、第１のオーミックコンタクト層１１６，１１７は所定程度厚く、例えば１０００Å〜２０００Åの厚みに形成することによりオフ領域において空乏層を拡がらせることができ、リーク電流をより良好に抑制することができる。

更に、第１のオーミックコンタクト層１１６，１１７と第２のオーミックコンタクト層１１８，１１９とは、ドープされたシリコンを堆積させ、連続的に成膜するため、例えばイオンドーピング装置を用いて不純物を拡散させる場合と比較し、成膜工程の数を減少させることができる。

本発明は、上述した実施形態に限られず、様々な変形、及び応用が可能である。

上述した実施形態では、発光装置の発光画素はＲＧＢの各色を有する構成を例に挙げて説明したが、これに限られず単色の発光画素から構成されてもよい。この場合、隔壁４８を省略してもよい。

上述した実施形態では、有機ＥＬ素子の駆動に用いる構成を例に挙げて説明したが、液晶表示装置等に用いてもよい

また、上述した各実施形態では、有機ＥＬ素子を発光させる点灯回路は２つのトランジスタを備える例を挙げて説明したが、これに限られず、３つ以上のトランジスタを備えるものであってもよい。

１０・・・発光装置、１１・・・基板、３０・・・発光画素（有機ＥＬ素子）、３１・・・発光画素基板、４１・・・絶縁膜、４２・・・画素電極、４３・・・正孔注入層、４４・・・インターレイヤ、４５・・・発光層、４６・・・対向電極、４７・・・層間絶縁膜、４８・・・隔壁、１００・・・薄膜トランジスタ（ＴＦＴ）、１１２・・・ゲート電極、１１３・・・ゲート絶縁膜、１１４・・・半導体層（チャンネル領域）、１１６，１１７・・・第１のオーミックコンタクト層、１１８，１１９・・・第２のオーミックコンタクト層、１２０・・・ドレイン電極、１２１・・・ソース電極、Ｌａ・・・アノードライン、Ｌｓ・・・走査ライン、Ｌｄ・・・データライン、Ｔｒ１１・・・選択トランジスタ、Ｔｒ１２・・・発光駆動トランジスタ

Claims (7)

1. 微結晶シリコンから形成された半導体層と、
   前記半導体層上に設けられたドレイン電極と、
   前記半導体層上に設けられたソース電極と、
   前記半導体層と、前記ドレイン電極及び前記ソース電極との間に、それぞれ設けられたオーミックコンタクト層と、を備え、
   前記オーミックコンタクト層は、前記半導体層の一部の領域上に直接設けられた第１のオーミックコンタクト層と、該第１のオーミックコンタクト層上に設けられた第２のオーミックコンタクト層と、を備え、
   前記第１のオーミックコンタクト層の不純物濃度は、前記第２のオーミックコンタクト層の不純物濃度より低いことを特徴とする薄膜トランジスタ。
2. 前記第１のオーミックコンタクト層は、前記第２のオーミックコンタクト層よりも厚く形成されることを特徴とする請求項１に記載の薄膜トランジスタ。
3. 前記第１のオーミックコンタクト層及び前記第２のオーミックコンタクト層は、アモルファスシリコンから形成されることを特徴とする請求項１又は２に記載の薄膜トランジスタ。
4. 微結晶シリコンから形成された半導体層と、前記半導体層上に形成されたドレイン電極と、前記半導体層上に形成されたソース電極と、を備えた薄膜トランジスタの製造方法であって、
   前記半導体層と、前記ドレイン電極及び前記ソース電極との間に、それぞれ第１のオーミックコンタクト層と、前記第１のオーミックコンタクト層上に前記第１のオーミックコンタクト層よりも不純物濃度が低い第２のオーミックコンタクト層と、が形成されるオーミックコンタクト層形成工程と、
   を備えることを特徴とする薄膜トランジスタの製造方法。
5. 前記第１のオーミックコンタクト層を、前記第２のオーミックコンタクト層よりも厚く形成することを特徴とする請求項４に記載の薄膜トランジスタの製造方法。
6. 前記第１のオーミックコンタクト層と、前記第２のオーミックコンタクト層は連続的に成膜されることを特徴とする請求項４又は５に記載の薄膜トランジスタの製造方法。
7. 前記第１のオーミックコンタクト層及び前記第２のオーミックコンタクト層を、アモルファスシリコンから形成することを特徴とする請求項４乃至６のいずれか１項に記載の薄膜トランジスタの製造方法。

Images