JP2010098052A - Laminated feedthrough capacitor - Google Patents
Laminated feedthrough capacitor Download PDFInfo
- Publication number
- JP2010098052A JP2010098052A JP2008266452A JP2008266452A JP2010098052A JP 2010098052 A JP2010098052 A JP 2010098052A JP 2008266452 A JP2008266452 A JP 2008266452A JP 2008266452 A JP2008266452 A JP 2008266452A JP 2010098052 A JP2010098052 A JP 2010098052A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- pair
- signal
- ground
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層貫通コンデンサに関する。 The present invention relates to a multilayer feedthrough capacitor.
下記特許文献1には、積層貫通コンデンサが開示されている。この積層貫通コンデンサは、コンデンサ素体内に、誘電体層を挟んで交互に積層された第1及び第2の貫通電極を備えている。この第1及び第2の貫通電極は、それぞれコンデンサ素体において対向する一対の側面の一方から他方まで貫通している。端子電極は、コンデンサ素体の側面に形成され、側面に露出した第1又は第2の貫通電極と電気的に接続されている。
上記特許文献1に記載された積層貫通コンデンサは、高周波側で周波数特性が低下する。
The multilayer feedthrough capacitor described in
そこで本発明は、高周波においてより良好な周波数特性を有する積層貫通コンデンサを提供することを目的とする。 Therefore, an object of the present invention is to provide a multilayer feedthrough capacitor having better frequency characteristics at high frequencies.
本発明の積層貫通コンデンサは、コンデンサ素体と、コンデンサ素体の表面に形成された一対の第1の端子電極及び一対の第2の端子電極と、を備え、コンデンサ素体は、複数の誘電体層と、誘電体層を間に挟んで連続して積層された複数の第1の電極層と、複数の第1の電極層のうち最も外側の第1の電極層と誘電体層を挟んで積層された第2の電極層と、を有し、第1の電極層は、コンデンサ素体を貫通し、一対の第1の端子電極と接続された第1の貫通電極と、当該第1の電極層において、第1の貫通電極と離間して配置され、一対の第2の端子電極のいずれか一方と接続された補助電極と、を有し、第2の電極層は、コンデンサ素体を貫通し、一対の第2の端子電極と接続され、第1の貫通電極と誘電体層を挟んで対向した第2の貫通電極を有することを特徴とする。 The multilayer feedthrough capacitor of the present invention includes a capacitor body, a pair of first terminal electrodes and a pair of second terminal electrodes formed on the surface of the capacitor body, and the capacitor body includes a plurality of dielectrics. A body layer, a plurality of first electrode layers stacked sequentially with a dielectric layer in between, and an outermost first electrode layer and a dielectric layer sandwiched between the plurality of first electrode layers A first electrode layer penetrating the capacitor element body and connected to the pair of first terminal electrodes, and the first electrode layer, And an auxiliary electrode that is disposed apart from the first through electrode and connected to one of the pair of second terminal electrodes. The second electrode layer is a capacitor element body. And a second through electrode connected to the pair of second terminal electrodes and facing the first through electrode with the dielectric layer interposed therebetween. It characterized in that it has an electrode.
本発明の積層貫通コンデンサでは、第1の貫通電極と第2の貫通電極との間で、静電容量が発生する。また、第1の端子電極と電気的に接続された第1の貫通電極と第2の端子電極と電気的に接続された補助電極とが、同一層に形成され、この層が誘電体層を挟んで連続して積層されている。このため、複数の第1の貫通電極の端部と複数の補助電極の端部とがそれぞれ対向し、静電容量が発生する。よって、第1の貫通電極と第2の貫通電極とによって形成される静電容量と、複数の第1の貫通電極と複数の補助電極とによって形成される静電容量とが、合成されて、高周波における周波数特性を向上させることができる。 In the multilayer feedthrough capacitor of the present invention, a capacitance is generated between the first through electrode and the second through electrode. Further, the first through electrode electrically connected to the first terminal electrode and the auxiliary electrode electrically connected to the second terminal electrode are formed in the same layer, and this layer is a dielectric layer. It is laminated continuously. For this reason, the end portions of the plurality of first through electrodes and the end portions of the plurality of auxiliary electrodes face each other, and capacitance is generated. Therefore, the capacitance formed by the first through electrode and the second through electrode and the capacitance formed by the plurality of first through electrodes and the plurality of auxiliary electrodes are combined, The frequency characteristics at high frequency can be improved.
好ましくは、コンデンサ素体は、互いに対向する第1の一対の面と、第1の一対の面と垂直で互いに対向する第2の一対の面とを有し、第1の貫通電極は、第1の一対の面の一方から他方に亘って貫通し、第2の貫通電極は、第2の一対の面の一方から他方に亘って貫通し、補助電極は、各第1の電極層において第1の貫通電極を挟んで、第2の一対の面の一方の面側に配置された一方の補助電極と、他方の面側に配置された他方の補助電極とを含み、第2の貫通電極と一方の補助電極とが、それぞれ第2の一対の面の一方の面と第1の一対の面における第2の一対の面の一方の面側の第1の領域とに露出し、第2の貫通電極と他方の補助電極とが、それぞれ第2の一対の面の他方の面と第1の一対の面における第2の一対の面の他方の面側の第2の領域とに露出し、一対の第2の端子電極の一方は、第2の一対の面の一方の面と第1の領域とを覆うように形成され、一対の第2の端子電極の他方は、第2の一対の面の他方の面と第2の領域を覆うように形成されている。 Preferably, the capacitor element body has a first pair of surfaces opposed to each other and a second pair of surfaces perpendicular to the first pair of surfaces and opposed to each other, The first through hole extends from one of the pair of surfaces to the other, the second through electrode extends from one of the second pair of surfaces to the other, and the auxiliary electrode is formed in each first electrode layer. Including one auxiliary electrode disposed on one surface side of the second pair of surfaces and the other auxiliary electrode disposed on the other surface side with the one through electrode interposed therebetween, the second through electrode And the one auxiliary electrode are exposed to one surface of the second pair of surfaces and the first region on one surface side of the second pair of surfaces of the first pair of surfaces, respectively. The through electrode and the other auxiliary electrode are the other surface of the second pair of surfaces of the second pair of surfaces and the first pair of surfaces, respectively. One of the pair of second terminal electrodes exposed to the second region is formed to cover one surface of the second pair of surfaces and the first region, and the pair of second terminal electrodes Is formed so as to cover the other surface of the second pair of surfaces and the second region.
この場合、コンデンサ素体の表面において第2の端子電極の形成される領域に、第2の貫通電極と補助電極とをより多く露出させることができる。また、第2の端子電極は、コンデンサ素体を構成する誘電体層より第2の貫通電極及び補助電極との密着性が高い。このため、コンデンサ素体と第2の端子電極との密着性を向上させることができる。更に、この場合に、第1の貫通電極を信号電極とし、第2の貫通電極をグランド電極とすることにより、第2の貫通電極と第2の端子電極との接続部分が幅広となるので、ESLを低くすることができる。 In this case, more of the second through electrode and the auxiliary electrode can be exposed in the region where the second terminal electrode is formed on the surface of the capacitor body. Further, the second terminal electrode has higher adhesion to the second through electrode and the auxiliary electrode than the dielectric layer constituting the capacitor body. For this reason, the adhesion between the capacitor element body and the second terminal electrode can be improved. Furthermore, in this case, since the first through electrode is a signal electrode and the second through electrode is a ground electrode, a connection portion between the second through electrode and the second terminal electrode becomes wide. ESL can be lowered.
第2の端子電極の第1の一対の面の対向方向の寸法が、第1の端子電極の第2の一対の面の対向方向の寸法より大きいことも好ましい。 It is also preferable that the dimension in the facing direction of the first pair of surfaces of the second terminal electrode is larger than the dimension in the facing direction of the second pair of surfaces of the first terminal electrode.
この場合、第2の端子電極に接続される補助電極の第1の一対の面の対向方向の幅をより広く設定できる。このため、第1の貫通電極の端面と対向する補助電極の端面を広く設定することができ、第1の貫通電極と補助電極とによって発生する静電容量の大きさをより大きくすることができる。更に、この場合は、第2の貫通電極と第2の端子電極との接続部分を幅広に設定できる。よって、第1の貫通電極を信号電極とし、第2の貫通電極をグランド電極とすることにより、ESLを低くすることができる。 In this case, the width in the facing direction of the first pair of surfaces of the auxiliary electrode connected to the second terminal electrode can be set wider. For this reason, the end surface of the auxiliary electrode facing the end surface of the first through electrode can be set wide, and the capacitance generated by the first through electrode and the auxiliary electrode can be further increased. . Furthermore, in this case, the connection portion between the second through electrode and the second terminal electrode can be set wide. Therefore, ESL can be lowered by using the first through electrode as a signal electrode and the second through electrode as a ground electrode.
第1の端子電極の第2の一対の面の対向方向の寸法は、第2の端子電極の第1の一対の面の対向方向の寸法より大きく、第1の貫通電極がグランド電極であり、第2の貫通電極が信号電極であることも好ましい。この場合、第1の貫通電極と第1の端子電極との接続部分を幅広に設定でき、この第1の貫通電極をグランド電極として用いるので、ESLを低くすることができる。 The opposing dimension of the second pair of surfaces of the first terminal electrode is larger than the opposing dimension of the first pair of surfaces of the second terminal electrode, and the first through electrode is a ground electrode, It is also preferable that the second through electrode is a signal electrode. In this case, the connection portion between the first through electrode and the first terminal electrode can be set wide, and the first through electrode is used as the ground electrode, so that the ESL can be lowered.
本発明の積層貫通コンデンサは、高周波においてより良好な周波数特性を発揮できる。 The multilayer feedthrough capacitor of the present invention can exhibit better frequency characteristics at high frequencies.
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。 The best mode for carrying out the present invention will be described below in detail with reference to the accompanying drawings. In the description of the drawings, the same reference numerals are assigned to the same elements, and duplicate descriptions are omitted.
(第1実施形態)
図1は、第1実施形態に係る積層貫通コンデンサの概略斜視図である。第1実施形態に係る積層貫通コンデンサ1は、コンデンサ素体2と、コンデンサ素体2の表面に形成された一対の信号端子(第1の端子電極)3,3と、一対のグランド端子(第2の端子電極)4,4と、を備えている。コンデンサ素体2は、略直方体形状で、互いに対向する短側面(第2の一対の面)2a,2aと、互いに対向する長側面(第1の一対の面)2b,2bと、互いに対向する主面2c,2cとを有している。なお、短側面2aは、コンデンサ素体2の長手方向に垂直な面である。
(First embodiment)
FIG. 1 is a schematic perspective view of the multilayer feedthrough capacitor according to the first embodiment. The
信号端子3,3とグランド端子4,4とは、コンデンサ素体2の表面において互いに絶縁されている。この信号端子3とグランド端子4とは、Cu、Ni、Ag−Pdなどの材料で形成され、Ni−Snなどのめっきが施されている。信号端子3,3は、それぞれ長側面2b,2bの略中央部に、一方の主面2cから他方の主面2cにまで亘るように帯状に形成されている。
The
グランド端子4,4は、コンデンサ素体2の互いに対向する短側面2a,2aをそれぞれ覆うように形成されている。一方のグランド端子4は、コンデンサ素体2の長側面2b,2bと主面2c,2cとにおける一方の短側面2a側の領域にまで亘って形成されている。他方のグランド端子4は、コンデンサ素体2の長側面2b,2bと主面2c,2cとにおける他方の短側面2a側の領域にまで亘って形成されている。
The
図2は、積層貫通コンデンサの断面構造を示す模式図である。図2は、積層貫通コンデンサ1の中央を通り長側面2bと平行な断面を示す。コンデンサ素体2は、複数の誘電体層9と、誘電体層9を挟んで連続して積層された複数(本実施形態では4つ)の第1の電極層Xと、複数の第1の電極層Xのうち最も外側の第1の電極層Xと誘電体層9を挟んで対向した第2の電極層Yとを有する。コンデンサ素体2の主面2cが、各層と平行な面である。
FIG. 2 is a schematic diagram showing a cross-sectional structure of the multilayer feedthrough capacitor. FIG. 2 shows a cross section passing through the center of the
コンデンサ素体2において、積層方向に隣り合う誘電体層9同士は、その境界が視認できない程度に一体化している。誘電体層9は、例えばBaTiO3系、Ba(Ti,Zr)O3系、(Ba,Ca)TiO3系といった誘電体材料によって形成されている。
In the
各第1の電極層Xは、信号電極6と一対の補助電極8とを有する。第2の電極層Yは、グランド電極7を有する。信号電極6とグランド電極7と補助電極8とは、例えば、Niなどの材料によって形成される。
Each first electrode layer X includes a
図3は、第1の電極層を示す模式図である。信号電極6は、一方の長側面2bから他方の長側面2bまで貫通している。信号電極6は、一体的に形成された主部6aと2つの引き出し部6bとで構成されている。主部6aは、矩形状で、誘電体層9に対して中央部に配置されている。2つの引き出し部6bは、主部6aから一方の長側面2bと他方の長側面2bとへそれぞれ引き出された部分である。
FIG. 3 is a schematic diagram showing the first electrode layer. The
引き出し部6bの端面は、長側面2bの長手方向中央部に露出し、長側面2bに形成された信号端子3に覆われている。このため、信号電極6と信号端子3とは、物理的に接触し、電気的に接続されている。
The end surface of the
一対の補助電極8は、信号電極6を挟んで両側に位置している。一方の補助電極8は一方の短側面2a側に位置し、他方の補助電極8は他方の短側面2a側に位置している。補助電極8は、矩形状で、長手方向に伸びた一方の端面が、短側面2aに露出している。このため、補助電極8は、短側面2aを覆うように形成されたグランド端子4と物理的に接触し、電気的に接続されている。
The pair of
一対の補助電極8は、それぞれ信号電極6と離間して配置され、信号電極6と絶縁されている。補助電極8と信号電極6の主部6aとにおける長側面2bの対向方向の寸法は、同程度である。そして、補助電極8の長側面2bの対向方向に伸びた信号電極6側の端部8aは、信号電極6の長側面2bの対向方向に伸びた端部6cと対向している。このため、補助電極8と信号電極6との間に、静電容量を発生させることができる。
The pair of
図4は、第2の電極層Yを示す模式図である。グランド電極7は、長方形状で、コンデンサ素体2の長手方向に沿って伸び、一方の短側面2aから他方の短側面2aまで貫通している。すなわち、グランド電極7の両端部は、短側面2aに露出し、短側面2aを覆うように形成されたグランド端子4と物理的に接触し、グランド電極7は、グランド端子4と電気的に接続されている。グランド電極7は、最も外側に配置された信号電極6の主部6aと対向している。このため、グランド電極7と信号電極6との間には、静電容量が発生する。
FIG. 4 is a schematic diagram showing the second electrode layer Y. As shown in FIG. The
以上説明した積層貫通コンデンサ1は、いずれか一方の主面2cが他の部品(例えば、回路基板や電子部品等)に対向して実装される。そして、回路基板上の信号ラインに一対の信号端子3,3が接続され、一対のグランド端子4,4が回路基板上のグランドラインに接続される。
The
図5は、積層貫通コンデンサの等価回路図である。積層貫通コンデンサ1では、信号端子3に接続された信号電極6の主部6aとグランド端子4に接続されたグランド電極7とが対向しているので、静電容量C1が形成される。そして、一方のグランド端子4に接続された4つの補助電極8と信号端子3に接続された4つの信号電極6とによって静電容量C2が形成される。他方のグランド端子4に接続された4つの補助電極8と信号端子3に接続された4つの信号電極6とによって静電容量C2が形成される。このため、積層貫通コンデンサ1では、合成容量{C1+(2×C2)}が形成される。
FIG. 5 is an equivalent circuit diagram of the multilayer feedthrough capacitor. In the
引き続いて、積層貫通コンデンサ1の製造方法について説明する。最初に誘電体層9となる複数のグリーンシートを準備する。まず、BaTiO3系、Ba(Ti,Zr)O3系、又は(Ba,Ca)TiO3系の誘電体材料に、有機ビヒクルなどを混合・混練することによってセラミックペーストを得る。このセラミックペーストをドクターブレード法等によりPETフィルム上に塗布し、グリーンシートを形成する。
Then, the manufacturing method of the
このグリーンシート上に信号電極6、グランド電極7及び補助電極8となる複数の電極パターンを配列形成する。電極パターンは、電極ペーストをグリーンシート上にスクリーン印刷することによって形成する。その後、電極パターンが形成された複数のグリーンシートと形成されていない複数のグリーンシートとを所定の順序で積層し、積層方向から加圧して積層体を形成する。
A plurality of electrode patterns to be the
この積層体を切断して略直方体形状のグリーンチップを複数形成し、脱バインダ処理及び焼成を行う。焼成により、グリーンシートが誘電体層9となり、電極パターンが信号電極6、グランド電極7及び補助電極8となり、コンデンサ素体2が得られる。このコンデンサ素体2の短側面2aには、面全体を覆うように導電性ペーストを塗布し、長側面2bには、長手方向中央部に帯状に導電性ペーストを塗布する。その後、塗布した導電性ペーストを焼付け、更に、めっきを施すことにより、信号端子3とグランド端子4とを形成する。以上により、積層貫通コンデンサ1が完成する。
The laminated body is cut to form a plurality of substantially rectangular parallelepiped green chips, which are subjected to binder removal processing and firing. By firing, the green sheet becomes the
本発明の積層貫通コンデンサでは、信号電極6とグランド電極7との間で、静電容量C1が発生する。更に、信号端子3に接続された信号電極6とグランド端子4に接続された補助電極8とが同一層に形成され、この層(第1の層X)が誘電体層9を挟んで連続して積層されているので、複数の信号電極6の端部6cと複数の補助電極8の端部8aとがそれぞれ対向し、静電容量(C2×2)が発生する。よって、信号電極6とグランド電極7とによって形成される静電容量C1と、複数の信号電極6と複数の補助電極8とによって形成される静電容量(C2×2)とが、合成されて、高周波における周波数特性を向上させることができる。
In the multilayer feedthrough capacitor of the present invention, a capacitance C1 is generated between the
図6は、本実施形態に係る積層貫通コンデンサの周波数特性を示すグラフである。実線で示した曲線L1は、本実施形態に係る積層貫通コンデンサ1の周波数特性を示す。破線で示した曲線L2は、比較例に係る積層貫通コンデンサの周波数特性を示す。この比較例に係る積層貫通コンデンサは、コンデンサ素体内に、互いに対向する一対の信号電極とグランド電極とを有し、補助電極及び複数の信号電極を有していない。
FIG. 6 is a graph showing frequency characteristics of the multilayer feedthrough capacitor according to the present embodiment. A curve L1 indicated by a solid line indicates the frequency characteristics of the
図6に示されるように、高周波側において、比較例に係る積層貫通コンデンサの周波数特性は、単純に周波数特性が低下しているのに対して、本実施形態に係る積層貫通コンデンサ1では、高周波側の特性が、改善している。これが、複数の信号電極6と複数の補助電極8とによって形成される静電容量(C2×2)による効果である。
As shown in FIG. 6, the frequency characteristics of the multilayer feedthrough capacitor according to the comparative example are simply lowered on the high frequency side, whereas the
また、本実施形態では、グランド端子4の長側面2bの対向方向の寸法は、信号端子3の短側面2aの対向方向の寸法より大きい。このため、グランド端子4に接続した補助電極8について、長側面2bの対向方向の寸法を比較的大きくすることができる。よって、補助電極8の端部8aと信号電極6の端部6cとの対向面積を比較的大きくすることができ、補助電極8と信号電極6との間の静電容量をより大きくすることができる。更に、グランド端子4に接続したグランド電極7についても、長側面2bの対向方向の寸法を比較的大きくすることができる。このため、ESLを低下させることができる。
In the present embodiment, the dimension in the facing direction of the
引き続いて、上記実施形態の変形例及び第2実施形態について説明する。下記の説明において、上記実施形態と異なる構成を主に説明する。 Subsequently, a modification of the above embodiment and the second embodiment will be described. In the following description, a configuration different from the above embodiment will be mainly described.
(第1実施形態の第1変形例)
図7〜図10を参照して、第1変形例に係る積層貫通コンデンサ1Aについて説明する。図7は、第1変形例に係る積層貫通コンデンサの断面構造を示す図である。この図7は、第1変形例に係る積層貫通コンデンサ1Aの中央を通り短側面2aと平行な断面を示す図である。図8は、第1の電極層を示す図である。図9は、第2の電極層を示す図である。図10は、第1変形例に係る積層貫通コンデンサの等価回路図である。
(First modification of the first embodiment)
With reference to FIGS. 7-10, the
積層貫通コンデンサ1Aは、上記の積層貫通コンデンサ1において信号電極6と同一層に配置された補助電極8の変わりに、グランド電極7と同一層に配置された補助電極18を備える。積層貫通コンデンサ1Aが有するコンデンサ素体2Aは、複数(本変形例では4つ)の第1の電極層Xと、第2の電極層Yとを備える。第1の電極層Xは、グランド電極(第1の貫通電極)7と一対の補助電極18とを有する。第2の電極層Yは、信号電極(第2の貫通電極)6を有する。
The
一対の信号端子(第2の端子電極)3は、一対の長側面(第2の一対の面)2bにそれぞれ形成され、一対のグランド端子(第1の端子電極)4は、一対の短側面(第1の一対の面)2aを覆うようにそれぞれ形成されている。 A pair of signal terminals (second terminal electrodes) 3 are formed on a pair of long side surfaces (second pair of surfaces) 2b, respectively, and a pair of ground terminals (first terminal electrodes) 4 are a pair of short side surfaces. (First pair of surfaces) 2a is formed to cover each.
1対の補助電極18は、第1の電極層Xにおいて、グランド電極7を挟んで両側に位置している。一方の補助電極18は一方の長側面2b側に位置し、他方の補助電極18は他方の長側面2b側に位置している。補助電極18は、矩形状で、一辺の端面が、長側面2bの中央部に露出している。このため、補助電極18は、長側面2bの中央部に形成された信号端子3と接触し、電気的に接続されている。
The pair of
一対の補助電極18は、それぞれグランド電極7と離間して配置され、グランド電極7と絶縁されている。そして、補助電極18のグランド電極7側の端部18aは、グランド電極7の補助電極18側の端部7aと対向している。このため、補助電極18とグランド電極7との間に、静電容量を発生させることができる。
The pair of
図10に示すように、一方の信号端子3に接続された4つの補助電極18とグランド端子4に接続された4つのグランド電極7とによって静電容量C2aが形成される。他方の信号端子3に接続された4つの補助電極18とグランド端子4に接続された4つのグランド電極7とによって静電容量C2aが形成される。このため、信号電極6とグランド電極7との間で形成される静電容量C1と合わせて、静電容量(2×C2a)が形成されるので、積層貫通コンデンサ1Aでは、合成容量{C1+(2×C2a)}が発揮される。よって、高周波における周波数特性を向上させることができる。
As shown in FIG. 10, the capacitance C <b> 2 a is formed by the four
(第1実施形態の第2変形例)
図11〜図13を参照して、第2変形例に係る積層貫通コンデンサ1Bについて説明する。図11は、第2変形例に係る積層貫通コンデンサの断面構造を示す図である。この図11は、第2変形例に係る積層貫通コンデンサ1Bの中央を通り長側面2bと平行な断面を示す図である。図12は、第1の電極層を示す図である。図13は、第2の電極層を示す図である。
(Second modification of the first embodiment)
With reference to FIGS. 11-13, the
積層貫通コンデンサ1Bは、上記の積層貫通コンデンサ1が有する補助電極8に替えて当該補助電極8とは形状が異なる補助電極28を備え、グランド電極7に替えて当該グランド電極7と形状が異なるグランド電極27を備える。一対の信号端子(第1の端子電極)3は、一対の長側面(第1の一対の面)2bにそれぞれ形成され、一対のグランド端子(第2の端子電極)4は、一対の短側面(第2の一対の面)2aを覆うようにそれぞれ形成されている。
The
積層貫通コンデンサ1Bが備えるコンデンサ素体2Bは、複数(本変形例では4つ)の第1の電極層Xと、第2の電極層Yとを備える。各第1の電極層Xは、信号電極(第1の貫通電極)6と1対の補助電極28とを有する。第2の電極層Yは、グランド電極27を備える。
The
第1の電極層Xにおいて、一対の補助電極28は、信号電極6を挟んで両側に位置している。一対の補助電極28は、それぞれ長方形状に形成され、短側面2aに沿って配置されている。
In the first electrode layer X, the pair of
一方の補助電極28は一方の短側面2a側に位置している。この一方の補助電極28は、一方の短側面2aと、一対の長側面2bにおける一方の短側面2a側の領域(第1の領域)21とに露出している。このため、一方の補助電極28は、一方の短側面2aと一対の長側面2bにおける一方の短側面2a側の領域21を覆うように形成された一方のグランド端子4と電気的に接続されている。
One
他方の補助電極28は他方の短側面2a側に位置している。この他方の補助電極28は、他方の短側面2aと、一対の長側面2bにおける他方の短側面2a側の領域(第2の領域)22とに露出している。このため、他方の補助電極28は、他方の短側面2aと一対の長側面2bにおける他方の短側面2a側の領域22を覆うように形成された他方のグランド端子4と電気的に接続されている。
The other
補助電極28の長側面2bの対向方向に伸びた信号電極6側の端部28aは、信号電極6の長側面2bの対向方向に伸びた端部6cと対向している。このため、補助電極28と信号電極6との間には静電容量C2bが発生する。よって、上記実施形態と同様に、積層貫通コンデンサ1Bでは、静電容量C1と静電容量(2×C2b)とが合成されて、高周波における周波数特性を向上させることができる。
The
第2の電極層Yにおいて、グランド電極27は、上述したグランド電極7の短側面2aに露出した両端部が、両側の長側面2bまでそれぞれ引き出されたものである。グランド電極27が有する両端部27aは、一対の長側面2bにおける一方の短側面2a側の領域21と他方の短側面2a側の領域22に露出している。この両端部27aは、補助電極28と同じ形状で、積層方向に互いに重なり合っている。
In the second electrode layer Y, the
以上のように、補助電極28とグランド電極27の端部27aとが、短側面2aに沿って伸びると共に短側面2aと、一対の長側面2bの領域21,22に露出している。このため、補助電極28及びグランド電極27とグランド端子4との接触面積がより大きくなる。よって、補助電極28及びグランド電極27とグランド端子4との電気的な接続の信頼性が向上する。また、グランド端子4は、材質上の観点から、誘電体層9より補助電極28及びグランド電極27との密着性が高い。よって、コンデンサ素体2とグランド端子4との密着性を高めることができる。また、グランド電極27とグランド端子4との接続面積が増加し、ESLを低下させることができる。
As described above, the
(第2実施形態の第3変形例)
図14〜図16を参照して、第3変形例に係る積層貫通コンデンサ1Cについて説明する。図14は、第3変形例に係る積層貫通コンデンサの断面構造を示す図である。この図14は、第3変形例に係る積層貫通コンデンサ1Cの中央を通り長側面2bと平行な断面を示す図である。図15は、第1の電極層を示す図である。図16は、第2の電極層を示す図である。
(Third Modification of Second Embodiment)
With reference to FIGS. 14-16, the
積層貫通コンデンサ1Cは、上記の積層貫通コンデンサ1Bを更に変形したものである。積層貫通コンデンサ1Cは、上記の積層貫通コンデンサ1Bが有する信号電極6及び補助電極28に変えて、形状が異なる信号電極36と補助電極38とを備える。
The
コンデンサ素体2Cが備える第1の電極層Xにおいて、信号電極36は、帯状に形成され、一方の長側面2bの中央部から他方の長端面2bの中央部まで貫通している。一対の補助電極38は、それぞれ、上述した補助電極28から中央に向かって突出した突出部38aを有している。
In the first electrode layer X provided in the
すなわち、信号電極36の短側面2aの対向方向の寸法が小さくなったとしても、補助電極38が信号電極36に向かって突出させることにより、信号電極36の端部36aと補助電極38の信号電極36側の端部38bとの間の距離を保つことができる。よって、信号電極36の端部36aと補助電極の端部38bとの間で形成される静電容量C2cを確保できる。
That is, even if the dimension in the opposing direction of the
上記実施形態と同様に、積層貫通コンデンサ1Cでは、静電容量C1と静電容量(2×C2c)とが合成されて、高周波における周波数特性を向上させることができる。
Similar to the above embodiment, in the
(第2実施形態)
図17は、第2実施形態に係る積層貫通コンデンサの概略斜視図である。第2実施形態に係る積層貫通コンデンサ41は、コンデンサ素体42と、コンデンサ素体42の表面に形成された一対の信号端子(第2の端子電極)43,43と、一対のグランド端子(第1の端子電極)44,44と、を備えている。コンデンサ素体42は、略直方体形状で、互いに対向する短側面(第2の一対の面)42a,42aと、互いに対向する長側面(第1の一対の面)42b,42bと、互いに対向する主面42c,42cとを有している。
(Second Embodiment)
FIG. 17 is a schematic perspective view of the multilayer feedthrough capacitor according to the second embodiment. The
信号端子43,43は、それぞれ一対の短側面42a,42aに、一方の主面42cから他方の主面42cにまで亘るように帯状に形成されている。グランド端子44,44は、それぞれ一対の長側面42b,42bに、一方の主面42cから他方の主面42cにまで亘るように幅広の帯状に形成されている。グランド端子44の幅寸法(短側面42aの対向方向の寸法)は、信号端子43の幅寸法(長側面42bの対向方向の寸法)より大きい。
The
図18は、積層貫通コンデンサの断面構造を示す模式図である。図18は、積層貫通コンデンサ41の中央を通り長側面42bと平行な断面を示す。コンデンサ素体42は、複数の誘電体層49と、誘電体層49を挟んで連続して積層された複数(本実施形態では4つ)の第1の電極層Xと、第1の電極層Xと誘電体層49を挟んで対向した第2の電極層Yとを有する。
FIG. 18 is a schematic diagram showing a cross-sectional structure of the multilayer feedthrough capacitor. FIG. 18 shows a cross section passing through the center of the
図19は、第1の電極層を示す模式図である。各第1の電極層Xは、グランド電極46と一対の補助電極48とを有する。グランド電極46は、一方の長側面42bから他方の長側面42bまで貫通している。グランド電極46は、一体的に形成された主部46aと2つの引き出し部46bとで構成されている。主部46aは、矩形状で、誘電体層49に対して中央部に配置されている。2つの引き出し部46bは、主部46aから一方の長側面42bと他方の長側面42bとへ引き出された部分である。
FIG. 19 is a schematic diagram showing the first electrode layer. Each first electrode layer X includes a
引き出し部46bの端面は、長側面42bの長手方向中央部に露出し、長側面42bに形成されたグランド端子44に覆われている。このため、グランド電極46とグランド端子44とは、物理的に接触し、電気的に接続されている。
The end surface of the
一対の補助電極48は、グランド電極46を挟んで両側に位置している。一方の補助電極48は一方の短側面42a側に位置し、他方の補助電極48は他方の短側面42a側に位置している。補助電極48は、矩形状で、一端面が、短側面42aの中央部に露出している。このため、補助電極48は、短側面42aの中央部に形成された信号端子43と物理的に接触し、電気的に接続されている。
The pair of
一対の補助電極48は、それぞれグランド電極46と離間して配置され、グランド電極46と絶縁されている。補助電極48のグランド電極46側の端部48aは、グランド電極46の端部46cと対向している。このため、補助電極48とグランド電極46との間に、静電容量を発生させることができる。
The pair of
図20は、第2の電極層Yを示す模式図である。第2の電極層Yは、信号電極47を有する。信号電極47は、一方の短側面42aから他方の短側面42aまで貫通している。信号電極47は、一体的に形成された主部47aと2つの引き出し部47bとで構成されている。主部47aは、矩形状で、誘電体層49に対して中央部に配置されている。2つの引き出し部47bは、主部47aから一方の短側面42aと他方の短側面42aとへ引き出された部分である。
FIG. 20 is a schematic diagram showing the second electrode layer Y. As shown in FIG. The second electrode layer Y has a
引き出し部47bの端面は、短側面42aの長手方向中央部に露出し、短側面42aの中央部に形成された信号端子43に覆われている。このため、信号電極47と信号端子43とは、物理的に接触し、電気的に接続されている。信号電極47は、最も外側に配置されたグランド電極46と対向している。このため、グランド電極46と信号電極47との間には、静電容量C1dが発生する。
The end surface of the lead-out
以上説明した積層貫通コンデンサ41は、いずれか一方の主面42cが他の部品(例えば、回路基板や電子部品等)に対向して実装される。そして、回路基板上の信号ラインに一対の信号端子43,43が接続され、一対のグランド端子44,44が回路基板上のグランドラインに接続される。
The
図21は、第2実施形態に係る積層貫通コンデンサの等価回路図である。積層貫通コンデンサ41では、信号端子43に接続された信号電極47とグランド端子44に接続されたグランド電極46とが対向しているので、静電容量C1dが形成される。そして、一方の信号端子43に接続された4つの補助電極48とグランド端子44に接続された4つのグランド電極46とによって静電容量C2dが形成される。他方の信号端子43に接続された4つの補助電極48とグランド端子44に接続された4つのグランド電極46とによって静電容量C2dが形成される。このため、積層貫通コンデンサ41では、合成容量{C1d+(2×C2d)}を形成することができる。このため、高周波における周波数特性を向上させることができる。
FIG. 21 is an equivalent circuit diagram of the multilayer feedthrough capacitor according to the second embodiment. In the
また、本実施形態では、グランド端子44の幅寸法は、信号端子43の幅寸法より大きい。また、グランド電極46は、第1の電極層Xにおいて、誘電体層9の短手方向に貫通しているので、誘電体層9の長手方向に伸びて、電流が流れる方向と垂直な断面の面積を比較的大きくできる。このため、ESLを低下させることができる。
In the present embodiment, the width dimension of the
(第2実施形態の第1変形例)
図22に示すように、第2実施形態の第1変形例に係る積層貫通コンデンサは、第2の電極層Yが、上記の信号電極47に加えて、一対の補助電極58を有している。この一対の補助電極58は、信号電極47を挟んで配置されている。
(First Modification of Second Embodiment)
As shown in FIG. 22, in the multilayer feedthrough capacitor according to the first modification of the second embodiment, the second electrode layer Y has a pair of
一方の補助電極58は一方の長側面42b側に位置している。この一方の補助電極58の端面は、長側面42bに露出し、補助電極58とグランド端子44とは、電気的に接続されている。他方の補助電極58は他方の長側面42b側に位置している。この他方の補助電極58の端面は、長側面42bに露出し、補助電極58とグランド端子44とは、電気的に接続している。
One
補助電極58の信号電極47側の端部は、信号電極47の端部と対向している。このため、補助電極58と信号電極47との間には静電容量が発生する。これにより、更に、高周波における周波数特性を向上させることができる。
The end of the
本発明は、上記実施形態に限定されるものではなく、種々の変形が可能である。例えば、上記実施形態では、コンデンサ素体が、誘電体層を挟んで連続して積層される第1の電極層と、第1の電極層に誘電体層を挟んで積層される第2の電極層とで構成されるユニットを1つ有する場合について説明したが、コンデンサ素体が、このユニットを複数有していてもよい。 The present invention is not limited to the above embodiment, and various modifications can be made. For example, in the above-described embodiment, the capacitor element body includes a first electrode layer that is continuously stacked with a dielectric layer interposed therebetween, and a second electrode that is stacked with the dielectric layer sandwiched between the first electrode layers. Although the case where it has one unit comprised with the layer was demonstrated, the capacitor | condenser element | base_body may have multiple this unit.
1,1A〜1C,41…積層貫通コンデンサ、2,2A〜2C,42…コンデンサ素体、2a…短側面、2b…長側面、3…信号端子、4…グランド端子、6…信号電極、7…グランド電極、8,18…補助電極、9…誘電体層、X…第1の電極層、Y…第2の電極層。
DESCRIPTION OF
Claims (5)
前記コンデンサ素体は、
複数の誘電体層と、
前記誘電体層を間に挟んで連続して積層された複数の第1の電極層と、
前記複数の第1の電極層のうち最も外側の第1の電極層と前記誘電体層を挟んで積層された第2の電極層と、を有し、
前記第1の電極層は、
前記コンデンサ素体を貫通し、前記一対の第1の端子電極と接続された第1の貫通電極と、
当該第1の電極層において、前記第1の貫通電極と離間して配置され、前記一対の第2の端子電極のいずれか一方と接続された補助電極と、を有し、
前記第2の電極層は、前記コンデンサ素体を貫通し、前記一対の第2の端子電極と接続され、前記第1の貫通電極と前記誘電体層を挟んで対向した第2の貫通電極を有することを特徴とする積層貫通コンデンサ。 A capacitor body, and a pair of first terminal electrodes and a pair of second terminal electrodes formed on the surface of the capacitor body,
The capacitor body is
A plurality of dielectric layers;
A plurality of first electrode layers sequentially stacked with the dielectric layer interposed therebetween,
An outermost first electrode layer among the plurality of first electrode layers and a second electrode layer laminated with the dielectric layer interposed therebetween,
The first electrode layer includes
A first through electrode penetrating the capacitor body and connected to the pair of first terminal electrodes;
In the first electrode layer, the auxiliary electrode is disposed apart from the first through electrode and connected to one of the pair of second terminal electrodes,
The second electrode layer penetrates the capacitor body, is connected to the pair of second terminal electrodes, and has a second through electrode opposed to the first through electrode with the dielectric layer interposed therebetween. A multilayer feedthrough capacitor comprising:
前記第1の貫通電極は、前記第1の一対の面の一方から他方に亘って貫通し、
前記第2の貫通電極は、前記第2の一対の面の一方から他方に亘って貫通し、
前記補助電極は、各前記第1の電極層において前記第1の貫通電極を挟んで、前記第2の一対の面の一方の面側に配置された一方の補助電極と、他方の面側に配置された他方の補助電極とを含み、
前記第2の貫通電極と前記一方の補助電極とが、それぞれ前記第2の一対の面の一方の面と前記第1の一対の面における前記第2の一対の面の前記一方の面側の第1の領域とに露出し、
前記第2の貫通電極と前記他方の補助電極とが、それぞれ前記第2の一対の面の他方の面と前記第1の一対の面における前記第2の一対の面の前記他方の面側の第2の領域とに露出し、
前記一対の第2の端子電極の一方は、前記第2の一対の面の前記一方の面と前記第1の領域とを覆うように形成され、
前記一対の第2の端子電極の他方は、前記第2の一対の面の前記他方の面と前記第2の領域を覆うように形成されていることを特徴とする請求項1記載の積層貫通コンデンサ。 The capacitor body has a first pair of surfaces facing each other and a second pair of surfaces facing each other perpendicular to the first pair of surfaces,
The first through electrode penetrates from one of the first pair of surfaces to the other,
The second through electrode penetrates from one of the second pair of surfaces to the other,
The auxiliary electrode includes one auxiliary electrode disposed on one surface side of the second pair of surfaces and the other surface side of the first electrode layer with the first through electrode interposed therebetween. Including the other auxiliary electrode disposed,
The second through electrode and the one auxiliary electrode are respectively disposed on one surface side of the second pair of surfaces of the first pair of surfaces and the first pair of surfaces. Exposed to the first region,
The second through electrode and the other auxiliary electrode are disposed on the other surface side of the second pair of surfaces in the other surface of the second pair of surfaces and the first pair of surfaces, respectively. Exposed to the second region,
One of the pair of second terminal electrodes is formed so as to cover the one surface of the second pair of surfaces and the first region,
2. The multilayer penetration according to claim 1, wherein the other of the pair of second terminal electrodes is formed so as to cover the other surface of the second pair of surfaces and the second region. Capacitor.
前記第2の貫通電極がグランド電極であることを特徴とする請求項2又は3に記載の積層貫通コンデンサ。 The first through electrode is a signal electrode;
4. The multilayer feedthrough capacitor according to claim 2, wherein the second through electrode is a ground electrode.
前記第1の貫通電極がグランド電極であり、
前記第2の貫通電極が信号電極であることを特徴とする請求項1に記載の積層貫通コンデンサ。 The opposing dimension of the second pair of surfaces of the first terminal electrode is larger than the opposing dimension of the first pair of surfaces of the second terminal electrode,
The first through electrode is a ground electrode;
The multilayer feedthrough capacitor according to claim 1, wherein the second through electrode is a signal electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008266452A JP2010098052A (en) | 2008-10-15 | 2008-10-15 | Laminated feedthrough capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008266452A JP2010098052A (en) | 2008-10-15 | 2008-10-15 | Laminated feedthrough capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010098052A true JP2010098052A (en) | 2010-04-30 |
Family
ID=42259544
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008266452A Pending JP2010098052A (en) | 2008-10-15 | 2008-10-15 | Laminated feedthrough capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010098052A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253057A (en) * | 2011-05-31 | 2012-12-20 | Tdk Corp | Feedthrough capacitor and manufacturing method of feedthrough capacitor |
JP2014146754A (en) * | 2013-01-30 | 2014-08-14 | Tdk Corp | Laminated through capacitor |
US11398352B2 (en) | 2019-07-24 | 2022-07-26 | Murata Manufacturing Co., Ltd | Capacitor component |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0955335A (en) * | 1995-08-10 | 1997-02-25 | Murata Mfg Co Ltd | Laminated type through capacitor |
JP2003022932A (en) * | 2001-07-10 | 2003-01-24 | Murata Mfg Co Ltd | Through-type three-terminal electronic component |
JP2005032900A (en) * | 2003-07-10 | 2005-02-03 | Murata Mfg Co Ltd | Layered feed-through capacitor and array thereof |
JP2005044871A (en) * | 2003-07-24 | 2005-02-17 | Tdk Corp | Three terminal feed-through capacitor |
JP2006237234A (en) * | 2005-02-24 | 2006-09-07 | Murata Mfg Co Ltd | Laminated compound electronic component |
-
2008
- 2008-10-15 JP JP2008266452A patent/JP2010098052A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0955335A (en) * | 1995-08-10 | 1997-02-25 | Murata Mfg Co Ltd | Laminated type through capacitor |
JP2003022932A (en) * | 2001-07-10 | 2003-01-24 | Murata Mfg Co Ltd | Through-type three-terminal electronic component |
JP2005032900A (en) * | 2003-07-10 | 2005-02-03 | Murata Mfg Co Ltd | Layered feed-through capacitor and array thereof |
JP2005044871A (en) * | 2003-07-24 | 2005-02-17 | Tdk Corp | Three terminal feed-through capacitor |
JP2006237234A (en) * | 2005-02-24 | 2006-09-07 | Murata Mfg Co Ltd | Laminated compound electronic component |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012253057A (en) * | 2011-05-31 | 2012-12-20 | Tdk Corp | Feedthrough capacitor and manufacturing method of feedthrough capacitor |
JP2014146754A (en) * | 2013-01-30 | 2014-08-14 | Tdk Corp | Laminated through capacitor |
US11398352B2 (en) | 2019-07-24 | 2022-07-26 | Murata Manufacturing Co., Ltd | Capacitor component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4404089B2 (en) | Feedthrough capacitor array | |
KR101386947B1 (en) | Multi-layer capacitor | |
JP4896642B2 (en) | Multilayer capacitors and electronic devices | |
JP4816648B2 (en) | Multilayer capacitor | |
JP4374041B2 (en) | Multilayer capacitor | |
CN108364785B (en) | Multilayer capacitor and electronic component device | |
JP5694456B2 (en) | Multilayer ceramic electronic component and its mounting board | |
JP4475338B2 (en) | Multilayer capacitor | |
JP4725629B2 (en) | Manufacturing method of multilayer feedthrough capacitor | |
JP2009033044A (en) | Through-type layered capacitor | |
JP2010098052A (en) | Laminated feedthrough capacitor | |
JP4287807B2 (en) | Multilayer capacitor | |
JP5861531B2 (en) | Multilayer capacitor | |
JP5042892B2 (en) | Feedthrough capacitor | |
JP4837275B2 (en) | Multilayer capacitor mounting structure | |
JP4975668B2 (en) | Multilayer capacitor and its mounting structure | |
JP4412386B2 (en) | Feed-through multilayer capacitor | |
JP5071327B2 (en) | Method for manufacturing feedthrough capacitor | |
JP2013041886A (en) | Laminated feedthrough capacitor | |
JP6930114B2 (en) | Electronic component equipment | |
KR20230093579A (en) | Ceramic capacitor and method for manufacturing thereof | |
CN110634676A (en) | Multilayer electronic component and method for manufacturing same | |
JP4770941B2 (en) | Multilayer capacitor mounting structure | |
JP5803423B2 (en) | Multilayer feedthrough capacitor | |
JP2007266115A (en) | Multilayer capacitor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20110519 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120621 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120626 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121023 |