JP2008098271A - 検査用パッド - Google Patents

検査用パッド Download PDF

Info

Publication number
JP2008098271A
JP2008098271A JP2006276150A JP2006276150A JP2008098271A JP 2008098271 A JP2008098271 A JP 2008098271A JP 2006276150 A JP2006276150 A JP 2006276150A JP 2006276150 A JP2006276150 A JP 2006276150A JP 2008098271 A JP2008098271 A JP 2008098271A
Authority
JP
Japan
Prior art keywords
inspection
scribe line
substrate
pad
inspection pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006276150A
Other languages
English (en)
Inventor
Koichi Ozawa
弘一 小沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006276150A priority Critical patent/JP2008098271A/ja
Publication of JP2008098271A publication Critical patent/JP2008098271A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Dicing (AREA)

Abstract

【課題】基板を容易にダイシング可能な検査用パッドを提供する。
【解決手段】基板1上には、複数の回路領域2と、第1スクライブライン3と、第2スクライブライン4と、検査用パッド5(n=1、2、3・・)とが形成されている。検査用パッド5は、基板1の特性を検査するためのものであって、第1スクライブライン3上に所定間隔を開けて複数形成されている。各検査用パッド5の中央部には、第1スクライブライン3と平行な分割溝5ncが形成され、この分割溝5ncによって各検査用パッド5は、検査用パッド部5na及び5nbに分割されている。また、分割溝5ncの幅は、検査時に検査用パッド5に電気的に接続される検査用プローブ7が分割溝5ncの間に入り込まないように、検査用プローブ7の直径よりも小さくなるように構成されている。
【選択図】図2

Description

本発明は、基板をダイシングするためのスクライブライン上に形成される検査用パッドに関する。
従来、基板の特性や回路領域に形成された集積回路などを検査するために基板上に形成される検査用パッドが知られている。このような検査用パッドの一例として、基板上にマトリックス状に配列された回路領域の一つに設けられる検査用パッドが知られている。しかしながら、回路領域に検査用パッドを設けた場合、その回路領域には回路を形成することができないので、歩留まりを向上させることができないといった問題があった。
そこで、基板をダイシングするためのスクライブライン上に検査用パッドを設ける技術が開示されている。例えば、特許文献1に記載の検査用パッドは、基板上にマトリックス状に配列された回路領域を分割するためのスクライブライン上に形成され、スクライブラインに囲まれた回路領域内の集積回路を検査することが可能に構成されている。
このように、特許文献1の技術では、スクライブライン上に検査用パッドを設けることにより、全ての回路領域を有効に使うことができるので、歩留まりを向上させることができた。
特開平7−37950号公報
しかしながら、特許文献1に記載の検査用パッドは、スクライブライン上に形成されているため、スクライブラインに沿って基板をダイシングする際に検査用パッドが障害となり、一本のスクライブラインを複数回に分けてダイシングしなければならないなど、ダイシングが困難になるといった課題がある。特に、近年の検査用パッドの低抵抗化の要望に伴い、銅や金などにより検査用パッドを厚く形成した場合に、基板のダイシングがより困難になるといった課題がある。
本発明は、上述した課題を解決するために創案されたものであり、基板を容易にダイシング可能な検査用パッドを提供することを目的としている。
上記目的を達成するために、請求項1に記載の発明は、基板をダイシングするためのスクライブライン上に形成される検査用パッドにおいて、前記検査用パッドを分割するために前記スクライブラインと平行な分割溝が形成されていることを特徴とする検査用パッドである。尚、ここでいう分割溝とは、検査用パッドを完全に分割するもののみならず、部分的に分割するものをも含む概念である。
また、請求項2に記載の発明は、前記スクライブラインは、第1スクライブラインと、前記第1スクライブラインと交差する第2スクライブラインとを含み、前記分割溝は、前記第1スクライブラインと平行な第1分割溝と、前記第2スクライブラインと平行な第2分割溝とを含むことを特徴とする請求項1に記載の検査用パッドである。
また、請求項3に記載の発明は、前記分割溝の幅は、電気的に接続される検査用プローブの直径よりも小さいことを特徴とする請求項1又は2のいずれか1項に記載の検査用パッドである。
本発明によれば、基板のスクライブライン上に形成される検査用パッドに、スクライブラインと平行な分割溝が形成されているので、基板をダイシングする際に、分割溝に沿って基板をダイシングすることにより、検査用パッドがダイシングの障害とならない。この結果、容易に基板をダイシングすることができる。
また、第1スクライブライン及び第2スクライブラインに平行な第1分割溝及び第2分割溝を検査用パッドに形成することにより、検査用パッドが第1スクライブライン及び第2スクライブラインが交差する領域に形成されても、第1分割溝及び第2分割溝に沿って基板をダイシングすることにより、容易にダイシングすることができる。
また、分割溝の幅を、検査用パッドに電気的に接続される検査用プローブの直径よりも小さくすることにより、検査用プローブが分割溝に入り込み、検査用パッドと電気的に接続されないといった問題を防ぐことができる。これによって、容易に検査用プローブを検査用パッドに接続することができる。
以下、図面を参照して本発明をPCM(Process Control Monitor)の検査用パッドに適用した第1実施形態による検査用パッドについて説明する。図1は、本発明の第1実施形態による検査用パッドが形成された基板の平面図である。図2は、第1実施形態による検査用パッド近傍の基板の一部を拡大した平面図である。
図1及び図2に示すように、半導体からなる基板1上には、複数の回路領域2と、第1スクライブライン3と、第2スクライブライン4と、検査用パッド5(n=1、2、3・・)とが形成されている。
図1に示すように、複数の回路領域2は、マトリックス状に配置され、各回路領域2には、複数の素子が形成された集積回路(図示略)が設けられている。
第1スクライブライン3及び第2スクライブライン4は、各回路領域2間に設けられ、これらのスクライブライン3、4に沿って基板1がダイシングされる。第1スクライブライン3及び第2スクライブライン4は、互いに直交するように形成されている。
図2に示すように、検査用パッド5は、第1スクライブライン3上に所定間隔を開けて複数形成されている。各検査用パッド5は、低抵抗化を実現するために約10μmの厚みを有する銅からなり、正方形状に形成されている。各検査用パッド5の中央部には、第1スクライブライン3と平行な分割溝5ncが形成され、この分割溝5ncによって各検査用パッド5は、長方形状の検査用パッド部5na及び検査用パッド部5nbに分割されている。
分割溝5ncの幅は、検査時に検査用パッド5に電気的に接続される検査用プローブ7が分割溝5ncの間に入り込まないように、検査用プローブ7の直径よりも小さくなるように構成されている。例えば、各スクライブライン3、4の幅が約80μm〜約100μm、検査用プローブ7の直径が数10μmの場合、検査用パッド5の一辺の長さを約60μm、分割溝5ncの幅を約10μm〜約20μmに構成することが考えられる。
尚、各検査用パッド5を構成する材料は、銅に限定されるものではなく金やアルミニウムなどを適用することができ、また、厚みや形状も適宜変更可能である。
上述した検査用パッド5は、基板1の特性を検査するためのものである。例えば、検査用パッド5、5は、一対の検査用プローブ7、7を接続することにより検査用パッド5、5間の基板1の抵抗21の抵抗値を測定することができる。
また、検査用パッド5、5は、一対の検査用プローブ7、7を接続することにより、検査用パッド5、5間の基板1に形成されたトランジスタ22の特性を検査することができる。尚、検査用パッド5、5と電気的に接続されるトランジスタ22の端子領域22aは、検査用パッド部5na、5nbの両方と接続するために、検査用パッド部5na、5nbを跨ぐように形成されている。
次に、上述した基板から半導体装置が製造されるまでの製造方法について簡略して説明する。
まず、基板1上の回路領域2に種々の半導体製造技術を用いて集積回路を形成する。次に、検査用パッド5を用いて基板1の特性を検査する。その後、第1スクライブライン3上でダイシングブレード(図示略)を移動させることにより、第1スクライブライン3に沿って基板1をダイシングする。
ここでダイシングブレードは、検査用パッド5が配置されている領域では、分割溝5nc上を移動するように制御される。次に、第2スクライブライン4上でダイシングブレードを移動させて、第2スクライブライン4に沿って基板1をダイシングすることにより、各回路領域2からなる半導体装置(図示略)が完成する。
上述したように第1実施形態による検査用パッド5には、第1スクライブライン3と平行な分割溝5ncが形成されているので、基板1をダイシングする際に、分割溝5nc上にダイシングブレードを配置することにより、検査用パッド5がダイシングの障害とならない。この結果、容易に基板1をダイシングすることができる。
また、分割溝5ncの幅を、検査用プローブ7の直径よりも小さくなるように構成したので、検査用プローブ7が分割溝5ncに入り込み検査用パッド5と電気的に接続されないといった問題を防ぐことができる。これによって、容易に検査用プローブ7を検査用パッド5に接続することができる。
次に、図面を参照して第1実施形態の一部を変更した第2実施形態の検査用パッドについて説明する。図3は、第2実施形態による検査用パッド近傍の基板の一部を拡大した平面図である。尚、第1実施形態と同じ構成には、同じ符号を付けて説明を省略する。
図3に示すように、第1スクライブライン3上に形成された検査用パッド11(n=1、2、3・・)には、第1スクライブライン3に平行な第1分割溝11neと第2スクライブライン4に平行な第2分割溝11nfとが、中央部で直交するように形成されている。そして、これらの分割溝11ne、11nfにより、検査用パッド11は、4つの正方形状の検査用パッド部11na、11nb、11nc、11ndに分割されている。
上述したように第2実施形態による検査用パッド11には、第1スクライブライン3及び第2スクライブライン4に平行な第1分割溝11ne及び第2分割溝11nfが形成されているので、検査用パッド11のように第1スクライブライン3及び第2スクライブライン4が交差する領域に形成されても、第1分割溝11ne及び第2分割溝11nf上でダイシングブレードを移動させることによって、検査用パッド11が障害にならず、容易に基板1をダイシングすることができる。
次に、図面を参照して第1実施形態の一部を変更した第3実施形態の検査用パッドについて説明する。図4は、第3実施形態による検査用パッド近傍の基板の一部を拡大した平面図である。尚、第1実施形態と同じ構成には、同じ符号を付けて説明を省略する。
図4に示すように、第1スクライブライン3上に形成された検査用パッド15(n=1、2、3・・)は、第1スクライブライン3に平行な分割溝15ncによって、検査用パッド部15na及び検査用パッド部15nbに部分的に分割されている。検査用パッド部15na及び検査用パッド部15nbは、一体的に形成された接続部15ndによって互いに電気的に接続されている。尚、基板1のダイシングを容易にするためには、第1スクライブライン3と平行な方向の接続部15ndの幅を小さくすることが好ましい。
また、この検査用パッド15は、回路領域2に形成された集積回路を検査するためのものであり、配線16によって回路領域2内の集積回路と電気的に接続されている。
上述したように第3実施形態による検査用パッド15は、分割溝15ncを有し且つ回路領域2内の集積回路に接続されているので、容易に基板1をダイシングすることができるとともに、集積回路を検査することができる。
以上、実施形態を用いて本発明を詳細に説明したが、本発明は本明細書中に説明した実施形態に限定されるものではない。本発明の範囲は、特許請求の範囲の記載及び特許請求の範囲の記載と均等の範囲により決定されるものである。以下、上記実施形態を一部変更した変更形態について説明する。
例えば、上述した実施形態では、各検査用パッドに分割溝を各方向に一本ずつ設けたが、同じ方向に延びる分割溝を各検査用パッドに複数本設けてもよい。
本発明の第1実施形態による検査用パッドが形成された基板の平面図である。 第1実施形態による検査用パッド近傍の基板の一部を拡大した平面図である。 第2実施形態による検査用パッド近傍の基板の一部を拡大した平面図である。 第3実施形態による検査用パッド近傍の基板の一部を拡大した平面図である。
符号の説明
1 基板
2 回路領域
3 第1スクライブライン
4 第2スクライブライン
検査用パッド
na、5nb 検査用パッド部
nc 分割溝
検査用プローブ
11 検査用パッド
11na〜11nd 検査用パッド部
11ne、11nf 分割溝
15 検査用パッド
15na、15nb 検査用パッド部
15nc 分割溝
15nd 接続部
16 配線
21 抵抗
22 トランジスタ
22a 端子領域

Claims (3)

  1. 基板をダイシングするためのスクライブライン上に形成される検査用パッドにおいて、
    前記検査用パッドを分割するために前記スクライブラインと平行な分割溝が形成されていることを特徴とする検査用パッド。
  2. 前記スクライブラインは、第1スクライブラインと、前記第1スクライブラインと交差する第2スクライブラインとを含み、
    前記分割溝は、前記第1スクライブラインと平行な第1分割溝と、前記第2スクライブラインと平行な第2分割溝とを含むことを特徴とする請求項1に記載の検査用パッド。
  3. 前記分割溝の幅は、電気的に接続される検査用プローブの直径よりも小さいことを特徴とする請求項1又は2のいずれか1項に記載の検査用パッド。
JP2006276150A 2006-10-10 2006-10-10 検査用パッド Withdrawn JP2008098271A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006276150A JP2008098271A (ja) 2006-10-10 2006-10-10 検査用パッド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006276150A JP2008098271A (ja) 2006-10-10 2006-10-10 検査用パッド

Publications (1)

Publication Number Publication Date
JP2008098271A true JP2008098271A (ja) 2008-04-24

Family

ID=39380828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006276150A Withdrawn JP2008098271A (ja) 2006-10-10 2006-10-10 検査用パッド

Country Status (1)

Country Link
JP (1) JP2008098271A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110029228A (ko) * 2009-09-15 2011-03-23 삼성전자주식회사 패턴 구조물 및 이의 형성 방법.
US11342235B2 (en) 2019-12-10 2022-05-24 Samsung Electronics Co., Ltd. Semiconductor devices including scribe lane and method of manufacturing the semiconductor devices

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110029228A (ko) * 2009-09-15 2011-03-23 삼성전자주식회사 패턴 구조물 및 이의 형성 방법.
JP2011066409A (ja) * 2009-09-15 2011-03-31 Samsung Electronics Co Ltd 半導体装置のパターン構造物及び半導体装置のパターン構造物の形成方法
KR101645720B1 (ko) 2009-09-15 2016-08-05 삼성전자주식회사 패턴 구조물 및 이의 형성 방법.
US9558993B2 (en) 2009-09-15 2017-01-31 Samsung Electronics Co., Ltd. Pattern structures in semiconductor devices and methods of forming pattern structures in semiconductor devices
US11342235B2 (en) 2019-12-10 2022-05-24 Samsung Electronics Co., Ltd. Semiconductor devices including scribe lane and method of manufacturing the semiconductor devices
US11756843B2 (en) 2019-12-10 2023-09-12 Samsung Electronics Co., Ltd. Semiconductor devices including scribe lane and method of manufacturing the semiconductor devices

Similar Documents

Publication Publication Date Title
KR100487530B1 (ko) 테스트 소자 그룹이 구비된 반도체 소자
US20080048689A1 (en) Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same
KR19990055882A (ko) 반도체 웨이퍼의 구조 및 반도체 칩의 제조 방법
US20190103327A1 (en) Wafer scale testing and initialization of small die chips
US9291669B2 (en) Semiconductor device, test structure of the semiconductor device, and method of testing the semiconductor device
JP5451747B2 (ja) 半導体ウェハ及び半導体装置の製造方法
KR20020080277A (ko) Teg 소자들을 가지는 반도체 장치
JP2008098271A (ja) 検査用パッド
US10161997B2 (en) Arrangement for testing integrated circuits
US20070018340A1 (en) Integrated circuit pad with separate probing and bonding areas
JP2010182932A (ja) 半導体装置及び半導体装置の不良解析方法
JP2006351588A (ja) 半導体装置及びその製造方法
JP2012174789A (ja) 半導体装置
JP5781819B2 (ja) 半導体装置及び半導体装置の製造方法
JP2007266078A (ja) 半導体装置、チップ・オン・チップ構造の半導体装置及び半導体装置の製造方法
JP2009158684A (ja) 半導体装置
US8193530B2 (en) Semiconductor device having pairs of pads
JP2008205258A (ja) 半導体装置およびそのトリミング方法
US20160351456A1 (en) Test pattern structure for monitoring semiconductor fabrication process
JP2007067008A (ja) 半導体検査のプローブ方法
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP2008166351A (ja) 半導体装置
US10962571B2 (en) Interposers having cuts through an insulating substrate
JP4572564B2 (ja) 半導体装置
JP2007048803A (ja) 半導体装置の検査回路および検査方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100105