JP2007180428A

JP2007180428A - 電子部品及びその製造方法

Info

Publication number: JP2007180428A
Application number: JP2005379684A
Authority: JP
Inventors: Keiichi Yoshinaka; 圭一葭中; Kazuhiko Yamano; 和彦山野; Yasuhiro Nakada; 泰弘中田
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2005-12-28
Filing date: 2005-12-28
Publication date: 2007-07-12

Abstract

【課題】電子部品が低背化しても電子部品の強度を十分に確保することができ、しかも設計上の自由度及び電気的特性を向上させることができる電子部品を提供する。
【解決手段】本発明の電子部品１０は、複数の絶縁層１１Ａが積層された積層体１１と、この積層体１１内に形成された導体パターン１２と、この導体パターン１２の両端部と電気的に接続され且つ積層体１１の両側面に形成された一対の外部電極１３Ａ、１３Ｂと、を備え、積層体１１の実装面の両端部に埋められた一対の端子電極１４Ａ、１４Ｂを有し、これらの端子電極１４Ａ、１４Ｂは積層体１１の実装面の実装面で露出していると共にその実装面と同一面を形成している。
【選択図】図１

Description

本発明は、携帯電話や電子機器等に使用されるインダクタ等の電子部品及びその製造方法に関し、更に詳しくは、電子部品が低背化しても設計上の自由度を向上させて所望の特性を得ることができる電気的特性に優れた電子部品及びその製造方法に関するものである。

この種の技術としては、例えば特許文献１に記載に記載されたインダクタ及びその製造方法がある。この技術では概ね以下のようにしてインダクタを製造する。例えばキャリアフィルム上に外装として絶縁基板の代わりに感光性絶縁ペーストを印刷、露光して硬化させて未焼成の絶縁層を形成する。その上に感光性導体ペーストを塗布し、露光、現像を行い未焼成の導体パターン層を形成する。引き続き、感光性絶縁ペーストを用いて印刷、露光、現像を行い、層間接続用のスルーホールをもつ絶縁層を形成する。この工程を繰り返し、所望の特性に応じて絶縁層と導体パターン層を交互に積層した後、外装を形成して未焼成の積層体を作製する。次いで、個々の電子部品となるように未焼成の積層体を分割し、一括して焼成して個々の積層体を得る。その後、例えば導体ペーストを用いてディップ方式で積層体の両側面に外部電極の下地層及び端子電極を形成した後、メッキ処理を行ってメッキ層を形成し、インダクタを得る。このような構成により、配線パターンの多ターン化と多層化とを可能し、高インダクタンス化と低直流抵抗化とを実現したインダクタを得ることができる。

また、特許文献２には特許文献１のインダクタと同種のチップ部品に関する技術が記載されている。この技術では、絶縁膜と導体パターンを適宜な順に積層し、内部に導体パターンが螺旋状に繋がったコイルを内蔵するチップ本体を得る。そして、チップ本体の対向二面に内蔵コイルのコイル軸に沿う外部電極を設けて積層インダクタを得る。チップ本体の上面、底面で外部電極面に隣接する両縁部に、端面側が深くて順次浅くなる略テーパ形状の凹所を形成し、次いで外部電極をディップ方式で形成する。これにより、隣接４面の一部（凹所を含む）を導体膜が隙間なく満たして平坦な表面が得られ、転がり難く天地の向き姿勢を正しく得ることができ、方向性を有するチップ部品を得ることができる。

特開２００５−１０９０９７特開２００３−０３１４２４

しかしながら、特許文献１のインダクタでは、図４で模式的に示すようにディップ方式でインダクタ本体１の両側面に外部電極２Ａ、２Ｂと端子電極３Ａ、３Ｂとを同時に形成する際に端子電極３Ａ、３Ｂとして十分な接続部を確保するために、インダクタ本体１の両側面を導体ペースト内に深く浸漬しなくては端子電極３Ａ、３Ｂとしての接続部を十分に確保することができない。また、外部電極２Ａ、２Ｂとしては、通常厚膜導体ペーストを使用する関係上、インダクタ本体１を厚膜導体ペーストに深く浸漬すると外部電極２Ａ、２Ｂが厚くなり、しかも他の４面への導体ペーストの回り込み量が多くなって、端子電極３Ａ、３Ｂがインダクタ本体１の他の４面の端部において大きく盛り上がり、同図に示すようにインダクタ本体１からの突出量が例えば２０μｍ程度の高さになり、インダクタ等の電子部品の低背化を障害するばかりでなく、上下の突出量分だけインダクタ本体１の高さ（厚さ）を犠牲にせざるを得ない。その結果、インダクタとしての強度が低下し、しかもその電気的特性が制限されて設計上の自由度が低下することになる。尚、図４において、４はインダクタ本体１内で矩形状の螺旋状に形成されたコイルであり、４Ａ、４Ｂはそれぞれ外部電極２に接続された引き出し電極である。

また、特許文献２のチップ部品は、チップ部品本体の上面、底面で外部電極面に隣接する両縁部に端面側が深くて順次浅くなる略テーパ形状の凹所を形成し、その後ディップ方式で外部電極を形成するため、端子電極となる部分はチップ本体から突出しないが、チップ部品本体の端部に凹所を設けるために特殊な材料を使用したり、特殊な工法を採用しなくてはならないなど製造工程が煩雑になる。しかも、チップ部品本体の導体パターンをスクリーン印刷で形成するため、チップ部品が小型化するほどスクリーン印刷で導体パターンを形成することが難しくなる。

本発明は、上記課題を解決するためになされたもので、電子部品が低背化しても電子部品の強度を十分に確保することができ、しかも設計上の自由度及び電気的特性を向上させることができる電子部品及びその製造方法を提供することを目的としている。

本発明の請求項１に記載の電子部品は、複数の絶縁層が積層された積層体と、この積層体内に形成された導体パターンと、この導体パターンの両端部と電気的に接続され且つ上記積層体の両側面に形成された一対の外部電極と、を備え、上記積層体の実装面の両端部に埋められた一対の端子電極を有し、上記各端子電極は上記実装面で露出していると共に上記実装面と同一面を形成していることを特徴とするものである。

また、本発明の請求項２に記載の電子部品は、請求項１に記載の発明において、上記各端子電極は、上記積層体の両側面に露出していることを特徴とするものである。

また、本発明の請求項３に記載の電子部品の製造方法は、未焼成の絶縁層と未焼成の導体パターン層とを交互に積層して焼成し導体パターンを内蔵する積層体を作製する第１の工程と、上記積層体の両側面全面に一対の外部電極を設けると共にこれらの外部電極を上記導体パターンの両端と電気的に接続する第２の工程と、を備えた電子部品の製造方法において、上記第１の工程は、上記積層体となる未焼成の絶縁層の実装面側の両端部を未焼成の一対の端子電極で埋める工程を有することを特徴とするものである。

また、本発明の請求項４に記載の電子部品の製造方法は、請求項３に記載の発明において、上記第１の工程は、キャリアフィルム上に上記未焼成の各端子電極を形成する工程と、上記キャリアフィルム上で上記各端子電極をそれぞれ覆って上記未焼成の絶縁層を形成する工程と、を有することを特徴とするものである。

また、本発明の請求項５に記載の電子部品の製造方法は、請求項３または請求項４に記載の発明において、上記第１の工程では、未焼成の上記絶縁層と未焼成の上記導体パターン層とを積層する際のアライメントマークを上記未焼成の各端子電極と同時に形成することを特徴とするものである。

また、本発明の請求項６に記載の電子部品の製造方法は、請求項３〜請求項５に記載の発明において、上記未焼成の各端子電極は、上記未焼成の積層体の両側面に露出していることを特徴とするものである。

本発明の請求項１〜請求項６に記載の発明によれば、電子部品が低背化しても電子部品の強度を十分に確保することができ、しかも設計上の自由度及び電気的特性を向上させることができる電子部品及びその製造方法を提供することができる。

以下、図１〜図３に示す実施形態に基づいて本発明について説明する。

本実施形態の電子部品１０は、例えば図１、図２に示すように、複数の絶縁層１１Ａが積層された積層体１１と、積層体１１の内部に上下方向に略矩形状の螺旋状に形成された導体パターン１２と、導体パターン１２の両端部と電気的に接続され且つ積層体１１の左右両側面に形成された一対の外部電極１３Ａ、１３Ｂと、を備えている。

積層体１１の下面は、図１に示すように電子部品１０をマザーボード等の実装基板に実装する時の実装面として形成され、この実装面を形成する絶縁層１１Ａの左右両端部には一対の端子電極１４Ａ、１４Ｂが設けられている。これらの端子電極１４Ａ、１４Ｂは、それぞれ絶縁層１１Ａの両端部を埋めて絶縁層１１Ａの実装面と同一面を形成すると共に、それぞれの外側の端面が絶縁層１１Ａの左右両端面の一部として露出している。即ち、最下層の絶縁層１１Ａの両端部には切欠部が形成され、これらの切欠部に左右一対の端子電極１４Ａ、１４Ｂが埋め込まれている。

導体パターン１２は、例えば図２で積層体１１を分解して示すように、所定の渦巻状に形成された導体パターン層１２Ｃが上下の絶縁層１１Ａ、１１Ａの界面に配置して複数積層して形成されている。上下の導体パターン層１２Ｃ、１２Ｃはそれぞれ該当する絶縁層１１Ａを所定のパターンで貫通するスルーホール導体１２Ｄによって電気的に接続されている。従って、導体パターン１２は、全体として複数の導体パターン層１２Ｃとスルーホール導体１２Ｄとで上下方向に延びる螺旋状のコイルとして形成されている。最下層の導体パターン層１２Ｃには左側の外部電極１３Ａに接続された引き出し電極１２Ａが積層体１１の左側面に露出して形成され、最上層の導体パターン層１２Ｃには右側の外部電極１３Ｂに接続された引き出し電極１２Ｂが積層体１１の右側面に露出して形成されている。

一対の外部電極１３Ａ、１３Ｂは、図１に示すように、積層体１１の左右両側面全面を被覆するように形成され、それぞれの外周縁部が積層体１１の両側面を除く他の４面の端部全周を覆っている。従って、これらの外部電極１３Ａ、１３Ｂの端部は、積層体１１の実装面及び両側面に露出した一対の端子電極１４Ａ、１４Ｂに電気的に接続されている。

本実施形態では端子電極１４Ａ、１４Ｂは、上述したように積層体１１の実装面の両端部を埋め、それぞれの外側端面が積層体１１の両側面に露出していると共に下面全面が実装面として露出しているため、外部電極１３Ａ、１３Ｂで少なくとも積層体１１の左右両側面を被覆するだけで、外部電極１３Ａ、１３Ｂとそれぞれの端子電極１４Ａ、１４Ｂとを確実に接続することができる。従って、後述するようにディップ方式で積層体１１の両端面に外部電極１３Ａ、１３Ｂを形成する場合でも、従来のように積層体１１の両側面を導体ペースト内に深く浸漬する必要がなく、導体ペーストの回り込み量が少なく、外部電極１３Ａ、１３Ｂの積層体１１の両側面以外の他の４面からの突出量を従来と比較して格段に低くし、例えば０．４ｍｍ×０．２ｍｍサイズの積層インダクタでは５μｍ程度の突出量で済ますことができ、従来の１／４程度に抑制することができる。従って、外部電極１３Ａ、１３Ｂの突出量が低くなった分だけ積層体１１自体を高く（厚く）して、設計上の自由度及び電気的特性を向上させることができ、電子部品が低背化しても電子部品の強度を十分に確保することができる。

而して、絶縁層１１Ａは、セラミック粉末を含む感光性絶縁ペーストから形成することができる。セラミック粉末は、特に制限されないが、セラミック粉末として、例えば、主成分としてＫ_２Ｏ−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス粉末を含み、副成分としてＢｉ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス粉末を含むものを使用することができる。副成分であるＢｉ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス粉末は、軟化点が４５０〜５５０℃でＫ_２Ｏ−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス粉末と比較して融点が低いため、本発明では、セラミック粉末の主成分より融点の低いガラス粉末を低融点ガラス粉末として定義する。

また、導体パターン１２、外部電極１３Ａ、１３Ｂ及び端子電極１４Ａ、１４Ｂは、いずれも金属粉末を含む感光性導体ペーストから形成することができる。金属粉末は、特に制限されないが、金属粉末として、例えば、銀粉末、銅粉末等を使用することができる。また、セラミック粉末としては、上述したＫ_２Ｏ−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス粉末の他、銀粉末、銅粉末等の金属粉末と同時焼成可能なセラミックガラス粉末を二種以上適宜組み合わせて使用しても良い。

次に、図３を参照しながら本発明の電子部品の製造方法の一実施形態について説明する。本実施形態の電子部品１０は、フォトリソグラフィ法を用いて製造することができる。

本実施形態では、予め、積層体１１を作製するためのベース基材としてキャリアフィルムを準備する。また、感光性導体ペーストとしては、例えば粒径０．５〜３．０μｍの銀粉末を含むものを準備し、感光性絶縁ペーストとしては、例えば粒径０．５〜３．０μｍのセラミック粉末を含むもの準備する。セラミック粉末は、例えば、Ｋ_２Ｏ−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス粉末を主成分として含み、Ｂｉ_２Ｏ_３−Ｂ_２Ｏ_３−ＳｉＯ_２系ガラス粉末を副成分として含んでいる。本実施形態では、低融点ガラス粉末がセラミック粉末中に５ｗｔ％含まれている。

電子部品１０を製造する場合には、図３の（ａ）に示すように例えば４インチ角で５０μｍのキャリアフィルム１００を配置し、このキャリアフィルム１００の上面に、スクリーン印刷で導体ペーストを所定のパターンで塗布して、０．４ｍｍ×０．２ｍｍサイズの積層インダクタの未焼成の端子電極１１４Ａ、１１４Ｂを形成すると同時にアライメントマーク１１５を所定のパターンで形成する。アライメントマーク１１５は、後述のように順次積層する未焼成の絶縁層及び導体パターンを形成するためのフォトマスクの位置決めを行うためのマークである。尚、４インチ角サイズのキャリアフィルム上には積層インダクタとなる未焼成の積層体が同時に複数個形成される。

次いで、図３の（ｂ）に示すようにキャリアフィルム１００の上面に感光性絶縁ペーストを塗布して未焼成の端子電極１１４Ａ、１１４Ｂを覆った後、全面に紫外線等の光を照射して感光性絶縁ペーストを硬化させて積層インダクタの外装となる絶縁層部１１１Ａを形成する。この時、未焼成の端子電極１１４Ａ、１１４Ｂの外側の端面は絶縁層１１１Ａの端面と実質的に一致して形成されている。

その後、絶縁層部１１１Ａ全面に感光性導体ペーストを塗布して感光性導体ペースト層部を形成した後、引き出し電極１２Ａ及び渦巻状の導体パターン層１２Ｃに即した透孔を有するフォトマスク（図示せず）を絶縁層部１１１Ａの上方に配置し、アライメントマーク１１５を基準に位置決めを行う。位置決め後、感光性導体ペースト層部にフォトマスクを介して光を照射し、図３の（ｃ）に示すように感光性導体ペースト層の引き出し電極部１１２Ａと導体パターン層部１１２Ｃとを一体的に硬化させ、未硬化の部分を現像処理により除去して、引き出し電極部１１２Ａと
導体パターン層部１２１Ｃとを同時に形成すると共に絶縁層部１１１Ａを露出させる。

引き続き、フォトマスクを介してレーザ光を所定のパターンで照射するフォトリソグラフィ法を用いて、絶縁層部１１１Ａの上面にスルーホールを有する絶縁層部１１１Ａと導体パターン層部１１２Ｃをこの順序で交互に必要な層数だけ積層する。そして、最終的に最上層の導体パターン層部１１２Ｃ及び引き出し電極部１１２Ｂを形成した後、積層インダクタの外装としての絶縁層部１１１Ａを最上層に形成して、図３の（ｄ）に示す未焼成の積層体１１１を得る。この未焼成の積層体１１１からキャリアフィルム１００を剥離して、同図の（ｅ）に示す未焼成の積層体１１１を得る。この未焼成の積層体１１１を個々の積層インダクタになるように所定の大きさにダイシングにより分割した後、所定の温度、例えば８５０〜９００℃の温度で個々の未焼成の積層体１１１を焼成して図１に示す０．４ｍｍ×０．２ｍｍサイズの積層体１１を得る。

一対の端子電極１４Ａ、１４Ｂは、積層体１１の実装面の両端部で露出していると共に積層体１１の両側面に露出しているため、導体ペーストを積層体１１の両側面に塗布して外部電極１３Ａ、１３Ｂを形成するだけで、導体パターン１２は、外部電極１３Ａ、１３Ｂを介して端子電極端子１４Ａ、１４Ｂに接続される。従って、外部電極１３Ａ、１３Ｂを積層体１１の両側面に形成する場合には、積層体１１の両側面（導体パターン１２の引き出し電極１２Ａ、１２Ｂが露呈する側面）を、それぞれ導体ペーストに浅く漬けるだけで導体パターン１２と端子電極１４Ａ、１４Ｂを接続する外部電極１３Ａ、１３Ｂの下地層部を形成することができる。

外部電極１３Ａ、１３Ｂの下地層部を形成した後、下地層部を所定の温度で積層体１１に焼き付けて下地層を形成し、更に、この下地層に上層としてメッキ処理を施してメッキ層を形成して図１に示す外部電極１３Ａ、１３Ｂを有する積層インダクタ１０を得ることができる。

以上説明したように本実施形態によれば、複数の絶縁層１１Ａが積層された積層体１１と、この積層体１１内に形成された導体パターン１２と、この導体パターン１２の両端と電気的に接続され且つ積層体１１の両側面に形成された一対の外部電極１３Ａ、１３Ｂと、を備え、積層体１１の実装面の両端部に埋められた一対の端子電極１４Ａ、１４Ｂを有し、これらの端子電極１４Ａ、１４Ｂは積層体１１の実装面で露出していると共にその実装面と同一面を形成しているため、導体ペーストを用いて一対の端子電極１４Ａ、１４Ｂを形成する必要がなく、外部電極１３Ａ、１３Ｂの外周端部の積層体１１の４面からの突出量を抑制することができ、延いては積層インダクタ１０を低背化しても積層体１１の強度を十分に確保することができ、積層インダクタ１０の設計上の自由度及び電気的特性を向上させることができる。また、各端子電極１４Ａ、１４Ｂは、積層体１１の両側面に露出しているため、積層体１１の両側面に外部電極１３Ａ、１３Ｂを形成すれば、導体パターン１２の両端部と端子電極１４Ａ、１４Ｂとを電気的に確実に接続することができる。

また、本実施形態の電子部品の製造方法によれば、未焼成の絶縁層１１１Ａと未焼成の導体パターン層１１２Ｃとを交互に積層して焼成し導体パターン１２を内蔵する積層体１１を作製する第１の工程と、積層体１１の両側面全面に一対の外部電極１３Ａ、１３Ｂを設けると共にこれらの外部電極１３Ａ、１３Ｂを導体パターン１２の両端と電気的に接続する第２の工程と、を備え、第１の工程は、積層体１１となる未焼成の絶縁層１１１Ａの実装面の両端部を未焼成の一対の端子電極１１４Ａ、１１４Ｂで埋める工程を有するため、外部電極１３Ａ、１３Ｂを形成する際に、端子電極１４Ａ、１４Ｂに相当する部分を外部電極１３Ａ、１３Ｂと同時に形成する必要がなく、外部電極１３Ａ、１３Ｂの積層体１１からの突出量を抑制し、その分だけ積層体１１の厚みを確保して設計上の自由度及び電気的特性を向上させることができる。

また、本実施形態によれば、第１の工程は、キャリアフィルム１００上に未焼成の各端子電極１１４Ａ、１１４Ｂを形成する工程と、キャリアフィルム１００上で各端子電極１１４Ａ、１１４Ｂをそれぞれ覆って未焼成の絶縁層１１１Ａを形成する工程と、を有するため、積層体１１となる未焼成の絶縁層１１１Ａの実装面の両端部を未焼成の一対の端子電極１１４Ａ、１１４Ｂで確実に埋めることができる。

また、第１の工程では、未焼成の絶縁層１１１Ａと未焼成の導体パターン層１１１Ｃとを積層する際のアライメントマーク１１５を未焼成の各端子電極１１４Ａ、１１４Ｂと同時に形成するため、未焼成の各端子電極１１４Ａ、１１４Ｂに、その他の未焼成の絶縁層１１１Ａ及び導体パターン層１１２Ｃ等を、アライメントマーク１１５を基準にして積層することができ、積層インダクタ１０を高精度に製造することができる。また、未焼成の各端子電極１１４Ａ、１１４Ｂは、未焼成の積層体１１１の両側面に露出しているため、積層体１１の両側面に露出した端子電極１４Ａ、１４Ｂを得ることができ、延いては外部電極１３Ａ、１３Ｂを積層体１１の両側面に形成するだけで導体パターン１２の両端部と端子電極１４Ａ、１４Ｂとを電気的に確実に接続することができる。

尚、上記実施形態では電子部品として積層インダクタを製造する場合について説明したが、表面実装電子部品であれば、本発明を適用することができる。

本発明は、携帯電話や電子機器等に使用される電子部品、特に表面実装電子部品に好適に利用することができる。

本発明の電子部品の一実施形態を示す断面図である。図１に示す電子部品の要部を示す分解斜視図である。（ａ）〜（ｅ）はそれぞれ図１に示す電子部品の製造工程の要部を示す断面図である。従来の電子部品の一実施形態を示す断面図である。

符号の説明

１０電子部品
１１積層体
１１Ａ絶縁層
１２導体パターン
１２Ａ、１２Ｂ引き出し電極部（導体パターンの端部）
１３Ａ、１３Ｂ外部電極
１４Ａ、１４Ｂ端子電極
１３Ａ、１３Ｂ外部電極
１００キャリアフィルム
１１１未焼成の積層体
１１１Ａ未焼成の絶縁層
１１２Ｃ未焼成の導体パターン層
１１４Ａ、１１４Ｂ未焼成の端子電極

Claims

複数の絶縁層が積層された積層体と、この積層体内に形成された導体パターンと、この導体パターンの両端部と電気的に接続され且つ上記積層体の両側面に形成された一対の外部電極と、を備え、上記積層体の実装面の両端部に埋められた一対の端子電極を有し、上記各端子電極は上記実装面で露出していると共に上記実装面と同一面を形成していることを特徴とする電子部品。
上記各端子電極は、上記積層体の両側面に露出していることを特徴とする請求項１に記載の電子部品。
未焼成の絶縁層と未焼成の導体パターン層とを交互に積層して焼成し導体パターンを内蔵する積層体を作製する第１の工程と、上記積層体の両側面全面に一対の外部電極を設けると共にこれらの外部電極を上記導体パターンの両端と電気的に接続する第２の工程と、を備えた電子部品の製造方法において、上記第１の工程は、上記積層体となる未焼成の絶縁層の実装面側の両端部を未焼成の一対の端子電極で埋める工程を有することを特徴とする電子部品の製造方法。
上記第１の工程は、キャリアフィルム上に上記未焼成の各端子電極を形成する工程と、上記キャリアフィルム上で上記各端子電極をそれぞれ覆って上記未焼成の絶縁層を形成する工程と、を有することを特徴とする請求項３に記載の電子部品の製造方法。
上記第１の工程では、未焼成の上記絶縁層と未焼成の上記導体パターン層とを積層する際のアライメントマークを上記未焼成の各端子電極と同時に形成することを特徴とする請求項３または請求項４に記載の電子部品の製造方法。
上記未焼成の各端子電極は、上記未焼成の積層体の両側面に露出していることを特徴とする請求項３〜請求項５に記載の電子部品の製造方法。