JP2005285886A - 光半導体パッケージ及びその製造方法 - Google Patents

光半導体パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2005285886A
JP2005285886A JP2004094140A JP2004094140A JP2005285886A JP 2005285886 A JP2005285886 A JP 2005285886A JP 2004094140 A JP2004094140 A JP 2004094140A JP 2004094140 A JP2004094140 A JP 2004094140A JP 2005285886 A JP2005285886 A JP 2005285886A
Authority
JP
Japan
Prior art keywords
optical semiconductor
semiconductor chip
semiconductor package
chip
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004094140A
Other languages
English (en)
Inventor
Koichi Haneda
浩一 羽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2004094140A priority Critical patent/JP2005285886A/ja
Publication of JP2005285886A publication Critical patent/JP2005285886A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】 紫外線領域の青色半導体レーザを照射した場合にあっても、光の透過率の低下を引き起こすことなく、十分な受光感度が得られる構造の光半導体パッケージを提供することである。
【解決手段】 発光部及び受光部の少なくとも一方を有する光半導体チップ１２と、側面に複数のスルーホール電極２０が形成され、前記光半導体チップ１２を内包する窓孔１９が設けられたベース基板１５と、前記光半導体チップ１２が実装される電極パターン１６が形成された透明な回路基板１４とを備え、前記光半導体チップ１２をフリップチップ実装した回路基板１４面を下にして前記ベース基板１５に一体に接合した。
【選択図】 図２

Description

本発明は、ＣＤやＤＶＤ等の光ディスク装置におけるピックアップ部に搭載される光半導体チップを備えた光半導体パッケージ及びその製造方法に関するものである。
従来の光伝送デバイスやＯＥＩＣ（光電子集積回路）等の光半導体パッケージ１は、図１０や特許文献１に示されるように、ＬＥＤや半導体レーザ等の光半導体チップ２を中心に、コンデンサや抵抗等の電子部品３から構成されており、これらの光半導体チップ２や電子部品３を回路基板４の片面あるいは両面に実装している。前記光半導体チップ２や電子部品３は樹脂材５で封止されるが、特に光半導体チップについては、十分な透光性を確保するために透明な樹脂材５が用いられている。
前記光半導体パッケージ１の製造は、ガラスエポキシ等の回路基板４に光半導体チップ２をダイボンドやワイヤボンドによって実装し、電子部品３を搭載してリフロー処理を施した後、透光性を備えた樹脂材５で封止することによって行われる。
特開２００３−３０４００４号公報
ところで、近年、高密度の記録及び再生が可能なＤＶＤ等の光ディスクの読み取り用として紫外線領域の青色半導体レーザが使用されるようになってきているが、この青色半導体レーザは、４００ｎｍ近傍の短い波長を用いるため、通常の半導体チップを封止するための樹脂材を用いた場合は、この樹脂を構成している分子や原子に吸収されてしまい、電離を引き起こしてしまう。このような電離現象によって、樹脂材を黄色させ、光の透過率を低下させる原因となっている。
上記問題を改善するために、耐候性（耐紫外線）のある樹脂材を用いて形成していたが、経年変化によって光の透過率の低下を引き起こし、十分な受光感度が得られなくなるといった問題がある。また、従来の樹脂材の代わりに透明なガラス製のカバーを用いる方法もあるが、製品コストが高くなり量産には適さない。
そこで、本発明の目的は、紫外線領域の青色半導体レーザを照射した場合にあっても、光の透過率の低下を引き起こすことなく、十分な受光感度が得られる構造の光半導体パッケージを提供することである。
また、紫外線領域の青色半導体レーザの照射による光の透過率の低下を抑え、安価に量産可能な光半導体パッケージの製造方法を提供することである。
上記課題を解決するために、本発明の光半導体パッケージは、発光部及び受光部の少なくとも一方を有する光半導体チップと、側面に複数のスルーホール電極が形成され、前記光半導体チップを内包する窓孔または凹部が設けられたベース基板と、前記光半導体チップが実装される電極パターンが形成された透明な回路基板とを備え、前記光半導体チップをフリップチップ実装した回路基板面を下にして前記ベース基板に一体に接合されたことを特徴とする。
また、本発明の半導体パッケージの製造方法は、光半導体チップのチップ電極部が載置される電極パターンを集合ガラス基板上に形成する集合回路基板形成工程と、前記電極パターン上に光半導体チップをフリップチップ実装するチップ実装工程と、前記光半導体チップの実装位置に対応して設けられる窓孔または凹部と前記電極パターンと繋がるスルーホール電極を形成する集合ベース基板形成工程と、前記電極パターン上に異方性導電材料による接合層を形成する導電接合層形成工程と、前記接合層を介して前記集合回路基板と集合ベース基板とを貼り合わせる基板接合工程と、前記接合した集合回路基板及び集合ベース基板を個々の光半導体パッケージ領域に分断する分割工程とを備えたことを特徴とする。
本発明に係る半導体パッケージによれば、次世代の光ディスク装置に搭載される青色半導体レーザの光を減衰させることなく感度よく受発光することが可能となる。また、本発明の半導体パッケージの製造方法によれば、前記青色半導体レーザの光を受発光する光半導体チップと回路基板の導通性と接合性を同時に満足すると共に、安価に製造することができる。
以下、添付図面に基づいて本発明に係る光半導体パッケージの実施形態を詳細に説明する。図１は本発明の一実施形態に係る光半導体パッケージの斜視図、図２は前記光半導体パッケージの組立斜視図、図３は前記光半導体パッケージの断面図である。
本発明の半導体パッケージ１１は、光ディスク装置のピックアップ部に搭載される受光デバイスであり、図１及び図２に示すように、図示しない青色半導体レーザから出射される光を受光する光半導体チップ１２と、この光半導体チップ１２が実装される回路基板１４と、この回路基板１４に接合されるベース基板１５とを備えている。
前記回路基板１４は、厚さが０．１〜０．２ｍｍ程度の透明なガラス板が使用され、片面に前記光半導体チップ１２をフリップチップ（ＦＣ）実装するための電極パターン１６が形成される。前記電極パターン１６は、インジウム・スズ酸化物で形成された導電膜（ＩＴＯ）、若しくは、金または銅等の金属蒸着膜を所定のパターン形状にエッチングして形成された導電膜が用いられる。この電極パターン１６には、光半導体チップ１２のチップ電極部が載置される電極パッド部１７と回路基板１４の端部に設けられる端子電極部１８とを有している。
前記光半導体チップ１２は、受光部と同じ面にチップ電極部を備えたフォトダイオードであり、前記チップ電極部にバンプ処理を施し、下に向けた状態で回路基板１４上に形成された電極パッド部１７と接合される。
ベース基板１５は、ポリイミド、ガラスエポキシあるいはＢＴレジン等の樹脂で、前記回路基板１４と略同じ形状及び大きさで、前記光半導体チップ１２以上の厚みを持たせて形成される。また、前記回路基板１４と重ね合わせた際に、回路基板１４に実装した光半導体チップ１２を通すための窓孔１９が形成され、側面には前記端子電極部１８と対応する位置にスルーホール電極２０が設けられる。前記窓孔１９は、光半導体チップ１２の実装スペースが確保されればザグリ等によって形成した凹部形状でもよい。
図２に示されるように、前記ベース基板１５は、光半導体チップ１２が実装された回路基板１４面に接合される。この接合は、前記端子電極部１８上に設けられた接合層２１を介して行われる。前記接合層２１は、主に導電性粒子と接着剤（バインダ）から構成された異方性導電材料が使用される。この異方性導電材料は、接着、導電、絶縁といった３つの機能を同時に備えており、前記導電性粒子は対向する電極同士を電気的に導通させるために、バインダは接続部を機械的に固定するための役割を担う。このような異方性導電材料には、異方性導電フィルム（ＡＣＦ）と異方性導電ペースト（ＡＣＰ）の２種類がある。前記ＡＣＦは、所定の長さにカットされて端子電極部１８上に直接貼り付けられ、前記ＡＣＰは、端子電極部１８の一端に滴下した後、平らにならして塗布される。このようなＡＣＦやＡＣＰは、熱圧着加工により、圧着部における厚み方向に対しては導通性、一方、その圧着部の面方向に対しては絶縁性という電気的異方性を示す。したがって、前記ベース基板１５に設けられたスルーホール電極２０の深さ方向には導電性を有する一方、接合平面においては導電性を有しないため、隣接するスルーホール間でのショートを発生させることなく確実に接合することができる。
前記光半導体パッケージ１１は、図３に示すように、ベース基板１５側を直接マザーボード等の実装基板３０上の電極部２９に載せて実装することで、前記電極部２９と光半導体チップ１２のチップ電極部と導通させることができるので、光半導体チップ１２を保護するための封止樹脂材は不要となる。前記バンプによる接続部を補強するため、前記ＦＣ実装部にアンダーフィルを形成することもあるが、金バンプでは前記電極パッド部１７との接合にＡＣＦやＡＣＰを用いることでＦＣ実装が可能となるため、アンダーフィルは不要となる。また、前記光半導体チップ１２の受光部が透明な回路基板１４を通して上方に露出しているため、図示しない発光光源から発せられる光を有効に取り込むことができる。
上述したように、本発明の光半導体パッケージ１１は、紫外線による劣化や光透過率の低下を引き起こす樹脂材で封止しない構造となっている。このため、高密度の記録及び再生が可能なＤＶＤ等の光ディスクの読み取り用として用いられる紫外線領域の青色半導体レーザに最適な受光デバイスの製造が可能となる。
次に、前記光半導体パッケージ１１の製造方法について説明する。図４乃至図９は、上記構造の光半導体チップ１１を量産するための一連の工程を示したものである。
図４に示す最初の第１工程（集合回路基板形成工程）では、光半導体チップを複数同時に形成可能なサイズの集合回路基板３４を用意し、この集合回路基板３４の表面に半導体チップを実装する実装スペース３６を確保する。そして、この実装スペース３６上に載置される半導体チップのチップ電極部に対応した電極パターン３７を蒸着形成する。
図５に示す第２工程（チップ実装工程）では、光半導体チップ１２のチップ電極部を前記電極パターン３７の電極パッド部にはんだバンプを介して接合する。
図６に示す第３工程（集合ベース基板形成工程）では、前記集合回路基板３４と略同じサイズの集合ベース基板３５が用意され、この集合ベース基板３５に前記半導体チップ１２が収まるような窓孔１９を複数設ける。また、前記集合回路基板３４を積層した際に、電極パターン３７の端子電極部３９と導通するスルーホール電極２０を形成する。
図７及び図８に示す第４工程（導電接合層形成工程、基板接合工程）では、前記集合回路基板３４に形成した電極パターン３７の端子電極部３９上に異方性導電材料による接合層２１を形成し、この接合層２１を介して集合ベース基板３５を貼り合わせる。前記接合層２１は、ペースト状あるいはシート状の異方性導電材料を塗布あるいは貼付することによって形成される。この圧接作業によって、接着成分であるバインダが押し広げられ、対向する端子電極部３９とスルーホール電極２０に導電性粒子が浸透する。これによって、圧着部における厚み方向に対しては導電性、一方、面方向に対しては絶縁性といった電気的異方性を示すことになる。
図９に示す第５工程（分割工程）では、前記集合ベース基板３５の各窓孔１９を樹脂で封止した後、集合回路基板３４と集合ベース基板３５とが一体化された集合光半導体パッケージ３１を個々の光半導体パッケージ領域ごとにダイシングして分断される。このダイシングは、集合ベース基板３５面に予め形成されている分断ライン及びスルーホール電極の中心ラインに沿って行われる。
上記示した一連の製造工程を経ることで、図１及び図２に示したような光半導体パッケージ１１を安価且つ大量に生産することができる。
本発明に係る光半導体パッケージの斜視図である。 上記光半導体パッケージの組立斜視図である。 上記光半導体パッケージをマザーボード上に実装した状態の断面図である。 集合回路基板を形成する工程図である。 集合回路基板に光半導体チップを実装する工程図である。 集合ベース基板を形成する工程図である。 集合回路基板に集合ベース基板を貼り合わせる工程図である。 集合回路基板に集合ベース基板を貼り合わせる工程図である。 個々の光半導体チップに分断する工程図である。 従来の光半導体パッケージの斜視図である。
符号の説明
１１ 光半導体パッケージ
１２ 光半導体チップ
１４ 回路基板
１５ ベース基板
１６ 電極パターン
１７ 電極パッド部
１８ 端子電極部
１９ 窓孔
２０ スルーホール電極
２１ 接合層
２９ 電極部
３０ 実装基板

Claims (8)

  1. 発光部及び受光部の少なくとも一方を有する光半導体チップと、側面に複数のスルーホール電極が形成され、前記光半導体チップを内包する窓孔または凹部が設けられたベース基板と、前記光半導体チップが実装される電極パターンが形成された透明な回路基板とを備え、前記光半導体チップをフリップチップ実装した回路基板面を下にして前記ベース基板に一体に接合されたことを特徴とする光半導体パッケージ。
  2. 前記回路基板の電極パターン上に異方性導電材料により形成された接合層を介してベース基板と接合される請求項１記載の光半導体パッケージ。
  3. 前記光半導体チップと前記回路基板が異方性導電材料によりフリップチップ実装される請求項１または２記載の光半導体パッケージ。
  4. 前記光半導体チップの発光部または受光部が回路基板を通して露出する請求項１記載の光半導体パッケージ。
  5. 前記電極パターンがインジウム・スズ酸化物で形成された導電膜、若しくは、金または銅を蒸着してエッチング形成された導電膜である請求項１記載の光半導体パッケージ。
  6. 前記光半導体チップが青色半導体レーザ対応の受光素子または発光素子である請求項１記載の光半導体パッケージ。
  7. 光半導体チップのチップ電極部が載置される電極パターンを集合ガラス基板上に形成する集合回路基板形成工程と、
    前記電極パターン上に光半導体チップをフリップチップ実装するチップ実装工程と、
    前記光半導体チップの実装位置に対応して設けられる窓孔または凹部と前記電極パターンと繋がるスルーホール電極を形成する集合ベース基板形成工程と、
    前記電極パターン上に異方性導電材料による接合層を形成する導電接合層形成工程と、
    前記接合層を介して前記集合回路基板と集合ベース基板とを貼り合わせる基板接合工程と、
    前記接合した集合回路基板及び集合ベース基板を個々の光半導体パッケージ領域に分断する分割工程とを備えたことを特徴とする光半導体パッケージの製造方法。
  8. 前記光半導体チップと前記集合ガラス基板に形成された電極パターンが異方性導電材料によって接合される請求項７記載の光半導体パッケージの製造方法。
JP2004094140A 2004-03-29 2004-03-29 光半導体パッケージ及びその製造方法 Pending JP2005285886A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004094140A JP2005285886A (ja) 2004-03-29 2004-03-29 光半導体パッケージ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004094140A JP2005285886A (ja) 2004-03-29 2004-03-29 光半導体パッケージ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005285886A true JP2005285886A (ja) 2005-10-13

Family

ID=35183976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004094140A Pending JP2005285886A (ja) 2004-03-29 2004-03-29 光半導体パッケージ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005285886A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160527A (ja) * 2011-01-31 2012-08-23 Hitachi Cable Ltd 光電変換モジュール及び光電変換モジュールの製造方法
JP2012216648A (ja) * 2011-03-31 2012-11-08 Seiko Instruments Inc 光学センサおよび光学センサの製造方法
JP2015222402A (ja) * 2014-05-23 2015-12-10 日立金属株式会社 光伝送モジュール
JP2017015522A (ja) * 2015-06-30 2017-01-19 富士電機株式会社 電子部品モジュール
JP2019145559A (ja) * 2018-02-16 2019-08-29 京セラ株式会社 光モジュール
CN113421859A (zh) * 2021-07-08 2021-09-21 深圳市鸿利泰光电科技有限公司 一种发射与接收一体式红外模组及其封装工艺
CN115494592A (zh) * 2022-09-28 2022-12-20 深圳新联胜光电科技有限公司 一种无传统焊线玻璃v槽设计的合封芯片设计模块

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160527A (ja) * 2011-01-31 2012-08-23 Hitachi Cable Ltd 光電変換モジュール及び光電変換モジュールの製造方法
US9507112B2 (en) 2011-01-31 2016-11-29 Hitachi Metals, Ltd. Photoelectric conversion module and method of manufacturing photoelectric conversion module
JP2012216648A (ja) * 2011-03-31 2012-11-08 Seiko Instruments Inc 光学センサおよび光学センサの製造方法
JP2015222402A (ja) * 2014-05-23 2015-12-10 日立金属株式会社 光伝送モジュール
JP2017015522A (ja) * 2015-06-30 2017-01-19 富士電機株式会社 電子部品モジュール
JP2019145559A (ja) * 2018-02-16 2019-08-29 京セラ株式会社 光モジュール
CN113421859A (zh) * 2021-07-08 2021-09-21 深圳市鸿利泰光电科技有限公司 一种发射与接收一体式红外模组及其封装工艺
CN115494592A (zh) * 2022-09-28 2022-12-20 深圳新联胜光电科技有限公司 一种无传统焊线玻璃v槽设计的合封芯片设计模块

Similar Documents

Publication Publication Date Title
US8507927B2 (en) Semiconductor device with high density optical chips and manufacturing method thereof
JP5995695B2 (ja) Ｌｅｄ装置の製造方法
US20080002460A1 (en) Structure and method of making lidded chips
JP2008092417A (ja) 半導体撮像素子およびその製造方法並びに半導体撮像装置および半導体撮像モジュール
JP2011205068A (ja) 半導体装置およびその製造方法
JP2002329850A (ja) チップサイズパッケージおよびその製造方法
JP2012054527A (ja) 半導体レーザ装置、半導体レーザ装置の製造方法および光装置
US20150035131A1 (en) Chip package
WO2011108664A1 (ja) 光半導体装置
TW202135412A (zh) 雷射封裝結構
TW201528459A (zh) 晶片的封裝結構及其製造方法
US7350988B2 (en) Optical module and method of manufacturing the same
JP2005285886A (ja) 光半導体パッケージ及びその製造方法
JP2004193600A (ja) 半導体装置及びその製造方法、半導体装置用カバー並びに電子機器
TWI559464B (zh) 封裝模組及其基板結構
JP2005332983A (ja) 光半導体パッケージ及びその製造方法
JP2003229533A (ja) 半導体装置とその製造方法
JP2020113695A (ja) 半導体パッケージ用ステム、半導体パッケージ
US7205095B1 (en) Apparatus and method for packaging image sensing semiconductor chips
JP2006269783A (ja) 光半導体パッケージ
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
JP2005269627A (ja) 半導体リレー装置およびその配線基板の製造方法
JP4969055B2 (ja) 光通信モジュール
JP5431232B2 (ja) 半導体装置
JP2009130293A (ja) 実装方法