JP2005175257A - 結晶性膜の製造方法 - Google Patents
結晶性膜の製造方法 Download PDFInfo
- Publication number
- JP2005175257A JP2005175257A JP2003414613A JP2003414613A JP2005175257A JP 2005175257 A JP2005175257 A JP 2005175257A JP 2003414613 A JP2003414613 A JP 2003414613A JP 2003414613 A JP2003414613 A JP 2003414613A JP 2005175257 A JP2005175257 A JP 2005175257A
- Authority
- JP
- Japan
- Prior art keywords
- region
- crystal
- crystalline film
- film according
- crystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】結晶性が高く、優れた特性を備えた結晶性膜の製造方法を提供する。
【解決手段】第1の方向Aに向かって熱伝導率が小さくなっている表面領域5aを含む主面2aを備えた支持基板41を用意する工程(a)と、第1の方向Aにそって、結晶核形成領域8、くびれ領域9および素子形成領域10をこの順で含む非単結晶層7を表面領域5aが結晶核形成領域8と重なるように支持基板41の主面上2aに形成する工程(b)と、エネルギービーム11を結晶核形成領域8に照射して非単結晶層を構成する物質を融解させ、エネルギービームを第1の方向に移動させることにより、結晶核形成領域8に物質の結晶粒を成長させる工程(c)と、エネルギービームをさらに第1の方向に移動させることにより、結晶粒をくびれ領域9を介して素子形成領域10で成長させる工程(d)とを包含する結晶性膜の製造方法。
【選択図】図5
【解決手段】第1の方向Aに向かって熱伝導率が小さくなっている表面領域5aを含む主面2aを備えた支持基板41を用意する工程(a)と、第1の方向Aにそって、結晶核形成領域8、くびれ領域9および素子形成領域10をこの順で含む非単結晶層7を表面領域5aが結晶核形成領域8と重なるように支持基板41の主面上2aに形成する工程(b)と、エネルギービーム11を結晶核形成領域8に照射して非単結晶層を構成する物質を融解させ、エネルギービームを第1の方向に移動させることにより、結晶核形成領域8に物質の結晶粒を成長させる工程(c)と、エネルギービームをさらに第1の方向に移動させることにより、結晶粒をくびれ領域9を介して素子形成領域10で成長させる工程(d)とを包含する結晶性膜の製造方法。
【選択図】図5
Description
本発明は、基板上に形成された非単結晶膜にエネルギービームを照射することにより、結晶性膜を製造する方法に関し、特に、結晶性半導体膜を製造する方法およびその結晶性半導体膜を用いた半導体装置および表示装置に関する。
従来のCRTを用いた表示装置に換えて、液晶表示装置や有機EL表示装置など、厚み(奥行き)の小さいフラットパネルディスプレイの需要が近年高まってきている。こうしたフラットパネルディスクプレイでは、薄膜トランジスタ(TFT)に代表される薄膜半導体素子がスイッチング素子として用いられる。たとえば、アクティブマトリクス型の液晶表示装置では、マトリクス状に配置された数十万以上の画素電極のそれぞれに1つ以上のTFTを設け、画素電極に供給する電荷をTFTによって制御している。
TFTは、CVD法などにより形成される厚さ数十nm〜数百nmの半導体薄膜を備えている。非晶質シリコン膜は、TFTに用いることのできる薄膜半導体の1つであり、形成が容易であるという利点を備える。しかし、非晶質シリコン膜の半導体特性は十分ではなく、非晶質シリコン膜を用いて形成されるTFTのトランジスタ特性は低いという問題があった。
TFTのトランジスタ特性を向上させるためには、非晶質シリコン膜に換えて、結晶性を有するシリコン薄膜を用いればよいことが知られている。ここで結晶性を有するシリコン薄膜(以下結晶性シリコン膜と称する)は、単結晶シリコン、多結晶シリコンおよび微結晶シリコンからなる薄膜を意味している。また、種々の物質の結晶性薄膜を得るためには、非晶質あるいは結晶性の低い薄膜(以下、低結晶性薄膜と称する)を基板上に形成し、薄膜にエネルギーを加えることによりその物質を溶融し、その後結晶化させ、結晶性を高める方法が知られている。
たとえば、低結晶性薄膜をレーザビームの照射によって溶融・結晶化させる方法は、薄膜が設けられる基板の温度を大きく上昇させることなく、低結晶性薄膜にのみ高いエネルギーを与えることができる。このため、安価なガラス基板上に結晶性半導体薄膜を形成することができる。また、ライン状(線状)のレーザビームを用い、レーザビームの長手方向に垂直な方向にビームを走査させることによって、広い面積にレーザビームを効率よく照射することができ、量産性にも優れている。したがって、このようなレーザビームを用いて結晶性を高める方法が主流になっており、各機関で盛んに研究されている。
例えば、ライン状のレーザビームを断続的に照射しつつ、ビームの長手方向と直交する方向にレーザビームを走査することによって、半導体の溶融・結晶化を基板の所定領域毎に繰り返し、結晶半導体薄膜を形成する方法が開発されている。この方法によれば、広い面積にわたって効率よく結晶性半導体薄膜を形成することができる。
しかしながら、通常、この方法で製造される結晶性半導体薄膜は、1μm以下の大きさの多数の結晶粒からなる。このような結晶性半導体薄膜を用いてTFTを製造した場合、チャネル領域に多数の結晶粒界が含まれ、電気的特性の低下、特性のばらつき等の原因となる。このように結晶粒が小さくなる原因の一つは、レーザビームの照射によって溶融した半導体の冷却時間が短いことにある。
パルスレーザーでは、1パルス当りのレーザビームの照射時間が通常数十ns程度と短い。このような短い時間では基板が十分に加熱されないため、結晶化する半導体と基板との間に大きな温度差が生じる。その結果、溶融した半導体が急速に冷却され、結晶化されることにより、得られる結晶粒径が小さくなって結晶粒界密度が大きくなると共に、結晶粒と結晶粒との間において多くの結晶欠陥が発生する。
この問題を解決するために、特許文献1には、半導体薄膜と基板との間に保温層を形成し、半導体薄膜上にも保温層を形成することによって、レーザビームの照射時に、溶融した半導体を緩やかに冷却し、結晶成長時間を長くすることにより、結晶粒を大きくすることを開示している。
また、特許文献2は、絶縁性基板上にSi膜を形成し、このSi膜を幅が狭小な狭小領域と、それに続く縁部がある角度をもって拡大する形状をなす領域とにパターニングして、これらの領域に熱エネルギーを照射する方法を開示している。これにより、その狭小領域に種結晶を導入し、半導体を単結晶化することができると記載されている。また、この狭小領域の種結晶としては、狭小領域にFe、Co、Ni、Ge、Pd、Auおよびこれらを含む化合物のうち少なくとも一種類を導入し、その導入部で発生する結晶核を種として横方向に結晶が成長すると記載している。
特開2002−26331号公報
特開2001−176796号公報
特許文献1に開示されている方法では、基板全体にわたって保温層を形成しているために、基板全体にわたって結晶粒の粒径を大きくすることはできる。しかし、結晶核が領域内の任意の位置において複数発生し、生成する結晶粒の配向などを制御することが困難であるという問題が生じる。
また、特許文献2に示されている方法では、Fe、Co、Ni、Ge、Pd、Auおよびこれらを含む化合物のうち少なくとも一種類を導入して発生した結晶核を横方向に結晶成長させるため、結晶中に金属原子が残留してしまう。このため、残留した金属原子により、半導体の特性が劣化したり、このようにして形成した半導体薄膜を用いた半導体素子は正常に動作しないものの割合が高くなるという問題がある。
本発明は、このような問題を解決するためになされたものであって、その目的は、特性、信頼性および安定性に優れた結晶性膜を製造方法およびその結晶性膜を用いた半導体装置および表示装置を提供する。
本発明の結晶性膜の製造方法は、第1の方向に沿った位置に応じて熱伝導率が変化している表面領域を含む主面を備えた支持基板を用意する工程(a)と、前記くびれ領域によって分断された結晶核形成領域および素子形成領域とを含む非単結晶層を前記支持基板の主面上に形成する工程であって、前記表面領域が前記結晶核形成領域と重なり、前記結晶核形成領域、前記くびれ領域および前記素子形成領域をこの順で第1の方向に向かって配列させる工程(b)と、エネルギービームを前記結晶核形成領域に照射して前記非単結晶層を構成する物質を融解させ、前記エネルギービームを前記第1の方向に移動させることにより、前記エネルギービームの移動にともなって溶融した物質を冷却し、前記結晶核形成領域に前記物質の結晶粒を成長させる工程(c)と、前記エネルギービームをさらに前記第1の方向に移動させることにより、前記くびれ領域および前記素子結晶領域の前記物質を順に融解し、前記結晶粒を前記くびれ領域を介して前記素子形成領域で成長させる工程(d)とを包含する。
ある好ましい実施形態において、前記表面領域は前記第1の方向に向かって熱伝導率が小さくなっている。
ある好ましい実施形態において、前記工程(a)は、前記第1の主面を有する絶縁膜が設けられた前記支持基板を用意する工程(a1)と、前記絶縁膜の所定の領域に不純物を選択的に導入して前記表面領域を前記第1の主面に形成する工程(a2)とを含む。
ある好ましい実施形態において、前記工程(a2)において、前記第1の方向に沿って前記表面領域の熱伝導率が小さくなるように、前記第1の方向に濃度勾配を設けて前記不純物を前記絶縁膜に導入する。
ある好ましい実施形態において、前記絶縁膜中の前記不純物の濃度は10at%から80at%の範囲の値であり、前記範囲内で前記不純物濃度が前記第1の方向に向かって減少している。
ある好ましい実施形態において、前記工程(a2)において、前記不純物は、イオン注入法またはイオンドーピング法によって導入される。
ある好ましい実施形態において、前記不純物は、炭素、窒素、酸素、フッ素、シリコンおよびアルミニウムからなる群から選択される少なくとも一つを含む。
ある好ましい実施形態において、前記絶縁膜は、酸化シリコン化合物、窒化シリコン化合物、窒化酸化シリコン化合物、酸化アルミニウム化合物、窒化アルミニウム化合物、フッ化酸化シリコン化合物、フッ化酸化窒化シリコン化合物および酸化炭化シリコン化合物からなる群から選択される少なくとも1つを含む。
ある好ましい実施形態において、 前記表面領域における熱伝導率は、5W/m・K以下の範囲で第1の方向に沿って変化している。
ある好ましい実施形態において、前記工程(b)は、前記第1の主面上に非単結晶膜を形成する工程(b1)と、前記非単結晶膜をパターニングして、前記結晶核形成領域、前記くびれ領域、および前記素子形成領域を有する非単結晶層を形成する工程(b2)と、を含む。
ある好ましい実施形態において、前記素子形成領域および前記くびれ領域は、前記第1の主面の前記表面領域以外の領域上に位置している。
ある好ましい実施形態において、前記くびれ領域の前記第1の方向に垂直な方向の幅は、1μm以上50μm以下である。
ある好ましい実施形態において、前記素子形成領域の面積は1mm2以下である。
ある好ましい実施形態において、前記絶縁膜の厚さは、50nm以上である。
ある好ましい実施形態において、前記非単結晶層の厚さは、10nm以上200nm以下である。
ある好ましい実施形態において、前記非単結晶層を構成する物質が半導体である。
ある好ましい実施形態において、前記半導体はシリコンである。
ある好ましい実施形態において、 前記エネルギービームは、波長400nm以下のレーザビームである。
ある好ましい実施形態において、前記エネルギービームは、エネルギー密度が250mJ/cm2以上500mJ/cm2以下のパルスレーザーである。
また、本発明の半導体装置は、上記いずれかによって特定される結晶性膜の製造方法によって製造された結晶性膜からなる活性層を備えている。
ある好ましい実施形態において、前記半導体装置は薄膜トランジスタである。
また、本発明の表示装置は、マトリクス状に配置された複数の画素電極および前記画素電極にそれぞれ接続された請求項21により特定される複数の半導体装置を有するアクティブマトリクス基板と、対向電極を有し、前記対向電極が前記画素疎電極と対向するように前記アクティブマトリクス基板に対して所定の間隔を隔てて保持された対向基板と、前記アクティブマトリクス基板と対向基板との間設けられた表示媒体とを備えた。
また、本発明の表示装置は、マトリクス状に配置された複数の画素電極および前記画素電極にそれぞれ接続された請求項21により特定される複数の半導体装置を有するアクティブマトリクス基板と、対向電極を有し、前記対向電極が前記画素疎電極と対向するように前記アクティブマトリクス基板に対して所定の間隔を隔てて保持された対向基板と、前記アクティブマトリクス基板と対向基板との間設けられた表示媒体とを備えた。
本発明によれば、結晶核を生成する領域に接する絶縁膜の熱伝導率が、エネルギービームが走査する方向に向かって変化しており、非単結晶層の結晶核を生成する領域をエネルギービームによって溶融させると、溶融した部分において、走査する方向に向かって緩やかで単調に増加する温度勾配を形成することができる。このため、遅い結晶化速度で結晶成長を行うことができ、結晶核を生成する領域に大きい結晶粒の結晶核を成長させることができる。さらに、生成した結晶核を用い、優れた特性の結晶性膜を容易に形成することができる。
また、結晶核形成領域と素子形成領域との間に狭い幅のくびれ領域を設けることによって、結晶核形成領域から素子形成領域へ向って成長する結晶粒がくびれ領域において1つに選択される。このため、素子形成領域に成長する結晶性膜は単結晶構造を備える。
このようにして製造された結晶性膜を活性層として備える半導体素子は優れた特性を備え、また、特性のばらつきが少ない。したがって、優れた特性および信頼性を備えた半導体装置および表示装置を実現することができる。
(第1の実施形態)
以下、本発明による結晶性薄膜の製造方法の実施形態を説明する。本実施形態では、結晶性薄膜として、結晶性シリコン膜を例にあげて説明するが、本発明はSiGe、GaAs、GaP、InPなどの半導体からなる結晶性薄膜に適用できる。また、明細書中で用いる「非単結晶」という用語は、単結晶以外の、非晶質、微結晶または多結晶構造を有する膜や層を意味している。本発明は、これらの非単結晶構造を有する膜からより結晶性の高い膜を形成する方法を提供する。
以下、本発明による結晶性薄膜の製造方法の実施形態を説明する。本実施形態では、結晶性薄膜として、結晶性シリコン膜を例にあげて説明するが、本発明はSiGe、GaAs、GaP、InPなどの半導体からなる結晶性薄膜に適用できる。また、明細書中で用いる「非単結晶」という用語は、単結晶以外の、非晶質、微結晶または多結晶構造を有する膜や層を意味している。本発明は、これらの非単結晶構造を有する膜からより結晶性の高い膜を形成する方法を提供する。
まず、図1に示すように、基板1上に絶縁膜2を形成する。基板1には、ガラス基板、石英基板等の絶縁性表面を有する基板、あるいは、シリコンウエハ等の半導体基板を用いることができる。以下で詳細に説明する工程において、エネルギービームが基板1上に形成される非単結晶層に照射されるので、基板1はエネルギービームによる熱によって変形しないことが好ましい。
絶縁膜2には、二酸化シリコン化合物、窒化シリコン化合物、窒化酸化シリコン化合物、酸化アルミニウム、窒化アルミニウム、フッ化酸化シリコン化合物フッ化酸化窒化シリコン化合物、酸化炭化シリコン化合物などからなる膜を用いることができる。本実施形態では、TEOS(テトラエトキシシラン)ガスとO3ガスとを用いたプラズマCVD法によって、厚さ200nmの二酸化シリコンからなる絶縁膜2を形成する。形成した絶縁膜2の主面2aにおける熱伝導率は、全体にわたってほぼ均一であり、約1.4W/m・Kになっている。基板1および絶縁膜2は結晶性薄膜を形成するための支持基板41となる。
絶縁膜2の厚さは、50nm以上であることが好ましい。絶縁膜2が50nmよりも薄いと、エネルギービームが照射された際に、十分緩やかな温度勾配を形成することができないからである。絶縁膜の厚さが50nm以上であれば、以下で説明する不純物元素の濃度勾配によって、結晶性薄膜と接する表面における熱伝導率を所望のプロファイルに調節することが可能となり、これにより、エネルギービームが照射された場合の照射領域の温度勾配を緩やかにして結晶化速度を小さくし、結晶粒が大きい結晶性層を得ることができる。
次に、図2に示すように、レジスト塗布、露光および現像を含むフォトリソグラフ工程を絶縁膜2に施し、窓4wを有するレジストパターン4を絶縁膜2上に形成する。そしてレジストパターン4を用いて、絶縁膜2に不純物3を選択的に導入し、窓4wの開口に対応する表面領域5aを有し、不純物3を含む所定の領域5を絶縁膜2中に形成する。不純物元素には、窒素、炭素、酸素、フッ素、シリコン、アルミニウムなど、絶縁膜2よりも熱伝導率の大きくなる元素を用いることができる。これらの元素は2つ以上用いてもよく、単体元素を用いてもよいし、これらの元素を含む化合物であってもよい。また、不純物3の導入にはイオンドーピング法またはイオン注入法などを用いることができる。
不純物3は、絶縁膜2の表面領域5aにおける熱伝導率が矢印で示す第1の方向Aに沿った位置に応じて、変化するように領域5に導入される。具体的には、第1の方向Aに向かって表面領域5aの熱伝導率が小さくなるように、導入する不純物3の量が第1の方向に沿う位置に応じて調整されている。図3(a)は、領域5の表面領域5aからの所定の深さにおける第1の方向Aに沿った不純物濃度の分布を示している。図3(a)において、d1およびd2は第1の方向Aにおける表面領域5aの両端の位置を示している。絶縁膜2中の不純物濃度が10at%から80at%の範囲の値となるように不純物3が絶縁膜2に導入される。また、第1の方向Aに向かって、絶縁膜2中の不純物濃度が上記範囲内で減少する濃度勾配を絶縁膜2が有するよう、第1の方向に沿って導入する不純物の量が調整される。たとえば図3(a)に示すように、位置d1では80at%の不純物濃度となり、第1の方向に向かって不純物濃度が減少し、位置d2では40at%の不純物濃度となるように不純物3が絶縁膜2に導入される。
不純物元素を絶縁膜2に導入することによって、熱伝導率は不純物元素を含まない場合に比べて増大する。熱伝導率は、不純物濃度が高いほど大きくなるため、図3(a)に示す分布で不純物元素を導入した場合、図3(b)に示すように、第1の方向に向かって熱伝導率は単調に減少する。
表面領域5aにおける熱伝導率は、5W/m・K以下となるよう、領域5に注入する不純物の量を調整することが好ましい。熱伝導率が5W/m・Kよりも大きくなると、エネルギービームによって与えられた熱が直ちに基板に拡散し、溶融状態をとる時間が短くなるため、大きな結晶粒が成長しにくい。
不純物元素の導入後、レジストパターン4を除去する。これにより、第1の方向に沿った位置に応じて熱伝導度が変化しており、特に第1の方向に向かって熱伝導率が単調に減少した表面領域5aを含む主面2aを備えた支持基板41が得られる。
次に、図4に示すように、絶縁膜2上の全面に非単結晶膜6を形成する。非単結晶膜の厚さは10nm以上200nm以下の範囲にあることが好ましい。非単結晶膜の膜厚が10nm以上200nm以下の範囲であれば、以下の工程において照射するエネルギービームによって非単結晶膜を安定して溶融させることができ、非単結晶膜の溶融した領域に緩やかな温度勾配を形成させることができる。非単結晶膜6が10nmよりも薄い場合、射するエネルギービームが非単結晶膜6に充分吸収されず、非単結晶膜6を溶融させることが困難となる。また、非単結晶膜6が200nmよりも厚いと、非単結晶膜6を溶融させるために、過大なエネルギーを有するビームを用いることが必要となる。このため、非単結晶膜6を安定して溶融させることができず、溶融領域に緩やかな温度勾配を形成させることが困難になる。
非単結晶膜6には、上述した半導体等の種々の物質からなり、非晶質、微結晶あるいは多結晶構造を備えた薄膜を用いることができる。本実施形態では、Si2H6ガスを用いた減圧CVD法によって、50nmの厚さを有する非晶シリコン膜を形成し、非単結晶膜6として用いる。
次に、レジスト塗布、露光および現像を含むフォトリソグラフ工程を非単結晶膜6に施し、レジストパターンを形成する。レジストパターンをマスクとして、非単結晶膜6をエッチングすることにより、図5に示すように、パターニングされた非単結晶層7が絶縁膜2の主面2a上に形成される。非単結晶層7は、第1の方向Aに向かって伸びており、第1の方向Aを横切るようにくびれて細くなったくびれ領域9と、くびれ領域9によって分断された結晶核形成領域8と素子形成領域10とを含んでいる。結晶核形成領域8、くびれ領域9および素子形成領域10はこの順で第1の方向に向かって配列されている。結晶核形成領域8は、主面2aの表面領域5aと重なるように形成されており、表面領域5a内に結晶核形成領域8が位置していることが好ましい。
結晶核形成領域8はエネルギービームによって最初に溶融され、素子形成領域において結晶を成長させるための結晶核を生成する。
くびれ領域9は、結晶核形成領域8で生成した複数の結晶核から素子形成領域10へ延びる結晶核を1つ選択し、素子形成領域10で成長する結晶に結晶面を提供する。このため、くびれ領域9のサイズは、第1の方向に直行する第2の方向Bに1μm〜50μmであることが好ましい。くびれ領域9の幅となる第2の方向Bのサイズが1μmより小さいと、結晶核形成領域8で生成した結晶核が成長し、素子形成領域10へ達することが困難となる。また、50μmより大きいと、複数の結晶がくびれ領域9において成長する可能性があり、素子形成領域10内に単一の結晶を成長させることが難しくなる。
素子形成領域10は本発明により作製する結晶性薄膜となる領域である。素子形成領域10の面積が1mm2よりも大きいと素子形成領域10の結晶化が急激に進行しなくなり、また、単一の結晶を成長させることが難しくなる。したがって、素子形成領域10の面積は1mm2以下であることが好ましい。
次に、図5に示すように、非単結晶層7に対して、エネルギービーム11を第1の方向Aに走査し、非単結晶層7を溶融および固化させて結晶化する。エネルギービーム11としては、パルス状エキシマレーザ光や、他のパルス状レーザ光、パルス光、パルス状荷電粒子ビームなどを用いることができる。また、一度の走査によって素子形成領域10の全体が走査できるよう、エネルギービーム11の第2の方向Bの長さは素子形成領域10の第2の方向Bの長さよりも大きいほうが好ましい。
エネルギービーム11のエネルギー密度は250mJ/cm2以上500mJ/cm2以下であることが好ましい。この範囲のエネルギービーム11を用いることにより、安定して非単結晶層7を溶融および固化させることができる。エネルギー密度が250mJ/cm2より小さい場合、非単結晶層7を十分に溶融できない可能性がある。また、エネルギー密度が500mJ/cm2より大きい場合、エネルギーが大きすぎるため、非単結晶層7の一部が飛散する可能性がある。
本実施形態では、第2の方向に2μmの長さを有し、400mJ/cm2のエネルギー密度を有するエキシマレーザ光を用いる。また、第1の方向Aに1μm移動する毎にオンオフを繰り返すように照射する。
レーザビーム11を結晶核形成領域8の端部d1の位置から第1の方向に向かって走査し、非単結晶層7に照射すると、非単結晶層7のみにエネルギーが与えられて、非単結晶層7のレーザビームが照射された領域は溶融する。結晶核形成領域8が接している絶縁膜2の表面領域5aでは上述したように、第1の方向に向かって熱伝導率が単調に減少している。このため、非単結晶層7の溶融した領域は、レーザビームの移動により溶融した領域が移動しても、つねに、素子形成領域10に近い側ほど熱伝導率が小さい物質と接触することになる。その結果、溶融した領域において、素子形成領域10に近い側ほど熱拡散が小さく、素子形成領域10から遠い側ほど熱拡散が大きくなる。図6(a)は、非単結晶層7の溶融した領域の第1の方向における温度分布を示している。図に示すように、第1の方向に向かって熱拡散が小さくなるため、溶融した領域は高温に保たれる。つまり、第1の方向Aであるエネルギービーム11の走査方向において、先端部分では溶融した領域の温度が高く、終端部分では低くなっている。また、溶融した領域の両端における温度差は、比較的小さく、緩やかな温度勾配が生じている。
エネルギービーム11の移動にともなって溶融した領域も移動するが、溶融した物質は緩やかな温度勾配により、広い領域で溶融状態を保つ。このため、結晶が成長する領域を広げることができ、結晶核形成領域8において、大粒径の結晶核が成長する。また、溶融した領域が広がるため、エネルギービームのショット数を低減することができる。
図6(b)は、絶縁膜2に不純物元素を導入しないことを除いて同様の方法により、非単結晶層7にレーザビーム11を照射した場合の非単結晶層7の溶融した領域の第1の方向における温度分布を示している。図から明らかなように、溶融した領域に接している絶縁膜の表面は均一な熱伝導率を備えているため、ビームの両端における熱の散逸が顕著となり、溶融した領域の両端において温度が低く、中央部分において、温度が高くなっている。また、中央部と両端部との温度差が大きく、温度勾配が急激になっている。このため、溶融した領域の両端から急激に結晶が析出し始め、結晶は溶融した領域の中央に向かって成長する。したがって、形成する結晶の粒径は小さくなり、また、多くの結晶が析出するため、大きな結晶に成長しにくい。
レーザビーム11の走査をさらに進め、レーザビーム11がくびれ領域9に達すると、結晶核形成領域8内で形成された大粒径の結晶粒のうち、くびれ領域9に最も速く到達した1つの結晶粒がくびれ領域9を占有し、くびれ領域9において成長する。そして、非晶質シリコン膜7のくびれ領域9へのレーザビーム照射に引き続いて、レーザビーム11が素子形成領域10に達すると、くびれ領域9を占有した結晶粒がさらに成長を続ける。このため、素子形成領域10の非単結晶層7は、くびれ領域9を占有した結晶粒で構成される単結晶あるいは、非単結晶層7よりも大きな粒径からなる結晶性層となる。
このようにして形成された結晶性層は、単結晶構造あるいは大粒径の多結晶構造を備えている。本実施形態のように非単結晶層7を半導体で構成する場合には、薄膜トランジスタ等の半導体素子の活性層として使用することにより、優れた半導体特性を発揮する。このため、液晶表示装置のドライバー、半導体メモリー、半導体論理回路等の半導体装置に好適に使用することができる。
このように、本実施形態によれば、結晶核を生成する領域に接する絶縁膜の熱伝導率をエネルギービームを走査する方向に変化させ、溶融した領域を広く、かつ、領域内の温度勾配を緩やかにすることができるため、低い結晶か速度で結晶核を成長させることができ、結晶粒の大きな結晶核が生成する。このため、生成した結晶核から優れた特性の結晶性膜を成長させることが可能となる。
なお、本実施形態ではエネルギービーム11によって1つの結晶核形成領域8から結晶核を成長させたが、図5に示す構造を第2の方向Bに複数配置するとともに、エネルギービーム11の第2の方向Bの長さを大きくし、複数の素子形成領域10を同時に照射するようにしてもよい。これにより一度に多くの結晶性層からなる素子形成領域10を作製することができる。
(第2の実施形態)
以下、第1の実施形態で作製した結晶性層が用いられた薄膜トランジスタ(以下TFTと略す)の実施形態を説明する。
以下、第1の実施形態で作製した結晶性層が用いられた薄膜トランジスタ(以下TFTと略す)の実施形態を説明する。
図7は、図8に示すアクティブマトリクス基板31に用いられるTFT33の断面構造を模式的に示している。TFT33は、絶縁膜2を有する基板1上に形成された活性層12を備えている。基板1および絶縁膜2はそれぞれガラスおよびSiO2からなる。活性層12は、第1の実施形態により作製された結晶性シリコン層をパターニングしたものである。
活性層12は、チャネル領域12aおよびチャネル領域12aを挟むように位置するソース領域12bおよびドレイン領域12cを含む。チャネル領域12a上には、ゲート絶縁膜13を介してゲート電極14が設けられており、ゲート絶縁膜13およびゲート電極14を覆うように絶縁膜15が設けられている。ゲート絶縁膜13および絶縁膜15には、ソース領域12bおよびドレイン領域12cに達するようにコンタクトホールが設けられている。ソース電極16bおよびドレイン電極16cは、コンタクトホールを介してソース領域12bおよびドレイン領域12cにそれぞれ接続されている。
絶縁膜15と、ソース電極16bおよびドレイン電極16cとを覆うように、絶縁膜17が設けられ、絶縁膜17には、ソース電極16bおよびドレイン電極16cの一部が露出するようにスルーホール18がそれぞれ形成されている。
このようなTFT33の活性層12は、電子移動度が大きく、結晶成長のための不純物を含まない。このため、ON電流が大きく、OFF電流の小さいTFT33が実現する。このTFT33は、これらの特徴を生かし、液晶表示装置の画素電極を駆動するトランジスタや、走査線および信号線を駆動するための駆動回路を構成するトランジスタとして好適に用いられる。また、半導体メモリーや半導体論理回路等の半導体装置としても好適に使用することができる。半導体メモリーや半導体論理回路等の半導体装置として使用される場合には、基板上に、抵抗、キャパシタ等の他の受動素子も設けられる。
(第3の実施形態)
以下、第2の実施形態のTFTを用いたアクティブマトリクス基板および液晶表示装置の実施形態を説明する。
以下、第2の実施形態のTFTを用いたアクティブマトリクス基板および液晶表示装置の実施形態を説明する。
図8は、本実施形態によるアクティブマトリクス基板31の断面構造を模式的に示している。アクティブマトリクス基板31はマトリクス状に配列された画素を含み、図8は1つの画素の主要部のみを示している。アクティブマトリクス基板31は、ガラスからなる基板1と、SiO2からなる絶縁膜2を介して基板1上に形成されたTFT33とを備える。TFT33は第2の実施形態で説明したTFTと同じ構造を備えている。TFT33の絶縁膜17上には、スルーホール18を介してドレイン電極16cと接続された画素電極19が形成されている。絶縁膜17および画素電極19を覆うように保護膜20が設けられている。また、保護膜20を覆うように配向膜21が設けられている。アクティブマトリクス基板31がカラー表示装置に用いられる場合には、TFT33は一画素あたり、たとえば3つのTFT33を含み、図8に示す構造が所定の間隔でマトリクス状に形成される。
図7に示すアクティブマトリクス基板31は、次のようにして製造される。まず、第1の実施形態で説明した方法により、基板1の絶縁膜2上に結晶性シリコン膜を形成する。第1の実施形態で説明したように、素子形成領域10の面積は1mm2以下であることが好ましいので、画素ピッチにも依存するが、1つの素子形成領域10から作製できるTFT33は、数個程度となる。このため、結晶性シリコン膜を形成するための素子形成領域10は一枚の基板1上に複数設けられる。この結晶性シリコン膜を、CF4ガスとO2ガスとを用いたRIE法によって、パターニングし、各画素電極19に対応するTFT33の活性層12をそれぞれ形成する。
その後、通常のTFTの製造工程と同様に、TEOSガスとO3ガスとを用いたプラズマCVD法によって、SiO2からなるゲート絶縁膜13を、活性層12および絶縁膜2を覆うように形成する。スパッタリング法によって、WSi2/多結晶Si膜を形成した後、CF4ガスとO2ガスとを用いたRIE法によってパターニングすることによって、活性層12のチャネル領域12a上にゲート電極14をそれぞれ形成する。
次いで、ゲート電極14をマスクとして、ソース領域12bおよびドレイン領域12cにイオンドーピング法によってP(リン)およびB(ホウ素)を注入する。その後、TEOSガスとO3ガスとを用いたプラズマCVD法によってSiO2からなる絶縁膜15を、ゲート電極14およびゲート絶縁膜13を覆うように形成する。形成した絶縁膜15に、CF4ガスとCHF3ガスとを用いたRIE法によるエッチングを施し、活性層12のソース領域12bおよびドレイン領域12cが露出するように、コンタクトホールをそれぞれ形成する。
次に、スパッタリング法によって、絶縁膜15上および各コンタクトホール内にAl膜を形成し、BCl3ガスとCl2ガスとを用いたRIE法によってAl膜をパターニングすることによって、ソース電極16bおよびドレイン電極16cを形成する。SiH4ガスとNH3ガスとN2ガスとを用いたプラズマCVD法によって、SiNからなる絶縁性の保護膜17を、絶縁膜15、ソース電極16bおよびドレイン電極16cを覆うように形成する。その後、CF4ガスとCHF3ガスとを用いたRIE法によって保護膜17のエッチングを行い、配線16の一部が露出するように開口する。これにより、TFT33が形成される。
その後、TEOSガスとO3ガスとを用いたプラズマCVD法によって、SiO2からなる絶縁層17を形成し、CF4ガスとCHF3ガスとを用いたRIE法によってエッチングすることにより、絶縁層17にスルーホール18を形成する。
スパッタリング法によって、絶縁層17およびスルーホール18内にITO膜を形成し、HClとFeCl3とを用いてパターニングすることにより、スルーホール18を介してドレイン電極16cに接続された画素電極19を形成する。その後、SiH4ガスとNH3ガスとN2ガスとを用いたプラズマCVD法によって、SiNからなる絶縁性の保護膜20を、絶縁層17および各画素電極19を覆うように形成する。保護膜20の上にポリイミドからなる配向膜21をオフセット印刷法によって形成し、ラビング処理を行う。これにより、図8に示すアクティブマトリクス基板31が形成される。
図9は、液晶表示装置を構成する対向基板32の断面構造を示している。対向基板32は、絶縁性基板であるガラス基板22上に、カラーフィルター23、対向電極24、保護膜25および配向膜26が設けられている。
対向基板32はたとえば、以下の方法によって製造される。まず、絶縁性基板22に、赤、緑、青の各色の感光性樹脂薄膜が設けられたフィルムを熱圧着により転写する。転写されたフィルムをフォトリソグラフィー工程によってパターニングし、さらに、赤、緑および青の各着色部の間のスペースにブラックマトリクス部を同様にして形成することによって、カラーフィルター23を形成する。その後、カラーフィルター23の上に、スパッタリング法によってITO膜からなる対向電極24を形成し、対向電極24上に、ポリイミドからなる配向膜26をオフセット印刷法によって形成して、ラビング処理を行う。これにより、図8に示す対向基板32が完成する。
このようにして作製されたアクティブマトリクス基板31と対向基板32とを、画素電極19および対向電極24が向かい合うよう、所定の間隔を開けて対向配置して、相互に対向する周縁部同士を、シール樹脂で貼り合わせる。この場合、アクティブマトリクス基板31および対向基板32間に一定のスペースが形成されるように、真球状の微細なシリカを均一に散布しておく。このような状態で、アクティブマトリクス基板31および対向基板32の間に液晶を注入して液晶層を形成した後に、アクティブマトリクス基板31のガラス基板1および対向基板32のガラス基板22に、偏光板をそれぞれ貼り付け、さらには、アクティブマトリクス基板31の周辺部にドライバーIC等を実装することによって、液晶表示装置が製造される。
このようにして製造された液晶表示装置は、各画素電極19にそれぞれ接続されたTFTの活性層12が、大きな結晶粒の結晶性半導体薄膜によって構成されている。このため、各TFT33は良好なトランジスタ特性を備え、しかも、各TFT33の特性のばらつきも小さくなっている。その結果、表示領域の全体にわたって良好な表示特性を示す液晶表示装置が得られる。
本発明は、単結晶あるいは大きな粒径を有する多結晶構造を備える半導体薄膜、絶縁膜、金属膜などの製造に好適に採用することができる。また、本発明を用いて作製された半導体薄膜はTFTなど種々の半導体素子に適用可能であり、さらにこれらの半導体素子を用いて、表示装置などの半導体素を複数備える種々の装置に利用することができる。
1 基板
2 絶縁膜
3 不純物
4 レジストパターン
5 領域
6 非晶質膜
7 非晶質層
8 結晶核形成領域
9 くびれ領域
10 素子形成領域
11 レーザビーム
12 活性層
13 ゲート絶縁膜
14 ゲート電極
15 絶縁層
16b ソース電極
16c ドレイン電極
17 絶縁層
18 スルーホール
19 画素電極
20 保護膜
21 配向膜
22 ガラス基板
23 カラーフィルター
24 対向電極
25 保護膜
26 配向膜
31 アクティブマトリクス
32 対向基板
33 薄膜トランジスタ
2 絶縁膜
3 不純物
4 レジストパターン
5 領域
6 非晶質膜
7 非晶質層
8 結晶核形成領域
9 くびれ領域
10 素子形成領域
11 レーザビーム
12 活性層
13 ゲート絶縁膜
14 ゲート電極
15 絶縁層
16b ソース電極
16c ドレイン電極
17 絶縁層
18 スルーホール
19 画素電極
20 保護膜
21 配向膜
22 ガラス基板
23 カラーフィルター
24 対向電極
25 保護膜
26 配向膜
31 アクティブマトリクス
32 対向基板
33 薄膜トランジスタ
Claims (22)
- 第1の方向に沿った位置に応じて熱伝導率が変化している表面領域を含む主面を備えた支持基板を用意する工程(a)と、
前記第1の方向に伸びており、前記第1の方向を横切るように狭くなったくびれ領域と、前記くびれ領域によって分断された結晶核形成領域および素子形成領域とを含む非単結晶層を前記支持基板の主面上に形成する工程であって、前記表面領域が前記結晶核形成領域と重なり、前記結晶核形成領域、前記くびれ領域および前記素子形成領域をこの順で第1の方向に向かって配列させる工程(b)と、
エネルギービームを前記結晶核形成領域に照射して前記非単結晶層を構成する物質を融解させ、前記エネルギービームを前記第1の方向に移動させることにより、前記エネルギービームの移動にともなって溶融した物質を冷却し、前記結晶核形成領域に前記物質の結晶粒を成長させる工程(c)と、
前記エネルギービームをさらに前記第1の方向に移動させることにより、前記くびれ領域および前記素子結晶領域の前記物質を順に融解し、前記結晶粒を前記くびれ領域を介して前記素子形成領域で成長させる工程(d)と、
を包含する結晶性膜の製造方法。 - 前記表面領域は前記第1の方向に向かって熱伝導率が小さくなっている請求項1に記載の結晶性膜の製造方法。
- 前記工程(a)は、
前記第1の主面を有する絶縁膜が設けられた前記支持基板を用意する工程(a1)と、
前記絶縁膜の所定の領域に不純物を選択的に導入して前記表面領域を前記第1の主面に形成する工程(a2)と、
を含む請求項1に記載の結晶性膜の製造方法。 - 前記工程(a2)において、前記第1の方向に沿って前記表面領域の熱伝導率が小さくなるように、前記第1の方向に濃度勾配を設けて前記不純物を前記絶縁膜に導入する請求項3に記載の結晶性膜の製造方法。
- 前記絶縁膜中の前記不純物の濃度は10at%から80at%の範囲の値であり、前記範囲内で前記不純物濃度が前記第1の方向に向かって減少している請求項4に記載の結晶性膜の製造方法。
- 前記工程(a2)において、前記不純物は、イオン注入法またはイオンドーピング法によって導入される請求項3から5のいずれかに記載の結晶性膜の製造方法。
- 前記不純物は、炭素、窒素、酸素、フッ素、シリコンおよびアルミニウムからなる群から選択される少なくとも一つを含む請求項3から6のいずれかに記載の結晶性膜の製造方法。
- 前記絶縁膜は、酸化シリコン化合物、窒化シリコン化合物、窒化酸化シリコン化合物、酸化アルミニウム化合物、窒化アルミニウム化合物、フッ化酸化シリコン化合物、フッ化酸化窒化シリコン化合物および酸化炭化シリコン化合物からなる群から選択される少なくとも1つを含む請求項3から7のいずれかに記載の結晶性膜の製造方法。
- 前記表面領域における熱伝導率は、5W/m・K以下の範囲で第1の方向に沿って変化している請求項1から8のいずれかに記載の結晶性膜の製造方法。
- 前記工程(b)は、
前記第1の主面上に非単結晶膜を形成する工程(b1)と、
前記非単結晶膜をパターニングして、前記結晶核形成領域、前記くびれ領域、および前記素子形成領域を有する非単結晶層を形成する工程(b2)と、
を含む請求項1に記載の結晶性膜の製造方法。 - 前記素子形成領域および前記くびれ領域は、前記第1の主面の前記表面領域以外の領域上に位置している請求項1から10のいずれかに記載の結晶性膜の製造方法。
- 前記くびれ領域の前記第1の方向に垂直な方向の幅は、1μm以上50μm以下である請求項1から11のいずれかに記載の結晶性膜の製造方法。
- 前記素子形成領域の面積は1mm2以下である請求項1から12のいずれかに記載の結晶性膜の製造方法。
- 前記絶縁膜の厚さは、50nm以上である請求項1から13のいずれかに記載の結晶性膜の製造方法。
- 前記非単結晶層の厚さは、10nm以上200nm以下である請求項1から14のいずれかに記載の結晶性膜の製造方法。
- 前記非単結晶層を構成する物質が半導体である請求項1から15のいずれかに記載の結晶性膜の製造方法。
- 前記半導体はシリコンである請求項16に記載の結晶性膜の製造方法。
- 前記エネルギービームは、波長400nm以下のレーザビームである請求項1から17のいずれかに記載の結晶性膜の製造方法。
- 前記エネルギービームは、エネルギー密度が250mJ/cm2以上500mJ/cm2以下のパルスレーザーである請求項18に記載の結晶性膜の製造方法。
- 請求項16により特定される結晶性膜の製造方法によって製造された結晶性膜からなる活性層を備えた半導体装置。
- 前記半導体装置は薄膜トランジスタである請求項20に記載の半導体装置。
- マトリクス状に配置された複数の画素電極および前記画素電極にそれぞれ接続された請求項21により特定される複数の半導体装置を有するアクティブマトリクス基板と、
対向電極を有し、前記対向電極が前記画素疎電極と対向するように前記アクティブマトリクス基板に対して所定の間隔を隔てて保持された対向基板と、
前記アクティブマトリクス基板と対向基板との間設けられた表示媒体と、
を備えた表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003414613A JP2005175257A (ja) | 2003-12-12 | 2003-12-12 | 結晶性膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003414613A JP2005175257A (ja) | 2003-12-12 | 2003-12-12 | 結晶性膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005175257A true JP2005175257A (ja) | 2005-06-30 |
Family
ID=34734350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003414613A Pending JP2005175257A (ja) | 2003-12-12 | 2003-12-12 | 結晶性膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005175257A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008040478A (ja) * | 2006-08-09 | 2008-02-21 | Samsung Sdi Co Ltd | 有機発光表示装置 |
-
2003
- 2003-12-12 JP JP2003414613A patent/JP2005175257A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008040478A (ja) * | 2006-08-09 | 2008-02-21 | Samsung Sdi Co Ltd | 有機発光表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
KR100276353B1 (ko) | 다결정 반도체박막의 제조방법 및 제조장치 | |
US8207050B2 (en) | Laser mask and crystallization method using the same | |
US7759051B2 (en) | Laser mask and method of crystallization using the same | |
KR100998777B1 (ko) | 액티브 매트릭스 기판의 제조 방법 및 이것을 이용한 화상표시 장치 | |
KR100510934B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US20040192013A1 (en) | Method for fabricating single crystal silicon film | |
US20050059222A1 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
JP2003124230A (ja) | 薄膜トランジスタ装置、その製造方法及びこの装置を用いた画像表示装置 | |
KR100918337B1 (ko) | 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치 | |
US7033915B2 (en) | Method for crystallizing amorphous silicon film | |
KR20050100805A (ko) | 레이저 마스크 및 이를 이용한 결정화방법 | |
US9012309B2 (en) | Collections of laterally crystallized semiconductor islands for use in thin film transistors | |
JP4165305B2 (ja) | 結晶質半導体材料の製造方法および半導体装置の製造方法 | |
JP4571486B2 (ja) | 結晶化装備及びこれを用いた結晶化方法 | |
JP2005175257A (ja) | 結晶性膜の製造方法 | |
JP2003017702A (ja) | 平面表示装置とその製造方法 | |
JP2003100628A (ja) | 半導体膜の形成方法及びその形成方法を用いて製造された半導体装置並びにディスプレイ装置 | |
KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
JP2005045036A (ja) | 結晶性膜の製造方法、結晶性膜、半導体薄膜、半導体装置および表示装置 | |
JP4428685B2 (ja) | 半導体膜の形成方法 | |
JP2002118061A (ja) | 結晶性半導体膜の形成方法および半導体装置並びにディスプレイ装置 | |
JP2004311488A (ja) | 結晶質半導体薄膜の製造方法及びその方法により製造された結晶質半導体薄膜、並びに、その結晶質半導体薄膜を備えた半導体装置及びディスプレイ装置 | |
JP2007251007A (ja) | 結晶質半導体膜およびその製造方法 | |
JP2007042980A (ja) | 結晶質半導体膜およびその製造方法 |