JP2004328554A - Video signal clamp circuit - Google Patents
Video signal clamp circuit Download PDFInfo
- Publication number
- JP2004328554A JP2004328554A JP2003123030A JP2003123030A JP2004328554A JP 2004328554 A JP2004328554 A JP 2004328554A JP 2003123030 A JP2003123030 A JP 2003123030A JP 2003123030 A JP2003123030 A JP 2003123030A JP 2004328554 A JP2004328554 A JP 2004328554A
- Authority
- JP
- Japan
- Prior art keywords
- value
- gain
- video signal
- output
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Picture Signal Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明はCCD、MOSセンサ等の固体撮像素子から出力されるアナログ映像信号をデジタル変換して出力映像信号を発生する回路で使用されるクランプ回路に関する。
【0002】
【従来の技術】
固体撮像素子からの映像信号を取り扱う機器では、黒レベルを固定させる映像信号クランプ回路(OBクランプ回路と呼ばれている)が用いられている。通常、黒レベルの基準として、固体撮像素子の撮像面上に設けられた遮光部(オプチカルブラック、以下、OBと称す)を用いて、映像信号の黒レベルを固定している。
【0003】
(特許文献1)には、状況に応じて時定数を制御可能なクランプ回路が提案されている。その構成を図3に示す。
図3の構成において、撮像素子(図示せず)からの入力アナログ映像信号は、アナログ映像入力101を介して差動増幅器102に入力されて増幅される。差動増幅器102の出力信号は可変ゲインアンプ103を介して差動増幅器104に入力される。可変ゲインアンプ103は外部から入力される制御信号に応じてゲインを可変することができる。
【0004】
差動増幅器104の出力は、A/D変換器105を介して出力デジタル映像信号にデジタル変換されてデジタル映像出力106を介してデジタル映像信号処理部(図示せず)へ出力される。
【0005】
また、A/D変換器105の出力は、減算器107において基準値入力端子108から入力される基準値が減算され、本来クランプしたい基準値との誤差が出力される。
【0006】
減算器107の出力は平均回路110へ供給され、基準レベルとの誤差を数画素分平均した値が出力される。このとき、入力109からの制御信号により映像信号のOB部と無信号部の基準値からの誤差平均が出力される。
【0007】
平均回路110の出力は、クリップ回路111によりクリップがかけられ、クリップ回路110の出力は垂直積分回路112により、複数の水平走査線期間で平均化した誤差レベルを加算器113へ入力し、現在の帰還直流レベルであるD型フリップフリップ114の出力を加算し、次の帰還直流レベルとなる。そして、次の水平走査線期間のクロックHCLK2により新たな帰還直流レベルとしてD/A変換器115によりアナログ変換されてアナログ信号レベルとなり、前記差動増幅器104へ入力される。すなわち、差動増幅器104にはOB部のレベルを基準値と比較してフィードバックがかかる。
【0008】
また、前記クリップ回路111の出力は、乗算器116によりゲインkを乗算されたあと、加算器117を経て、1フィールド遅延回路118へ入力される。この1フィールド遅延回路118の出力が加算器117へ入力され、現在の帰還直流レベルと加算され、D/A変換器119によりアナログ信号レベルへ変換されて、前記差動増幅器102に入力される。すなわち、差動増幅器102には無信号部のレベルを基準値と比較してフィードバックがかかる。
【0009】
【特許文献1】
特開2000−224440号公報
【0010】
【発明が解決しようとする課題】
一般的に、暗い場所を撮像したり、明るい場所を撮像する場合には、映像信号回路に直列に介装されている可変ゲインアンプのゲインを変更して、映像信号の利得を制御する。
【0011】
この場合、利得を変化させる際には、映像信号の直流電流成分が必ず変動するため、前記可変ゲインアンプの後段において、A/D変換器によってこれをデジタル変換して出力映像信号を得るためには、A/D変換器のデジタル変換の有効範囲に可変ゲインアンプの出力信号を納めることが必要である。
【0012】
特開2000−224440号公報の回路構成では、可変ゲインアンプ103の利得の変動が小さい場合にはOBレベルと基準レベルの差が小さく、OBレベルを安定させることができる。
【0013】
しかし、今日、携帯電話等にカメラが搭載されることが増え、暗い場所を手軽に撮像したいという要望が出てきている。この場合には可変ゲインアンプ103の利得をこれまで以上に大きくする必要性がある。
【0014】
一般的に、可変ゲインアンプの利得を大きくすると、可変ゲインアンプの出力DC成分の変動が大きくなり、A/D変換器のデジタル変換の有効範囲を超えてしまう場合が起こりうる。
【0015】
図4(b)は前記可変ゲインアンプの出力のアナログ映像信号がA/D変換器のデジタル変換の有効範囲に収まっている場合の正常な出力映像の例を示している。この場合は、参考に記載した出力画像のように、正常な画像が得られる。
【0016】
これに対して、前記可変ゲインアンプの出力のアナログ映像信号が前記A/D変換器のデジタル変換の有効範囲に対して図4(a)に示すように、高いレベルに外れた場合は、出力映像が白浮きを起こし、反対に図4(c)に示すように低いレベルに外れた場合は出力映像が黒沈みを起こし、図4(a)(c)のいずれの場合も映像として成立しない。
【0017】
特開2000−224440号公報の構成では、OBレベルが基準値に対して大きく外れた場合にはクリップ回路111のクリップ値を大きくすることで収束速度は早くできるが、フィードバック方式を採用しているため、少なくとも2回以上のフィードバックが必要である。これを図5に基づいて具体的に説明する。
【0018】
図5は、OBレベルが基準値に対して高いレベルに映像が外れて白浮きを起こした場合の補正の様子を示している。
この場合には、図5(a)に示すように、一度、白浮きを起こした映像が現れ、次に目標値に近づけるよう図5(b)に示すように補正をかける。しかし、前記の補正ではまだ目標値より外れているので、図5(c)に示すようにさらに補正をかけて目標値に到達して正常画像が得られる。
【0019】
すなわち、大きな利得を可変ゲインアンプ103に設定した場合、A/D変換器105の有効範囲をこえて、画像の黒沈み、および、白浮きが発生し、映像が成立しない場合が存在し、直ちに正常画像が得られない問題がある。
【0020】
そこで本発明は、可変ゲインアンプ103に設定する利得値にかかわらず、安定した画像を迅速に出力でき、かつ、回路規模が従来よりも小さな映像信号クランプ回路を提供することを目的とする。
【0021】
【課題を解決するための手段】
本発明の映像信号クランプ回路は、可変ゲインアンプに設定する利得値を監視しながら黒レベル補正値をそれに連動して制御するように構成したことを特徴とする。
【0022】
本発明の映像信号クランプ回路は、入力されたアナログ映像信号を増幅して出力するとともにそのゲインを外部入力端からのゲイン設定値により制御可能な差動増幅器と、前記差動増幅器の出力をデジタルに変換するA/D変換器と、前記外部入力端からのゲイン設定値に応じた補正値を前記差動増幅器に黒レベル補正値として出力する補正値出力手段とを設け、前記A/D変換器の出力側からデジタル映像信号を出力することを特徴とする。
【0023】
この構成によると、ゲイン値を設定すると同時に、そのゲイン値に応じたD/A変換器の設定値を補正値出力手段が設定するので、前記差動増幅器に設定するゲイン値によらず、前記差動増幅器の出力をA/D変換器の有効範囲内に収めることができ、安定した画像が迅速に得られる。
【0024】
具体的には、補正値出力手段を、前記差動増幅器のゲインを設定するゲイン設定値を計算式に代入して前記ゲイン設定値と一定の関係にあるアナログデータを出力する演算器と、前記演算器の出力するアナログデータをデジタル変換して前記差動増幅器に黒レベル補正値として出力するD/A変換器とで構成した場合には、前記差動増幅器から出力された信号のOBレベルが基準値からはずれないような、D/A変換器からの出力DCを発生する設定値を計算できる計算式を用いる。
【0025】
また、入力されたアナログ映像信号を増幅して出力するとともにそのゲインを外部入力端からのゲイン設定値により制御可能な差動増幅器と、前記差動増幅器の出力をデジタルに変換するA/D変換器と、前記A/D変換器の出力のOB部のレベルを平均化しOB平均値を出力する平均回路と、前記平均回路からのOB平均値と外部から入力されたOB基準値の差分値を出力する減算器と、前記差分値と前記外部入力端からのゲイン設定値に応じた補正値を前記差動増幅器に黒レベル補正値として出力する補正値出力手段とを設け、前記A/D変換器の出力側からデジタル映像信号を出力することを特徴とする。
【0026】
この構成によると、撮像素子の製造ばらつき、およびシステム動作中の温度変化による前記差動増幅器からの出力の変動を吸収することができ、より安定した画像を出力できる。また、撮像素子のばらつきを吸収できることにより、この映像信号クランプ回路を使用した製品の特性保証範囲を広げられ、歩留まり率の向上を期待できる。
【0027】
具体的には、補正値出力手段を、前記差動増幅器のゲインを設定するゲイン設定値と前記減算器の出力する差分値とを計算式に代入して前記ゲイン設定値と一定の関係にあるアナログデータを出力する演算器と、前記演算器の出力するアナログデータをデジタル変換して前記差動増幅器に黒レベル補正値として出力するD/A変換器とで構成する。
【0028】
【発明の実施の形態】
以下、発明の各実施の形態を図1と図2に基づいて説明する。
(実施の形態1)
図1は本発明の(実施の形態1)の映像信号クランプ回路を示す。
【0029】
図1の構成において、1は映像信号入力端子、2は可変ゲイン差動増幅器、3はA/D変換器、4はデジタル映像出力端子、5は外部入力端、6は演算器、7はD/A変換器である。この実施の形態では演算器6とD/A変換器7とで補正値出力手段8が構成されている。
【0030】
映像信号入力端子1から入力された入力アナログ映像信号11は、映像信号を含む有効信号部と映像信号を含まないブランキング期間で構成されている。また、ブランキング期間は黒レベルの基準となるOB部と無信号部で構成されている。映像機器の黒レベルの基準となるのは、OB部なのでこのOB部のレベルを一定にすることが必要である。また、映像信号処理には可変ゲインを用いて、映像信号のゲインを可変ゲインアンプによって制御することが通常である。このとき、映像信号の直流電流成分が変動する。また、可変ゲイン差動増幅器2から出力されたアナログ映像信号12はA/D変換器3へ入力される。A/D変換器3の適切な入力範囲に入力するため直流電流成分を一定のレベルに制御する必要がある。この2つの制御を行うことがクランプ回路の目的である。
【0031】
この入力アナログ映像信号11は、可変ゲイン差動増幅器2の非反転入力端子(+)に入力され、外部入力端5から入力される所定のゲイン設定値16で指定されたゲインで増幅されたアナログ映像信号12はA/D変換器3へ入力される。ここで、可変ゲイン差動増幅器2の反転入力端子(−)には、後述の直流電圧15が印加され、入力アナログ映像信号11と差動増幅される。
【0032】
A/D変換器3でデジタル変換されたデジタル映像信号13はデジタル映像出力端子4から図示しないデジタル信号処理回路へ供給される。
演算器6には外部入力端5からのゲイン設定値16を入力し、この値に応じた演算を行い、D/A変換器7へのD/A設定値14を出力する。
【0033】
ここで、演算器6での演算を説明する。
演算式を 線形一次式 y=Ax+B と仮定する。ここで、yはD/A変換器7への設定値、xは外部入力端5からのゲイン設定値16、A,Bは定数とする。定数A,Bは、可変ゲイン差動増幅器2、A/D変換器3、および、D/A変換器7の特性を考慮し、ゲイン設定値16として規定された範囲のゲイン値が入力されてもOB部のレベルが目標値になるような、D/A変換器7へのD/A設定値14を算出するように決定されている。
【0034】
D/A設定値14はD/A変換器7によりデジタル変換されて直流電圧15となり、可変ゲイン差動増幅器2の反転入力端子(−)に入力される。
すなわち、ゲイン設定値16に対応した一意の値を演算により算出して、D/A変換器7に設定し、直流電圧15を決定することで、OBレベルを固定する。
【0035】
このとき、可変ゲイン差動増幅器2にゲイン設定値16を設定すると同時に、D/A設定値14をD/A変換器7に設定するようにタイミング制御するよう構成することが望ましい。
【0036】
なお、外部入力端5からのゲイン設定値に応じた補正値を可変ゲイン差動増幅器2に黒レベル補正値として出力する補正値出力手段8を、可変ゲイン差動増幅器2のゲインを設定するゲイン設定値16を計算式に代入して前記ゲイン設定値16と一定の関係にあるアナログデータを出力する演算器6と、演算器6の出力するアナログデータをデジタル変換して可変ゲイン差動増幅器2に黒レベル補正値として出力するD/A変換器7とで構成したが、この補正値出力手段8は、可変ゲイン差動増幅器2のゲインを設定するゲイン設定値16に応じたデータが書き込まれており時々の前記ゲイン設定値16に応じて黒レベル補正値を読み出して出力する記憶手段で構成することもできる。
【0037】
(実施の形態2)
図2は(実施の形態2)の映像信号クランプ回路を示す。
図1に示した(実施の形態1)とは、補正値出力手段8の構成だけが異なっている。なお、同じ構成用件には(実施の形態1)と同じ符号を付けて説明する。
【0038】
図2の構成において、1は映像信号入力端子、2は可変ゲイン差動増幅器、3はA/D変換器、4はデジタル映像出力端子、45は平均回路、46はOB基準値入力端子、47は減算器、48は外部入力端、49は演算器である。この実施の形態では演算器49とD/A変換器7とで補正値出力手段8が構成されている。
【0039】
入力アナログ映像信号11は可変ゲイン差動増幅器2の非反転入力端子(+)に入力され、外部入力端5から入力される所定のゲイン設定値16で指定されたゲインで増幅されたアナログ映像信号12はA/D変換器3へ入力される。ここで、可変ゲイン差動増幅器2の反転入力端子(−)には、後述の直流電圧58が印加され、入力アナログ映像信号11と差動増幅される。
【0040】
A/D変換器3でデジタル変換されたデジタル映像信号13はデジタル映像出力端子4から図示しないデジタル信号処理回路へ供給されるとともに、平均回路45へ入力される。
【0041】
平均回路45は、OB部のレベルを平均化しOB平均値を出力する。OB平均値は基準値入力端46から入力されたOB基準値54と減算器47で減算され、OB基準値54との差分値55が出力される。
【0042】
演算器49は外部入力端48からのゲイン設定値16と差分値55を入力とし、この値に応じた演算を行い、D/A変換器7へのD/A設定値57を出力する。
【0043】
ここで、演算器49での演算を説明する。
演算式を 線形一次式 y=Ax+B と仮定する。ここで、yはD/A変換器7への設定値、xは外部入力端5からのゲイン設定値16、A,Bは変数とする。変数A,Bは、可変ゲイン差動増幅器2、A/D変換器3、およびD/A変換器7の特性を考慮し、ゲイン設定値16に対してOB部のレベルがOB基準値54になるようなD/A変換器7のD/A設定値57を算出するように初期値を決定する必要がある。また、差分値55が正値を取る場合、変数A,Bを小さくし、差分値55が負値を取る場合に変数A,Bを大きくし、線形一次式を動的に補正する。
【0044】
演算器49からのD/A設定値57はD/A変換器7により直流電圧58となり、可変ゲイン差動増幅器2の反転入力端子(−)に入力される。
すなわち、ゲイン設定値16に対応した一意の値を演算式により算出、D/A変換器7に設定し、直流電圧58を決定することで、OBレベルを固定する。また、演算式を動的に補正をすることで、撮像素子の特性のばらつき、温度変化に対応したクランプ回路を提供できる。
【0045】
このとき、可変ゲイン差動増幅器2にゲイン設定値16を設定すると同時に、D/A設定値57をD/A変換器7に設定することが望ましい。
なお、差分値55と外部入力端5からのゲイン設定値に応じた補正値を可変ゲイン差動増幅器2に黒レベル補正値として出力する補正値出力手段8を、可変ゲイン差動増幅器2のゲインを設定するゲイン設定値16と減算器47の出力する差分値55とを計算式に代入して前記ゲイン設定値16と一定の関係にあるアナログデータを出力する演算器49と、演算器49の出力するアナログデータをデジタル変換して可変ゲイン差動増幅器2に黒レベル補正値として出力するD/A変換器7とで構成したが、この補正値出力手段8は、可変ゲイン差動増幅器2のゲインを設定するゲイン設定値16と減算器47の出力する差分値55に応じたデータが書き込まれた記憶手段で構成し、時々の前記ゲイン設定値16と前記差分値55に応じてこの記憶手段から読み出して黒レベル補正値を出力するように構成することもできる。
【0046】
【発明の効果】
以上のように本発明によると、入力されたアナログ映像信号を増幅する差動増幅器に設定するゲイン値に連動して、前記差動増幅器の出力をA/D変換器の有効範囲内に収めることができ、安定した画像が迅速に得られる。
【0047】
また、撮像素子の製造ばらつき、およびシステム動作中の温度変化による前記差動増幅器からの出力の変動を吸収することができ、より安定した画像を出力できる。また、撮像素子のばらつきを吸収できることにより、製品の特性保証範囲を広げられ、歩留まり率を向上できる。
【図面の簡単な説明】
【図1】本発明の(実施の形態1)の映像信号クランプ回路のブロック図
【図2】本発明の(実施の形態2)の映像信号クランプ回路のブロック図
【図3】従来の映像信号クランプ回路のブロック図
【図4】問題点を説明する説明図
【図5】白浮きを発生した場合に正常画像を得るまでの補正過程の説明図
【符号の説明】
1 映像信号入力端子
2 可変ゲイン差動増幅器
3 A/D変換器
4 デジタル映像出力端子
5 外部入力端
6 演算器
7 D/A変換器
8 補正値出力手段
11 入力アナログ映像信号
12 アナログ映像信号
14 D/A設定値
16 ゲイン設定値
45 平均回路
46 OB基準値入力端子
47 減算器
48 外部入力端
49 演算器[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a clamp circuit used in a circuit that converts an analog video signal output from a solid-state imaging device such as a CCD or a MOS sensor into a digital signal and generates an output video signal.
[0002]
[Prior art]
In a device that handles a video signal from a solid-state imaging device, a video signal clamp circuit (called an OB clamp circuit) for fixing a black level is used. Normally, a black level of a video signal is fixed using a light-shielding portion (optical black, hereinafter referred to as OB) provided on an imaging surface of a solid-state imaging device as a reference of the black level.
[0003]
(Patent Document 1) proposes a clamp circuit capable of controlling a time constant according to a situation. The configuration is shown in FIG.
In the configuration of FIG. 3, an input analog video signal from an image sensor (not shown) is input to a
[0004]
The output of the
[0005]
The output of the A /
[0006]
The output of the
[0007]
The output of the
[0008]
The output of the
[0009]
[Patent Document 1]
JP 2000-224440 A
[Problems to be solved by the invention]
In general, when imaging a dark place or an image of a bright place, the gain of a video signal is controlled by changing the gain of a variable gain amplifier provided in series with a video signal circuit.
[0011]
In this case, when the gain is changed, the DC current component of the video signal always fluctuates. Therefore, in order to obtain an output video signal by converting the digital signal by an A / D converter in the subsequent stage of the variable gain amplifier. It is necessary to put the output signal of the variable gain amplifier in the effective range of the digital conversion of the A / D converter.
[0012]
In the circuit configuration of Japanese Patent Application Laid-Open No. 2000-224440, when the fluctuation of the gain of the
[0013]
However, today, the number of cameras mounted on cellular phones and the like has increased, and there has been a demand for easily capturing images in dark places. In this case, it is necessary to increase the gain of the
[0014]
In general, when the gain of the variable gain amplifier is increased, the fluctuation of the output DC component of the variable gain amplifier increases, which may exceed the effective range of the digital conversion of the A / D converter.
[0015]
FIG. 4B shows an example of a normal output video when the analog video signal output from the variable gain amplifier falls within the effective range of the digital conversion of the A / D converter. In this case, a normal image can be obtained like the output image described for reference.
[0016]
On the other hand, when the analog video signal output from the variable gain amplifier deviates from the effective range of the digital conversion of the A / D converter to a high level as shown in FIG. When the image is whitened, and conversely, deviates to a low level as shown in FIG. 4 (c), the output image is blackened, and neither of the cases of FIGS. 4 (a) and 4 (c) is established as an image. .
[0017]
In the configuration of Japanese Patent Application Laid-Open No. 2000-224440, when the OB level deviates significantly from the reference value, the convergence speed can be increased by increasing the clip value of the
[0018]
FIG. 5 shows a state of correction in a case where an image is deviated to a level higher than the reference value and white floating occurs.
In this case, as shown in FIG. 5 (a), a once-whitened video appears, and then correction is performed as shown in FIG. 5 (b) so as to approach the target value. However, since the correction is still out of the target value, as shown in FIG. 5C, further correction is performed to reach the target value and a normal image is obtained.
[0019]
That is, when a large gain is set in the
[0020]
Therefore, an object of the present invention is to provide a video signal clamp circuit that can quickly output a stable image regardless of the gain value set in the
[0021]
[Means for Solving the Problems]
The video signal clamping circuit according to the present invention is characterized in that the black level correction value is controlled in conjunction with the gain value set in the variable gain amplifier while monitoring the gain value.
[0022]
A video signal clamping circuit according to the present invention includes a differential amplifier capable of amplifying and outputting an input analog video signal and controlling the gain thereof by a gain setting value from an external input terminal. An A / D converter for converting the A / D conversion into a black level correction value and a correction value according to a gain set value from the external input terminal to the differential amplifier. The digital video signal is output from the output side of the device.
[0023]
According to this configuration, at the same time as setting the gain value, the set value of the D / A converter according to the gain value is set by the correction value output means. Therefore, the gain value is set regardless of the gain value set in the differential amplifier. The output of the differential amplifier can be kept within the effective range of the A / D converter, and a stable image can be obtained quickly.
[0024]
Specifically, a correction value output means, a computing unit that substitutes a gain setting value for setting the gain of the differential amplifier into a calculation formula and outputs analog data having a fixed relationship with the gain setting value, When the D / A converter is configured to convert the analog data output from the arithmetic unit into a digital signal and output the digital data to the differential amplifier as a black level correction value, the OB level of the signal output from the differential amplifier becomes A calculation formula capable of calculating a set value for generating an output DC from the D / A converter, which does not deviate from the reference value, is used.
[0025]
Further, a differential amplifier capable of amplifying and outputting an input analog video signal and controlling its gain by a gain set value from an external input terminal, and an A / D converter for converting an output of the differential amplifier into a digital signal A averaging circuit for averaging the level of the OB portion of the output of the A / D converter to output an OB average value; and calculating a difference value between the OB average value from the averaging circuit and an externally input OB reference value. A subtractor that outputs the difference value and a correction value according to a gain set value from the external input terminal to the differential amplifier as a black level correction value, wherein the A / D conversion is performed. The digital video signal is output from the output side of the device.
[0026]
According to this configuration, it is possible to absorb a variation in the output from the differential amplifier due to a manufacturing variation of the image pickup device and a temperature change during the operation of the system, so that a more stable image can be output. In addition, by being able to absorb the variation of the imaging element, the range of guaranteed characteristics of a product using the video signal clamp circuit can be expanded, and an improvement in yield can be expected.
[0027]
Specifically, the correction value output means has a fixed relationship with the gain setting value by substituting the gain setting value for setting the gain of the differential amplifier and the difference value output from the subtractor into a calculation formula. An arithmetic unit for outputting analog data, and a D / A converter for converting the analog data output from the arithmetic unit into a digital signal and outputting the digital data to the differential amplifier as a black level correction value.
[0028]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to FIGS.
(Embodiment 1)
FIG. 1 shows a video signal clamping circuit according to the first embodiment of the present invention.
[0029]
In the configuration of FIG. 1, 1 is a video signal input terminal, 2 is a variable gain differential amplifier, 3 is an A / D converter, 4 is a digital video output terminal, 5 is an external input terminal, 6 is a computing unit, and 7 is D / A converter. In this embodiment, the
[0030]
The input
[0031]
The input
[0032]
The
The gain set
[0033]
Here, the calculation in the
It is assumed that the arithmetic expression is a linear linear expression y = Ax + B. Here, y is a set value to the D / A converter 7, x is a gain set
[0034]
The D /
That is, a unique value corresponding to the
[0035]
At this time, it is desirable to configure so as to set the
[0036]
A correction
[0037]
(Embodiment 2)
FIG. 2 shows a video signal clamp circuit according to the second embodiment.
The difference from the first embodiment shown in FIG. 1 lies only in the configuration of the correction value output means 8. The same components will be described with the same reference numerals as in the first embodiment.
[0038]
In the configuration of FIG. 2, 1 is a video signal input terminal, 2 is a variable gain differential amplifier, 3 is an A / D converter, 4 is a digital video output terminal, 45 is an averaging circuit, 46 is an OB reference value input terminal, 47 Is a subtractor, 48 is an external input terminal, and 49 is a calculator. In this embodiment, the
[0039]
The input
[0040]
The
[0041]
The averaging
[0042]
The
[0043]
Here, the calculation in the
It is assumed that the arithmetic expression is a linear linear expression y = Ax + B. Here, y is a set value to the D / A converter 7, x is a gain set
[0044]
The D /
That is, the OB level is fixed by calculating a unique value corresponding to the
[0045]
At this time, it is desirable to set the D /
The correction value output means 8 for outputting the
[0046]
【The invention's effect】
As described above, according to the present invention, the output of the differential amplifier falls within the effective range of the A / D converter in conjunction with the gain value set in the differential amplifier that amplifies the input analog video signal. And a stable image can be obtained quickly.
[0047]
Further, it is possible to absorb fluctuations in the output from the differential amplifier due to manufacturing variations of the image pickup device and temperature changes during system operation, so that a more stable image can be output. In addition, by being able to absorb the variation of the imaging element, the range of guaranteeing the characteristics of the product can be expanded, and the yield rate can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram of a video signal clamp circuit according to a first embodiment of the present invention; FIG. 2 is a block diagram of a video signal clamp circuit according to a second embodiment of the present invention; FIG. FIG. 4 is a block diagram of a clamp circuit. FIG. 4 is an explanatory diagram for explaining a problem. FIG. 5 is an explanatory diagram of a correction process until a normal image is obtained when whitening occurs.
Reference Signs List 1 video
Claims (6)
前記差動増幅器の出力をデジタルに変換するA/D変換器と、
前記外部入力端からのゲイン設定値に応じた補正値を前記差動増幅器に黒レベル補正値として出力する補正値出力手段と
を設け、前記A/D変換器の出力側からデジタル映像信号を出力する
映像信号クランプ回路。A differential amplifier that amplifies and outputs an input analog video signal and controls the gain by a gain setting value from an external input terminal;
An A / D converter for converting the output of the differential amplifier into digital;
Correction value output means for outputting a correction value according to a gain setting value from the external input terminal to the differential amplifier as a black level correction value, and outputting a digital video signal from the output side of the A / D converter Video signal clamp circuit.
差動増幅器のゲインを設定するゲイン設定値を計算式に代入して前記ゲイン設定値と一定の関係にあるアナログデータを出力する演算器と、
前記演算器の出力するアナログデータをデジタル変換して前記差動増幅器に黒レベル補正値として出力するD/A変換器と
で構成した
請求項1記載の映像信号クランプ回路。Correction value output means,
An arithmetic unit that outputs analog data having a fixed relationship with the gain setting value by substituting the gain setting value for setting the gain of the differential amplifier into a calculation formula;
2. The video signal clamp circuit according to claim 1, further comprising a D / A converter that converts the analog data output from the arithmetic unit into a digital signal and outputs the digital data to the differential amplifier as a black level correction value.
差動増幅器のゲインを設定するゲイン設定値に応じたデータが書き込まれており時々の前記ゲイン設定値に応じて黒レベル補正値を読み出して出力する記憶手段で構成した
請求項1記載の映像信号クランプ回路。Correction value output means,
2. The video signal according to claim 1, wherein said video signal is constituted by storage means for writing data corresponding to a gain setting value for setting a gain of the differential amplifier, and for reading and outputting a black level correction value according to the gain setting value at times. Clamp circuit.
前記差動増幅器の出力をデジタルに変換するA/D変換器と、
前記A/D変換器の出力のOB部のレベルを平均化しOB平均値を出力する平均回路と、
前記平均回路からのOB平均値と外部から入力されたOB基準値の差分値を出力する減算器と、
前記差分値と前記外部入力端からのゲイン設定値に応じた補正値を前記差動増幅器に黒レベル補正値として出力する補正値出力手段と
を設け、前記A/D変換器の出力側からデジタル映像信号を出力する
映像信号クランプ回路。A differential amplifier that amplifies and outputs an input analog video signal and controls the gain by a gain setting value from an external input terminal;
An A / D converter for converting the output of the differential amplifier into digital;
An averaging circuit for averaging the level of the OB portion of the output of the A / D converter and outputting an OB average value;
A subtractor that outputs a difference value between the OB average value from the averaging circuit and an OB reference value input from outside;
Correction value output means for outputting the difference value and a correction value according to a gain set value from the external input terminal to the differential amplifier as a black level correction value, wherein a digital value is output from the output side of the A / D converter. Video signal clamp circuit that outputs video signals.
前記差動増幅器のゲインを設定するゲイン設定値と前記減算器の出力する差分値とを計算式に代入して前記ゲイン設定値と一定の関係にあるアナログデータを出力する演算器と、
前記演算器の出力するアナログデータをデジタル変換して前記差動増幅器に黒レベル補正値として出力するD/A変換器と
で構成した
請求項4記載の映像信号クランプ回路。Correction value output means,
An arithmetic unit that outputs analog data having a fixed relationship with the gain setting value by substituting a gain setting value for setting the gain of the differential amplifier and a difference value output from the subtractor into a calculation formula;
5. The video signal clamping circuit according to claim 4, further comprising a D / A converter that converts the analog data output from said arithmetic unit into a digital signal and outputs the digital data as a black level correction value to said differential amplifier.
差動増幅器のゲインを設定するゲイン設定値と前記減算器の出力する差分値に応じたデータが書き込まれており時々の前記ゲイン設定値と前記差分値に応じて読み出して黒レベル補正値を出力する記憶手段で構成した
請求項4記載の映像信号クランプ回路。Correction value output means,
Data corresponding to a gain setting value for setting the gain of the differential amplifier and a difference value output from the subtractor are written, and are read out according to the gain setting value and the difference value from time to time to output a black level correction value. 5. The video signal clamping circuit according to claim 4, wherein said video signal clamping circuit comprises a storage means for performing the operation.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003123030A JP2004328554A (en) | 2003-04-28 | 2003-04-28 | Video signal clamp circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003123030A JP2004328554A (en) | 2003-04-28 | 2003-04-28 | Video signal clamp circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004328554A true JP2004328554A (en) | 2004-11-18 |
Family
ID=33501031
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003123030A Withdrawn JP2004328554A (en) | 2003-04-28 | 2003-04-28 | Video signal clamp circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004328554A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211463A (en) * | 2007-02-26 | 2008-09-11 | Canon Inc | Imaging apparatus, method for processing imaging, and computer program |
-
2003
- 2003-04-28 JP JP2003123030A patent/JP2004328554A/en not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008211463A (en) * | 2007-02-26 | 2008-09-11 | Canon Inc | Imaging apparatus, method for processing imaging, and computer program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8120677B2 (en) | Imaging apparatus, adjustment method of black level, and program | |
JP4649155B2 (en) | Imaging apparatus and imaging method | |
US20100128150A1 (en) | Clamp control method, clamp correction device, image sensor, and electronic apparatus | |
US20040218063A1 (en) | Correction apparatus | |
KR20060052366A (en) | Signal processing apparatus and signal processing method for solid-state image pickup element and image pickup apparatus | |
JP4363308B2 (en) | Signal processing apparatus and method for solid-state imaging device, and imaging apparatus | |
JPWO2007055053A1 (en) | Offset adjustment circuit | |
KR100566214B1 (en) | Digital clamp circuit and digital clamp processing method | |
JP4353275B2 (en) | Analog front-end circuit and electronic equipment | |
JP2005057655A (en) | Imaging apparatus | |
JP5091550B2 (en) | White balance adjusting device and white balance adjusting method | |
JPH11112884A (en) | Method for correcting dark current of video camera device and video camera device using the method | |
JP4293265B2 (en) | Analog front-end circuit and electronic equipment | |
JP4136776B2 (en) | Correction apparatus, imaging apparatus, correction method, computer-readable storage medium, and program | |
JP2004328554A (en) | Video signal clamp circuit | |
JP4661168B2 (en) | Signal processing apparatus and method for solid-state imaging device, and imaging apparatus | |
JP3938098B2 (en) | Correction apparatus and imaging apparatus | |
JP5588729B2 (en) | Image signal processing device | |
JP2010026994A (en) | Image processing method, image processing apparatus and image processing system | |
JP2007028496A (en) | Image processing apparatus, image processing method, program and storage medium | |
JP4136775B2 (en) | Correction apparatus, imaging apparatus, correction method, computer-readable storage medium, and program | |
JPH10285432A (en) | Clamp device for video signal | |
JP3938097B2 (en) | Correction apparatus, imaging apparatus, correction method, computer-readable storage medium, and program | |
JP2009105501A (en) | Image pickup apparatus, method of correcting optical black level and program | |
JP4439841B2 (en) | Imaging apparatus and image processing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060413 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090108 |