JP2004253236A - Manufacturing method of cold cathode display device, and cold cathode display device - Google Patents
Manufacturing method of cold cathode display device, and cold cathode display device Download PDFInfo
- Publication number
- JP2004253236A JP2004253236A JP2003042141A JP2003042141A JP2004253236A JP 2004253236 A JP2004253236 A JP 2004253236A JP 2003042141 A JP2003042141 A JP 2003042141A JP 2003042141 A JP2003042141 A JP 2003042141A JP 2004253236 A JP2004253236 A JP 2004253236A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- layer
- substrate
- material layer
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes For Cathode-Ray Tubes (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Cold Cathode And The Manufacture (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、冷陰極表示装置の製造方法および冷陰極表示装置に係る発明である。
【0002】
【従来の技術】
従来、冷陰極表示装置の製造方法として次のようなものが開示されている(例えば、特許文献1参照)。
【0003】
当該従来の技術は、基板上に所定の形状のカソード電極を配設し、当該基板とカソード電極とを覆うように、絶縁層・引出し電極・犠牲層を当該順に積層させる。ここで、犠牲層としてアルミナ等を採用している。
【0004】
次に、絶縁層・引出し電極・犠牲層の所定の位置に開口部を形成し、当該開口部からカソード電極を露出させる。
【0005】
次に、熱フィラメントCVD(Chemical Vapor Depotision)法を用いて所定の形成条件により、カソード電極および犠牲層上に、ダイヤモンド膜を形成する。
【0006】
最後に、犠牲層をエッチング除去することにより、当該犠牲層上に形成されたダイヤモンド膜はリフトオフされ、除去される。
【0007】
以上の工程において、犠牲層上におけるダイヤモンド膜の成長開始速度は遅くなるので、当該犠牲層上には非連続なダイヤモンド膜が形成される(なお、カソード電極上のダイヤモンド膜は連続的な形状で形成される。)。したがって、犠牲層をエッチングする際の溶液が非連続なダイヤモンド膜間から侵入しやすくなるので、当該非連続なダイヤモンド膜のリフトオフ処理を容易に・確実に行うことができ、連続的なダイヤモンド膜のみをカソード電極上に形成することが可能となる。
【0008】
【特許文献1】
特開2000−353467号公報(第1図)
【0009】
【発明が解決しようとする課題】
しかし、上記従来の技術では、開口部の側面にダイヤモンド膜が形成されてしまい、完成品において、カソード電極と引出し電極とがショートしてしまうという問題があった。
【0010】
そこで、この発明は、カソード電極と引出し電極との間で発生するショートを防止することができる、冷陰極表示装置の製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
上記の目的を達成するために、本発明に係る請求項1に記載の冷陰極表示装置の製造方法は、(a)カソード電極を有する基板を用意する工程と、(b)前記カソード電極に達する第一の孔を有する、前記基板上に積層された絶縁層および引出し電極を形成する工程と、(c)前記第一の孔を充填し、前記引出し電極を覆うように犠牲層を形成する工程と、(d)前記第一の孔に充填されている前記犠牲層に対して、前記第一の孔よりも径の小さい第二の孔を形成する工程と、(e)前記第二の孔に対して、電子放出材料を形成する工程と、(f)前記工程(e)の後に、前記犠牲層を除去することにより、当該犠牲層上に形成された前記電子放出材料を除去する工程とを、備えている。
【0012】
また、本発明に係る請求項17に記載の冷陰極表示装置は、透明性を有する基板と、前記基板上に形成され、カソード電極を含む積層構造と、前記積層構造の上方に形成され、第一の孔を有する引出し電極とを備え、前記積層構造は、透明導電材料層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層あるいは不透明絶縁材料層とを含んでいる。
【0013】
また、本発明に係る請求項18に記載の冷陰極表示装置は、透明性を有する基板と、前記基板上に形成され、カソード電極を含む積層構造と、前記積層構造の上方に形成され、第一の孔を有する引出し電極とを備え、前記積層構造は、透明導電材料層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層と、当該透明導電材料層と当該不透明導電材料層との間に介在する透明絶縁層とを含んでいる。
【0014】
また、本発明に係る請求項22に記載の冷陰極表示装置は、透明性を有する基板と、前記基板上に形成され、カソード電極を含む積層構造と、前記積層構造の上方に形成され、第一の孔を有する引出し電極とを備え、前記積層構造は、透明抵抗層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層とを含んでいる。
【0015】
【発明の実施の形態】
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
【0016】
<実施の形態1>
図1は、本発明の製造方法により作成される冷陰極電子源を用いた表示装置(以下、冷陰極表示装置と称す)のカソード基板100の構成を示す平面図である。
【0017】
図1に示されたカソード基板100において、透明性を有する基板(例えば、ガラス基板等)1上に透明導電材料層と不透明導電材料層とから成る積層構造のカソード電極2がストライプ状に配設されている。また、カソード電極2上に、当該カソード電極2の端部を露出させるようにして、透明性を有する透明絶縁層3が形成されている。また、透明絶縁層3上には、カソード電極2の配設方向に直交する方向でストライプ状に引出し電極4が配設されている。
【0018】
ここで、カソード電極2と引出し電極4との重複部が一画素に相当しており、当該重複部には、底部からカソード電極2(詳しくは電子放出部)が露出するように、複数の孔部5が引出し電極4と透明絶縁層3とを貫通して穿孔されている。
【0019】
図2は、図1の一画素(つまり、カソード電極2と引出し電極4の重複部)に対応するカソード基板100の拡大断面図を示す図である。ここで、図2は、図1で示したカソード基板100を、カソード電極2の配設方向から見た断面図である。
【0020】
図2において、カソード基板100は、基板1上に、透明導電材料層2a、不透明導電材料層2b、透明絶縁層3および引出し電極4を当該順序で積層することにより構成されている。また、引出し電極4の表面上からカソード電極2に至る孔部5が複数穿設されている。ここで、当該孔部5から露出されるカソード電極2上には、CNT(Cabon Nano Tube)等の電子放出部6が形成されている。
【0021】
また、図2には示されていないが、アノード基板がカソード基板100に対面して設けられており、両基板の間隔を一定に保つための外枠が外周部に取り付けている。さらに、カソード基板100とアノード基板との間に存する空間は真空に保たれており、両基板の間隔を一定に保つために、外枠以外の所定の箇所にも支柱が設けられている。
【0022】
図1,2に示す冷陰極表示装置において、カソード電極2に対して引出し電極4に正の電圧を印加することで、電子放出部6に電界が掛かり、当該電子放出部6から電子が放出される。放出された電子は、さらに高い正の電圧に設定されたアノード電極上の蛍光面に衝突することにより、冷陰極表示装置の発光表示が可能となる。
【0023】
上記のように、不透明導電材料層2bが基板1と透明絶縁層3との間に設けられているので、以下に示す製造方法を実施することが可能となり(つまり、露光マスクとして使用する)、当該製造方法により完成された冷陰極表示装置において、カソード電極2と引出し電極4とのショートを防止することができる。
【0024】
次に、本実施の形態に係る製造方法を、その工程順を示す拡大断面図に基づいて、以下より具体的に説明する。
【0025】
まず、はじめに、ガラス基板等の基板1上に、ITO(酸化インジウム錫)等の透明性導電材料層2aと金属等の不透明導電材料層2bとで構成される、積層構造のカソード電極2を形成する(図3)。ここで、不透明導電材料層2bは、透明導電材料層2a上に積層されている。
【0026】
具体的には、CVD法あるいはスパッタ法などの方法により、基板1上にITO等の透明性導電材料層2aを、例えば200nm厚で形成する。その後、同じくCVD法、スパッタ法あるいは蒸着法などにより、Al(アルミニウム)、Cr(クロム)、W(タングステン)等の不透明導電材料層2bを、例えば200nmで厚で形成する。
【0027】
つまり、膜厚400nm程度の積層状態のカソード電極2を基板1上に形成される。
【0028】
ここで、基板1としてガラス基板、透明導電材料層2aとしてITOを例示したが、基板1、透明導電材料層2aは、後工程で使用する背面露光用の光の波長領域で透明性を有するものであれば、他のものを採用することもできる(例えば基板1として、透明プラスチック基板等も採用することができる。)。
【0029】
また、カソード電極2は、通常のリソグラフィ工程を用いて加工することにより、図1で示したように、例えば線幅100μm程の複数のカソード電極2をストライプ状に配設させる。ここで、カソード電極2間の間隔は、約100μm程度である(図4)。
【0030】
次に、スピンコート法により、ポジ型の感光性材料膜(以下、ポジ型レジストと称す)10をカソード電極2上に形成する(図5)。
【0031】
次に、通常のリソグラフィ工程を適用することにより、ポジ型レジスト10を露光により所定の形状にパターニングし、その後、ウエットエッチングを施すことにより、不透明導電材料層2bの所定の位置に、直径約10μmの開口部11を形成する。そして、当該工程終了後に、ポジ型レジスト10を剥離する(図6)。
【0032】
ここで、当該ウェットエッチングでは、不透明導電材料層2bのみを選択的にエッチングしている。
【0033】
次に、スピンコート法により、カソード電極2(具体的に、パターン化された不透明導電材料層2bと透明導電材料層2aと)を覆うように、約6μm厚のシリコン架橋ポリマーを形成した後、熱硬化させることにより透明絶縁層3を形成する(図7)。
【0034】
また、透明絶縁層3として、上記のものに限る必要は無く、例えばポリイミド等の有機材料でも良く、また、SiO2(二酸化珪素)、SiN(窒化珪素)、SOG(スピンオングラス)等の無機材料を採用してもかまわない。
【0035】
また、形成方法もスピンコート法以外に、CVD法、PVD(Physical Vapor Deposition)法または印刷法等を採用しても良く、膜厚においても1μm以上であればよい。
【0036】
次に、スピンコート法により、透明絶縁層3上にネガ型の感光性材料膜(以下、ネガ型レジストと称す)12を形成する(図8)。ここで、ネガ型レジスト12の膜厚は、後のリフトオフ処理を考慮して1μm以上であることが望ましく、本実施の形態では約2μmとしている。
【0037】
次に、通常のリソグラフィ技術を用いて、基板1の背面側よりカソード電極2(具合的には、不透明導電材料層2b)に形成された開口部11を通してネガ型レジスト12を露光することにより、当該ネガ型レジスト12を光硬化させる(図9)。
【0038】
この際の露光用の光13は、図9に示されている様に方向性の一様でない光(以下、拡散光と称す)13を利用する。
【0039】
当該拡散光13による露光は、例えば平行光に対して、基板1の鉛直線が10ないし20度程度の角度を持つように設置し、基板1を回転させることで行う。あるいは別の方法として、基板1と光源との間に拡散板を設置して露光する方法がある。また別の方法として、平板光源から出射される光を用いる方法等がある。
【0040】
話を冷陰極表示装置の製造方法に戻して、次に、上記露光工程後に、反転ベーク、現像等の現像手順を経て、感光していない部分のネガ型レジスト12を除去する(図10)。ここで、上記工程において、不透明電極材料層2bを露光マスクとして作用させ、拡散光13を用いて露光処理を行ったので、残存するネガ型レジスト12の幅は、開口部11の幅よりも大きくなる。
【0041】
次に、スパッタ法により、透明絶縁層3および残存しているネガ型レジスト12を覆うようにW等の引出し電極4を、当該ネガ型レジスト12からの厚さが約200nmとなるように堆積させる(図11)。
【0042】
ここで、引出し電極層4の材料としてWを採用したが、例えばNi(ニッケル)、Pt(白金)、Cr、Ag(銀)、Al、導電性のシリコン等の導電性材料を用いても、同様の効果を得ることが出来る。また、形成方法としては蒸着法、CVD法、印刷法等を用いてもよい。
【0043】
その後、通常のリソグラフィ技術を用いて、引出し電極4を図1で示したストライプ形状にパターニングする。
【0044】
次に、残存しているネガ型レジスト12のリフトオフ処理により、当該ネガ型レジスト12上に形成されている引出し電極4を除去する(図12)。
【0045】
本実施の形態では、ネガ型レジスト12の除去にはエタノールを用いている。これは透明絶縁層3として高分子膜を用いており、当該透明絶縁層3への影響を考慮しているためであり、他への影響がなければ、一般的な除去液であるアミン系の除去液を使用できる。また、リフトオフ処理により除去される引出し電極4の再付着を防止するため、バブリングなどの手段が有効である。
【0046】
次に、上記工程までで所定の形状を有する引出し電極4をハードマスクとして、異方性エッチング(例えば、反応性イオンエッチング等)を施すことにより、カソード電極2に至る(詳しくは、開口部11において透明導電材料層2aが露出する)孔部5を形成する(図13)。
【0047】
つまり、当該異方性エッチング工程により、図1,2で示したように、カソード電極2と引出し電極4との重複領域に、引出し電極4と透明絶縁層3とを貫通する孔部5が穿設される。
【0048】
ここで、上記異方性エッチング処理は、例えばエッチングガスとしてCF4(四フッ化炭素)とO2(酸素)とを4:1の分流比で導入し、圧力100mTorr、高周波電力200Wの条件下で行う。
【0049】
また、異方性エッチング終了後に、孔部5の側壁に高分子堆積物が付着する場合があるため、アミン系の剥離液により当該高分子堆積物を剥離してもよい。当該剥離条件は、剥離工程による高分子絶縁層の損傷を防ぐために、通常の剥離工程よりも弱い条件で行うことが望ましく、例えば40℃程度の液温で、約40分間製造途中のカソード基板100を浸漬させる。
【0050】
次に、前記工程において形成された孔部5を充填し、かつ、引出し電極4を覆うように、当該引出し電極4の上面からの膜厚が1μm以上となるように、スピンコート法によりポジ型レジスト(以下、犠牲層とする)14を形成する(図14)。ここで、犠牲層14は、感光性を有する有機絶縁材料であれば、特に材料は限定する必要はない。また、犠牲層14の膜厚を引出し電極4の上面から1μm以上としたのは、後のリフトオフ処理を考慮したものである。
【0051】
次に、リソグラフィ技術を用いて、基板1の背面からカソード電極2(具体的には、不透明導電材料2b)に形成された開口部11を通して、当該犠牲層14の露光を行う(図15)。この際の露光用の光15は、図15に示されている様に方向性の一様な光(つまり、基板1の主面の法線方向とほぼ平行な光、以下、平行光と称す)15を利用する。
【0052】
次に、上記工程後に現像を行い、感光した部分の犠牲層14を除去する(図16)。これにより、犠牲層14には所定の形状の微細孔16が形成される。つまり、孔部5に充填されている犠牲層14において、当該孔部5よりも小さい径の微細孔16が形成される。したがって、図16から分かるように、孔部5の側面と引出し電極4上とに犠牲層14が残存する。また、微細孔16の底面からはカソード電極2(詳しくは、透明導電材料層2a)が露出される。
【0053】
次に、上記工程において形成された微細孔16に対して、電子放出部6を形成する。このとき、カソード電極2(具体的には、透明導電材料層2a)上に電子放出材料17が形成されると共に、犠牲層14上にも当該電子放出材料17形成される(図17)。
【0054】
当該電子放出材料17の形成方法として、例えば、上記工程までで形成された製造途中のカソード基板100の上面に対して、スピンコート法によりCNTが十分分散されたペーストを塗布し、その後、120℃、10分間の乾燥処理を施すことにより、カソード電極2上および犠牲層14上にCNT等からなる電子放出材料17を作成する。
【0055】
ここで、ペーストは固形物含有量が低いため、乾燥後の微細孔16内に形成される電子放出材料17の膜は、図17に示すように微細孔16側面および底部に薄く付着した形状になる。
【0056】
また、本実施の形態ではスピンコート法を用いて電子放出材料17の塗布を行ったが、印刷法、スプレーコート法などの方法を採用してもよい。さらに、CNTを含有するペーストを塗布する際に、超音波洗浄・真空脱泡等を施すことにより、より効率良く当該ペーストを微細孔16内に塗布することができる。
【0057】
以上の工程後、最後に、リフトオフ処理を施すことにより、犠牲層14を除去すると共に、当該犠牲層14上に付着している電子放出材料17も同時に除去する。これにより、カソード電極(透明導電材料層2a)上に、電子放出部6を形成することができる(図2)。
【0058】
ここで、犠牲層14の除去には、例えばエタノールを用いることができる。これは透明絶縁層3として高分子膜を用いており、当該透明絶縁層3への影響を考慮しているためである。他への影響がなければ一般的な除去液であるアミン系の除去液を使用できる。また、除去処理を行う際にバブリング等を行うことにより、リフトオフされた電子放出部材料17の再付着を防止することができる。
【0059】
以上の製造方法を採用することにより、図16から分かるように、孔部5の側面には犠牲層14が形成されているので、微細孔16に電子放出材料17を形成したとしても、後のリフトオフ工程により犠牲層14と共に当該犠牲層14上に付着している電子放出材料17も除去することができ、当該孔部5の側面には電子放出材料17が付着することを防止することができる。
【0060】
したがって、完成品におけるカソード電極2と引出し電極4とのショートを防止することができる。
【0061】
また、透明導電材料層2aと、所定の箇所に開口部11を有する不透明導電材料層2bとを、透明性を有する基板1上に形成することにより、孔部5および微細孔16の作成に際し、基板1の下方から露光を行うリソグラフィ工程を実施することができる。
【0062】
また、ネガ型レジスト12の露光処理に拡散光13を用いることにより、簡易なリソグラフィ工程を実施することで、開口部11よりも径の大きい孔部5を容易に形成することができる。
【0063】
また、犠牲層14の露光処理に平行光15を用いることにより、簡易なリソグラフィ工程を実施することで、容易に孔部5の内部に充填されている犠牲層14に、当該孔部5よりも径の小さい(開口部11と同じ大きさの径の)微細孔16を形成することができる。
【0064】
また、犠牲層14として有機絶縁材料を用いているので、以下に示す効果を有する。
【0065】
犠牲層14除去時に、リフトオフにより確実に、犠牲層14と共に当該犠牲層14上に形成されている電子放出材料とを除去するためには、1μm以上の膜厚の犠牲層14を形成する必要がある(もし、犠牲層14が薄すぎると、犠牲層14のみ除去されて、電子放出材料は引出し電極層4等に定着したままとなってしまう)。
【0066】
しかし、従来の技術のように、犠牲層14としてアルミナやシリコン酸化物等の無機絶縁材料を用い、1μm以上膜厚を形成した場合には、当該犠牲層14に応力が発生し、基板1等に歪を生じさせてしまい、犠牲層14または透明絶縁層3が剥離する可能性がある。
【0067】
したがって、無機絶縁材料で形成された犠牲層を1μm以上の厚膜とすることは困難であり、確実的なCNT等の電子放出材料のリフトオフを実行することは、不可能であった。
【0068】
ところが、有機絶縁材料を用いた場合には、例え1μm以上の膜厚で形成したとしても、上記のような応力が発生することも無いので、基板1等に歪を生じさせてしまい、犠牲層14または透明絶縁層3が剥離することも無い。
【0069】
よって、有機絶縁材料を採用し、1μm以上の膜厚で当該犠牲層14を形成することができるので、電子放出材料を形成する際に、犠牲層14上に付着する余分な電子放出材料を除去するために施すリフトオフ処理も容易に行うことができる。
【0070】
さらに、犠牲層14として、レジスト等の感光性を有する材料を採用し、開口部11から当該犠牲層14を露光するフォトレジスト工程を施すことにより、位置ズレを起こすことなく、孔部5に微細孔16を形成することができる。
【0071】
つまり、従来の技術のように、基板1の上方からレジストを露光するフォトレジスト工程を施した場合には、孔部5、微細孔16を形成するに際し2回のマスク使用が必要であり、当該孔部5および微細孔16のサイズがあまりにも小さいため、相互のマスク位置のずれマージンもかなり厳しいものとなり、正常に孔部5内に微細孔16を形成することが困難であった。
【0072】
しかし、本実施の形態では、固定されているカソード電極2(具体的には、不透明導電材料層2b)を共通のマスクとして使用しているので、上記のような位置ズレが発生することも無く、簡易でかつ正確に、孔部5に微細孔16を形成することができる。
【0073】
<実施の形態2>
実施の形態1では、孔部5および微細孔16を作成するに際し、拡散光13による露光・現像・除去処理と、平行光15による露光・現像・除去処理とを施した。
【0074】
しかし、本実施の形態では、平行光15による露光・現像・除去処理と、犠牲層14の等方性エッチング処理とを施すことにより、孔部5を形成し、その後、同じく平行光15による露光・現像・除去処理を施すことにより、微細孔16を作成することが特徴である。
【0075】
以下より、本実施の形態に係る製造方法を、その工程順を示す断面図に基づいて具体的に説明する。
【0076】
まず、はじめに、図3〜図8に至るまでの工程は実施の形態1と同様なので、ここでの説明は省略する。
【0077】
さて、本実施の形態に係る製造方法では、次に、平行光15を用いてネガ型レジスト12を露光する(図18)。
【0078】
具体的に、基板1の背面側よりカソード電極2(具合的には、不透明導電材料層2b)に形成された開口部11を通して、当該平行光15によりネガ型レジスト12を露光し、当該ネガ型レジスト12を光硬化させる。
【0079】
次に、上記工程後に現像を行い、感光していない部分のネガ型レジスト12を除去する(図19)。ここで、上記露光工程において、開口部11を有する不透明導電材料層2bをマスクとし、平行光15を用いて露光処理を行ったので、残存するネガ型レジスト12の幅は、開口部11の幅とほぼ同程度の大きさとなる。
【0080】
次に、実施の形態1と同様に、透明絶縁層3および残存しているネガ型レジスト12とを覆うように、引出し電極4を堆積させる(図20)。
【0081】
次に、実施の形態1と同様に、残存しているネガ型レジスト12のリフトオフ処理により、ネガ型レジスト12を除去すると共に、当該ネガ型レジスト12上に形成されている引出し電極4を除去する(図21)。
【0082】
次に、本実施の形態では、上記までの工程で所定の形状を有する引出し電極4をハードマスクとして、ウエットエッチング等の等方性エッチングを透明絶縁層3に対して施すことにより、カソード電極2に至る(開口部11から透明導電材料層2aが露出する)孔部5を形成する(図22)。
【0083】
ここで、エッチング液として、例えばアニソールとキシレンとの混合液を用いることができる。また、本実施の形態では、等方性エッチングとしてウエットエッチングを行っているが、アンダーカットが入る条件があれば、反応性イオンエッチングでもよい。
【0084】
次に、実施の形態1と同様に、孔部5を充填するように犠牲層14を形成し(図23)、平行光15を用いた犠牲層14の露光処理(図24)を施し、その後、当該露光された部分の犠牲層14の除去を実施する。これにより、微細孔16の形成することができる(図25)。
【0085】
当該工程までにより、孔部5の側面と引出し電極4上とに犠牲層14が残存する。また、微細孔16の底面からはカソード電極2(透明導電材料層2a)が露出される。
【0086】
次に、上記工程において形成された微細孔16の底部のカソード電極2に対して、電子放出部6を形成する。このとき、実施の形態1で記載した方法により、電子放出部6を形成しても良いが、以下の方法によっても電子放出部6を形成することができる。
【0087】
本実施の形態では、電子放出部6の形成方法として、例えば、上記工程までで形成された製造途中のカソード基板100の上面に対して、スパッタリング法を用いて、鉄、ニッケル、コバルト等を蒸着させることにより、カソード電極2上および犠牲層11上に触媒層20を形成する(図26)。
【0088】
当該スパッタリング法では、ターゲットからの飛散粒子の直進性がよいため、微細孔16の側壁には触媒層20は付着しないと考えられる。しかし、実際には、微細孔16に対して角度を持って飛散粒子が到達し、当該微細孔16の壁面にも触媒層20は付着される。
【0089】
次に、リフトオフ処理により、犠牲層14を除去すると共に、当該犠牲層14上に付着している触媒層20も同時に除去する(図27)。これにより、カソード電極2(具体的には、透明導電材料層2a)の上面にのみ触媒層20が残存する。
【0090】
ここで、犠牲層14の除去にはエタノールを用いる。これは、透明絶縁層3として高分子膜を用いており当該透明絶縁層3への影響を考慮しているためであり、他への影響がなければ一般的な除去液であるアミン系の除去液を使用できる。また、除去するに当たり、リフトオフされた触媒層20の透明絶縁層3への再付着を防止するため、バブリングなどの手段を併用することが有効である。
【0091】
そして、最後に、メタンガスなどの有機ガス雰囲気中で行われるCVD法により、触媒層20を成長させることにより、CNTからなる電子放出部6を形成する(図28)。
【0092】
以上のように、平行光15を用いた露光・現像・除去処理と、犠牲層14の等方性エッチング処理とを組み合わせて施すことにより、実施の形態1同様、両孔を作成するに当たるズレマージンを考慮する必要が無く、孔部5および、当該孔部5に充填されてた犠牲層14における微細孔16の作成を容易に行うことができる。
【0093】
よって微細孔16に電子放出材料17を形成したとしても、後のリフトオフ工程により犠牲層14と共に当該犠牲層14上に付着している電子放出材料17も除去することができ、当該孔部5の側面には電子放出材料17が付着することを防止することができる。
【0094】
したがって、完成品におけるカソード電極2と引出し電極4とのショートを防止することができる。
【0095】
<実施の形態3>
実施の形態1,2においてカソード電極2上に形成された透明絶縁層3を、本実施の形態では、感光性材料としていることが特徴である。
【0096】
以下より、本実施の形態に係る製造方法を、その工程順を示す断面図に基づいて具体的に説明する。
【0097】
まず、はじめに、図3〜図6に至るまでの工程は実施の形態1と同様なので、ここでの説明は省略する。
【0098】
次に、CVD法等により、カソード電極2(具体的に、パターン化された不透明導電材料層2bと透明導電材料層2aと)を覆うように、約6μm厚の透明性を有する透明絶縁層30を形成する(図29)。
【0099】
ここで、本実施の形態では、透明絶縁層30としてポジ型の感光性を有するものを採用している。具体的に透明絶縁層30として、添加物を含有させることにより得られる感光性を有するガラスペーストや、感光性の有するポリイミド等を採用することができる。また、スピンコート法により、ポジ型の感光性シリコン架橋ポリマーを形成してもかまわない。
【0100】
次に、スパッタ法により、透明絶縁層30を覆うように、W等の引出し電極4を約200nm厚で堆積させる(図30)。その後、通常のリソグラフィ技術を用いて、図1で示したように、引出し電極4をストライプ状にパターニングする。
【0101】
次に、基板1の背面側よりカソード電極2(具合的には、不透明導電材料層2b)に形成された開口部11を通して、ポジ型の透明絶縁層30の所定の部分を露光する(図31)。ここで、露光用の光として平行光15を採用する。
【0102】
次に、透明絶縁層30の現像を施した後、露光した部分の透明絶縁層30のリフトオフ処理を施す。当該リフトオフ処理により、露光した部分の透明絶縁層30上に形成されている引出し電極4を除去する(図32)。
【0103】
ここで、現像液として、アニソールとキシレンの混合液を用いている。また、現像には、リフトオフされた引出し電極4の再付着を防止するため、バブリングなどの手段が有効である。
【0104】
次に、前記工程までの処理により、所定の形状を有している引出し電極4をハードマスクとして、等方性エッチングを施すことにより、透明絶縁層30の壁面をエッチング除去する。これにより、透明絶縁層30と引出し電極4において、孔部5が形成される(図33)。
【0105】
ここで、等方性エッチングで使用される溶液として、上記現像液と同一のものを使用することができる。ただし、エッチングレートは感光領域に比較して遅いため、当該エッチング処理において注意する必要がある。
【0106】
次に、前記工程において形成された孔部5を充填し、かつ、引出し電極4を覆うように、当該引出し電極4の上面からの膜厚が1μm以上となるように、スピンコート法などにより犠牲層31を形成する(図34)。
【0107】
ここで、犠牲層31は、透明絶縁層30に対するエッチング選択比を有するものを採用する。例えば、透明絶縁層30として、ポジ型の感光性シリコン架橋ポリマーを採用した場合には、犠牲層31としては通常のポジ型レジストを採用することができる。また、膜厚を引出し電極4上面から1μm以上としたのは、リフトオフを確実に成功させるためである。
【0108】
その後の平行光15を利用したリソグラフィ工程により微細孔16を形成し、当該微細孔16に電子法放出部6を作成する工程までは、上記他の実施の形態と同様なので、ここでの説明は省略する。
【0109】
以上により、本実施の形態に係る冷陰極表示装置の製造方法では、以下に示す効果を有する。
【0110】
つまり、透明絶縁層30として感光性を有する材料を採用しているので、実施の形態1,2のように透明絶縁層30上にネガ型レジストを塗布・パターニング等の工程を省略することができ、製造工程の簡略化を図ることができる。
【0111】
また、実施の形態2では、孔部5を作成するに当たり、透明絶縁層3のエッチング方法としてウエットエッチングなどによる等方性エッチングを用いた。しかし、この方法ではアンダーカット量が大きくなりすぎてしまうことがあり、孔部5のピッチを詰めて形成することが不可能となり、孔部5の高密度化を図ることができない場合がある。
【0112】
そこで、本実施の形態では、図32、33を用いて説明したように、予め異方性エッチングを施した後に等方性エッチングを施しているので、孔部5の形成に際し、横方向のエッチングのみを考慮するだけなので、透明絶縁層30のエッチング制御を容易に行うことができる。したがって、透明絶縁層30の側面をエッチングしすぎることが無くなり、孔部5のピッチを詰めて形成することが可能となり、孔部5の高密度化を図ることができる。
【0113】
なお、犠牲層31は、透明絶縁層30に対してエッチング選択比を有するのは当然のことであり、当該エッチング選択比が高ければ高いほど良いことは言うまでもない。
【0114】
なお、本実施の形態では、実施の形態2で説明したように、平行光15による露光・現像・除去処理と、犠牲層31の等方性エッチング処理との組み合わせ処理を施すことにより、孔部5および微細孔16を作成したが、実施の形態1で説明したように、拡散光13による露光・現像・除去処理と、平行光15による露光・現像・除去処理とを施すことにより、孔部5および微細孔16を作成してもかまわない。
【0115】
<実施の形態4>
実施の形態1において、カソード電極2がストライプ状に形成されているため、実際には以下に示す問題が生じる恐れがある。
【0116】
図9を用いて説明したように、カソード電極2(詳しくは、不透明導電材料層2b)をマスクとして用いて拡散光13によるネガ型レジスト12の露光処理を施した場合には、図1で示したようにカソード電極2はストライプ状に形成されているため、カソード電極2が形成されていない領域の上方に存するネガ型レジスト12においても露光されてしまう。
【0117】
したがって、現像処理を施すことにより、当該カソード電極2間の領域の上方においてもネガ型レジスト12が残存する。この様子を図35に示す。ここで、図35は、製造途中のカソード基板100をカソード電極2の配設方向から見たときの断面図(つまり、図1におけるA−A断面の製造途中のカソード基板100の断面図)である。
【0118】
その後に引出し電極4を形成し、リフトオフ処理を施すと、残存しているネガ型レジスト12と共に当該ネガ型レジスト12上に形成されている引出し電極4も除去されてしまい、図36で示すように、カソード電極2間の領域の上方においても引出し電極4が無い状態となってしまう。
【0119】
よって、当該形状の引出し電極4をマスクとしてエッチング処理を施した場合には、カソード電極2間の領域上の透明絶縁層3も除去されてしまう(図37)。その後、犠牲層14を形成したとしても、平行光15による露光処理(図15)により、当該カソード電極2間の領域の犠牲層14は除去されてしまう。
【0120】
当該状態において、電子放出部6の形成を行うと、カソード電極2間においても電子放出部6が形成されてしまい(図38)、結果として、隣接するカソード電極2同士でショートが発生してしまうことがある。
【0121】
このような問題を解決するために本実施の形態では、図39に示すように、カソード電極2間の領域上方に存するネガ型レジスト12の露光を防止するために、拡散光13の発生源と基板1との間に遮光板40を設ける。
【0122】
これにより、カソード電極2間の領域上方のネガ型レジスト12も除去することができ(図40)、その後に引出し電極4の形成、およびリフトオフ処理を施した結果、カソード電極2間の領域上方に引出し電極4を残存させることができる(図41)。
【0123】
以上により、図41で示した形状の引出し電極4をマスクとして使用してエッチング処理を施したとしても、カソード電極2間の領域には透明絶縁層3は残存させることができ(図42)、その後に電子放出部6を形成したとしても、上記のようなカソード間のショートという問題を生じることを完全に防止することができる。
【0124】
<実施の形態5>
実施の形態4において、カソード電極2がストライプ状に配設されているがために生ずる問題点を指摘したが、引出し電極4がストライプ状に形成されていることにより、以下に示す問題点が生じる恐れがある。
【0125】
つまり、引出し電極4はストライプ状に配設されているため、図43に示すように、透明絶縁層3には孔部5に加えて、底部からカソード電極2が露出する溝部50が形成されてしまう。これは、ストライプ状に配設されている引出し電極4をハードマスクとしてエッチング処理を施したことに起因する。ここで、図43は、図1で示したカソード基板100のB−B断面を示す図である。
【0126】
図43からも分かるように、引出し電極4間の領域においてカソード電極2が露出されると、冷陰極表示装置を動作させた場合に、カソード電極2と、カソード基板100に対面して設けられる、図示していないアノード電極との間で、異常放電が発生する恐れがある。
【0127】
当該問題点を解消するために本実施の形態では、以下に示す製造方法を採用する。
【0128】
実施の形態1において、図11,12を用いて説明したようにネガ型レジスト12のリフトオフ処理を施すことにより、図44に示すような製造途中のカソード基板100が形成される。ここで、図44は、図43と同じ断面方向から観察した図である。
【0129】
次に、図44で示したカソード基板100に対して、レジスト51を形成する(図45)。
【0130】
具他的に、例えばスピンコート法などを用いて、図44に示したカソード基板100の全面にレジスト51を塗布し、一般的なリソグラフィ技術を用いて、ストライプ状に配設された引き出し電極4間の領域を完全に覆うように、レジスト51をパターニングする。
【0131】
次に、図45で示したようにレジスト51を塗布した後に、実施の形態1と同様に、引出し電極4をハードマスクとしてエッチング処理を施すことにより孔部5を作成し、その後レジスト51を除去する(図46)。
【0132】
その後の工程は、実施の形態1と同様なので、ここでの詳細な説明は省略する。
【0133】
以上のように本実施の形態では、引出し電極4間領域下に存する透明絶縁層3のエッチングによる除去を避けるため、当該エッチング処理の前に引き出し電極4間の隙部にレジスト51を形成しているので、孔部5の作成のためのエッチング処理により、引出し電極4間領域の下方に位置するカソード電極2の露出を防止することができる。したがって、完成品となった冷陰極表示装置の動作により、アノード電極とカソード電極2と間の異常放電が発生することを防止することができる。
【0134】
ところで、上記各実施の形態では、拡散光13、平行光15による露光処理を施す際に、透明性を有する基板1上に、透明導電材料層2aと不透明導電材料層2bとから成る積層構造のカソード電極2(図47(図1のA−A断面に対応する図である))をマスクとして使用する場合について言及したが、以下に示す積層構造をマスクと使用しても同様の効果を得ることができる。
【0135】
まず、図48(図1のA−A断面に対応する図である)に示すように、透明導電材料層2aと不透明導電材料層2bとの積層の順序を逆とし、不透明導電材料層2b上に透明導電材料層2aを積層した構造のカソード電極2を採用してもよい。
【0136】
ただし、図48に示した積層構造を採用した場合には、不透明導電材料層2bに形成された開口部11の縁部で、透明電極材料層2aが正常にカバリングできず、段差が発生する可能性があるので形成方法には注意を要する(図47の積層構造を採用する場合には、このことを考慮する必要はない)。
【0137】
また、図47、48として、不透明導電材料層2bとして金属等の導電材料としているが、これに限らず、顔料などで着色されたポリイミド等の絶縁材料(以下、不透明絶縁材料層と称す)を採用しても良い。この場合、透明導電材料層2aが単独でカソード電極2を構成することとなる。
【0138】
不透明導電材料層2bを不透明絶縁材料層60で置換することにより、実施の形態4で説明した遮光板40の機能を不透明絶縁材料層60に課すこともできる。
【0139】
つまり、図49,50(図1のA−A断面に対応する図である)に示すような積層構造を基板1上に形成することにより、簡易な形成方法で、かつ正確な位置に、遮光板40の機能を有する、不透明絶縁材料層60の一部となった遮光層(カソード電極2間に存する不透明絶縁材料層60)を形成することができる。
【0140】
なお、不透明導電材料層2bに遮光板40の機能を課すこともでき、この場合、図51(図1のA−A断面に対応する図である)に示すような積層構造を基板1上に作成する必要がある。
【0141】
つまり、図51において、基板1上に、遮光板としての機能も有し、開口部11を有する不透明導電材料層2bを形成する。次に、基板1の上面および不透明導電材料層2bを覆うように、透明性を有する透明絶縁層61を形成する。そして、当該透明絶縁層61の上面に、ストライプ形状の透明導電材料層2a(今の場合、当該透明導電材料層2aが単独でカソード電極2を構成することとになる。)を形成する。
【0142】
ここで、透明絶縁層61として、例えばスクリーン印刷によりガラスペーストを印刷し550℃で焼成することにより形成されるガラス化させたものを採用しても良く、また、SiO2、SiN、SOG(スピンオングラス)などを採用することもできる。
【0143】
図51に示した積層構造(透明導電材料層2a/透明絶縁膜61/不透明導電材料層2b)のように、不透明導電材料層2bと透明導電材料層2aとの間に透明絶縁層61を形成するのは、両導電材料層2a,2b間の電気的を絶縁し、ストライプ状に形成されているカソード電極2において、隣接するカソード電極2同士が電気的に接続されるのを防止するためである。
【0144】
また、図51に示した積層構造は、遮光板40としての機能を有する不透明導電材料層として、例えばCr、Al、Wなどの金属を用いるので、絶縁体を用いた場合よりも薄膜化が可能となり、カバレジによる上層への影響を抑制することができ、かつパターニングを行い易いという利点がある。
【0145】
これらの積層構造に加えて、さらに、以下に示す積層構造も採用することが可能である。
【0146】
つまり、図52(図1のA−A断面に対応する図である)に示すように、基板1上に、開口部11を有する不透明なカソード電極2をストライプ状に配設し、開口部11を充填し、カソード電極2を覆うように、同じくストライプ状に、透明性を有する透明抵抗層62することにより、形成される積層構造を採用しても良い。ここで、透明抵抗層62として、ガラスペーストを有したITO等を採用することができる。
【0147】
図52に示す積層構造(カソード電極2/透明抵抗層62)を採用することにより、電子放出部6は透明抵抗層62上に形成されるので、電子放出部6からの放出電流値を安定化させることができる。したがって、当該積層構造を採用した冷陰極表示装置では、表示画面の輝度のバラツキを低減させることができる。
【0148】
なお、図53(図1のA−A断面に対応する図である)に示すように、カソード電極2と透明抵抗層62の積層の順序を逆にしても、同様の効果を得ることができる。つまり、透明性を有する透明抵抗層62上に、開口部11を有する不透明なカソード電極2を形成させるのである。
【0149】
また、当該透明抵抗層62を有する積層構造を採用する場合において、実施の形態4で説明した遮光板40を設けるのであれば、例えば、図54,55(図1のA−A断面に対応する図である)に示すような態様、つまりカソード電極と透明抵抗層とからなる積層構造と基板との間に存する透明性を有する透明絶縁層63内に設ける態様で設けても良い。
【0150】
【発明の効果】
本発明の請求項1に記載の冷陰極表示装置の製造方法は、(a)カソード電極を有する基板を用意する工程と、(b)前記カソード電極に達する第一の孔を有する、前記基板上に積層された絶縁層および引出し電極を形成する工程と、(c)前記第一の孔を充填し、前記引出し電極を覆うように犠牲層を形成する工程と、(d)前記第一の孔に充填されている前記犠牲層に対して、前記第一の孔よりも径の小さい第二の孔を形成する工程と、(e)前記第二の孔に対して、電子放出材料を形成する工程と、(f)前記工程(e)の後に、前記犠牲層を除去することにより、当該犠牲層上に形成された前記電子放出材料を除去する工程とを、備えているので、第一の孔の側面には犠牲層が形成されることとなる。したがって、第二の孔に電子放出材料を形成したとしても、後の工程(f)により犠牲層と共に当該犠牲層上に付着している電子放出材料も除去することができる。よって、第一の孔の側面には電子放出材料が付着することを防止することができ、完成品において、カソード電極と引出し電極とがショートするといった問題を解消することができる。
【0151】
また、本発明の請求項17に記載の冷陰極表示装置は、透明性を有する基板と、前記基板上に形成され、カソード電極を含む積層構造と、前記積層構造の上方に形成され、第一の孔を有する引出し電極とを備え、前記積層構造は、透明導電材料層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層あるいは不透明絶縁材料層とを含んでいるので、不透明材料層をマスクとした、基板の下方から露光によるリソグラフィ工程を行うことができる。
【0152】
また、本発明の請求項18に記載の冷陰極表示装置は、透明性を有する基板と、前記基板上に形成され、カソード電極を含む積層構造と、前記積層構造の上方に形成され、第一の孔を有する引出し電極とを備え、前記積層構造は、透明導電材料層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層と、当該透明導電材料層と当該不透明導電材料層との間に介在する透明絶縁層とを含んでいるので、不透明導電材料層として、例えばCr、Al、Wなどの金属を用いることができ、絶縁体を用いた場合よりも薄膜化が可能となる。したがって、カバレジによる上層への影響を抑制することができ、かつパターニングを行い易いという利点がある。
【0153】
また、本発明の請求項22に記載の冷陰極表示装置は、透明性を有する基板と、前記基板上に形成され、カソード電極を含む積層構造と、前記積層構造の上方に形成され、第一の孔を有する引出し電極とを備え、前記積層構造は、透明抵抗層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層とを含んでいるので、不透明導電材料層をマスクとした、基板の下方から露光によるリソグラフィ工程を行うことができる。さらに、抵抗層上に電子放出部を作成することも可能となり、電子放出部からの放出電流値を安定化させることができる。したがって、当該積層構造を採用した冷陰極表示装置では、表示画面の輝度のバラツキを低減させることができる。
【図面の簡単な説明】
【図1】実施の形態1に係る製造方法により作成されるカソード基板の様子を示す平面図である。
【図2】一画素に対応するカソード基板の構成を示す拡大断面図である。
【図3】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図4】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図5】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図6】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図7】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図8】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図9】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図10】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図11】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図12】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図13】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図14】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図15】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図16】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図17】実施の形態1に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図18】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図19】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図20】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図21】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図22】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図23】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図24】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図25】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図26】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図27】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図28】実施の形態2に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図29】実施の形態3に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図30】実施の形態3に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図31】実施の形態3に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図32】実施の形態3に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図33】実施の形態3に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図34】実施の形態3に係る製造方法の工程を説明するためのカソード基板の拡大断面図である。
【図35】カソード電極がストライプ状に形成されているために生じる問題点を説明するための断面図である。
【図36】カソード電極がストライプ状に形成されているために生じる問題点を説明するための断面図である。
【図37】カソード電極がストライプ状に形成されているために生じる問題点を説明するための断面図である。
【図38】カソード電極がストライプ状に形成されているために生じる問題点を説明するための断面図である。
【図39】実施の形態4に係る製造方法の工程を説明するためのカソード基板の断面図である。
【図40】実施の形態4に係る製造方法の工程を説明するためのカソード基板の断面図である。
【図41】実施の形態4に係る製造方法の工程を説明するためのカソード基板の断面図である。
【図42】実施の形態4に係る製造方法の工程を説明するためのカソード基板の断面図である。
【図43】引出し電極がストライプ状に形成されているために生じる問題点を説明するための断面図である。
【図44】実施の形態5に係る製造方法の工程を説明するためのカソード基板の断面図である。
【図45】実施の形態5に係る製造方法の工程を説明するためのカソード基板の断面図である。
【図46】実施の形態5に係る製造方法の工程を説明するためのカソード基板の断面図である。
【図47】露光処理時にマスクとしての機能を有する積層構造の態様を示す断面図である。
【図48】露光処理時にマスクとしての機能を有する積層構造の態様を示す断面図である。
【図49】露光処理時にマスクとしての機能を有する積層構造の態様を示す断面図である。
【図50】露光処理時にマスクとしての機能を有する積層構造の態様を示す断面図である。
【図51】露光処理時にマスクとしての機能を有する積層構造の態様を示す断面図である。
【図52】露光処理時にマスクとしての機能を有する積層構造の態様を示す断面図である。
【図53】露光処理時にマスクとしての機能を有する積層構造の態様を示す断面図である。
【図54】露光処理時にマスクとしての機能を有する積層構造の態様を示す断面図である。
【図55】露光処理時にマスクとしての機能を有する積層構造の態様を示す断面図である。
【符号の説明】
1 基板、2 カソード電極、2a 透明導電材料層、2b 不透明導電材料層、3,30,61,63 透明絶縁層、4 引出し電極、5 孔部、6 電子放出部、10 ポジ型の感光性材料膜(ポジ型レジスト)、11 開口部、12ネガ型の感光性材料膜(ネガ型レジスト)、13 拡散光、14,31 犠牲層、15 平行光、16、微細孔、17 電子放出材料、20 触媒層、40 遮光板、50 溝部、51 レジスト、60 不透明絶縁材料層、62 透明抵抗層、100 カソード基板。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing a cold cathode display and a cold cathode display.
[0002]
[Prior art]
Conventionally, the following method has been disclosed as a method for manufacturing a cold cathode display device (for example, see Patent Document 1).
[0003]
In the related art, a cathode electrode having a predetermined shape is provided on a substrate, and an insulating layer, a lead electrode, and a sacrificial layer are stacked in this order so as to cover the substrate and the cathode electrode. Here, alumina or the like is employed as the sacrificial layer.
[0004]
Next, an opening is formed at a predetermined position of the insulating layer, the extraction electrode, and the sacrificial layer, and the cathode electrode is exposed from the opening.
[0005]
Next, a diamond film is formed on the cathode electrode and the sacrificial layer under predetermined forming conditions by using a hot filament CVD (Chemical Vapor Deposition) method.
[0006]
Finally, by etching and removing the sacrificial layer, the diamond film formed on the sacrificial layer is lifted off and removed.
[0007]
In the above steps, since the growth start rate of the diamond film on the sacrificial layer is reduced, a discontinuous diamond film is formed on the sacrificial layer (the diamond film on the cathode electrode has a continuous shape). It is formed.). Therefore, the solution for etching the sacrificial layer can easily penetrate from between the discontinuous diamond films, so that the lift-off process of the discontinuous diamond film can be easily and reliably performed, and only the continuous diamond film is used. Can be formed on the cathode electrode.
[0008]
[Patent Document 1]
JP 2000-353467 A (FIG. 1)
[0009]
[Problems to be solved by the invention]
However, in the above-described conventional technique, there is a problem that a diamond film is formed on the side surface of the opening, and the cathode electrode and the extraction electrode are short-circuited in a finished product.
[0010]
Therefore, an object of the present invention is to provide a method of manufacturing a cold cathode display device, which can prevent a short circuit occurring between a cathode electrode and an extraction electrode.
[0011]
[Means for Solving the Problems]
In order to achieve the above object, a method for manufacturing a cold cathode display device according to
[0012]
Further, the cold cathode display device according to claim 17 according to the present invention, a transparent substrate, a stacked structure formed on the substrate and including a cathode electrode, and formed above the stacked structure, An extraction electrode having one hole, wherein the laminated structure includes a transparent conductive material layer and an opaque conductive material layer or an opaque insulating material layer having an opening at a position corresponding to the first hole. .
[0013]
Further, the cold cathode display device according to claim 18 according to the present invention is configured such that a transparent substrate, a stacked structure formed on the substrate and including a cathode electrode, and a stacked structure formed above the stacked structure, An extraction electrode having one hole, wherein the laminated structure includes a transparent conductive material layer, an opaque conductive material layer having an opening at a location corresponding to the first hole, the transparent conductive material layer and the opaque layer. A transparent insulating layer interposed between the conductive material layer and the conductive material layer.
[0014]
Further, the cold cathode display device according to
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be specifically described with reference to the drawings showing the embodiments.
[0016]
<
FIG. 1 is a plan view illustrating a configuration of a
[0017]
In the
[0018]
Here, an overlapping portion of the
[0019]
FIG. 2 is an enlarged sectional view of the
[0020]
In FIG. 2, a
[0021]
Although not shown in FIG. 2, the anode substrate is provided to face the
[0022]
In the cold cathode display device shown in FIGS. 1 and 2, when a positive voltage is applied to the
[0023]
Since the opaque
[0024]
Next, the manufacturing method according to the present embodiment will be more specifically described below based on an enlarged sectional view showing the order of the steps.
[0025]
First, on a
[0026]
More specifically, a transparent
[0027]
That is, the
[0028]
Here, a glass substrate is used as the
[0029]
The
[0030]
Next, a positive photosensitive material film (hereinafter, referred to as a positive resist) 10 is formed on the
[0031]
Next, by applying a normal lithography process, the positive resist 10 is patterned into a predetermined shape by exposure, and thereafter, is subjected to wet etching, so that a diameter of about 10 μm is formed at a predetermined position of the opaque
[0032]
Here, in the wet etching, only the opaque
[0033]
Next, a silicon cross-linked polymer having a thickness of about 6 μm is formed by spin coating so as to cover the cathode electrode 2 (specifically, the patterned opaque
[0034]
Further, the transparent insulating
[0035]
In addition to the spin coating method, a CVD method, a PVD (Physical Vapor Deposition) method, a printing method, or the like may be adopted as the forming method. The film thickness may be 1 μm or more.
[0036]
Next, a negative photosensitive material film (hereinafter referred to as a negative resist) 12 is formed on the transparent insulating
[0037]
Next, by using a normal lithography technique, the negative resist 12 is exposed from the back side of the
[0038]
As the light 13 for exposure at this time, light 13 having a non-uniform direction (hereinafter referred to as diffused light) 13 is used as shown in FIG.
[0039]
The exposure with the diffused
[0040]
Returning to the method of manufacturing a cold cathode display device, after the above-described exposure step, the negative resist 12 in the non-exposed portion is removed through a development procedure such as reversal baking and development (FIG. 10). Here, in the above process, the opaque
[0041]
Next, an
[0042]
Here, W is employed as the material of the
[0043]
Thereafter, the
[0044]
Next, the
[0045]
In the present embodiment, ethanol is used to remove the negative resist 12. This is because a polymer film is used as the transparent insulating
[0046]
Next, anisotropic etching (for example, reactive ion etching or the like) is performed by using the
[0047]
That is, by the anisotropic etching step, as shown in FIGS. 1 and 2, a
[0048]
Here, the anisotropic etching treatment is performed under the conditions of, for example, introducing CF4 (carbon tetrafluoride) and O2 (oxygen) as an etching gas at a shunting ratio of 4: 1 under a pressure of 100 mTorr and a high frequency power of 200 W. .
[0049]
In addition, after the anisotropic etching is completed, the polymer deposit may adhere to the side wall of the
[0050]
Next, the positive electrode is formed by a spin coating method so as to fill the
[0051]
Next, the
[0052]
Next, development is performed after the above steps, and the exposed portion of the
[0053]
Next, the
[0054]
As a method for forming the electron-emitting material 17, for example, a paste in which CNTs are sufficiently dispersed is applied by spin coating to the upper surface of the
[0055]
Here, since the paste has a low solid content, the film of the electron-emitting material 17 formed in the dried fine holes 16 has a shape thinly adhered to the side surfaces and the bottom of the fine holes 16 as shown in FIG. Become.
[0056]
Further, in the present embodiment, the electron emission material 17 is applied by using the spin coating method, but a method such as a printing method and a spray coating method may be adopted. Furthermore, when applying the paste containing CNTs, by applying ultrasonic cleaning, vacuum defoaming, or the like, the paste can be more efficiently applied to the fine holes 16.
[0057]
After the above steps, finally, the
[0058]
Here, for example, ethanol can be used for removing the
[0059]
By adopting the above manufacturing method, as can be seen from FIG. 16, since the
[0060]
Therefore, a short circuit between the
[0061]
Further, by forming the transparent
[0062]
In addition, by using the diffused light 13 in the exposure processing of the negative resist 12 and performing a simple lithography process, the
[0063]
Further, by using the
[0064]
Further, since an organic insulating material is used for the
[0065]
In order to surely remove the
[0066]
However, when the
[0067]
Therefore, it is difficult to make the thickness of the sacrificial layer formed of the inorganic insulating
[0068]
However, when an organic insulating material is used, even if the organic insulating material is formed to a thickness of 1 μm or more, the above-described stress does not occur, so that the
[0069]
Therefore, the organic insulating material is adopted, and the
[0070]
Further, by adopting a photosensitive material such as a resist as the
[0071]
In other words, when a photoresist process for exposing the resist from above the
[0072]
However, in the present embodiment, since the fixed cathode electrode 2 (specifically, the opaque
[0073]
<
In the first embodiment, when forming the
[0074]
However, in the present embodiment, the
[0075]
Hereinafter, the manufacturing method according to the present embodiment will be specifically described based on cross-sectional views showing the order of steps.
[0076]
First, the steps up to FIG. 3 to FIG. 8 are the same as those in the first embodiment, and thus description thereof will be omitted.
[0077]
Now, in the manufacturing method according to the present embodiment, the negative resist 12 is exposed using the parallel light 15 (FIG. 18).
[0078]
Specifically, the negative resist 12 is exposed to the
[0079]
Next, development is performed after the above process, and the negative resist 12 in the non-exposed portion is removed (FIG. 19). Here, in the above-described exposure step, the opaque
[0080]
Next, as in the first embodiment, the
[0081]
Next, similarly to the first embodiment, the negative resist 12 is removed by lift-off processing of the remaining negative resist 12, and the
[0082]
Next, in the present embodiment, isotropic etching such as wet etching is performed on the transparent insulating
[0083]
Here, for example, a mixed solution of anisole and xylene can be used as the etching solution. Further, in this embodiment, wet etching is performed as isotropic etching, but reactive ion etching may be performed as long as there is a condition undercutting.
[0084]
Next, as in the first embodiment, the
[0085]
By this step, the
[0086]
Next, the
[0087]
In the present embodiment, as a method for forming the electron-emitting
[0088]
In the sputtering method, it is considered that the
[0089]
Next, the
[0090]
Here, ethanol is used for removing the
[0091]
Finally, by growing the
[0092]
As described above, by performing the exposure / development / removal processing using the
[0093]
Therefore, even if the electron emission material 17 is formed in the fine holes 16, the electron emission material 17 attached on the
[0094]
Therefore, a short circuit between the
[0095]
<
The present embodiment is characterized in that the transparent insulating
[0096]
Hereinafter, the manufacturing method according to the present embodiment will be specifically described based on cross-sectional views showing the order of steps.
[0097]
First, the steps up to FIG. 3 to FIG. 6 are the same as those in the first embodiment, and thus description thereof will be omitted.
[0098]
Next, a transparent insulating
[0099]
Here, in the present embodiment, a material having a positive photosensitivity is employed as the transparent insulating
[0100]
Next, an
[0101]
Next, a predetermined portion of the positive type transparent insulating
[0102]
Next, after developing the transparent insulating
[0103]
Here, a mixed solution of anisole and xylene is used as a developer. For development, a means such as bubbling is effective in preventing the lifted-off
[0104]
Next, by the processing up to the above-mentioned step, isotropic etching is performed using the
[0105]
Here, as the solution used in the isotropic etching, the same solution as the above-mentioned developer can be used. However, since the etching rate is slower than that of the photosensitive region, care must be taken in the etching process.
[0106]
Next, sacrificed by a spin coating method or the like so that the
[0107]
Here, the
[0108]
The subsequent steps up to the step of forming the fine holes 16 by the lithography process using the
[0109]
As described above, the method for manufacturing a cold cathode display device according to the present embodiment has the following effects.
[0110]
That is, since a material having photosensitivity is employed for the transparent insulating
[0111]
In the second embodiment, when forming the
[0112]
Therefore, in the present embodiment, as described with reference to FIGS. 32 and 33, the isotropic etching is performed after the anisotropic etching is performed in advance. Since only consideration is given to the above, etching control of the transparent insulating
[0113]
It should be noted that the
[0114]
In the present embodiment, as described in the second embodiment, the hole portion is formed by performing a combination process of the exposure, development, and removal processes using the
[0115]
<
In the first embodiment, since
[0116]
As described with reference to FIG. 9, the case where the negative resist 12 is exposed to the diffused
[0117]
Therefore, by performing the developing process, the negative resist 12 remains above the region between the
[0118]
After that, when the
[0119]
Therefore, when the etching process is performed using the
[0120]
If the
[0121]
In order to solve such a problem, in the present embodiment, as shown in FIG. 39, in order to prevent exposure of the negative resist 12 existing above the region between the
[0122]
Thereby, the negative resist 12 above the region between the
[0123]
As described above, even if etching is performed using the
[0124]
<
In the fourth embodiment, the problem caused by the
[0125]
That is, since the
[0126]
As can be seen from FIG. 43, when the
[0127]
In order to solve this problem, the present embodiment employs the following manufacturing method.
[0128]
In the first embodiment, by performing the lift-off process on the negative resist 12 as described with reference to FIGS. 11 and 12, the
[0129]
Next, a resist 51 is formed on the
[0130]
Specifically, a resist 51 is applied to the entire surface of the
[0131]
Next, as shown in FIG. 45, after the resist 51 is applied, similarly to the first embodiment, an etching process is performed using the
[0132]
Subsequent steps are the same as in the first embodiment, and a detailed description thereof will be omitted.
[0133]
As described above, in the present embodiment, the resist 51 is formed in the gap between the
[0134]
By the way, in each of the above embodiments, when performing the exposure process using the diffused
[0135]
First, as shown in FIG. 48 (corresponding to the cross section AA in FIG. 1), the order of lamination of the transparent
[0136]
However, when the laminated structure shown in FIG. 48 is adopted, the transparent
[0137]
47 and 48, the opaque
[0138]
By replacing the opaque
[0139]
That is, by forming a laminated structure as shown in FIGS. 49 and 50 (corresponding to the cross section taken along the line AA in FIG. 1) on the
[0140]
The function of the light-shielding
[0141]
That is, in FIG. 51, an opaque
[0142]
Here, as the transparent insulating
[0143]
As in the laminated structure (transparent
[0144]
Further, the laminated structure shown in FIG. 51 uses, for example, a metal such as Cr, Al, or W as the opaque conductive material layer having a function as the light-shielding
[0145]
In addition to these laminated structures, the following laminated structures can also be adopted.
[0146]
That is, as shown in FIG. 52 (corresponding to the cross section taken along the line AA in FIG. 1), an
[0147]
By employing the laminated structure (
[0148]
Note that, as shown in FIG. 53 (corresponding to the cross section AA in FIG. 1), the same effect can be obtained even if the order of lamination of the
[0149]
Further, in the case where the laminated structure having the
[0150]
【The invention's effect】
The method of manufacturing a cold cathode display device according to
[0151]
The cold cathode display device according to claim 17 of the present invention includes a substrate having transparency, a laminated structure formed on the substrate and including a cathode electrode, and a first structure formed above the laminated structure. Since the stacked structure includes a transparent conductive material layer and an opaque conductive material layer or an opaque insulating material layer having an opening at a location corresponding to the first hole, In addition, a lithography step by exposure can be performed from below the substrate using the opaque material layer as a mask.
[0152]
The cold cathode display device according to claim 18 of the present invention includes a transparent substrate, a laminated structure formed on the substrate and including a cathode electrode, and a first structure formed above the laminated structure. An extraction electrode having holes, wherein the laminated structure includes a transparent conductive material layer, an opaque conductive material layer having an opening at a location corresponding to the first hole, the transparent conductive material layer and the opaque conductive material layer. Since it includes a transparent insulating layer interposed between the material layer and the opaque conductive material layer, a metal such as Cr, Al, or W can be used as the opaque conductive material layer. It becomes possible. Therefore, there is an advantage that the influence on the upper layer due to the coverage can be suppressed and patterning can be easily performed.
[0153]
Further, a cold cathode display device according to claim 22 of the present invention includes a transparent substrate, a stacked structure formed on the substrate and including a cathode electrode, and a first structure formed above the stacked structure. An extraction electrode having a hole, and the laminated structure includes a transparent resistance layer and an opaque conductive material layer having an opening at a position corresponding to the first hole. A lithography step by exposure can be performed from below the substrate, which is a mask. Further, an electron emission portion can be formed on the resistance layer, and the emission current value from the electron emission portion can be stabilized. Therefore, in the cold cathode display device employing the laminated structure, it is possible to reduce the variation in the luminance of the display screen.
[Brief description of the drawings]
FIG. 1 is a plan view showing a state of a cathode substrate formed by a manufacturing method according to a first embodiment.
FIG. 2 is an enlarged cross-sectional view illustrating a configuration of a cathode substrate corresponding to one pixel.
FIG. 3 is an enlarged cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 4 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 5 is an enlarged cross-sectional view of the cathode substrate for describing steps of the manufacturing method according to the first embodiment.
FIG. 6 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 7 is an enlarged cross-sectional view of the cathode substrate for describing steps of the manufacturing method according to the first embodiment.
FIG. 8 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 9 is an enlarged cross-sectional view of the cathode substrate for describing steps of the manufacturing method according to the first embodiment.
FIG. 10 is an enlarged cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 11 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 12 is an enlarged cross-sectional view of the cathode substrate for describing steps of the manufacturing method according to the first embodiment.
FIG. 13 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 14 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 15 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 16 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 17 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the first embodiment.
FIG. 18 is an enlarged cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to a second embodiment.
FIG. 19 is an enlarged cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to the second embodiment.
FIG. 20 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the second embodiment.
FIG. 21 is an enlarged cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to the second embodiment.
FIG. 22 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the second embodiment.
FIG. 23 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the second embodiment.
FIG. 24 is an enlarged cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to the second embodiment.
FIG. 25 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the second embodiment.
FIG. 26 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the second embodiment.
FIG. 27 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the second embodiment.
FIG. 28 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the second embodiment.
FIG. 29 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the third embodiment.
FIG. 30 is an enlarged cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to the third embodiment.
FIG. 31 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the third embodiment.
FIG. 32 is an enlarged cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the third embodiment.
FIG. 33 is an enlarged cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to the third embodiment.
FIG. 34 is an enlarged cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to the third embodiment.
FIG. 35 is a cross-sectional view for describing a problem that occurs because the cathode electrode is formed in a stripe shape.
FIG. 36 is a cross-sectional view for describing a problem that occurs because the cathode electrode is formed in a stripe shape.
FIG. 37 is a cross-sectional view for describing a problem that occurs because the cathode electrode is formed in a stripe shape.
FIG. 38 is a cross-sectional view for describing a problem that occurs because the cathode electrode is formed in a stripe shape.
FIG. 39 is a cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the fourth embodiment.
FIG. 40 is a cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to the fourth embodiment.
FIG. 41 is a cross-sectional view of a cathode substrate for describing steps of a manufacturing method according to the fourth embodiment.
FIG. 42 is a cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the fourth embodiment.
FIG. 43 is a cross-sectional view for describing a problem that occurs because the extraction electrodes are formed in a stripe shape.
FIG. 44 is a cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the fifth embodiment.
FIG. 45 is a cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the fifth embodiment.
FIG. 46 is a cross-sectional view of the cathode substrate for describing steps of a manufacturing method according to the fifth embodiment.
FIG. 47 is a cross-sectional view showing an embodiment of a laminated structure having a function as a mask during exposure processing.
FIG. 48 is a cross-sectional view showing an embodiment of a laminated structure having a function as a mask during exposure processing.
FIG. 49 is a cross-sectional view showing an embodiment of a laminated structure having a function as a mask during exposure processing.
FIG. 50 is a cross-sectional view showing an embodiment of a laminated structure having a function as a mask during exposure processing.
FIG. 51 is a cross-sectional view showing an embodiment of a stacked structure having a function as a mask during exposure processing.
FIG. 52 is a cross-sectional view showing an embodiment of a laminated structure having a function as a mask during exposure processing.
FIG. 53 is a cross-sectional view showing an embodiment of a laminated structure having a function as a mask during exposure processing.
FIG. 54 is a cross-sectional view showing an embodiment of a laminated structure having a function as a mask during exposure processing.
FIG. 55 is a cross-sectional view showing an embodiment of a stacked structure having a function as a mask during exposure processing.
[Explanation of symbols]
DESCRIPTION OF
Claims (23)
(b)前記カソード電極に達する第一の孔を有する、前記基板上に積層された絶縁層および引出し電極を形成する工程と、
(c)前記第一の孔を充填し、前記引出し電極を覆うように犠牲層を形成する工程と、
(d)前記第一の孔に充填されている前記犠牲層に対して、前記第一の孔よりも径の小さい第二の孔を形成する工程と、
(e)前記第二の孔に対して、電子放出材料を形成する工程と、
(f)前記工程(e)の後に、前記犠牲層を除去することにより、当該犠牲層上に形成された前記電子放出材料を除去する工程とを、
備えることを特徴とする冷陰極表示装置の製造方法。(A) providing a substrate having a cathode electrode;
(B) forming an insulating layer and an extraction electrode laminated on the substrate, the first layer having a first hole reaching the cathode electrode;
(C) filling the first hole and forming a sacrificial layer so as to cover the extraction electrode;
(D) forming a second hole having a smaller diameter than the first hole with respect to the sacrificial layer filled in the first hole;
(E) forming an electron emitting material for the second hole;
(F) removing the electron-emitting material formed on the sacrificial layer by removing the sacrificial layer after the step (e);
A method for manufacturing a cold cathode display device, comprising:
透明性を有する前記基板上に、透明導電材料層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層あるいは不透明絶縁材料層とを含む、積層構造を形成する工程を含む、
ことを特徴とする請求項1に記載の冷陰極表示装置の製造方法。The step (a) comprises:
Forming a layered structure including a transparent conductive material layer and an opaque conductive material layer or an opaque insulating material layer having an opening at a position corresponding to the first hole on the transparent substrate. ,
The method for manufacturing a cold cathode display device according to claim 1, wherein:
透明性を有する前記基板上に、透明導電材料層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層と、当該透明導電材料層と当該不透明導電材料層との間に介在する透明絶縁層とを含む、積層構造を形成する工程を含む、ことを特徴とする請求項1に記載の冷陰極表示装置の製造方法。The step (a) comprises:
On the substrate having transparency, a transparent conductive material layer, an opaque conductive material layer having an opening at a position corresponding to the first hole, between the transparent conductive material layer and the opaque conductive material layer 2. The method according to claim 1, further comprising a step of forming a laminated structure including an interposed transparent insulating layer.
透明性を有する前記基板上に、透明抵抗層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層とを含む、積層構造を形成する工程を含む、
ことを特徴とする請求項1に記載の冷陰極表示装置の製造方法。The step (a) comprises:
On the transparent substrate, including a transparent resistance layer, and an opaque conductive material layer having an opening at a location corresponding to the first hole, including a step of forming a laminated structure,
The method for manufacturing a cold cathode display device according to claim 1, wherein:
前記不透明絶縁材料層または前記不透明導電材料層をマスクとして、前記基板の下面側から光を照射する第一のリソグラフィ技術を用いて、前記第一の孔を形成する工程である、
ことを特徴とする請求項2ないし請求項4のいずれかに記載の冷陰極表示装置の製造方法。The step (b) comprises:
Using the opaque insulating material layer or the opaque conductive material layer as a mask, using a first lithography technique of irradiating light from the lower surface side of the substrate, is a step of forming the first hole,
5. The method for manufacturing a cold cathode display device according to claim 2, wherein
拡散光での露光による前記第一のリソグラフィ技術を用いて、前記第一の孔を形成する工程である、
ことを特徴とする請求項5に記載の冷陰極表示装置の製造方法。The step (b) comprises:
Using the first lithography technique by exposure to diffused light, is a step of forming the first hole,
The method of manufacturing a cold cathode display device according to claim 5, wherein:
(b−1)前記カソード電極が形成された前記基板を覆うように、透明性を有する前記絶縁層と感光性のレジストとを、当該順で積層する工程と、
(b−2)前記第一のリソグラフィ工程により露光された部分の前記レジストを前記絶縁層上に残存させる工程と、
(b−3)前記残存しているレジストと前記絶縁層とを覆うように、前記引出し電極を形成する工程と、
(b−4)リフトオフ処理により、前記残存しているレジスト上の前記引出し電極を除去する工程と、
(b−5)前記工程(b−4)の後に、前記引出し電極層をマスクとしてエッチングを施すことにより、前記絶縁層を除去し、前記第一の孔を形成する工程とを、備えている、
ことを特徴とする請求項6に記載の冷陰極表示装置の製造方法。The step (b) comprises:
(B-1) laminating the transparent insulating layer and a photosensitive resist in this order so as to cover the substrate on which the cathode electrode is formed;
(B-2) a step of leaving a portion of the resist exposed by the first lithography step on the insulating layer;
(B-3) forming the extraction electrode so as to cover the remaining resist and the insulating layer;
(B-4) removing the extraction electrode on the remaining resist by a lift-off process;
(B-5) after the step (b-4), a step of removing the insulating layer and forming the first hole by etching using the extraction electrode layer as a mask. ,
The method of manufacturing a cold cathode display device according to claim 6, wherein:
(b−a)前記カソード電極が形成された前記基板を覆うように、感光性を有する前記絶縁層と前記引出し電極層とを当該順で積層する工程と、
(b−b)前記第一のリソグラフィ工程により、露光された部分の前記絶縁層および当該露光された絶縁層上に形成された前記引出し電極を除去することにより、前記第一の孔を形成する工程とを、備えている、
ことを特徴とする請求項6に記載の冷陰極表示装置の製造方法。The step (b) comprises:
(Ba) laminating the insulating layer having photosensitivity and the extraction electrode layer in this order so as to cover the substrate on which the cathode electrode is formed;
(Bb) forming the first hole by removing the exposed portion of the insulating layer and the extraction electrode formed on the exposed insulating layer by the first lithography step; With the process,
The method of manufacturing a cold cathode display device according to claim 6, wherein:
平行光での露光による前記第一のリソグラフィ技術を用いて第三の孔を形成した後に、当該第三の孔に対して等方性エッチングを施すことにより、前記第一の孔を形成する工程である、
ことを特徴とする請求項5に記載の冷陰極表示装置の製造方法。The step (b) comprises:
After forming a third hole using the first lithography technique by exposure to parallel light, forming the first hole by performing isotropic etching on the third hole Is,
The method of manufacturing a cold cathode display device according to claim 5, wherein:
(b−10)前記カソード電極が形成された前記基板を覆うように、透明性を有する前記絶縁層と感光性のレジストとを、当該順で積層する工程と、
(b−11)前記第一のリソグラフィ工程により露光された部分の前記レジストを前記絶縁層上に残存させる工程と、
(b−12)前記残存しているレジストと前記絶縁層とを覆うように、前記引出し電極を形成する工程と、
(b−13)リフトオフ処理により、前記残存しているレジスト上の前記引出し電極を除去することにより、前記第三の孔を形成する工程と、
(b−14)前記工程(b−13)の後に、前記引出し電極層をマスクとして等方性エッチングを施すことにより、前記絶縁層を除去し、前記第一の孔を形成する工程とを、備えている、
ことを特徴とする請求項9に記載の冷陰極表示装置の製造方法。The step (b) comprises:
(B-10) laminating the transparent insulating layer and the photosensitive resist in this order so as to cover the substrate on which the cathode electrode is formed;
(B-11) leaving a portion of the resist exposed by the first lithography step on the insulating layer;
(B-12) forming the extraction electrode so as to cover the remaining resist and the insulating layer;
(B-13) forming the third hole by removing the extraction electrode on the remaining resist by a lift-off process;
(B-14) after the step (b-13), performing isotropic etching using the extraction electrode layer as a mask to remove the insulating layer and form the first hole, Have,
The method for manufacturing a cold cathode display device according to claim 9, wherein:
(b−A)前記カソード電極が形成された前記基板を覆うように、感光性を有する前記絶縁層と前記引出し電極層とを当該順で積層する工程と、
(b−B)前記第一のリソグラフィ工程により、露光された部分の前記絶縁層および当該露光された絶縁層上に形成された前記引出し電極を除去することにより、前記第三の孔を形成する工程と、
(b−C)前記工程(b−B)の後に、前記引出し電極をマスクとして前記等方性エッチングを施すことにより、前記第一の孔を形成する工程とを、備えている、
ことを特徴とする請求項9に記載の冷陰極表示装置の製造方法。The step (b) comprises:
(BA) stacking the insulating layer having photosensitivity and the extraction electrode layer in this order so as to cover the substrate on which the cathode electrode is formed;
(B-B) The third hole is formed by removing the exposed portion of the insulating layer and the extraction electrode formed on the exposed insulating layer by the first lithography step. Process and
(BC) after the step (bB), performing the isotropic etching using the extraction electrode as a mask to form the first hole.
The method for manufacturing a cold cathode display device according to claim 9, wherein:
複数の前記カソード電極を有する前記基板を用意する工程であり、
前記工程(b)は、
前記カソード電極間の領域において、前記光を遮光しながら、前記第一のリソグラフィ工程を施す工程である、
ことを特徴とする請求項5ないし請求項11のいずれかに記載の冷陰極表示装置の製造方法。The step (a) comprises:
Preparing the substrate having a plurality of the cathode electrodes,
The step (b) comprises:
In a region between the cathode electrodes, it is a step of performing the first lithography step while shielding the light,
The method of manufacturing a cold cathode display device according to any one of claims 5 to 11, wherein:
前記工程(b)は、
前記引出し電極間の領域がマスクされた状態で、当該引出し電極をマスクとしてエッチング処理を施す工程である、
ことを特徴とする請求項7、請求項10、請求項11または請求項12に記載の冷陰極表示装置の製造方法。The extraction electrode is plural,
The step (b) comprises:
In a state where the region between the extraction electrodes is masked, is a step of performing an etching process using the extraction electrode as a mask,
13. The method for manufacturing a cold cathode display device according to claim 7, wherein:
感光性を有する前記犠牲層を形成する工程であり、
前記工程(d)は、
前記不透明導電材料層または前記不透明絶縁材料層をマスクとして、前記基板の下面側から光を照射する第二のリソグラフィ技術を用いて、前記第二の孔を形成する工程である、
ことを特徴とする請求項2ないし請求項13のいずれかに記載の冷陰極表示装置の製造方法。The step (c) comprises:
Forming the sacrificial layer having photosensitivity,
The step (d) includes:
Using the opaque conductive material layer or the opaque insulating material layer as a mask, using a second lithography technique of irradiating light from the lower surface side of the substrate, is a step of forming the second hole,
14. The method for manufacturing a cold cathode display device according to claim 2, wherein:
平行光での露光による前記第二のリソグラフィ技術を用いて、前記第二の孔を形成する工程である、
ことを特徴とする請求項14に記載の冷陰極表示装置の製造方法。The step (d) includes:
Using the second lithography technique by exposure to parallel light, is a step of forming the second hole,
The method for manufacturing a cold cathode display device according to claim 14, wherein:
有機絶縁材料である前記犠牲層を形成する工程である、
ことを特徴とする請求項1ないし請求項15のいずれかに記載の冷陰極表示装置の製造方法。The step (c) comprises:
A step of forming the sacrificial layer, which is an organic insulating material,
The method of manufacturing a cold cathode display device according to any one of claims 1 to 15, wherein:
前記基板上に形成され、カソード電極を含む積層構造と、
前記積層構造の上方に形成され、第一の孔を有する引出し電極とを、備え、
前記積層構造は、
透明導電材料層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層あるいは不透明絶縁材料層とを含む、
ことを特徴とする冷陰極表示装置。A substrate having transparency;
A laminated structure formed on the substrate and including a cathode electrode;
An extraction electrode formed above the laminated structure and having a first hole,
The laminated structure has
A transparent conductive material layer, including an opaque conductive material layer or an opaque insulating material layer having an opening at a location corresponding to the first hole,
A cold cathode display device characterized by the above-mentioned.
前記基板上に形成され、カソード電極を含む積層構造と、
前記積層構造の上方に形成され、第一の孔を有する引出し電極とを、備え、
前記積層構造は、
透明導電材料層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層と、当該透明導電材料層と当該不透明導電材料層との間に介在する透明絶縁層とを含む、
ことを特徴とする冷陰極表示装置。A substrate having transparency;
A laminated structure formed on the substrate and including a cathode electrode;
An extraction electrode formed above the laminated structure and having a first hole,
The laminated structure has
A transparent conductive material layer, an opaque conductive material layer having an opening at a position corresponding to the first hole, and a transparent insulating layer interposed between the transparent conductive material layer and the opaque conductive material layer,
A cold cathode display device characterized by the above-mentioned.
前記透明導電材料層上に前記不透明絶縁材料層を積層することにより、形成されている、
ことを特徴とする請求項17に記載の冷陰極表示装置。The laminated structure has
It is formed by laminating the opaque insulating material layer on the transparent conductive material layer,
The cold cathode display device according to claim 17, wherein:
前記不透明絶縁材料層は、隣接する前記カソード電極間に渡って形成されている、
ことを特徴とする請求項17または請求項19に記載の冷陰極表示装置。The cathode electrode is plural,
The opaque insulating material layer is formed between the adjacent cathode electrodes,
20. The cold cathode display device according to claim 17, wherein:
前記基板上に形成された前記不透明導電材料層を覆うように前記透明絶縁層を形成し、当該透明絶縁層上に前記透明導電材料層を形成することにより、構成されている、
ことを特徴とする請求項18に記載の冷陰極表示装置。The laminated structure has
Forming the transparent insulating layer so as to cover the opaque conductive material layer formed on the substrate, and forming the transparent conductive material layer on the transparent insulating layer,
19. The cold cathode display device according to claim 18, wherein:
前記基板上に形成され、カソード電極を含む積層構造と、
前記積層構造の上方に形成され、第一の孔を有する引出し電極とを、備え、
前記積層構造は、
透明抵抗層と、前記第一の孔に対応する箇所に開口部を有する不透明導電材料層とを含む、
ことを特徴とする冷陰極表示装置。A substrate having transparency;
A laminated structure formed on the substrate and including a cathode electrode;
An extraction electrode formed above the laminated structure and having a first hole,
The laminated structure has
A transparent resistance layer, including an opaque conductive material layer having an opening at a location corresponding to the first hole,
A cold cathode display device characterized by the above-mentioned.
前記積層構造は、前記カソード電極間に配置される遮光板をさらに含んでいる、
ことを特徴とする請求項22に記載の冷陰極表示装置。The cathode electrode is plural,
The stacked structure further includes a light blocking plate disposed between the cathode electrodes,
23. The cold cathode display device according to claim 22, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003042141A JP3958695B2 (en) | 2003-02-20 | 2003-02-20 | Method for manufacturing cold cathode display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003042141A JP3958695B2 (en) | 2003-02-20 | 2003-02-20 | Method for manufacturing cold cathode display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004253236A true JP2004253236A (en) | 2004-09-09 |
JP2004253236A5 JP2004253236A5 (en) | 2005-12-22 |
JP3958695B2 JP3958695B2 (en) | 2007-08-15 |
Family
ID=33025501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003042141A Expired - Fee Related JP3958695B2 (en) | 2003-02-20 | 2003-02-20 | Method for manufacturing cold cathode display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3958695B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006011468A1 (en) * | 2004-07-27 | 2006-02-02 | Dainippon Screen Mfg. Co., Ltd. | Carbon nanotube device and process for producing the same |
JP2006040863A (en) * | 2004-07-26 | 2006-02-09 | Samsung Sdi Co Ltd | Field emission display equipped with carbon nanotube emitter, and its manufacturing method |
KR100837407B1 (en) | 2006-11-15 | 2008-06-12 | 삼성전자주식회사 | Method of manufacturing field emission device |
JP2011510431A (en) * | 2007-07-26 | 2011-03-31 | シーイービーティー・カンパニー・リミティッド | Electron emission source with nanostructured chip and electron column using the same |
JP2013525913A (en) * | 2010-04-28 | 2013-06-20 | ドンジン セミケム カンパニー リミテッド | Touch panel and manufacturing method thereof |
-
2003
- 2003-02-20 JP JP2003042141A patent/JP3958695B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006040863A (en) * | 2004-07-26 | 2006-02-09 | Samsung Sdi Co Ltd | Field emission display equipped with carbon nanotube emitter, and its manufacturing method |
WO2006011468A1 (en) * | 2004-07-27 | 2006-02-02 | Dainippon Screen Mfg. Co., Ltd. | Carbon nanotube device and process for producing the same |
JPWO2006011468A1 (en) * | 2004-07-27 | 2008-07-31 | 大日本スクリーン製造株式会社 | Carbon nanotube device and manufacturing method thereof |
JP4558735B2 (en) * | 2004-07-27 | 2010-10-06 | 大日本スクリーン製造株式会社 | Carbon nanotube device and manufacturing method thereof |
US8642126B2 (en) | 2004-07-27 | 2014-02-04 | Dainippon Screen Mfg. Co., Ltd. | Carbon nanotube device and process for producing the same |
KR100837407B1 (en) | 2006-11-15 | 2008-06-12 | 삼성전자주식회사 | Method of manufacturing field emission device |
JP2011510431A (en) * | 2007-07-26 | 2011-03-31 | シーイービーティー・カンパニー・リミティッド | Electron emission source with nanostructured chip and electron column using the same |
JP2013525913A (en) * | 2010-04-28 | 2013-06-20 | ドンジン セミケム カンパニー リミテッド | Touch panel and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP3958695B2 (en) | 2007-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3863781B2 (en) | Method of manufacturing a triode carbon nanotube field emission array | |
US20040043219A1 (en) | Pattern forming method for carbon nanotube, and field emission cold cathode and method of manufacturing the cold cathode | |
JP3614377B2 (en) | Method of manufacturing field electron emission device and field electron emission device manufactured thereby | |
KR20050071480A (en) | Barrier metal layer for a carbon nanotube flat panel display | |
JP3958695B2 (en) | Method for manufacturing cold cathode display device | |
JP3391360B2 (en) | Electron emitting device and method of manufacturing the same | |
US7030545B2 (en) | Field emission cathode with emitters formed of acicular protrusions with secondary emitting protrusions formed thereon | |
KR20050052241A (en) | Field emission display device and manufacturing method of the device | |
JP2005116500A (en) | Field emission display device and its manufacturing method | |
JP4353823B2 (en) | Electron emission source, method for manufacturing the same, and pixel display device | |
JPH0817365A (en) | Field emission device and its manufacture | |
US7352123B2 (en) | Field emission display with double layered cathode and method of manufacturing the same | |
JP3362506B2 (en) | Method for manufacturing electron-emitting device | |
US6815238B2 (en) | Method of manufacturing field emission device | |
KR100590524B1 (en) | Field emission device comprising focusing electrode and method of fabricating the same | |
KR100569264B1 (en) | Method of manufacturing field emission display device | |
JPH04284325A (en) | Electric field emission type cathode device | |
KR100752509B1 (en) | Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof | |
JPH1050209A (en) | Manufacture of substrate for electron emitting element | |
JP2001143602A (en) | Field emission type cold cathode and method of fabricating the same | |
JP4818802B2 (en) | Manufacturing method of electron emission source | |
KR100656675B1 (en) | Field emission device and fabrication method thereof and field emission display device using it and fabrication method thereof | |
KR100784511B1 (en) | Appratus for Field Emission Display and Method for fabricating thereof | |
KR100918045B1 (en) | Manufacturing method of field emission display deivce | |
JP2005116231A (en) | Manufacturing method of cold cathode field electron emission display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070510 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |