JP2004062133A - Manufacturing method of substrate for chip on glass, and mounting method of chip on glass - Google Patents
Manufacturing method of substrate for chip on glass, and mounting method of chip on glass Download PDFInfo
- Publication number
- JP2004062133A JP2004062133A JP2002323298A JP2002323298A JP2004062133A JP 2004062133 A JP2004062133 A JP 2004062133A JP 2002323298 A JP2002323298 A JP 2002323298A JP 2002323298 A JP2002323298 A JP 2002323298A JP 2004062133 A JP2004062133 A JP 2004062133A
- Authority
- JP
- Japan
- Prior art keywords
- cog
- substrate
- organic layer
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Liquid Crystal (AREA)
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、液晶ディスプレイ(LCD)のチップオングラス(chip on glass、COG)製造工程に関し、特に、リワーク(rework)時にCOGパッドの損壊を回避できるCOG用基板の製造方法に関する。
【0002】
【従来の技術】
近年来、ディスプレイ装置の応用において液晶ディスプレイパネル(LCD panel)は広範囲に渡って、陰極線管(CRT)に取って代わっている。液晶ディスプレイパネルのアセンブリ製造工程においては、先ず、LCD基板と透明基板を組み合わせる。LCD基板は多くのスイッチ、例えばTFT(Thin Film Transistor)などを備えることで、多くの画素を制御する。LCDパネルを組み合わせた後、パネルはプリント回路基板(PCB)をボンディングしなければならない。目下のところ、チップをガラス基板上に搭載するCOG技術が注目され使用されている。
【0003】
ところで、このCOG技術では、チップのボンディング不良等が発生した場合、チップを基板から取り外す作業(リワーク作業)が行われることがある。そして、このチップを基板から取り外す作業時には、COGパッドとその他の素子、例えば有機層、鈍化層、導線等が剥離するような損傷がたびたび発生することがある。
【0004】
以下に図1を用いて、公知のCOG構造がリワーク作業する際に生じる不具合点を説明する。図1は、公知のCOG構造の断面図を示したものである。基板100と、COGパッド110と、鈍化層120と、有機層130と、ITO(Indium Tin Oxide)層140と、ACF(Anisotropic Conductive Film)層150と、金バンプ及びチップ170からなる。しかし、リワーク作業が必要な時、パッド110上方のスペース180はかなり狭いため、チップ170を抜き取る工程(リワーク工程)において、有機層130、鈍化層120及びパッド110を損傷することが度々起こる。
【0005】
上述のリワーク時に生じる損傷の問題を解決する手法として、図2〜図5で示すCOG用基板の製造方法が知られている(例えば、特許文献1〜5参照)。
【0006】
【特許文献1】米国特許第6337723号明細書
【特許文献2】米国特許第6424401号明細書
【特許文献3】米国特許第5946065号明細書
【特許文献4】米国特許第5706064号明細書
【特許文献5】米国特許第5748179号明細書
【0007】
先ず初めに、金属層(図示しない)を備える基板200が提供される。次に、第一マスクに用いてリソグラフィ工程を行うことにより、金属層からCOGパッド210を形成する。その後、鈍化層220と感光性の有機層230とを基板200上に順に積層して形成する。
【0008】
そして、図3で示すように、第二マスクを用いて有機層230に対し、リソグラフィ工程を施し、適当なリワークスペースを備える第一ホール240を形成し、鈍化層220の一部を露出させる。
【0009】
次に、図4で示すように、第三マスクを利用して、リソグラフィ工程を施し、COGパッド210上方に位置する鈍化層220をエッチングして除去し、COGパッド210表面を露出する第二ホール250を形成する。
【0010】
続いて、図5で示すように、ITO層(図示しない)を、鈍化層220と有機層230上に積層し、第四マスクを用いてITO層260をCOGパッド210上に位置するように形成する。
【0011】
【発明が解決しようとする課題】
このように上述のCOG用基板の製造方法では、リワーク時におけるCOGパッドの損傷を防ぐための適当なリワークスペースを設けるために、製造工程では全部で4つのマスクを必要としており、このことによって製造コストと製造時間の増加を抑えることができない。
【0012】
そこで、本発明はリワーク時におけるチップオングラス(以下COGと称する)パッドの損壊を防止できるCOG用基板の製造工程を提供することを目的とする。また、本発明はリワーク時にCOGパッドの損壊を防ぐ実装方法を提供することをもう一つの目的とする。
【0013】
【課題を解決するための手段】
上記した課題を解決するため、本発明は、リワーク時におけるチップオングラス(以下COGと称する)パッドの損壊を防止できるCOG用基板の製造方法であって、COG領域を備える基板を提供する工程と、COGパッドを前記COG領域に形成する工程と、前記COGパッドと前記基板上に、鈍化層を形成する工程と、前記鈍化層に厚い有機層を形成する工程と、前記厚い有機層の一部分を除去することで、前記COGパッド上方に位置し、前記鈍化層表面を露出する第一ホールと、前記第一ホールを含み、底部に薄い有機層を残留させた、開口面積が前記COG領域より大きい第二ホールと、を形成する工程と、前記厚い有機層と前記薄い有機層とをエッチングマスクとして、前記鈍化層の一部分を除去し、前記COGパッドの一部分を露出させる工程と、前記第二ホール底部の薄い有機層を除去する工程と、導電層を前記COGパッド上に形成する工程と、を備えるものとした。
【0014】
そして、前記厚い有機層の一部分を除去して、前記薄い有機層を前記第二ホールの底部へ残留させる方法は、フォトマスクにより、前記厚い有機層に対しリソグラフィ工程を施す工程からなり、前記フォトマスクは、設置位置が前記第一ホールに対応し、透光可能とされた第一パターンと、設置位置が前記第二ホールに対応し、透光強度を低下させることができる第二パターンと、からなるとすることが好ましい。
【0015】
また、前記フォトマスクの前記第二パターンはハーフトーンパターンであることが好ましく、前記フォトマスクの前記第二パターンは複数のマイクロパターンを含むことが望ましいものである。
【0016】
そして、前記基板はガラスであることが望ましく、COGパッドはチタニウム(Ti)/アルミニウム(Al)/チタニウム(Ti)のスタックで形成されていることが好ましい。鈍化層は窒化ケイ素であることが望ましい。さらに、厚い有機層は感光性有機材料からなることが望ましく、導電層はITOであることが望ましいものである。
【0017】
上記した本発明に係るCOG用基板の製造方法によりCOG用基板を用いて、このCOG用基板の導電層に、チップを電気的に接続させる工程を行うという実装によりCOG実装品を得るようにすると、ボンディング不良が生じた場合であっても、COGパッド等の損壊を生じることなく、リワーク作業を行えるものとなる。
【0018】
そして、本発明のCOG用基板の製造方法により得たCOG用基板の導電層へチップを電気的に接続させる工程を行ったCOG実装品から、チップを取り外すリワーク工程をさらに行い、当該COG用基板へチップを電気的に接続させる工程を行うことも可能となる。本発明の製造方法により得られたCOG用基板を用いたCOG実装品によれば、リワーク作業によりCOGパッド等の損壊を生じることないので、リワーク作業後のCOG用基板へ新たにチップの電気的な接続を行うことができ、COG実装品の製造歩留りを向上することができる。
【0019】
【発明の実施の形態】
上述した本発明の目的、特徴、及び長所をより一層明瞭にするため、以下に本発明の好ましい実施の形態を挙げ、図を参照しながら詳説する。
【0020】
図6〜図11を用いて本発明に係るCOG用基板の製造工程を説明する。また、図12は、図6においてCOGパッドを形成するのに使用したフォトマスクの平面図である。図13は、図7においてホールを形成するのに使用したフォトマスクの平面図である。
【0021】
先ず、図6に示すように、ガラスからなる基板300が提供される。この基板300は少なくとも一つのCOG領域310を備える。そして、基板300上には金属層(図示しない)が積層される。続いて、図12で示される第一フォトマスク910を利用して、金属層に対しリソグラフィ工程が施されてパターン化したCOGパッド320を形成する。このとき、このCOGパッド320は、基板300上のデータライン(図示しない)、スキャンライン(図示しない)トランジスタ素子(図示しない)に電気的に接続されている。COGパッド320は、例えば、チタニウム(Ti)/アルミニウム(Al)/チタニウム(Ti)のスタック金属層構造から構成される。
【0022】
図12で示されるフォトマスクは不透光領域920と透光領域930を備える。不透光領域920は図6中のCOGパッド320の位置に対応している。
【0023】
次に、図6に示すように、例えば窒化ケイ素(SiN)層である鈍化層330を、COGパッド320と基板300表面上に積層する。続いて、感光性材料であり、即ち、フォトレジスト特性を備える厚い有機層340を鈍化層330上に形成する。
【0024】
次に、図7に示すように、例えば図13で示される第二マスク1010を利用してリソグラフィ工程が施され、厚い有機層340をエッチング除去して、第一ホール410と第二ホール420とが形成される。この場合のリソグラフィ工程では、第二マスク上のパターンプロフィルを利用することで、厚い有機層340の第一ホール410と第二ホール420とを同時に形成され、第一ホール410は第二ホール420内で、且つ、COGパッド320上方に形成され、COGパッド320上方の鈍化層330を露出させることとなり、第二ホール420の底部には薄い有機層430を残留し、第二ホール420の開口面積はCOG領域310より大きくなる。
【0025】
図13のフォトマスク1010は、第一パターン1020、第二パターン1030及び第三パターン1040からなる。第一パターン1020(透明領域)は、透光に用いられ、第一ホール410に対応する。第二パターン1030(半透明領域)は透光強度を低下させるのに用いられ、第二ホール420に対応する。第三パターン1040(不透明領域)は遮光に用いられ、厚い有機層340がエッチングされない領域に対応する。
【0026】
ここで、第二パターン1030のパターンプロフィルを例として説明するが、本発明を限定するものではない。第二パターン1030は透光強度を低下させる効果が必要なので、第二パターン1030はハーフトーンパターンとなっている。よって、第二パターン1030は適当なスリット1050により隔てられた複数のマイクロパターン1060を備える。マイクロパターン1060は透光パターン或いは不透光パターンでもいいが、透光パターンとする時は、各マイクロパターン1060のスリット1050は非透光としなければならない。反対に、マイクロパターン1060を非透光パターンとする時は、スリット1050は透光としなければならない。マイクロパターン1060或いはスリット1050の尺寸を制御することにより、光線は部分的に阻止されて、完全には透過せず、リソグラフィ工程時、透光強度を低下させて、厚い有機層340が完全に露光しないようにする。即ち、リソグラフィ完了後、一定の厚さの有機層(薄い有機層430)が残留する。このマイクロパターン1060の形状設計は特に限定されず、長方形、円形、正方形、ひし形、三角形等、いかなる形状でもかまわない。ここに例を挙げると、マイクロパターン1060が非透光正方形パターンの時、その辺長は2〜5μmで、その間隔1050は約1〜5μmである。さらに、この薄い有機層430の残留厚みは、1.5〜4.0μmとすることが好ましい。後述するエッチング処理が良好に行えるからである。
【0027】
次に、図8に示すように、厚い有機層340と薄い有機層430はエッチングマスクとなり、第一ホール410内にある鈍化層330をエッチング除去して、COGパッド320の一部分を露出する。続いて、薄い有機層430をエッチング除去して、第二ホール420内にある鈍化層330を露出させる。ここで説明しておかなければならないのは、薄い有機層430も第一ホール410内にある鈍化層330をエッチング除去する過程で、同時に除去されてしまう可能性があることである。
【0028】
そして、図9に示すように、導電層610が厚い有機層340、鈍化層330、COGパッド320上に積層される。
【0029】
続いて、図10に示すように、第三フォトマスク(図12のフォトマスクと類似する。図示しない)を利用して、リソグラフィ工程を施し、パターン化した導電層610’をCOGパッド320上に形成する。この導電層610’は、例えばITO層である。
【0030】
更に、図11に示すように、チップ810を導電層610’に電気的に接続する実装工程を行う。図11において、チップ810は例えば、駆動ICチップで、820は金バンプで、830はACF(異方性導電膜)である。
【0031】
その後、上記のようにして得られたCOG実装品に対して、チップ810を取り外すリワーク作業時においては、第二ホール420の開口面積はCOG領域310より大きいので、リワーク中、十分なリワークスペース(即ち、第二ホール420)があり、厚い有機層340とCOGパッド320等の素子を損傷しにくい。
【0032】
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明を限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
【0033】
【発明の効果】
本発明によれば、第二ホールの開口面積がCOGパッドより大きいため、リワーク時に十分な作業スペースが存在し、有機層とCOGパッドを損傷する問題を回避し、製品の信頼度を向上させることが出来る。そして、本発明のCOG用基板の製造工程では、公知の方法と比較すると、3つのフォトマスクのみでよく、マスクが一つ少ないため、コストも抑制できる。
【図面の簡単な説明】
【図1】公知のCOG構造の断面図である。
【図2】公知のCOG用基板の製造工程を示す断面図である。
【図3】公知のCOG用基板の製造工程を示す断面図である。
【図4】公知のCOG用基板の製造工程を示す断面図である。
【図5】公知のCOG用基板の製造工程を示す断面図である。
【図6】本発明のCOG用基板の製造工程を示す断面図である。
【図7】本発明のCOG用基板の製造工程を示す断面図である。
【図8】本発明のCOG用基板の製造工程を示す断面図である。
【図9】本発明のCOG用基板の製造工程を示す断面図である。
【図10】本発明のCOG用基板の製造工程を示す断面図である。
【図11】本発明のCOG用基板の製造工程を示す断面図である。
【図12】図6で定義されるCOG用基板を形成ために使用するフォトマスクの平面図である。
【図13】図7で定義されるホールを形成するために使用するフォトマスクの平面図である。
【符号の説明】
100、200 基板
110、210 COGパッド
120、220 鈍化層
120、230 有機層
140、260 ITO層
150 ACF層
160 金バンプ
170 チップ
180 スペース
240、250 ホール
300 基板
330 鈍化層
340 厚い有機層
410 第一ホール
420 第二ホール
430 薄い有機層
610、610’ 導電層(ITO層)
810 チップ
820 金バンプ
830 ACF
910 第一フォトマスク
920 不透光領域
930 透光領域
1010 第二フォトマスク
1020 第一パターン
1030 第二パターン
1040 第三パターン
1050 スリット
1060 マイクロパターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip on glass (COG) manufacturing process for a liquid crystal display (LCD), and more particularly, to a method for manufacturing a COG substrate capable of avoiding damage to a COG pad during rework.
[0002]
[Prior art]
In recent years, liquid crystal display panels (LCD panels) have been widely replaced by cathode ray tubes (CRTs) in display device applications. In the assembly manufacturing process of the liquid crystal display panel, first, an LCD substrate and a transparent substrate are combined. The LCD substrate includes many switches, for example, TFTs (Thin Film Transistors) and the like, thereby controlling many pixels. After combining the LCD panel, the panel must be bonded to a printed circuit board (PCB). At present, COG technology for mounting a chip on a glass substrate is attracting attention and used.
[0003]
By the way, in this COG technique, when a chip bonding failure or the like occurs, an operation of removing the chip from the substrate (rework operation) may be performed. During the operation of removing the chip from the substrate, damage such as separation of the COG pad and other elements such as an organic layer, a blunt layer, and a conductive wire may frequently occur.
[0004]
In the following, with reference to FIG. 1, a problem that occurs when a known COG structure is reworked will be described. FIG. 1 shows a cross-sectional view of a known COG structure. The
[0005]
As a technique for solving the problem of damage caused at the time of rework described above, a method for manufacturing a COG substrate shown in FIGS. 2 to 5 is known (see, for example, Patent Documents 1 to 5).
[0006]
[Patent Document 1] US Pat. No. 6,337,723 [Patent Document 2] US Pat. No. 6,424,401 [Patent Document 3] US Pat. No. 5,946,065 [Patent Document 4] US Pat. No. 5,706,064 [Patent Document 3] Document 5: US Pat. No. 5,748,179
Initially, a
[0008]
Then, as shown in FIG. 3, a lithography process is performed on the
[0009]
Next, as shown in FIG. 4, a lithography process is performed using a third mask, and the
[0010]
Subsequently, as shown in FIG. 5, an ITO layer (not shown) is laminated on the
[0011]
[Problems to be solved by the invention]
Thus, in the above-described method for manufacturing a COG substrate, in order to provide an appropriate rework space for preventing damage to the COG pad during rework, a total of four masks are required in the manufacturing process. The increase in cost and manufacturing time cannot be suppressed.
[0012]
SUMMARY OF THE INVENTION An object of the present invention is to provide a manufacturing process of a COG substrate that can prevent chip-on-glass (hereinafter referred to as COG) pad damage during rework. Another object of the present invention is to provide a mounting method for preventing damage to the COG pad during rework.
[0013]
[Means for Solving the Problems]
In order to solve the above-described problems, the present invention provides a method for manufacturing a substrate for COG that can prevent damage to a chip-on-glass (hereinafter referred to as COG) pad during rework, and a step of providing a substrate having a COG region; A step of forming a COG pad in the COG region, a step of forming a blunt layer on the COG pad and the substrate, a step of forming a thick organic layer on the blunt layer, and a portion of the thick organic layer. By removing the first hole located above the COG pad and exposing the surface of the blunt layer and the first hole, a thin organic layer is left at the bottom, and the opening area is larger than the COG region A step of forming a second hole, a part of the blunt layer is removed using the thick organic layer and the thin organic layer as an etching mask, and a part of the COG pad Exposing a was intended to comprise the step of removing the thin organic layer of the second hole bottom portion, and forming a conductive layer on the COG pad, a.
[0014]
The method of removing a portion of the thick organic layer and leaving the thin organic layer at the bottom of the second hole includes a step of performing a lithography process on the thick organic layer using a photomask, The mask has a first pattern in which the installation position corresponds to the first hole and can transmit light, and a second pattern in which the installation position corresponds to the second hole and can reduce light transmission intensity, It is preferable to consist of.
[0015]
The second pattern of the photomask is preferably a halftone pattern, and the second pattern of the photomask preferably includes a plurality of micropatterns.
[0016]
The substrate is preferably made of glass, and the COG pad is preferably formed of a stack of titanium (Ti) / aluminum (Al) / titanium (Ti). The blunt layer is preferably silicon nitride. Further, the thick organic layer is preferably made of a photosensitive organic material, and the conductive layer is preferably ITO.
[0017]
When the COG substrate is manufactured by the above-described method for manufacturing a COG substrate according to the present invention, a COG mounted product is obtained by mounting by performing a step of electrically connecting a chip to the conductive layer of the COG substrate. Even if a bonding failure occurs, the rework operation can be performed without causing damage to the COG pad or the like.
[0018]
The COG substrate obtained by the method for manufacturing a COG substrate of the present invention is further subjected to a reworking step for removing the chip from the COG mounted product in which the chip is electrically connected to the conductive layer of the COG substrate. It is also possible to perform a step of electrically connecting the chip to the substrate. According to the COG mounted product using the COG substrate obtained by the manufacturing method of the present invention, the COG pad or the like is not damaged by the reworking operation. Connection can be made, and the manufacturing yield of the COG mounted product can be improved.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
In order to further clarify the above-described objects, features, and advantages of the present invention, preferred embodiments of the present invention will be given below and described in detail with reference to the drawings.
[0020]
The manufacturing process of the substrate for COG according to the present invention will be described with reference to FIGS. FIG. 12 is a plan view of the photomask used to form the COG pad in FIG. FIG. 13 is a plan view of the photomask used to form the holes in FIG.
[0021]
First, as shown in FIG. 6, a
[0022]
The photomask shown in FIG. 12 includes an
[0023]
Next, as shown in FIG. 6, a
[0024]
Next, as shown in FIG. 7, for example, a lithography process is performed using the
[0025]
The
[0026]
Here, the pattern profile of the
[0027]
Next, as shown in FIG. 8, the thick
[0028]
Then, as shown in FIG. 9, the
[0029]
Subsequently, as shown in FIG. 10, a patterned
[0030]
Further, as shown in FIG. 11, a mounting step of electrically connecting the
[0031]
Thereafter, in the rework work for removing the
[0032]
Although preferred embodiments of the present invention have been disclosed in the present invention as described above, these are not intended to limit the present invention in any way, and any person who is familiar with the technology can make various modifications within the scope of the spirit and scope of the present invention. Variations and moist colors can be added, so the protection scope of the present invention is based on what is specified in the claims.
[0033]
【The invention's effect】
According to the present invention, since the opening area of the second hole is larger than the COG pad, there is sufficient work space during rework, avoiding the problem of damaging the organic layer and the COG pad, and improving the reliability of the product. I can do it. And in the manufacturing process of the substrate for COG of this invention, compared with a well-known method, since only three photomasks are sufficient and there is one mask, cost can also be suppressed.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a known COG structure.
FIG. 2 is a cross-sectional view showing a manufacturing process of a known COG substrate.
FIG. 3 is a cross-sectional view showing a known manufacturing process of a COG substrate.
FIG. 4 is a cross-sectional view showing a manufacturing process of a known COG substrate.
FIG. 5 is a cross-sectional view showing a manufacturing process of a known COG substrate.
FIG. 6 is a cross-sectional view showing a manufacturing process of the COG substrate of the present invention.
FIG. 7 is a cross-sectional view showing a manufacturing process of the COG substrate of the present invention.
FIG. 8 is a cross-sectional view showing a manufacturing process of the COG substrate of the present invention.
FIG. 9 is a cross-sectional view showing a manufacturing process of the COG substrate of the present invention.
FIG. 10 is a cross-sectional view showing a manufacturing process of the COG substrate of the present invention.
FIG. 11 is a cross-sectional view showing a manufacturing process of a COG substrate of the present invention.
12 is a plan view of a photomask used for forming the COG substrate defined in FIG. 6. FIG.
FIG. 13 is a plan view of a photomask used to form the holes defined in FIG.
[Explanation of symbols]
100, 200
810
910
Claims (11)
COG領域を備える基板を提供する工程と、
COGパッドを前記COG領域に形成する工程と、
前記COGパッドと前記基板上に、鈍化層を形成する工程と、
前記鈍化層に厚い有機層を形成する工程と、
前記厚い有機層の一部分を除去することで、前記COGパッド上方に位置し、前記鈍化層表面を露出する第一ホールと、前記第一ホールを含み、底部に薄い有機層を残留させた、開口面積が前記COG領域より大きい第二ホールと、を形成する工程と、
前記厚い有機層と前記薄い有機層とをエッチングマスクとして、前記鈍化層の一部分を除去し、前記COGパッドの一部分を露出させる工程と、
前記第二ホール底部の薄い有機層を除去する工程と、
導電層を前記COGパッド上に形成する工程と、
を備えることを特徴とするCOG用基板の製造方法。A method for manufacturing a substrate for COG capable of preventing damage to a chip-on-glass (hereinafter referred to as COG) pad during rework,
Providing a substrate comprising a COG region;
Forming a COG pad in the COG region;
Forming a blunt layer on the COG pad and the substrate;
Forming a thick organic layer on the blunt layer;
By removing a part of the thick organic layer, a first hole located above the COG pad and exposing the surface of the blunt layer, and the first hole including the thin organic layer remaining at the bottom Forming a second hole having an area larger than the COG region;
Using the thick organic layer and the thin organic layer as an etching mask, removing a portion of the blunt layer and exposing a portion of the COG pad;
Removing a thin organic layer at the bottom of the second hole;
Forming a conductive layer on the COG pad;
A method for manufacturing a substrate for COG, comprising:
フォトマスクにより、前記厚い有機層に対しリソグラフィ工程を施す工程からなり、
前記フォトマスクは、設置位置が前記第一ホールに対応し、透光可能とされた第一パターンと、設置位置が前記第二ホールに対応し、透光強度を低下させることができる第二パターンと、
からなる請求項1に記載のCOG用基板の製造方法。The method of removing a portion of the thick organic layer and leaving the thin organic layer at the bottom of the second hole includes:
The photomask comprises a step of performing a lithography process on the thick organic layer,
The photomask has a first pattern in which the installation position corresponds to the first hole and can transmit light, and a second pattern in which the installation position corresponds to the second hole and can reduce light transmission intensity. When,
The manufacturing method of the board | substrate for COG of Claim 1 which consists of these.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW091116435A TW554397B (en) | 2002-07-24 | 2002-07-24 | Method to prevent damaging chip-on-glass pad during rework |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004062133A true JP2004062133A (en) | 2004-02-26 |
JP3764880B2 JP3764880B2 (en) | 2006-04-12 |
Family
ID=31945385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002323298A Expired - Lifetime JP3764880B2 (en) | 2002-07-24 | 2002-11-07 | Chip on glass substrate manufacturing method and chip on glass mounting method |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP3764880B2 (en) |
TW (1) | TW554397B (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006047827A (en) * | 2004-08-06 | 2006-02-16 | Mitsubishi Electric Corp | Liquid crystal display and its manufacturing method |
-
2002
- 2002-07-24 TW TW091116435A patent/TW554397B/en not_active IP Right Cessation
- 2002-11-07 JP JP2002323298A patent/JP3764880B2/en not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006047827A (en) * | 2004-08-06 | 2006-02-16 | Mitsubishi Electric Corp | Liquid crystal display and its manufacturing method |
Also Published As
Publication number | Publication date |
---|---|
TW554397B (en) | 2003-09-21 |
JP3764880B2 (en) | 2006-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4796011B2 (en) | Method for forming insulating film of semiconductor device and method for manufacturing organic light emitting display device | |
TWI245155B (en) | Circuit array substrate for display device and method of manufacturing the same | |
CN104635416B (en) | A kind of manufacturing method of mask plate and array substrate | |
WO2018205604A1 (en) | Display device, array substrate, and method for manufacturing same | |
US7335538B2 (en) | Method for manufacturing bottom substrate of liquid crystal display device | |
US10608021B2 (en) | TFT substrate manufacturing method and TFT substrate | |
JP2010152359A (en) | Method of fabricating display device | |
CN101241918B (en) | Display substrate and method of manufacturing the same | |
JP2010008677A (en) | Image display apparatus | |
JP2011048400A (en) | Method for manufacturing lower substrate of liquid crystal display | |
US7816193B2 (en) | Method for fabricating a pixel structure of a liquid crystal display | |
US8471993B2 (en) | Common line structure and display panel and method of making the same | |
US11516919B2 (en) | Display device | |
JP2007183556A (en) | Method of manufcturing pixel structure | |
JP3764880B2 (en) | Chip on glass substrate manufacturing method and chip on glass mounting method | |
CN110880288B (en) | Display device and method for manufacturing the same | |
JP6173049B2 (en) | Display panel, manufacturing method thereof, and liquid crystal display panel | |
TW583492B (en) | Manufacturing method for LCD panel with high aspect ratio | |
KR20170037074A (en) | Display apparatus and method of manufacturing the same | |
KR20170054715A (en) | Display device | |
KR100840309B1 (en) | Thin film transistor panels and methods for repairing the same | |
CN112462558A (en) | Display device and method for manufacturing display device | |
KR101096706B1 (en) | Method For Fabricating Liquid Crystal Display Device | |
KR100770581B1 (en) | Manufacturing process for organic light emitting diode | |
KR101191450B1 (en) | Photo Mask and Method for fabricating liquid crystal display panel using thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060105 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3764880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100127 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110127 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120127 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130127 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |