JP2003263140A - Display drive control circuit - Google Patents
Display drive control circuitInfo
- Publication number
- JP2003263140A JP2003263140A JP2002376723A JP2002376723A JP2003263140A JP 2003263140 A JP2003263140 A JP 2003263140A JP 2002376723 A JP2002376723 A JP 2002376723A JP 2002376723 A JP2002376723 A JP 2002376723A JP 2003263140 A JP2003263140 A JP 2003263140A
- Authority
- JP
- Japan
- Prior art keywords
- display
- image data
- memory
- moving image
- port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、表示装置の画像表
示モードを制御するための表示駆動制御技術に係り、特
に液晶表示装置や有機ＥＬ表示装置、その他のドットマ
トリクス型表示装置に静止画や動画を表示する表示装置
の画像表示モードを制御する表示駆動制御装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display drive control technique for controlling an image display mode of a display device, and more particularly to a liquid crystal display device, an organic EL display device and other dot matrix type display devices. The present invention relates to a display drive control device that controls an image display mode of a display device that displays a moving image.
【０００２】[0002]
【従来の技術】通常、ドットマトリクス型表示装置は、
二次元にマトリクス配列された多数の画素を有する表示
パネルと、この表示パネルに画像信号を供給して静止画
や動画を表示させるための表示制御回路から構成され
る。この種の表示装置としては、液晶表示装置、有機Ｅ
Ｌ表示装置、プラズマ表示装置、あるいは電界放出型表
示装置等が知られている。ここでは、表示装置の典型で
ある液晶表示装置と、この液晶表示装置を表示部に用い
た携帯電話機を例として、その画像表示システムの概要
を説明する。2. Description of the Related Art Normally, a dot matrix type display device is
It is composed of a display panel having a large number of pixels arranged in a two-dimensional matrix and a display control circuit for supplying an image signal to the display panel to display a still image or a moving image. This type of display device includes a liquid crystal display device and an organic E display device.
An L display device, a plasma display device, a field emission display device, and the like are known. Here, a liquid crystal display device, which is a typical display device, and a mobile phone using the liquid crystal display device as a display unit will be taken as an example to explain the outline of the image display system.
【０００３】近年、携帯電話機の表示画面に動画像（以
下、単に動画とも言う）を表示する要求が高まってい
る。しかし、従来の携帯電話機は主としてテキストを含
めた静止画像（以下、単に静止画とも言う）表示を行う
ことを目的としているため、その駆動制御回路には静止
画・テキスト・システム・Ｉ／Ｏ・インターフェースの
みを具備し、動画対応のインターフェースは内蔵されて
いない。そのため、従来の駆動制御回路では動画の表示
は可能であるが、スムーズに観察される高画質での動画
の表示を行うことは難しい。In recent years, there has been an increasing demand for displaying moving images (hereinafter, simply referred to as moving images) on the display screen of mobile phones. However, since the conventional mobile phone is mainly intended to display a still image (hereinafter also simply referred to as a still image) including text, the drive control circuit thereof has a still image / text / system / I / O. It has only an interface and no video-compatible interface. Therefore, although a conventional drive control circuit can display a moving image, it is difficult to display a moving image with high image quality for smooth observation.
【０００４】図２１は本発明前に発明者によって検討さ
れた表示駆動制御回路および表示装置の一例である動画
対応のインターフェースを持たない携帯電話機の駆動回
路システム構成の一例を説明するブロック図である。こ
の駆動制御回路システム１’は音声インターフェース
（ＡＵＩ）２、高周波インターフェース（ＨＦＩ）３、
画像プロセッサ４’、メモリ５および表示駆動制御回路
である液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）
６’、静止画・テキスト・システム・Ｉ／Ｏバス・イン
ターフェース（ＳＳ／ＩＦ）７等で構成される。なお、
参照符号９はマイクロフォン（Ｍ／Ｃ）、１０はスピー
カ（Ｓ／Ｐ）、１２はアンテナ（ＡＮＴ）、１３は液晶
パネル（液晶ディスプレイ：ＬＣＤ）である。FIG. 21 is a block diagram for explaining an example of a drive circuit system configuration of a mobile phone which does not have a moving image compatible interface which is an example of a display drive control circuit and a display device examined by the inventor before the present invention. . This drive control circuit system 1'includes an audio interface (AUI) 2, a high frequency interface (HFI) 3,
Image processor 4 ', memory 5 and liquid crystal controller driver (LCD-CDR) which is a display drive control circuit
6 ', a still image / text system / I / O bus interface (SS / IF) 7 and the like. In addition,
Reference numeral 9 is a microphone (M / C), 10 is a speaker (S / P), 12 is an antenna (ANT), and 13 is a liquid crystal panel (liquid crystal display: LCD).
【０００５】画像プロセッサ４’はデジタル・シグナル
・プロセッサ（ＤＳＰ）４１１とＡＳＩＣ４１２および
マイコンＭＰＵを有するベースバンドプロセッサ４１で
構成される。音声インターフェース（ＡＵＩ）２はマイ
クロフォン９からの音声入力の取込みとスピーカ１０へ
の音声の出力を制御する。The image processor 4'is comprised of a digital signal processor (DSP) 411, an ASIC 412 and a baseband processor 41 having a microcomputer MPU. The audio interface (AUI) 2 controls the acquisition of audio input from the microphone 9 and the output of audio to the speaker 10.
【０００６】液晶パネル１３への表示は、メモリ５から
画像データを読みだし、マイコンＭＰＵ４１３で必要な
処理を行って静止画・テキスト・システム・Ｉ／Ｏバス
・インターフェースＳＳ／ＩＦ７を使用して液晶コント
ローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’内の表示ＲＡ
Ｍへ書き込まれる。動画表示モードでは、１秒間に１０
〜１５画面（フレーム）が書換えられる。このシステム
では、８０系インターフェースに代表されるシステム・
Ｉ／Ｏバスが使用される。以下、静止画・テキスト・シ
ステム・Ｉ／Ｏバス・インターフェース（ＳＳ／ＩＦ）
７をシステム・インターフェース７と略記することもあ
る。For display on the liquid crystal panel 13, the image data is read from the memory 5, the necessary processing is performed by the microcomputer MPU 413, and the still image / text system / I / O bus interface SS / IF 7 is used to display the liquid crystal. Display RA in controller / driver (LCD-CDR) 6 '
Written to M. 10 in 1 second in video display mode
~ 15 screens (frames) are rewritten. In this system, the system represented by 80 series interface
The I / O bus is used. Below, still image, text system, I / O bus interface (SS / IF)
7 may be abbreviated as system interface 7.
【０００７】液晶コントローラ・ドライバ（ＬＣＤ−Ｃ
ＤＲ）６’での表示動作は、当該ドライバ内の内蔵クロ
ックで動作する。このため、画像データの書き込みと表
示動作は全く非同期に行われる。Liquid crystal controller driver (LCD-C
The display operation in (DR) 6'is operated by the internal clock in the driver. Therefore, the writing of the image data and the display operation are performed completely asynchronously.
【０００８】図２２は図２１に示したシステムでの動画
像表示時の画面更新の動作例を模式的に示す説明図であ
る。図２２は携帯電話機の表示画面を示し、静止画像
（Ｓｔｉｌｌ ｐｉｃｔｕｒｅ）表示領域の中に動画像
（Ｍｏｔｉｏｎ ｐｉｃｔｕｒｅ）表示を行う様子を示
す。この図面表示は以降の図面でも同様である。液晶コ
ントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６’内の表示
ＲＡＭへの画像データの書き込みは、表示動作とは全く
無関係に行われる。上記したように、画像データの書き
込みと液晶パネルＬＣＤでの表示のための当該画像デー
タの読み出しが無関係（非同期）に行われるため、図２
２の（ａ）に示した動画１（Ｍｏｖｉｎｇｐｉｃｔｕｒ
ｅ１）から同（ｃ）の動画２（Ｍｏｖｉｎｇ ｐｉｃｔ
ｕｒｅ２）への画面更新は、図２２の（ｂ）に示したよ
うに当該画面の途中から行われる場合がある。FIG. 22 is an explanatory diagram schematically showing an operation example of screen updating at the time of displaying a moving image in the system shown in FIG. FIG. 22 shows a display screen of a mobile phone, and shows how a moving picture (Motion picture) is displayed in a still picture (Still picture) display area. This drawing display is the same in subsequent drawings. The writing of the image data to the display RAM in the liquid crystal controller driver (LCD-CDR) 6'is performed regardless of the display operation. As described above, the writing of the image data and the reading of the image data for display on the liquid crystal panel LCD are performed independently (asynchronously).
Video 1 (Movingpicture) shown in (a) of 2
e1) to (c) movie 2 (Moving pict)
The screen may be updated to ure2) from the middle of the screen as shown in (b) of FIG.
【０００９】画面の途中から動画の更新が行われた場
合、動画１（Ｍｏｖｉｎｇ ｐｉｃｔｕｒｅ１）と動画
２（Ｍｏｖｉｎｇ ｐｉｃｔｕｒｅ２）が同一表示内に
併存して更新が行われる。このため、図２２の（ｂ）の
ように表示中の動画１と動画２の境界が目立ち、それが
画面のチラツキとなって視認される場合があり、表示品
質の観点からは好ましいものではない。このように、静
止画・テキスト・システム・Ｉ／Ｏバス・インターフェ
ースＳＳ／ＩＦのみでは動画の表示を高品質で行うこと
が困難である。動画の表示のためには、表示動作に同期
して画像データの書き込みを行う必要がある。When the moving image is updated in the middle of the screen, the moving image 1 (Moving picture 1) and the moving image 2 (Moving picture 2) coexist in the same display and are updated. Therefore, as shown in FIG. 22B, the boundary between the moving image 1 and the moving image 2 being displayed may be noticeable and may be visually recognized as flickering on the screen, which is not preferable from the viewpoint of display quality. . As described above, it is difficult to display a moving image with high quality only with the still image / text system / I / O bus interface SS / IF. In order to display a moving image, it is necessary to write image data in synchronization with the display operation.
【００１０】図２３は図２１に示されるシステムでの液
晶コントローラ・ドライバとその周辺回路の構成例を説
明するブロック図である。液晶コントローラ・ドライバ
（ＬＣＤ−ＣＤＲ）６’は、書き込みアドレス生成回路
６１、表示アドレス生成回路６２、ＲＡＭで構成したビ
ットマップ画像メモリである表示メモリ（Ｍ）６３、液
晶駆動回路（ＤＲ）６４、内蔵クロック発生回路（ＣＬ
Ｋ）６５を有する。画像プロセッサ４’のベースバンド
プロセッサ４１からの表示データ（ＤＢ１７−０）はシ
ステム・インターフェース（ＳＳ／ＩＦ）７から内蔵の
表示メモリＭに書き込まれる。FIG. 23 is a block diagram for explaining a configuration example of the liquid crystal controller / driver and its peripheral circuits in the system shown in FIG. The liquid crystal controller driver (LCD-CDR) 6'includes a write address generation circuit 61, a display address generation circuit 62, a display memory (M) 63 which is a bitmap image memory configured by a RAM, a liquid crystal drive circuit (DR) 64, Built-in clock generator (CL
K) 65. The display data (DB17-0) from the baseband processor 41 of the image processor 4'is written into the built-in display memory M from the system interface (SS / IF) 7.
【００１１】このときの書き込みアドレスは、書き込み
アドレス生成回路（ＳＡＧ）６１でシステム・インター
フェース信号ＣＳ（チップセレクト）、ＲＳ（レジスタ
セレクト）ＷＲ（ライト）の各信号により生成される。
表示動作での表示データの読み出しは、表示アドレス生
成回路（ＤＡＧ）で生成される表示アドレスに従い表示
メモリ（Ｍ）６３より読み出される。表示アドレス生成
は内蔵クロック発生回路（ＣＬＫ）６５で生成されるク
ロックに同期して行われる。この内蔵クロックによる動
作とシステム・インターフェース（ＳＳ／ＩＦ）７によ
る動作は、全く無関係（非同期）に行われる。The write address at this time is generated by the write address generation circuit (SAG) 61 by the system interface signal CS (chip select) and RS (register select) WR (write).
The display data is read in the display operation from the display memory (M) 63 according to the display address generated by the display address generation circuit (DAG). The display address is generated in synchronization with the clock generated by the built-in clock generation circuit (CLK) 65. The operation by the built-in clock and the operation by the system interface (SS / IF) 7 are completely unrelated (asynchronous).
【００１２】図２４は図２３に示したシステムの液晶コ
ントローラ・ドライバを用いた携帯電話機の画面におけ
る動画像の画面更新の様子を説明する模式図である。表
示動作による表示読み出しライン（走査線：画素選択ラ
イン）ＬＲは、内蔵クロックに従って一定速度で順次先
頭から読み出される。システム・インターフェース（Ｓ
Ｓ／ＩＦ）７からの表示データのメモリＭへの書き込み
は、表示動作に無関係に行われる。このため、システム
・インターフェース（ＳＳ／ＩＦ）７による書き込みラ
インＬＷが、表示動作による表示読出しラインＬＲを追
い越す場合が起こる。すなわち、表示書込みラインＬＷ
と表示読出しラインＬＲとが交差する場合がある。FIG. 24 is a schematic diagram for explaining how to update the screen of a moving image on the screen of a mobile phone using the liquid crystal controller driver of the system shown in FIG. The display read line (scanning line: pixel selection line) LR by the display operation is sequentially read from the beginning at a constant speed according to the built-in clock. System interface (S
The writing of the display data from the S / IF) 7 into the memory M is performed regardless of the display operation. Therefore, the write line LW by the system interface (SS / IF) 7 may overtake the display read line LR by the display operation. That is, the display write line LW
And the display read line LR may cross each other.
【００１３】書き込みラインと読み出しラインとが図２
４の（ｃ）に示したように交差すると、同図（ａ）の動
画表示状態から同図（ｂ）の動画表示状態に表示が変化
するときに、この交差するラインで表示にチラツキが発
生する。１秒間に６０フレームの画面表示において、毎
秒１５コマの動画表示を行うと、４フレームに１回の画
面更新が必要である。この場合、１秒間に４回の画面更
新が起こり、毎秒４回のチラツキが発生することにな
る。この画面チラツキはこの種の表示装置における解決
すべき課題の一つとなっていた。The write line and the read line are shown in FIG.
When intersecting as shown in FIG. 4C, when the display changes from the moving image display state of FIG. 4A to the moving image display state of FIG. 4B, flickering occurs on the display at the intersecting line. To do. When moving images are displayed at 15 frames per second in the screen display of 60 frames per second, it is necessary to update the screen once every four frames. In this case, the screen is updated four times per second, and flicker occurs four times per second. This screen flicker has been one of the problems to be solved in this type of display device.
【００１４】また、上記のような画面チラツキを回避す
るための構成を液晶コントローラ・ドライバに付加する
と、表示装置の消費電力が増加し、特に携帯電話機のよ
うな携帯端末では好ましいものではない。本発明の目的
は、動画表示時に画面チラツキがなく、かつ高画質の動
画表示機能を付加したことによる電力消費を抑制して低
消費電力化した表示駆動制御システムを提供することに
ある。Further, if the liquid crystal controller driver is provided with a structure for avoiding the above-mentioned screen flicker, the power consumption of the display device increases, which is not preferable especially in a mobile terminal such as a mobile phone. An object of the present invention is to provide a display drive control system which has no screen flicker when displaying a moving image and which suppresses power consumption by adding a high-quality moving image display function to reduce power consumption.
【００１５】[0015]
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第２機能とされる静止画モードにおける
システム・インターフェースに加えて第１機能とされる
動画対応のインターフェースを用い、さらに必要な期間
のみ動画対応のインターフェースを動作させるように静
止画インターフェース（システム・インターフェース）
との切り換えを行うことによって低消費電力化した点に
特徴を有する。本発明による表示駆動制御装置の構成の
概要を記述すれば、下記のとおりである。In order to achieve the above object, the present invention uses a moving image compatible interface having a first function in addition to a system interface in a still image mode having a second function. Still image interface (system interface) so that the video interface can be operated only during the necessary period
The feature is that the power consumption is reduced by switching between and. The outline of the configuration of the display drive controller according to the present invention is as follows.
【００１６】（１）、静止画・テキスト・システム・Ｉ
／Ｏバス・インターフェースと、画像データ処理装置か
らの動画像データを入力する外部表示インターフェース
と、少なくとも１フレーム分の画像データ格納領域をも
つ画像表示メモリと、表示装置に表示データを供給する
表示駆動回路とを備えた。(1) Still image / text system / I
/ O bus interface, external display interface for inputting moving image data from the image data processing device, image display memory having an image data storage area for at least one frame, and display drive for supplying display data to the display device With circuit.
【００１７】（２）、（１）において、前記静止画・テ
キスト・システム・Ｉ／Ｏバス・インターフェースと外
部表示インターフェースの表示データを前記画像表示メ
モリの書き込みと読み出しに選択接続する表示動作切り
換えレジスタとメモリアクセス切り換えレジスタとを備
えた。In (2) and (1), a display operation switching register for selectively connecting display data of the still image / text system / I / O bus interface and an external display interface to writing and reading of the image display memory. And a memory access switching register.
【００１８】（３）、（１）において、動画像の垂直同
期信号入力端子を備え、前記画像表示メモリへの動画表
示データの書き込みと読み出しのタイミングを前記垂直
同期信号入力端子から入力する垂直同期信号により制御
する。In (3) and (1), a vertical synchronizing signal input terminal for a moving image is provided, and the timing for writing and reading moving image display data to and from the image display memory is input from the vertical synchronizing signal input terminal. Controlled by signals.
【００１９】（４）、（１）乃至（３）において、前記
表示装置の画面に前記動画像を表示する領域を指定する
イネーブル信号入力端子を備えた。In (4), (1) to (3), an enable signal input terminal for designating a region for displaying the moving image is provided on the screen of the display device.
【００２０】（５）、（１）乃至（３）において、前記
表示装置の画面の前記静止画像を表示する領域内の静止
画像の一部を更新する領域を指定するイネーブル信号入
力端子を備えた。In (5), (1) to (3), an enable signal input terminal for designating an area for updating a part of the still image in the area for displaying the still image on the screen of the display device is provided. .
【００２１】（６）、動画データが転送される第１ポー
トと静止画データが転送され第２ポートとを備えた。(6) A first port for transferring moving image data and a second port for transferring still image data are provided.
【００２２】（７）、表示パネルに供給されるべき画像
データを格納するメモリと、前記メモリに格納される前
記画像データとしての動画データが転送される第１ポー
トと、前記メモリに格納される前記画像データとしての
静止画データが転送される第２ポートとを備えた。(7) A memory for storing image data to be supplied to the display panel, a first port for transferring moving image data as the image data stored in the memory, and a memory for storing in the memory And a second port to which still image data as the image data is transferred.
【００２３】（８）、表示パネルの画面に供給されるべ
き画像データを格納するメモリと、前記メモリに格納さ
れる前記画像データとして動画データが転送される第１
ポートと、前記画面の先頭を示す信号が供給される外部
信号端子とを備え、前記外部端子に供給された前記信号
に同期して、前記動画データの転送を開始するようにし
た。(8) A memory for storing image data to be supplied to the screen of the display panel, and moving image data transferred as the image data stored in the memory
A port and an external signal terminal to which a signal indicating the beginning of the screen is supplied are provided, and the transfer of the moving image data is started in synchronization with the signal supplied to the external terminal.
【００２４】（９）、（８）において、前記メモリに格
納される前記画像データとして静止画データが転送され
る第２ポートをさらに備えた。In (9) and (8), a second port for transferring still image data as the image data stored in the memory is further provided.
【００２５】（１０）、表示パネルの画面に供給される
べき画像データを格納するメモリと、前記メモリに格納
される前記画像データとして動画データが転送されるポ
ートと、前記動画データを前記メモリの所望の領域へ書
き込むことを指示する信号を受ける外部端子とを備え
た。(10) A memory for storing image data to be supplied to the screen of the display panel, a port to which moving image data is transferred as the image data stored in the memory, and the moving image data in the memory. And an external terminal for receiving a signal instructing to write in a desired area.
【００２６】（１１）、表示パネルに供給されるべき画
像データを格納するメモリと、前記メモリに格納される
上記画像データとして動画データが転送される第１ポー
トと、前記メモリに格納される前記画像データとして静
止画データが転送され第２ポートと、前記メモリへの前
記画像データの書き込みに、前記第１ポートに供給され
た前記動画データと前記第２ポートに供給された静止画
データとの一方を指定するための第１制御レジスタを備
えた。(11) A memory for storing image data to be supplied to the display panel, a first port to which moving image data is transferred as the image data stored in the memory, and the memory stored in the memory. A second port to which still image data is transferred as image data; and a moving image data supplied to the first port and a still image data supplied to the second port for writing the image data to the memory. A first control register for designating one is provided.
【００２７】（１２）、内部動作クロックを発生するク
ロック生成回路と、表示パネルに供給されるべき画像デ
ータを格納するメモリと、前記メモリに格納される前記
画像データとして動画データが同期信号に同期して転送
される第１ポートと、前記メモリに格納される前記画像
データとして静止画データが転送される第２ポートと、
前記メモリからの前記画像データの読み出し動作を制御
する第１制御レジスタとを有し、前記第２ポートに供給
された前記静止画データを、前記内部動作クロックに同
期して前記メモリに書き込み可能とし、前記第１制御レ
ジスタが、前記メモリからの前記画像データの読み出し
に、前記同期信号に同期した読み出し動作と前記内部ク
ロック信号に同期した読み出し動作の一方を指定するよ
うにした。(12) A clock generation circuit for generating an internal operation clock, a memory for storing image data to be supplied to a display panel, and moving image data as the image data stored in the memory are synchronized with a synchronization signal. And a second port to which still image data is transferred as the image data stored in the memory,
A first control register for controlling an operation of reading the image data from the memory, and the still image data supplied to the second port can be written to the memory in synchronization with the internal operation clock. The first control register specifies one of a read operation in synchronization with the synchronization signal and a read operation in synchronization with the internal clock signal for reading the image data from the memory.
【００２８】上記構成とした本発明の表示駆動制御装置
によれば、高品質の動画像を表示することができると共
に、動画インターフェースと静止画インターフェースを
表示内容（動画モード／静止画モード）に応じて切り換
えることにより、低消費電力化を実現できる。According to the display drive control device of the present invention having the above-described structure, it is possible to display a high-quality moving image and to display the moving image interface and the still image interface according to the display contents (moving image mode / still image mode). It is possible to realize low power consumption by switching the power consumption by switching.
【００２９】[0029]
【発明の実施の形態】以下、本発明の実施の形態につい
て、実施例の図面を参照して詳細に説明する。図１は本
発明の一実施例の全体構成の説明図であり、本発明によ
る表示駆動制御装置の一例である第１機能とされる動画
対応のインターフェース（すなわち、動画データが転送
される第１ポートを含む）を有する携帯電話機の駆動回
路システム構成の一実施例を説明するブロック図であ
る。この駆動制御装置１は図２０に示したものと同様の
音声インターフェース（ＡＵＩ）２、高周波インターフ
ェース（ＨＦＩ）３、画像データ処理装置である画像プ
ロセッサ４、画像表示メモリであるメモリ５および表示
駆動制御回路である液晶コントローラ・ドライバ（ＬＣ
Ｄ−ＣＤＲ）６、第２機能とされる静止画・テキスト・
システム・Ｉ／Ｏバス・インターフェース（ＳＳ／Ｉ
Ｆ）７（すなわち、静止画データが転送される第２ポー
トを含む）等で構成される。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will now be described in detail with reference to the drawings of the embodiments. FIG. 1 is an explanatory diagram of an overall configuration of an embodiment of the present invention, which is an example of a display drive control device according to the present invention and which corresponds to a moving image compatible interface having a first function (that is, a moving image data transfer first FIG. 3 is a block diagram illustrating an example of a drive circuit system configuration of a mobile phone having a port (including a port). The drive control device 1 includes an audio interface (AUI) 2, a high frequency interface (HFI) 3, an image processor 4 which is an image data processing device, a memory 5 which is an image display memory, and a display drive control similar to those shown in FIG. LCD controller driver (LC
D-CDR) 6, still image / text / second function
System I / O bus interface (SS / I
F) 7 (that is, including the second port to which still image data is transferred) and the like.
【００３０】メモリ５は少なくとも画像１フレーム分の
表示データを格納するフレームメモリ（ビットマップメ
モリ）であり、以下ではグラフィックＲＡＭとも称す
る。また、実施例の説明でも、静止画・テキスト・シス
テム・Ｉ／Ｏバス・インターフェース（ＳＳ／ＩＦ）７
をシステム・インターフェース７、あるいは動画インタ
ーフェースとして説明する場合もある。The memory 5 is a frame memory (bitmap memory) for storing display data for at least one frame of an image, and is also referred to as a graphic RAM below. In the description of the embodiments, the still image / text system / I / O bus interface (SS / IF) 7
May be described as the system interface 7 or the moving image interface.
【００３１】そして、画像プロセッサ４には、デジタル
・シグナル・プロセッサ（ＤＳＰ）４１１とＡＳＩＣ４
１２およびマイコンＭＰＵでを有するベースバンド・プ
ロセッサ４１に加えて、動画対応プロセッサ（ＭＰＥ
Ｇ）４２１と液晶表示コントローラ（ＬＣＤＣ）４２２
を有するアプリケーション・プロセッサ（ＡＰＰ）４２
を備えている。なお、参照符号９はマイクロフォン（Ｍ
／Ｃ９、１０はスピーカ（Ｓ／Ｐ）、１１はビデオカメ
ラ（Ｃ／Ｍ）、１２はアンテナ（ＡＮＴ）、１３は液晶
パネル（液晶ディスプレイ：ＬＣＤ）である。ＡＳＩＣ
４１２はその他の携帯電話システム構成上必要な周辺回
路機能を有する。また、画像プロセッサ４は、単結晶シ
リコンの様な１つの半導体基板（チップ）に形成されて
も良いし、ベースハンドプロセッサ４１及びアプリケー
ションプロセッサ４２のそれぞれが１つの半導体基板
（チップ）に形成されても良い。The image processor 4 includes a digital signal processor (DSP) 411 and an ASIC 4.
In addition to the baseband processor 41 having 12 and a microcomputer MPU, a moving image compatible processor (MPE
G) 421 and liquid crystal display controller (LCDC) 422
Application Processor (APP) 42 with
Is equipped with. Reference numeral 9 is a microphone (M
/ C9, 10 are speakers (S / P), 11 is a video camera (C / M), 12 is an antenna (ANT), and 13 is a liquid crystal panel (liquid crystal display: LCD). ASIC
Reference numeral 412 has peripheral circuit functions necessary for other mobile phone system configurations. Further, the image processor 4 may be formed on one semiconductor substrate (chip) such as single crystal silicon, or each of the base hand processor 41 and the application processor 42 is formed on one semiconductor substrate (chip). Is also good.
【００３２】前記した図２１に示された携帯電話機シス
テムにおいて一般的に具備されるベースバンド・プロセ
ッサＢＢＰでは動画処理能力が不足する。このベースバ
ンド・プロセッサＢＢＰの他にアプリケーション・プロ
セッサ（ＡＰＰ）と称するサブＭＰＵが知られている。
図１におけるアプリケーション・プロセッサ（ＡＰＰ）
４２には、ＭＰＥＧ動画処理などを行うためにＭＰＥＧ
プロセッサ（ＭＰＲＧ）４２１が内蔵される。また、ア
プリケーション・プロセッサ（ＡＰＰ）４２は動画イン
ターフェース（ＭＰ／ＩＦ）８で液晶コントローラ・ド
ライバ（ＬＣＤ−ＣＤＲ）６に画像データを転送する。
静止画表示データやテキスト表示データは、図２１に示
されたシステムと同様にシステム・インターフェース
（ＳＳ／ＩＦ）７を介して液晶コントローラ・ドライバ
（ＬＣＤ−ＣＤＲ）６に転送される。The baseband processor BBP generally provided in the mobile phone system shown in FIG. 21 described above lacks the moving image processing capability. In addition to the baseband processor BBP, a sub MPU called an application processor (APP) is known.
Application Processor (APP) in FIG.
42 is an MPEG for performing MPEG moving image processing.
A processor (MPRG) 421 is incorporated. Further, the application processor (APP) 42 transfers the image data to the liquid crystal controller driver (LCD-CDR) 6 by the moving image interface (MP / IF) 8.
The still image display data and the text display data are transferred to the liquid crystal controller driver (LCD-CDR) 6 via the system interface (SS / IF) 7 as in the system shown in FIG.
【００３３】図２は本発明の表示駆動制御装置の一実施
例を用いた携帯電話機の表示画面における動画像の画面
更新の様子を説明する模式図である。動画インターフェ
ースＭＰ／ＩＦ８では、表示動作に必要な同期信号（垂
直同期信号ＶＳＹＮＣ，水平同期信号ＨＳＹＮＣ，ドッ
トクロックＤＯＴＣＬＫ）により表示動作を行い、表示
動作に同期して後述する表示データ信号（例えば、１８
ビット：ＰＤ１７−ＰＤ０、以下ＰＤ１７−０のように
表記する）、データイネーブル信号（ＥＮＡＢＬＥ）に
より表示データを液晶コントローラ・ドライバ（ＬＣＤ
−ＣＤＲ）６の表示メモリ（内蔵ＲＡＭ：Ｍ）６３に書
き込む。これにより、図２の（ａ）の画面表示から同
（ｂ）の画面表示への画面の更新は当該画面の先頭から
行われ、画面の途中からの切り換えは起こらない。FIG. 2 is a schematic diagram for explaining how to update the screen of a moving image on the display screen of a mobile phone using an embodiment of the display drive control device of the present invention. In the moving image interface MP / IF8, a display operation is performed by a synchronization signal (vertical synchronization signal VSYNC, horizontal synchronization signal HSYNC, dot clock DOTCLK) necessary for a display operation, and a display data signal (for example, 18
Bit: PD17-PD0, hereinafter referred to as PD17-0), display data is displayed by a liquid crystal controller driver (LCD) by a data enable signal (ENABLE).
Write to the display memory (built-in RAM: M) 63 of the CDR 6 Thus, the screen display from the screen display of FIG. 2A to the screen display of FIG. 2B is updated from the beginning of the screen, and switching from the middle of the screen does not occur.
【００３４】図３は本発明による液晶コントローラ・ド
ライバの回路構成とその関連回路を動画インターフェー
スを用いた動画表示動作について説明するブロック図で
ある。図中、図１と同一参照符号は同一機能部分に対応
する。液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）
６は、例えば、単結晶シリコンの様な１つの半導体基板
（チップ）に公知のＣＭＯＳ製造プロセスによって形成
されており、ライトアドレス生成回路（ＳＡＧ）６１、
表示アドレス生成回路（ＤＡＧ）６２、表示メモリ
（Ｍ）６３、および液晶駆動回路（ＤＲ）６４を有して
いる。表示データの書き込みは、データバス（ＰＤ１７
−０）から行われる。この時の書き込みアドレスＷＡは
動画インターフェース信号（ＶＳＹＮＣ，ＨＳＹＮＣ，
ＤＯＴＣＬＫ，ＥＮＡＢＬＥ）の内のドットクロックＤ
ＯＴＣＬＫ及びイネーブル信号ＥＮＡＢＬＥに基づいて
ライトアドレス生成回路（ＳＡＧ）６１で生成される。FIG. 3 is a block diagram for explaining the circuit configuration of the liquid crystal controller / driver according to the present invention and its related circuits for a moving image display operation using a moving image interface. In the figure, the same reference numerals as those in FIG. 1 correspond to the same functional parts. Liquid crystal controller driver (LCD-CDR)
6 is formed by a known CMOS manufacturing process on one semiconductor substrate (chip) such as single crystal silicon, and has a write address generation circuit (SAG) 61,
It has a display address generation circuit (DAG) 62, a display memory (M) 63, and a liquid crystal drive circuit (DR) 64. The display data is written in the data bus (PD17
-0). At this time, the write address WA is the video interface signal (VSYNC, HSYNC,
DOTCLK, ENABLE) DOT CLOCK D
It is generated by the write address generation circuit (SAG) 61 based on OTCLK and enable signal ENABLE.
【００３５】すなわち、ライトアドレス生成回路（ＳＡ
Ｇ）６１は、イネーブル信号ＥＮＡＢＬＥのアクティブ
レベルにしたがって上記ドットクロックＤＯＴＣＬＫを
カウントするカウンタを有し、上記カウンタの出力が書
込みアドレスＷＡとされる。尚、上記イネーブル信号Ｅ
ＮＡＢＬＥは、動画表示エリアの先頭でアクティブレベ
ルとされ、動画表示エリアの最後で非アクティブレベル
とされる。上記ライトアドレス生成回路６１のカウンタ
は上記イネーブル信号ＥＮＡＢＬＥのアクティブレベル
でその値がリセットされ、ドットクロックＤＯＴＣＬＫ
のカウント動作を開始する。That is, the write address generation circuit (SA
G) 61 has a counter that counts the dot clock DOTCLK according to the active level of the enable signal ENABLE, and the output of the counter is the write address WA. The enable signal E
NABLE is set to the active level at the beginning of the moving image display area and set to the inactive level at the end of the moving image display area. The counter of the write address generation circuit 61 is reset in value by the active level of the enable signal ENABLE, and the dot clock DOTCLK
The counting operation of is started.
【００３６】動画表示エリアが図２に示されるように、
表示パネルの中央部分に表示される場合、表示メモリの
動画エリアに対応する部分の先頭アドレスと最後アドレ
スとを格納するレジスタが液晶コントローラドライバ６
に設けられる。この場合、ライトアドレス発生回路６１
内のカウンタの出力は、上記先頭アドレスを加算されて
ライトアドレスとされることになる。As shown in FIG. 2, the moving image display area is
When displayed in the central portion of the display panel, the liquid crystal controller driver 6 has a register for storing the start address and the end address of the portion corresponding to the moving image area of the display memory.
It is provided in. In this case, the write address generation circuit 61
The output of the counter inside is added to the above-mentioned head address to be a write address.
【００３７】表示データは、動画インターフェース信号
に基づいて表示アドレス生成回路（ＤＡＧ）６２から生
成される表示アドレスＤＡに従って内蔵のメモリ（Ｍ）
６３から読み出されて液晶駆動回路（ＤＲ）６４に与え
られる。表示アドレス生成回路６２は、ＶＳＹＮＣ及び
ＨＳＹＮＣのアクティブレベルで初期化されるととも
に、ドットクロックを計数するカウンタを有し、上記カ
ウンタの出力が表示アドレスＤＡとされる。すなわち、
表示データの書き込みアドレスＷＡと読み出しアドレス
ＤＡは、共に動画インターフェース信号を基準として生
成される。The display data is stored in the built-in memory (M) according to the display address DA generated from the display address generation circuit (DAG) 62 based on the moving image interface signal.
It is read from 63 and given to the liquid crystal drive circuit (DR) 64. The display address generation circuit 62 is initialized by the active level of VSYNC and HSYNC and has a counter for counting the dot clock, and the output of the counter is the display address DA. That is,
Both the write address WA and the read address DA of the display data are generated based on the moving image interface signal.
【００３８】図４は本発明の表示駆動制御システムの一
実施例を用いた携帯電話機の表示画面における動画像の
画面更新の様子を動画インターフェースでの表示動作と
して説明する模式図である。システム・インターフェー
ス（ＳＳ／ＩＦ）７からの表示データの書き込みは、図
３における動画インターフェース（ＭＰ／ＩＦ）８から
のドットクロックＤＯＴＣＬＫ及びイネーブル信号ＥＮ
ＡＢＬＥに従って表示メモリ（Ｍ）６３に書き込まれ
る。FIG. 4 is a schematic diagram for explaining a mode of screen update of a moving image on the display screen of a mobile phone using the embodiment of the display drive control system of the present invention as a display operation in the moving image interface. The display data is written from the system interface (SS / IF) 7 by using the dot clock DOTCLK and the enable signal EN from the moving image interface (MP / IF) 8 in FIG.
It is written in the display memory (M) 63 according to ABLE.
【００３９】表示データは、動画インターフェース信号
（ＶＳＹＮＣ，ＨＳＹＮＣ，ＤＯＴＣＬＫ）に従って読
み出される。画像データの書き込みと表示読み出しは同
一の信号を基準として動作するため、同一の一定速度で
行われる。図４の（ａ）におけるＬＲは表示データの読
み出しライン、ＬＷは表示データの書き込みラインを示
す。また、図４の（ｃ）におけるＬEND は最終ラインを
示す。The display data is read in accordance with the moving image interface signals (VSYNC, HSYNC, DOTCLK). Since image data writing and display reading operate with the same signal as a reference, they are performed at the same constant speed. LR in FIG. 4A indicates a display data read line, and LW indicates a display data write line. In addition, L END in FIG. 4C indicates the final line.
【００４０】そして、時間ｔ0 は画面先頭ライン表示時
点、時間ｔ1 は画面最終ライン表示開始時点を示す。こ
れにより、表示データの書き込みと表示読み出しは、１
画面表示中に互いに追い越すことはないため、前記図２
３で説明したような動画１と動画２の境界がなく、画面
のチラツキが発生することがない。書き込みアドレスと
表示読み出しアドレスは、１ライン以上の間隔が常に保
たれていればよい。Then, the time t 0 indicates the time when the top line of the screen is displayed, and the time t 1 indicates the time when the last line of the screen starts to be displayed. As a result, the writing of the display data and the reading of the display data are 1
Since they do not pass each other during screen display,
Since there is no boundary between the moving image 1 and the moving image 2 as described in 3, the screen flicker does not occur. It is sufficient that the write address and the display read address are always kept at an interval of one line or more.
【００４１】尚、図４において、同じ時間に表示される
メモリへの書込み動作と読み出し動作が発生している様
に見えるものの、実際は１動作サイクルにおいて前半に
書込み動作が行われ、後半に読み出し動作が行われてい
ると理解されたい。ただし、表示メモリ６３がライトポ
ートとリードポートとを有する２ポートメモリの場合、
書込み動作と読み出し動作とを同時に行うことは可能で
ある。In FIG. 4, although it seems that the write operation and the read operation to the memory displayed at the same time occur, the write operation is actually performed in the first half and the read operation is performed in the latter half in one operation cycle. Is understood to be done. However, when the display memory 63 is a 2-port memory having a write port and a read port,
It is possible to perform the write operation and the read operation at the same time.
【００４２】次に、静止画表示モードについて説明す
る。図５は本発明の実施例の効果を比較して説明するた
めの動画インターフェースと内蔵メモリを有しない液晶
コントローラ・ドライバの構成とその動作の説明図であ
る。また、図６は図５の液晶コントローラ・ドライバに
よる静止画表示の様子を説明する模式図である。この液
晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）６はメモ
リＭとしてラインメモリ（ＬＭ）６３’を有している。Next, the still image display mode will be described. FIG. 5 is an explanatory diagram of the configuration and operation of a liquid crystal controller driver having no moving image interface and a built-in memory for comparing and explaining the effects of the embodiments of the present invention. Further, FIG. 6 is a schematic diagram for explaining how a still image is displayed by the liquid crystal controller driver of FIG. The liquid crystal controller driver (LCD-CDR) 6 has a line memory (LM) 63 'as the memory M.
【００４３】この構成では、ビットマップメモリのよう
なＲＡＭメモリを持たないため、静止画表示モードで
も、図６の（ａ）、（ｂ）、・・・・に示したように常
時同一画面データを液晶コントローラ・ドライバ（ＬＣ
Ｄ−ＣＤＲ）６に転送し続けなければならない。そのた
め、データ転送による電力を要旨、消費電力の低減は難
しい。また、動画表示には転送データが１画面ずつ異な
るため、表示動作に同期して書き込める本発明の回路
（図３参照）が有効である。Since this configuration does not have a RAM memory such as a bitmap memory, even in the still image display mode, the same screen data is always displayed as shown in (a), (b), ... LCD controller driver (LC
D-CDR) 6 must continue to be transferred. Therefore, it is difficult to reduce the power consumption by using the power of data transfer. Further, since the transfer data is different for each screen for displaying a moving image, the circuit of the present invention (see FIG. 3) capable of writing in synchronization with the display operation is effective.
【００４４】図７は本発明の実施例の効果を比較して説
明するためのシステム・インターフェースと内蔵メモリ
によるデータ転送を行う液晶コントローラ・ドライバの
構成とその動作の説明図である。また、図８は図７の液
晶コントローラ・ドライバによる静止画表示の様子を説
明する模式図である。図７に示した構成では、内蔵メモ
リ（Ｍ）６３として図３と同様のＲＡＭメモリであるビ
ットマップメモリ（Ｍ）６３を表示メモリとして内蔵し
ている。FIG. 7 is a diagram for explaining the structure and operation of a system interface and a liquid crystal controller driver for data transfer by a built-in memory for comparing and explaining the effects of the embodiments of the present invention. Further, FIG. 8 is a schematic diagram for explaining how a still image is displayed by the liquid crystal controller driver of FIG. In the configuration shown in FIG. 7, as the built-in memory (M) 63, a bitmap memory (M) 63, which is a RAM memory similar to that in FIG. 3, is built in as a display memory.
【００４５】図８に示したように、この内蔵のメモリ
（Ｍ）６３に１画面分の画像データを書き込んだ後は、
内蔵クロックにより当該メモリ（Ｍ）６３のデータを読
み出すために静止画データを再度転送する必要がない。
このため、データ転送における消費電力を低減できる。
この考え方に基づいて、本発明の実施例では、静止画の
表示モードでは図７の構成部分を使用し、動画表示モー
ドでは図５に示した構成を機能させるようにしたもので
ある。この静止画表示モードと動画表示モードの切り換
えには、後述するレジスタを設け、このレジスタの状態
に従ってモード切り換えを行うようにする。As shown in FIG. 8, after writing one screen of image data into the built-in memory (M) 63,
It is not necessary to transfer the still image data again in order to read the data of the memory (M) 63 by the built-in clock.
Therefore, power consumption in data transfer can be reduced.
Based on this idea, in the embodiment of the present invention, the components shown in FIG. 7 are used in the still image display mode, and the configuration shown in FIG. 5 is made to function in the moving image display mode. For switching between the still image display mode and the moving image display mode, a register described later is provided and the mode is switched according to the state of this register.
【００４６】図９は本発明の構成を図７の構成および図
５の構成と比較して示すメリットとデメリットの説明図
である。図９の、すなわちシステムインターフェース
のみと表示メモリ（ＲＡＭ）を備えた構成では、表示メ
モリ（ＲＡＭ）を内蔵したことにより、静止画表示モー
ド、動画表示モードの何れの画像表示モードでも表示デ
ータの転送量を最小限にすることができる。しかし、前
記図２０〜図２３で説明したような表示画面のチラツキ
が発生する。FIG. 9 is an explanatory diagram of merits and demerits showing the structure of the present invention in comparison with the structure of FIG. 7 and the structure of FIG. In the configuration shown in FIG. 9, that is, in the configuration including only the system interface and the display memory (RAM), the display data is transferred in both the still image display mode and the moving image display mode by incorporating the display memory (RAM). The amount can be minimized. However, the flickering of the display screen as described with reference to FIGS.
【００４７】図９のの構成、すなわち動画インターフ
ェースとラインメモリを備えた構成では、チラツキの無
い画面表示が可能であるが、静止画表示を含めて常時デ
ータの転送を必要とするために消費電力が増加し、低消
費電力化は難しい。これらに対し、図９のに示した内
蔵メモリと動画インターフェースを設け、かつ静止画表
示モードと動画表示モードとを切り換えるようにした本
発明の実施例の構成によれば、表示画面にチラツキの無
い動画更新が可能で、かつ最小限のデータ転送により低
消費電力化を実現できる。In the configuration of FIG. 9, that is, the configuration including the moving image interface and the line memory, it is possible to display a screen without flicker, but it is necessary to always transfer data including the display of a still image. Increase, it is difficult to reduce power consumption. On the other hand, according to the configuration of the embodiment of the present invention in which the built-in memory and the moving image interface shown in FIG. 9 are provided and the still image display mode and the moving image display mode are switched, there is no flicker on the display screen. Video can be updated, and low power consumption can be realized by minimum data transfer.
【００４８】次に、本発明による動画インターフェース
とシステム・インターフェースにおける動画表示と静止
画表示の各表示モードの切り換えを実現するための具体
的なシステム構成およびその動作を説明する。Next, a specific system configuration and its operation for realizing the switching of each display mode of the moving image display and the still image display in the moving image interface and the system interface according to the present invention will be described.
【００４９】図１０は本発明の表示駆動制御装置を構成
する液晶コントローラ・ドライバを具体化したドライバ
チップの回路構成の説明図である。このドライバチップ
６００への静止画データ、テキストデータ等はベースバ
ンド・プロセッサ４１からシステム・インターフェース
６０１に書き込まれ、内部のアドレスカウンタ（ＡＣ）
６０６の示すアドレスのメモリすなわちグラフィックＲ
ＡＭ（ＧＲＡＭ）６１０に表示データとして書き込まれ
る。この表示動作は次のとおりである。すなわち、内部
クロック生成回路（ＣＰＧ）６３０で生成したクロック
信号に基づいてタイミング発生回路６２２は表示動作に
必要なタイミング、表示アドレスを発生する。FIG. 10 is an explanatory diagram of a circuit configuration of a driver chip embodying a liquid crystal controller driver which constitutes the display drive control device of the present invention. The still image data, text data, etc. to the driver chip 600 are written from the baseband processor 41 to the system interface 601, and an internal address counter (AC) is provided.
Memory at address 606, namely graphic R
It is written in the AM (GRAM) 610 as display data. This display operation is as follows. That is, the timing generation circuit 622 generates the timing and display address necessary for the display operation based on the clock signal generated by the internal clock generation circuit (CPG) 630.
【００５０】このタイミング、表示アドレスでグラフィ
ックＲＡＭ（ＧＲＡＭ）６１０から表示データを読み出
し、液晶表示に必要な電圧レベルに変換して液晶パネル
に送出する。動画表示モードと静止画表示モードの切り
換えは、表示動作切り換えレジスタ（ＤＭ）６２１、Ｒ
ＡＭアクセス切り換えレジスタ（ＲＭ）６０５により行
う。At this timing and display address, display data is read from the graphic RAM (GRAM) 610, converted into a voltage level necessary for liquid crystal display, and sent to the liquid crystal panel. Switching between the moving image display mode and the still image display mode is performed by the display operation switching register (DM) 621, R.
This is performed by the AM access switching register (RM) 605.
【００５１】動画表示モードでは、動画表示データ（Ｐ
Ｄ１７−０）、垂直同期信号ＶＳＹＮＣ、水平同期信号
ＨＳＹＮＣ、ドットクロックＤＯＴＣＬＫ、データイネ
ーブル信号ＥＮＡＢＬＥがアプリケーション・プロセッ
サ４２から外部表示インターフェース６２０に入力す
る。表示動作切り換えレジスタ（ＤＭ）６２１によりタ
イミング発生回路６２２内でのタイミングを内蔵クロッ
ク基準から同期信号（ＶＳＹＮＣ、ＨＳＹＮＣ）に切り
換え、必要なタイミング信号を生成する。尚、タイミン
グ発生回路６２２は、図３で示される表示アドレス生成
回路が含まれるが、図面の複雑さを避けるため記載され
ていない。In the moving image display mode, the moving image display data (P
D17-0), the vertical synchronizing signal VSYNC, the horizontal synchronizing signal HSYNC, the dot clock DOTCLK, and the data enable signal ENABLE are input from the application processor 42 to the external display interface 620. The display operation switching register (DM) 621 switches the timing in the timing generation circuit 622 from the internal clock reference to the synchronization signal (VSYNC, HSYNC) to generate a necessary timing signal. Although the timing generation circuit 622 includes the display address generation circuit shown in FIG. 3, it is not shown to avoid complexity of the drawing.
【００５２】また、ＲＡＭアクセス切り換えレジスタ
（ＲＭ）６０５によりライトアドレスカウンタ（ＡＣ）
６０６の動作をドットクロックＤＯＴＣＬＫ、データイ
ネーブル信号ＥＮＡＢＬＥより発生する信号に切り換え
る。そして、グラフィックＲＡＭ（ＧＲＡＭ）６１０へ
のデータバスを表示データ（ＰＤ１７−０）へ切り換え
る。これにより、表示動作、ＲＡＭアクセス動作は、シ
ステム・インターフェース６０１と内部クロック生成回
路（ＣＰＧ）６３０から動画インターフェースである外
部表示インターフェースモジュール６２０に切り換えら
れる。A write address counter (AC) is set by the RAM access switching register (RM) 605.
The operation of 606 is switched to a signal generated from the dot clock DOTCLK and the data enable signal ENABLE. Then, the data bus to the graphic RAM (GRAM) 610 is switched to the display data (PD17-0). As a result, the display operation and the RAM access operation are switched from the system interface 601 and the internal clock generation circuit (CPG) 630 to the external display interface module 620 which is a moving image interface.
【００５３】なお、図１０において、参照符号６０２は
ゲートドライバ・インターフェース（シリアル）、６０
３はインデックスレジスタ（ＩＲ）、６０４はコントロ
ールレジスタ（ＣＲ）、６０７はビット単位の演算処理
を行うビットオペレーション回路、６０８は読み出し
（リード）データラッチ回路、６０９は書込み（ライ
ト）データラッチ回路である。また、参照符号６２３，
６２４，６２６はラッチ回路、６２５は交流化回路、６
２７は駆動回路で、表示駆動回路（ここでは液晶駆動回
路）６４を構成する。そして、６４０はガンマ（γ）調
整回路、６５０は階調電圧生成回路であり、液晶パネル
への表示データ処理回路を構成する。なお、ビットオペ
レーション回路６０７はビット単位の演算処理、及びビ
ット単位の並び換え操作を行うものであるため、本機能
を必要としない場合は省略できる。In FIG. 10, reference numeral 602 is a gate driver interface (serial), 60
Reference numeral 3 is an index register (IR), 604 is a control register (CR), 607 is a bit operation circuit for performing bit-by-bit arithmetic processing, 608 is a read (read) data latch circuit, and 609 is a write (write) data latch circuit. . Further, reference numerals 623,
624 and 626 are latch circuits, 625 is an AC circuit, and 6
A drive circuit 27 constitutes a display drive circuit (here, a liquid crystal drive circuit) 64. Further, 640 is a gamma (γ) adjusting circuit, and 650 is a gradation voltage generating circuit, which constitutes a display data processing circuit for the liquid crystal panel. Since the bit operation circuit 607 performs a bit-unit arithmetic process and a bit-unit rearrangement operation, it can be omitted if this function is not required.
【００５４】次に、システム・インターフェースとアプ
リケーション・インターフェースの切り換えレジスタの
詳細について説明する。表１は図１０で説明したＲＡＭ
アクセス切り換えレジスタ（ＲＭ）６０５のモード設定
状態を示す。なお、表１では、このレジスタをＲＡＭア
クセスモードレジスタと表記している。Next, the details of the switching registers of the system interface and the application interface will be described. Table 1 shows the RAM explained in FIG.
The mode setting state of the access switching register (RM) 605 is shown. In Table 1, this register is referred to as a RAM access mode register.
【００５５】[0055]
【表１】 [Table 1]
【００５６】また、表２は同じく図１０で説明した表示
動作切り換えレジスタ（ＤＭ）６０５のモード設定状態
を示す。なお、表２では、このレジスタを表示動作モー
ドレジスタと表記している。Further, Table 2 shows the mode setting state of the display operation switching register (DM) 605 similarly described in FIG. In Table 2, this register is referred to as a display operation mode register.
【００５７】[0057]
【表２】 [Table 2]
【００５８】そして、表３はＲＡＭアクセス切り換えレ
ジスタ（ＲＭ）と表示動作切り換えレジスタ（ＤＭ）の
組み合わせ設定による各種の表示動作モードの状態の説
明図である。Then, Table 3 is an explanatory diagram of states of various display operation modes by the combination setting of the RAM access switching register (RM) and the display operation switching register (DM).
【表３】 [Table 3]
【００５９】表１に示したように、ＲＡＭアクセス切り
換えレジスタ（ＲＭ）は内蔵した表示メモリ（グラフィ
ックＲＡＭ）ＧＲＡＭへのアクセスを行うインターフェ
ースの切り換えを設定する。このＲＡＭアクセス切り換
えレジスタ（ＲＭレジスタ）の設定を「ＲＭの設定状
態」で説明すると、「ＲＭ＝０」のときはシステムイン
ターフェースのみからメモリＧＲＡＭへの表示データの
書込みが可能となる。また、「ＲＭ＝１」のときはアプ
リケーション・インターフェース（動画インターフェー
ス、表１のＲＧＢインターフェース）のみからメモリＧ
ＲＡＭへの書込みがで可能となる。As shown in Table 1, the RAM access switching register (RM) sets switching of the interface for accessing the built-in display memory (graphic RAM) GRAM. The setting of the RAM access switching register (RM register) will be described in "RM setting state". When "RM = 0", display data can be written to the memory GRAM only from the system interface. When “RM = 1”, only the application interface (moving image interface, RGB interface in Table 1) is used for the memory G
Writing to RAM is possible with.
【００６０】表２に示した表示動作切り換えレジスタ
（ＤＭレジスタ）は２ビットの設定であり、表示動作モ
ードを切り換える。このＤＭレジスタの設定を「ＤＭの
設定状態」で説明する。「ＤＭ＝００」のときは内蔵ク
ロックによる表示動作が行われる。また、「ＤＭ＝０
１」のときは動画インターフェース（ＲＧＢインターフ
ェース）により表示動作が行われる。また、「ＤＭ＝１
０」のときはＶＳＹＮＣインターフェースによる表示動
作となり、ＲＧＢインタフェース時のＶＳＹＮＣ信号の
みと内蔵ブロックにより表示動作が行われる。なお、
「ＤＭ＝１１」の設定は禁止される。The display operation switching register (DM register) shown in Table 2 is a 2-bit setting and switches the display operation mode. The setting of the DM register will be described in "DM setting state". When "DM = 00", the display operation is performed by the built-in clock. Also, “DM = 0
When it is “1”, the display operation is performed by the moving image interface (RGB interface). Also, “DM = 1
When it is "0", the display operation is performed by the VSYNC interface, and the display operation is performed by only the VSYNC signal and the built-in block when the RGB interface is used. In addition,
The setting of “DM = 11” is prohibited.
【００６１】このように、インターフェースの切り換え
をＲＡＭアクセス切り換えレジスタと表示動作切り換え
レジスタとの２つのレジスタ（ＲＡＭレジスタ、ＤＭレ
ジスタ）を用いて独立に制御する。表３に纏めて表記し
たように、２つのレジスタの設定状態で表示動作を切り
換えることで種々の表示モードで動作可能となる。な
お、表３では、「ＤＭの設定状態」を（ＤＭ１−０＝０
０）のように表記してある。As described above, the interface switching is independently controlled by using the two registers (RAM register and DM register) including the RAM access switching register and the display operation switching register. As summarized in Table 3, it becomes possible to operate in various display modes by switching the display operation depending on the setting state of the two registers. In addition, in Table 3, "DM setting state" is (DM1-0 = 0
It is written like 0).
【００６２】図１１はシステム・インターフェースとア
プリケーション・インターフェースを備えて内蔵メモリ
によるデータ転送を行う液晶コントローラ・ドライバの
実施例の構成とその動作の説明図である。また、図１２
は図１１の液晶コントローラ・ドライバによる静止画表
示の様子を説明する模式図である。本実施例では、静止
画データ等を入力するシステム・インターフェース（ベ
ースバンド・インターフェース）４１、動画インターフ
ェースであるアプリケーション・インターフェース４２
は共に、そのデータは表示メモリである内蔵ＲＡＭメモ
リ（表示メモリＭ）６３に格納される。FIG. 11 is an explanatory diagram of a configuration and an operation of an embodiment of a liquid crystal controller driver which has a system interface and an application interface and transfers data by a built-in memory. In addition, FIG.
FIG. 12 is a schematic diagram illustrating how a still image is displayed by the liquid crystal controller driver of FIG. 11. In this embodiment, a system interface (baseband interface) 41 for inputting still image data and the like, and an application interface 42 which is a moving image interface.
Both, the data is stored in a built-in RAM memory (display memory M) 63 which is a display memory.
【００６３】垂直同期信号ＶＳＹＮＣは表示動作の画面
先頭を示すタイミング信号、水平同期信号ＨＳＹＮＣは
表示動作のライン周期を示すタイミング信号、ドットク
ロックＤＯＴＣＬＫは画素単位のクロックで動画インタ
ーフェースすなわちアプリケーション・インターフェー
ス（ＡＰＰ）４２による表示動作の基準クロックとな
る。また、このドットクロックＤＯＴＣＬＫは表示メモ
リ（Ｍ）６３の書込み信号ともなる。アプリケーション
・プロセッサ４２はこのドットクロックＤＯＴＣＬＫに
同期して画像データを転送する。なお、イネーブル信号
ＥＮＡＢＬＥは、各画素データが有効であることを示す
信号である。このイネーブル信号ＥＮＡＢＬＥが有効の
ときのみ転送データが表示メモリ（Ｍ）６３に書き込ま
れる。The vertical synchronizing signal VSYNC is a timing signal indicating the beginning of the screen of the display operation, the horizontal synchronizing signal HSYNC is a timing signal indicating the line cycle of the display operation, and the dot clock DOTCLK is a pixel-based clock that is a moving picture interface or application interface (APP). ) 42 as the reference clock for the display operation. The dot clock DOTCLK also serves as a write signal for the display memory (M) 63. The application processor 42 transfers the image data in synchronization with this dot clock DOTCLK. The enable signal ENABLE is a signal indicating that each pixel data is valid. Transfer data is written to the display memory (M) 63 only when the enable signal ENABLE is valid.
【００６４】すなわち、図１２に示したように、画面の
ＲＡＭデータ表示エリア（静止画表示領域）ＳＳＤＡの
内のイネーブル信号ＥＮＡＢＬＥが有効とされた領域で
ある動画表示領域ＭＰＤＡに動画表示データＰＤ１７−
０が表示される。なお、画面の上下にはバックポーチ期
間（ＢＰ３−０）とフロントポーチ期間（ＦＰ３−０）
が設けてあり、その間に表示期間（ＮＬ４−０）が設け
られている。That is, as shown in FIG. 12, in the RAM data display area (still image display area) SSDA of the screen, the moving image display data PD17-is displayed in the moving image display area MPDA which is an area where the enable signal ENABLE is valid.
0 is displayed. The back porch period (BP3-0) and front porch period (FP3-0) are displayed above and below the screen.
Are provided, and a display period (NL4-0) is provided between them.
【００６５】図１３はシステム・インターフェースとア
プリケーション・インターフェースの切り換え動作を表
示画面の状態で示した説明図である。システム・インタ
ーフェースの動作で静止画ＦＳが表示され、アプリケー
ション・インターフェースの動作で動画ＭＰ１，ＭＰ
２，・・・ＭＰ１０，・・・ＭＰＮが表示される様子を
示している。携帯電話機では、動画表示を行う時間は表
示を行う時間からすると少ないはずである。このため、
大多数を占める静止画表示時は「システムインターフェ
ース＋内部クロックによる表示」により低消費電力での
動作となる。FIG. 13 is an explanatory diagram showing the switching operation between the system interface and the application interface in the state of the display screen. The still image FS is displayed by the operation of the system interface, and the moving images MP1 and MP are displayed by the operation of the application interface.
2, ... MP10, ... MPN are displayed. With a mobile phone, the time for displaying a moving image should be shorter than the time for displaying a moving image. For this reason,
When displaying still images, which occupy the majority, the operation is performed with low power consumption due to "display by system interface + internal clock".
【００６６】そして、動画表示を行う際のみ、前記した
ように各レジスタ（ＲＭ、ＤＭ）を切り換えてアプリケ
ーション・インターフェース（動画インターフェース）
を有効にする。これにより、データの転送電力を使用す
るインターフェースの使用期間を最小限にし、システム
全体での電力消費の低減化を図ることができる。なお、
レジスタの設定を含め、本システムのインストラクショ
ン設定はシステム・インターフェースのみから可能とし
ている。しかし、別経由でのインストラクション設定を
行うようにしてもよい。Then, only when displaying a moving image, as described above, the registers (RM, DM) are switched to change the application interface (moving image interface).
To enable. As a result, it is possible to minimize the period of use of the interface that uses the transfer power of data and reduce the power consumption of the entire system. In addition,
The instruction setting of this system including the setting of the register is possible only from the system interface. However, the instruction setting may be performed via another route.
【００６７】図１４は本発明の他の実施例の説明図であ
り、動画バッファリング動作を実行する回路構成を説明
するためのブロック図である。前記図５と図６で説明し
た画像表示システムでは、動画表示時（アプリケーショ
ン・インターフェースの使用時）は表示データをライン
メモリに逐次格納して表示が行われる。そのため、表示
データを常時転送し続ける必要がある。本実施例では、
動画インターフェース（アプリケーション・インターフ
ェース（ＡＰＰ）４２）の使用時も表示データを全てＲ
ＡＭメモリ（Ｍ）６３に格納し、格納された表示データ
を、動画インターフェース（６３）により入力する同期
信号（ＶＳＹＮＣ，ＨＳＹＮＣ，ＤＯＴＣＬＫ，ＥＮＡ
ＢＬＥ）に従って読み出して液晶パネルに出力し、これ
を表示する。内蔵のＲＡＭメモリ（Ｍ）６３へのアクセ
ス切り換えをアクセスモードレジスタ（ＲＭレジスタ）
６０５で行う。FIG. 14 is an explanatory diagram of another embodiment of the present invention, and is a block diagram for explaining a circuit configuration for executing a moving image buffering operation. In the image display system described with reference to FIGS. 5 and 6, when a moving image is displayed (when the application interface is used), display data is sequentially stored in the line memory for display. Therefore, it is necessary to continuously transfer the display data. In this embodiment,
All display data is R even when using the video interface (application interface (APP) 42)
Synchronous signals (VSYNC, HSYNC, DOTCLK, ENA) that are stored in the AM memory (M) 63 and the stored display data are input by the moving image interface (63).
BLE), read out, output to the liquid crystal panel, and display it. Access mode register (RM register) is used to switch access to the built-in RAM memory (M) 63.
At 605.
【００６８】図１５は図１４の回路構成による動画バッ
ファリング動作における動画データの転送の様子を説明
する説明する模式図である。前記図５で説明したような
ラインメモリのみを用いる動画表示では、動画データを
常時転送しなければならない。現状の携帯電話機のシス
テムでは、動画表示時の１秒間のコマ（フレーム）数は
１０〜１５である。このため、１秒間の表示フレーム数
を６０フレームとすると画面更新は４フレームに一回行
われることになる。すなわち、４フレーム期間は同じ画
面を表示している。FIG. 15 is a schematic diagram for explaining how moving image data is transferred in the moving image buffering operation by the circuit configuration of FIG. In the moving image display using only the line memory as described above with reference to FIG. 5, the moving image data must be constantly transferred. In the current mobile phone system, the number of frames (frames) per second when displaying a moving image is 10 to 15. Therefore, if the number of display frames per second is 60, the screen is updated once every four frames. That is, the same screen is displayed for four frame periods.
【００６９】現状の携帯電話機での動画を図５、図６で
説明した構成で行うと、４フレームの同一画面表示期間
にわたってデータ転送を行なわなければならないため、
データ転送により消費電力が増加する。本実施例では、
動画データを全て内蔵のＲＡＭメモリに格納する動画バ
ッファリングを行うようにしたため、画面の更新時のみ
データ転送を行い、内蔵のメモリの表示データを更新す
ることになる。その後の同一画面の表示期間は、システ
ム側からのデータ転送を行わずにメモリに格納された表
示データを読み出して表示する。これにより、動画デー
タの転送回数が、上記例の動画１５フレーム／秒、フレ
ーム周波数６０Ｈｚにおいて、従来に比較して１／４に
削減される。When a moving image is displayed on the current mobile phone with the configuration described with reference to FIGS. 5 and 6, data transfer must be performed over the same screen display period of 4 frames.
Data transfer increases power consumption. In this embodiment,
Since moving image buffering is performed in which all moving image data is stored in the built-in RAM memory, data transfer is performed only when the screen is updated, and the display data in the built-in memory is updated. During the subsequent display period of the same screen, the display data stored in the memory is read and displayed without data transfer from the system side. As a result, the number of times of moving image data transfer is reduced to 1/4 as compared with the conventional case when the moving image is 15 frames / sec and the frame frequency is 60 Hz in the above example.
【００７０】本発明は、上記説明したような画面のＲＡ
Ｍデータ表示エリア（静止画表示領域）ＳＳＤＡの内に
動画表示領域ＭＰＤＡをはめ込む際の動画データ表示領
域の選択した領域のみに当該動画データを転送すること
もできる。図１６は本発明による動画転送を実現する回
路構成の一実施例を説明するブロック図である。また、
図１７は図１６の液晶コントローラ・ドライバによる選
択領域のみへの静止画表示の様子を説明する模式図であ
る。The present invention uses the RA of the screen as described above.
It is also possible to transfer the moving image data only to the selected area of the moving image data display area when the moving image display area MPDA is fitted into the M data display area (still image display area) SSDA. FIG. 16 is a block diagram for explaining an embodiment of a circuit configuration for realizing moving image transfer according to the present invention. Also,
FIG. 17 is a schematic diagram for explaining how a still image is displayed only in the selected area by the liquid crystal controller driver of FIG.
【００７１】動画バッファリングを用いない場合、液晶
パネルの一部分を使用して動画表示を行う際に動画表示
領域ＭＰＤＡ以外の静止画表示領域ＳＳＤＡも含めて動
画インターフェースから表示データを常時転送する必要
があった。このため、データ転送数が増し、消費電力が
増加する。本実施例の選択領域転送方式では、動画イン
ターフェースから転送する表示データは、動画表示領域
ＭＰＤＡの表示データのみを転送可能である。When the moving image buffering is not used, when displaying a moving image using a part of the liquid crystal panel, it is necessary to always transfer the display data from the moving image interface including the still image display area SSDA other than the moving image display area MPDA. there were. Therefore, the number of data transfers increases and power consumption increases. In the selected area transfer method of the present embodiment, the display data transferred from the moving image interface can transfer only the display data of the moving image display area MPDA.
【００７２】選択領域転送方式では、事前に表示メモリ
へ静止画データを書き込んで置き、ＥＮＡＢＬＥ信号に
て指示された表示メモリの部分にのみ動画インターフェ
ースから表示データを書き込む。これにより、表示メモ
リ上で静止画と動画が合成され、表示動作時に同時に読
み出されて液晶パネル１３に表示がなされる。このよう
に、本実施例によれば、選択的に動画表示領域を指定す
ることができ、動画領域分に相当する最小限のデータ転
送で動画表示が可能となり、データ転送時の消費電力を
低減することができる。なお、以上は携帯電話機の表示
装置に限るものではなく、パソコンやディスプレイモニ
ターなどの大サイズの表示装置についても同様に適用で
きる。In the selected area transfer method, the still image data is written in the display memory in advance, and the display data is written from the moving image interface only to the portion of the display memory designated by the ENABLE signal. As a result, the still image and the moving image are combined on the display memory, and are simultaneously read during the display operation to be displayed on the liquid crystal panel 13. As described above, according to the present embodiment, the moving image display area can be selectively designated, the moving image can be displayed with the minimum data transfer corresponding to the moving image area, and the power consumption during the data transfer can be reduced. can do. Note that the above is not limited to the display device of the mobile phone, and is similarly applicable to a large-sized display device such as a personal computer or a display monitor.
【００７３】図１８は本発明の効果を説明するための前
記各データ転送方式の動画データ転送数の比較説明図で
ある。なお、図１８は、液晶パネルサイズが１７６×２
４０ドット、動画サイズがＱＣＩＦサイズ（１４４×１
７６ドット）、動画コマ数が１５フレーム／秒（ｆｐ
ｓ）、フレーム周波数が６０Ｈｚの液晶表示装置で比較
したものである。図１８から分かるように、（ａ）動画
インターフェースのみの場合（内蔵メモリ無し）では１
７６×２４０×６０フレーム＝２．５Ｍ回転送／秒、
（ｂ）動画バッファリング方式では１７６×２４０×１
５フレーム＝６３３ｋ回転送／秒、（ｃ）動画バッファ
リング方式＋選択動画領域転送方式では１４４×１７６
×１５フレーム＝３８０ｋ回転送／秒となる。FIG. 18 is a comparative explanatory diagram of the moving image data transfer numbers of the respective data transfer methods for explaining the effect of the present invention. In addition, in FIG. 18, the liquid crystal panel size is 176 × 2.
40 dots, video size is QCIF size (144 x 1
76 dots), 15 frames per second (fp)
s), which is a comparison for a liquid crystal display device having a frame frequency of 60 Hz. As can be seen from FIG. 18, (a) is 1 when only the video interface (without built-in memory)
76 × 240 × 60 frames = 2.5M transfers / sec,
(B) 176 × 240 × 1 in the moving image buffering method
5 frames = 633 k times transferred / sec, (c) 144 × 176 in moving image buffering method + selected moving image area transfer method
X15 frames = 380k transfers / sec.
【００７４】したがって、データ転送量は、（ｂ）動画
バッファリング方式は（ａ）動画インターフェースのみ
の場合に対して約２５％の低減、（ｃ）動画バッファリ
ング方式＋選択動画領域転送方式は（ａ）動画インター
フェースのみの場合に対して約１５％の低減が可能とな
る。Therefore, the data transfer amount is reduced by about 25% in (b) the moving image buffering method compared to (a) only the moving image interface, and (c) in the moving image buffering method + the selected moving image area transfer method. a) A reduction of about 15% is possible compared with the case of only the moving image interface.
【００７５】図１９は本発明のさらに他の実施例の説明
図であり、動画表示中の静止画領域の表示書き換え方式
を説明する模式図である。図１０で具体的に説明したよ
うに、本発明の液晶コントローラ・ドライバは静止画イ
ンターフェースと動画インターフェースの切り換えをレ
ジスタで行い、また、図１４以降で説明したような動画
バッファリングが可能であることから、動画表示中の静
止画領域の表示書き換えを行うこともできる。FIG. 19 is an explanatory diagram of still another embodiment of the present invention, which is a schematic diagram for explaining a display rewriting method of a still image area during display of a moving image. As described specifically with reference to FIG. 10, the liquid crystal controller / driver of the present invention performs switching between the still image interface and the moving image interface with a register, and is capable of moving image buffering as described with reference to FIG. 14 and subsequent figures. Therefore, it is possible to rewrite the display of the still image area during the moving image display.
【００７６】図１９に示したように、表示画面に動画を
表示しているときにも、携帯電話機におけるようなアイ
コンマーク（時計、電波状況）等を更新する必要があ
る。ここでは、画面の静止画表示領域にメール着信表示
ＳＩＳを表示させる場合を例として示す。動画バッファ
リング方式による表示データの書き換えは、画面更新時
となる。この他の期間は表示動作のみを行う。前記した
ように、静止画表示モードと動画表示モードはレジスタ
（表示動作切り換えレジスタ（ＤＭ）、ＲＡＭアクセス
切り換えレジスタ（ＲＭ））で行う。さらに、この切り
換えは、表示動作とメモリへのアクセスのそれぞれを独
立して切り換えが可能である。As shown in FIG. 19, even when a moving image is displayed on the display screen, it is necessary to update the icon mark (clock, radio wave condition) and the like as in the mobile phone. Here, the case where the incoming mail display SIS is displayed in the still image display area of the screen is shown as an example. The display data is rewritten by the moving image buffering method when the screen is updated. During other periods, only the display operation is performed. As described above, the still image display mode and the moving image display mode are performed by the registers (display operation switching register (DM) and RAM access switching register (RM)). Further, in this switching, the display operation and the access to the memory can be switched independently.
【００７７】このため、本実施例では、図１９の動作波
形に示したように、動画表示の画面更新時以外の期間
に、ＲＡＭアクセスのみＲＡＭアクセス切り換えレジス
タ（ＲＭ）を「＝０」としてシステム・インターフェー
スに切り換え、静止画表示領域の表示データを更新す
る。この静止画表示領域の更新期間ＴＳが終了した時点
で当該ＲＡＭアクセス切り換えレジスタ（ＲＭ）を「＝
１」とする。この静止画表示領域の更新期間ＴＳには、
表示動作切り換えレジスタ（ＤＭ）を「＝１」として動
画インターフェースから表示を継続する。これにより、
動画表示中においても静止画表示領域の更新が可能とな
り、より柔軟な表示形態を実現できる。Therefore, in this embodiment, as shown in the operation waveform of FIG. 19, the RAM access switching register (RM) is set to "= 0" only in the RAM access during the period other than the screen update of the moving image display. -Switch to the interface and update the display data in the still image display area. When the update period TS of the still image display area ends, the RAM access switching register (RM) is set to “=”.
1 ”. In the update period TS of the still image display area,
The display operation switching register (DM) is set to "= 1" and the display is continued from the moving image interface. This allows
The still image display area can be updated even while displaying a moving image, and a more flexible display form can be realized.
【００７８】図２０は本発明のさらに他の実施例の説明
図であり、表２及び表３のＶＳＹＮＣインターフェース
を採用した場合の液晶コントローラ・ドライバとその周
辺回路の構成例を説明するブロック図である。そして、
メモリ（Ｍ）の書込みを制御するライトアドレス生成回
路（ＳＡＧ）は、システム・インターフェース７から制
御し、メモリ（Ｍ）の読み出しを制御する表示アドレス
生成回路（ＤＡＧ）のアドレスの生成タイミングをアプ
リケーションプロセッサ４２から垂直同期信号ＶＳＹＮ
Ｃで制御するようにした。FIG. 20 is an explanatory view of still another embodiment of the present invention, and is a block diagram for explaining an example of the constitution of the liquid crystal controller driver and its peripheral circuits when the VSYNC interface shown in Tables 2 and 3 is adopted. is there. And
The write address generation circuit (SAG) that controls the writing of the memory (M) is controlled by the system interface 7, and the address generation timing of the display address generation circuit (DAG) that controls the reading of the memory (M) is controlled by the application processor. 42 to vertical sync signal VSYN
It was controlled by C.
【００７９】この場合、表示アドレス生成回路（ＤＡ
Ｇ）は、ＶＳＹＮＣアクティブレベルでリセットされ、
内蔵クロック回路ＣＬＫから発生されたクロック信号を
計数するカウンタを有し、このカウンタの出力が表示ア
ドレスＤＡとして利用される。この構成の場合、従来シ
ステムをほとんど変更することなく、動画データを表示
することが可能となる。尚、システム・インターフェー
ス７側からの動画データの書込み速度は、内蔵クロック
発生回路ＣＬＫからのクロック信号に基づく表示動作よ
りも十分高速に行われる必要性がある。他の構成と動作
は図３で説明したものと同様である。In this case, the display address generation circuit (DA
G) is reset at the VSYNC active level,
It has a counter for counting the clock signals generated from the built-in clock circuit CLK, and the output of this counter is used as the display address DA. With this configuration, moving image data can be displayed with almost no change in the conventional system. The moving image data writing speed from the system interface 7 side needs to be sufficiently higher than the display operation based on the clock signal from the internal clock generation circuit CLK. Other configurations and operations are the same as those described in FIG.
【００８０】本実施例の構成において、表示メモリ
（Ｍ）に対してアプリケーションプロセッサ４２からの
垂直同期信号ＶＳＹＮＣで書き込まれた表示データの読
み出しの開始時点を制御することにより、画像表示を画
面の走査タイミングに同期させることができ、画面の途
中から画像更新がなされることはない。したがって、画
面更新中での画面のチラツキは発生しない。In the configuration of the present embodiment, the image display is scanned on the screen by controlling the start point of time of reading the display data written in the display memory (M) by the vertical synchronizing signal VSYNC from the application processor 42. It can be synchronized with the timing, and the image is not updated from the middle of the screen. Therefore, the screen flickering does not occur during the screen update.
【００８１】なお、以上、本発明を実施例により説明し
たが、本発明は上記実施例の構成に限定されるものでは
なく、本発明の技術思想を逸脱することなく、種々の変
形が可能であることは言うまでもない。Although the present invention has been described with reference to the embodiments, the present invention is not limited to the configurations of the above embodiments, and various modifications can be made without departing from the technical idea of the present invention. Needless to say.
【００８２】[0082]
【発明の効果】以上説明したように、本発明によれば、
動画表示時の更新画面をフレームに同期させて行うた
め、更新途中の表示のチラツキがなく、また動画表示時
の表示データの転送データ数を低減できるため、本発明
の表示駆動制御装置を用いたシステム全体での消費電力
の低減が可能である。As described above, according to the present invention,
Since the update screen during moving image display is performed in synchronization with the frame, there is no flicker in the display during updating, and the number of display data transfer data during moving image display can be reduced. Therefore, the display drive control device of the present invention was used. It is possible to reduce the power consumption of the entire system.
【００８３】また、静止画・テキスト・システム・Ｉ／
Ｏバス・インターフェースと、画像データ処理装置から
の動画像データを入力する外部表示インターフェースの
切り換えと画像表示メモリのアクセスを独立して制御す
るように構成したことにより、表示内容に合わせた表示
モードを選択できる。In addition, still image / text system / I /
The O-bus interface and the external display interface for inputting the moving image data from the image data processing device and the access to the image display memory are configured to be controlled independently, so that a display mode suitable for the display content can be obtained. You can choose.
【００８４】さらに、動画表示モードと静止画表示モー
ドで対応するインターフェースを切り換えることで、そ
れぞれのインターフェースの機能を有効に活用できるこ
とでもシステム全体での消費電力の低減が可能である。Furthermore, by switching the corresponding interface between the moving image display mode and the still image display mode, the function of each interface can be effectively utilized, and the power consumption of the entire system can be reduced.
【図面の簡単な説明】[Brief description of drawings]
【図１】本発明の一実施例の全体構成の説明図である。FIG. 1 is an explanatory diagram of an overall configuration of an embodiment of the present invention.
【図２】本発明の表示駆動制御装置の一実施例の構成を
用いた携帯電話機の表示画面における動画像の画面更新
の様子を説明する模式図である。FIG. 2 is a schematic diagram for explaining how to update the screen of a moving image on the display screen of a mobile phone using the configuration of the embodiment of the display drive control device of the present invention.
【図３】本発明による液晶コントローラ・ドライバの回
路構成とその関連回路を説明するブロック図である。FIG. 3 is a block diagram illustrating a circuit configuration of a liquid crystal controller driver according to the present invention and a related circuit thereof.
【図４】本発明の表示駆動制御装置の一実施例の構成を
用いた携帯電話機の表示画面における動画像の画面更新
の様子を動画インターフェースでの表示動作として説明
する模式図である。FIG. 4 is a schematic diagram for explaining a screen update state of a moving image on a display screen of a mobile phone using a configuration of an embodiment of the display drive control device of the present invention as a display operation in a moving image interface.
【図５】本発明の実施例の効果を比較して説明するため
の動画インターフェースと内蔵メモリを有しない液晶コ
ントローラ・ドライバの構成とその動作の説明図であ
る。FIG. 5 is an explanatory diagram of a configuration and an operation of a liquid crystal controller driver without a moving image interface and a built-in memory, for comparing and explaining effects of the embodiments of the present invention.
【図６】図５の液晶コントローラ・ドライバによる静止
画表示の様子を説明する模式図である。FIG. 6 is a schematic diagram for explaining how a still image is displayed by the liquid crystal controller driver of FIG.
【図７】本発明の実施例の効果を比較して説明するため
のシステム・インターフェースと内蔵メモリによるデー
タ転送を行う液晶コントローラ・ドライバの構成とその
動作の説明図である。FIG. 7 is an explanatory diagram of a configuration and an operation of a liquid crystal controller driver for performing data transfer by a system interface and a built-in memory for comparing and explaining effects of the embodiments of the present invention.
【図８】図７の液晶コントローラ・ドライバによる静止
画表示の様子を説明する模式図である。FIG. 8 is a schematic diagram for explaining how a still image is displayed by the liquid crystal controller driver of FIG.
【図９】本発明の構成を図７の構成および図５の構成と
比較して示すメリットとデメリットの説明図である。FIG. 9 is an explanatory diagram of merits and demerits showing the configuration of the present invention in comparison with the configuration of FIG. 7 and the configuration of FIG.
【図１０】本発明の液晶コントローラ・ドライバを具体
化したドライバチップの回路構成の説明図である。FIG. 10 is an explanatory diagram of a circuit configuration of a driver chip embodying the liquid crystal controller driver of the present invention.
【図１１】システム・インターフェースとアプリケーシ
ョン・インターフェースを備えて内蔵メモリによるデー
タ転送を行う液晶コントローラ・ドライバの実施例の構
成とその動作の説明図である。FIG. 11 is an explanatory diagram of a configuration and an operation of an embodiment of a liquid crystal controller driver that includes a system interface and an application interface and performs data transfer by a built-in memory.
【図１２】図１１の液晶コントローラ・ドライバによる
静止画表示の様子を説明する模式図である。FIG. 12 is a schematic diagram illustrating how a still image is displayed by the liquid crystal controller driver of FIG. 11.
【図１３】システム・インターフェースとアプリケーシ
ョン・インターフェースの切り換え動作を表示画面の状
態で示した説明図である。FIG. 13 is an explanatory diagram showing a switching operation between a system interface and an application interface in a state of a display screen.
【図１４】本発明の他の実施例の説明図である。FIG. 14 is an explanatory diagram of another embodiment of the present invention.
【図１５】図１４の回路構成による動画バッファリング
動作における動画データの転送の様子を説明する説明す
る模式図である。FIG. 15 is a schematic diagram for explaining how moving image data is transferred in a moving image buffering operation by the circuit configuration of FIG.
【図１６】本発明による動画転送を実現する回路構成の
一実施例を説明するブロック図である。FIG. 16 is a block diagram illustrating an example of a circuit configuration for realizing moving image transfer according to the present invention.
【図１７】図１６の液晶コントローラ・ドライバによる
選択領域のみへの静止画表示の様子を説明する模式図で
ある。FIG. 17 is a schematic diagram illustrating how a still image is displayed only in a selected area by the liquid crystal controller driver of FIG.
【図１８】本発明の効果を説明するための前記各データ
転送方式の動画データ転送数の比較説明図である。FIG. 18 is a comparative explanatory diagram of the moving image data transfer numbers of the respective data transfer methods for explaining the effect of the present invention.
【図１９】本発明のさらに他の実施例の説明図である。FIG. 19 is an explanatory diagram of still another embodiment of the present invention.
【図２０】本発明のさらに他の実施例の説明図である。FIG. 20 is an explanatory diagram of still another embodiment of the present invention.
【図２１】本発明前に本発明者によって検討された表示
駆動制御装置の一例である動画対応のインターフェース
を持たない携帯電話機の駆動回路装置のシステム構成の
一例を説明するブロック図である。FIG. 21 is a block diagram illustrating an example of a system configuration of a drive circuit device of a mobile phone that does not have a moving image compatible interface, which is an example of a display drive control device studied by the present inventor before the present invention.
【図２２】図２１に示したシステム構成での動画像表示
時の画面更新の動作例を模式的に示す説明図である。22 is an explanatory diagram schematically showing an operation example of screen updating when displaying a moving image in the system configuration shown in FIG. 21. FIG.
【図２３】図２１に示したシステム構成での液晶コント
ローラ・ドライバとその周辺回路の構成例を説明するブ
ロック図である。23 is a block diagram illustrating a configuration example of a liquid crystal controller driver and its peripheral circuits in the system configuration shown in FIG. 21.
【図２４】図２３に示したシステム構成での液晶コント
ローラ・ドライバを用いた携帯電話機の画面における動
画像の画面更新の様子を説明する模式図である。FIG. 24 is a schematic diagram for explaining how to update the screen of the moving image on the screen of the mobile phone using the liquid crystal controller driver in the system configuration shown in FIG. 23.
１・・・・駆動制御回路装置、２・・・・音声インター
フェース（ＡＵＩ）３・・・・高周波インターフェース
（ＨＦＩ）、４・・・・画像データ処理装置である画像
プロセッサ、４１・・・・マイコンＭＰＵを有するベー
スバンドプロセッサ、４１１・・・・デジタル・シグナ
ル・プロセッサ（ＤＳＰ）、４１２・・・・ＡＳＩＣ、
４２・・・・アプリケーションプロセッサ（ＡＰＰ）、
４２１・・・・動画対応プロセッサ（ＭＰＥＧ）、４２
２・・・・液晶表示コントローラ（ＬＣＤＣ）、５・・
・・画像表示メモリ、６・・・・表示駆動制御回路であ
る液晶コントローラ・ドライバ（ＬＣＤ−ＣＤＲ）、７
・・・・静止画・テキスト・システム・Ｉ／Ｏバス・イ
ンターフェース（ＳＳ／ＩＦ）、動画インターフェース
（ＭＰ／ＩＦ）、９・・・・マイクロフォン（Ｍ／
Ｃ）、１０・・・・スピーカ（Ｓ／Ｐ）、１１・・・・
ビデオカメラ（Ｃ／Ｍ）、１２・・・・アンテナ（ＡＮ
Ｔ）、１３・・・・液晶パネル（液晶ディスプレイ：Ｌ
ＣＤ）、６２１・・・・表示動作切り換えレジスタ（Ｄ
Ｍ）、６０５・・・・ＲＡＭアクセス切り換えレジスタ
（ＲＭ）。1 ...- Drive control circuit device, 2 ... Audio interface (AUI) 3 ... High frequency interface (HFI), 4 ... Image processor that is an image data processing device, 41 ... Baseband processor with microcomputer MPU, 411 ... Digital signal processor (DSP), 412 ... ASIC,
42 ... Application processor (APP),
421 ··· Video processor (MPEG), 42
2 ... Liquid crystal display controller (LCDC), 5 ...
..Image display memory 6 ... Liquid crystal controller driver (LCD-CDR) 7 which is a display drive control circuit
・ ・ ・ ・ Still image ・ Text system ・ I / O bus interface (SS / IF), Video interface (MP / IF), 9 ・ ・ ・ Microphone (M /
C), 10 ... Speaker (S / P), 11 ...
Video camera (C / M), 12 ... Antenna (AN
T), 13 ... Liquid crystal panel (liquid crystal display: L
CD, 621 ... Display operation switching register (D
M), 605 ... RAM access switching register (RM).
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６３１ Ｇ０９Ｇ 3/20 ６３１Ｂ ６６０ ６６０Ｕ ６６０Ｖ ６８０ ６８０Ｓ 5/00 ５１０ 5/00 ５１０Ｘ ５５０ ５５０Ｐ ５５０Ｒ 5/12 5/12 5/36 ５１０ 5/36 ５１０Ｍ (72)発明者 大山 尚 千葉県茂原市早野3681番地 日立デバイス エンジニアリング株式会社内 (72)発明者 太田 茂 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 (72)発明者 田邊 圭 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体グループ内 Ｆターム(参考） 5B069 AA20 BC00 LA12 5C006 AA01 AA02 AF02 AF03 AF04 AF45 AF51 AF53 AF61 AF71 BC16 BF02 BF16 BF24 FA23 FA47 5C080 AA05 AA06 AA10 BB05 DD06 DD26 EE19 EE29 GG12 JJ01 JJ02 JJ04 JJ05 KK07 KK47 5C082 AA01 BA27 BA41 BB15 BC03 BD02 CA76 CA81 DA54 DA55 DA76 MM10 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 631 G09G 3/20 631B 660 660U 660V 680 680S 5/00 510 510/00 510X 550 550P 550R 5 / 12 5/12 5/36 510 5/36 510M (72) Inventor Takashi Oyama 3681 Hayano, Mobara-shi, Chiba Hitachi Device Engineering Co., Ltd. (72) Inventor Shigeru Ota 5-20, Kamimizumoto-cho, Kodaira-shi, Tokyo No. 1 Incorporated company Hitachi Ltd. Semiconductor Group (72) Inventor Kei Tanabe 5-20-1, Kamimizuhoncho, Kodaira-shi, Tokyo F-term within Hitachi Ltd Semiconductor Group (Reference) 5B069 AA20 BC00 LA12 5C006 AA01 AA02 AF02 AF03 AF04 AF45 AF51 AF53 AF61 AF71 BC16 BF02 BF16 BF24 FA23 FA47 5C080 AA05 AA06 AA10 BB05 DD06 DD26 EE19 EE29 GG12 JJ01 JJ02 JJ04 JJ05 KK07 KK47 5C082 AA01 BA27 BA41 BB15 BC03 BD02 CA76 CA81 DA54 DA55 DA76 MM10
Claims (12)
・インターフェースと、画像データ処理装置からの動画
像データを入力する外部表示インターフェースと、少な
くとも１フレーム分の画像データ格納領域をもつ画像表
示メモリと、表示装置に表示データを供給する表示駆動
回路とを有することを特徴とする表示駆動制御回路。1. A still image / text system / I / O bus interface, an external display interface for inputting moving image data from an image data processing device, and an image display having an image data storage area for at least one frame. A display drive control circuit having a memory and a display drive circuit for supplying display data to a display device.
バス・インターフェースと外部表示インターフェースの
表示データを前記画像表示メモリの書き込みと読み出し
に選択接続する表示動作切り換えレジスタとメモリアク
セス切り換えレジスタとを有することを特徴とする請求
項１に記載の表示駆動制御回路。2. The still image / text system / I / O
2. The display drive control circuit according to claim 1, further comprising a display operation switching register and a memory access switching register for selectively connecting display data of a bus interface and an external display interface to writing and reading of the image display memory. .
記画像表示メモリへの動画表示データの書き込みと読み
出しのタイミングを前記垂直同期信号入力端子から入力
する垂直同期信号により制御することを特徴とする請求
項１に記載の表示駆動制御回路。3. A vertical synchronizing signal input terminal for a moving image is provided, and the timing of writing and reading moving image display data to and from the image display memory is controlled by a vertical synchronizing signal input from the vertical synchronizing signal input terminal. The display drive control circuit according to claim 1, wherein the display drive control circuit is a display drive control circuit.
る領域を指定するイネーブル信号入力端子を有すること
を特徴とする請求項１乃至３の何れかに記載の表示駆動
制御装置。4. The display drive control device according to claim 1, further comprising an enable signal input terminal for designating an area for displaying the moving image on a screen of the display device.
する領域内の静止画像の一部を更新する領域を指定する
イネーブル信号入力端子を有することを特徴とする請求
項１乃至３の何れかに記載の表示駆動制御装置。5. An enable signal input terminal for designating an area for updating a part of the still image in the area for displaying the still image on the screen of the display device, according to any one of claims 1 to 3. The display drive control device described in (1).
画データが転送され第２ポートとを有することを特徴と
する表示駆動制御装置。6. A display drive control device comprising a first port for transferring moving image data and a second port for transferring still image data.
格納するメモリと、 前記メモリに格納される前記画像データとしての動画デ
ータが転送される第１ポートと、 前記メモリに格納される前記画像データとしての静止画
データが転送される第２ポートとを有することを特徴と
する表示駆動制御装置。7. A memory for storing image data to be supplied to a display panel, a first port to which moving image data as the image data stored in the memory is transferred, and the image stored in the memory. A second port to which still image data as data is transferred.
ータを格納するメモリと、 前記メモリに格納される前記画像データとして動画デー
タが転送される第１ポートと、 前記画面の先頭を示す信号が供給される外部信号端子と
を含み、 前記外部端子に供給された前記信号に同期して、前記動
画データの転送を開始することを特徴とする表示駆動制
御装置。8. A memory for storing image data to be supplied to a screen of a display panel, a first port to which moving image data is transferred as the image data stored in the memory, and a signal indicating the head of the screen. And an external signal terminal to which the video signal is supplied, and the transfer of the moving image data is started in synchronization with the signal supplied to the external terminal.
して静止画データが転送される第２ポートをさらに有す
ることを特徴とする請求項８に記載の表示駆動制御装
置。9. The display drive control device according to claim 8, further comprising a second port to which still image data is transferred as the image data stored in the memory.
データを格納するメモリと、 前記メモリに格納される前記画像データとして動画デー
タが転送されるポートと、 前記動画データを前記メモリの所望の領域へ書き込むこ
とを指示する信号を受ける外部端子とを有することを特
徴とする表示駆動制御装置。10. A memory for storing image data to be supplied to a screen of a display panel, a port to which moving image data is transferred as the image data stored in the memory, and the moving image data in a desired memory of the memory. A display drive control device, comprising: an external terminal for receiving a signal instructing to write in the area.
を格納するメモリと、 前記メモリに格納される上記画像データとして動画デー
タが転送される第１ポートと、 前記メモリに格納される前記画像データとして静止画デ
ータが転送され第２ポートと、 前記メモリへの前記画像データの書き込みに、前記第１
ポートに供給された前記動画データと前記第２ポートに
供給された静止画データとの一方を指定するための第１
制御レジスタを有することを特徴とする表示駆動制御装
置。11. A memory for storing image data to be supplied to a display panel, a first port to which moving image data is transferred as the image data stored in the memory, and the image data stored in the memory. The still image data is transferred as a second port, and the first port is used to write the image data to the memory.
A first for specifying one of the moving image data supplied to the port and the still image data supplied to the second port
A display drive control device having a control register.
成回路と、 表示パネルに供給されるべき画像データを格納するメモ
リと、 前記メモリに格納される前記画像データとして動画デー
タが同期信号に同期して転送される第１ポートと、 前記メモリに格納される前記画像データとして静止画デ
ータが転送される第２ポートと、 前記メモリからの前記画像データの読み出し動作を制御
する第１制御レジスタとを有し、 前記第２ポートに供給された前記静止画データは、前記
内部動作クロックに同期して前記メモリに書き込み可能
とされ、 前記第１制御レジスタは、前記メモリからの前記画像デ
ータの読み出しに、前記同期信号に同期した読み出し動
作と前記内部クロック信号に同期した読み出し動作の一
方を指定することを特徴とする表示駆動制御装置。12. A clock generation circuit for generating an internal operation clock, a memory for storing image data to be supplied to a display panel, and moving image data synchronized with a synchronization signal as the image data stored in the memory. A first port for transferring, a second port for transferring still image data as the image data stored in the memory, and a first control register for controlling an operation of reading the image data from the memory. The still image data supplied to the second port is writable in the memory in synchronization with the internal operation clock, and the first control register reads the image data from the memory, A display characterized by designating one of a read operation in synchronization with the synchronization signal and a read operation in synchronization with the internal clock signal. Motion control device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002376723A JP2003263140A (en) | 2001-12-27 | 2002-12-26 | Display drive control circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001-397307 | 2001-12-27 | ||
| JP2001397307 | 2001-12-27 | ||
| JP2002376723A JP2003263140A (en) | 2001-12-27 | 2002-12-26 | Display drive control circuit |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006082149A Division JP3826159B2 (en) | 2001-12-27 | 2006-03-24 | Display drive control circuit |
| JP2006206070A Division JP4142701B2 (en) | 2001-12-27 | 2006-07-28 | Still image changing method, display drive control system, and mobile phone using this technology |
| JP2006206029A Division JP2006330754A (en) | 2001-12-27 | 2006-07-28 | Display system and mobile phone unit using same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003263140A true JP2003263140A (en) | 2003-09-19 |
| JP2003263140A5 JP2003263140A5 (en) | 2006-05-18 |
Family
ID=29217728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002376723A Pending JP2003263140A (en) | 2001-12-27 | 2002-12-26 | Display drive control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003263140A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005099796A (en) * | 2003-09-22 | 2005-04-14 | Samsung Electronics Co Ltd | Display driver chip and method having reduced storage of image data and/or osd data |
| JPWO2003056541A1 (en) * | 2001-12-27 | 2005-05-12 | 株式会社ルネサステクノロジ | Display drive control system |
| JP2006079013A (en) * | 2004-09-13 | 2006-03-23 | Nec Corp | Liquid crystal display part control device and method, and mobile telephone set using liquid crystal display part controller |
| JP2006129275A (en) * | 2004-10-29 | 2006-05-18 | Fuji Photo Film Co Ltd | Imaging device |
| JP2008197600A (en) * | 2007-02-16 | 2008-08-28 | Renesas Technology Corp | Semiconductor integrated circuit and data processing system |
| WO2012147703A1 (en) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | Display module, display device comprising same, and electronic device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334593A (en) * | 1986-07-30 | 1988-02-15 | ホシデン株式会社 | Multi-contrast display |
| JPH0876721A (en) * | 1994-09-09 | 1996-03-22 | Hitachi Ltd | Matrix panel display device |
| JPH09281933A (en) * | 1996-04-17 | 1997-10-31 | Hitachi Ltd | Data driver and liquid crystal display device and information processing device using it. |
| JP2000284744A (en) * | 1999-01-29 | 2000-10-13 | Canon Inc | Image processor |
| JP2001136425A (en) * | 1999-11-04 | 2001-05-18 | Fuji Photo Film Co Ltd | Image display device and electronic camera |
| JP2001202053A (en) * | 1999-11-09 | 2001-07-27 | Matsushita Electric Ind Co Ltd | Display device and information portable terminal |
| JP2001222249A (en) * | 1999-11-29 | 2001-08-17 | Seiko Epson Corp | Ram incorporated driver, display unit using the driver and electronic equipment |
| JP2001222276A (en) * | 1999-11-29 | 2001-08-17 | Seiko Epson Corp | Driver with built-in ram and display unit and electronic equipment using it |
| WO2003056541A1 (en) * | 2001-12-27 | 2003-07-10 | Renesas Technology Corp. | Display drive control system |
-
2002
- 2002-12-26 JP JP2002376723A patent/JP2003263140A/en active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6334593A (en) * | 1986-07-30 | 1988-02-15 | ホシデン株式会社 | Multi-contrast display |
| JPH0876721A (en) * | 1994-09-09 | 1996-03-22 | Hitachi Ltd | Matrix panel display device |
| JPH09281933A (en) * | 1996-04-17 | 1997-10-31 | Hitachi Ltd | Data driver and liquid crystal display device and information processing device using it. |
| JP2000284744A (en) * | 1999-01-29 | 2000-10-13 | Canon Inc | Image processor |
| JP2001136425A (en) * | 1999-11-04 | 2001-05-18 | Fuji Photo Film Co Ltd | Image display device and electronic camera |
| JP2001202053A (en) * | 1999-11-09 | 2001-07-27 | Matsushita Electric Ind Co Ltd | Display device and information portable terminal |
| JP2001222249A (en) * | 1999-11-29 | 2001-08-17 | Seiko Epson Corp | Ram incorporated driver, display unit using the driver and electronic equipment |
| JP2001222276A (en) * | 1999-11-29 | 2001-08-17 | Seiko Epson Corp | Driver with built-in ram and display unit and electronic equipment using it |
| WO2003056541A1 (en) * | 2001-12-27 | 2003-07-10 | Renesas Technology Corp. | Display drive control system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2003056541A1 (en) * | 2001-12-27 | 2005-05-12 | 株式会社ルネサステクノロジ | Display drive control system |
| JP2005099796A (en) * | 2003-09-22 | 2005-04-14 | Samsung Electronics Co Ltd | Display driver chip and method having reduced storage of image data and/or osd data |
| JP2006079013A (en) * | 2004-09-13 | 2006-03-23 | Nec Corp | Liquid crystal display part control device and method, and mobile telephone set using liquid crystal display part controller |
| JP2006129275A (en) * | 2004-10-29 | 2006-05-18 | Fuji Photo Film Co Ltd | Imaging device |
| JP2008197600A (en) * | 2007-02-16 | 2008-08-28 | Renesas Technology Corp | Semiconductor integrated circuit and data processing system |
| WO2012147703A1 (en) * | 2011-04-28 | 2012-11-01 | シャープ株式会社 | Display module, display device comprising same, and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4839349B2 (en) | Display system | |
| JP2003330433A (en) | Display drive control circuit, and electronic apparatus provided with display device | |
| JP2003263140A (en) | Display drive control circuit | |
| JP3826159B2 (en) | Display drive control circuit | |
| JPWO2003056541A1 (en) | Display drive control system | |
| JP4142701B2 (en) | Still image changing method, display drive control system, and mobile phone using this technology | |
| JP2003044008A (en) | Active matrix type display device and control device therefor | |
| JP2007213096A (en) | Display drive control circuit | |
| JP2006330754A (en) | Display system and mobile phone unit using same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040311 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061218 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070424 |