JP2000260707A - Formation of polycrystalline silicon film - Google Patents
Formation of polycrystalline silicon filmInfo
- Publication number
- JP2000260707A JP2000260707A JP11059213A JP5921399A JP2000260707A JP 2000260707 A JP2000260707 A JP 2000260707A JP 11059213 A JP11059213 A JP 11059213A JP 5921399 A JP5921399 A JP 5921399A JP 2000260707 A JP2000260707 A JP 2000260707A
- Authority
- JP
- Japan
- Prior art keywords
- silicon film
- forming
- silicon
- crystal
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明はガラス基板上に多結
晶シリコン膜を形成する方法に関し、特に粒径が大きく
品質の高い多結晶シリコン膜を形成する方法に関する。The present invention relates to a method for forming a polycrystalline silicon film on a glass substrate, and more particularly to a method for forming a high-quality polycrystalline silicon film having a large grain size.
【0002】[0002]
【従来の技術】液晶表示装置(Liquid Crystal Displa
y:LCD)は、対向する2枚のガラス基板間に液晶を
封入してなる表示装置である。LCDの高精細化に伴
い、液晶を駆動する各種の電極と共に、それらを制御す
るための回路をガラス基板上に作り込むいわゆるシステ
ムオングラスが求められている。このためにはガラス基
板上に良質なシリコン薄膜を低温で形成する技術が不可
欠である。2. Description of the Related Art Liquid crystal display devices (Liquid Crystal Displa)
(y: LCD) is a display device in which liquid crystal is sealed between two opposing glass substrates. With the increase in the definition of LCDs, there is a demand for so-called system-on-glass in which various electrodes for driving liquid crystals and circuits for controlling the electrodes are formed on a glass substrate. For this purpose, a technique for forming a high-quality silicon thin film on a glass substrate at a low temperature is indispensable.
【0003】ガラスは、酸化シリコンにアルミナを添加
したいわゆる耐熱ガラスであっても640℃〜670℃
程度で軟化する。従って、ガラス基板に電極や回路を形
成する各工程は、少なくともこの軟化点よりも低い温度
で行う必要がある。[0003] Even if the glass is a so-called heat-resistant glass obtained by adding alumina to silicon oxide, 640 ° C to 670 ° C.
Softens to a degree. Therefore, each step of forming electrodes and circuits on the glass substrate must be performed at least at a temperature lower than the softening point.
【0004】図7は従来の多結晶シリコン膜を形成する
工程を示す断面図である。 工程1:図7(a)に示すように、シラン(SiH4)もし
くはジシラン(Si2H6)等の高次シランを水素で希釈し
たガスを用いたプラズマCVD(Chemical VaporDeposi
tion)により、ガラス基板101上に非晶質(アモルフ
ァス)シリコン膜102を厚さ500Å程度形成する。
次に、400℃〜500℃でアニールを行ってアモルフ
ァスシリコン膜102中に含まれる水素を離脱させる。
膜中に水素が含有されていると、あとの工程でエキシマ
レーザを照射して再結晶化するときに、急激に水素が脱
離する事によって膜質が低下することを防止するためで
ある。 工程2:図7(b)に示すように、アモルファスシリコ
ン膜102にArF、KrF、XeClなどのエキシマ
レーザ103を照射する事でアニールを行う。エキシマ
レーザ103が照射された領域のアモルファスシリコン
は一旦融解、再固化して結晶化し、多結晶(ポリ)シリ
コン膜104となる。 工程3:エキシマレーザ103を全面にスキャンして、
図7(c)に示すように全面をポリシリコン膜104と
する。 工程4:図7(d)に示すように、シランと酸化窒素N2
O混合ガスを用いたプラズマCVDによってポリシリコ
ン膜104の表面にゲート酸化膜105を形成する。 工程5:次に、金属やドープドシリコン膜よりなる導電
膜を全面に形成し、これをフォトリソグラフィによって
形成したマスクを用いてエッチングしてゲート電極10
6を形成する。次に、図7(e)に示すように、ゲート
電極106をマスクとしてポリシリコン膜104にリ
ン、砒素、ボロンなどの不純物をセルフアラインで注入
してソース107、ドレイン108を形成してトランジ
スタを形成する。FIG. 7 is a sectional view showing a step of forming a conventional polycrystalline silicon film. Step 1: As shown in FIG. 7 (a), plasma CVD (Chemical Vapor Deposi) using a gas obtained by diluting higher-order silane such as silane (SiH 4 ) or disilane (Si 2 H 6 ) with hydrogen.
), an amorphous silicon film 102 is formed on the glass substrate 101 to a thickness of about 500.
Next, annealing is performed at 400 ° C. to 500 ° C. to release hydrogen contained in the amorphous silicon film 102.
This is because, when hydrogen is contained in the film, the film quality is prevented from being deteriorated due to rapid desorption of hydrogen when recrystallization is performed by excimer laser irradiation in a later step. Step 2: As shown in FIG. 7B, annealing is performed by irradiating the amorphous silicon film 102 with an excimer laser 103 such as ArF, KrF, or XeCl. The amorphous silicon in the region irradiated with the excimer laser 103 is once melted, re-solidified and crystallized, and becomes a polycrystalline (poly) silicon film 104. Step 3: Scanning the entire surface with the excimer laser 103,
As shown in FIG. 7C, the entire surface is formed as a polysilicon film 104. Step 4: As shown in FIG. 7D, silane and nitrogen oxide N 2
A gate oxide film 105 is formed on the surface of the polysilicon film 104 by plasma CVD using an O mixed gas. Step 5: Next, a conductive film made of a metal or a doped silicon film is formed on the entire surface, and this is etched using a mask formed by photolithography to form a gate electrode 10.
6 is formed. Next, as shown in FIG. 7E, using a gate electrode 106 as a mask, impurities such as phosphorus, arsenic, and boron are implanted into the polysilicon film 104 by self-alignment to form a source 107 and a drain 108, thereby forming a transistor. Form.
【0005】工程1及び2では、アモルファスシリコン
膜を形成してエキシマレーザアニールを行ったが、50
0℃〜650℃の熱CVDによって直接ポリシリコン膜
を形成してもよい。In steps 1 and 2, an amorphous silicon film is formed and excimer laser annealing is performed.
The polysilicon film may be formed directly by thermal CVD at 0 ° C. to 650 ° C.
【0006】[0006]
【発明が解決しようとする課題】上述した工程による
と、以下の問題が生じる。According to the above-described steps, the following problems occur.
【0007】まず、熱CVDによってポリシリコン膜を
形成した場合、熱CVDはガラス基板の軟化点に近い高
い温度にする必要がある。従って熱CVDを行うために
はガラス基板1は、出来るだけ軟化点の高いガラスを用
いる必要があるが、軟化点の高いガラスは一般的に高価
であるので、LCDの製造コストが上昇する。また、熱
CVDは熱処理工程であるので製造エネルギー消費量が
大きく、より省エネルギーの製造方法が求められてい
る。First, when a polysilicon film is formed by thermal CVD, it is necessary to set the temperature of the polysilicon film to a high temperature close to the softening point of the glass substrate. Therefore, in order to perform the thermal CVD, it is necessary to use a glass having a softening point as high as possible for the glass substrate 1. However, since a glass having a high softening point is generally expensive, the manufacturing cost of the LCD increases. Further, since thermal CVD is a heat treatment step, the production energy consumption is large, and a more energy-saving production method is required.
【0008】また、熱CVDの成膜初期、もしくはエキ
シマレーザアニールの再結晶化初期において、シリコン
の結晶核109が図7(c)に示すように、ランダムか
つ無数に形成されてしまう。この際、生成される結晶核
109同士の間隔は長くても高々数十nm程度である。
成膜あるいは再結晶化が進行すると、この結晶核109
を核として結晶が成長していく。結晶成長は結晶核10
9を中心として等方的に進んでいく。しかし、結晶核1
09同士の間隔が狭いため、結晶同士が互いにぶつかっ
て、横方向の成長が抑制され、結晶の成長は主にガラス
基板に対して垂直な方向となる。従って、ポリシリコン
膜104の粒径rは高々数十nm程度となる。Further, in the initial stage of film formation by thermal CVD or in the initial stage of recrystallization by excimer laser annealing, silicon crystal nuclei 109 are formed randomly and innumerably as shown in FIG. At this time, the interval between the generated crystal nuclei 109 is at most about several tens nm at most.
When film formation or recrystallization proceeds, this crystal nucleus 109
The crystal grows with the nucleus as a nucleus. Crystal growth is the crystal nucleus 10
It progresses isotropically around 9. However, crystal nucleus 1
Since the distance between the cells 09 is small, the crystals collide with each other and the lateral growth is suppressed, and the crystal grows mainly in a direction perpendicular to the glass substrate. Therefore, the grain size r of the polysilicon film 104 is about several tens nm at most.
【0009】グレイン同士の間は結晶の不連続面いわゆ
る粒界になる。粒界は、例えば電流を流そうとする際に
はバリアポテンシャルとなる。粒径が小さいと1つのデ
バイスが多くの粒界を含むので、バリアポテンシャルが
増え、シリコン/酸化シリコン界面特性や、シリコン膜
質特性が低下する。例えばこのような膜を用いて形成し
たトランジスタは、リーク電流の増大、オン電流の減少
などのデバイス特性劣化が生じる。[0009] Between the grains are discontinuous faces of crystals, so-called grain boundaries. The grain boundary becomes a barrier potential when, for example, current is to flow. If the particle size is small, one device contains many grain boundaries, so that the barrier potential increases and the silicon / silicon oxide interface characteristics and the silicon film quality characteristics decrease. For example, in a transistor formed using such a film, device characteristics such as an increase in leakage current and a decrease in on-current are caused.
【0010】また、結晶核109の結晶方位の向きはそ
れぞれ異なり、結晶成長は結晶核109の結晶方位と等
しくなるように進むため、それぞれのグレインの結晶方
位はランダムである。シリコンは、結晶方位によって、
電気移動度などの特性が異なるため、複数のグレインに
またがって回路素子を形成すると素子の部分によって特
性が異なるなどの問題が生じる。The crystal orientations of the crystal nuclei 109 are different from each other, and the crystal growth proceeds so as to be equal to the crystal orientation of the crystal nuclei 109. Therefore, the crystal orientation of each grain is random. Silicon, depending on the crystal orientation,
Since characteristics such as electric mobility are different, when a circuit element is formed over a plurality of grains, a problem such as a difference in characteristics depending on an element portion occurs.
【0011】そこで本発明は、絶縁性基板上にシリコン
結晶粒径の大きい高品質なポリシリコン膜を形成するよ
り低温の製造プロセスを提供することを目的とする。Accordingly, an object of the present invention is to provide a lower-temperature manufacturing process for forming a high-quality polysilicon film having a large silicon crystal grain size on an insulating substrate.
【0012】[0012]
【課題を解決するための手段】本発明は、上記課題を達
成するためになされ、絶縁性基板上に所定間隔、例えば
100nm以上の間隔を開けてシリコンの結晶核を複数
形成し、結晶核を覆って全面にプラズマCVDを用いて
アモルファスシリコン膜を形成し、アモルファスシリコ
ン膜をエキシマレーザ照射によって再結晶化し、所定大
きさ、例えば100nmの粒径のグレインを有する多結
晶シリコン膜を形成する多結晶シリコン膜の形成方法で
ある。Means for Solving the Problems The present invention has been made to achieve the above object, and a plurality of silicon crystal nuclei are formed on an insulating substrate at predetermined intervals, for example, at intervals of 100 nm or more. An amorphous silicon film is formed over the entire surface by using plasma CVD, and the amorphous silicon film is recrystallized by excimer laser irradiation to form a polycrystalline silicon film having a grain of a predetermined size, for example, a grain size of 100 nm. This is a method for forming a silicon film.
【0013】また、エキシマレーザはArFもしくはK
rFもしくはXeClエキシマレーザであって100m
J/cm2乃至600mJ/cm2のエネルギーを有す
る。The excimer laser is ArF or K
100m with rF or XeCl excimer laser
It has an energy of J / cm2 to 600 mJ / cm2.
【0014】また、シリコンの結晶核を形成する方法
は、真空中で絶縁性基板の結晶核を形成する位置に収束
させたシリコンイオンビームを照射するか、シラン系ガ
ス雰囲気中で絶縁性基板の結晶核を形成する位置にレー
ザを照射するか、全面にポリシリコン膜を形成して結晶
核とする領域に残存させて除去するか、絶縁性基板上に
シリコン窒化膜を形成して結晶核を形成する領域に開口
部を設け絶縁性基板を露出して開口部に選択的にシリコ
ンの結晶を形成する。The method for forming a silicon crystal nucleus is to irradiate a focused silicon ion beam to a position where the crystal nucleus of the insulating substrate is to be formed in a vacuum, or to form the silicon substrate in an atmosphere of a silane-based gas. A laser is irradiated to the position where a crystal nucleus is formed, or a polysilicon film is formed on the entire surface and left in a region to be a crystal nucleus to remove, or a silicon nitride film is formed on an insulating substrate to form a crystal nucleus. An opening is formed in a region where the insulating film is formed, and the insulating substrate is exposed to selectively form a silicon crystal in the opening.
【0015】[0015]
【発明の実施の形態】図1及び図2は本発明の第1の実
施形態の製造工程を順に示す断面図である。 工程1:図1に示すように、10-2Torr以下の気圧に減
圧した真空中で、ガラス基板1上にシリコンイオンビー
ムを照射して、単結晶シリコンよりなる結晶核2を形成
する。シリコンイオンビームの照射領域はスリット電極
3を用いた収束レンズ4を用いて1μm程度に絞る。 工程2:図2(a)に示すように、シリコンイオンビー
ムの照射を繰り返し、複数の結晶核2を、例えば100
nm以上の所定間隔dをあけて形成する。 工程3:図2(b)に示すように、シラン系ガスを水素
で希釈したガスを用いた100℃〜300℃の温度のプ
ラズマCVDにより、ガラス基板1上に結晶核2を覆っ
てアモルファスシリコン膜5を厚さ200Å〜500Å
程度形成する。次に、400℃〜500℃で2時間程度
アニールを行ってアモルファスシリコン膜5中に含まれ
る水素を離脱させる。 工程3:図2(c)に示すように、アモルファスシリコ
ン膜5にArF、KrF、XeClなどのエキシマレー
ザを100mJ/cm2〜600mJ/cm2、好ましくは、300
mJ/cm2のエネルギーで3〜10ショット相当照射し、こ
れをスキャンしてアニールを行う。エキシマレーザ10
3が照射された領域のアモルファスシリコンは一旦融
解、再固化して結晶化し、ポリシリコン膜7となる。1 and 2 are cross-sectional views sequentially showing manufacturing steps of a first embodiment of the present invention. Step 1: As shown in FIG. 1, a silicon substrate is irradiated with a silicon ion beam in a vacuum reduced to a pressure of 10 −2 Torr or less to form a crystal nucleus 2 made of single crystal silicon. The irradiation area of the silicon ion beam is narrowed to about 1 μm by using a converging lens 4 using a slit electrode 3. Step 2: As shown in FIG. 2A, the irradiation of the silicon ion beam is repeated, and a plurality of crystal nuclei 2 are
It is formed at a predetermined interval d of nm or more. Step 3: As shown in FIG. 2B, amorphous silicon covering the crystal nuclei 2 on the glass substrate 1 by plasma CVD at a temperature of 100 ° C. to 300 ° C. using a gas obtained by diluting a silane-based gas with hydrogen. The film 5 has a thickness of 200 to 500 mm.
Degree formed. Next, annealing is performed at 400 ° C. to 500 ° C. for about 2 hours to release hydrogen contained in the amorphous silicon film 5. Step 3: As shown in FIG. 2C, an excimer laser such as ArF, KrF, or XeCl is applied to the amorphous silicon film 5 at 100 mJ / cm2 to 600 mJ / cm2, preferably 300 mJ / cm2.
Irradiation corresponding to 3 to 10 shots is performed at an energy of mJ / cm2, and this is scanned to perform annealing. Excimer laser 10
The amorphous silicon in the region irradiated with 3 is once melted, re-solidified and crystallized to form a polysilicon film 7.
【0016】本工程によって、粒径Rの結晶グレイン6
を有するポリシリコン膜7が形成される。結晶核2は間
隔dを隔てているので、横方向のエピタキシャル成長が
抑制されることなく進行するため、粒径Rは間隔dにほ
ぼ等しく、この場合100nm以上となる。結晶核2の
間隔dを狭くすると粒径Rも小さくなり、広くすると大
きくなる。結晶の横方向成長は、結晶核2を中心として
放射状に進むので、結晶グレイン6は、結晶核2の位置
を中心に形成される。 工程4:図2(c)に示すように、従来技術の工程4及
び工程5と同様にしてポリシリコン膜7の表面にゲート
酸化膜8を形成し、ゲート電極9を形成、これをマスク
としてソース10a、ドレイン10bを形成してトラン
ジスタを形成する。ゲート電極9は金属や、ドープドポ
リシリコンなどの導電材料であればいかなる材質でもよ
い。According to this step, the crystal grains 6 having the particle diameter R are obtained.
Is formed. Since the crystal nuclei 2 are spaced apart by a distance d, the epitaxial growth in the lateral direction proceeds without being suppressed, so that the grain size R is almost equal to the distance d, and in this case is 100 nm or more. When the distance d between the crystal nuclei 2 is reduced, the particle size R also decreases, and when the distance d increases, the particle size R increases. Since the lateral growth of the crystal proceeds radially around the crystal nucleus 2, the crystal grains 6 are formed around the position of the crystal nucleus 2. Step 4: As shown in FIG. 2C, a gate oxide film 8 is formed on the surface of the polysilicon film 7 and a gate electrode 9 is formed in the same manner as in the steps 4 and 5 of the prior art, and this is used as a mask. A transistor is formed by forming the source 10a and the drain 10b. The gate electrode 9 may be made of any conductive material such as metal or doped polysilicon.
【0017】なお、工程2において結晶核2を形成させ
る位置は、図3(a)に示すように格子状に形成するこ
とで全面に均等な品質のポリシリコン膜7とする事が出
来る。また、結晶核2の形成位置を、図3(b)に示す
ように、特に高品質なポリシリコン膜が要求されるデバ
イスが形成される領域のみとしてもよい。高品質が求め
られない領域の結晶核2の形成を省略することで、製造
時間の短縮ができ、更に省エネルギーとする事が出来
る。In the step 2, the crystal nuclei 2 are formed in a lattice shape as shown in FIG. 3A so that the polysilicon film 7 of uniform quality can be formed over the entire surface. Further, as shown in FIG. 3B, the formation position of the crystal nucleus 2 may be limited only to a region where a device requiring a particularly high-quality polysilicon film is formed. By omitting the formation of the crystal nuclei 2 in a region where high quality is not required, the manufacturing time can be reduced, and further energy saving can be achieved.
【0018】次に本発明の第2の実施形態について説明
する。 工程1:図4に示すように、シラン系ガスの雰囲気中
で、ガラス基板1上にレーザを照射する。レーザのエネ
ルギーによってシラン分子からいくつかの水素が乖離し
ラジカルとなって、照射領域に単結晶シリコンよりなる
結晶核2が形成される。レーザは例えばArFエキシマ
レーザ等を100〜300mJ/cm2用いる。レーザ
径を絞って、1μm以下に絞る。シラン系ガスは第1の
実施形態と同様、高次シランであることが望ましい。Next, a second embodiment of the present invention will be described. Step 1: As shown in FIG. 4, a laser is irradiated onto the glass substrate 1 in an atmosphere of a silane-based gas. Some hydrogen is dissociated from the silane molecules by the energy of the laser to form radicals, and crystal nuclei 2 made of single-crystal silicon are formed in the irradiation region. As the laser, for example, an ArF excimer laser or the like is used at 100 to 300 mJ / cm 2 . The laser diameter is reduced to 1 μm or less. As in the first embodiment, the silane-based gas is preferably higher order silane.
【0019】工程2以降は図2に示したように、結晶核
2を複数形成し、アモルファスシリコン膜形成、再結晶
化してデバイスを形成する。第1の実施形態と同様であ
るので詳しい説明を省略する。After step 2, as shown in FIG. 2, a plurality of crystal nuclei 2 are formed, an amorphous silicon film is formed, and recrystallization is performed to form a device. Since it is the same as the first embodiment, a detailed description is omitted.
【0020】次に本発明の第3の実施形態について説明
する。 工程1:図5(a)に示すように、例えばガラス基板1
上にプラズマCVDを用いて形成したアモルファスシリ
コン膜11にエキシマレーザアニールを施して再結晶化
させるなどして、ポリシリコン膜12を厚さ100Å〜
500Å程度形成する。 工程2:フォトレジストを全面に1μm程度の厚さに塗
布し、露光、現像して、図5(b)に示すように、フォ
トマスク13を結晶核2を形成する領域に形成する。フ
ォトマスク13の大きさは加工限界の最小の大きさとす
る。 工程3:図5(c)に示すように、フォトマスク13を
マスクとしてポリシリコン膜12をエッチングして結晶
核2を形成する。エッチングは等方性エッチングであれ
ば、横方向、即ちフォトマスク13端部下もエッチング
されるので、フォトマスク13の加工限界よりもさらに
小さな結晶核2とする事が出来る。結晶核2の大きさ
は、エッチングの時間によって制御することができる。Next, a third embodiment of the present invention will be described. Step 1: As shown in FIG. 5A, for example, a glass substrate 1
The amorphous silicon film 11 formed thereon by using plasma CVD is subjected to excimer laser annealing and recrystallized, so that the polysilicon film 12 has a thickness of 100 .ANG.
It is formed to about 500 °. Step 2: A photoresist is applied to the entire surface to a thickness of about 1 μm, exposed and developed to form a photomask 13 in a region where the crystal nuclei 2 are to be formed, as shown in FIG. The size of the photomask 13 is a minimum size of the processing limit. Step 3: As shown in FIG. 5C, the polysilicon film 12 is etched using the photomask 13 as a mask to form crystal nuclei 2. If the etching is isotropic etching, since the etching is also performed in the lateral direction, that is, under the end of the photomask 13, the crystal nucleus 2 can be made smaller than the processing limit of the photomask 13. The size of the crystal nucleus 2 can be controlled by the etching time.
【0021】工程4以降は図2に示したように、結晶核
2を複数形成し、アモルファスシリコン膜形成、再結晶
化して、デバイスを形成する。第1の実施形態の工程3
以降と同様であるので詳しい説明を省略する。After the step 4, as shown in FIG. 2, a plurality of crystal nuclei 2 are formed, an amorphous silicon film is formed, and recrystallization is performed to form a device. Step 3 of the first embodiment
Since it is the same as the following, detailed description is omitted.
【0022】次に本発明の第4の実施形態について説明
する。 工程1:図6(a)に示すように、ガラス基板1上にプ
ラズマCVDによってシリコン窒化膜21を厚さ100
Å〜1000Å程度形成する。 工程2:図6(b)に示すように、シリコン窒化膜21
をフォトリソグラフィによって形成したマスクを用いて
エッチングして、開口部21aを形成し、ガラス基板1
を露出する。 工程3:シラン系ガス雰囲気中で全面もしくは開口部2
1aに例えば高圧水銀ランプなどによる紫外光を照射す
ると、紫外光によってシラン系ガスがラジカルとなり、
図6(c)に示すように、開口部に選択的に結晶核2が
形成される。これは、シリコン酸化物であるガラス基板
1と、シリコン窒化膜21とでラジカルの付着率が異な
り、より付着率が高いガラス基板1が露出している開口
部21aにシリコンが選択的に成長するものである。 工程4:図6(d)に示すように、第1の実施形態の工
程3とほぼ同様にしてエピタキシャル成長によってポリ
シリコン膜6を形成する。工程5以降は図2に示したよ
うに、デバイスを形成する。第1の実施形態とほぼ同様
であるので詳しい説明を省略する。Next, a fourth embodiment of the present invention will be described. Step 1: As shown in FIG. 6A, a silicon nitride film 21 having a thickness of 100 is formed on the glass substrate 1 by plasma CVD.
The thickness is about {1000}. Step 2: As shown in FIG. 6B, the silicon nitride film 21
Is etched using a mask formed by photolithography to form an opening 21a.
To expose. Step 3: whole surface or opening 2 in a silane-based gas atmosphere
When 1a is irradiated with ultraviolet light from, for example, a high-pressure mercury lamp, the silane-based gas is converted into radicals by the ultraviolet light,
As shown in FIG. 6C, crystal nuclei 2 are selectively formed in the openings. This is because the adhesion rate of radicals differs between the glass substrate 1 made of silicon oxide and the silicon nitride film 21, and silicon selectively grows in the opening 21 a where the glass substrate 1 having a higher adhesion rate is exposed. Things. Step 4: As shown in FIG. 6D, a polysilicon film 6 is formed by epitaxial growth in substantially the same manner as in Step 3 of the first embodiment. After the step 5, a device is formed as shown in FIG. Since it is almost the same as the first embodiment, a detailed description is omitted.
【0023】第1〜第4の実施形態いずれを用いても、
結晶核2をエピタキシャル成長させて粒径の大きなポリ
シリコン膜を得る点では共通である。結晶核2の大きさ
は出来るだけ小さい方が望ましい。結晶核2が大きい
と、結晶核2が内部に複数の結晶方位を有する確率が増
加するためである。内部に複数の結晶方位を有する結晶
核2をエピタキシャル成長させると、複数のグレインと
なってしまう。In any of the first to fourth embodiments,
It is common that the crystal nuclei 2 are epitaxially grown to obtain a polysilicon film having a large grain size. It is desirable that the size of the crystal nuclei 2 be as small as possible. This is because when the crystal nucleus 2 is large, the probability that the crystal nucleus 2 has a plurality of crystal orientations therein increases. When crystal nuclei 2 having a plurality of crystal orientations are epitaxially grown therein, a plurality of grains will result.
【0024】第1〜第4の実施形態いずれの場合も、結
晶核2の間隔dは100nm以上である。このため、形
成されるポリシリコン膜6の粒径は100nmよりも大
きくなる。例えば結晶核2の間隔を1μmとして、粒径
1μmのポリシリコン膜6を形成し、ゲート長が1μm
程度のトランジスタをこの直上に形成すれば、トランジ
スタの活性領域(ソース9とドレイン10の間の領域)
のグレインは1個もしくは数個である。従って、従来の
製造方法によって形成したポリシリコン膜に比較して結
晶の粒界が極めて少ない。従って、ポリシリコン膜6を
用いて形成したトランジスタは、リーク電流が小さい
等、デバイス特性が格段に向上する。In any of the first to fourth embodiments, the distance d between the crystal nuclei 2 is 100 nm or more. Therefore, the grain size of the formed polysilicon film 6 becomes larger than 100 nm. For example, a polysilicon film 6 having a grain size of 1 μm is formed with an interval between crystal nuclei 2 of 1 μm and a gate length of 1 μm
If a transistor of a certain degree is formed immediately above this, the active region of the transistor (region between the source 9 and the drain 10)
Has one or several grains. Therefore, the number of crystal grain boundaries is extremely small as compared with the polysilicon film formed by the conventional manufacturing method. Therefore, the transistor formed using the polysilicon film 6 has significantly improved device characteristics such as a small leak current.
【0025】また、本発明の製造方法によれば、比較的
高温を必要とする熱CVDを用いる必要がなく、より省
エネルギーの製造プロセスが実現される。また、製造温
度をより低くできるため、耐熱性の低い、より安価なガ
ラス基板を用いることができる。Further, according to the manufacturing method of the present invention, it is not necessary to use thermal CVD requiring a relatively high temperature, and a more energy-saving manufacturing process is realized. Further, since the manufacturing temperature can be lowered, a less expensive glass substrate having low heat resistance can be used.
【0026】本発明では、ガラス基板1として説明した
が、その他の絶縁性基板、例えばセラミックやアクリル
などを基板として用いることもできる。In the present invention, the glass substrate 1 has been described, but other insulating substrates, for example, ceramics or acrylics may be used as the substrate.
【0027】[0027]
【発明の効果】上述したように本発明によれば、少なく
とも100nm以上の間隔を開けてシリコンの結晶核を
複数形成し、この結晶核をエピタキシャル成長させて多
結晶シリコン膜を形成するので、ポリシリコン膜の粒径
が大きく、高品質である。As described above, according to the present invention, a plurality of silicon crystal nuclei are formed at intervals of at least 100 nm and the polycrystal silicon film is formed by epitaxially growing the crystal nuclei. The film size is large and high quality.
【0028】また、シラン系ガスに、より高次のシラン
ガスを用いるのでより低温で分解もしくはラジカルにす
ることが可能であり、本発明での製造省エネルギーで化
をより効果的にできる。Further, since a higher-order silane gas is used as the silane-based gas, it can be decomposed or formed into radicals at a lower temperature, and the production energy can be saved more effectively in the present invention.
【図1】本発明の第1の実施形態の製造方法を示す断面
図である。FIG. 1 is a cross-sectional view illustrating a manufacturing method according to a first embodiment of the present invention.
【図2】本発明の製造方法を示す断面図である。FIG. 2 is a cross-sectional view illustrating the manufacturing method of the present invention.
【図3】本発明の製造方法を示す斜視図である。FIG. 3 is a perspective view illustrating a manufacturing method of the present invention.
【図4】本発明の第2の実施形態の製造方法を示す断面
図である。FIG. 4 is a sectional view illustrating a manufacturing method according to a second embodiment of the present invention.
【図5】本発明の第3の実施形態の製造方法を示す断面
図である。FIG. 5 is a cross-sectional view illustrating a manufacturing method according to a third embodiment of the present invention.
【図6】本発明の第4の実施形態の製造方法を示す断面
図である。FIG. 6 is a sectional view illustrating a manufacturing method according to a fourth embodiment of the present invention.
【図7】従来の製造方法を示す断面図である。FIG. 7 is a cross-sectional view showing a conventional manufacturing method.
1 絶縁性基板、2 結晶核、5 グレイン、6 ポリ
シリコン膜 13 フォトレジスト、21 シリコン窒化膜DESCRIPTION OF SYMBOLS 1 Insulating substrate, 2 Crystal nucleus, 5 grains, 6 Polysilicon film 13 Photoresist, 21 Silicon nitride film
フロントページの続き (72)発明者 佐野 景一 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 (72)発明者 米田 清 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 5F045 AA08 AB03 AB04 AB33 AC01 AD05 AD06 AD07 AF07 AF14 BB07 DB02 HA16 HA18 5F052 AA02 BB07 CA04 DA02 DB03 EA15 FA01 FA21 GA01 HA01 HA03 JA01 Continued on front page (72) Inventor Keiichi Sano 2-5-1-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd. (72) Inventor Kiyoshi Yoneda 2-5-2-5 Keihanhondori, Moriguchi-shi, Osaka No. Sanyo Electric Co., Ltd. F term (reference) 5F045 AA08 AB03 AB04 AB33 AC01 AD05 AD06 AD07 AF07 AF14 BB07 DB02 HA16 HA18 5F052 AA02 BB07 CA04 DA02 DB03 EA15 FA01 FA21 GA01 HA01 HA03 JA01
Claims (8)
けてシリコンの結晶核を複数形成し、該結晶核を覆って
全面にアモルファスシリコン膜を形成し、前記アモルフ
ァスシリコン膜をエキシマレーザ照射によって結晶化
し、所定大きさ以上の粒径のグレインを有する多結晶シ
リコン膜を形成することを特徴とする多結晶シリコン膜
の形成方法。A plurality of silicon crystal nuclei are formed on an insulating substrate at predetermined intervals or more, an amorphous silicon film is formed on the entire surface to cover the crystal nuclei, and the amorphous silicon film is irradiated with an excimer laser. And forming a polycrystalline silicon film having grains with a grain size of a predetermined size or more.
0nmであり、前記グレインの粒径の所定大きさは10
0nmであることを特徴とする請求項1に記載の多結晶
シリコン膜の形成方法。2. The method according to claim 1, wherein the predetermined distance between the silicon crystal nuclei is 10 or more.
0 nm, and the predetermined size of the grain size is 10
2. The method according to claim 1, wherein the thickness is 0 nm.
rFもしくはXeClエキシマレーザであって、前記エ
キシマレーザを100mJ/cm2乃至600mJ/c
m2のエネルギーで照射することを特徴とする請求項1
もしくは請求項2に記載の多結晶シリコン膜の形成方
法。3. The excimer laser is ArF or K.
an rF or XeCl excimer laser, wherein the excimer laser is 100 mJ / cm2 to 600 mJ / c.
2. Irradiation with energy of m2.
Alternatively, the method of forming a polycrystalline silicon film according to claim 2.
は、真空中で前記絶縁性基板の該結晶核を形成する位置
に収束させたシリコンイオンビームを照射することを特
徴とする請求項1乃至請求項3に記載の多結晶シリコン
膜の形成方法。4. The method for forming a silicon crystal nucleus according to claim 1, wherein a focused silicon ion beam is applied to a position on the insulating substrate where the crystal nucleus is formed in a vacuum. The method for forming a polycrystalline silicon film according to claim 3.
は、シラン系ガス雰囲気中で前記絶縁性基板の該結晶核
を形成する位置にレーザを照射することを特徴とする請
求項1乃至請求項3に記載の多結晶シリコン膜の形成方
法。5. The method for forming a silicon crystal nucleus according to claim 1, wherein a laser is applied to the insulating substrate at a position where the crystal nucleus is formed in a silane-based gas atmosphere. 4. The method for forming a polycrystalline silicon film according to 3.
は、全面に多結晶シリコン膜を形成し、該多結晶シリコ
ン膜を前記結晶核とする領域に残存させ、前記結晶核以
外の領域を除去することを特徴とする請求項1乃至請求
項3に記載の多結晶シリコン膜の形成方法。6. The method for forming a crystal nucleus of silicon includes forming a polycrystalline silicon film over the entire surface, leaving the polycrystalline silicon film in a region where the crystal nucleus is used, and removing a region other than the crystal nucleus. The method for forming a polycrystalline silicon film according to claim 1, wherein:
方法は、全面にアモルファスシリコンを形成し、レーザ
光を照射して結晶化させることを特徴とする請求項6に
記載の多結晶シリコン膜の形成方法。7. The polycrystalline silicon film according to claim 6, wherein in the method of forming a polycrystalline silicon film on the entire surface, amorphous silicon is formed on the entire surface and crystallized by irradiating a laser beam. Formation method.
は、前記絶縁性基板上にシリコン窒化膜を形成し、該シ
リコン窒化膜の前記結晶核を形成する領域に開口部を設
けて前記絶縁性基板を露出し、前記開口部に選択的にシ
リコンの結晶を形成する事を特徴とする請求項1乃至請
求項3に記載の多結晶シリコン膜の形成方法。8. The method for forming a crystal nucleus of silicon includes forming a silicon nitride film on the insulating substrate and providing an opening in a region of the silicon nitride film where the crystal nucleus is formed. 4. The method for forming a polycrystalline silicon film according to claim 1, wherein the substrate is exposed, and a silicon crystal is selectively formed in the opening.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11059213A JP2000260707A (en) | 1999-03-05 | 1999-03-05 | Formation of polycrystalline silicon film |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11059213A JP2000260707A (en) | 1999-03-05 | 1999-03-05 | Formation of polycrystalline silicon film |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000260707A true JP2000260707A (en) | 2000-09-22 |
Family
ID=13106899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11059213A Pending JP2000260707A (en) | 1999-03-05 | 1999-03-05 | Formation of polycrystalline silicon film |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000260707A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007139141A1 (en) * | 2006-05-31 | 2007-12-06 | Tokyo Electron Limited | Method for forming insulating film and method for manufacturing semiconductor device |
WO2017028543A1 (en) * | 2015-08-20 | 2017-02-23 | Boe Technology Group Co., Ltd. | Polycrystalline silicon thin film and method thereof, optical film, and thin film transistor |
-
1999
- 1999-03-05 JP JP11059213A patent/JP2000260707A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007139141A1 (en) * | 2006-05-31 | 2007-12-06 | Tokyo Electron Limited | Method for forming insulating film and method for manufacturing semiconductor device |
US7960293B2 (en) | 2006-05-31 | 2011-06-14 | Tokyo Electron Limited | Method for forming insulating film and method for manufacturing semiconductor device |
KR101122347B1 (en) | 2006-05-31 | 2012-03-23 | 도쿄엘렉트론가부시키가이샤 | Method for forming insulating film and method for manufacturing semiconductor device |
WO2017028543A1 (en) * | 2015-08-20 | 2017-02-23 | Boe Technology Group Co., Ltd. | Polycrystalline silicon thin film and method thereof, optical film, and thin film transistor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3713232B2 (en) | Method of manufacturing thin film transistor including crystalline silicon active layer | |
JP4466775B2 (en) | Method for manufacturing thin film semiconductor device | |
EP0598410B1 (en) | A method of manufacturing a semiconductor device | |
KR100473996B1 (en) | Cystallization method of amorphous silicon | |
US7067404B2 (en) | Thin film semiconductor device having a gate electrode insulator formed through high-heat oxidization | |
US6391747B1 (en) | Method for forming polycrystalline silicon film | |
JP2001007024A (en) | Method of forming of polycrystalline silicon film | |
JP2000036465A (en) | Single-crystal thin-film transistor manufactured through transition metal continuous transfer method | |
KR20100100187A (en) | Fabrication method of polycrystalline silicon | |
KR20030069779A (en) | Thin film transistor and method for manufacturing thereof | |
JP4258476B2 (en) | Method for manufacturing thin film semiconductor device | |
JP4919546B2 (en) | Method for forming polycrystalline silicon film | |
JP4026009B2 (en) | Polycrystalline silicon film forming method and thin film transistor manufacturing method using the same | |
JP4987198B2 (en) | Method for manufacturing polycrystalline silicon thin film transistor | |
KR100205069B1 (en) | Fabrication method of polysilicon thin film transistor | |
JP2000260707A (en) | Formation of polycrystalline silicon film | |
US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
JP2000260713A (en) | Formation of polycrystalline silicon film | |
KR100796607B1 (en) | Poly silicon crystallization method and fabricating method for thin film transistor using the same | |
JP2001127301A (en) | Semiconductor device and manufacturing method therefor | |
KR100452444B1 (en) | Method for fabricating of poly silicon Thin film transistor | |
JPH0555142A (en) | Crystallizing method for amorphous semiconductor layer | |
JPH11186552A (en) | Manufacture of thin-film transistor | |
JP2002190606A (en) | Method for manufacturing top gate thin-film transistor | |
JP2005167280A (en) | Semiconductor device, active matrix substrate, and electronic equipment |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050719 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080313 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081007 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090224 |