JP2000124401A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2000124401A
JP2000124401A JP11336408A JP33640899A JP2000124401A JP 2000124401 A JP2000124401 A JP 2000124401A JP 11336408 A JP11336408 A JP 11336408A JP 33640899 A JP33640899 A JP 33640899A JP 2000124401 A JP2000124401 A JP 2000124401A
Authority
JP
Japan
Prior art keywords
substrate
resin
semiconductor device
semiconductor
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11336408A
Other languages
Japanese (ja)
Other versions
JP3446695B2 (en
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP33640899A priority Critical patent/JP3446695B2/en
Publication of JP2000124401A publication Critical patent/JP2000124401A/en
Application granted granted Critical
Publication of JP3446695B2 publication Critical patent/JP3446695B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable a built-in semiconductor element or a part to be exchanged even after a semiconductor is molded by covering a first surface side of a board with resin, and providing a second surface side of a board with a member for preventing warp of a board. SOLUTION: For example, a board 3 is mounted on a board holding member 7 formed of the same member as that of a lead frame 6 by means of bonding, brazing, etc. Furthermore, a wiring pattern 5 and the lead frame 6 are connected by a wire. One surface (semiconductor element mounting surface) of the board 3 is entirely covered with mold resin 4, a wiring pattern 5 is formed in an opening part of the board holding member 7, and a semiconductor package 11 is connected thereto by soldering. According to such a structure, a semiconductor package is continuously exposed to an outside of a semiconductor device until a final process, thereby replacing a defective semiconductor package just when it is detected in an inspection process.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置および半導
体装置の製造方法に関し、とくにその高密度化、高信頼
性化に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and a method of manufacturing a semiconductor device, and more particularly to a high density and high reliability semiconductor device.

【0002】[0002]

【従来の技術】従来の半導体装置としては、特開昭63
−244747号公報に見られるような基板に半導体素
子、または部品を載置した後、半導体装置全体をモール
ドする構造が知られていた。
2. Description of the Related Art A conventional semiconductor device is disclosed in
A structure is known in which a semiconductor element or a component is mounted on a substrate and then the entire semiconductor device is molded as disclosed in Japanese Patent Application Laid-Open No. 244747/1990.

【0003】[0003]

【発明が解決しようとする課題】しかし、従来の半導体
装置、半導体装置の製造方法では半導体装置をモールド
した後でなければ、半導体装置に内蔵している半導体素
子、または部品の不良が判明しても不良部品を交換する
ことはできないという課題を有していた。
However, according to the conventional semiconductor device and the method of manufacturing the semiconductor device, a defect of a semiconductor element or a component built in the semiconductor device is found unless the semiconductor device is molded. However, there is a problem that defective parts cannot be replaced.

【0004】さらに、従来の半導体装置、半導体装置の
製造方法では基板の面積が大きくなると、半導体装置を
覆うモールド材の上下導通がないので、信頼性試験など
で基板表面とモールド材界面での剥離が発生し、水蒸気
の侵入によるリークモード不良の発生、リフロー実装時
のパッケージクラックの発生等の不良が発生しやすくな
るという課題を有していた。
Further, in the conventional semiconductor device and the method of manufacturing the semiconductor device, when the area of the substrate is large, there is no vertical conduction of the molding material covering the semiconductor device. This has a problem that defects such as leak mode failure due to intrusion of water vapor and package cracks during reflow mounting are likely to occur.

【0005】また、従来の半導体装置、半導体装置の製
造方法では半導体パッケージ等のリード付きの部品を搭
載した場合、基板と部品の界面は狭く、モールド材が侵
入しにくいので基板と部品の界面には気泡が残ってしま
い、そこに水蒸気が侵入しやすくなりリークモード不良
の発生、リフロー実装時のパッケージクラックの発生等
の不良が発生しやすくなるという課題を有していた。
Further, in the conventional semiconductor device and the method of manufacturing a semiconductor device, when a leaded component such as a semiconductor package is mounted, the interface between the substrate and the component is narrow, and the mold material is difficult to penetrate. However, there is a problem in that bubbles remain, and water vapor easily enters there, causing a failure such as a leak mode failure and a package crack during reflow mounting.

【0006】さらにまた、従来の半導体装置、半導体装
置の製造方法ではモールド材との密着の悪い配線パター
ンにモールド材が直接触れる構造だったので、配線パタ
ーンの面積が大きくなった場合、信頼性試験などで配線
パターンとモールド材界面での剥離が発生し、水蒸気の
侵入によるリークモード不良の発生、リフロー実装時の
パッケージクラックの発生等の不良が発生しやすくなる
という課題を有していた。
Further, in the conventional semiconductor device and the method of manufacturing the semiconductor device, the structure is such that the molding material directly contacts the wiring pattern having poor adhesion to the molding material. For example, separation occurs at the interface between the wiring pattern and the mold material due to the above-described problems, and there is a problem that defects such as leak mode failure due to invasion of water vapor and package cracks during reflow mounting are likely to occur.

【0007】そこで、本発明の目的は、半導体装置をモ
ールドした後でも、半導体装置に内蔵している半導体素
子、または部品を交換することのできるような構造の半
導体装置、半導体装置の製造方法を実現することにあ
る。
Accordingly, an object of the present invention is to provide a semiconductor device having a structure in which a semiconductor element or a component incorporated in the semiconductor device can be replaced even after the semiconductor device is molded, and a method of manufacturing the semiconductor device. Is to make it happen.

【0008】さらに、基板の面積が大きくなっても、基
板表面とモールド材界面での剥離が発生しにくく、半導
体パッケージ等のリード付きの部品を搭載した場合で
も、基板と部品の界面には気泡が残らず、また、モール
ド材との密着の悪い配線パターンの面積が大きくなった
場合でも、配線パターンとモールド材界面での剥離が発
生しにくく、水蒸気の侵入によるリークモード不良の発
生、リフロー実装時のパッケージクラックの発生等の不
良が発生しない構造の半導体装置、半導体装置の製造方
法を実現することにある。
Further, even when the area of the substrate is large, peeling is hardly generated at the interface between the substrate surface and the molding material. Even when a leaded component such as a semiconductor package is mounted, air bubbles are generated at the interface between the substrate and the component. Even if the wiring pattern area with poor adhesion to the molding material becomes large, peeling at the interface between the wiring pattern and the molding material hardly occurs, leak mode failure due to intrusion of water vapor, reflow mounting An object of the present invention is to realize a semiconductor device having a structure in which a defect such as generation of a package crack at the time does not occur, and a method of manufacturing the semiconductor device.

【0009】[0009]

【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置では、基板と、前記基板上に載
置された半導体素子と、前記基板上に形成され前記半導
体素子と電気的に接続された配線パターンと、前記基板
と前記半導体素子と前記配線パターンの一部が第一樹脂
によって覆われている半導体装置において、前記第一樹
脂は、前記基板の一部を覆っており、前記基板の表面の
少なくとも一部を露出する手段を取る。
In order to solve the above-mentioned problems, in a semiconductor device according to the present invention, a substrate, a semiconductor element mounted on the substrate, and an electrical connection between the semiconductor element formed on the substrate and the semiconductor element are provided. In a semiconductor device in which a part of the wiring pattern connected to the substrate, the substrate, the semiconductor element, and the wiring pattern is covered with a first resin, the first resin covers a part of the substrate, A means is provided for exposing at least a portion of the surface of the substrate.

【0010】前記基板の側方に載置され前記配線パター
ンと電気的に接続されたリードフレームを有し、前記リ
ードフレームの少なくとも一部を第一樹脂によって覆う
手段を取る。
A lead frame is provided on a side of the substrate and is electrically connected to the wiring pattern, and means for covering at least a part of the lead frame with a first resin is provided.

【0011】前記第一樹脂は、前記基板の片面を完全に
覆い、もう一面の一部を覆う手段を取る。
[0011] The first resin takes a means for completely covering one surface of the substrate and partially covering the other surface.

【0012】前記第一樹脂は、前記基板の4辺に沿って
前記基板の一部を覆う手段を取る。
The first resin takes a means for covering a part of the substrate along four sides of the substrate.

【0013】前記第一樹脂によって覆われなかった前記
基板の表面に前記半導体素子または半導体封止物が載置
され、さらに第二樹脂によって覆う手段を取る。
The semiconductor element or the semiconductor encapsulant is placed on the surface of the substrate which is not covered with the first resin, and means for covering with the second resin is used.

【0014】前記第一樹脂はトランスファーモールド
で、第二樹脂はポッティングモールドによって覆う手段
を取る。
The first resin is a transfer mold, and the second resin is covered by a potting mold.

【0015】前記第一樹脂または前記第二樹脂は、前記
第一樹脂または前記第二樹脂よりも熱伝導性の高い物質
を含有する手段を取る。
[0015] The first resin or the second resin may include a means containing a substance having higher thermal conductivity than the first resin or the second resin.

【0016】前記第一樹脂または前記第二樹脂上に、放
熱部材を取り付ける手段を取る。
Means is provided for attaching a heat radiating member on the first resin or the second resin.

【0017】前記半導体封止物上に直接載置された放熱
部材を、前記第一樹脂または前記第二樹脂によって前記
半導体装置に固定する手段を取る。
A means for fixing the heat radiating member directly mounted on the semiconductor sealing object to the semiconductor device with the first resin or the second resin is provided.

【0018】上記課題を解決するため、本発明の半導体
装置の製造方法では、基板上に半導体素子を載置する工
程と、前記基板上に形成された配線パターンと前記半導
体素子とを電気的に接続する工程と、前記基板と前記半
導体素子と前記配線パターンの一部が第一樹脂によって
覆う工程を有する半導体装置の製造方法において、前記
第一樹脂によって覆われていない前記基板上の露出部分
に前記半導体素子とは別の半導体素子を実装する工程を
有する手段を取る。
In order to solve the above-mentioned problems, in a method of manufacturing a semiconductor device according to the present invention, a step of mounting a semiconductor element on a substrate and electrically connecting a wiring pattern formed on the substrate and the semiconductor element are performed. A method of manufacturing a semiconductor device having a step of connecting, and a step of partially covering the substrate, the semiconductor element, and the wiring pattern with a first resin, wherein an exposed portion of the substrate not covered by the first resin Means including a step of mounting a semiconductor element different from the semiconductor element is adopted.

【0019】前記第一樹脂によって覆われていない前記
基板上の露出部分に前記半導体素子とは別の半導体素子
を実装する工程のあとに、前記基板上の露出部分を第二
樹脂によって覆う工程を有する手段を取る。
After the step of mounting a semiconductor element different from the semiconductor element on the exposed portion of the substrate not covered by the first resin, a step of covering the exposed portion on the substrate with the second resin is provided. Take the means to have.

【0020】さらに上記課題を解決するため、本発明の
半導体装置では、基板と、前記基板の第一面上に載置さ
れた半導体素子と、前記基板上に形成され前記半導体素
子と電気的に接続された配線パターンと、前記半導体素
子と前記配線パターンの少なくとも一部と前記基板の両
面とが樹脂によって覆われている半導体装置において、
前記基板には貫通穴が設けられており、前記樹脂を前記
基板の貫通穴中にも存在させる手段を取る。
According to another aspect of the present invention, there is provided a semiconductor device comprising: a substrate; a semiconductor element mounted on a first surface of the substrate; and a semiconductor element formed on the substrate and electrically connected to the semiconductor element. In a semiconductor device in which the connected wiring pattern and at least a part of the semiconductor element and the wiring pattern and both surfaces of the substrate are covered with resin,
The substrate is provided with a through hole, and a means is provided for allowing the resin to also exist in the through hole of the substrate.

【0021】前記基板の側方に載置され前記配線パター
ンと電気的に接続されたリードフレームと、前記リード
フレームの少なくとも一部を樹脂によって覆う手段を取
る。
A lead frame mounted on a side of the substrate and electrically connected to the wiring pattern, and means for covering at least a part of the lead frame with a resin are provided.

【0022】前記貫通穴上には、前記基板の第2面上に
載置してある半導体封止物または電気部品が存在してお
り、前記樹脂を前記半導体封止物または前記電気部品の
基板載置面と前記基板の間に存在させる手段を取る。
A semiconductor encapsulant or an electric component placed on the second surface of the substrate exists on the through hole, and the resin is applied to the substrate of the semiconductor encapsulant or the electric component. Means are provided between the mounting surface and the substrate.

【0023】前記貫通穴を、前記基板のスルーホールと
する手段を取る。
Means are provided for making the through hole a through hole in the substrate.

【0024】また上記課題を解決するため、本発明の半
導体装置では、基板と、前記基板の第一面上に載置され
た半導体素子と、前記基板上に形成され前記半導体素子
と電気的に接続された配線パターンと、前記半導体素子
と前記配線パターンの少なくとも一部と前記基板の両面
とが樹脂によって覆われている半導体装置において、前
記基板の前記配線パターンには開口部が形成され、前記
開口部によって前記樹脂を前記基板に触れさせる手段を
取る。
According to another aspect of the present invention, there is provided a semiconductor device comprising: a substrate; a semiconductor element mounted on a first surface of the substrate; and a semiconductor element formed on the substrate and electrically connected to the semiconductor element. In the semiconductor device in which the connected wiring pattern and at least a part of the semiconductor element and the wiring pattern and both surfaces of the substrate are covered with resin, an opening is formed in the wiring pattern of the substrate, A means is provided for allowing the resin to contact the substrate through the opening.

【0025】前記基板の側方に載置され前記配線パター
ンと電気的に接続されたリードフレームと、前記リード
フレームの少なくとも一部を樹脂によって覆う手段を取
る。
A means for covering a lead frame placed on the side of the substrate and electrically connected to the wiring pattern and covering at least a part of the lead frame with a resin is provided.

【0026】前記開口部をメッシュ状に前記配線パター
ン上に形成する手段を取る。
Means is provided for forming the opening in a mesh shape on the wiring pattern.

【0027】上記課題を解決するため、本発明の半導体
装置の製造方法ではでは、貫通穴が設けられている基板
上に半導体素子を載置する工程と、前記基板上に形成さ
れた配線パターンと前記半導体素子とを電気的に接続す
る工程と、前記基板と前記半導体素子と前記配線パター
ンの一部が樹脂によって覆う工程を有する半導体装置の
製造方法において、前記樹脂によって前記基板と前記貫
通穴とを同時に覆う工程を有する手段を取る。
In order to solve the above-mentioned problems, in a method of manufacturing a semiconductor device according to the present invention, a step of mounting a semiconductor element on a substrate provided with a through hole; A step of electrically connecting the semiconductor element and a step of covering the substrate, the semiconductor element, and a part of the wiring pattern with a resin; Means having the step of simultaneously covering.

【0028】トランスファーモールドによって、前記樹
脂で前記基板と前記貫通穴とを同時に覆う工程を有する
手段を取る。
[0028] Means including a step of simultaneously covering the substrate and the through hole with the resin by transfer molding is adopted.

【0029】[0029]

【作用】本発明では、半導体素子を実装し、モールド材
で覆われている半導体装置の基板表面の一部を露出する
構造としたので、露出部に半導体素子、部品を実装する
ことができ、露出部に実装している半導体素子、部品は
モールド材の外部なので、半導体装置をモールドした後
でも、半導体装置に内蔵している半導体素子、または部
品を交換することができるという作用を有する。
According to the present invention, since the semiconductor element is mounted and a part of the substrate surface of the semiconductor device covered with the mold material is exposed, the semiconductor element and the component can be mounted on the exposed portion. Since the semiconductor element and the component mounted on the exposed portion are outside the molding material, the semiconductor device and the component incorporated in the semiconductor device can be replaced even after the semiconductor device is molded.

【0030】さらに本発明では、半導体素子を実装し、
モールド材で覆われている半導体装置の基板に貫通穴を
開けたので、貫通穴を通してモールド材の基板上下導通
が起こるので、基板の面積が大きくなっても、基板表面
とモールド材界面での剥離が発生しにくく、また本発明
では、基板の貫通穴上には、プラスチックパッケージ、
テープキャリアパッケージまたは電気部品を存在させた
ので、モールド材は、貫通穴を通して基板と上記の電気
部品の間の隙間に回り込み、基板と部品の界面には気泡
が残らず、さらにまた本発明では、基板上の配線パター
ンに開口部を形成し、その開口部によってモールド材が
基板に直接触れるようにしたので、モールド材との密着
の悪い配線パターンの面積が大きくなった場合でも、密
着性の良い基板とモールド材との密着面積を大きくする
ことができるので、配線パターンとモールド材界面での
剥離が発生しにくくなり、剥離部、気泡発生部への水蒸
気の侵入により、半導体装置内部に含まれている不純物
のイオン化の促進が起こらないためリークモード不良の
発生は起こりにくくなり、侵入した水蒸気の加熱膨張に
よるリフロー実装時のパッケージクラックの発生等の不
良が発生しなくなるという作用を有する。
Further, in the present invention, a semiconductor element is mounted,
Since a through hole is made in the substrate of the semiconductor device covered with the mold material, the up-down conduction of the mold material through the through hole occurs, so even if the area of the substrate becomes large, peeling at the interface between the substrate surface and the mold material occurs. Is less likely to occur, and according to the present invention, a plastic package,
Since the tape carrier package or the electric component was present, the molding material wrapped around the gap between the substrate and the electric component through the through hole, no air bubbles remained at the interface between the substrate and the component, and in the present invention, An opening is formed in the wiring pattern on the substrate, and the molding material is brought into direct contact with the substrate through the opening, so that even if the area of the wiring pattern with poor adhesion to the molding material becomes large, good adhesion is obtained. Since the adhesion area between the substrate and the mold material can be increased, peeling at the interface between the wiring pattern and the mold material is less likely to occur, and water vapor enters the peeling portion and the bubble generating portion, and is included inside the semiconductor device. Since the promotion of ionization of the impurities does not occur, the occurrence of leak mode failure is less likely to occur, and the reflow mounting by the thermal expansion of the invading water vapor An effect that defects such as generation of package crack is not generated.

【0031】[0031]

【実施例】以下に、本発明の実施例について図面を用い
て詳細に説明する。図1は本発明の半導体装置の断面構
造図である。図1において、2は半導体素子であり、1
のワイヤーによって半導体素子表面に形成されているボ
ンディングパッドと基板3上に形成されている配線パタ
ーン5とが結線されている。基板は、リードフレーム6
と同一部材で形成されている基板保持部材7の上に接
着、ロウ付け等の手段で載置されており、さらにワイヤ
ーによって配線パターンとリードフレームとが結線され
ている。基板保持部材はリードフレームと同一部材で一
体に形成すればよく、通常半導体素子を搭載するTAB
吊りの部分を用いてもよい。リードフレームとしては4
2アロイがよく用いられてきたが、近年の半導体素子の
高発熱化に対応して銅も用いられるようになってきた。
図示しているように、半導体素子の実装されている面に
は複数の半導体素子が実装されていることが多い。ワイ
ヤーは金またはアルミニウムがよく用いられる。基板は
セラミクス、FR−4等のエポキシ樹脂、ポリイミド樹
脂、アラミド樹脂、シリコン等がよく用いられる。配線
パターンとしては、銅箔、導電ペースト、金属薄膜等を
用いることが多い。近年、半導体素子の動作速度は上昇
し続けており、それに比例して消費電力も上昇している
ので、この放熱対策は非常に重要であるが、基板も熱伝
導率のよいセラミクス、シリコン等、有機基板であれ
ば、半導体素子のダイアタッチ部分のみ熱伝導性のよ
い、タングステン系等の金属を用いたり、基板内層の金
属を通して熱伝導性を上げたりすることが多い。半導体
素子とワイヤー、ボンディングパッド、基板、配線パタ
ーンの一部、図示している基板の片面はモールド樹脂4
によって覆われており、高い電気的な絶縁性が得られ、
合わせて湿度環境から半導体素子を保護する構造となっ
ている。モールド樹脂はエポキシ、シリコーン、ポリイ
ミドであることが多く、図示しているようにトランスフ
ァーモールドで一体に成形してもよいし、ポッティング
モールドで重要な部分のみモールドし、さらにその後ト
ランスファーモールドで一体に成形してもよい。基板の
半導体素子実装面とは反対の面上で、基板保持部材の開
口部中には、やはり配線パターンが形成されており、そ
こに半導体パッケージ11が半田付け、導電接着剤、異
方性導電膜などの接合方法によって接続されている。特
に不良率の高いものを重点的に半導体パッケージとして
実装しておけば、最終工程まで半導体パッケージは半導
体装置の外部に露出しつづけるので、検査工程でその半
導体パッケージの不良が発見された時点で交換すること
ができる。もちろん、半導体パッケージは複数個実装さ
れていてもよい。半導体パッケージはテープキャリアパ
ッケージやフリップチップでもかまわない。さらに、実
装密度を上げるためにそれらを複数重ねて実装してもよ
いし、半導体素子2の上に重ねてあってもよい。このよ
うな、構造を取ることによって、基板の半導体素子実装
面は信頼性の高い樹脂で全面を覆い、逆面の半導体パッ
ケージは容易に交換できる半導体装置の構造を得ること
ができる。さらに、半導体パッケージを基板裏面に実装
した後、基板裏面をさらにトランスファーモールドやポ
ッティングモールドでモールドしてもよい。そうすれ
ば、半導体装置の信頼性はさらに向上する。さらに図示
のように基板を基板保持部材の上に配置し配線パターン
とリードフレームをワイヤーで接続する構造をとらず、
配線パターンとリードフレームとを電気的、機械的にに
直接接合してもよい。基板をリードフレームと接合する
手段としては、基板上の配線パターンに金メッキを施し
ておき、リードフレーム上の配線パターンと接合する部
分に金メッキ、銀メッキ、錫メッキ、半田メッキなどの
メッキを予め施し、お互いを位置合わせ後、加熱、加圧
を加え接合する。配線パターン側は金メッキに限らず、
銀メッキ、錫メッキ、半田メッキなどのメッキを行って
おいてもよいし、ワイヤーボンディング領域は金メッキ
を施し、接合部分とメッキの種類を変えるようにしても
よい。加熱、加圧を加え接合する際に、超音波を用いて
もよいし、シングルポイントボンディングで接合を行っ
てもよい。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a sectional structural view of a semiconductor device of the present invention. In FIG. 1, reference numeral 2 denotes a semiconductor element;
The bonding pad formed on the surface of the semiconductor element and the wiring pattern 5 formed on the substrate 3 are connected by the wires. The substrate is a lead frame 6
Are mounted on the substrate holding member 7 formed of the same member as the above by bonding, brazing, or the like, and the wiring pattern and the lead frame are connected by wires. The substrate holding member may be formed integrally with the same member as the lead frame.
A suspended portion may be used. 4 for lead frame
Although two alloys have been frequently used, copper has also been used in response to the recent increase in heat generation of semiconductor elements.
As illustrated, a plurality of semiconductor elements are often mounted on the surface on which the semiconductor elements are mounted. Gold or aluminum is often used for the wire. The substrate is often made of ceramics, epoxy resin such as FR-4, polyimide resin, aramid resin, silicon or the like. As a wiring pattern, a copper foil, a conductive paste, a metal thin film, or the like is often used. In recent years, the operation speed of semiconductor devices has been increasing, and the power consumption has been increasing in proportion to the increase.Therefore, this heat dissipation measure is very important, but the substrate also has good thermal conductivity, such as ceramics, silicon, etc. In the case of an organic substrate, it is often the case that a metal such as a tungsten-based material having good thermal conductivity is used only in the die-attached portion of the semiconductor element, or the thermal conductivity is increased through the metal in the substrate inner layer. The semiconductor element and wires, bonding pads, substrate, part of the wiring pattern, and one side of the substrate shown in the figure are molded resin 4
High electrical insulation.
In addition, the structure protects the semiconductor element from the humidity environment. The molding resin is often epoxy, silicone, or polyimide, and may be integrally molded by transfer molding as shown in the figure, or only the important parts are molded by potting molding, and then integrally molded by transfer molding May be. A wiring pattern is also formed in the opening of the substrate holding member on the surface opposite to the semiconductor element mounting surface of the substrate, and the semiconductor package 11 is soldered thereto, conductive adhesive, anisotropic conductive material. They are connected by a bonding method such as a film. If a package with a particularly high defect rate is mounted as a semiconductor package, the semiconductor package will continue to be exposed to the outside of the semiconductor device until the final process. can do. Of course, a plurality of semiconductor packages may be mounted. The semiconductor package may be a tape carrier package or a flip chip. Further, in order to increase the mounting density, a plurality of them may be stacked and mounted, or may be stacked on the semiconductor element 2. By adopting such a structure, a semiconductor device mounting surface of the substrate is entirely covered with a highly reliable resin, and a semiconductor device structure in which a semiconductor package on the opposite surface can be easily replaced can be obtained. Further, after the semiconductor package is mounted on the back surface of the substrate, the back surface of the substrate may be further molded by transfer molding or potting mold. Then, the reliability of the semiconductor device is further improved. Furthermore, as shown in the figure, the substrate is not placed on the substrate holding member and the wiring pattern and the lead frame are not connected by wires.
The wiring pattern and the lead frame may be directly connected electrically and mechanically. As a means to join the board to the lead frame, gold plating is applied to the wiring pattern on the board, and gold plating, silver plating, tin plating, solder plating, etc. are applied in advance to the part to be joined with the wiring pattern on the lead frame. After aligning each other, heating and pressing are performed to join them. The wiring pattern side is not limited to gold plating,
Plating such as silver plating, tin plating, or solder plating may be performed, or gold plating may be applied to the wire bonding area to change the bonding portion and the type of plating. When bonding by applying heat and pressure, ultrasonic waves may be used, or bonding may be performed by single point bonding.

【0032】以上は、半導体装置中にリードフレームを
含む構造について説明してきたが、リードフレームを含
まない構造についても、説明してきた構造からリードフ
レームがないだけで、後はまったく同様である。配線パ
ターンからの信号の取り出しは、配線パターンが露出す
るようにモールドを行い、そこからワイヤーボンディン
グ、半田付けなどによって行えばよい。
Although the structure including the lead frame in the semiconductor device has been described above, the structure without the lead frame is completely the same except that there is no lead frame from the described structure. Signal extraction from the wiring pattern may be performed by performing molding so that the wiring pattern is exposed, and then performing wire bonding, soldering, or the like from there.

【0033】次に、以上説明した半導体装置の製造方法
について述べる。まず、基板3を基板保持部材7にダイ
アタッチし、半導体素子2を基板にダイアタッチし、半
導体素子と配線パターン5、およびリードフレーム6の
フインガーと配線パターン5をワイヤーボンディングす
る。このとき、半導体素子のボンディング領域は全面、
基板を治具にしっかり吸着することで、ボンディングの
ときにキャピラリーをしかっり受け、ワイヤーボンディ
ングすることができる。次に、この状態でリードフレー
ムと基板は、フインガーと配線パターンとのワイヤーで
電気的にも、リードフレームと一体の基板保持部材との
ダイアタッチで機械的にも接続しているので、リードフ
レームをハンドリングすることで半導体装置全体を容易
にハンドリングすることができる。この状態で、基板の
片側にのみモールド空間を有する型で半導体装置を挟み
込み、トランスファーモールドで図1のようなモールド
形状にモールド材4を形成する。この型は、通常のQF
Pなどの半導体装置のモールドに用いられる型とは半導
体装置全面を覆わないという点で異なっている。もちろ
ん、半導体装置に求められる信頼性レベルが低ければ、
ポッティングモールドでモールドする工程としてもよ
い。次に、半導体パッケージ11を基板裏面に実装し、
最後にリードフレームをトリミング、メッキ、フォーミ
ングする工程を行い、検査をして最終製品とする。基板
裏面は、最終製品まで、半導体パッケージが表面に露出
しているので、半導体パッケージの交換作業は容易であ
る。半導体パッケージを基板裏面に実装した後、基板裏
面をさらにトランスファーモールドやポッティングモー
ルドでモールドする工程を付加してもよい。もちろん、
検査をしてから、半導体パッケージを基板裏面に実装し
てもよい。そうすれば、不良の半導体装置に半導体パッ
ケージを実装しないで済むことになる。
Next, a method of manufacturing the semiconductor device described above will be described. First, the substrate 3 is die-attached to the substrate holding member 7, the semiconductor element 2 is die-attached to the substrate, and the semiconductor element and the wiring pattern 5, and the fingers of the lead frame 6 and the wiring pattern 5 are wire-bonded. At this time, the bonding area of the semiconductor element is
By firmly adsorbing the substrate to the jig, the capillary can be firmly received during bonding and wire bonding can be performed. Next, in this state, the lead frame and the substrate are electrically connected both by wires of the fingers and the wiring patterns, and mechanically connected by die attach to the substrate holding member integrated with the lead frame. , The entire semiconductor device can be easily handled. In this state, the semiconductor device is sandwiched by a mold having a mold space only on one side of the substrate, and the molding material 4 is formed into a mold shape as shown in FIG. 1 by transfer molding. This type is a normal QF
It differs from a mold used for molding a semiconductor device such as P in that it does not cover the entire surface of the semiconductor device. Of course, if the reliability level required for semiconductor devices is low,
It may be a step of molding with a potting mold. Next, the semiconductor package 11 is mounted on the back surface of the substrate,
Finally, the steps of trimming, plating, and forming the lead frame are performed, inspected, and finished as a final product. Since the semiconductor package is exposed on the back surface of the substrate up to the final product, the semiconductor package can be easily replaced. After the semiconductor package is mounted on the back surface of the substrate, a step of further molding the back surface of the substrate by transfer molding or potting mold may be added. of course,
After the inspection, the semiconductor package may be mounted on the back surface of the substrate. Then, it is not necessary to mount the semiconductor package on the defective semiconductor device.

【0034】次に、本発明の他の実施例について図2を
用いて説明する。図2は本発明の半導体装置の断面構造
図である。図2の実施例は基板3の半導体素子2をモー
ルド材で覆うのと同時に半導体素子の実装面とは反対の
面の基板の4辺に沿ってダム状にモールド材が形成され
ている以外は、図1で説明したのと同様の構造、製造方
法で実現できる。トランスファーモールドする時に、基
板の片側と基板裏面の4辺に沿ったダム状にモールド空
間を有する型で半導体装置を挟み込み、トランスファー
モールドで図2のようなモールド形状にモールド材4を
形成する。基板の4辺に沿ってダム状にモールド材を形
成するのは、図1の様に、基板の片側にのみモールド材
を存在させる構造とした時に、基板が有機系のFR−4
などの柔らかい物質の場合、環境温度の変化によってモ
ールド材と基板の熱膨張係数差によるバイメタル効果に
より基板が反ることで発生する、熱応力によって半導体
装置の信頼性低下を防ぐためである。すなわち、基板の
4辺に沿ってダム状に存在するモールド材は構造材とし
てのリブのようになるので、基板の反りは最小限にする
ことができる。基板の4辺に沿ってダム状に存在するモ
ールド材の間の開口部に基板が露出しており、そこに先
に説明したのと同様に半導体パッケージ11を実装する
ことができる。12はポッティングモールド材を示して
おり、このような構造をとることによって、半導体パッ
ケージの接続部は外部環境から遮断されるので、ポッテ
ィングモールド材で覆わない場合に比較して信頼性を向
上させることができる。もちろん、半導体パッケージの
発熱が問題となる場合には、ポッティングモールド材に
熱伝導率の高いフィラーを混入しておいてもよい。
Next, another embodiment of the present invention will be described with reference to FIG. FIG. 2 is a sectional structural view of the semiconductor device of the present invention. In the embodiment of FIG. 2, the semiconductor element 2 of the substrate 3 is covered with the molding material, and at the same time, the molding material is formed in a dam shape along four sides of the substrate on the surface opposite to the mounting surface of the semiconductor element. 1 can be realized by the same structure and manufacturing method as described with reference to FIG. In transfer molding, the semiconductor device is sandwiched by a mold having a mold space in a dam shape along one side of the substrate and four sides of the back surface of the substrate, and the molding material 4 is formed into a mold shape as shown in FIG. 2 by transfer molding. The reason why the mold material is formed in a dam shape along the four sides of the substrate is that when the structure is such that the mold material is present only on one side of the substrate as shown in FIG.
In the case of a soft substance such as this, it is to prevent the reliability of the semiconductor device from deteriorating due to thermal stress generated by warping of the substrate due to a bimetal effect due to a difference in thermal expansion coefficient between the mold material and the substrate due to a change in environmental temperature. That is, since the molding material existing in a dam shape along the four sides of the substrate becomes like a rib as a structural material, the warpage of the substrate can be minimized. The substrate is exposed at the openings between the mold materials existing in a dam shape along the four sides of the substrate, and the semiconductor package 11 can be mounted thereon in the same manner as described above. Reference numeral 12 denotes a potting mold material. By adopting such a structure, the connection portion of the semiconductor package is cut off from the external environment, so that the reliability is improved as compared with a case where the semiconductor package is not covered with the potting mold material. Can be. Of course, if heat generation of the semiconductor package poses a problem, a filler having high thermal conductivity may be mixed into the potting mold material.

【0035】さらに、図2で示した以上の放熱性を求め
る場合は、図2中の基板の4辺に沿ってダム状に存在す
るモールド材の間の開口部に、さらに図3の様に鉄、ア
ルミ、銅の様な金属か、放熱性に優れる窒化ほう素、ア
ルミナなどのセラミクスなどで形成された板、放熱フィ
ンなどの放熱部材13をポッティングモールド材12で
接着して取り付ければ、半導体パッケージからの放熱は
さらに良好になる。また、ポッティングモールド材を基
板の4に沿ってダム状に存在するモールド材の間の開口
部と半導体パッケージの間のみに存在させ、放熱部材と
半導体パッケージを直接接触させる構造とすれば、より
半導体パッケージからの放熱は良好になる。
Further, in the case where heat radiation more than that shown in FIG. 2 is required, the openings between the molding materials existing in a dam shape along the four sides of the substrate in FIG. 2 are further provided as shown in FIG. If a heat-dissipating member 13 such as a plate made of a metal such as iron, aluminum, or copper, or ceramics such as boron nitride or alumina having excellent heat-dissipating properties, or a heat-dissipating fin is bonded and attached with a potting mold material 12, a semiconductor can be obtained. The heat radiation from the package is better. Further, if the potting molding material is provided only between the opening between the molding materials existing in a dam shape along the substrate 4 and the semiconductor package, and the heat radiation member and the semiconductor package are in direct contact, the semiconductor is further improved. The heat radiation from the package is good.

【0036】図4は、さらに別の実施例を示す本発明の
半導体装置の断面構造図である。図4において、2は半
導体素子であり、1のワイヤーによって半導体素子表面
に形成されているボンディングパッドと基板3上に形成
されている配線パターン5とが結線されている。基板
は、リードフレーム6と同一部材で形成されている基板
保持部材7の上に接着、ロウ付け等の手段で載置されて
おり、さらにワイヤーによって配線パターンとリードフ
レームとが結線されている。20は基板中に開けられた
貫通穴を示しており、貫通穴は基板製造時にドリル、金
型、レーザーなどによって開けられ、基板の基準穴、あ
るいはスルーホールの穴を兼用してもよい。
FIG. 4 is a sectional structural view of a semiconductor device according to a further embodiment of the present invention. In FIG. 4, reference numeral 2 denotes a semiconductor element, and a bonding pad formed on the surface of the semiconductor element and a wiring pattern 5 formed on the substrate 3 are connected by one wire. The board is mounted on a board holding member 7 formed of the same member as the lead frame 6 by means of bonding, brazing, or the like, and the wiring pattern and the lead frame are connected by wires. Reference numeral 20 denotes a through hole formed in the substrate. The through hole is formed by a drill, a mold, a laser, or the like at the time of manufacturing the substrate, and may also serve as a reference hole or a through hole of the substrate.

【0037】この貫通穴中にもモールド材4は存在し、
貫通穴中のモールド材によって基板の表側と裏側に存在
するモールド材の導通がはかられている。もちろん、貫
通穴は複数個あってもよい。そのため、基板の面積が大
きくなったり、モールド材と密着性のあまりよくないポ
リイミドなどの基板を使用しても、基板表面とモールド
材界面での剥離が発生しにくくなる。なお、本実施例中
に述べてあるすべての構造に対して基板中に開けられた
貫通穴構造は有効になることは、言うまでもない。
The molding material 4 also exists in this through hole,
By the molding material in the through hole, conduction between the molding materials existing on the front side and the back side of the substrate is established. Of course, there may be a plurality of through holes. Therefore, even if the area of the substrate becomes large or a substrate made of polyimide or the like having poor adhesion to the mold material is used, peeling at the interface between the substrate surface and the mold material is less likely to occur. It goes without saying that the through-hole structure formed in the substrate is effective for all the structures described in this embodiment.

【0038】図4の構造を得るために、本発明による半
導体装置の製造方法では、まず、基板3を基板保持部材
7にダイアタッチし、半導体素子2を基板にダイアタッ
チし、半導体素子と配線パターン5、およびリードフレ
ーム6のフインガーと配線パターン5をワイヤーボンデ
ィングする。このとき、半導体素子のボンディング領域
は全面、基板を治具にしっかり吸着することで、ボンデ
ィングのときにキャピラリーをしかっり受け、ワイヤー
ボンディングすることができる。次に、この状態でリー
ドフレームと基板は、フインガーと配線パターンとのワ
イヤーで電気的にも、リードフレームと一体の基板保持
部材とのダイアタッチで機械的にも接続しているので、
リードフレームをハンドリングすることで半導体装置全
体を容易にハンドリングすることができる。この状態
で、例えばEIAJ等の規格で決まっている標準的な外
形形状を有する型で半導体装置を挟み込み、トランスフ
ァーモールドで図1のようなモールド形状にモールド材
4を形成する。この型は、通常のQFPなどの半導体装
置のモールドに用いられる型と同一であることが多い。
この時に硬化する前のモールド材は粘度が極端に下がっ
ているから、半導体装置を覆うと同時に、貫通穴にも侵
入するので、基板の両面側に存在するモールド材は貫通
穴中に侵入したモールド材によって上下導通がはから
れ、たとえ基板とモールド材の密着性が多少悪くとも、
モールド材は基板を挟み込み続ける。もちろん、半導体
装置に求められる信頼性レベルが低ければ、ポッティン
グモールドでモールドする工程としてもよい。次に、半
導体パッケージ11を基板裏面に実装し、最後にリード
フレームをトリミング、メッキ、フォーミングする工程
を行い、検査をして最終製品とする。
In order to obtain the structure shown in FIG. 4, in the method of manufacturing a semiconductor device according to the present invention, first, the substrate 3 is die-attached to the substrate holding member 7, and the semiconductor element 2 is die-attached to the substrate. The pattern 5 and the finger of the lead frame 6 and the wiring pattern 5 are wire-bonded. At this time, the entire surface of the bonding region of the semiconductor element is firmly attached to the jig, so that the capillary can be firmly received at the time of bonding and wire bonding can be performed. Next, in this state, the lead frame and the board are electrically connected by wires of the fingers and the wiring pattern, and are mechanically connected by die attach to the board holding member integrated with the lead frame.
The entire semiconductor device can be easily handled by handling the lead frame. In this state, for example, the semiconductor device is sandwiched by a mold having a standard outer shape determined by a standard such as EIAJ, and the molding material 4 is formed into a mold shape as shown in FIG. 1 by transfer molding. This mold is often the same as the mold used for molding semiconductor devices such as ordinary QFPs.
At this time, since the viscosity of the molding material before curing is extremely low, the molding material which covers the semiconductor device and also penetrates into the through hole at the same time. Vertical conduction is achieved by the material, even if the adhesion between the substrate and the mold material is somewhat poor,
The mold material continues to sandwich the substrate. Of course, if the reliability level required for the semiconductor device is low, a molding step using a potting mold may be used. Next, the semiconductor package 11 is mounted on the back surface of the substrate, and finally, a step of trimming, plating, and forming the lead frame is performed, and an inspection is performed to obtain a final product.

【0039】図5は、さらに別の実施例を示す本発明の
半導体装置の断面構造図である。図4において、2は半
導体素子であり、1のワイヤーによって半導体素子表面
に形成されているボンディングパッドと基板3上に形成
されている配線パターン5とが結線されている。基板
は、リードフレーム6と同一部材で形成されている基板
保持部材7の上に接着、ロウ付け等の手段で載置されて
おり、さらにワイヤーによって配線パターンとリードフ
レームとが結線されている。20は基板中に開けられた
貫通穴を示しており、貫通穴上の基板には半導体パッケ
ージ11が図1で説明されたような方法で実装されてい
る。通常、基板と半導体パッケージの隙間は非常に狭
く、貫通穴が無い場合、4のモールド材で半導体装置を
覆う時に基板と半導体パッケージの隙間には未充填箇所
が残り易い。しかし、本発明によれば、モールド材で半
導体装置を覆う時に貫通穴からも、基板と半導体パッケ
ージの隙間にモールド材が流れ込むので、基板と半導体
パッケージの隙間には未充填箇所が発生しない。もちろ
ん、本実施例中に述べてあるすべての基板裏面に半導体
パッケージが存在する構造に対して、半導体パッケージ
下の基板中に開けられた貫通穴構造は有効になること
は、言うまでもない。以上説明した図5構造の製造方法
は、半導体パッケージ下の基板中に貫通穴を持つ以外、
図4で述べたのと同一である。
FIG. 5 is a sectional structural view of a semiconductor device according to the present invention, which shows still another embodiment. In FIG. 4, reference numeral 2 denotes a semiconductor element, and a bonding pad formed on the surface of the semiconductor element and a wiring pattern 5 formed on the substrate 3 are connected by one wire. The board is mounted on a board holding member 7 formed of the same member as the lead frame 6 by means of bonding, brazing, or the like, and the wiring pattern and the lead frame are connected by wires. Reference numeral 20 denotes a through hole formed in the substrate, and the semiconductor package 11 is mounted on the substrate on the through hole by the method described with reference to FIG. Usually, the gap between the substrate and the semiconductor package is very small, and if there is no through hole, when the semiconductor device is covered with the molding material of 4, an unfilled portion tends to remain in the gap between the substrate and the semiconductor package. However, according to the present invention, when the semiconductor device is covered with the mold material, the mold material flows into the gap between the substrate and the semiconductor package from the through hole, so that no unfilled portion is generated in the gap between the substrate and the semiconductor package. Needless to say, the through-hole structure opened in the substrate under the semiconductor package is effective for the structure in which the semiconductor package is present on all the back surfaces of the substrate described in this embodiment. The manufacturing method of the structure of FIG. 5 described above has the following features:
It is the same as described in FIG.

【0040】図6は、本発明のさらに他の実施例を示
す、製造途中の半導体装置の部分正面図である。図6に
おいて2は半導体素子であり、1のワイヤーによって半
導体素子表面に形成されているボンディングパッドと基
板3上に形成されている配線パターン5とが結線されて
いる。基板は、さらにリードフレーム上に実装されるこ
ともある。図6の状態の構造にした後、前述のようにモ
ールド材で半導体装置を覆う。21はパターン中の開口
部であり、配線パターン中に形成された開口部で開口部
の中側は基板表面が露出している。パターン中の開口部
は、基板製造工程中の配線パターン形成時に同時に形成
される場合が多い。基板表面は一般的にモールド材との
密着性は良く、配線パターンはモールド材との接着性が
悪いから、次のモールド材形成工程で、モールド材を密
着性の良い基板表面と多く密着させることができる。グ
ランドパターンや電源パターンのようにインピーダンス
を低下させ、半導体装置の耐ノイズ性を向上させたいと
きなど、通常はベタの広い面積のパターンを形成するこ
とが多いが、本発明のように22のメッシュ形成部のよ
うにパターン中の開口部を形成しておけば、基板全面に
わたってモールド材との密着性は向上するから、より信
頼性上有利になる。
FIG. 6 is a partial front view of a semiconductor device during manufacture, showing still another embodiment of the present invention. In FIG. 6, reference numeral 2 denotes a semiconductor element. A bonding pad formed on the surface of the semiconductor element and a wiring pattern 5 formed on the substrate 3 are connected by one wire. The substrate may be further mounted on a lead frame. After the structure shown in FIG. 6 is obtained, the semiconductor device is covered with the molding material as described above. Reference numeral 21 denotes an opening in the pattern, and an opening formed in the wiring pattern. The substrate surface is exposed on the inside of the opening. The opening in the pattern is often formed simultaneously with the formation of the wiring pattern in the substrate manufacturing process. In general, the substrate surface has good adhesion to the molding material, and the wiring pattern has poor adhesion to the molding material. Can be. Usually, a solid pattern having a large area is often formed, for example, when it is desired to lower the impedance like a ground pattern or a power supply pattern and to improve the noise resistance of the semiconductor device. If an opening in the pattern is formed as in the formation portion, the adhesion to the mold material is improved over the entire surface of the substrate, which is more advantageous in reliability.

【0041】以上述べた半導体装置中の基板上には他の
部品、例えばチップ抵抗、チップコンデンサー、チップ
インダクタンスなどが実装されていることが多い。
In many cases, other components such as a chip resistor, a chip capacitor, and a chip inductance are mounted on the substrate in the semiconductor device described above.

【0042】[0042]

【発明の効果】以上説明したように、本発明の半導体装
置および半導体装置の製造方法では、半導体素子を実装
し、モールド材で覆われている半導体装置の基板表面の
一部を露出する構造としたので、半導体装置をモールド
した後でも、半導体装置に内蔵している半導体素子、ま
たは部品を交換することができるので、半導体素子、ま
たは部品が不良であっても付加価値を上げた高価な半導
体装置全体を廃却しなくともすむから、半導体装置のコ
ストを大幅に低減できるという効果を有する。
As described above, the semiconductor device and the method of manufacturing the semiconductor device according to the present invention have a structure in which a semiconductor element is mounted and a part of the substrate surface of the semiconductor device covered with the mold material is exposed. Therefore, even after the semiconductor device is molded, the semiconductor element or the component built in the semiconductor device can be replaced, so that even if the semiconductor element or the component is defective, an expensive semiconductor with added value is added. Since the entire device does not have to be discarded, the cost of the semiconductor device can be significantly reduced.

【0043】さらに本発明の半導体装置および半導体装
置の製造方法では、半導体素子を実装し、モールド材で
覆われている半導体装置の基板に貫通穴を開けたので、
基板の面積が大きくなっても、基板表面とモールド材界
面での剥離が発生しにくなり、また本発明の半導体装置
および半導体装置の製造方法では、半導体素子を実装
し、モールド材で覆われている半導体装置の基板の貫通
穴上には、プラスチックパッケージ、テープキャリアパ
ッケージまたは電気部品を存在させたので、基板と部品
の界面には気泡が残らず、さらにまた本発明の半導体装
置および半導体装置の製造方法では、半導体素子を実装
し、モールド材で覆われている半導体装置の基板上の配
線パターンに開口部を形成し、その開口部によってモー
ルド材が基板に直接触れるようにしたので、モールド材
との密着の悪い配線パターンの面積が大きくなった場合
でも、配線パターンとモールド材界面での剥離が発生し
にくくなり、結局、剥離部、気泡発生部への水蒸気の侵
入により、半導体装置内部に含まれている不純物のイオ
ン化の促進が起こらないためリークモード不良の発生は
起こりにくくなり、侵入した水蒸気の加熱膨張によるリ
フロー実装時のパッケージクラックの発生等の不良が発
生しなくなるから、容易に信頼性の非常に高い半導体装
置を得ることができるという優れた効果を有する。
Further, in the semiconductor device and the method of manufacturing the semiconductor device according to the present invention, the semiconductor element is mounted and the through hole is formed in the substrate of the semiconductor device covered with the mold material.
Even if the area of the substrate is large, peeling at the interface between the substrate surface and the molding material is less likely to occur, and in the semiconductor device and the method for manufacturing a semiconductor device of the present invention, the semiconductor element is mounted and covered with the molding material. Since a plastic package, a tape carrier package, or an electric component is present on the through hole of the substrate of the semiconductor device, no air bubbles remain at the interface between the substrate and the component, and furthermore, the semiconductor device and the semiconductor device of the present invention In the manufacturing method, the semiconductor element is mounted, an opening is formed in the wiring pattern on the substrate of the semiconductor device which is covered with the molding material, and the molding material is brought into direct contact with the substrate through the opening. Even if the area of the wiring pattern with poor adhesion to the material becomes large, peeling at the interface between the wiring pattern and the mold material is less likely to occur, and eventually, The penetration of water vapor into the separation part and the bubble generation part does not promote the ionization of impurities contained in the semiconductor device. This eliminates the occurrence of defects such as the occurrence of package cracks, thus providing an excellent effect that a highly reliable semiconductor device can be easily obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の断面図である。FIG. 1 is a cross-sectional view of a semiconductor device of the present invention.

【図2】本発明の半導体装置の断面図である。FIG. 2 is a cross-sectional view of the semiconductor device of the present invention.

【図3】本発明の半導体装置の断面図である。FIG. 3 is a cross-sectional view of the semiconductor device of the present invention.

【図4】本発明の半導体装置の断面図である。FIG. 4 is a cross-sectional view of the semiconductor device of the present invention.

【図5】本発明の半導体装置の断面図である。FIG. 5 is a cross-sectional view of the semiconductor device of the present invention.

【図6】本発明の製造途中の半導体装置の部分正面図で
ある。
FIG. 6 is a partial front view of the semiconductor device in the course of manufacture according to the present invention.

【符号の説明】[Explanation of symbols]

1 ワイヤー 2 半導体素子 3 基板 4 モールド材 5 配線パターン 6 リードフレーム 7 基板固定部材 11 半導体パッケージ 12 ポッティングモールド材 13 放熱部材 20 貫通穴 21 パターン中の開口部 22 メッシュ形成部 DESCRIPTION OF SYMBOLS 1 Wire 2 Semiconductor element 3 Substrate 4 Mold material 5 Wiring pattern 6 Lead frame 7 Substrate fixing member 11 Semiconductor package 12 Potting mold material 13 Heat radiating member 20 Through hole 21 Opening in pattern 22 Mesh forming part

【手続補正書】[Procedure amendment]

【提出日】平成11年12月20日(1999.12.
20)
[Submission date] December 20, 1999 (1999.12.
20)

【手続補正1】[Procedure amendment 1]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】発明の名称[Correction target item name] Name of invention

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【発明の名称】 半導体装置[Title of the Invention] Semiconductor device

【手続補正2】[Procedure amendment 2]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】特許請求の範囲[Correction target item name] Claims

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【特許請求の範囲】[Claims]

【手続補正3】[Procedure amendment 3]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0009[Correction target item name] 0009

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0009】[0009]

【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置では、基板と、少なくとも前記
基板の側方に位置するリードと、前記基板の第一面側に
て前記基板と電気的に接続された第一の半導体素子と、
前記リードと前記配線パターンとを電気的に接続した電
気的接続部と、前記基板の第一面側を封止した樹脂部
と、前記基板の第二面側に設けられた前記基板の反り防
止用部材と、を有することを特徴とする。
In order to solve the above problems, in a semiconductor device according to the present invention, a substrate, a lead positioned at least on a side of the substrate, and the substrate on a first surface side of the substrate. A first semiconductor element electrically connected;
An electrical connection portion electrically connecting the lead and the wiring pattern; a resin portion sealing the first surface side of the substrate; and prevention of warpage of the substrate provided on the second surface side of the substrate And a member for use.

【手続補正4】[Procedure amendment 4]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0010[Correction target item name] 0010

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0010】また、上記の内容に加えて、前記反り防止
用部材は、前記第一面側を封止した前記樹脂部と同じ樹
脂材料が用いられてなることを特徴とする。
[0010] In addition to the above, the warpage preventing member is characterized by using the same resin material as the resin portion sealing the first surface side.

【手続補正5】[Procedure amendment 5]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0011[Correction target item name] 0011

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0011】また、上記のいずれかの内容において、前
記反り防止用部材は、前記基板の第二面側の中央領域を
除き且つ当該基板の第二面側の周囲各辺に沿うように形
成されてなることを特徴とする。
In any one of the above-mentioned contents, the warpage preventing member is formed so as to exclude a central area on a second surface side of the substrate and to extend along each peripheral side on a second surface side of the substrate. It is characterized by becoming.

【手続補正6】[Procedure amendment 6]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0012[Correction target item name] 0012

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0012】更に、前記基板の第二面の前記中央領域に
は第二の半導体素子が配置され、且つ前記第二の半導体
素子がポッティング用モールド材にて封止されてなるこ
とを特徴とする。
Further, a second semiconductor element is disposed in the central area on the second surface of the substrate, and the second semiconductor element is sealed with a potting mold material. .

【手続補正7】[Procedure amendment 7]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0013[Correction target item name] 0013

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0013】もしくは、前記基板の第二面の前記中央領
域には半導体素子がパッケージ化された半導体パッケー
ジが配置され、且つ前記第二面側において少なくとも前
記半導体パッケージが前記基板に電気的接続された接続
部がポッティング用モールド材にて封止されてなること
を特徴とする。
[0013] Alternatively, a semiconductor package in which a semiconductor element is packaged is disposed in the central region on the second surface of the substrate, and at least the semiconductor package is electrically connected to the substrate on the second surface side. The connection portion is sealed with a potting mold material.

【手続補正8】[Procedure amendment 8]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0014[Correction target item name] 0014

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0014】上記の場合に、前記ポッティング用モール
ド材には、熱伝導率の高いフィラーが混入されたものが
用いられてなることを特徴とする。
[0014] In the above case, the potting mold material is characterized by using a material mixed with a filler having high thermal conductivity.

【手続補正9】[Procedure amendment 9]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0015[Correction target item name] 0015

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0015】もしくは、前記基板の第二面の前記中央領
域には半導体素子がパッケージ化された半導体パッケー
ジが配置され、且つ前記第二面側において少なくとも前
記半導体パッケージが前記基板に電気的接続された接続
部がポッティング用モールド材にて封止され、且つ前記
中央領域に放熱部材が前記ポッティング用モールド材を
介して取り付けられてなることを特徴とする。
Alternatively, a semiconductor package in which a semiconductor element is packaged is disposed in the central region on the second surface of the substrate, and at least the semiconductor package is electrically connected to the substrate on the second surface. The connecting portion is sealed with a potting mold material, and a heat radiating member is attached to the central region via the potting mold material.

【手続補正10】[Procedure amendment 10]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0016[Correction target item name] 0016

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0016】もしくは、前記ポッティング用モールド材
を前記半導体パッケージの高さと略等しくし、前記半導
体パッケージの上面と接するように放熱部材が形成され
てなることを特徴とする。
Alternatively, the height of the potting molding material is substantially equal to the height of the semiconductor package, and a heat radiating member is formed so as to be in contact with the upper surface of the semiconductor package.

【手続補正11】[Procedure amendment 11]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0017[Correction target item name] 0017

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0017】一方、本発明の他の半導体装置としては、
基板と、少なくとも前記基板の側方に位置するリード
と、前記基板の第一面側にて前記基板と電気的に接続さ
れた第一の半導体素子と、前記リードと前記配線パター
ンとを電気的に接続した電気的接続部と、前記基板の第
一面側を封止した樹脂部と、前記基板の第二面側の中央
領域を除き且つ当該基板の第二面側の周囲各辺に沿うよ
うに形成されたダム状のモールド部と、を有することを
特徴とする。
On the other hand, as another semiconductor device of the present invention,
A substrate, a lead positioned at least on a side of the substrate, a first semiconductor element electrically connected to the substrate on a first surface side of the substrate, and electrically connecting the lead and the wiring pattern. And a resin portion sealing the first surface side of the substrate, and along the sides around the second surface side of the substrate except for a central region on the second surface side of the substrate. And a dam-shaped mold portion formed as described above.

【手続補正12】[Procedure amendment 12]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0018[Correction target item name] 0018

【補正方法】変更[Correction method] Change

【補正内容】[Correction contents]

【0018】上記構造において、前記樹脂部と前記モー
ルド部とは同じ材料が用いられてなることを特徴とす
る。
In the above structure, the resin portion and the mold portion are made of the same material.

【手続補正13】[Procedure amendment 13]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0019[Correction target item name] 0019

【補正方法】削除[Correction method] Deleted

【手続補正14】[Procedure amendment 14]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0020[Correction target item name] 0020

【補正方法】削除[Correction method] Deleted

【手続補正15】[Procedure amendment 15]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0021[Correction target item name] 0021

【補正方法】削除[Correction method] Deleted

【手続補正16】[Procedure amendment 16]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0022[Correction target item name] 0022

【補正方法】削除[Correction method] Deleted

【手続補正17】[Procedure amendment 17]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0023[Correction target item name] 0023

【補正方法】削除[Correction method] Deleted

【手続補正18】[Procedure amendment 18]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0024[Correction target item name] 0024

【補正方法】削除[Correction method] Deleted

【手続補正19】[Procedure amendment 19]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0025[Correction target item name] 0025

【補正方法】削除[Correction method] Deleted

【手続補正20】[Procedure amendment 20]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0026[Correction target item name] 0026

【補正方法】削除[Correction method] Deleted

【手続補正21】[Procedure amendment 21]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0027[Correction target item name] 0027

【補正方法】削除[Correction method] Deleted

【手続補正22】[Procedure amendment 22]

【補正対象書類名】明細書[Document name to be amended] Statement

【補正対象項目名】0028[Correction target item name] 0028

【補正方法】削除[Correction method] Deleted

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 基板と、前記基板上に載置された半導体
素子と、前記基板上に形成され前記半導体素子と電気的
に接続された配線パターンと、前記基板と前記半導体素
子と前記配線パターンの一部が第一樹脂によって覆われ
ている半導体装置において、前記第一樹脂は、前記基板
の一部を覆っており、前記基板の表面の少なくとも一部
が露出したことを特徴とする半導体装置。
1. A substrate, a semiconductor element mounted on the substrate, a wiring pattern formed on the substrate and electrically connected to the semiconductor element, the substrate, the semiconductor element, and the wiring pattern Wherein the first resin covers a part of the substrate and at least a part of the surface of the substrate is exposed. .
【請求項2】 前記基板の側方に載置され前記配線パタ
ーンと電気的に接続されたリードフレームを有し、前記
リードフレームの少なくとも一部が第一樹脂によって覆
われている事を特徴とする請求項1記載の半導体装置。
2. A lead frame mounted on a side of the substrate and electrically connected to the wiring pattern, wherein at least a part of the lead frame is covered with a first resin. The semiconductor device according to claim 1, wherein:
【請求項3】 前記第一樹脂は、前記基板の片面を完全
に覆い、もう一面の一部を覆っており、前記基板の表面
の少なくとも一部が露出したことを特徴とする請求項1
または請求項2記載の半導体装置。
3. The substrate according to claim 1, wherein the first resin completely covers one surface of the substrate and partially covers the other surface, and at least a part of the surface of the substrate is exposed.
Alternatively, the semiconductor device according to claim 2.
【請求項4】 前記第一樹脂は、前記基板の4辺に沿っ
て前記基板の一部を覆っていることを特徴とする請求項
3記載の半導体装置。
4. The semiconductor device according to claim 3, wherein said first resin covers a part of said substrate along four sides of said substrate.
【請求項5】 前記第一樹脂によって覆われなかった前
記基板の表面に前記半導体素子または半導体封止物が載
置され、さらに第二樹脂によって覆ったことを特徴とす
る請求項3記載の半導体装置。
5. The semiconductor according to claim 3, wherein the semiconductor element or the semiconductor encapsulation is placed on a surface of the substrate that is not covered with the first resin, and further covered with a second resin. apparatus.
【請求項6】 前記第一樹脂はトランスファーモールド
で、第二樹脂はポッティングモールドによって覆われた
ことを特徴とする請求項5記載の半導体装置。
6. The semiconductor device according to claim 5, wherein said first resin is covered with a transfer mold, and said second resin is covered with a potting mold.
【請求項7】 前記第一樹脂または前記第二樹脂は、前
記第一樹脂または前記第二樹脂よりも熱伝導性の高い物
質を含有していることを特徴とする請求項5記載の半導
体装置。
7. The semiconductor device according to claim 5, wherein the first resin or the second resin contains a substance having higher thermal conductivity than the first resin or the second resin. .
【請求項8】 前記第一樹脂または前記第二樹脂上に、
放熱部材を取り付けたことを特徴とする請求項5記載の
半導体装置。
8. On the first resin or the second resin,
The semiconductor device according to claim 5, wherein a heat radiating member is attached.
【請求項9】 前記半導体封止物上に直接載置された放
熱部材が、前記第一樹脂または前記第二樹脂によって前
記半導体装置に固定されていることを特徴とする請求項
5記載の半導体装置。
9. The semiconductor according to claim 5, wherein a heat radiating member directly mounted on the semiconductor encapsulation is fixed to the semiconductor device by the first resin or the second resin. apparatus.
【請求項10】 基板上に半導体素子を載置する工程
と、前記基板上に形成された配線パターンと前記半導体
素子とを電気的に接続する工程と、前記基板と前記半導
体素子と前記配線パターンの一部が第一樹脂によって覆
う工程を有する半導体装置の製造方法において、前記第
一樹脂によって覆われていない前記基板上の露出部分に
前記半導体素子とは別の半導体素子を実装する工程を有
することを特徴とする半導体装置の製造方法。
10. A step of mounting a semiconductor element on a substrate, a step of electrically connecting a wiring pattern formed on the substrate and the semiconductor element, and a step of electrically connecting the semiconductor element to the wiring pattern formed on the substrate. A method of manufacturing a semiconductor device having a step of partially covering with a first resin, a step of mounting a semiconductor element different from the semiconductor element on an exposed portion of the substrate not covered with the first resin. A method for manufacturing a semiconductor device, comprising:
【請求項11】 前記第一樹脂によって覆われていない
前記基板上の露出部分に前記半導体素子とは別の半導体
素子を実装する工程のあとに、前記基板上の露出部分を
第二樹脂によって覆う工程を有することを特徴とする請
求項10記載の半導体装置の製造方法。
11. After the step of mounting a semiconductor element other than the semiconductor element on an exposed portion of the substrate not covered by the first resin, the exposed portion on the substrate is covered by a second resin. The method for manufacturing a semiconductor device according to claim 10, further comprising a step.
【請求項12】 基板と、前記基板の第一面上に載置さ
れた半導体素子と、前記基板上に形成され前記半導体素
子と電気的に接続された配線パターンと、前記半導体素
子と前記配線パターンの少なくとも一部と前記基板の両
面とが樹脂によって覆われている半導体装置において、
前記基板には貫通穴が設けられており、前記樹脂が前記
基板の貫通穴中にも存在することを特徴とする半導体装
置。
12. A substrate, a semiconductor element mounted on a first surface of the substrate, a wiring pattern formed on the substrate and electrically connected to the semiconductor element, and the semiconductor element and the wiring In a semiconductor device in which at least a part of a pattern and both surfaces of the substrate are covered with a resin,
A semiconductor device, wherein a through hole is provided in the substrate, and the resin is also present in the through hole in the substrate.
【請求項13】 前記基板の側方に載置され前記配線パ
ターンと電気的に接続されたリードフレームと、前記リ
ードフレームの少なくとも一部が樹脂によって覆われて
いることを特徴とする請求項12記載の半導体装置。
13. A lead frame mounted on a side of the substrate and electrically connected to the wiring pattern, and at least a part of the lead frame is covered with a resin. 13. The semiconductor device according to claim 1.
【請求項14】 前記貫通穴上には、前記基板の第2面
上に載置してある半導体封止物または電気部品が存在し
ており、前記樹脂が前記半導体封止物または前記電気部
品の基板載置面と前記基板の間に存在することを特徴と
する請求項12または請求項13記載の半導体装置。
14. A semiconductor encapsulant or an electric component placed on the second surface of the substrate exists on the through hole, and the resin is the semiconductor encapsulant or the electric component. 14. The semiconductor device according to claim 12, wherein the semiconductor device is provided between the substrate mounting surface and the substrate.
【請求項15】 前記貫通穴は、前記基板のスルーホー
ルであることを特徴とする請求項12または請求項13
または請求項14記載の半導体装置。
15. The device according to claim 12, wherein the through hole is a through hole of the substrate.
Alternatively, the semiconductor device according to claim 14.
【請求項16】 基板と、前記基板の第一面上に載置さ
れた半導体素子と、前記基板上に形成され前記半導体素
子と電気的に接続された配線パターンと、前記半導体素
子と前記配線パターンの少なくとも一部と前記基板の両
面とが樹脂によって覆われている半導体装置において、
前記基板の前記配線パターンには開口部が形成され、前
記開口部によって前記樹脂が前記基板に触れていること
を特徴とする半導体装置。
16. A substrate, a semiconductor element mounted on a first surface of the substrate, a wiring pattern formed on the substrate and electrically connected to the semiconductor element, the semiconductor element and the wiring In a semiconductor device in which at least a part of a pattern and both surfaces of the substrate are covered with a resin,
An opening is formed in the wiring pattern of the substrate, and the resin is in contact with the substrate by the opening.
【請求項17】 前記基板の側方に載置され前記配線パ
ターンと電気的に接続されたリードフレームと、前記リ
ードフレームの少なくとも一部が樹脂によって覆われて
いることを特徴とする請求項16記載の半導体装置。
17. A lead frame mounted on a side of the substrate and electrically connected to the wiring pattern, and at least a part of the lead frame is covered with a resin. 13. The semiconductor device according to claim 1.
【請求項18】 前記開口部はメッシュ状に前記配線パ
ターン上に形成されていることを特徴とする請求項16
または請求項17記載の半導体装置。
18. The semiconductor device according to claim 16, wherein the opening is formed in a mesh shape on the wiring pattern.
Or a semiconductor device according to claim 17.
【請求項19】 貫通穴が設けられている基板上に半導
体素子を載置する工程と、前記基板上に形成された配線
パターンと前記半導体素子とを電気的に接続する工程
と、前記基板と前記半導体素子と前記配線パターンの一
部が樹脂によって覆う工程を有する半導体装置の製造方
法において、前記樹脂によって前記基板と前記貫通穴と
を同時に覆う工程を有することを特徴とする半導体装置
の製造方法。
19. A step of mounting a semiconductor element on a substrate provided with a through hole; a step of electrically connecting a wiring pattern formed on the substrate to the semiconductor element; A method of manufacturing a semiconductor device having a step of covering the semiconductor element and part of the wiring pattern with a resin, the method further comprising a step of simultaneously covering the substrate and the through hole with the resin. .
【請求項20】 トランスファーモールドによって、前
記樹脂で前記基板と前記貫通穴とを同時に覆う工程を有
することを特徴とする請求項19記載の半導体装置の製
造方法。
20. The method of manufacturing a semiconductor device according to claim 19, further comprising a step of simultaneously covering said substrate and said through hole with said resin by transfer molding.
JP33640899A 1999-11-26 1999-11-26 Semiconductor device Expired - Fee Related JP3446695B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33640899A JP3446695B2 (en) 1999-11-26 1999-11-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33640899A JP3446695B2 (en) 1999-11-26 1999-11-26 Semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP4317371A Division JPH06163812A (en) 1992-11-26 1992-11-26 Semiconductor device and manufacture thereof

Publications (2)

Publication Number Publication Date
JP2000124401A true JP2000124401A (en) 2000-04-28
JP3446695B2 JP3446695B2 (en) 2003-09-16

Family

ID=18298833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33640899A Expired - Fee Related JP3446695B2 (en) 1999-11-26 1999-11-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3446695B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116015A (en) * 2005-10-24 2007-05-10 Mitsubishi Electric Corp Electronic device
JP2009164564A (en) * 2007-12-14 2009-07-23 Denso Corp Electronic device and method for manufacturing the same
WO2015023540A1 (en) * 2013-08-15 2015-02-19 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258356A (en) * 1988-08-24 1990-02-27 Ibiden Co Ltd Device for mounting electronic component
JPH03120857A (en) * 1989-10-04 1991-05-23 Ibiden Co Ltd Electronic part mounting device
JPH04255264A (en) * 1991-02-07 1992-09-10 Nec Corp Hybrid integrated circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0258356A (en) * 1988-08-24 1990-02-27 Ibiden Co Ltd Device for mounting electronic component
JPH03120857A (en) * 1989-10-04 1991-05-23 Ibiden Co Ltd Electronic part mounting device
JPH04255264A (en) * 1991-02-07 1992-09-10 Nec Corp Hybrid integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007116015A (en) * 2005-10-24 2007-05-10 Mitsubishi Electric Corp Electronic device
JP2009164564A (en) * 2007-12-14 2009-07-23 Denso Corp Electronic device and method for manufacturing the same
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
WO2015023540A1 (en) * 2013-08-15 2015-02-19 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices

Also Published As

Publication number Publication date
JP3446695B2 (en) 2003-09-16

Similar Documents

Publication Publication Date Title
TWI419243B (en) Low profile ball grid array (bga) package with exposed die and method of making same
US6956741B2 (en) Semiconductor package with heat sink
KR101505551B1 (en) Semiconductor power module package with temperature sensor mounted thereon and method of fabricating the same
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US5677575A (en) Semiconductor package having semiconductor chip mounted on board in face-down relation
US20070273023A1 (en) Integrated circuit package having exposed thermally conducting body
JPH02342A (en) Attachment of integrated circuit chip and package assembly
KR101555300B1 (en) Semiconductor power module package having external boding area
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
US5814882A (en) Seal structure for tape carrier package
US20020079570A1 (en) Semiconductor package with heat dissipating element
US20040217451A1 (en) Semiconductor packaging structure
JPH0491458A (en) Semiconductor device
JP2001144230A (en) Semiconductor device and its manufacturing method
JP2002100710A (en) Semiconductor device and method for manufacturing the same
JP3446695B2 (en) Semiconductor device
JP2691352B2 (en) Electronic component mounting device
JPH1051034A (en) Surface-mount electronic component, its manufacture, method for mounting the component on circuit board, and circuit board mounting the component
JPH06163812A (en) Semiconductor device and manufacture thereof
KR100237912B1 (en) Packaged semiconductor, semiconductor device made therewith and method for making same
JP3684517B2 (en) Semiconductor device
JPH10189792A (en) Semiconductor package
JPH1084055A (en) Semiconductor device and its manufacturing method
JP3541751B2 (en) Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same
JP2003060125A (en) Heat radiating bga package and method for manufacturing the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030603

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080704

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100704

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110704

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees