JP2000058483A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000058483A JP2000058483A JP22132398A JP22132398A JP2000058483A JP 2000058483 A JP2000058483 A JP 2000058483A JP 22132398 A JP22132398 A JP 22132398A JP 22132398 A JP22132398 A JP 22132398A JP 2000058483 A JP2000058483 A JP 2000058483A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- nitride
- forming
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】Ｓｉの水素化合物ガスを用いて形成したＳｉ窒
化膜を自己整合コンタクトのストッパ膜として適用する
と、Ｓｉ窒化膜に含まれる大量の水素の影響により、ボ
ロンドープ多結晶Ｓｉ電極を用いたＭＯＳトランジスタ
の信頼性が劣化する問題があった。 【解決手段】ＣＶＤ法によりＳｉ窒化膜を形成する際、
原料ガスにＳｉのハロゲン化合物と窒素の組み合わせを
用い、Ｓｉ窒化膜中の水素含有量を減らす。
化膜を自己整合コンタクトのストッパ膜として適用する
と、Ｓｉ窒化膜に含まれる大量の水素の影響により、ボ
ロンドープ多結晶Ｓｉ電極を用いたＭＯＳトランジスタ
の信頼性が劣化する問題があった。 【解決手段】ＣＶＤ法によりＳｉ窒化膜を形成する際、
原料ガスにＳｉのハロゲン化合物と窒素の組み合わせを
用い、Ｓｉ窒化膜中の水素含有量を減らす。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に自己整合コンタクト（ＳＡＣ）のストッ
パ膜として用いるＳｉ窒化膜の製造方法に関する。
法に係り、特に自己整合コンタクト（ＳＡＣ）のストッ
パ膜として用いるＳｉ窒化膜の製造方法に関する。
【０００２】
【従来の技術】ＤＲＡＭやＣ−ＭＯＳ等に代表される最
先端プロセス，デバイスにおいては、素子性能を確保す
るため、新技術の導入が検討されている。一つは、ｐ−
ＭＯＳトランジスタのしきい電圧の低電圧化を目的とし
たＰ+ 多結晶Ｓｉ電極の採用である。通常、多結晶Ｓｉ
膜を堆積した後、イオン注入法を用いて高濃度のボロン
（Ｂ）とリン（Ｐ）を多結晶Ｓｉ膜の所望の領域に打分
ける方法が適用されている。
先端プロセス，デバイスにおいては、素子性能を確保す
るため、新技術の導入が検討されている。一つは、ｐ−
ＭＯＳトランジスタのしきい電圧の低電圧化を目的とし
たＰ+ 多結晶Ｓｉ電極の採用である。通常、多結晶Ｓｉ
膜を堆積した後、イオン注入法を用いて高濃度のボロン
（Ｂ）とリン（Ｐ）を多結晶Ｓｉ膜の所望の領域に打分
ける方法が適用されている。
【０００３】もう一つの技術は、光リソグラフィーの解
像度以下の加工技術、すなわち自己整合技術の採用であ
る。この代表的な例が、トランジスタの拡散層接続のた
めのコンタクト孔の加工技術で、膜種によるドライエッ
チングレートの違いを利用した自己整合コンタクト（Ｓ
ＡＣ）技術が注目されている。
像度以下の加工技術、すなわち自己整合技術の採用であ
る。この代表的な例が、トランジスタの拡散層接続のた
めのコンタクト孔の加工技術で、膜種によるドライエッ
チングレートの違いを利用した自己整合コンタクト（Ｓ
ＡＣ）技術が注目されている。
【０００４】一般的には、厚いＳｉ酸化膜に微細で深い
孔を形成する際、Ｓｉ酸化膜のドライエッチング条件で
エッチングレートの遅いＳｉ窒化膜をＳｉ酸化膜の下地
に形成し、そのＳｉ窒化膜をエッチングストッパとして
孔加工を行っている。Ｓｉ窒化膜の膜厚は、コンタクト
孔のアスペクト比やＳｉ酸化膜との選択比等で異なる
が、通常は５０ｎｍ〜２００ｎｍの範囲で用いられてい
る。これらは、特開平7−211694号や特開平９−134956
号において紹介されている。
孔を形成する際、Ｓｉ酸化膜のドライエッチング条件で
エッチングレートの遅いＳｉ窒化膜をＳｉ酸化膜の下地
に形成し、そのＳｉ窒化膜をエッチングストッパとして
孔加工を行っている。Ｓｉ窒化膜の膜厚は、コンタクト
孔のアスペクト比やＳｉ酸化膜との選択比等で異なる
が、通常は５０ｎｍ〜２００ｎｍの範囲で用いられてい
る。これらは、特開平7−211694号や特開平９−134956
号において紹介されている。
【０００５】Ｓｉ窒化膜の形成方法としては、７００℃
〜８００℃の温度で堆積する減圧ＣＶＤ法（ＬＰ−ＣＶ
Ｄ法）と、３００℃〜６００℃の温度で堆積するプラズ
マＣＶＤ法が用いられている。原料ガスは両者ともＳｉ
の水素化合物が用いられており、ＬＰ−ＣＶＤ法では、
ジクロルシラン（ＳｉＨ2Ｃｌ2）とアンモニア（Ｎ
Ｈ3）、もしくはモノシラン（ＳｉＨ4）とＮＨ3 の組み
合わせが、プラズマＣＶＤ法では、ＳｉＨ4とＮＨ3、も
しくはＳｉＨ4とＮ2の組み合わせが一般的である。
〜８００℃の温度で堆積する減圧ＣＶＤ法（ＬＰ−ＣＶ
Ｄ法）と、３００℃〜６００℃の温度で堆積するプラズ
マＣＶＤ法が用いられている。原料ガスは両者ともＳｉ
の水素化合物が用いられており、ＬＰ−ＣＶＤ法では、
ジクロルシラン（ＳｉＨ2Ｃｌ2）とアンモニア（Ｎ
Ｈ3）、もしくはモノシラン（ＳｉＨ4）とＮＨ3 の組み
合わせが、プラズマＣＶＤ法では、ＳｉＨ4とＮＨ3、も
しくはＳｉＨ4とＮ2の組み合わせが一般的である。
【０００６】Ｓｉ窒化膜の堆積方法はデバイス特性の耐
熱性で決まり、耐熱性の大きいデバイスはＬＰ−ＣＶＤ
法が、小さいデバイスはプラズマＣＶＤ法が用いられ
る。
熱性で決まり、耐熱性の大きいデバイスはＬＰ−ＣＶＤ
法が、小さいデバイスはプラズマＣＶＤ法が用いられ
る。
【０００７】
【発明が解決しようとする課題】上述した２つの技術、
すなわち、Ｐ+ 多結晶Ｓｉ電極の上部ないし側面部にＳ
ＡＣのストッパ膜となるＳｉ窒化膜を堆積すると、Ｐ+
多結晶Ｓｉ電極のドーパントであるＢがゲート絶縁膜や
Ｓｉ基板に拡散し、フラットバンド電圧(Ｖfb)やしきい
電圧（Ｖth）を変動させたり、ゲート絶縁膜の信頼性を
劣化させる問題が生じる。これは、ＳＡＣのストッパ膜
であるＳｉ窒化膜に多量に含まれている水素が、Ｂの拡
散を増加させるためと考えられている。
すなわち、Ｐ+ 多結晶Ｓｉ電極の上部ないし側面部にＳ
ＡＣのストッパ膜となるＳｉ窒化膜を堆積すると、Ｐ+
多結晶Ｓｉ電極のドーパントであるＢがゲート絶縁膜や
Ｓｉ基板に拡散し、フラットバンド電圧(Ｖfb)やしきい
電圧（Ｖth）を変動させたり、ゲート絶縁膜の信頼性を
劣化させる問題が生じる。これは、ＳＡＣのストッパ膜
であるＳｉ窒化膜に多量に含まれている水素が、Ｂの拡
散を増加させるためと考えられている。
【０００８】Ｓｉ窒化膜の膜中には、原料ガスから混入
した多量の水素が含まれている。図４は、異なる方法で
堆積したＳｉ窒化膜中の水素濃度を堆積温度でプロット
したものである。ＬＰ−ＣＶＤ法ではＳｉＨ2Ｃｌ2とＮ
Ｈ3 ガスを、プラズマＣＶＤ法では、ＳｉＨ4とＮＨ3ガ
ス、およびＳｉＨ4とＮ2ガスを用いて形成したＳｉ窒化
膜を比較している。堆積温度を高くする、または窒素原
子の供給源をＮＨ3 からＮ2にすることで膜中の水素濃
度は減少するが、それでも１×１０21atoms／cc以上も
の多量の水素が混入していることが分かる。
した多量の水素が含まれている。図４は、異なる方法で
堆積したＳｉ窒化膜中の水素濃度を堆積温度でプロット
したものである。ＬＰ−ＣＶＤ法ではＳｉＨ2Ｃｌ2とＮ
Ｈ3 ガスを、プラズマＣＶＤ法では、ＳｉＨ4とＮＨ3ガ
ス、およびＳｉＨ4とＮ2ガスを用いて形成したＳｉ窒化
膜を比較している。堆積温度を高くする、または窒素原
子の供給源をＮＨ3 からＮ2にすることで膜中の水素濃
度は減少するが、それでも１×１０21atoms／cc以上も
の多量の水素が混入していることが分かる。
【０００９】また、この他にも有機Ｓｉ化合物ガスによ
るＳｉ窒化膜の水素濃度についても検討を行ったが、原
料ガス中にＨ原子が存在するガスを用いる限り、膜中の
水素濃度は１×１０21atoms／cc 以下にはならなかっ
た。更に、膜中水素の脱離温度について検討した結果、
堆積温度以上に昇温すると著しい量の水素が脱離するこ
とが明らかになった。
るＳｉ窒化膜の水素濃度についても検討を行ったが、原
料ガス中にＨ原子が存在するガスを用いる限り、膜中の
水素濃度は１×１０21atoms／cc 以下にはならなかっ
た。更に、膜中水素の脱離温度について検討した結果、
堆積温度以上に昇温すると著しい量の水素が脱離するこ
とが明らかになった。
【００１０】以上記述したように、水素原子を含む原料
ガスを用いて形成したＳｉ窒化膜を、ＳＡＣプロセスの
ストッパ膜に適用すると、Ｐ+ 多結晶Ｓｉ電極からのＢ
漏れが発生する問題が生じる。この問題は、ゲート絶縁
膜が薄膜化するほど顕在化するため、将来のデバイスで
は更に深刻な問題となる。
ガスを用いて形成したＳｉ窒化膜を、ＳＡＣプロセスの
ストッパ膜に適用すると、Ｐ+ 多結晶Ｓｉ電極からのＢ
漏れが発生する問題が生じる。この問題は、ゲート絶縁
膜が薄膜化するほど顕在化するため、将来のデバイスで
は更に深刻な問題となる。
【００１１】本発明の目的は、Ｐ+ 多結晶Ｓｉ電極上
部、または側面部にＳｉ窒化膜を形成しても、ボロン漏
れが生じることのない半導体装置の製造方法を提供する
ものである。
部、または側面部にＳｉ窒化膜を形成しても、ボロン漏
れが生じることのない半導体装置の製造方法を提供する
ものである。
【００１２】
【課題を解決するための手段】上記目的は、化学気相成
長法（ＣＶＤ法）、より好ましくはプラズマＣＶＤ法に
よるＳｉ窒化膜の形成において、Ｓｉのハロゲン化合物
とＮ2 を原料ガスとして用いることにより達成される。
ここでＳｉのハロゲン化合物とは、フッ素(Ｆ)，塩素
（Ｃｌ），臭素（Ｂｒ），ヨウ素（Ｉ）等のハロゲン元
素とＳｉの化合物ガス、すなわち、ＳｉＦ4，ＳｉＣ
ｌ4，ＳｉＢｒ4，ＳｉＩ4等のガスを示している。
長法（ＣＶＤ法）、より好ましくはプラズマＣＶＤ法に
よるＳｉ窒化膜の形成において、Ｓｉのハロゲン化合物
とＮ2 を原料ガスとして用いることにより達成される。
ここでＳｉのハロゲン化合物とは、フッ素(Ｆ)，塩素
（Ｃｌ），臭素（Ｂｒ），ヨウ素（Ｉ）等のハロゲン元
素とＳｉの化合物ガス、すなわち、ＳｉＦ4，ＳｉＣ
ｌ4，ＳｉＢｒ4，ＳｉＩ4等のガスを示している。
【００１３】ＳｉＨ4 等のＳｉの水素化合物ガスは、古
くから現在に至るまでＳｉ半導体プロセスに幅広く用い
られている。これは、これまで主流であったＮ+ 多結晶
Ｓｉ電極を用いるデバイスにおいて、Ｓｉ窒化膜に水素
が含まれていても特に問題を生じないこと、およびＳｉ
Ｈ4 が安価でかつ安定に供給されるガスであることが背
景となっている。
くから現在に至るまでＳｉ半導体プロセスに幅広く用い
られている。これは、これまで主流であったＮ+ 多結晶
Ｓｉ電極を用いるデバイスにおいて、Ｓｉ窒化膜に水素
が含まれていても特に問題を生じないこと、およびＳｉ
Ｈ4 が安価でかつ安定に供給されるガスであることが背
景となっている。
【００１４】従って、Ｐ+ 多結晶Ｓｉ電極を採用する今
後のデバイスにおいては、多結晶Ｓｉ電極からのＢの拡
散を抑制する手段、すなわち、膜中の水素含有量が極め
て小さい絶縁膜、特にＳｉ窒化膜の形成方法が必須とな
る。
後のデバイスにおいては、多結晶Ｓｉ電極からのＢの拡
散を抑制する手段、すなわち、膜中の水素含有量が極め
て小さい絶縁膜、特にＳｉ窒化膜の形成方法が必須とな
る。
【００１５】
【発明の実施の形態】（実施例１）図１を用いて本発明
の第１の実施例を説明する。図１は試作したＭＯＳキャ
パシタの断面構造を示したものである。本実施例では、
図１に示す単純なＭＯＳキャパシタを作製し、熱処理前
後のフラットバンド電圧（Ｖfb）のシフト量の比較を行
った。ここでは、ボロンドープ多結晶Ｓｉ電極上に形成
するＳｉ窒化膜の形成方法をパラメータとした。
の第１の実施例を説明する。図１は試作したＭＯＳキャ
パシタの断面構造を示したものである。本実施例では、
図１に示す単純なＭＯＳキャパシタを作製し、熱処理前
後のフラットバンド電圧（Ｖfb）のシフト量の比較を行
った。ここでは、ボロンドープ多結晶Ｓｉ電極上に形成
するＳｉ窒化膜の形成方法をパラメータとした。
【００１６】まず、抵抗率１０ohm.cmのＮ型の単結晶Ｓ
ｉ基板１０１上に、周知のLOCOS 法により厚さ５００ｎ
ｍの素子分離ＳｉＯ2 膜１０２を形成した。次に８００
℃のウエット酸化法により、ゲート酸化膜１０３となる
厚さ４ｎｍのＳｉＯ2 膜を形成した。本実施例において
は、ゲート酸化膜１０３に窒素を含まないＳｉＯ2 膜を
用いたが、一酸化窒素（ＮＯ）ガス雰囲気で酸化処理し
て形成する酸窒化膜を用いることも無論可能である。続
いて、ＳｉＨ4 を用いたＬＰ−ＣＶＤ法により、厚さ１
００ｎｍの多結晶Ｓｉ膜１０４を堆積した後、イオン打
ち込み法により上記多結晶Ｓｉ膜中にボロン（Ｂ）をイ
オン注入した。多結晶Ｓｉ膜１０４中のボロン濃度は４
×１０20atoms／cc とし、イオン注入後、９００℃，３
０秒の熱処理を行いボロンの活性化を行った。
ｉ基板１０１上に、周知のLOCOS 法により厚さ５００ｎ
ｍの素子分離ＳｉＯ2 膜１０２を形成した。次に８００
℃のウエット酸化法により、ゲート酸化膜１０３となる
厚さ４ｎｍのＳｉＯ2 膜を形成した。本実施例において
は、ゲート酸化膜１０３に窒素を含まないＳｉＯ2 膜を
用いたが、一酸化窒素（ＮＯ）ガス雰囲気で酸化処理し
て形成する酸窒化膜を用いることも無論可能である。続
いて、ＳｉＨ4 を用いたＬＰ−ＣＶＤ法により、厚さ１
００ｎｍの多結晶Ｓｉ膜１０４を堆積した後、イオン打
ち込み法により上記多結晶Ｓｉ膜中にボロン（Ｂ）をイ
オン注入した。多結晶Ｓｉ膜１０４中のボロン濃度は４
×１０20atoms／cc とし、イオン注入後、９００℃，３
０秒の熱処理を行いボロンの活性化を行った。
【００１７】次に、表１に示した８種の方法で上記多結
晶Ｓｉ膜１０４上に厚さ１００ｎｍのＳｉ窒化膜（試料
Ｎo.１〜Ｎo.７）とＳｉ酸化膜（試料Ｎo.８）を堆積し
た。試料の構造は全て同じで、多結晶Ｓｉ膜１０４上に
堆積する絶縁膜１０５の堆積方法だけが異なっている。
晶Ｓｉ膜１０４上に厚さ１００ｎｍのＳｉ窒化膜（試料
Ｎo.１〜Ｎo.７）とＳｉ酸化膜（試料Ｎo.８）を堆積し
た。試料の構造は全て同じで、多結晶Ｓｉ膜１０４上に
堆積する絶縁膜１０５の堆積方法だけが異なっている。
【００１８】まず、試料Ｎo.１は、７５０℃のＬＰ−Ｃ
ＶＤ法によりＳｉ窒化膜１０５を堆積した。原料ガス
は、ＳｉＨ2Ｃｌ2とＮＨ3 とした。試料Ｎo.２〜Ｎo.７
は、４００℃のプラズマＣＶＤ法によりＳｉ窒化膜１０
５を堆積した。本実施例においては、平行平板型のプラ
ズマＣＶＤ装置を用いたが、ＥＣＲ型のプラズマCVD装
置を用いることも無論可能である。堆積に用いた原料ガ
スは、それぞれ、ＳｉＨ4とＮＨ3（Ｎo.２），ＳｉＨ4
とＮ2（Ｎo.３），ＳｉＦ4とＮ2（Ｎo.４），ＳｉＣｌ4
とＮ2（Ｎo.５），ＳｉＢｒ4とＮ2（Ｎo.６）、および
ＳｉＩ4とＮ2（Ｎo.７）とした。最後に、標準試料とな
る試料Ｎo.８は、ＳｉＨ4とＯ2ガスを用いたプラズマＣ
ＶＤ法により、厚さ１００ｎｍのＳｉＯ2 膜１０５を堆
積した。
ＶＤ法によりＳｉ窒化膜１０５を堆積した。原料ガス
は、ＳｉＨ2Ｃｌ2とＮＨ3 とした。試料Ｎo.２〜Ｎo.７
は、４００℃のプラズマＣＶＤ法によりＳｉ窒化膜１０
５を堆積した。本実施例においては、平行平板型のプラ
ズマＣＶＤ装置を用いたが、ＥＣＲ型のプラズマCVD装
置を用いることも無論可能である。堆積に用いた原料ガ
スは、それぞれ、ＳｉＨ4とＮＨ3（Ｎo.２），ＳｉＨ4
とＮ2（Ｎo.３），ＳｉＦ4とＮ2（Ｎo.４），ＳｉＣｌ4
とＮ2（Ｎo.５），ＳｉＢｒ4とＮ2（Ｎo.６）、および
ＳｉＩ4とＮ2（Ｎo.７）とした。最後に、標準試料とな
る試料Ｎo.８は、ＳｉＨ4とＯ2ガスを用いたプラズマＣ
ＶＤ法により、厚さ１００ｎｍのＳｉＯ2 膜１０５を堆
積した。
【００１９】次に、光リソグラフィーおよびドライエッ
チング法を用いて、上記８種類の絶縁膜１０５とボロン
ドープ多結晶Ｓｉ膜１０４を所定の形状に加工してゲー
ト電極とした。最後に、光リソグラフィーおよびドライ
エッチング法を用いて、上記ゲート電極上の絶縁膜の一
部にコンタクト孔１０６を開口し、図１に示すＭＯＳキ
ャパシタを作製した。
チング法を用いて、上記８種類の絶縁膜１０５とボロン
ドープ多結晶Ｓｉ膜１０４を所定の形状に加工してゲー
ト電極とした。最後に、光リソグラフィーおよびドライ
エッチング法を用いて、上記ゲート電極上の絶縁膜の一
部にコンタクト孔１０６を開口し、図１に示すＭＯＳキ
ャパシタを作製した。
【００２０】次に、以下の手順で、熱処理前後のフラッ
トバンド電圧（Ｖfb）のシフト量の比較を行った。ま
ず、作製した８種類のＭＯＳキャパシタの初期のＶfbを
測定した。続いて、窒素雰囲気中で９５０℃，１０秒の
熱処理を行った後、再度Ｖfbを測定し熱処理前後のＶfb
シフト量の比較を行った。
トバンド電圧（Ｖfb）のシフト量の比較を行った。ま
ず、作製した８種類のＭＯＳキャパシタの初期のＶfbを
測定した。続いて、窒素雰囲気中で９５０℃，１０秒の
熱処理を行った後、再度Ｖfbを測定し熱処理前後のＶfb
シフト量の比較を行った。
【００２１】表１に、ボロンドープゲート電極上に形成
した絶縁膜１０５の作製方法と、Ｖfbシフト量の比較を
示した。ゲート電極中のボロンがＳｉ基板１０１表面に
漏れた試料ほど、Ｖfbのシフト量は大きくなる。表１に
示したように、水素原子を含んだ原料ガスを用いてＳｉ
窒化膜１０５を堆積した試料、すなわち、試料Ｎo.１〜
Ｎo.３は、１.２Ｖ 以上のＶfbシフトが起こっており、
Ｓｉ基板表面に大量のボロンが漏れていることが分かっ
た。特に、試料Ｎo.２のＳｉＨ4とＮＨ3を用いてＳｉ窒
化膜を形成したものは、基板１０１表面がＰ型に反転す
る程の大量のＢが漏れていた。また、同じ水素原子を含
む原料ガスを用いてＳｉ酸化膜１０５を堆積した試料Ｎ
o.８は、Ｖfbのシフト量はわずか０.０５Ｖ であり、ほ
とんど変化しなかった。
した絶縁膜１０５の作製方法と、Ｖfbシフト量の比較を
示した。ゲート電極中のボロンがＳｉ基板１０１表面に
漏れた試料ほど、Ｖfbのシフト量は大きくなる。表１に
示したように、水素原子を含んだ原料ガスを用いてＳｉ
窒化膜１０５を堆積した試料、すなわち、試料Ｎo.１〜
Ｎo.３は、１.２Ｖ 以上のＶfbシフトが起こっており、
Ｓｉ基板表面に大量のボロンが漏れていることが分かっ
た。特に、試料Ｎo.２のＳｉＨ4とＮＨ3を用いてＳｉ窒
化膜を形成したものは、基板１０１表面がＰ型に反転す
る程の大量のＢが漏れていた。また、同じ水素原子を含
む原料ガスを用いてＳｉ酸化膜１０５を堆積した試料Ｎ
o.８は、Ｖfbのシフト量はわずか０.０５Ｖ であり、ほ
とんど変化しなかった。
【００２２】
【表１】
【００２３】この原因を解析するために、Ｓｉ窒化膜と
Ｓｉ酸化膜中の水素濃度をＳＩＭＳ法により測定した。
その結果、Ｓｉ窒化膜中の水素濃度は、１×１０21atom
s／cc 以上であるのに対し、Ｓｉ酸化膜中のそれは、１
×１０20atoms／cc と１桁も小さかった。すなわち、Ｖ
fbのシフト量を小さくするには、ボロンドープゲート電
極周辺に形成する絶縁膜中の水素濃度を小さくすること
が有効であることが分かった。
Ｓｉ酸化膜中の水素濃度をＳＩＭＳ法により測定した。
その結果、Ｓｉ窒化膜中の水素濃度は、１×１０21atom
s／cc 以上であるのに対し、Ｓｉ酸化膜中のそれは、１
×１０20atoms／cc と１桁も小さかった。すなわち、Ｖ
fbのシフト量を小さくするには、ボロンドープゲート電
極周辺に形成する絶縁膜中の水素濃度を小さくすること
が有効であることが分かった。
【００２４】一方、ハロゲン原子を含んだ原料ガスを用
いてＳｉ窒化膜を堆積した試料は、膜中には１×１０20
atoms／cc 〜１×１０21atoms／cc ものハロゲン原子を
含有していたが、水素濃度は１×１０20atoms／cc 以下
であった。このため、Ｖfbシフトは０.０５Ｖ〜０.３Ｖ
と非常に小さく、ボロン漏れを明らかに抑制しているこ
とを確認した。また、これらハロゲン原子を原料ガスと
した試料の中で比較すると、ハロゲン原子の原子量が大
きい試料ほど、Ｖfbのシフト量が小さいことが分かっ
た。更に、ゲート絶縁膜の信頼性についても検討した結
果、Ｖfbシフト量の小さい試料ほど、良好な結果を示し
た。
いてＳｉ窒化膜を堆積した試料は、膜中には１×１０20
atoms／cc 〜１×１０21atoms／cc ものハロゲン原子を
含有していたが、水素濃度は１×１０20atoms／cc 以下
であった。このため、Ｖfbシフトは０.０５Ｖ〜０.３Ｖ
と非常に小さく、ボロン漏れを明らかに抑制しているこ
とを確認した。また、これらハロゲン原子を原料ガスと
した試料の中で比較すると、ハロゲン原子の原子量が大
きい試料ほど、Ｖfbのシフト量が小さいことが分かっ
た。更に、ゲート絶縁膜の信頼性についても検討した結
果、Ｖfbシフト量の小さい試料ほど、良好な結果を示し
た。
【００２５】なお、本実施例においては、ゲート電極と
してボロンをドープしたＰ+ 多結晶Ｓｉ膜の単層電極を
用いたが、メタル膜やシリサイド膜とを組み合わせた積
層電極、例えば、Ｗ／ＷＮ／Ｐ+ 多結晶Ｓｉ膜やＷ／Ｔ
ｉＮ／Ｐ+ 多結晶Ｓｉ膜，ＷＳｉx／Ｐ+多結晶Ｓｉ膜，
ＣｏＳｉx／Ｐ+多結晶Ｓｉ膜、およびＴａＳｉx／Ｐ+
多結晶Ｓｉ膜（但しＷＳｉx のｘは組成比を示す）等の
ゲート電極を用いても同様の結果が得られた。
してボロンをドープしたＰ+ 多結晶Ｓｉ膜の単層電極を
用いたが、メタル膜やシリサイド膜とを組み合わせた積
層電極、例えば、Ｗ／ＷＮ／Ｐ+ 多結晶Ｓｉ膜やＷ／Ｔ
ｉＮ／Ｐ+ 多結晶Ｓｉ膜，ＷＳｉx／Ｐ+多結晶Ｓｉ膜，
ＣｏＳｉx／Ｐ+多結晶Ｓｉ膜、およびＴａＳｉx／Ｐ+
多結晶Ｓｉ膜（但しＷＳｉx のｘは組成比を示す）等の
ゲート電極を用いても同様の結果が得られた。
【００２６】（実施例２）次に、図２，図３を用いて本
発明の第２の実施例を説明する。本実施例では、本発明
を用いてｐチャネルＭＯＳトランジスタを作製し、その
フラットバンド電圧（Ｖfb）を比較したものである。本
実施例においても実施例１と同様に、Ｓｉ窒化膜の形成
方法をパラメータとし、７種類の形成方法の比較を行っ
た。Ｓｉ窒化膜の形成方法は、表２に記載した方法であ
り、試料ＮｏはＮo.１〜Ｎo.７に対応する。
発明の第２の実施例を説明する。本実施例では、本発明
を用いてｐチャネルＭＯＳトランジスタを作製し、その
フラットバンド電圧（Ｖfb）を比較したものである。本
実施例においても実施例１と同様に、Ｓｉ窒化膜の形成
方法をパラメータとし、７種類の形成方法の比較を行っ
た。Ｓｉ窒化膜の形成方法は、表２に記載した方法であ
り、試料ＮｏはＮo.１〜Ｎo.７に対応する。
【００２７】
【表２】
【００２８】まずＮ型の単結晶Ｓｉ基板２０１上に周知
の方法を用いて素子分離領域２０２を形成した後、８０
０℃のウエット酸化法により厚さ４ｎｍのゲート酸化膜
（ＳｉＯ2)２０３を形成した（図２（ａ））。
の方法を用いて素子分離領域２０２を形成した後、８０
０℃のウエット酸化法により厚さ４ｎｍのゲート酸化膜
（ＳｉＯ2)２０３を形成した（図２（ａ））。
【００２９】次に、ＳｉＨ4 を用いたＬＰ−ＣＶＤ法に
より厚さ１００ｎｍの多結晶Ｓｉ膜２０４を堆積した
後、上記多結晶Ｓｉ膜中に４×１０20atoms／cc のボロ
ンをイオン注入した。続いて、ランプアニール法により
９００℃，３０秒のＮ2 アニールを行いボロンの活性化
を行った後、テトラエトキシシラン（ＴＥＯＳ）とＯ2
を用いたプラズマＣＶＤ法により、厚さ５０ｎｍのＳｉ
Ｏ2 膜１０５を堆積した。
より厚さ１００ｎｍの多結晶Ｓｉ膜２０４を堆積した
後、上記多結晶Ｓｉ膜中に４×１０20atoms／cc のボロ
ンをイオン注入した。続いて、ランプアニール法により
９００℃，３０秒のＮ2 アニールを行いボロンの活性化
を行った後、テトラエトキシシラン（ＴＥＯＳ）とＯ2
を用いたプラズマＣＶＤ法により、厚さ５０ｎｍのＳｉ
Ｏ2 膜１０５を堆積した。
【００３０】次に、表２に示した条件で、厚さ５０ｎｍ
のＳｉ窒化膜２０６を、それぞれの試料に堆積した。こ
の後、クリプトンフロライド（ＫｒＦ）エキシマレーザ
リソグラフィー、およびドライエッチング技術を用い
て、上記Ｓｉ窒化膜２０６，ＳｉＯ2 膜２０５、および
ボロンドープ多結晶Ｓｉ膜２０４を所定の形状に加工し
て、ゲート電極とした。続いて、イオン注入法を用い
て、トランジスタのソース，ドレインに対応する領域
に、ボロンを２×１０13atoms／cm2注入した。この後、
９５０℃，１０秒のＮ2 アニールを行い、拡散層２０７
とした（図２（ｂ))。
のＳｉ窒化膜２０６を、それぞれの試料に堆積した。こ
の後、クリプトンフロライド（ＫｒＦ）エキシマレーザ
リソグラフィー、およびドライエッチング技術を用い
て、上記Ｓｉ窒化膜２０６，ＳｉＯ2 膜２０５、および
ボロンドープ多結晶Ｓｉ膜２０４を所定の形状に加工し
て、ゲート電極とした。続いて、イオン注入法を用い
て、トランジスタのソース，ドレインに対応する領域
に、ボロンを２×１０13atoms／cm2注入した。この後、
９５０℃，１０秒のＮ2 アニールを行い、拡散層２０７
とした（図２（ｂ))。
【００３１】次に、表２に示した条件で、それぞれの試
料に厚さ８０ｎｍのＳｉ窒化膜208を堆積した。本実施
例では、ゲート電極の側壁部に直接Ｓｉ窒化膜２０８を
形成したが、応力を緩和させる目的で薄いＳｉ酸化膜を
堆積した後、Ｓｉ窒化膜を堆積する方法を用いることも
無論可能である。この後、オゾン(Ｏ3）とＴＥＯＳガス
を用いたＣＶＤ法により、厚さ６００ｎｍのＳｉＯ2 膜
２０９を堆積した。本実施例においては、上記ＳｉＯ2
膜２０９の堆積温度を５８０℃とした。続いて、ＫｒＦ
エキシマレーザリソグラフィー技術により、レジストホ
ールパターン２１０を所定の形状に形成した（図２
（ｃ））。
料に厚さ８０ｎｍのＳｉ窒化膜208を堆積した。本実施
例では、ゲート電極の側壁部に直接Ｓｉ窒化膜２０８を
形成したが、応力を緩和させる目的で薄いＳｉ酸化膜を
堆積した後、Ｓｉ窒化膜を堆積する方法を用いることも
無論可能である。この後、オゾン(Ｏ3）とＴＥＯＳガス
を用いたＣＶＤ法により、厚さ６００ｎｍのＳｉＯ2 膜
２０９を堆積した。本実施例においては、上記ＳｉＯ2
膜２０９の堆積温度を５８０℃とした。続いて、ＫｒＦ
エキシマレーザリソグラフィー技術により、レジストホ
ールパターン２１０を所定の形状に形成した（図２
（ｃ））。
【００３２】次に、上記レジストパターン２１０をマス
クとして、異方性ドライエッチング法によりＳｉＯ2 膜
２０９，Ｓｉ窒化膜２０８、およびＳｉ基板表面のＳｉ
Ｏ2膜２０３を順次エッチングして、拡散層２０７表面
を露出させるコンタクトホール２１１を形成した。図３
（ａ）に示したように、本実施例では、ＳＡＣ技術を用
いたため、レジストホールパターン２１０の径よりも、
微細なコンタクトホール２１１が形成された。
クとして、異方性ドライエッチング法によりＳｉＯ2 膜
２０９，Ｓｉ窒化膜２０８、およびＳｉ基板表面のＳｉ
Ｏ2膜２０３を順次エッチングして、拡散層２０７表面
を露出させるコンタクトホール２１１を形成した。図３
（ａ）に示したように、本実施例では、ＳＡＣ技術を用
いたため、レジストホールパターン２１０の径よりも、
微細なコンタクトホール２１１が形成された。
【００３３】次に、レジストパターン２１０を除去した
後、イオン注入法を用いて、表面を露出させた拡散層２
０７の一部に、ボロンを２×１０15atoms／cm2注入し
た。この後、９５０℃，１０秒のＮ2 アニールを行い、
拡散層２０７の一部を高濃度Ｐ+Ｓｉ 層とした。続い
て、反応性スパッタ法、およびＣＶＤ法により、厚さ５
０ｎｍ／１５０ｎｍのＷ膜２１２を、それぞれ連続して
堆積した。この後、化学機械研磨法（ＣＭＰ法）によ
り、上記Ｗ膜２１２の表面を研磨して、Ｗプラグ２１２
とした（図３（ｂ））。
後、イオン注入法を用いて、表面を露出させた拡散層２
０７の一部に、ボロンを２×１０15atoms／cm2注入し
た。この後、９５０℃，１０秒のＮ2 アニールを行い、
拡散層２０７の一部を高濃度Ｐ+Ｓｉ 層とした。続い
て、反応性スパッタ法、およびＣＶＤ法により、厚さ５
０ｎｍ／１５０ｎｍのＷ膜２１２を、それぞれ連続して
堆積した。この後、化学機械研磨法（ＣＭＰ法）によ
り、上記Ｗ膜２１２の表面を研磨して、Ｗプラグ２１２
とした（図３（ｂ））。
【００３４】最後に、ゲート電極、およびＷプラグ２１
２へ接続する配線を形成し、ｐチャネルＭＯＳトランジ
スタの作製を終了した（図示せず）。表２に、各試料の
Ｓｉ窒化膜の形成方法とＭＯＳトランジスタのフラット
バンド電圧（Ｖfb）を示す。水素原子を含んだ原料ガス
を用いた従来の方法では、Ｖfbが大きくなっており、明
らかにゲート電極のボロンがＳｉ基板表面に漏れている
結果が得られた。これに対し、水素原子を含んでいない
原料ガスを用いた本発明においては、Ｖfbの増加はほと
んどなかった。
２へ接続する配線を形成し、ｐチャネルＭＯＳトランジ
スタの作製を終了した（図示せず）。表２に、各試料の
Ｓｉ窒化膜の形成方法とＭＯＳトランジスタのフラット
バンド電圧（Ｖfb）を示す。水素原子を含んだ原料ガス
を用いた従来の方法では、Ｖfbが大きくなっており、明
らかにゲート電極のボロンがＳｉ基板表面に漏れている
結果が得られた。これに対し、水素原子を含んでいない
原料ガスを用いた本発明においては、Ｖfbの増加はほと
んどなかった。
【００３５】本実施例においても、ゲート電極としてボ
ロンドープ多結晶Ｓｉ電極の例を示したが、ボロンドー
プ多結晶Ｓｉ膜上にメタル膜などを積層した電極を用い
ても、同様の結果が得られた。
ロンドープ多結晶Ｓｉ電極の例を示したが、ボロンドー
プ多結晶Ｓｉ膜上にメタル膜などを積層した電極を用い
ても、同様の結果が得られた。
【００３６】
【発明の効果】水素原子を含まない原料ガスでＳｉ窒化
膜を形成する、具体的には、ハロゲン原子を含むＳｉ原
料ガスとＮ2 ガスを用いてＳｉ窒化膜を形成することに
より、ボロンドープ多結晶Ｓｉ電極からＳｉ基板側へ漏
れるボロンの量を大幅に抑制することが可能となる。こ
れにより、Ｓｉ窒化膜をドライエッチングのストッパ膜
として用いるＳＡＣ技術を用いても、ｐチャネルＭＯＳ
トランジスタの信頼性が大幅に向上する。
膜を形成する、具体的には、ハロゲン原子を含むＳｉ原
料ガスとＮ2 ガスを用いてＳｉ窒化膜を形成することに
より、ボロンドープ多結晶Ｓｉ電極からＳｉ基板側へ漏
れるボロンの量を大幅に抑制することが可能となる。こ
れにより、Ｓｉ窒化膜をドライエッチングのストッパ膜
として用いるＳＡＣ技術を用いても、ｐチャネルＭＯＳ
トランジスタの信頼性が大幅に向上する。
【図１】本発明の第１の実施例を示す半導体装置の断面
図。
図。
【図２】本発明の第２の実施例の半導体装置製造工程を
示す断面図。
示す断面図。
【図３】本発明の第２の実施例の半導体装置製造工程を
示す断面図。
示す断面図。
【図４】Ｓｉ窒化膜の形成方法と水素濃度の関係を示す
測定図。
測定図。
１０１，２０１…単結晶Ｓｉ基板、１０５，２０６，２
０８…Ｓｉ3Ｎ4膜、１０２，２０２…素子分離膜（Ｓｉ
Ｏ2 膜）、１０３，２０３…ゲート酸化膜、１０４，２
０４…ボロンドープ多結晶Ｓｉ膜、２０７…拡散層、２
１２…Ｗ膜、２０５，２０９…ＳｉＯ2 膜、２１０…レ
ジスト膜。
０８…Ｓｉ3Ｎ4膜、１０２，２０２…素子分離膜（Ｓｉ
Ｏ2 膜）、１０３，２０３…ゲート酸化膜、１０４，２
０４…ボロンドープ多結晶Ｓｉ膜、２０７…拡散層、２
１２…Ｗ膜、２０５，２０９…ＳｉＯ2 膜、２１０…レ
ジスト膜。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 牛山 雅弘 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 由上 二郎 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 4M104 AA01 BB01 BB18 BB40 CC01 CC05 DD16 DD17 EE05 EE09 EE17 HH20 5F058 BA20 BC08 BD10 BF07 BF24 BH12 BJ07
Claims (11)
- 【請求項１】半導体基板上に第１の絶縁膜を形成する工
程と、上記第１の絶縁膜上に導電膜を形成する工程と、
上記導電膜上に水素濃度が１×１０21atoms／cc 以下の
第２の絶縁膜を形成する工程と、上記第２の絶縁膜と導
電膜を所定の形状に加工して導電膜からなる配線を形成
する工程を少なくとも含むことを特徴とする半導体装置
の製造方法。 - 【請求項２】半導体基板上に第１の絶縁膜を形成する工
程と、上記第１の絶縁膜上に導電膜を形成する工程と、
導電膜上に水素濃度が１×１０21atoms／cc 以下の第２
の絶縁膜を形成する工程と、上記第２の絶縁膜と導電膜
を所定の形状に加工して導電膜からなる配線を形成する
工程と、上記配線の上部、および側面に水素濃度が１×
１０21atoms／cc 以下の第３の絶縁膜を形成する工程を
少なくとも含むことを特徴とする半導体装置の製造方
法。 - 【請求項３】請求項１または２記載の第２の絶縁膜がＳ
ｉ窒化膜、ないしＳｉ窒化膜とＳｉ酸化膜の組み合わせ
からなる２層以上の積層膜であることを特徴とする半導
体装置の製造方法。 - 【請求項４】請求項２記載の第３の絶縁膜がＳｉ窒化
膜、ないしＳｉ窒化膜とＳｉ酸化膜の組み合わせからな
る２層以上の積層膜であることを特徴とする半導体装置
の製造方法。 - 【請求項５】請求項３または４記載の第２および第３の
絶縁膜のいずれかが化学気相成長法を用いて形成したＳ
ｉ窒化膜、ないしＳｉ窒化膜とＳｉ酸化膜の組み合わせ
からなる２層以上の積層膜であることを特徴とする半導
体装置の製造方法。 - 【請求項６】請求項１ないし５のいずれか記載の第２ま
たは第３の絶縁膜に含まれるＳｉ窒化膜が、ハロゲン原
子を含むＳｉ化合物と窒素を化学反応させて形成したＳ
ｉ窒化膜であることを特徴とする半導体装置の製造方
法。 - 【請求項７】請求項６記載のハロゲン原子を含むＳｉ化
合物が、ＳｉＦ4 ，ＳｉＣｌ4 ，ＳｉＢｒ4 ，ＳｉＩ4
のいずれかであることを特徴とする半導体装置の製造方
法。 - 【請求項８】請求項１または２記載の第１の絶縁膜およ
び導電膜が、それぞれ電界効果トランジスタのゲート絶
縁膜，ゲート電極であることを特徴とする半導体装置の
製造方法。 - 【請求項９】請求項８記載のゲート電極がボロンを含ん
だ多結晶Ｓｉ膜、ないしその上部にメタル膜またはシリ
サイド膜を積層した２層以上の積層膜からなることを特
徴とする半導体装置の製造方法。 - 【請求項１０】請求項９記載のメタル膜が窒化タングス
テン（ＷＮ）膜，タングステン（Ｗ）膜，窒化チタン
（ＴｉＮ）膜の２種以上の組み合わせからなることを特
徴とする半導体装置の製造方法。 - 【請求項１１】請求項９記載のシリサイド膜がチタンシ
リサイド(ＴｉＳｉx）膜，タングステンシリサイド(Ｗ
Ｓｉx）膜，コバルトシリサイド(ＣｏＳｉx），タンタ
ルシリサイド(ＴａＳｉx）のいずれかであることを特徴
とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22132398A JP2000058483A (ja) | 1998-08-05 | 1998-08-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22132398A JP2000058483A (ja) | 1998-08-05 | 1998-08-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000058483A true JP2000058483A (ja) | 2000-02-25 |
Family
ID=16765011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22132398A Pending JP2000058483A (ja) | 1998-08-05 | 1998-08-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000058483A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002093635A1 (en) * | 2001-05-15 | 2002-11-21 | Renesas Technology Corp. | Semiconductor integrated circuit device and production method thereof |
| US6602771B2 (en) | 2000-12-27 | 2003-08-05 | Fujitsu Limited | Method for fabricating semiconductor device |
| JP2007324589A (ja) * | 2006-05-22 | 2007-12-13 | Samsung Electronics Co Ltd | 動作特性とフリッカーノイズ特性が向上したアナログトランジスタを備える半導体素子及びその製造方法 |
| WO2010038888A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
| WO2010038885A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
| WO2010038887A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
| WO2010038900A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置 |
| JP2010283357A (ja) * | 2002-07-19 | 2010-12-16 | Asm America Inc | 超高品質シリコン含有化合物層の形成方法 |
| KR101254987B1 (ko) * | 2008-09-30 | 2013-04-16 | 도쿄엘렉트론가부시키가이샤 | 질화 규소막의 성막 방법, 컴퓨터 판독 가능한 기억 매체, 플라즈마 ｃｖｄ 장치 및 반도체 메모리 장치 |
| CN115223790A (zh) * | 2021-04-16 | 2022-10-21 | 长鑫存储技术有限公司 | 电容装置的制造方法及电容装置 |
-
1998
- 1998-08-05 JP JP22132398A patent/JP2000058483A/ja active Pending
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6602771B2 (en) | 2000-12-27 | 2003-08-05 | Fujitsu Limited | Method for fabricating semiconductor device |
| US6905982B2 (en) | 2001-05-15 | 2005-06-14 | Renesas Technology Corp. | Method of manufacturing a semiconductor integrated circuit device |
| WO2002093635A1 (en) * | 2001-05-15 | 2002-11-21 | Renesas Technology Corp. | Semiconductor integrated circuit device and production method thereof |
| JP2010283357A (ja) * | 2002-07-19 | 2010-12-16 | Asm America Inc | 超高品質シリコン含有化合物層の形成方法 |
| JP2007324589A (ja) * | 2006-05-22 | 2007-12-13 | Samsung Electronics Co Ltd | 動作特性とフリッカーノイズ特性が向上したアナログトランジスタを備える半導体素子及びその製造方法 |
| US8445968B2 (en) | 2006-05-22 | 2013-05-21 | Samsung Electronics Co., Ltd. | Semiconductor device having analog transistor with improved operating and flicker noise characteristics and method of making same |
| WO2010038888A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
| WO2010038900A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置 |
| WO2010038887A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
| CN102171799A (zh) * | 2008-09-30 | 2011-08-31 | 东京毅力科创株式会社 | 氧化硅膜、氧化硅膜的形成方法及等离子体cvd装置 |
| JPWO2010038885A1 (ja) * | 2008-09-30 | 2012-03-01 | 東京エレクトロン株式会社 | 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
| KR101254986B1 (ko) * | 2008-09-30 | 2013-04-16 | 도쿄엘렉트론가부시키가이샤 | 질화 규소막 및 그의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및, 플라즈마 ｃｖｄ 장치 |
| KR101254987B1 (ko) * | 2008-09-30 | 2013-04-16 | 도쿄엘렉트론가부시키가이샤 | 질화 규소막의 성막 방법, 컴퓨터 판독 가능한 기억 매체, 플라즈마 ｃｖｄ 장치 및 반도체 메모리 장치 |
| WO2010038885A1 (ja) * | 2008-09-30 | 2010-04-08 | 東京エレクトロン株式会社 | 窒化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置 |
| CN115223790A (zh) * | 2021-04-16 | 2022-10-21 | 长鑫存储技术有限公司 | 电容装置的制造方法及电容装置 |
| CN115223790B (zh) * | 2021-04-16 | 2023-12-12 | 长鑫存储技术有限公司 | 电容装置的制造方法及电容装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1433196B1 (en) | Apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier | |
| US5767004A (en) | Method for forming a low impurity diffusion polysilicon layer | |
| TWI446522B (zh) | 半導體裝置及其製造方法 | |
| US8350335B2 (en) | Semiconductor device including off-set spacers formed as a portion of the sidewall | |
| JPH11260759A (ja) | 半導体装置の製造方法 | |
| TW201113936A (en) | Method for fabricating a gate structure | |
| JPH11224947A (ja) | 半導体装置およびその製造方法 | |
| KR19980024067A (ko) | 반도체장치의 제조방법 | |
| JP2002198526A (ja) | 半導体装置の製造方法 | |
| US6368986B1 (en) | Use of selective ozone TEOS oxide to create variable thickness layers and spacers | |
| KR100202975B1 (ko) | 반도체 장치의 제조방법 | |
| JP2000058483A (ja) | 半導体装置の製造方法 | |
| TW200525751A (en) | Silicide/semiconductor structure and method of fabrication | |
| TW591718B (en) | Semiconductor integrated circuit device | |
| KR20020031283A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| JP3259535B2 (ja) | Ｎｍｏｓトランジスタとｐｍｏｓトランジスタとを有する半導体装置の製造方法 | |
| TWI596674B (zh) | 半導體裝置及其製造方法 | |
| US6403455B1 (en) | Methods of fabricating a memory device | |
| KR100811449B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US20070066007A1 (en) | Method to obtain fully silicided gate electrodes | |
| KR101255764B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20090054739A (ko) | 반도체 소자 및 그의 제조 방법 | |
| JPH04303944A (ja) | 半導体装置の製造方法 | |
| KR20050008050A (ko) | 이중 하드마스크를 이용한 반도체 소자의 게이트전극 제조방법 | |
| KR101070312B1 (ko) | 하드마스크질화막을 포함하는 반도체 소자의 게이트전극및 그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050707 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090330 |
|
| A02 | Decision of refusal |
Effective date: 20090616 Free format text: JAPANESE INTERMEDIATE CODE: A02 |