DE69318880T2 - Planarisierungsverfahren von einer integrierten Schaltung - Google Patents
Planarisierungsverfahren von einer integrierten SchaltungInfo
- Publication number
- DE69318880T2 DE69318880T2 DE69318880T DE69318880T DE69318880T2 DE 69318880 T2 DE69318880 T2 DE 69318880T2 DE 69318880 T DE69318880 T DE 69318880T DE 69318880 T DE69318880 T DE 69318880T DE 69318880 T2 DE69318880 T2 DE 69318880T2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- insulating
- integrated circuit
- planarizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000008569 process Effects 0.000 title description 6
- 239000000463 material Substances 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 claims 4
- 239000010410 layer Substances 0.000 description 100
- 230000015572 biosynthetic process Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
- Die vorliegende Erfindung betrifft im allgemeinen die Herstellung von integrierten Haibleiterschaltungen und spezieller ein Verfahren zur Herstellung integrierter Schaltungen mit mehreren Schichten metallischer Verbindungsleitungen.
- Durch die Steigerung der Dichte der Bauteile eines integrierten Schaltkreises ist es notwendig zur Herstellung der verschiedenen Bauteile Mehrfachschichten und Kontakte zwischen den Schichten zu verwenden, um eine Schicht mit einer anderen zu verbinden. Die Herstellung der Kontakte und der Mehrfachschichten resultiert jedoch in der Erzeugung von Hügeln und Tälern auf der Oberfläche der Vorrichtung. Fachleute werden erkennen, daß es schwierig ist, obere Verbindungsschichten zu erhalten, die konstante Querschnitte aufrechterhalten, wenn sie überhalb einer unebenen Topographie kreuzen. Dies kann zu Stufen-Abdeckungsproblemen, wie zum Beispiel zu Fehlstellen in den metallischen Verbindungsleitungen und Kontakten führen. Stufen-Abdeckungsprobleme können ebenfalls in denjenigen metallischen Verbindungsleitungen resultieren, die eine höhere Stromdichte haben. Diese Defekte können Ionenwanderungen oder andere verwandte Gerätestörungsmechanismen hervorrufen.
- Deshalb wäre es wünschenswert, ein Verfahren zur Herstellung integrierter Schaltungen bereitzustellen, welches Stufen-Abdeckungsprobleme verringert und eine planarisierte bzw. eingeebnete Topographie zur Verfügung stellt. Es ist ebenfalls wünschenswert, daß ein solches Verfahren die Komplexität des Herstellungsverfahrens nicht wesentlich steigert.
- Die europäische Patentanmeldungs-Veröffentlichung Nr.0 387 098 offenbart ein Verfahren zur Herstellung einer mehrschichtigen Verbindungsstruktur, bei welchem eine erste leitende Schicht ausgebildet wird, eine isolierende Zwischenschicht ausgebildet wird, eine Schicht aus aufgeschleudertem Glas (spin-on-glass) ausgebildet und rückgeätzt wird, eine weitere Glasschicht ausgebildet wird und eine Kontaktöffnung zur ersten leitenden Schicht hergestellt wird. Eine weitere leitende Schicht wird dann in der Öffnung ausgebildet, um mit der ersten leitenden Schicht Kontakt herzustellen. Die deutsche Patentanmeldung, Veröffentlichungsnummer 41 02 422 offenbart ein Verfahren zur Herstellung einer mehrschichtigen Verdrahtungsstruktur, bei welchem Verdrahtungsstreifen auf niedrigerem Niveau ausgebildet und mit einem ersten isolierenden Zwischenfilm abgedeckt werden. Die gesamte Oberfläche wird mit organischem Glas beschichtet, geätzt, mit anorganischem Glas beschichtet, geätzt und mit einer zweiten isolierenden Zwischenschicht abgedeckt.
- Somit wird ein Verfahren zur besseren Planarisierung einer integrierten Schaltung bereitgestellt. Nachdem die erste leitende Schicht aufgebracht und gemustert worden ist, wird eine erste isolierende Schicht über der Vorrichtung aufgebracht. Eine dicke Planarisierungsschicht wird dann über die integrierte Schaltung aufgebracht und rückgeätzt. Abschnitte der Planarisierungsschicht können in den unteren topographischen Regionen der ersten isolierenden Schicht verbleiben, um die Oberfläche der Vorrichtung zu planarisieren bzw. einzuebnen. Eine zweite isolierende Schicht wird dann über die integrierte Schaltung aufgebracht, gefolgt von einer dritten isolierenden Schicht.
- Ein Kontaktdurchgang wird durch die Schichten hindurch ausgebildet, um einen Abschnitt der ersten leitenden Schicht freizulegen. Eine zweite leitende Schicht kann nun auf der Vorrichtung abgeschieden und gemustert werden, um den elektrischen Kontakt mit der ersten leitenden Schicht herzustellen.
- Gemäß Anspruch 1 der vorliegenden Erfindung wird ein Aufbau in einer integrierten Schaltung bereitgestellt, der aufweist: Eine erste leitende Schicht, die eine Zwischenverbindungsschicht festlegt; eine erste isolierende Schicht, die die integrierte Schaltung überdeckt, wobei eine obere Oberfläche der ersten isolierenden Schicht nicht eben ist und flachere bzw. niedrigere und höhere topografische Bereiche enthält; mehrere einebnende Materialbereiche auf der ersten isolierenden Schicht, wobei die einebnenden Materialbereiche die niedrigeren bzw. flacheren topografischen Bereiche füllen bzw. auffüllen, so daß eine obere Oberfläche der ersten isolierenden Schicht im wesentlichen coplanar mit den oberen Oberflächen der einebnenden Materialbereiche ist, wodurch eine im wesentlichen ebene obere Oberfläche gebildet wird, wobei keine einebnenden Materialbereiche über einem ausgewählten Abschnitt der ersten leitenden Schicht liegen; eine Schicht eines isolierenden Materials, die die erste isolierende Schicht und die einebnenden Materialbereiche überdeckt; eine Öffnung durch die Schicht des isolierenden Materials und die erste isolierende Schicht, die den ausgewählten Abschnitt der ersten leitenden Schicht freigibt bzw. freilegt, und eine zweite leitende Schicht, die Abschnitte der Schicht des isolierenden Materials überdeckt und sich in die Öffnung erstreckt, um einen elektrischen Kontakt zu der ersten leitenden Schicht herzustellen, dadurch gekennzeichnet, daß die Schicht von isolierendem Material mehrere Schichten hat, die aufweisen: eine zweite isolierende Schicht, die die integrierte Schaltung überdeckt; und eine dritte isolierende Schicht die die zweite isolierende Schicht überdeckt, wobei die dritte isolierende Schicht aus einem Material gebildet ist, das selektiv über der zweiten isolierenden Schicht geätzt werden kann.
- Gemäß Anspruch 9 der vorliegenden Erfindung wird ein Verfahren zur Herstellung eines Aufbaus einer integrierten Schaltung bereitgestellt, das die folgenden Schritte aufweist: Ein leitendes Element wird auf einem unterlegenden Bereich in der integrierten Schaltung ausgebildet, der eine nicht-ebene obere Oberfläche hat, die niedrigere bzw. flachere und höhere topografische Bereiche enthält; eine erste isolierende Schicht wird über der integrierten Schaltung ausgebildet; eine einebnende Schicht wird über der ersten isolierenden Schicht ausgebildet; die erste isolierende Schicht und die einebnende Schicht werden geätzt, wobei Abschnitte der einebnenden Schicht in niedrigeren bzw. flacheren topografischen Bereichen der ersten isolierenden Schicht zurückbleiben, so daß die obere Oberfläche der integrierten Schaltung eingeebnet wird; eine Schicht aus isolierendem Material wird über der integrierten Schaltung ausgebildet; ein Kontaktdurchgang wird durch die Schicht des isolierenden Materials und die erste isolierende Schicht und irgendeine verbleibende einebnende Schicht hindurch ausgebildet, um einen Abschnitt des leitenden Elements freizulegen; und eine leitende Schicht wird über Abschnitten der integrierten Schaltung abgeschieden und strukturiert bzw. mit einem Muster versehen, welche Schicht sich in den Kontaktdurchgang erstreckt, um einen elektrischen Kontakt zu dem leitenden Element herzustellen; dadurch gekennzeichnet, daß der Schritt zur Ausbildung der Schicht von isolierendem Material aufweist: eine zweite isolierende Schicht wird über der integrierten Schaltung ausgebildet; und eine dritte isolierende Schicht wird über der zweiten isolierenden Schicht ausgebildet, wobei die dritte isolierende Schicht aus einem Material ausgebildet wird, das selektiv über der zweiten isolierenden Schicht geätzt werden kann.
- Die neuen Merkmale, die als für die Erfindung kennzeichnend erachtet werden, sind in den anliegenden Ansprüchen dargestellt. Die Erfindung selbst sowie ihre bevorzugte Verwendungsart und weitere Aufgaben und Vorteile werden jedoch am besten unter Bezugnahme auf die folgende detaillierte Beschreibung einer darstellenden Ausführungsform verständlich, wenn sie in Verbindung mit den beiliegenden Zeichnungen gelesen wird. Es zeigen:
- Figur 1 - 7 Querschnittsansichten einer integrierten Schaltung, die ein bevorzugtes Verfahren zur Planarisierung bzw. Einebnung einer integrierten Schaltung gemäß der vorliegenden Erfindung erläutern.
- Die unten beschriebenen Verfahrensschritte und Strukturen bilden keinen vollständigen Verfahrensablauf zur Herstellung integrierter Schaltungen. Die vorliegende Erfindung kann in Verbindung mit Herstellungstechniken für integrierte Schaltungen eingesetzt werden, die zur Zeit in der Technik verwendet werden, und von den herkömmlicher Weise eingesetzten Verfahrensschritten sind nur so viele enthalten, wie es zum Verständnis der vorliegenden Erfindung notwendig ist. Die Figuren, die Querschnitte von Abschnitten einer integrierten Schaltung während der Herstellung zeigen, sind nicht maßstabsgerecht gezeichnet, sondern so, daß sie die wichtigen Merkmale der Erfindung darstellen.
- Wie aus Figur 1 hervorgeht, wird eine integrierte Schaltung auf einem Substrat 10 aufgebaut. Ein Feldoxid-Abschnitt 12 wird ausgebildet, um die aktiven Bereiche im Substrat 10 zu isolieren. Gate-Elektroden 14, 16 werden auf der Vorrichtung unter Verwendung von in der Technik bekannten Verfahren ausgebildet, gefolgt von der Abscheidung einer ersten isolierenden Schicht 18. Die erste isolierende Schicht 18 ist typischer Weise aus Oxid aufgebaut und hat eine Dicke von ungefähr 5.000 Å. Die erste isolierende Schicht 18 wird strukturiert bzw. gemustert, um einen Abschnitt des Substrats 10 freizulegen und die leitende Verbindung 20 wird dann in der Öffnung ausgebildet, um elektrischen Kontakt mit dem Substrat 10 herzustellen. Die leitende Verbindung 22 wird auf der ersten isolierenden Schicht 18 ausgebildet. Die leitenden Verbindungen 20, 22 können aus Metall oder aus polykristallinem Silizium hergestellt werden.
- Wie aus Figur 2 hervorgeht, wird eine zweite isolierende Schicht 24 über der integrierten Schaltung abgeschieden. Die zweite isolierende Schicht 24 ist vorzugsweise aus mit Bor dotiertem Oxid hergestellt, kann aber aus anderen isolierenden Materialien bestehen, abhängig davon, welcher Rückätzprozeß und welcher Durchgangs-Ausbildungsprozeß verwendet wird. Wie in der Technik bekannt, paßt sich mit Bor dotiertes Oxid an seine darunterliegenden Strukturen an, was es diesem gestattet, eingefüllt zu werden und an den Seitenwänden und den unteren topographischen Bereichen auf der integrierten Schaltung zu haften. Eine Planarisiemngs- bzw. Einebnungsschicht 26 wird dann über der zweiten isolierenden Schicht 24 abgeschieden. Die Planarisierungs- bzw. Einebnungsschicht 26 ist vorzugsweise aus aufgeschleudertem Glas (spin-on-glass) hergestellt und hat eine Dicke von ungefähr 5.500 Å. Die dicke Abdeckung des aufgeschleuderten Glases wird die Oberfläche der integrierten Schaltung einebnen.
- Die Figur 3 zeigt die integrierte Schaltung, nachdem ein anistropes Ätzen durchgeführt wurde, um Abschnitte der Einebnungsschicht 26 zu entfernen. Wie in der Technik bekannt, dient die zweite isolierende Schicht 24 dazu, die Ladungseffekte zu minimieren, die während des Rückätzens erzeugt werden. Wie ersichtlich wird, können Abschnitte der Einebnungsschicht 26 in den unteren topographischen Bereichen der zweiten isolierenden Schicht 24 verbleiben, wodurch eine eingeebnete Oberfläche erzeugt wird. Alternativ kann die Einebnungsschicht 26 vollständig weggeätzt werden, so daß die zweite isolierende Schicht 24 die Oberfläche der integrierten Schaltung einebnet.
- Wie aus Figur 4 hervorgeht, wird eine dritte isolierende Schicht 28 über der Vorrichtung abgeschieden. Die dritte isolierende Schicht 28 ist vorzugsweise aus mit Bor dotiertem Oxid hergestellt und hat eine Dicke von ungefähr 1.500 Å. Eine vierte isolierende Schicht 30 wird dann über der dritten isolierenden Schicht 28 abgeschieden. Die vierte isolierende Schicht 30 ist vorzugsweise aus undotiertem Oxid hergestellt und hat eine Dicke von ungefähr 4.000 Å.
- Die Figur 5 zeigt die Vorrichtung, nachdem ein Kontaktdurchgang 32 durch die Schichten hindurch ausgebildet worden ist, um einen Abschnitt der Metallverbindung 20 freizulegen. Der Kontaktdurchgang 32 wird vorzugsweise dadurch erzeugt, daß zuerst ein isotropes Ätzen durch die vierte isolierende Schicht 30 durchgeführt wird. Während dieses Verfahrens dient die dritte isolierende Schicht 28 als Ätzhindernis und schützt die darunterliegenden Schichten vor einer Beschädigung während des isotropen Ätzens. Um die Ausbildung des Kontaktdurchgangs 32 zu vervollständigen, wird ein anisotropes Ätzen durch die verbleibenden Schichten hindurch durchgeführt, um einen Abschnitt der Metallverbindung 20 freizulegen. Alternativ kann ein anistropes Ätzen durchgeführt werden, um den Kontaktdurchgang 32 herzustellen.
- Wie aus Figur 6 hervorgeht, wird eine zweite Metall-Verbindungsschicht 34 auf Abschnitten der vierten isolierenden Schicht 30 abgeschieden und gemustert und erstreckt sich in den Kontaktdurchgang 32, um einen elektrischen Kontakt mit der Metaliverbindung 20 herzustellen. Die integrierte Schaltung ist nun bereit für weitere Verfahrensschritte.
- Die Figur 7 zeigt die integrierte Schaltung, nachdem die Verfahrensschritte, die in Verbindung mit den Figuren 2 bis 6 beschrieben wurden, wiederholt wurden. Wie dargestellt, wird eine fünfte isolierende Schicht 36 ähnlich der zweiten isolierenden Schicht 24 über der Vorrichtung abgeschieden und bedeckt die zweite Metallverbindung 34. Eine Schicht eines einebnenden Materials ist über der fünften isolierenden Schicht (nicht gezeigt) abgeschieden und zurückgeätzt worden, wodurch Taschen des einebnenden Materials 38 erzeugt wurden. Eine sechste isolierende Schicht 40, ähnlich der dritten isolierenden Schicht 28, wird über der Vorrichtung abgeschieden, gefolgt von einer siebten isolierenden Schicht 42. Die siebte isolierende Schicht 42 gleicht der vierten isolierenden Schicht 30. Ein Kontaktdurchgang wird, wie unter Bezugnahme auf die Figur 5 beschrieben worden ist, ausgebildet, und eine dritte Metallverbindung 44 wird im Kontaktdurchgang hergestellt. Die dritte Metallverbindung 44 wird durch das Abscheiden und Strukturieren bzw. Mustern eines Metalls so ausgebildet, daß ein elektrischer Kontakt zwischen den Metallverbindungsschichten 34 und 44 hergestellt wird.
- Wie oben beschrieben, stellt die vorliegende Erfindung ein Verfahren zur verbesserten Einebnung der Oberfläche einer integrierten Schaltung zur Verfügung. Die Vorteile dieses Verfahrens umfassen die Fähigkeit, Kontaktdurchgänge durch das Durchführen eines isotropen Ätzens, gefolgt von einem anisotropen Ätzen auszubilden. Ferner werden unterliegende Schichten während der Ausbildung der Kontaktdurchgänge mittels der Verwendung eines Ätzhindernisses geschützt. Das mit Bor dotierte Oxid hat ebenfalls hervorragende Anpassungsfähigkeit und haftet an den Seitenwänden und füllt den unteren Abschnitt der Kontaktdurchgänge. Folglich werden geringere Mengen an planarisierendem bzw. einebnendem Material benötigt, um die Oberfläche der integrierten Schaltung einzuebnen. Schließlich steigert dieses Verfahren die Komplexität des Herstellungsverfahrens nicht merklich.
Claims (15)
1. Aufbau in einer integrierten Schaltung, der aufweist:
eine erste leitende Schicht (20), die eine Zwischenverbindungsschicht festlegt;
eine erste isolierende Schicht (24), die die integrierte Schaltung überdeckt, wobei
eine obere Oberfläche der ersten isolierenden Schicht (24) nicht eben ist und flachere bzw.
niedrigere und höhere topografische Bereiche enthält;
mehrere einebnende Materialbereiche (26) auf der ersten isolierenden Schicht (24),
wobei die einebnenden Materialbereiche (26) die niedrigeren bzw. flacheren topografischen
Bereiche füllen bzw. auffüllen, so daß eine obere Oberfläche der ersten isolierenden Schicht
(24) im wesentlichen coplanar mit den oberen Oberflächen der einebnenden Materialbereiche
(26) ist, wodurch eine im wesentlichen ebene obere Oberfläche gebildet wird, wobei keine
einebnenden Materialbereiche (26) über einem ausgewählten Abschnitt der ersten leitenden
Schicht (20) liegen;
eine Schicht (28, 30) eines isolierenden Materials, die die erste isolierende Schicht
(24) und die einebnenden Materialbereiche (26) überdeckt;
eine Öffnung (32) durch die Schicht des isolierenden Materials (28, 30) und die erste
isolierende Schicht (24), die den ausgewählten Abschnitt der ersten leitenden Schicht (20)
freigibt bzw. freilegt, und
eine zweite leitende Schicht (34), die Abschnitte der Schicht des isolierenden
Materials (28, 30) überdeckt und sich in die Öffnung (32) erstreckt, um einen elektrischen
Kontakt zu der ersten leitenden Schicht (20) herzustellen, dadurch gekennzeichnet, daß die
Schicht von isolierendem Material mehrere Schichten hat, die aufweisen:
eine zweite isolierende Schicht (28), die die integrierte Schaltung überdeckt; und
eine dritte isolierende Schicht (30), die die zweite isolierende Schicht (28) überdeckt,
wobei die dritte isolierende Schicht (30) aus einem Material gebildet ist, das selektiv über
der zweiten isolierenden Schicht (28) geätzt werden kann.
2. Aufbau nach Anspruch 1, wobei sich die Öffnung vertikal durch die erste (24) und
die zweite (28) isolierende Schicht erstreckt, und wobei die Öffnung (32) gerundete obere
Ecken innerhalb der dritten isolierenden Schicht (30) hat.
3. Aufbau nach Anspruch 1 oder Anspruch 2, wobei die zweite isolierende Schicht (28)
aus einem mit Bor dotierten Oxyd hergestellt ist.
4. Aufbau nach Anspruch 1, 2 oder 3, wobei die dritte isolierende Schicht (30) aus
einem undotierten Oxyd hergestellt ist.
5. Aufbau nach einem der Ansprüche 1 bis 4, wobei die erste leitende Schicht (20) aus
Metall hergestellt ist.
6. Aufbau nach einem der Ansprüche 1 bis 5, wobei die zweite leitende Schicht (34)
aus einem Metall hergestellt ist.
7. Aufbau nach einem der Ansprüche 1 bis 6, wobei das einebnende Material aus
aufgeschleudertem Glas (spin-on-glass) hergestellt ist.
8. Aufbau nach einem der Ansprüche 1 bis 7, wobei die erste isolierende Schicht (24)
mit Bor dotiertes Oxyd aufweist.
9. Verfahren zur Herstellung eines Aufbaus einer integrierten Schaltung, das die
Schritte aufweist:
ein leitendes Element (20) wird auf einem unterlegenden Bereich in der integrierten
Schaltung ausgebildet, der eine nicht-ebene obere Oberfläche hat, die niedrigere bzw.
flachere und höhere topografische Bereiche enthält;
eine erste isolierende Schicht (24) wird über der integrierten Schaltung ausgebildet;
eine einebnende Schicht (26) wird über der ersten isolierenden Schicht (24)
ausgebildet;
die erste isolierende Schicht (24) und die einebnende Schicht (26) werden geätzt,
wobei Abschnitte der einebnenden Schicht (26) in niedrigeren bzw. flacheren topografischen
Bereichen der ersten isolierenden Schicht (24) zurückbleiben, so daß die obere Oberfläche
der integrierten Schaltung eingeebnet wird;
eine Schicht aus isolierendem Material (28, 30) wird über der integrierten Schaltung
ausgebildet;
ein Kontaktdurchgang (32) wird durch die Schicht (28, 30) des isolierenden Materials
und die erste isolierende Schicht (24) und irgendeine verbleibende einebnende Schicht (26)
hindurch ausgebildet, um einen Abschnitt des leitenden Elements (20) freizulegen; und
eine leitende Schicht (34) wird über Abschnitten der integrierten Schaltung
abgeschieden und strukturiert bzw. mit einem Muster versehen, welche Schicht (34) sich in den
Kontaktdurchgang (32) erstreckt, um einen elektrischen Kontakt zu dem leitenden Element
(20) herzustellen;
dadurch gekennzeichnet, daß der Schritt zur Ausbildung der Schicht von isolierendem
Material aufweist:
eine zweite isolierende Schicht (28) wird über der integrierten Schaltung ausgebildet;
und
eine dritte isolierende Schicht (30) wird über der zweiten isolierenden Schicht (28)
ausgebildet, wobei die dritte isolierende Schicht (30) aus einem Material ausgebildet wird,
das selektiv über der zweiten isolierenden Schicht (28) geätzt werden kann.
10. Verfahren nach Anspruch 9, wobei der Schritt zur Ausbildung des
Kontaktdurchgangs (32) aufweist, isotropes Ätzen durch Abschnitte der dritten isolierenden Schicht (30),
gefolgt durch anisotropes Ätzen durch irgendeine verbleibende dritte isolierende Schicht (30)
und die einebnende Schicht (26), und die zweite (20) und erste (24) isolierende Schicht, um
einen Abschnitt des leitenden Elements (20) freizulegen.
11. Verfahren nach Anspruch 9 oder Anspruch 10, wobei der Schritt zum Ausbilden des
leitenden Elements (20) aufweist, daß eine Schicht aus Metall über einem Abschnitt des
unterlegenden Bereichs in der integrierten Schaltung abgeschieden und strukturiert bzw. mit
einem Muster versehen wird.
12. Verfahren nach Anspruch 11, wobei der unterlegende Bereich ein Halbleitersubstrat
(10) aufweist.
13. Verfahren nach einem der Ansprüche 9 bis 12, wobei der Schritt zur Ausbildung
einer ersten isolierenden Schicht (24) aufweist, daß eine Schicht aus Oxyd über der
integrierten Schaltung abgeschieden wird.
14. Verfahren nach einem der Ansprüche 9 bis 13, wobei der Schritt zum Ausbilden der
einebnenden Schicht (26) aufweist, daß ein aufgeschleudertes Glas über der ersten
isolierenden Schicht (24) abgeschieden wird.
15. Verfahren nach einem der Ansprüche 9 bis 14, wobei der Schritt zum Ätzen der
einebnenden Schicht (26) und der ersten isolierenden Schicht (24) aufweist, daß die
Schichten anisotrop geätzt werden.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US86107692A | 1992-03-31 | 1992-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69318880D1 DE69318880D1 (de) | 1998-07-09 |
| DE69318880T2 true DE69318880T2 (de) | 1998-10-08 |
Family
ID=25334809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69318880T Expired - Fee Related DE69318880T2 (de) | 1992-03-31 | 1993-03-22 | Planarisierungsverfahren von einer integrierten Schaltung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5485035A (de) |
| EP (1) | EP0564136B1 (de) |
| JP (1) | JPH0645330A (de) |
| DE (1) | DE69318880T2 (de) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5710460A (en) * | 1995-04-21 | 1998-01-20 | International Business Machines Corporation | Structure for reducing microelectronic short circuits using spin-on glass as part of the interlayer dielectric |
| US5675185A (en) * | 1995-09-29 | 1997-10-07 | International Business Machines Corporation | Semiconductor structure incorporating thin film transistors with undoped cap oxide layers |
| KR100219562B1 (ko) * | 1996-10-28 | 1999-09-01 | 윤종용 | 반도체장치의 다층 배선 형성방법 |
| US6849557B1 (en) | 1997-04-30 | 2005-02-01 | Micron Technology, Inc. | Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide |
| EP0954017A3 (de) * | 1998-04-16 | 2000-08-09 | STMicroelectronics, Inc. | Eine Halbleiterstruktur mit einem verbesserten Pre-metal-Dielektrik-Stapel |
| US6277758B1 (en) | 1998-07-23 | 2001-08-21 | Micron Technology, Inc. | Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher |
| GB2340302B (en) * | 1998-07-29 | 2000-07-26 | United Microelectronics Corp | Method of manufacture using dual damascene process |
| US6207989B1 (en) * | 1999-03-16 | 2001-03-27 | Vantis Corporation | Non-volatile memory device having a high-reliability composite insulation layer |
| US6127260A (en) * | 1999-07-16 | 2000-10-03 | Taiwan Semiconductor Manufacturing Company | Method of forming a tee shaped tungsten plug structure to avoid high aspect ratio contact holes in embedded DRAM devices |
| US6339027B1 (en) * | 1999-11-22 | 2002-01-15 | Chartered Semiconductor Manufacturing Ltd. | Process for borderless stop in tin via formation |
| US6348706B1 (en) | 2000-03-20 | 2002-02-19 | Micron Technology, Inc. | Method to form etch and/or CMP stop layers |
| US6989108B2 (en) * | 2001-08-30 | 2006-01-24 | Micron Technology, Inc. | Etchant gas composition |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3860836A (en) * | 1972-12-01 | 1975-01-14 | Honeywell Inc | Stabilization of emitter followers |
| JPS6030153A (ja) * | 1983-07-28 | 1985-02-15 | Toshiba Corp | 半導体装置 |
| GB8401250D0 (en) * | 1984-01-18 | 1984-02-22 | British Telecomm | Semiconductor fabrication |
| US4676867A (en) * | 1986-06-06 | 1987-06-30 | Rockwell International Corporation | Planarization process for double metal MOS using spin-on glass as a sacrificial layer |
| EP0369336A3 (de) * | 1988-11-14 | 1990-08-22 | National Semiconductor Corporation | Prozess zur Herstellung von Bipolar- und CMOS-Transistoren auf einem gemeinsamen Substrat |
| JPH02237135A (ja) * | 1989-03-10 | 1990-09-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2518435B2 (ja) * | 1990-01-29 | 1996-07-24 | ヤマハ株式会社 | 多層配線形成法 |
-
1993
- 1993-03-22 EP EP93302155A patent/EP0564136B1/de not_active Expired - Lifetime
- 1993-03-22 DE DE69318880T patent/DE69318880T2/de not_active Expired - Fee Related
- 1993-03-31 JP JP5072718A patent/JPH0645330A/ja active Pending
- 1993-12-28 US US08/174,430 patent/US5485035A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69318880D1 (de) | 1998-07-09 |
| US5485035A (en) | 1996-01-16 |
| JPH0645330A (ja) | 1994-02-18 |
| EP0564136A1 (de) | 1993-10-06 |
| EP0564136B1 (de) | 1998-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE4310954C2 (de) | Halbleiter-Bearbeitungsverfahren zum Herstellen eines Isoliergrabens in einem Substrat | |
| DE69226819T2 (de) | Metallische Planar-Bondfläche mit mehreren Schichten und Verfahren zu ihrer Herstellung | |
| DE69222586T2 (de) | Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung | |
| DE4434230C2 (de) | Chemisch-mechanisches Polierverfahren zum Planieren von Isolierschichten | |
| DE69321149T2 (de) | Halbleiter-Kontaktöffnungsstruktur und -verfahren | |
| DE10256346B4 (de) | Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür | |
| DE69220644T2 (de) | Herstellung von Dielektrika in Halbleitervorrichtungen | |
| DE10235986B4 (de) | Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben | |
| DE69211093T2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen | |
| DE4125221C2 (de) | ||
| DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
| DE4420365C2 (de) | Halbleiterbauelement-Isolierverfahren und integrierte Schaltungen für eine Speicheranordnung | |
| DE68917614T2 (de) | Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens. | |
| DE69318880T2 (de) | Planarisierungsverfahren von einer integrierten Schaltung | |
| DE69315278T2 (de) | Anschlussflächen-Struktur einer integrierten Schaltung und Verfahren zu ihrer Herstellung | |
| DE69327600T2 (de) | Herstellungsverfahren von Submikronkontakten | |
| DE69228099T2 (de) | Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur | |
| DE69326269T2 (de) | Herstellungsverfahren von Kontaktöffnungen in integrierten Schaltungen | |
| EP1314165B1 (de) | Speicherzellenanordnung und verfahren zu deren herstellung | |
| DE69220559T2 (de) | Verfahren zur Herstellung von Kontakten in Löchern in integrierten Schaltungen | |
| DE19531602A1 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ein Herstellungsverfahren derselben | |
| DE19653632A1 (de) | Substrat mit Silizium auf einem Isolator und Verfahren zur Herstellung desselben | |
| DE4408564C2 (de) | Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung | |
| DE10031881A1 (de) | Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung | |
| DE102020124728A1 (de) | Siliziumdurchkontaktierung und Umverteilungsschicht |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |