DE69222586T2 - Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung - Google Patents
Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE69222586T2 DE69222586T2 DE69222586T DE69222586T DE69222586T2 DE 69222586 T2 DE69222586 T2 DE 69222586T2 DE 69222586 T DE69222586 T DE 69222586T DE 69222586 T DE69222586 T DE 69222586T DE 69222586 T2 DE69222586 T2 DE 69222586T2
- Authority
- DE
- Germany
- Prior art keywords
- conductive layer
- insulating layer
- layer
- hole
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 35
- 239000004065 semiconductor Substances 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000010410 layer Substances 0.000 claims description 142
- 239000004020 conductor Substances 0.000 claims description 75
- 239000011229 interlayer Substances 0.000 claims description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 238000010276 construction Methods 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- 239000004642 Polyimide Substances 0.000 claims 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims 1
- 229910052681 coesite Inorganic materials 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 238000007747 plating Methods 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
- Die vorliegende Erfindung betrifft eine mehrlagige Verbindungsstruktur in einer Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung.
- In einem typischen herkömmlichen Herstellungsprozeß einer Halbleitervorrichtung ist ein mehrlagiger Verbindungsaufbau unter Anwendung eines Plattierungsverfahrens zum Beispiel wie folgt durchgeführt worden:
- Ein Verbindungsleiter der unteren Ebene wird auf einer auf einem Halbleitersubstrat ausgebildeten Feldisolierschicht gebildet, und dann wird eine Zwischenlagenisolierschicht gebildet. Danach wird ein Durchgangsloch zur Verbindung zwischen dem unteren Verbindungsleiter und einem möglichen oberen Verbindungsleiter gebildet. Im Falle eines Elektroplattierungsverfahrens, wird eine leitende Schicht als eine elektrische Stromversorgungslage gebildet.
- Zusätzlich wird ein Photoresist auf die leitende Schicht aufgebracht und dann in einer gewünschten Form durch Photolithographie mit einem Muster versehen. Durch den Elektroplattierungsprozeß wird ein Verbindungsleiter der oberen Ebene auf einem Abschnitt der leitenden Schicht gebildet, der nicht durch das Photoresist bedeckt ist.
- Danach wird das Photoresist entfernt, und ein freiliegender Abschnitt der leitenden Schicht wird entfernt, so daß ein gewunschter Verbindungsleiter erhalten wird.
- In dem obenerwähnten herkömmlichen die mehrlagige Verbindung bildenden Prozeß, der eine Elektroplattierung benutzt, wird die Form des Verbindungsleiters der oberen Ebene konkav oder vertieft, um die Form des Verbindungsleiters der unteren Ebene und die Form des Durchgangslochabschnitts zur Verbindung zwischen dem Verbindungsleiter der oberen Ebene und dem Verbindungsleiter der unteren Ebene wiederzugeben. Daher wird es schwierig, wenn die Anzahl der Leiterebenen in der mehrlagigen Verbindungsstruktur groß wird, die oberste Ebene zu ebnen, und zusätzlich wird es auch schwierig, einen Verbindungsleiter in ihr zu bilden.
- Es sind verschiedene Verfahren bekannt, eine ebene Oberfläche am oberen Teil einer Struktur zu erhalten, die zwei Lagen einer Halbleiterstruktur miteinander verbindet, aber diese verwenden keine galvanisch niedergeschlagene Verbindungen zwischen den Lagen.
- Diese bekannten Verfahren sind wie folgt.
- Eine Arbeit von Kakum et al, veröffentlicht beim Symposium über VLSI-Technologie 1987, Digest of Technical Papers, Mai 1987, Karuizawa, Japan, Seiten 77-78 beschreibt ein Verfahren zum miteinander Verbinden einer Al- oder Al/Si-Lage mit einem Si-Substrat. Eine Isolierlage mit einem Durchgangsloch wird zunächst über dem Si-Substrat gebildet. Aufeinanderfolgende Lagen von Polysilizium und Mo-Silicid werden dann, sich über die obere Oberfläche der Isolierlage erstreckend, an den Seitenwänden des Lochs herunter und über das freiliegende Si-Substrat auf der Grundfläche des Durchgangslochs niedergeschlagen. Die Oberfläche des Mo-Silicid wird dann oxydiert, um eine isolierende SiO&sub2;- Lage zu bilden, und das Durchgangsloch wird mit einem Niederschlag aus Polysilizium gefüllt. Die obere Oberfläche der Struktur wird dann rückgeätzt, um den freiliegenden Abschnitt der SiO&sub2;-Lage von der oberen Oberfläche der Isolierlage zu entfernen und eine im wesentlichen ebene Oberfläche zu hinterlassen, auf der die Al- oder Al/Si-Leiterlage niedergeschlagen werden kann.
- Das US-Patent Nr.4800176 beschreibt ein Verfahren und eine Struktur, die im wesentlichen identisch mit der durch Kakum beschriebenen ist. Zusätzlich beschreibt US-A-4800176 ein alternatives Verfahren, in dem keine MoSi-Lage niedergeschlagen wird und in der die SiO&sub2;-Isolierlage durch Oxydation der Polysilizium-Lage gebildet wird, bevor das Durchgangsloch mit Polysilizium gefüllt wird.
- In jeder dieser Strukturen scheint es die Funktion der SiO&sub2;- Lage zu sein (wie in US-A4800176 in Spalte 3, Zeile 65 bis Spalte 4 Zeile 5 beschrieben wird), ein Hemmnis zur Begrenzung der Ätzung der späteren Struktur in dem beschriebenen Prozeß bereitzustellen. Wenn das Polysilizium niedergeschlagen wird, um das Durchgangsloch zu füllen, schlägt es sich auch an der oberen Oberfläche der Struktur neben dem Durchgangsloch nieder und muß dann rückgeätzt werden, so daß es nur innerhalb des Durchgangslochs vorhanden ist. Die SiO&sub2;-Lage begrenzt diesen Ätzprozeß.
- Die Europäische Patentanmeldung Nr. EP-A-0380327 beschreibt ein Verfahren zur Verbindung eines Metallverbindungsstreifens mit einem Si-Substrat. Zwei Isolierlagen werden auf dem Substrat niedergeschlagen, eine untere Lage aus Phosphosilikat-Glas und eine obere Lage aus SiO&sub2;. Ein Durchgangsloch wird in beiden lagen in zwei Schritten gebildet, durch einen isotropen Ätzschritt, der von einem anisotropen Ätzschritt gefolgt wird, was zu einem parallelseitigen Durchgangsloch in der Phosphosilikat-Glas- Lage und zu einem nach außen konisch erweiterten Loch in der SiO&sub2;-Lage führt. Das so gebildete trichterförmige Durchgangsloch wird dann mit Polysilizium gefüllt, um eine Verbindungsstruktur zu bilden. Das trichterförmige Durchgangsloch verbessert den Polysiliziumniederschlag, so daß eine ebene obere Oberfläche an der Struktur gebildet wird.
- Die Erfindung stellt eine mehrlagige Verbindungsstruktur in einer Halbleitervorrichtung und ein Verfahren zu ihrer Herstellung bereit, wie in den beigefügten Ansprüchen definiert, auf die nun Bezug genommen werden soll. Vorteilhafte oder bevorzugte Merkmale der Erfindung werden in den abhängigen Unteransprüchen definiert.
- In einer bevorzugten Ausführung kann die vorliegende Erfindung folglich eine mehrlagige Verbindungsstruktur für eine Halbleitervorrichtung bereitstellen, in der die Form der Verbindungsleiter der oberen Ebene nicht durch den Verbindungsleiter der unteren Ebene und die Form des Durchgangslochs eingeschränkt wird, und in der daher der Verbindungsleiter der oberen Ebene verhältnismäßig eben ist.
- Vorteilhafterweise kann das Verfahren der Erfindung einen Aufbau einer mehrlagigen Struktur gestatten, die einen verhältnismäßig ebenen Verbindungsleiter der oberen Ebene bilden kann, ohne in ihrer Form durch den Verbindungsleiter der unteren Ebene und die Form des Durchgangslochs eingeschränkt zu sein.
- Die obigen und anderen Aufgaben, Merkmale und Vorteile der vorliegende Erfindung werden aus der folgenden Beschreibung bevorzugter Ausführungen der Erfindung unter Bezugnahme auf die begleitenden Zeichnungen hervorgehen.
- Die Figuren 1A bis 1G sind Querschnittsansichten, die der Reihe nach verschiedene Schritte einer ersten Ausführung des erfindungsgemäßen Verfahrens veranschaulichen; und
- Fig. 2 ist eine Querschnittsansicht, die eine zweite Ausführung der Erfindung veranschaulicht.
- Nun werden bevorzugte Ausführungen der vorliegenden Erfindung anhand einer Erläuterung unter Bezugnahme auf die begleitenden Zeichnungen beschrieben.
- Wie in Fig. 1A gezeigt, wird ein Halbleitersubstrat 1, auf dem Halbleiterschaltungen gebildet werden, mit einer Feldisolierschicht 2 isoliert, und ein Goldverbindungsleiter eines gewünschten Musters wird auf der Feldisolierschicht 2 durch einen Elektroplattierungsprozeß gebildet, so daß ein Verbindungsleiter der unteren Ebene 3 gebildet wird.
- Eine Zwischenlagenisolierschicht 4 wird auf dem Verbindungsleiter der unteren Ebene 3 gebildet, und wird geebnet. Zum Beispiel kann diese Zwischenlagenisolierschicht 4 durch Züchtung einer Siliziumoxydschicht durch einen CVD-Prozeß, und dann durch Schleuderbeschichtung einer Polyimidlage, und durch Erwärmung der beschichteten Polyimidlage gebildet werden.
- Auf der geebneten Zwischenlagenisolierschicht 4 wird eine erste leitende Schicht 5 zum Beispiel durch Aufsputtern von Titan oder einer Legierung aus Titan gebildet, um eine Dicke von etwa 0,1 µm zu erhalten. Danach wird eine erste Isolierschicht 9 durch Niederschlagen einer Siliziumoxynitridschicht durch einen CVD-Prozeß gebildet, um eine Dicke von etwa 0,1 µm bis 0,2 µm zu erhalten.
- Wie in Fig. 1B gezeigt, wird ein Durchgangsloch 8 von einer gewünschten Größe an einer Stelle gebildet, wo es erwünscht ist, eine Verbindung zwischen dem Verbindungsleiter der unteren Ebene 3 und einem möglichen Verbindungsleiter der oberen Ebene zu schaffen, und dann wird eine zweite leitende Schicht 10 gebildet, um die gesamte Oberfläche durch Sputtern von zum Beispiel Titan oder einer Legierung von Titan zu beschichten, um eine Dicke von etwa 0,1 µm zu erhalten.
- Das Durchgangsloch 8 kann zum Beispiel durch Bildung eines Photoresist an allen anderen Stellen als der Stelle, wo das Durchgangsloch gebildet werden soll, Entfernen der ersten Isolierschicht 9 und der ersten leitende Schicht 5 durch reaktives lonenätzen unter Verwendung von zum Beispiel einem CF&sub4;-Gas, und dann Entfernen der Zwischenlagenisolierschicht 4 durch reaktives Ionenätzen unter Verwendung von zum Beispiel einem CF&sub4;-Gas oder einem O&sub2;-Gas gebildet werden.
- Nachdem das Durchgangsloch gebildet ist, wird das verbliebene Photoresist durch ein organisches Lösungsmittel entfernt. Danach wird die zweite leitende Schicht 10 wie obenerwähnt niedergeschlagen.
- Wie in Fig. 1C gezeigt, wird auf der niedergeschlagenen leitenden Schicht 10 eine zweite Isolierschicht 11 durch Niederschlagen einer Siliziumoxynitridschicht durch einen CVD-Prozeß gebildet, um eine Dicke von etwa 0,1 µm zu erhalten.
- Wie in Fig. 1D gezeigt, wird reaktives Ionenätzen unter Verwendung des CF&sub4;-Gases durchgeführt, bis die erste Isolierschicht 9 freigelegt wird, so daß die zweite leitende Schicht 10 und die zweite Isolierschicht 11 nur an einer Seitenwandoberfläche des Durchgangslochs übrigbleiben.
- Mit dem Elektroplattierungsprozeß wird Gold in dem Durchgangsloch 8 plattiergezüchtet, bis das gezüchtete Gold die selbe Höhe wie das Niveau einer Oberfläche der ersten leitenden Schicht 5 erreicht. Bei diesen Prozeß wird ein elektrischer Strom für die Elektroplattierung der ersten leitenden Schicht 5, der zweiten leitenden Schicht und dem Verbindungsleiter der unteren Ebene 3 zugeführt.
- Wie in Fig. 1E gezeigt, wird nachdem das Durchgangsloch 8 mit der Goldplattierung gefüllt ist, ein Abschnitt der zweiten Isolierschicht 11, ein Abschnitt der zweiten leitenden Schicht 10 und die erste Isolierschicht 9 durch reaktives Ionenätzen unter Verwendung des CF&sub4;-Gases entfernt, so daß eine geebnete Oberfläche erhalten wird.
- Wie in Fig. 1F gezeigt, wird ein Photoresist 6 an anderen Stellen als der Stelle, wo ein Verbindungsleiter der oberen Ebene gebildet werden soll, gebildet, und ein Verbindungsleiter der oberen Ebene 7 wird durch Goldplattierung durch Zuführen eines elektrischen Stroms zur Elektroplattierung an die erste leitende Schicht 5, die zweite leitende Schicht 10, den Verbindungsleiter der unteren Ebene 3, und das Gold innerhalb des Durchgangslochs 8 gezüchtet.
- Wie in Fig. 1G gezeigt, wird nachdem das Photoresist entfernt ist, die erste leitende Schicht 5 selektiv durch Ionenmahlen unter Verwendung eines Argongases entfernt. Auf diese Weise wird die vorliegende Erfindung verwirklicht.
- Folglich weist die mehrlagige Verbindungsstruktur in der vorliegenden Ausführung die Struktur auf, wie in Fig. 1G gezeigt. Insbesondere weist sie das Halbleitersubstrat 1, die auf dem Halbleitersubstrat 1 gebildete Feldisolierschicht 2, den Verbindungsleiter der unteren Ebene 3 in dem auf der Feldisolierschicht gebildeten gewünschten Muster und die auf der Feldisolierschicht 2 gebildete Zwischenlagenisolierschicht 4, um den Verbindungsleiter der unteren Ebene 3 vollständig zu bedekken, auf. Die Zwischenlagenisolierschicht 4 weist eine Dicke auf, die ausreichend größer ist als die des Verbindungsleiters der unteren Ebene 3. Die Zwischenlagenisolierschicht weist auch das Durchgangsloch 8 auf, das darin so gebildet wird, um eine obere Oberfläche des Verbindungsleiters der unteren Ebene 3 zu erreichen. Die leitende Schicht 10 wird auf die Seitenwandoberfläche des Durchgangslochs 8 aufgebracht, und die Isolierschicht 11 wird auf die leitende Schicht 10 aufgebracht. Zusätzlich wird die leitende Schicht 5 auf die Zwischenlagenisolierschicht 4 aufgebracht, um die leitende Schicht 10 zu umgeben. Das elektrische Leitermaterial wird in das Durchgangsloch in einer solchen Art und Weise gefüllt, daß eine ebene Oberfläche aus einer oberen Oberfläche der leitenden Schicht 5, eine obere Endoberfläche der leitenden Schicht 10, eine obere Endoberfläche der Isolierschicht 11, und eine obere Oberfläche des in das Durchgangsloch 8 gefüllten elektrischen Leitermaterials gebildet wird. Der Verbindungsleiter der oberen Ebene 7 wird auf der ebenen Oberfläche gebildet, so daß der Verbindungsleiter der oberen Ebene elektrisch mit dem Verbindungsleiter der unteren Ebene 3 durch das in das Durchgangsloch 8 gefüllte elektrische Leitermaterial verbunden wird.
- Mit anderen Worten wird das Durchgangsloch 8 in der Form einer ausgesparten Rille durch die Zwischenlagenisolierschicht 4 zur Trennung des Verbindungsleiters der oberen Ebene 7 und des Verbindungsleiters der unteren Ebene 3 voneinander durchlocht, um die gewünschte Stelle des Verbindungsleiters der unteren Ebene 3 zu erreichen, und das Innere des Durchgangslochs 8 in der Form einer ausgesparten Rille wird mit einem elektrischen Leiter ausgefüllt, bis der eingefüllte Leiter eine Höhe erreicht, die sich im wesentlichen auf dem gleichen Niveau wie die Oberfläche der Zwischenlagenisolierschicht 4 befindet, und zusätzlich wird der Verbindungsleiter der oberen Ebene 7 auf der Zwischenlagenisolierschicht 4 und auf dem in das Innere des Durchgangslochs 8 gefüllten Leiter gebildet.
- Fig. 2 veranschaulicht eine zweite Ausführung der vorliegenden Erfindung. In dieser zweiten Ausführung wird nur die Oberfläche des Titans, das die zweite leitende Schicht 10 bildet, oxydiert, um eine Isolierschicht zu bilden, indem eine Wärmebehandlung bei 300ºC bis 400ºC in Sauerstoffatmosphäre anstelle des Niederschlagens der zweiten Isolierschicht 11 in der ersten Ausführung durchgeführt wird.
- In dieser Ausführung ist es möglich, den Schritt des Niederschlagens der Isolierschicht durch den CVD-Prozeß wegzulassen, und es ist auch möglich, die Isolierlage zu verdünnen. Daher ist es möglich, das Ausmaß des Durchgangslochs 8 zu verringern. Wie oben erwähnt, werden erfindungsgemäß das Füllen des Durchgangslochs und der Aufbau des Verbindungsleiters der oberen Ebene jeweils durch verschiedene Plattierungsprozesse ausgeführt. Daher wird der das Durchgangsloch ausfüllende Leiter von der Oberfläche aus des Verbindungsleiters der unteren Ebene innerhalb des Durchgangslochs plattiergezüchtet, und entsprechend wird das Durchgangsloch massiv ohne eine Lücke in einer Ecke des Durchgangslochs mit dem Plattierungsmetall aufgefüllt.
- Zusätzlich ist, da der Verbindungsleiter der oberen Ebene nach der Ebnung plattiergezüchtet wird, die Form des oberen Verbindungsleiters nicht durch den Verbindungsleiter der unteren Ebene und die Form des Durchgangslochs eingeschränkt, und daher ist der Verbindungsleiter der oberen Ebene verhältnismäßig eben und kann nur eine Stufe der Größenordnung einiger zehn Nanometer Höhe aufweisen.
- Die Erfindung ist auf diese Weise gezeigt und unter Bezugnahme auf bestimmte Ausführungen beschrieben worden. Jedoch sollte beachtet werden, daß die vorliegende Erfindung in keiner Weise auf die Details der dargestellten Strukturen beschränkt ist, sondern Veränderungen und Modifikationen innerhalb des Geltungsbereichs der angehägten Ansprüche vorgenommen werden können.
Claims (9)
1. Mehrlagige Verbindungsstruktur in einer
Halbleitervorrichtung, die aufweist:
einen Verbindungsleiter der unteren Ebene(3) mit einen auf
einem Halbleitersubstrat (1,2) ausgebildeten gewünschten
Muster ;
eine auf dem Substrat und dem Verbindungsleiter der unteren
Ebene ausgebildete Zwischenlagenisolierschicht (4), wobei
diese Zwischenlagenisolierschicht geebnet ist und eine
größere Dicke aufweist, als die des Verbindungsleiters der
unteren Ebene, um den Verbindungsleiter der unteren Ebene
vollständig zu bedecken;
eine erste auf eine obere Oberfläche der
Zwischenlagenisolierschicht aufgebrachte leitende Schicht (5), ein
Durchgangsloch (8), das eine Seitenwand und eine Grundfläche
aufweist, das durch die Zwischenlagenisolierschicht und die
erste leitende Schicht gebildet wird, um eine obere Oberfläche
des Verbindungsleiters der unteren Ebene zu erreichen;
eine zweite auf die Seitenwand des Durchgangslochs
aufgebrachte und den Verbindungsleiter der unteren Ebene und die
erste leitende Schicht berührende leitende Schicht (10);
eine auf die zweite leitende Schicht aufgebrachte
Isolierschicht (11);
einen galvanisch niedergeschlagenen elektrischen Leiter,
der den Verbindungsleiter der unteren Ebene an der
Grundfläche des Durchgangslochs berührt und das Durchgangsloch
ausfüllt, so daß eine obere Oberfläche der ersten leitenden
Schicht, eine obere Endoberfläche der zweiten leitenden
Schicht, eine obere Endoberfläche der Isolierschicht, und
eine obere Oberfläche des elektrischen Leiters, der das
Durchgangsloch ausfüllt, in einer ebenen Oberfläche liegen;
und,
einen galvanisch niedergeschlagenen Verbindungsleiter der
oberen Ebene (7), der so auf der ebenen Oberfläche
ausgebildet ist, daß der Verbindungsleiter der oberen Ebene
elektrisch mit dem Verbindungsleiter der unteren Ebene durch den
elektrischen Leiter, der das Durchgangsloch ausfüllt,
verbunden ist.
2. Mehrlagige Verbindungsstruktur nach Anspruch 1, in dem die
Isolierschicht (11) aus einer oberflächenoxydierten Schicht
der zweiten leitenden Schicht gebildet ist.
3. Mehrlagige Verbindungsstruktur nach Anspruch 2, in dem die
zweite leitende Schicht (10) aus Titan gebildet wird, und
die Isolierschicht (11) aus Titanoxyd gebildet wird.
4. Verfahren zur Herstellung einer mehrlagigen
Verbindungsstruktur in einer Halbleitervorrichtung, das die Schritte
aufweist:
Niederschlagen einer Zwischenlagenisolierschicht (4), um
einen Verbindungsleiter der unteren Ebene (3) mit einem
gewünschten Muster auf einem Halbleitersubstrat (1,2)
vollständig zu bedecken, wobei die Dicke der
Zwischenlagenisolierschicht größer als die des Verbindungsleiters der
unteren Ebene ist, und ebnen einer oberen Oberfläche der
niedergeschlagenen Zwischenlagenisolierschicht;
Bilden einer ersten leitenden Schicht (5) und einer ersten
Isolierschicht (9) auf der geebneten
Zwischenlagenisolierschicht
in der genannten Reihenfolge;
Bilden eines Durchgangsloch (8) durch selektives Entfernen
der ersten Isolierschicht, der ersten leitenden Schicht und
der Zwischenlagenisolierschicht an einer Stelle, wo eine
Verbindung zu dem Verbindungsleiter der unteren Ebene
hergestellt werden soll;
Bilden einer zweiten leitenden Schicht (10) und einer
zweiten Isolierschicht (11) in der genannten Reihenfolge, um die
erste Isolierschicht und eine innere Oberfläche des
Durchgangslochs zu bedecken;
Rückätzen der zweiten Isolierschicht und der zweiten
leitenden Schicht, so daß nur die Teile der zweiten
Isolierschicht und der zweiten leitenden Schicht übrigbleiben, die
eine Seitenwand des Durchgangslochs bedecken,
Durchführen eines Elektroplattierungsprozesses durch
Liefern eines elektrischen Stroms mittels der ersten leitenden
Schicht an die an der Seitenwand des Durchgangslochs
übrigbleibende zweite leitende Schicht und an den
Verbindungsleiter der unteren Ebene, so daß ein elektrisch leitendes
Material das Innere des Durchgangslochs bis zur im
wesentlichen gleichen Höhe wie das Niveau der oberen Oberfläche
der ersten leitenden Schicht auffüllt;
Rückätzen der ersten Isolierschicht und benachbarter
oberster Endabschnitte der Teile der zweiten leitenden Schicht
und der zweiten Isolierschicht, die an der Seitenwand des
Durchgangslochs übrigbleiben, bis die obere Oberfläche der
ersten leitenden Schicht freigelegt wird, so daß die obere
Oberfläche der ersten leitenden Schicht, obere
Endabschnitte der zweiten leitenden Schicht und die an der
Seitenwand des Durchgangslochs übrigbleibende zweite
Isolierschicht, und eine obere Oberfläche des elektrisch leitenden
Materials, das das Durchgangsloch ausfüllt, eine ebene
Oberfläche bilden;
Bilden eines Photoresists (6) auf der ebenen Oberfläche
außer an einer Stelle, wo ein Verbindungsleiter der oberen
Ebene (7) gebildet werden soll;
Durchführen eines Elektroplattierungsprozesses durch
Zuführung eines elektrischen Stroms über die erste leitende
Schicht an die an der Seitenwand des Durchgangslochs
übrigbleibende zweite leitende Schicht, den Verbindungsleiter
der unteren Ebene und das elektrisch leitende Material, das
das Durchgangsloch ausfüllt, um einen Verbindungsleiter der
oberen Ebene (7) an mindestens der oberen Oberfläche des
elektrisch leitenden Materials, das das Durchgangsloch
ausfüllt, und einem nicht durch das Photoresist bedeckten
Abschnitt der ersten leitenden Schicht zu bilden; und,
Entfernen des Photoresists und der ersten leitenden Schicht
außer irgendeines Abschnitts derselben, über den der
Verbindungsleiter der oberen Ebene gebildet wurde.
5. Verfahren nach Anspruch 4, in dem der Aufbau der zweiten
leitenden Schicht und der zweiten Isolierschicht durch
aufeinanderfolgendes Niederschlagen der zweiten leitenden
Schicht und der zweiten Isolierschicht durchgeführt wird.
6. Verfahren nach Anspruch 4, in dem der Aufbau der zweiten
leitenden Schicht und der zweiten Isolierschicht durch
Niederschlagen einer Metallage als die zweite leitende Schicht
und folgendes Oxydieren einer Oberfläche der Metallage
durchgeführt wird, um eine oberf lächenoxydierte Schicht als
die zweite Isolierschicht zu bilden.
7. Verfahren nach Anspruch 4, 5 oder 6, in dem die erste
leitende Schicht und die zweite leitende Schicht aus Titan
gebildet werden.
8. Verfahren nach einem der Ansprüche 4 bis 7, in dem der Aufbau
der Zwischenlagenisolierschicht durch Züchten einer
Siliziumoxydschicht durch einen CVD-Prozeß durchgeführt wird, und
dann durch Schleuderbeschichten einer Polyimidlage, und
durch Erwärmen der beschichteten Polyimidlage durchgeführt
wird.
9. Verfahren nach Anspruch 4, 5, 7 oder 8, in dem die erste
Isolierschicht und die zweite Isolierschicht durch
Niederschlagen einer Siliziumoxynitridschicht durch einen CVD
Prozeß gebildet wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20656491A JP3166221B2 (ja) | 1991-07-23 | 1991-07-23 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69222586D1 DE69222586D1 (de) | 1997-11-13 |
| DE69222586T2 true DE69222586T2 (de) | 1998-05-07 |
Family
ID=16525485
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69222586T Expired - Fee Related DE69222586T2 (de) | 1991-07-23 | 1992-07-23 | Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5529956A (de) |
| EP (1) | EP0524818B1 (de) |
| JP (1) | JP3166221B2 (de) |
| DE (1) | DE69222586T2 (de) |
Families Citing this family (42)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221174A (ja) * | 1993-12-10 | 1995-08-18 | Canon Inc | 半導体装置及びその製造方法 |
| JP2737762B2 (ja) * | 1993-12-28 | 1998-04-08 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5594278A (en) * | 1994-04-22 | 1997-01-14 | Nippon Steel Corporation | Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein |
| DE4435585C2 (de) * | 1994-10-05 | 2001-02-01 | Micronas Gmbh | Anschlußstruktur für Doppelschichten, insbesondere zur Verwendung in integrierten Halbleiterschaltkreisen |
| KR0161731B1 (ko) * | 1994-10-28 | 1999-02-01 | 김주용 | 반도체소자의 미세콘택 형성방법 |
| JPH08321545A (ja) * | 1995-05-24 | 1996-12-03 | Yamaha Corp | 配線形成法 |
| JP3538970B2 (ja) * | 1995-05-24 | 2004-06-14 | ヤマハ株式会社 | 配線形成法 |
| US6420725B1 (en) | 1995-06-07 | 2002-07-16 | Micron Technology, Inc. | Method and apparatus for forming an integrated circuit electrode having a reduced contact area |
| TW318261B (de) * | 1995-09-21 | 1997-10-21 | Handotai Energy Kenkyusho Kk | |
| US5960318A (en) * | 1995-10-27 | 1999-09-28 | Siemens Aktiengesellschaft | Borderless contact etch process with sidewall spacer and selective isotropic etch process |
| US5847460A (en) * | 1995-12-19 | 1998-12-08 | Stmicroelectronics, Inc. | Submicron contacts and vias in an integrated circuit |
| US6653733B1 (en) | 1996-02-23 | 2003-11-25 | Micron Technology, Inc. | Conductors in semiconductor devices |
| US5756396A (en) * | 1996-05-06 | 1998-05-26 | Taiwan Semiconductor Manufacturing Company Ltd | Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6337266B1 (en) | 1996-07-22 | 2002-01-08 | Micron Technology, Inc. | Small electrode for chalcogenide memories |
| JPH1098100A (ja) * | 1996-09-20 | 1998-04-14 | Nec Corp | コンタクトホール／スルーホール形成方法 |
| US5891805A (en) * | 1996-12-13 | 1999-04-06 | Intel Corporation | Method of forming contacts |
| US6015977A (en) | 1997-01-28 | 2000-01-18 | Micron Technology, Inc. | Integrated circuit memory cell having a small active area and method of forming same |
| US6969866B1 (en) * | 1997-10-01 | 2005-11-29 | Ovonyx, Inc. | Electrically programmable memory element with improved contacts |
| US6211073B1 (en) | 1998-02-27 | 2001-04-03 | Micron Technology, Inc. | Methods for making copper and other metal interconnections in integrated circuits |
| US6284656B1 (en) | 1998-08-04 | 2001-09-04 | Micron Technology, Inc. | Copper metallurgy in integrated circuits |
| US6288442B1 (en) | 1998-09-10 | 2001-09-11 | Micron Technology, Inc. | Integrated circuit with oxidation-resistant polymeric layer |
| JP2000150647A (ja) * | 1998-11-11 | 2000-05-30 | Sony Corp | 配線構造およびその製造方法 |
| US20020127845A1 (en) * | 1999-03-01 | 2002-09-12 | Paul A. Farrar | Conductive structures in integrated circuits |
| US6265301B1 (en) | 1999-05-12 | 2001-07-24 | Taiwan Semiconductor Manufacturing Company | Method of forming metal interconnect structures and metal via structures using photolithographic and electroplating or electro-less plating procedures |
| EP1087432A1 (de) | 1999-09-24 | 2001-03-28 | Interuniversitair Micro-Elektronica Centrum Vzw | Verbesserung der Qualität einer in einem Metallisierungsbad abgeschiedenen Schicht |
| EP1063696B1 (de) * | 1999-06-22 | 2007-08-22 | Interuniversitair Micro-Elektronica Centrum Vzw | Verbesserung der Qualität einer in einem Plattierungsbad abgeschiedenen metallhaltigen Schicht |
| US7211512B1 (en) | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US6423629B1 (en) * | 2000-05-31 | 2002-07-23 | Kie Y. Ahn | Multilevel copper interconnects with low-k dielectrics and air gaps |
| US6440837B1 (en) | 2000-07-14 | 2002-08-27 | Micron Technology, Inc. | Method of forming a contact structure in a semiconductor device |
| US6563156B2 (en) | 2001-03-15 | 2003-05-13 | Micron Technology, Inc. | Memory elements and methods for making same |
| US6617689B1 (en) | 2000-08-31 | 2003-09-09 | Micron Technology, Inc. | Metal line and method of suppressing void formation therein |
| US7220665B2 (en) * | 2003-08-05 | 2007-05-22 | Micron Technology, Inc. | H2 plasma treatment |
| JP2007149866A (ja) * | 2005-11-25 | 2007-06-14 | Elpida Memory Inc | 半導体シリコン基板の製造方法およびその製造装置 |
| DE102007004884A1 (de) * | 2007-01-31 | 2008-08-14 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht |
| US8809695B2 (en) * | 2007-11-27 | 2014-08-19 | Nxp B.V. | Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure |
| JP5498751B2 (ja) * | 2009-10-05 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| WO2013095433A1 (en) * | 2011-12-21 | 2013-06-27 | Intel Corporation | Electroless filled conductive structures |
| TWI527189B (zh) * | 2013-12-24 | 2016-03-21 | 矽品精密工業股份有限公司 | 半導體基板及其製法 |
| JP6963396B2 (ja) | 2017-02-28 | 2021-11-10 | キヤノン株式会社 | 電子部品の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3507756A (en) * | 1967-08-04 | 1970-04-21 | Bell Telephone Labor Inc | Method of fabricating semiconductor device contact |
| JPS63299251A (ja) * | 1987-05-29 | 1988-12-06 | Toshiba Corp | 半導体装置の製造方法 |
| US4977105A (en) * | 1988-03-15 | 1990-12-11 | Mitsubishi Denki Kabushiki Kaisha | Method for manufacturing interconnection structure in semiconductor device |
| GB2219434A (en) * | 1988-06-06 | 1989-12-06 | Philips Nv | A method of forming a contact in a semiconductor device |
| US4898841A (en) * | 1988-06-16 | 1990-02-06 | Northern Telecom Limited | Method of filling contact holes for semiconductor devices and contact structures made by that method |
| JP2623812B2 (ja) * | 1989-01-25 | 1997-06-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5098860A (en) * | 1990-05-07 | 1992-03-24 | The Boeing Company | Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers |
| JP3118785B2 (ja) * | 1991-05-23 | 2000-12-18 | ソニー株式会社 | バリヤメタル構造の形成方法 |
| US5209817A (en) * | 1991-08-22 | 1993-05-11 | International Business Machines Corporation | Selective plating method for forming integral via and wiring layers |
| JPH05206064A (ja) * | 1991-12-10 | 1993-08-13 | Nec Corp | 半導体装置の製造方法 |
| JPH05283362A (ja) * | 1992-04-03 | 1993-10-29 | Sony Corp | 多層配線の形成方法 |
| US5262352A (en) * | 1992-08-31 | 1993-11-16 | Motorola, Inc. | Method for forming an interconnection structure for conductive layers |
-
1991
- 1991-07-23 JP JP20656491A patent/JP3166221B2/ja not_active Expired - Fee Related
-
1992
- 1992-07-23 EP EP92306724A patent/EP0524818B1/de not_active Expired - Lifetime
- 1992-07-23 DE DE69222586T patent/DE69222586T2/de not_active Expired - Fee Related
-
1994
- 1994-09-28 US US08/314,437 patent/US5529956A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5529956A (en) | 1996-06-25 |
| EP0524818B1 (de) | 1997-10-08 |
| DE69222586D1 (de) | 1997-11-13 |
| JPH0529315A (ja) | 1993-02-05 |
| JP3166221B2 (ja) | 2001-05-14 |
| EP0524818A1 (de) | 1993-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69222586T2 (de) | Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung | |
| DE10256346B4 (de) | Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür | |
| DE69616081T2 (de) | Verbindungsschema für integrierte schaltungen | |
| DE69930839T2 (de) | Herstellungsmethode für eine elekttronische anordnung mit organischen schichten | |
| DE69226819T2 (de) | Metallische Planar-Bondfläche mit mehreren Schichten und Verfahren zu ihrer Herstellung | |
| DE3339957C2 (de) | ||
| DE69531244T2 (de) | Vereinfachter doppel-damaszenen prozess für die herstellung einer mehrlagen-metallisierung und einer verbindungsstruktur | |
| DE68923305T2 (de) | Elektrische Leitungen für elektronische Bauelemente. | |
| DE69836114T2 (de) | Kupferverdrahtung mit verbessertem Elektromigrationswiderstand und reduzierter Defektempfindlichkeit | |
| DE69031357T2 (de) | Halbleiteranordnung mit Mehrschichtleiter | |
| DE69512125T2 (de) | Herstellung von Löchern in polymerischen Materialien | |
| DE69133409T2 (de) | Verfahren zur Herstellung von Mehrschichtstrukturen | |
| EP1454344B1 (de) | Verfahren zur herstellung eines integrierten halbleiterproduktes mit metall-isolator-metall-kondensator | |
| DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
| DE69015564T2 (de) | Vollverdiefte verbindungsstruktur mit titanium/wolfram und selektivem cvd-wolfram. | |
| DE102012207116A1 (de) | Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen | |
| DE10244570B4 (de) | Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten | |
| DE69228099T2 (de) | Verfahren zur Herstellung von Sacklöchern und hergestellte Struktur | |
| DE19626039C2 (de) | Verfahren zum Herstellen einer Metalleitung | |
| WO2012031845A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes mit einer durchkontaktierung und halbleiterbauelement mit durchkontaktierung | |
| DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
| EP1118122B1 (de) | Integrierte schaltungsanordnung und verfahren zu deren herstellung | |
| DE69318880T2 (de) | Planarisierungsverfahren von einer integrierten Schaltung | |
| DE19747559A1 (de) | Verbindungsstruktur mit Gasdielektrikum, das zum Durchlöchern ohne Kontaktfleck kompatibel ist | |
| DE19920970C2 (de) | Verfahren zum Ausbilden von Kontaktstrecken und gleichzeitigen Planarisieren einer Substratoberfläche in integrierten Schaltungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |