DE4007659A1 - Precision D=A converter using decoder and current switches - ascertains which binary valve has most significant bit and forms residual word from lowest valve bits - Google Patents

Precision D=A converter using decoder and current switches - ascertains which binary valve has most significant bit and forms residual word from lowest valve bits

Info

Publication number
DE4007659A1
DE4007659A1 DE19904007659 DE4007659A DE4007659A1 DE 4007659 A1 DE4007659 A1 DE 4007659A1 DE 19904007659 DE19904007659 DE 19904007659 DE 4007659 A DE4007659 A DE 4007659A DE 4007659 A1 DE4007659 A1 DE 4007659A1
Authority
DE
Germany
Prior art keywords
digital
analog converter
decoder
analog
current switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19904007659
Other languages
German (de)
Other versions
DE4007659C2 (en
Inventor
Guenter Dipl Ing Ruff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bosch Telecom GmbH
Original Assignee
ANT Nachrichtentechnik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ANT Nachrichtentechnik GmbH filed Critical ANT Nachrichtentechnik GmbH
Priority to DE19904007659 priority Critical patent/DE4007659A1/en
Publication of DE4007659A1 publication Critical patent/DE4007659A1/en
Application granted granted Critical
Publication of DE4007659C2 publication Critical patent/DE4007659C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

The d-a converter comprises a decoder, current generators (S1...S64), a summing amplifier (SU1) and a sample and hold circuit (SH). A binary digital word of length W+1 is converted to either a current or voltage value following addition of currents. Two to the power of W current switches are provided to switch currents simultaneously. The value of the MSB is determined before the remainder of the bits is processed. USE/ADVANTAGE - Esp. feedback circuit in a-d converters; good dynamic performance.

Description

Die Erfindung bezieht sich auf einen hochgenauen Digital/Analog-Umsetzer für die Anwendung in rückgekoppelten Anordnungen zur A/D- oder D/A-Umsetzung gemäß Oberbegriff des Patentanspruches 1.The invention relates to a highly accurate Digital / analog converter for use in feedback Arrangements for A / D or D / A conversion according to the preamble of Claim 1.

In diesen Systemen, sog. "interpolative Umsetzer", welche z. B. zur hochgenauen Audio-Signalverarbeitung eingesetzt werden können, wird ein D/A-Umsetzer geringer Wortlänge, aber sehr hoher Genauigkeit des das anliegende Digitalwort repräsentierenden analogen Strom- oder Spannungswertes benötigt. Darüber hinaus muß die Umsetzungszeit sehr klein sein, da diese Systeme mit Überabtastung arbeiten (typisch einige MHz) und in der Rückkopplungsschleife aus Stabilitätsgründen die Totzeit minimiert werden muß.In these systems, so-called "interpolative converters", which, for. B. for high-precision audio signal processing can be a D / A converter of short word length, but very high accuracy of the applied digital word representing analog current or voltage value needed. In addition, the implementation time must be very short because these systems work with oversampling (typical a few MHz) and in the feedback loop For reasons of stability, the dead time must be minimized.

Tewksbury hat 1978 in dem Aufsatz "Oversampled, Linear Predictive and Noise-Shaping Coders of Order N < 1", IEEE Trans. on Circuits and Systems 25, S. 436-447, eine sehr einfache Realisierung des in der Rückkopplungsschleife eines interpolativen A/D-Umsetzers benötigten D/A-Umsetzers vorgeschlagen. Dieser arbeitet im Prinzip so, daß die von TTL- Flipflops gelieferten digitalen Ausgangssignale direkt über parallel angeordnete Widerstände mit Hilfe eines Operationsverstärkers aufsummiert werden. Von Adams ("Design and Implementation of an Audio 18 Bit Analog-to-Digital Converter Using Oversampling Techniques", JAES, Vol. 34, März 1986, 153-166) wurde dieser Vorschlag aufgegriffen und praktisch erprobt. Der entscheidende Nachteil dieser Methode besteht darin, daß die Genauigkeit des analogen Ausgangssignals durch Abweichungen der vorhandenen TTL-Signale von einer idealen Rechteckform beeinträchtigt wird (Einschwingvorgänge beim Umschalten, Unsymmetrie, Rauschen), so daß dadurch die erzielbare Gesamtgenauigkeit auf etwa 17-18 Bit begrenzt ist.Tewksbury wrote "Oversampled, Linear Predictive and Noise-Shaping Coders of Order N <1 ", IEEE Trans. On Circuits and Systems 25, pp. 436-447, a very simple implementation of one in the feedback loop interpolative A / D converter required D / A converter suggested. This works in principle so that the TTL Digital output signals delivered directly via flip-flops resistors arranged in parallel with the help of a Operational amplifiers are added up. By Adams ("Design and Implementation of an Audio 18 Bit Analog-to-Digital Converter Using Oversampling Techniques ", JAES, Vol. 34, March 1986, 153-166) this proposal was taken up and tried and tested. The main disadvantage of this method is that the accuracy of the analog  Output signal due to deviations from the existing TTL signals is affected by an ideal rectangular shape (Settling processes when switching, asymmetry, noise), so that the achievable overall accuracy is about 17-18 Bit is limited.

Aufgabe der vorliegenden Erfindung war es deshalb, einen schnellen, hochgenauen Digital/Analog-Umsetzer der eingangs genannten Art anzugeben, welcher eine Realisierung eines rückgekoppelten A/D- oder D/A-Umsetzers mit einer höheren Gesamtgenauigkeit zuläßt.The object of the present invention was therefore to fast, high-precision digital / analog converter of the beginning Specify the type mentioned, which is a realization of a feedback A / D or D / A converter with a higher Allow overall accuracy.

Diese Aufgabe wurde gelöst durch die Merkmale des Anspruches 1. Vorteilhafte Ausbildungen der Erfindung ergeben sich durch die Unteransprüche.This object was achieved by the features of claim 1. Advantageous developments of the invention result through the subclaims.

Das Prinzip des vorliegenden hochgenauen D/A-Umsetzers besteht darin, daß ein binäres Digitalwort der Länge W + 1 in einen analogen Strom- oder Spannungswert überführt wird, indem über eine Dekoderschaltung 2W Stromschalter angesteuert werden, welche zum Schalten von jeweils dem Betrag nach gleichen Strömen vorgesehen sind.The principle of the present high-precision D / A converter is that a binary digital word of length W + 1 is converted into an analog current or voltage value by controlling 2 W current switches via a decoder circuit, each of which switches according to the amount same currents are provided.

Es ergeben sich folgende Vorteile gegenüber einer üblichen Realisierung mit gewichteten Stromquellen (R-2R- Leiternetzwerk):The following advantages result over a conventional one Realization with weighted current sources (R-2R- Conductor network):

  • 1. Bei Umsetzern mit R-2R-Leiternetzwerk muß die Genauigkeit der Widerstände, welche die höherwertigen Bits repräsentieren, der zu erzielenden Gesamtgenauigkeit entsprechen. Daher ist ein hoher Abgleichaufwand erforderlich; maximal 18 Bit sind derzeit erreichbar. Demgegenüber sind die hier gestellten Toleranzanforderungen an die Genauigkeit der 2W Teilströme geringer, weil der einzelne Teilstrom nur einen Beitrag von jeweils einem LSB (Least Significant Bit) bezogen auf die Wortlänge W+1 liefert. So wird z. B. w=5 eine Genauigkeit von 20 Bit bezogen auf Vollaussteuerung erreicht, wenn die Teilströme entsprechend einer Genauigkeit von 14 Bit übereinstimmen.1. In the case of converters with an R-2R conductor network, the accuracy of the resistors, which represent the more significant bits, must correspond to the overall accuracy to be achieved. A high adjustment effort is therefore necessary; A maximum of 18 bits can currently be reached. In contrast, the tolerance requirements placed on the accuracy of the 2 W partial streams are lower because the individual partial stream only makes a contribution of one LSB (Least Significant Bit) in relation to the word length W + 1. So z. B. w = 5 achieves an accuracy of 20 bits based on full modulation if the partial streams correspond to an accuracy of 14 bits.
  • 2. Bei üblichen D/A-Umsetzern mit R-2R-Netzwerk treten sogenannte "Glitches" auf, das sind Amplitudensprünge, hervorgerufen durch unzulässige Zustände bei den Übergängen der umzusetzenden Digitalwerte von einem zum nächsten Taktzeitpunkt. Besonders kritisch ist dies bei Nulldurchgängen, wenn z. B. von einem Codewort 011 111 auf ein Codewort 100 000 gewechselt wird. Ein einziges falsch umgeklapptes Bit erzeugt hierbei eine Störamplitude, die ungleich größer ist als das Signal. Die Vorteile des vorliegenden hochgenauen Digital/Analog-Umsetzers liegen darin, daß aufgrund der Schaltung von gleichgewichteten Strömen ein "Glitch" nur eine größte Fehleramplitude erzeugen kann, die der momentanen Änderung der Signalamplitude entspricht. Der Einsatz eines "Deglitchers" (analoge Halteschaltung) am Ausgang ist nicht möglich, da dadurch die Umsetzungszeit unzulässig erhöht würde.2. With standard D / A converters with an R-2R network so-called "glitches" occur, that are Changes in amplitude caused by impermissible States at the transitions of the to be implemented Digital values from one to the next cycle time. This is particularly critical at zero crossings, if e.g. B. from a code word 011 111 on Code word 100 000 is changed. A single one wrongly flipped bit creates one Interference amplitude that is much larger than that Signal. The advantages of the present highly accurate Digital / analog converter are that due to the switching of equally weighted currents "Glitch" only generate a largest error amplitude can reflect the current change in Corresponds to signal amplitude. The use of a "Deglitchers" (analog hold circuit) at the output is not possible, because this means the implementation time would be increased inadmissibly.

Es folgt die Beschreibung der Erfindung anhand der Figuren.The description of the invention follows with the aid of the figures.

Die Fig. 1 zeigt das Prinzip des D/A-Umsetzers. Fig. 1 shows the principle of the D / A converter.

Die Fig. 2 gibt den Aufbau des Dekoderteils wieder. Fig. 2 shows the structure of the decoder part again.

In der Fig. 3 sind die Wahrheitstafeln für den Dekoder 1 bzw. Dekoder 2 wiedergegeben. In FIG. 3, the truth tables for the decoder 1 and decoder 2 are reproduced.

Fig. 4 beinhaltet das Schaltbild eines Stromschalters im Detail. Fig. 4 contains the circuit diagram of a current switch in detail.

Fig. 5 gibt das Blockschaltbild eines interpolativen A/D- Umsetzers wieder, in dessen Rückkoppelschleife ein D/A- Umsetzer eingefügt ist. Fig. 5 is a block diagram of an interpolative A / D converter gives, in its feedback loop a D / A converter is inserted.

In Fig. 6 ist das Blockschaltbild einer D/A-Umsetzer- Anordnung mit Rückkoppelschleife und Quantisierer aufgezeichnet. FIG. 6 shows the block diagram of a D / A converter arrangement with a feedback loop and quantizer.

Aus Fig. 1 geht das Prinzip des D/A-Umsetzers hervor. Am Eingang E steht das hier 7 bit lange Datenwort an. Das höchstwertige 7. Bit wird in der Baugruppe MSB (Most Significant Bit) auf seine Wertigkeit untersucht. Ist sein Wert binär 0, so wird lediglich das digitale Rest-Eingangswort der 6 niederwertigen Bits decodiert. Es steht oben links an den Eingängen A0 bis A5 an, welches durch den (Restwort- Dekoder mit 63 Ausgängen B1 bis B63 dekodiert wird. Jede dieser 2W-1 = 63 Stufen mit w=6 wird durch eine eigene Stromquelle repräsentiert. Der Dekoder aktiviert so viele gleiche Stromquellen Io mittels Stromschalter S1 bis S63, wie das 6 Bit-Rest-Eingangswort als Zahl angibt. Die analoge Ausgangsspannung entspricht dann der Summe dieser Ströme, multipliziert mit dem Wert des Widerstandes R im Gegenkopplungszweig des Ausgangsoperationsverstärkers Su1.The principle of the D / A converter is shown in FIG . The 7-bit data word is present at input E. The most significant 7th bit is examined in the MSB (Most Significant Bit) module for its significance. If its value is binary 0, only the digital residual input word of the 6 least significant bits is decoded. It is at the top left of inputs A 0 to A 5 , which is decoded by the (residual word decoder with 63 outputs B 1 to B 63. Each of these 2 W -1 = 63 stages with w = 6 is provided by its own current source The decoder activates as many identical current sources I o by means of current switches S 1 to S 63 as the 6-bit residual input word indicates as a number, the analog output voltage then corresponds to the sum of these currents multiplied by the value of the resistor R in the negative feedback branch of the output operational amplifier Su 1 .

Ist das höchstwertige Bit gleich binär 1, dann muß zu der Stromsumme, die dem Rest-Eingangswort der 6 wiederwertigsten Bits entspricht, noch ein Stromwert von 64 Io addiert werden. Dieser Stromwert ist in einem Abtast-Halteglied SH64 eingespeichert und wird mittels eines Schalters SM, der von der Baugruppe MSB gesteuert ist, in einen zweiten invertierenden Eingang des Summierers Su1 eingespeist, so daß an seinem Ausgang die gewünschte Summenspannung entsteht. If the most significant bit is binary 1, then a current value of 64 Io must be added to the current sum, which corresponds to the remaining input word of the 6 most significant bits. This current value is stored in a sample and hold element SH 64 and is fed into a second inverting input of the summer Su 1 by means of a switch SM, which is controlled by the assembly MSB, so that the desired total voltage is produced at its output.

Es ist die Möglichkeit vorgesehen, das Abtast-Halteglied SH64 von Zeit zu Zeit auf den Wert von 64 Io aufzuladen, falls es seinen Wert nicht über längere Zeit konstant halten kann. Zu diesem Zweck werden in einer Decodierpause, beispielsweise in einer kurzen Phase des Einlaufs des Eingangswortes, alle 64 Stromschalter S1 bis S64 eingeschaltet (und zwar 63 Stromschalter über die Decodereingänge, die über einen Schalter S64 an Binär 1 gelegt werden, und einen weiteren Stromschalter S64 direkt) und der Summenstrom 64 Io über einen weiteren Schalter S64 auf den Eingang des Abtast-Haltegliedes geführt. Da am Ausgang des Summierverstärkers Su1 somit kurzzeitig eine Fehlspannung erzeugt wird, ist ein weiteres Abtast-Halteglied SHA vorgesehen, das dem Verstärker nachgeschaltet und so gesteuert ist, daß Abtastproben nur dann entnommen werden, wenn der Summierverstärker echte Werte liefert.The possibility is provided to charge the sample and hold element SH 64 from time to time to the value of 64 Io if it cannot keep its value constant over a longer period of time. For this purpose, all 64 current switches S 1 to S 64 are switched on in a decoding pause, for example in a short phase of the input word input (namely 63 current switches via the decoder inputs, which are connected to binary 1 via a switch S 64 , and one further current switch S 64 directly) and the total current 64 Io led via a further switch S 64 to the input of the sample and hold element. Since a fault voltage is thus briefly generated at the output of the summing amplifier Su 1 , a further sample-and-hold element SHA is provided, which is connected downstream of the amplifier and is controlled in such a way that samples are only taken when the summing amplifier supplies real values.

Aus Fig. 2 ist erkennbar, daß je acht Stromquellen von einer identischen Dekoderschaltung angesteuert werden, nämlich dem Dekoder 2, diese wiederum von einem weiteren Dekoder, Dekoder 1, welcher die oberen drei Bits 4, 5, 6 verarbeitet.From Fig. 2 it can be seen that each eight current sources are controlled by an identical decoder circuit, namely the decoder 2 , this in turn by another decoder, decoder 1 , which processes the upper three bits 4 , 5 , 6 .

In Fig. 3 sind die zugehörigen Wahrheitstafeln gezeigt. Über einen Taktimpuls werden die Ausgangsregister aktiviert. Diese sind erforderlich, weil in der Dekoderschaltung unterschiedliche Laufzeiten auftreten.The associated truth tables are shown in FIG. 3. The output registers are activated by a clock pulse. These are necessary because different runtimes occur in the decoder circuit.

Die Realisierung der Dekoder kann sowohl mit TTL-Bausteinen als auch mittels PAL erfolgen.The decoder can be implemented using TTL modules as well as using PAL.

Fig. 4 zeigt die Schaltungsanordnung der Stromschalter. Die Schaltung benötigt keinen Feinabgleich durch Trimmwiderstände. Im Zusammenhang mit dem Einsatz des D/A-Umsetzers in einem rückgekoppelten System zur hochgenauen A/D-Umsetzung (Fig. 5) wird eine Genauigkeit der Teilströme Io = 0,32 mA von 0,01% gefordert. Dazu muß der Widerstand R1 eine Toleranz von 0,005 % und den Temperaturkoeffizienten 2.5 ppm aufweisen, geeignet ist z. B. Vishay Typ 102. Aufgrund der hohen Anforderungen an die Präzision des Operationsverstärkers ICI (Offset < 50 V bei kleinem Drift, hohe DC-Verstärkung) wurde der Typ PMI 0P07 E gewählt. Fig. 4 shows the circuit arrangement of the power switch. The circuit does not require fine adjustment using trimming resistors. In connection with the use of the D / A converter in a feedback system for high-precision A / D conversion ( FIG. 5), an accuracy of the partial currents I o = 0.32 mA of 0.01% is required. For this purpose, the resistor R 1 must have a tolerance of 0.005% and the temperature coefficient 2.5 ppm. B. Vishay Type 102. Due to the high demands on the precision of the operational amplifier ICI (offset <50 V with small drift, high DC gain), the type PMI 0P07 E was chosen.

In Fig. 5 ist der erfindungsgemäße D/A-Umsetzer in der Rückkoppelschleife einer A/D-Umsetzer-Anordnung eingesetzt. Das analoge Eingangssignal Vo (t) gelangt über einen Schleifenfilter mit der Übertragungsfunktion Hc (s) auf einen inneren A/D-Umsetzer der Wortlänge 6 Bit, welcher mit Überabtastung arbeitet und das Digitalsignal y(k) erzeugt. Dieses wird über den erfindungsgemäßen D/A-Umsetzer auf den Eingang des Schleifenfilters zurückgekoppelt. Die Differenz seines Ausgangssignals und des analogen Eingangssignals bildet das Eingangssignal des Schleifenfilters. Das Signal y(k) wird über ein Dezimationsfilter mit der Übertragungsfunktion Hl (z) geführt. Am Ausgang steht nach Reduzierung der Abtastrate um den Faktor r das gewünschte Signal yl (k) zur Verfügung.In FIG. 5, the D / A converter in the feedback loop of an A / D converter according to the invention is used arrangement. The analog input signal V o (t) passes through a loop filter with the transfer function H c (s) to an inner A / D converter with a word length of 6 bits, which works with oversampling and generates the digital signal y (k). This is fed back to the input of the loop filter via the D / A converter according to the invention. The difference between its output signal and the analog input signal forms the input signal of the loop filter. The signal y (k) is passed through a decimation filter with the transfer function H l (z). After reducing the sampling rate by the factor r, the desired signal y l (k) is available at the output.

Die Fig. 6 zeigt den erfindungsgemäßen Digital/Analog- Umsetzer in einer D/A-Umsetzer-Anordnung. Das eingangsseitige Digitalsignal mit der Abtastrate 46,8 kHz wird über ein Interpolationsfilter mit der Übertragungsfunktion H (z) geführt, wodurch eine Überabtastung von beispielsweise r=64 erzielt wird. Die digitale Weiterverarbeitung erfolgt dann mit der Taktfrequenz 3 MHz. Die Differenz des überabgetasteten Signals y(k) und des Ausgangssignals eines Quantisierers Q wird auf ein digitales Schleifenfilter mit der Übertragungsfunktion Hs (z) gegeben, welches das Eingangssignal des Quantisierers bereitstellt. Durch diese "Noise Shaping"-Struktur wird das durch den Quantisierer eingespeiste Rauschen im Nutzfrequenzbereich stark unterdrückt. Das Quantisiererausgangssignal wird nun dem erfindungsgemäßen Digital/Analog-Umsetzer zugeführt, welcher ebenso wie der Quantisierer mit 6 Bit arbeitet, so daß das Quantisierungsrauschen unverändert bleibt, d. h. eine stark reduzierte Leistung im Nutzfrequenzbereich aufweist. Das Analogtiefpaßfilter mit der Übertragungsfunktion HT(s) unterdrückt die Rauschleistung außerhalb des Nutzbandes. Unter der Voraussetzung, daß die Wortlänge der digitalen Eingangswerte yl(k) größer 20 Bit beträgt, ist am Ausgang ein Signal-/Geräuschverhältnis von mehr als 120 dB erzielbar. Fig. 6 shows the digital / analog converter according to the invention in a D / A converter arrangement. The input-side digital signal with the sampling rate 46.8 kHz is passed through an interpolation filter with the transfer function H (z), whereby an oversampling of, for example, r = 64 is achieved. The digital further processing then takes place at the clock frequency of 3 MHz. The difference between the oversampled signal y (k) and the output signal of a quantizer Q is applied to a digital loop filter with the transfer function H s (z), which provides the input signal of the quantizer. This noise shaping structure strongly suppresses the noise fed in by the quantizer in the useful frequency range. The quantizer output signal is now fed to the digital / analog converter according to the invention, which, like the quantizer, works with 6 bits, so that the quantization noise remains unchanged, ie has a greatly reduced power in the useful frequency range. The analog low-pass filter with the transfer function H T (s) suppresses the noise power outside the useful band. Provided that the word length of the digital input values y l (k) is greater than 20 bits, a signal / noise ratio of more than 120 dB can be achieved at the output.

Claims (10)

1. Hochgenauer D/A-Umsetzer mit Decoder und Stromschaltern, zur Umsetzung eines binären Digitalwortes der Länge W+1 in einen analogen Strom- oder Spannungswert, wobei von den Stromschaltern geschaltete Ströme addiert werden, dadurch gekennzeichnet, daß 2w Stromschalter zum Schalten von jeweils gleichen Strömen (Io) vorgesehen sind,
daß festgestellt wird, welchen Binärwert das höchstwertige Bit (MSB) aufweist,
daß ein Restwort gebildet wird aus den w niederwertigsten Bits,
daß durch den Decoder m von 2w-1 Stromschaltern aktiviert werden, mit 0m2w-1, m ∈ N, wenn m der Zahlenwert des umzusetzenden Restwortes, bestehend aus den w niederwertigsten Bits, ist,
daß, wenn das höchstwertige Bit gleich binär 1 ist, zu den m Strömen (Io) 2w Ströme addiert werden, die von einem Abtast- Halteglied (SH64) geliefert werden.1. Highly accurate D / A converter with decoder and current switches, for converting a binary digital word of length W + 1 into an analog current or voltage value, currents switched by the current switches being added, characterized in that 2 w current switches for switching the same currents (I o ) are provided,
determining which binary value the most significant bit (MSB) has,
that a residual word is formed from the w least significant bits,
that the decoder activates m of 2 w -1 current switches, with 0m2 w -1, m ∈ N, if m is the numerical value of the residual word to be converted, consisting of the w least significant bits,
that when the most significant bit is a binary 1, are added to the m currents (I o) w 2 streams, which are supplied by a sample and hold member (SH 64). 2. Digital/Analog-Umsetzer nach Anspruch 1, dadurch gekennzeichnet, daß der Eingang des Abtasthaltegliedes (SH64) dann auf den Summenpunkt (Su) geschaltet wird (S64), wenn alle w Stromschalter (S1...S64) aktiviert sind.2. Digital / analog converter according to claim 1, characterized in that the input of the sample and hold element (SH 64 ) is then switched to the sum point (Su) (S 64 ) when all w current switches (S 1 ... S 64 ) are activated. 3. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Aktivierung aller w Stromschalter und die Abtastung durch das Halteglied (SH64) zyklisch und zwischen der Umsetzung zweier aufeinanderfolgender Digitalwörter erfolgt.3. Digital / analog converter according to one of the preceding claims, characterized in that the activation of all w current switches and the sampling by the holding member (SH 64 ) is carried out cyclically and between the implementation of two successive digital words. 4. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Summation der Ströme mittels eines Summierers (Su1) erfolgt, auf dessen Eingang der Ausgang des Abtasthaltegliedes (SH64) schaltbar (SM) ist.4. Digital / analog converter according to one of the preceding claims, characterized in that the summation of the currents takes place by means of a summer (Su 1 ), on the input of which the output of the sample and hold element (SH 64 ) can be switched (S M ). 5. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß dem Summierer (Su1) ein zweites Abtasthalteglied (SHA) nachgeschaltet ist, das zyklisch im Takte der angelieferten Digitalworte getaktet wird.5. Digital / analog converter according to one of the preceding claims, characterized in that the summer (Su 1 ) is followed by a second sample and hold element (SHA) which is cycled in time with the delivered digital words. 6. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die von den Stromschaltern geschalteten Ströme mittels hochpräziser Widerstände der Genauigkeit 0.005% festgelegt werden und daß die Wortlänge zu w = 6 gewählt wird.6. Digital / analog converter according to one of the preceding Claims, characterized in that the Current switches switched currents using high-precision Resistances of 0.005% accuracy are set and that the word length is chosen to be w = 6. 7. Digital/Analog-Umsetzer nach Anspruch 6, dadurch gekennzeichnet, daß der Dekoder zweistufig realisiert ist, daß die erste Stufe durch einen ersten Dekoder (1) gebildet wird, der die drei oberen Bits 4-6 des Restwortes dekodiert und sieben Ausgänge (A1, ..., A7) aufweist, daß die zweite Stufe durch acht gleiche Dekoder (2) gebildet wird, wobei jeder dieser Dekoder fünf Eingänge (1, 2, 3, A0, A1) aufweist, die drei unteren Bits 1-3 dekodiert und acht Ausgänge (B1, ...,B8,; ...,; B57, ..., B64) aufweist und wobei drei Eingänge (1, 2, 3) mit den drei unteren Bits beaufschlagt sind, und die beiden anderen Eingänge (A0, A1) jeweils mit zwei der sieben Ausgänge des ersten Dekoders oder mit dem Pol einer Versorgungsspannung verbunden sind.7. Digital / analog converter according to claim 6, characterized in that the decoder is implemented in two stages, that the first stage is formed by a first decoder ( 1 ) which decodes the three upper bits 4-6 of the remainder word and seven outputs ( A 1 , ..., A 7 ), that the second stage is formed by eight identical decoders ( 2 ), each of these decoders having five inputs ( 1 , 2 , 3 , A 0 , A 1 ), the lower three Bits 1-3 decoded and eight outputs (B 1 , ..., B 8 ,; ...,; B 57 , ..., B 64 ) and with three inputs ( 1 , 2 , 3 ) with the three lower bits are applied, and the two other inputs (A 0 , A 1 ) are each connected to two of the seven outputs of the first decoder or to the pole of a supply voltage. 8. Digital/Analog-Umsetzer nach Anspruch 7, dadurch gekennzeichnet, daß der Dekoder 1 nach folgender Wahrheitstabelle und die Decoder 2 nach der folgenden Wahrheitstabelle arbeiten: 8. Digital / analog converter according to claim 7, characterized in that the decoder 1 according to the following truth table and the decoders 2 operate according to the following truth table: 9. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, gekennzeichnet durch den Einsatz in einer Digital/Analog-Umsetzer-Anordnung, bei der das umzusetzende Digitalsignal mittels eines digitalen Interpolationsfilters überabgetastet wird, anschließend über ein Additionsglied einer Schleife zugeführt wird, die aus einer Ringkaskade eines digitalen Schleifenfiltres und eines Quantisierers Q besteht, dessen Ausgang invertiert auf den Schleifeneingang zurückgeführt und direkt auf den Digital/Analog-Umsetzer- Eingang geführt wird, und wobei der Ausgang des Digital/Analog-Umsetzers mittels analogem Tiefpaßfilter gefiltert wird.9. Digital / analog converter according to one of the preceding Claims characterized by the use in a Digital / analog converter arrangement in which the to be converted Digital signal using a digital interpolation filter is oversampled, then via an adder a loop is fed, which consists of a ring cascade digital loop filter and a quantizer Q, its output is inverted to the loop input fed back and directly to the digital / analog converter Input is performed, and the output of the  Digital / analog converter using an analog low-pass filter is filtered. 10. Digital/Analog-Umsetzer nach einem der vorhergehenden Ansprüche, gekennzeichnet durch den Einsatz in der Rückkoppelschleife einer Analog/Digital-Umsetzer-Anordnung, wobei die Rückkoppelschleife aus der Kaskade eines Schleifenfilters, des Digital/Analog-Umsetzers und eines Analog/Digital-Umsetzers besteht, wobei die Differenz aus dem analogen Eingangssignal und dem Ausgangssignal des D/A- Umsetzers dem Schleifenfiltereingang zugeführt wird und die Umsetzer bezüglich des bandbegrenzten Eingangssignals mit Überabtastung betrieben werden.10. Digital / analog converter according to one of the preceding Claims characterized by use in the Feedback loop of an analog / digital converter arrangement, the feedback loop from the cascade one Loop filter, the digital / analog converter and one Analog / digital converter, the difference being the analog input signal and the output signal of the D / A- Converter is fed to the loop filter input and the Converter with regard to the band-limited input signal Oversampling.
DE19904007659 1990-03-10 1990-03-10 Precision D=A converter using decoder and current switches - ascertains which binary valve has most significant bit and forms residual word from lowest valve bits Granted DE4007659A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19904007659 DE4007659A1 (en) 1990-03-10 1990-03-10 Precision D=A converter using decoder and current switches - ascertains which binary valve has most significant bit and forms residual word from lowest valve bits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19904007659 DE4007659A1 (en) 1990-03-10 1990-03-10 Precision D=A converter using decoder and current switches - ascertains which binary valve has most significant bit and forms residual word from lowest valve bits

Publications (2)

Publication Number Publication Date
DE4007659A1 true DE4007659A1 (en) 1991-09-12
DE4007659C2 DE4007659C2 (en) 1992-05-27

Family

ID=6401900

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19904007659 Granted DE4007659A1 (en) 1990-03-10 1990-03-10 Precision D=A converter using decoder and current switches - ascertains which binary valve has most significant bit and forms residual word from lowest valve bits

Country Status (1)

Country Link
DE (1) DE4007659A1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3124333A1 (en) * 1980-07-09 1982-04-22 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven "DIGITAL / ANALOG CONVERTER"
DE2803099C3 (en) * 1978-01-25 1986-07-10 Hans-Ulrich 5810 Witten Post Digital-to-analog converter in integrated circuit technology

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2803099C3 (en) * 1978-01-25 1986-07-10 Hans-Ulrich 5810 Witten Post Digital-to-analog converter in integrated circuit technology
DE3124333A1 (en) * 1980-07-09 1982-04-22 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven "DIGITAL / ANALOG CONVERTER"

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
ADAMS, Robert W.: Design and Implementation of an Audio 18-Bit Analog-to-Digital Converter Using Oversampling Techniques. In: Journal of the Audio Engineering Society, 1986, Nr. 3, S. 153 *
SAUL, P.H., HOWARD, D.W., GREENWOOD, C.J.: VLSI Process Compatible 8 Bit CMOS DAC. In: IEE Proceedings, 1985, Nr. 2, S. 99 *
TEWKSBURY, Stuart, K., HALLOCK, Robert W.: Oversampled Linear Predictive and Noise- Shaping Coders of Order N größer 1. In: IEEE Transactions on Circuits and Systems, 1978, Nr. 7, S. 436 *

Also Published As

Publication number Publication date
DE4007659C2 (en) 1992-05-27

Similar Documents

Publication Publication Date Title
DE69927084T2 (en) Sigma-delta modulator and modulation method
DE3486102T2 (en) Device and method for AD and DA conversion.
DE3789927T2 (en) Networks used in A / D and D / A converters with differential error correction.
DE4003758C2 (en) Circuit arrangement for reducing the effects of mismatched impedance elements
DE4311724C2 (en) Delta-sigma modulator for analog / digital converter and method for performing low-noise delta-sigma modulation
DE69417978T2 (en) Analog digital converter with dither signal
EP0253950B1 (en) Monolithic integratable digital-analog converter
DE102004049481B4 (en) Analog to digital converter
DE69605134T2 (en) DIGITAL-ANALOG CONVERTER WITH REFERENCE SIGNAL
DE69620285T2 (en) Delta-sigma analog-to-digital converter
DE69325610T2 (en) Analog-digital converter with rough and fine range
DE2638534A1 (en) CODER FOR CONVERTING AN ANALOG INPUT SIGNAL INTO A DIGITAL OUTPUT SIGNAL
DE60212940T2 (en) COMPARISON OF DYNAMIC ELEMENTS IN A / D-CONVERTERS
DE102006042003A1 (en) Pipeline A / D converter with digital error correction with minimal overhead
DE3104904A1 (en) HIGHLY ACCURATE DIGITAL / ANALOG CONVERTER AND SUSPENSION PROCESS REMOVAL SYSTEM DAFUER
DE19780640B3 (en) Low-power delta-sigma converter
EP0080725B1 (en) Method and apparatus for a/d conversion
DE3788270T2 (en) Analog-to-digital converter.
DE102015109542B4 (en) Double sampling modulator with feedforward
DE4007660C2 (en)
DE4007659C2 (en)
DE3924503C2 (en)
DE4128680C1 (en) Precision D=A converter with decoder and current switches - converting current or voltage value with switched currents added
DE69228444T2 (en) Analog-digital converter
DE69521452T2 (en) Circuit for digital / analog conversion and the circuit using A / D converter

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8320 Willingness to grant licenses declared (paragraph 23)
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee