DE3880750T2 - Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür. - Google Patents

Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür.

Info

Publication number
DE3880750T2
DE3880750T2 DE88108135T DE3880750T DE3880750T2 DE 3880750 T2 DE3880750 T2 DE 3880750T2 DE 88108135 T DE88108135 T DE 88108135T DE 3880750 T DE3880750 T DE 3880750T DE 3880750 T2 DE3880750 T2 DE 3880750T2
Authority
DE
Germany
Prior art keywords
polysilicon
trench
epitaxial
semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE88108135T
Other languages
English (en)
Other versions
DE3880750D1 (de
Inventor
Wei Hwang
Nicky C Lu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3880750D1 publication Critical patent/DE3880750D1/de
Publication of DE3880750T2 publication Critical patent/DE3880750T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H01L29/945—Trench capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0383—Making the capacitor or connections thereto the capacitor being in a trench in the substrate wherein the transistor is vertical

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegende Erfindung bezieht sich auf dynamische Speicherzellen-Strukturen mit wahlfreiem Zugriff und Herstellungsverfahren dafür, spezieller auf vertikal strukturierte Grabentransistor- und Grabenkondensator-Strukturen und Herstellungsverfahren dafür nach Anspruch 6 bzw. 1.
  • Die folgenden Literaturhinweise sind typisch für den Stand der Technik, wie er vor der vorliegenden Erfindung verfügbar war.
  • Die japanische Patentschrift 59-19366 beschreibt ein vertikal strukturiertes FET-Halbleiterspeicherelement, das zwischen Kondensatoren angebracht ist, die der Ladungsspeicherung dienen. Elektrostatische Kapazität des Elementsubstrats wird verwendet, um die Ladung des Speichers aufzunehmen.
  • Die japanische Patentschrift 58-3269 bezieht sich auf eine vertikal strukturierte Eintransistor-MOS-Speicherzelle, die eine zylindrische Gate-Elektrode, eine Isolationsschicht und Source- und Drain-Schichten enthält. Die Source- oder Drain-Schicht kann auch eine der Elektroden eines Speicherkondensators darstellen.
  • Die Veröffentlichung mit dem Titel "DYNAMIC RAM CELL STRUCTURE", IBM Technical Disclosure Bulletin, Band 27, Nr. 12, Mai 1985, S. 7051, bezieht sich allgemein auf Strukturen integrierter Schaltkreise und spezieller auf den Aufbau der Zellen dynamischer Speicher mit wahlfreiem Zugriff (DRAM), die einen gestapelten planaren MOS-Zugriffstransistor über einem verdeckten pn-Übergangs-Speicherkondensator enthalten.
  • Die Veröffentlichung mit dem Titel "HIGH DENSITY VERTICAL DRAM CELL", IBM Technical Disclosure Bulletin, Band 29, Nr. 5, Oktober 1986, S. 2335, beschreibt eine Vertikal-Graben-DRAM-Zelle hoher Packungsdichte, bei der das Übertragungselement in Vertikalrichtung orientiert und über einem in einem Graben liegenden Speicherkondensator angeordnet ist. Ein flacher, mit Polysilicium oder Polycid gefüllter Graben dient als Gate des MOS-Übertragungselements. Übertragungs-MOSFETs benachbarter Zellen teilen sich dasselbe Gate.
  • Die Veröffentlichung mit dem Titel "DYNAMIC RAM CELL WITH MERGED DRAIN AND STORAGE", IBM Technical Disclosure Bulletin, Band 27, Nr. 11, April 1985, S. 6694, bezieht sich allgemein auf die Herstellung integrierter Schaltkreise und spezieller auf den Aufbau einer DRAM-Zelle, die weniger Platz benötigt.
  • Die Europäische Patentanmeldung EP-A-0180026 beschreibt eine DRAM-Zelle und eine Zellmatrix, die einen FET-Transistor und einen Speicherkondensator umfaßt, wobei sowohl Transistor als auch Kondensator in einem Graben im Substrat gebildet werden. Source, Kanal und Drain des Transistors sowie eine Kondensatorplatte werden im wesentlichen vertikal an den Seitenwänden des Grabens im Substratvolumen gebildet.
  • Eine Aufgabe der vorliegenden Erfindung ist eine verbesserte Eintransistor-Speicherzellen-Struktur hoher Packungsdichte für einen DRAM.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist eine verbesserte Speicherzellen-Struktur mit vertikal angeordnetem Transistor und Grabenkondensator.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist eine verbesserte DRAM-Zellenstruktur, bei der ein vertikal angeordneter Transistor auf den Oberflächen einer in die Siliciumoberfläche geformten U-förmigen Rinne aufgebaut und ein Graben-Speicherkondensator unterhalb der U-förmigen Rinne eingegraben ist.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist ein verbessertes Herstellungsverfahren für hohe Packungsdichten mit Hilfe der Entkopplung der Abmessungen des vertikalen Zugriffstransistors von der Größe des Graben-Speicherkondensators.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist ein verbessertes Herstellungsverfahren für eine Epitaxieschicht auf einem Siliciumsubstrat und über festgelegten isolatorbedeckten Inseln, die einen selbstjustierenden Kontaktierungsbereich in der Epitaxieschicht bildet.
  • Noch eine Aufgabe der vorliegenden Erfindung ist ein verbessertes Herstellungsverfahren für eine Verbindung zwischen dem in der Epitaxieschicht aufgebauten vertikalen Element und dem Element unterhalb der festgelegten isolatorbedeckten Inseln und für die Erzeugung eines selbstjustierenden Kontaktierungsbereichs in der Epitaxieschicht.
  • Eine weitere Aufgabe der vorliegenden Erfindung ist ein Herstellungsverfahren für ein DRAM-Element, wobei die Verbindung zwischen dem Source-Gebiet des vertikalen Zugriffstransistors und der Speicherelektrode des Grabenkondensators durch zwei selektive epitaxiale Abscheidevorgänge gebildet wird, die einen selbstjustierenden Kontakt bieten.
  • Die beanspruchte Erfindung wird nachfolgend mit Bezug auf die im folgenden genannten Zeichnungen genauer beschrieben:
  • Fig. 1 ist eine schematische Darstellung eines Querschnitts einer Speicherzelle, die einen vertikalen Zugriffstransistor und einen Speicherkondensator gemäß den Prinzipien der vorliegenden Erfindung enthält.
  • Fig. 2 ist eine schematische Darstellung einer Aufsicht der Speicherzelle von Fig. 1.
  • Fig. 3, 4, 5, 6, 7, 8, 9 und 10 zeigen schematische Querschnitte zur Erläuterung verschiedener Phasen im Herstellungsprozeß der Speicherzellen-Struktur von Fig. 1 und 2 unter Verwendung eines Verfahrens gemäß den Prinzipien der vorliegenden Erfindung.
  • Eine neuartige vertikale Transistor-/Kapazitätspeicherzelle für DRAM wird beschrieben. Der Querschnitt dieser neuartigen vertikalen DRAM-Zelle ist in Fig. 1 und eine schematische Aufsicht des Layouts in Fig. 2 gezeigt. Fig. 1 zeigt einen über einer tiefen U-förmigen Rinne mit einem Substrat-Platten-Grabenkondensator (SPT, substrate-plate trench) 22 gestapelten Zugriffstransistor 10 entlang einer flachen U-förmigen Rinne. Zur Vereinfachung wird diese Zellstruktur als U-SPT-Zelle bezeichnet. Die Anordnung des vertikalen Zugriffstransistors 10 und des Grabenkondensators 22, wie in Fig. 1 gezeigt, unterscheidet sich von den konventionellen planaren und grabenartigen DRAM-Zellen, die von H. Sunami in der Veröffentlichung "Cell structures for future DRAM's", IEDM Tech. Dig., S. 694-697, 1985, und von W. F. Richardson u. a. in der Veröffentlichung "A trench transistor cross-point DRAM cell", IEDM Tech. Dig., S. 714-717, 1985, beschrieben werden, da sie die Vorteile extrem kleiner Größe, hoher Packungsdichte, niedrigerer Rate "weicher" Fehler, geringerer Leck- und Durchgreifströme und höherer Störsicherheit bietet.
  • Die neuartige Zelle wird unter Verwendung eines neuen selbstjustierenden epitaxialen Abscheideverfahrens in Verbindung mit CMOS-Techniken nach dem Stand der Technik erfolgreich hergestellt. Zwei epitaxiale Schichten werden auf einem Substratwafer abgeschieden, der bereits mit Grabenkondensatoren versehen ist, wobei zwischendurch ein Oxid-Ätzprozess erfolgt. Die erste und zweite Epitaxieschicht wird gleichzeitig vertikal auf dem freiliegenden Silicium in der Umgebung der verdeckten Speicherkondensatoren und lateral über dem Oxid abgeschieden. Der Grabentransistor wird in den Epitaxieschichten hergestellt.
  • Fig. 1 zeigt einen Querschnitt einer U-SPT-Zelle, die nach dem in Fig. 3 bis 10 gezeigten Verfahren der vorliegenden Erfindung hergestellt wurde, und Fig. 2 zeigt eine Aufsicht. Die Struktur des Elements von Fig. 1 enthält ein Siliciumsubstrat 16, das zum Zweck der Darstellung p&spplus;-leitend gewählt wird. Ein p-Kanal-Übertragungselement mit Gate 48, Source 44 und Drain 40 wird im Bereich einer n-Wanne 36 innerhalb einer epitaxialen Schicht 14 hergestellt. Ein Grabenkondensator befindet sich im Substrat 16 und ist angefüllt mit stark dotiertem p&spplus;-Polysilicium 26. Ein Verbundfilm 24 aus SiO&sub2;/Si&sub3;N&sub4;/SiO&sub2; auf den Seitenwänden des Grabens dient als Isolator des Speicherkondensators. Eine p&spplus;-dotierte vertikale Verbindung 34 wird zur Verbindung des Source- Gebietes des Übertragungselements mit der Speicherelektrode 26 des Grabenkondensators gebildet. Eine weiterverbindende Diffusionsbahn 40, die als Bitleitung verwendet wird, ist mit dem Drain-Gebiet des Übertragungselements verbunden.
  • Die Verfahrensschritte der vorliegenden Erfindung zur Herstellung der U-SPT-Struktur von Fig. 1 werden im folgenden beschrieben:
  • Schritt 1) Ein monokristalliner p&supmin;-dotierter Siliciumfilm 14 wird epitaxial auf dem p&spplus;-dotierten Substrat 16 abgeschieden. Eine aus SiO&sub2; 20 und Si&sub3;N&sub4; 18 bestehende Verbundschicht 12 wird auf der Epitaxieschicht 14 abegeschieden. Nach geeigneten lithographischen Schritten wird in der Verbundschicht 12 eine Öffnung hergestellt. Die verbleibende Verbundschicht 12 wird als Maske für das Ätzen eines Grabens 22 in das Substrat 16 mittels RIE (reactive ion etching, reaktiven Ionenätzens) verwendet, wie in Fig. 3 gezeigt.
  • Schritt 2) Nachdem eine dünne SiO&sub2;-Schicht thermisch auf die Grabenoberfläche aufgewachsen wurde, wird eine dünne Si&sub3;N&sub4;- Schicht in einer oxidierenden Umgebung aufgebracht und thermisch verdichtet, um den Verbundfilm 24 als Isolator des Speicherkondensators zu bilden. Eine dicke p&spplus;-dotierte Polysiliciumschicht 26 wird anschließend zur Füllung des Grabens aufgebracht, wie in Fig. 3 gezeigt.
  • Schritt 3) Der Polysiliciumfilm 26 wird mittels RIE und/oder chemisch-mechanischen Polierens planarisiert, so daß die Oberfläche des Polysiliciums 26 gleichauf mit der Oberseite des Substrats 14 liegt, wie in Fig. 3 gezeigt. Die Nitrid/Oxidschicht 12 über der Substratoberfläche wird als Ätzstoppmittel verwendet.
  • Schritt 4) Eine SiO&sub2;-Schicht 28 wird thermisch auf dem Polysilicium 26 aufgewachsen. Die Gegenwart des Verbundfilms 12 auf den monokristallinen Bereichen, wie in Fig. 3 gezeigt, verhindert die Oxidation der Epitaxieschicht 14. Die Dicke der SiO&sub2;-Schicht 28 ist viel größer als die des SiO&sub2;-Teilbereichs 20 der Verbundschicht 12.
  • Schritt 5) Der Si&sub3;N&sub4;-Teilbereich 18 der Verbundschicht 12 wird durch selektives isotropes Ätzen entfernt. Der SiO&sub2;-Teilbereich 20 der Verbundschicht 12 wird anschließend vollständig entfernt, wobei auf dem Polysilicium 26 ein Teil der SiO&sub2;-Schicht 28 aufgrund ihrer wesentlich größeren Dicke im Vergleich zum SiO&sub2;- Teilbereich 20 der Verbundschicht 12 zurückbleibt.
  • Schritt 6) Eine monokristalline, p&supmin;-dotierte Schicht 30 wird auf der freiliegenden Oberfläche der Epitaxieschicht 14 epitaxial abgeschieden, wie in Fig. 4 gezeigt. Die Epitaxieschicht 30 wächst ungefähr mit derselben Geschwindigkeit lateral über die SiO&sub2;-Schicht 28, wie sie vertikal aus der Epitaxieschicht 14 herauswächst. Auf diese Weise wird das Wachstum der Epitaxieschicht 30 zur Herstellung eines lateralen "Fensters" 50 zwischen ihren voranschreitenden Kanten über der SiO&sub2;-Schicht 28 gesteuert, wie in den Querschnitten dargestellt.
  • Schritt 7) Das "Fenster" 50 in der Epitaxieschicht 30 wird als selbstjustierende Maske zur Entfernung der SiO&sub2;-Schicht 28 über dem Polysilicium 26 im Fensterbereich 50 mittels naßchemischen, trockenen Plasma- oder reaktiven Ionenätzens verwendet, wie in Fig. 5 gezeigt. Es entsteht so ein Verbindungsbereich mit dem Polysilicium 26, welches den Graben ausfüllt, durch eine selbstjustierende epitaxiale Abscheidetechnik anstatt durch lithographische Maskierungsschritte.
  • Schritt 8) Nach der Öffnung des Verbindungsbereiches wird eine weitere Epitaxieschicht 32 abgeschieden, um das Fenster 50 aufzufüllen, wie in Fig. 6 gezeigt. Es sei angemerkt, daß während dieser Abscheidung ein pyramidenförmiger Bereich 34, im folgenden "Hals" genannt, aus polykristallinem Silicium im Fensterbereich 50 aus den Graben füllendem Polysilicium 26 entsteht. Die Diffusion von Dotanden aus den Graben füllendem Polysilicium 26 in den polykristallinen Bereich der Epitaxieschicht 34 während dieses Schrittes und nachfolgender Wärmebehandlungen bildet einen leitfähigen Bereich zwischen dem den Graben füllenden Polysilicium 26 und der Waferoberfläche.
  • An dieser Stelle werden Bereiche mit n-Wannen, Isolatorbereiche und Bereiche mit vertikalen p-Kanal-FET-Elementen in Verbindung mit CMOS- und Grabentechniken nach dem Stand der Technik hergestellt, um die in Fig. 1 gezeigte Struktur zu erzeugen, was in den nächsten fünf Schritten beschrieben wird.
  • Schritt 9) Eine Verbunddeckschicht aus SiO&sub2; und Si&sub3;N&sub4; wird auf dem Substrat gebildet. Nach geeigneten Lithographie- und Photoresistschritten wird eine Öffnung in der Photoresistschicht hergestellt, um die für die n-Wanne vorgesehenen Bereiche freizulegen. Dann werden n-Dotanden durch die Verbundschicht aus SiO&sub2; und Si&sub3;N&sub4; auf dem Substrat implantiert, um die Bereiche der n- Wanne 36 zu bilden. Photoresist außerhalb der Bereiche der n- Wanne blockiert die n-Implantation in die n-Kanalbereiche des Elements. Nach Entfernung des Photoresists wird ein kurzer Wärmebehandlungszyklus angewandt, um n-Dotiersubstanzen in das Substrat 16 zu treiben.
  • Schritt 10) Wie in Fig. 8 gezeigt, wird nach geeigneten lithographischen Schritten der flache isolierende Oxidbereich 38 festgelegt. Die verbleibende Verbundschicht wird dann als Maske für die Ätzung der flachen Grabenisolation 38 in Substrat 16 durch RIE (reaktives Ionenätzen) benutzt. Ein dünnes Oxid wird über der flachen Grabenisolation 38 gebildet, gefolgt von der Aufbringung einer dicken Oxidschicht zur Füllung der flachen Grabenisolation und von der Planarisierung, um eine auf gleicher Höhe liegende Oberfläche von Isolationsoxid 38 und Substratoberfläche zu erreichen. Nach geeigneten Lithographie- und Photoresistschritten werden durch die Verbundschicht aus SiO&sub2; und Si&sub3;N&sub4; auf der Oberfläche der n-Wanne p-Dotanden implantiert, um einen p&spplus;-Diffusionsbereich 40 zu bilden. Dann wird die Verbundschicht aus SiO&sub2; und Si&sub3;N&sub4; entfernt. Der p&spplus;-Diffusionsbereich 40 wird als Drain-Übergang des Zugriffstransistors gebildet und auch als eindiffundierte Bitleitung dienen.
  • Schritt 11) Eine Verbunddeckschicht aus SiO&sub2; und Si&sub3;N&sub4; wird auf der epitaxialen p&supmin;-Schicht 32 gebildet. Nach geeigneten Maskierungs- und Lithographieschritten wird eine Öffnung in der Verbundschicht hergestellt. Die verbleibende Verbundschicht wird als Maske für die Ätzung eines flachen Grabens 42 in den Bereichen der n-Wanne 36 mittels RIE zur Bildung des Bereiches eines vertikalen Zugriffstransistors verwendet, wie in Fig. 9 gezeigt. Die Tiefe dieses flachen Grabens wird so bemessen, daß er Verbindung mit dem epitaxialen Polysiliciumbereich des p&spplus;-Halses 34 hat (oder auf diesem gestapelt ist). Aufgrund des hohen Diffusionsvermögens des epitaxialen p&spplus;-Bereiches des Halses wird der verdeckte Source-Übergang 44 des Zugriffstransistors gebildet. Der neuartige verdeckte p&spplus;-Kontakt (Verbindung) zwischen dem verdeckten Source-Übergang des Transistors und Polysilicium im Innern des Grabenkondensators wird durch den nachfolgenden Hochtemperaturzyklus automatisch gebildet.
  • Schritt 12) Abscheiden eines dünnen Gate-Oxids 46 auf den vertikalen Wänden des flachen Grabens, wie in Fig. 10 gezeigt.
  • Schritt 13) Wie in Fig. 1 gezeigt, wird der flache Graben mit n&spplus;- oder p&spplus;-CVD-Polysilicium 48, Polycid oder einem anderen geeigneten leitfähigen Material zur Herstellung des Übertragungs- Gates und der Wortleitung gefüllt. Die Drain- und Source-Gebiete des vertikalen p-Kanal-Transistors wurden in Schritt 10 bzw. 11 gebildet. Die übrigen Herstellungsprozesse werden in CMOS-Standardtechnik gehalten, um die Zellstruktur fertigzustellen. Der resultierende Querschnitt der U-SPT-Zelle ist in Fig. 1 gezeigt.
  • Die Speicherzelle kann ohne Beschränkung der Allgemeinheit durch Umkehr der Dotandenpolarität des den Graben füllenden Polysiliciums 26 als n-Kanal-Element hergestellt werden, wobei ein Bereich einer p-"Wanne" in den Epitaxieschichten 14, 30 und 32 und n-Kanal-FET-Elemente als Übertragungselemente in der p-Wanne gebildet werden.
  • Die neuartige U-SPT-Zelle löst verschiedene Schwierigkeiten dem Stand der Technik entsprechender Speicherzellen und zeigt eine bessere Packungsdichte und besseres elektrisches Verhalten. Die Vorteile sind wie folgt:
  • Das Layout der neuartigen Zelle, wie in Fig. 2 gezeigt, ergibt eine höhere Packungsdichte, da die Zelle am Schnittpunkt von Wort- und Bitleitung angeordnet ist und Zelltransistor und -kondensator vertikal ausgerichtet sind.
  • Die Zelle kann eine große Kondensatoroberfläche und eine kleine planare Transistoroberfläche haben, da die minimale Zellgröße dieser neuartigen Zelle von Fig. 1 und 2 durch die Öffnungsweite des tiefen Grabenkondensators, aber nicht durch die Öffnungsweite des Grabentransistors bestimmt wird.
  • Da der kleine U-Grabentransistor auf dem größeren tiefen Grabenkondensator gestapelt sitzt, ergibt sich eine breiterer Isolationsbereich zwischen zwei Grabentransistoren in benachbarten Zellen. Dies bedeutet, daß der Durchgreifstrom zwischen zwei Zellen weiter reduziert werden kann.
  • Die Prozesse zur Bildung der neuartigen verdeckten Verbindung zwischen dem Zugriffstransistor und dem Speicherkondensator und zur Bildung des verdeckten Source-Übergangs des Zugriffstransistors haben selbstjustierenden Charakter.
  • Der Zugriffstransistor ist ein Bulk-Transistor und unterscheidet sich von anderen 3-D Silicium-auf-Isolator (SOI, silicon-on-insulator) DRAM-Zellen darin, daß die U-SPT-Zelle einen hochwertigen kristallinen Transistor mit stabiler Vorspannung aufweisen kann. Ferner liegt der Speicherknoten im Grabeninnern, und das Zugriffselement wird in einer n-Wanne hergestellt, was eine niedrigere Rate "weicher" Fehler, höhere Störsicherheit und eine fest verankerte Substrat-Platte ermöglichen kann.

Claims (7)

1. Verfahren zur Herstellung einer vertikalen Transistor-/Kapazitätspeicherzellen-Halbleiterstruktur, die ein Halbleitersubstrat (16) mit einer ersten darauf aufgebrachten Epitaxieschicht (14) und
einen tiefen, isolatorbegrenzten, mit Polysilicium gefüllten Graben (26) für eine Speicherkapazität in der Struktur aus Epitaxieschicht (14) und Substrat (16) enthält,
wobei der Graben (26) mit Polysilicium eine darauf liegende Siliciumdioxidschicht hat, welches folgende Schritte umfaßt:
Schritt 1) Bildung einer zweiten Epitaxieschicht (30) über den Oberflächen der ersten Epitaxieschicht (14) und des Siliciumdioxids (28) dieser Struktur, unter Verwendung eines gesteuerten horizontalen epitaxialen Wachstums, um eine Öffnung (50) in der zweiten Epitaxieschicht (30) über dem mit Siliciumdioxid bedeckten tiefen Graben (26) zu belassen;
Schritt 2) Ätzvorgang zur Entfernung der unbedeckten Siliciumdioxidschicht (28) über dem mit Polysilicium gefüllten Graben (26) in der Öffnung (50) der zweiten, über dem tiefen Graben (26) liegenden Epitaxieschicht (30), wobei die zweite Epitaxieschicht (30) als Ätzmaske dient;
Schritt 3) Bildung einer dritten epitaxialen Polysiliciumschicht (32) über dieser Struktur, wobei die dritte Polysiliciumschicht (32) die Öffnung (50) in der zweiten Epitaxieschicht (30) ausfüllt und das Wachstum der dritten Epitaxieschicht (32) einen epitaxialen Hals (34) aus Polysilicium verursacht, der sich vertikal über dem mit Polysilicium gefüllten tiefen Graben (26) bildet, wobei Diffusion aus diesem Polysiliciumhals (34) in das umgebende epitaxiale Material der zweiten Epitaxieschicht (30) einen Source-Übergang erzeugt;
Schritt 4) Festlegung und Ätzung eines flachen Grabens (42) in den Epitaxieschichten über dem Bereich des tiefen Grabens (26), wobei sich der flache Graben (42) nach unten ausdehnt und in einen Teil des epitaxialen Polysiliciumhalses (34) einschneidet;
Schritt 5) Aufwachsen einer dünnen Oxidschicht (46) auf den Wänden des flachen Grabens (42);
Schritt 6) Füllung des flachen Grabens (42) mit Material (48) aus Polysilicium, um das Übertragungsgate und die Bereiche der Worleitung dieser Speicherzelle zu bilden.
2. Herstellungsverfahren für eine Halbleiter-Speicherzellen- Struktur der in Anspruch 1 dargelegten Art, worin Schritt 1 folgende Schritte einschließt:
Schritt 1A) Auf einem Halbleiterwafer, der ein Substrat (16) eines ersten Halbleitertyps mit einer ersten Epitaxieschicht (14) eines zweiten Halbleitertyps darauf enthält, erfolgende Bildung einer Nitridschicht (18) und einer Oxidschicht (20) über der Epitaxieschicht (14), wobei die Nitrid- und Oxidschichten mit einer darin befindlichen Öffnung aufgebaut werden, um den Bereich einer Speicherkapazität festzulegen;
Schritt 1B) Verwendung der Öffnung in den Oxid- und Nitridschichten (20, 18) als Ätzmaske für die Ätzung eines tiefen Grabens in die Struktur aus Epitaxieschicht (14) und Substrat (16);
Schritt 1C) Bildung einer zusammengesetzten Oxid/Nitridschicht (24) über den vertikalen und horizontalen Oberflächen des Grabens zur Herstellung einer Isolation für die Speicherkapazität;
Schritt 1D) Füllung des Grabens mit Polysilicium (26) des ersten Halbleitertyps und Bildung einer Siliciumdioxidschicht (28) über der polysiliciumoberfläche des aufgefüllten Grabens (26);
Schritt 1E) Bildung einer zweiten epitaxialen Schicht (30) über den Oberflächen von erster Epitaxie und Siliciumdioxid dieser Struktur unter verwendung eines gesteuerten horizontalen epitaxialen Wachstums, um eine Öffnung (50) in der zweiten Epitaxieschicht (30) über dem mit Siliciumdioxid bedeckten tiefen Graben (26) zu belassen.
3. Herstellungsverfahren für eine Halbleiter-Speicherzellen- Struktur der in Anspruch 1 dargelegten Art, worin Schritt 3 ferner folgende Schritte einschließt:
Schritt 3A) Festlegung und Implantation eines Bereiches einer n-Wanne in der dritten Epitaxieschicht (32);
Schritt 3B) Bildung eines Diffusionsbereiches (40) in der dritten Epitaxieschicht (32) über dem Bereich des tiefen Grabens (26) zur Erzeugung eines Drain-Überganges für diese Speicherzelle.
4. Herstellungsverfahren für eine vertikale Transistor-/Kapazitätspeicherzellen-Halbleiterstruktur nach Anspruch 1 bis 3, wobei
das Halbleitersubstrat (16) aus p&spplus;-Halbleitermaterial besteht,
die Epitaxieschichten (14, 30, 32) aus p&supmin;-Halbleitermaterial bestehen,
das Polysilicium in dem tiefen Graben (26) und der epitaxiale Polysiliciumhals (34) aus p&spplus;-Halbleitermaterial bestehen,
das Polysiliciummaterial (48) in dem flachen Graben aus n&spplus;- Halbleitermaterial besteht.
5. Herstellungsverfahren für eine vertikale Transistor-/Kapazitätspeicherzellen-Halbleiterstruktur, nach Anspruch 1 bis 3, wobei
das Halbleitersubstrat (16) aus p&spplus;-Halbleitermaterial besteht,
die Epitaxieschichten (14, 30, 32) aus p&supmin;-Halbleitermaterial bestehen,
das Polysilicium in dem tiefen Graben (26) und der epitaxiale Polysiliciumhals (34) aus p&spplus;-Halbleitermaterial bestehen,
das Polysiliciummaterial (48) in dem flachen Graben aus p&spplus;- Halbleitermaterial besteht.
6. Eine Speicherzellen-Halbleiterstruktur von einer Art, die einen vertikalen, selbstjustierend über einer Grabenspeicherkapazität angebrachten Zugriffstransistor einschließt, welche folgende Elemente umfaßt:
einen Halbleiterwafer, der ein Substrat (16) eines ersten Halbleitertyps und eine darauf angebrachte Epitaxieschicht (36) eines zweiten Halbleitertyps enthält,
einen in der Struktur aus Epitaxieschicht (36) und Substrat (16) angelegten tiefen Graben (26), wobei der tiefe Graben (26) eine zusammengesetzte isolierende Oxid/Nitridschicht (24) auf seinen vertikalen und horizontalen Oberflächen einschließt, um so eine Isolation für die Speicherkapazität zu erzeugen, und wobei der tiefe Graben (26) mit Polysilicium eines ersten Halbleitertyps gefüllt ist,
einen in der Epitaxieschicht (36) über dem Bereich des tiefen Grabens (26) angelegten flachen Graben (42), wobei der flache Graben eine auf seinen vertikalen und horizontalen Oberflächen aufgebrachte isolierende Oxidschicht (46) einschließt,
eine halsförmige Struktur (34) aus epitaxialem Polysiliciummaterial, die sich von der Oberfläche des mit Polysilicium gefüllten tiefen Grabens (26) hin zur darüberliegenden unteren Grenzfläche des flachen Grabens (42) erstreckt,
Störstellen, die in die Epitaxieschicht (36) zu beiden Seiten des darin liegenden flachen Grabens eingelagert werden, um Drain-Halbleiterübergänge (40) herzustellen,
und Polysiliciummaterial (48), das in dem flachen Graben (42) und über der Epitaxieschicht (36) angebracht wird, um Übertragungs-Halbleitergates bzw. Bereiche der Wortleitungen herzustellen.
7. Speicherzellen-Struktur nach Anspruch 6, worin
das Halbleitersubstrat (16) aus p&spplus;-Halbleitermaterial besteht,
die Epitaxieschicht (36) aus p&supmin;-Halbleitermaterial besteht,
das Polysilicium in dem tiefen Graben (26) und der epitaxiale Polysiliciumhals (34) aus p&spplus;-Halbleitermaterial bestehen,
das Polysiliciummaterial (48) in dem flachen Graben (42) aus n&spplus;-Halbleitermaterial besteht.
DE88108135T 1987-07-20 1988-05-20 Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür. Expired - Fee Related DE3880750T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/075,791 US4816884A (en) 1987-07-20 1987-07-20 High density vertical trench transistor and capacitor memory cell structure and fabrication method therefor

Publications (2)

Publication Number Publication Date
DE3880750D1 DE3880750D1 (de) 1993-06-09
DE3880750T2 true DE3880750T2 (de) 1993-10-28

Family

ID=22128011

Family Applications (1)

Application Number Title Priority Date Filing Date
DE88108135T Expired - Fee Related DE3880750T2 (de) 1987-07-20 1988-05-20 Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür.

Country Status (6)

Country Link
US (1) US4816884A (de)
EP (1) EP0300157B1 (de)
JP (1) JPS6437865A (de)
BR (1) BR8803623A (de)
CA (1) CA1285333C (de)
DE (1) DE3880750T2 (de)

Families Citing this family (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017504A (en) * 1986-12-01 1991-05-21 Mitsubishi Denki Kabushiki Kaisha Vertical type MOS transistor and method of formation thereof
JPS63237460A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体装置
US5028980A (en) * 1988-12-21 1991-07-02 Texas Instruments Incorporated Trench capacitor with expanded area
US4954854A (en) * 1989-05-22 1990-09-04 International Business Machines Corporation Cross-point lightly-doped drain-source trench transistor and fabrication process therefor
US5124766A (en) * 1989-06-30 1992-06-23 Texas Instruments Incorporated Filament channel transistor interconnected with a conductor
JP2529781B2 (ja) * 1990-04-03 1996-09-04 エレクトロニクス アンド テレコミュニケーションズ リサーチ インスティテュート 垂直トランジスタ―を有するスタック−トレンチ構造のｄｒａｍセルおよびその製造方法
JPH04212450A (ja) * 1990-04-11 1992-08-04 Mitsubishi Electric Corp 半導体記憶装置およびその製造方法
US5107459A (en) * 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
US4988637A (en) * 1990-06-29 1991-01-29 International Business Machines Corp. Method for fabricating a mesa transistor-trench capacitor memory cell structure
US5055898A (en) * 1991-04-30 1991-10-08 International Business Machines Corporation DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor
TW313677B (de) * 1991-08-14 1997-08-21 Gold Star Electronics
US5365097A (en) * 1992-10-05 1994-11-15 International Business Machines Corporation Vertical epitaxial SOI transistor, memory cell and fabrication methods
US5363327A (en) * 1993-01-19 1994-11-08 International Business Machines Corporation Buried-sidewall-strap two transistor one capacitor trench cell
CA2154357C (en) * 1993-02-04 2004-03-02 Kevin A. Shaw Microstructures and single-mask, single-crystal process for fabrication thereof
US5641694A (en) * 1994-12-22 1997-06-24 International Business Machines Corporation Method of fabricating vertical epitaxial SOI transistor
US6236079B1 (en) 1997-12-02 2001-05-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device having a trench capacitor
US6177299B1 (en) 1998-01-15 2001-01-23 International Business Machines Corporation Transistor having substantially isolated body and method of making the same
US6069390A (en) 1998-01-15 2000-05-30 International Business Machines Corporation Semiconductor integrated circuits with mesas
US6369418B1 (en) 1998-03-19 2002-04-09 Lsi Logic Corporation Formation of a novel DRAM cell
US6177699B1 (en) 1998-03-19 2001-01-23 Lsi Logic Corporation DRAM cell having a verticle transistor and a capacitor formed on the sidewalls of a trench isolation
US6037620A (en) * 1998-06-08 2000-03-14 International Business Machines Corporation DRAM cell with transfer device extending along perimeter of trench storage capacitor
US5915183A (en) * 1998-06-26 1999-06-22 International Business Machines Corporation Raised source/drain using recess etch of polysilicon
US6140175A (en) * 1999-03-03 2000-10-31 International Business Machines Corporation Self-aligned deep trench DRAM array device
US6376873B1 (en) 1999-04-07 2002-04-23 International Business Machines Corporation Vertical DRAM cell with robust gate-to-storage node isolation
US6281539B1 (en) * 2000-03-31 2001-08-28 International Business Machines Corporation Structure and process for 6F2 DT cell having vertical MOSFET and large storage capacitance
DE10027913A1 (de) * 2000-05-31 2001-12-13 Infineon Technologies Ag Speicherzelle mit einem Grabenkondensator
US6621112B2 (en) * 2000-12-06 2003-09-16 Infineon Technologies Ag DRAM with vertical transistor and trench capacitor memory cells and methods of fabrication
US6774426B2 (en) * 2000-12-19 2004-08-10 Micron Technology, Inc. Flash cell with trench source-line connection
US6537920B1 (en) * 2001-03-16 2003-03-25 Advanced Micro Devices, Inc. Formation of vertical transistors using block copolymer lithography
TWI230392B (en) 2001-06-18 2005-04-01 Innovative Silicon Sa Semiconductor device
US6620676B2 (en) * 2001-06-29 2003-09-16 International Business Machines Corporation Structure and methods for process integration in vertical DRAM cell fabrication
JP4212838B2 (ja) * 2002-06-26 2009-01-21 カルピス株式会社 抗アレルギー剤
US6727540B2 (en) * 2002-08-23 2004-04-27 International Business Machines Corporation Structure and method of fabricating embedded DRAM having a vertical device array and a bordered bitline contact
KR100854816B1 (ko) * 2003-03-13 2008-08-27 기린 홀딩스 가부시키가이샤 항알레르기용 조성물
US6909137B2 (en) * 2003-04-07 2005-06-21 International Business Machines Corporation Method of creating deep trench capacitor using a P+ metal electrode
US20040228168A1 (en) 2003-05-13 2004-11-18 Richard Ferrant Semiconductor memory device and method of operating same
US7335934B2 (en) 2003-07-22 2008-02-26 Innovative Silicon S.A. Integrated circuit device, and method of fabricating same
DE10345460B4 (de) * 2003-09-30 2007-01-04 Infineon Technologies Ag Verfahren zur Herstellung eines Lochgraben-Speicherkondensators in einem Halbleitersubstrat
US7485910B2 (en) * 2005-04-08 2009-02-03 International Business Machines Corporation Simplified vertical array device DRAM/eDRAM integration: method and structure
US7606066B2 (en) 2005-09-07 2009-10-20 Innovative Silicon Isi Sa Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same
US7683430B2 (en) 2005-12-19 2010-03-23 Innovative Silicon Isi Sa Electrically floating body memory cell and array, and method of operating or controlling same
US7492632B2 (en) 2006-04-07 2009-02-17 Innovative Silicon Isi Sa Memory array having a programmable word length, and method of operating same
US7933142B2 (en) 2006-05-02 2011-04-26 Micron Technology, Inc. Semiconductor memory cell and array using punch-through to program and read same
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7542340B2 (en) 2006-07-11 2009-06-02 Innovative Silicon Isi Sa Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same
US8264041B2 (en) 2007-01-26 2012-09-11 Micron Technology, Inc. Semiconductor device with electrically floating body
WO2009031052A2 (en) 2007-03-29 2009-03-12 Innovative Silicon S.A. Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor
US8064274B2 (en) 2007-05-30 2011-11-22 Micron Technology, Inc. Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same
US8085594B2 (en) 2007-06-01 2011-12-27 Micron Technology, Inc. Reading technique for memory cell with electrically floating body transistor
WO2009039169A1 (en) 2007-09-17 2009-03-26 Innovative Silicon S.A. Refreshing data of memory cells with electrically floating body transistors
US8536628B2 (en) 2007-11-29 2013-09-17 Micron Technology, Inc. Integrated circuit having memory cell array including barriers, and method of manufacturing same
US8349662B2 (en) 2007-12-11 2013-01-08 Micron Technology, Inc. Integrated circuit having memory cell array, and method of manufacturing same
US20090159947A1 (en) * 2007-12-19 2009-06-25 International Business Machines Corporation SIMPLIFIED VERTICAL ARRAY DEVICE DRAM/eDRAM INTEGRATION
US8773933B2 (en) 2012-03-16 2014-07-08 Micron Technology, Inc. Techniques for accessing memory cells
US8014195B2 (en) 2008-02-06 2011-09-06 Micron Technology, Inc. Single transistor memory cell
US8189376B2 (en) 2008-02-08 2012-05-29 Micron Technology, Inc. Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US7947543B2 (en) 2008-09-25 2011-05-24 Micron Technology, Inc. Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation
US7933140B2 (en) 2008-10-02 2011-04-26 Micron Technology, Inc. Techniques for reducing a voltage swing
US7924630B2 (en) 2008-10-15 2011-04-12 Micron Technology, Inc. Techniques for simultaneously driving a plurality of source lines
US8223574B2 (en) 2008-11-05 2012-07-17 Micron Technology, Inc. Techniques for block refreshing a semiconductor memory device
US8213226B2 (en) 2008-12-05 2012-07-03 Micron Technology, Inc. Vertical transistor memory cell and array
US8319294B2 (en) 2009-02-18 2012-11-27 Micron Technology, Inc. Techniques for providing a source line plane
WO2010102106A2 (en) 2009-03-04 2010-09-10 Innovative Silicon Isi Sa Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device
CN102365628B (zh) 2009-03-31 2015-05-20 美光科技公司 用于提供半导体存储器装置的技术
US8139418B2 (en) 2009-04-27 2012-03-20 Micron Technology, Inc. Techniques for controlling a direct injection semiconductor memory device
US8508994B2 (en) 2009-04-30 2013-08-13 Micron Technology, Inc. Semiconductor device with floating gate and electrically floating body
US8498157B2 (en) 2009-05-22 2013-07-30 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8537610B2 (en) 2009-07-10 2013-09-17 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9076543B2 (en) 2009-07-27 2015-07-07 Micron Technology, Inc. Techniques for providing a direct injection semiconductor memory device
US8199595B2 (en) 2009-09-04 2012-06-12 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8174881B2 (en) 2009-11-24 2012-05-08 Micron Technology, Inc. Techniques for reducing disturbance in a semiconductor device
US8310893B2 (en) 2009-12-16 2012-11-13 Micron Technology, Inc. Techniques for reducing impact of array disturbs in a semiconductor memory device
US8416636B2 (en) 2010-02-12 2013-04-09 Micron Technology, Inc. Techniques for controlling a semiconductor memory device
US8411513B2 (en) 2010-03-04 2013-04-02 Micron Technology, Inc. Techniques for providing a semiconductor memory device having hierarchical bit lines
US8576631B2 (en) 2010-03-04 2013-11-05 Micron Technology, Inc. Techniques for sensing a semiconductor memory device
US8369177B2 (en) 2010-03-05 2013-02-05 Micron Technology, Inc. Techniques for reading from and/or writing to a semiconductor memory device
WO2011115893A2 (en) 2010-03-15 2011-09-22 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US8411524B2 (en) 2010-05-06 2013-04-02 Micron Technology, Inc. Techniques for refreshing a semiconductor memory device
US8652925B2 (en) 2010-07-19 2014-02-18 International Business Machines Corporation Method of fabricating isolated capacitors and structure thereof
US8531878B2 (en) 2011-05-17 2013-09-10 Micron Technology, Inc. Techniques for providing a semiconductor memory device
US9559216B2 (en) 2011-06-06 2017-01-31 Micron Technology, Inc. Semiconductor memory device and method for biasing same
WO2019191907A1 (zh) * 2018-04-03 2019-10-10 深圳市汇顶科技股份有限公司 阻变式存储器的制造方法和阻变式存储器
US12002758B2 (en) 2021-11-04 2024-06-04 International Business Machines Corporation Backside metal-insulator-metal (MIM) capacitors extending through backside interlayer dielectric (BILD) layer or semiconductor layer and partly through dielectric layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS583269A (ja) * 1981-06-30 1983-01-10 Fujitsu Ltd 縦型ｍｏｓダイナミツクメモリ−セル
JPS5919366A (ja) * 1982-07-23 1984-01-31 Hitachi Ltd 半導体記憶装置
JPS5982761A (ja) * 1982-11-04 1984-05-12 Hitachi Ltd 半導体メモリ
US4651184A (en) * 1984-08-31 1987-03-17 Texas Instruments Incorporated Dram cell and array
JPS61179571A (ja) * 1984-09-27 1986-08-12 テキサス　インスツルメンツ　インコ−ポレイテツド メモリセルおよびそのアレイ
EP0180026B1 (de) * 1984-10-31 1992-01-08 Texas Instruments Incorporated DRAM-Zelle und Verfahren
CN1004734B (zh) * 1984-12-07 1989-07-05 得克萨斯仪器公司 动态随机存取存贮器单元(dram)和生产方法
US4649625A (en) * 1985-10-21 1987-03-17 International Business Machines Corporation Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor

Also Published As

Publication number Publication date
BR8803623A (pt) 1989-02-08
CA1285333C (en) 1991-06-25
JPS6437865A (en) 1989-02-08
EP0300157A2 (de) 1989-01-25
DE3880750D1 (de) 1993-06-09
US4816884A (en) 1989-03-28
EP0300157A3 (en) 1989-09-13
EP0300157B1 (de) 1993-05-05

Similar Documents

Publication Publication Date Title
DE3880750T2 (de) Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür.
DE3688231T2 (de) Dynamische speichervorrichtung mit wahlfreiem zugriff mit einem monokristallinen transistor auf einer rillenartigen kondensatorstruktur und herstellungsverfahren dafuer.
EP0018501B1 (de) Verfahren zur Herstellung von hochverdichteten vertikalen FETs und eine daraus gebildete Matrixanordnung
DE69100789T2 (de) Verfahren zur Herstellung einer Mesatransistor-Grabenkondensator-Speicherzellenstruktur.
DE19842665C2 (de) Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen
DE3882557T2 (de) DRAM-Zelle und Herstellungsverfahren.
DE19930748C2 (de) Verfahren zur Herstellung von EEPROM- und DRAM-Grabenspeicherzellbereichen auf einem Chip
DE3780840T2 (de) Einen rillenkondensator enthaltender dynamischer speicher mit wahlfreiem zugriff.
EP0302204B1 (de) Vertikal-Trench-Transistor-/Kapazitätsspeicherzellen-Struktur und Herstellungsverfahren dafür
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE19941148B4 (de) Speicher mit Grabenkondensator und Auswahltransistor und Verfahren zu seiner Herstellung
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE3844388A1 (de) Dynamische direktzugriffspeichereinrichtung
DE3525418A1 (de) Halbleiterspeichereinrichtung und verfahren zu ihrer herstellung
DE4332074A1 (de) Halbleiterspeichereinrichtung und Verfahren zu ihrer Herstellung
EP0875937A2 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
WO2001020681A1 (de) Grabenkondensator mit kondensatorelektroden und entsprechendes herstellungsverfahren
DE19620625C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
EP0317934B1 (de) Dreidimensionale 1-Transistorzellenanordnung für dynamische Halbleiterspeicher mit Grabenkondensator und Verfahren zu ihrer Herstellung
DE10045694A1 (de) Halbleiterspeicherzelle mit Grabenkondensator und Auswahltransistor und Verfahren zu ihrer Herstellung
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
DE19954867C1 (de) DRAM-Zellenanordnung und Verfahren zu deren Herstellung
DE19929859A1 (de) Trenchkondensator
DE10022696A1 (de) Herstellungsverfahren einer Halbleitereinrichtung und Halbleitereinrichtung
DE19843641A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren

Legal Events

Date Code Title Description
8339 Ceased/non-payment of the annual fee