DE3713992C2 - - Google Patents

Info

Publication number
DE3713992C2
DE3713992C2 DE19873713992 DE3713992A DE3713992C2 DE 3713992 C2 DE3713992 C2 DE 3713992C2 DE 19873713992 DE19873713992 DE 19873713992 DE 3713992 A DE3713992 A DE 3713992A DE 3713992 C2 DE3713992 C2 DE 3713992C2
Authority
DE
Germany
Prior art keywords
layer
substance
nucleation density
wiring
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19873713992
Other languages
English (en)
Other versions
DE3713992A1 (de
Inventor
Takao Atsugi Kanagawa Jp Yonehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE3713992A1 publication Critical patent/DE3713992A1/de
Application granted granted Critical
Publication of DE3713992C2 publication Critical patent/DE3713992C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Bildung einer Mehrschichtenstruktur, bei dem eine unebene Oberfläche der Mehrschichtenstruktur durch Abscheidung einer Substanz eben gemacht wird.
Die Erfindung ist beispielsweise auf eine Mehrschichtenstruktur für eine mehrschichtige Verdrahtung bzw. Schaltverbindung bei einer integrierten Halbleiterschaltung bzw. einer integrierten optischen Schaltung anwendbar.
Durch den raschen Fortschritt in der Technik der integrierten Schaltungen sind die Abmessungen von Schaltelementen bzw. Baugruppen immer weiter verkleinert worden, und in Verbindung damit hat sich die Herstellung verschiedener mehrschichtiger Schaltelemente und Verdrahtungen weiterentwickelt. Bei Speicherelementen mit 256 kbit wird beispielsweise eine zweischichtige A1-Verdrahtung angewandt, und es besteht die Tendenz, daß eine solche Verdrahtung in der Zukunft mehrschichtig sein wird.
Ein Problem, das bei Mehrschichtenstrukturen auftritt, besteht in der Unebenheit der Oberfläche einer Vorrichtung bzw. eines Bauelements, die z.B. auf die Verdrahtung zurückzuführen ist, die sich auf den einzelnen Schichten befindet. Eine große Unebenheit kann zu einer Trennung bzw. Unterbrechung führen und die Ausbeute an und die Zuverlässigkeit von Bau- bzw. Schaltelementen vermindern. Infolgedessen ist es notwendig, ein Verfahren bereitzustellen, durch das eine unebene Oberfläche von Mehrschichtenstrukturen eben gemacht wird.
Bei einem bekannten Verfahren zum Einebnen einer unebenen Oberfläche wird auf der unebenen Oberfläche durch CVD (chemisches Abscheiden aus der Dampfphase) oder durch ein Auftragverfahren eine Glasschicht aus SiO2 und zugefügtem Phosphor oder Bor gebildet, und die erhaltene Oberfläche wird eben gemacht, indem die Eigenschaft ausgenutzt wird, daß Glas bei Zuführung von Wärme fließt. Die Arten der Substanzen, die z.B. für eine Verdrahtung eingesetzt werden können, sind jedoch in diesem Fall beschränkt, weil dieses Verfahren eine Behandlung bei hoher Temperatur mit sich bringt.
Aus der älteren DE-OS 36 34 140 ist ein Verfahren zur selektiven Bildung einer abgeschiedenen Schicht (Oberflächenstruktur) bekannt, bei dem eine Schicht in Form eines Musters selektiv auf einer Abscheidungsoberfläche gebildet wird, weil die Abscheidungsschicht aus mehreren Substanzen besteht, die entsprechend dem gewünschten Muster gestaltet sind und die der abzuscheidenden Substanz unterschiedliche Dichten der gebildeten Kristallkeime verleihen. Zur Herstellung eines Bauelement-Trennungsbereichs wird zunächst auf einem Träger aus Silicium ein Fotoresist aufgetragen und der Fotoresist an den Stellen entfernt, wo eine Trennung (elektrische Isolierung) zwischen den Bauelementen erfolgen soll. Dann wird unter Anwendung des zurückgebliebenen Fotoresists als Maske durch reaktive Ionenätzung eine Rille gebildet. Anschließend wird nach Entfernen des Fotoresists von der Oberfläche des Siliciumträgermaterials durch thermische Oxidation eine SiO₂-Schicht gebildet. Nachfolgend wird auf die SiO₂-Schicht ein Fotoresist aufgetragen, wobei die Rille freibleibt. Danach wird eine Si₃N₄-Schicht abgeschieden, wobei die Abscheidung in der Rille direkt auf die SiO₂-Schicht und in den übrigen Bereichen auf das Fotoresist erfolgt. Nach dem Abschälen des Fotoresists ist die Trägerschicht mit der SiO₂-Schicht bedeckt, wobei im Bodenbereich der Rille zusätzlich die Si₃N₄-Schicht aufgebracht ist. Demnach ist die den Boden der Rille bedeckende Schicht aus Si₃N₄ auf einer Schicht aus SiO₂ ausgebildet. Anschließend wird Silicium selektiv auf der Si₃N₄-Schicht für die Bildung eines gewünschten Musters abgeschieden.
Dieses Verfahren zur selektiven Bildung einer Oberflächenstruktur ist durch viele Verfahrensstufen, bei denen unterschiedliche Techniken angewendet werden, aufwendig und kompliziert und für das Einebnen einer unebenen Oberfläche einer Mehrschichtenstruktur nicht geeignet.
Aufgabe der Erfindung ist es, ein Verfahren bereitzustellen, das mit wenigen Verfahrensschritten die Einebnung der unebenen Oberfläche einer Mehrschichtenstruktur in einfacher und zuverlässiger Weise gestattet.
Erfindungsgemäß wird diese Aufgabe durch ein Verfahren zur Bildung einer Mehrschichtenstruktur, bei dem eine unebene Oberfläche der Mehrschichtenstruktur durch Abscheidung einer Substanz eben gemacht wird, gelöst, indem eine Mehrschichtenstruktur mit wenigstens einer Schicht größerer Keimbildungsdichte für die abzuscheidende Substanz und einem weiteren Schichtbereich mit kleinerer Keimbildungsdichte für die gleiche, direkt oder indirekt über der Schicht mit größerer Keimbildungsdichte gebildete, abzuscheidende Substanz gebildet wird, so daß die Schicht mit größerer Keimbildungsdichte in einem konkaven Bereich des weiteren Schichtbereichs freiliegt und die Substanz selektiv in dem konkaven Bereich, in dem die Schicht mit größerer Keimbildungsdichte freiliegt, bis zur Einebnung der Oberfläche abgeschieden wird.
Die selektive Abscheidung einer Substanz auf einer Oberfläche erfolgt unter Ausnutzung der Unterschiede in den Keimbildungsdichten der diese Oberfläche bildenden Schichten für die abzuscheidenden Substanz. So können Unebenheiten auf der Abscheidungsoberfläche auf einfache Weise eben gemacht werden, ohne daß die Zahl der dafür benötigten Schritte erhöht wird und ohne daß die Schritte kompliziert gemacht werden, so daß durch einfache Verfahrensschritte Mehrschichtenstrukturen in hoher Ausbeute und mit hoher Zuverlässigkeit gebildet werden, die frei von Trennungen bzw. Unterbrechungen sind.
Die selektive Abscheidung dient zur selektiven Bildung von Schichten aus einer bestimmten Substanz auf einem Substrat unter Ausnutzung der Unterschiede zwischen den das Substrat bildenden Substanzen hinsichtlich von Einflußgrößen wie z.B. der Oberflächenenergie, des Anlagerungskoeffizienten, des Eliminierungs- bzw. Verdrängungskoeffizienten und der Oberflächendiffusionsgeschwindigkeit, die während der Bildung von Dünnfilmen die Keimbildung beeinflussen.
Fig. 1A und 1B erläutern die selektive Abscheidung. Wie es in Fig. 1A gezeigt wird, werden zunächst auf gewünschten Stellen eines Substrats 1 Dünnfilme 2 aus einer Substanz, die sich hinsichtlich der vorstehend erwähnten Einflußgrößen von dem Substrat unterscheidet, gebildet. Wenn auf den Schichten 2 eine geeignete Substanz unter geeigneten Abscheidungsbedingungen abgeschieden wird, können nur auf diesen Schichten 2 Dünnschichten 3 wachsen, während die Dünnschichten 3 auf anderen Substratbereichen nicht wachsen können. Unter Ausnutzung dieses Phänomens kann eine Dünnschicht 3, die ihre Form von selbst an die Form ihres Substrats 2 anpaßt, wachsen, wodurch gebräuchliche lithogra­ phische Schritte, bei denen ein Resist verwendet wird, über­ flüssig werden.
Substanzen, durch die eine solche selektive Abscheidung ermög­ licht wird, sind beispielsweise SiO2 für das Substrat 1, Si3N4, Metall, Metallsilicid oder polykristallines Si für die Dünnschicht 2 und Si für die abzuscheidende Dünnschicht 3. Als Beispiel wird nachstehend die Ebenmachung einer unebenen Ab­ scheidungsoberfläche unter Verwendung der Substanzen SiO2 und Si3N4 erläutert.
Fig. 2 ist eine graphische Darstellung der Keimbildungsdichten auf Abscheidungsoberflächen aus SiO2 bzw. Si3N4 in Abhängig­ keit von der Zeit. Wie es in dieser graphischen Darstellung gezeigt wird, erreicht die Keimbildungsdichte auf der SiO2- Oberfläche bald nach dem Beginn der Abscheidung einen unter 103 cm-2 liegenden Sättigungswert und ist selbst 20 min später im wesentlichen konstant.
Im Gegensatz dazu erreicht die Keimbildungsdichte auf der Si3N4-Oberfläche einen vorübergehenden Sättigungswert von etwa 4×105 cm-2, bleibt danach etwa 10 min lang unverändert und steigt dann schnell an. Diese Meßwerte werden bei Anwendung des CVD- Verfahrens unter Bedingungen, zu denen ein Druck von 233,3 hPa und eine Temperatur von 1000°C gehören, und unter Verwendung eines mit einem H2-Gas verdünnten SiCl4-Gases erhalten.
In diesem Fall wird die Keimbildung auf SiO2 kaum zu einem Problem. Die Zugabe eines HCl-Gases zu dem reaktiven Gas dient zur weiteren Unterdrückung der Keimbildung auf SiO2, um die Abscheidung auf SiO2 vollständig zu verhindern.
Wie es vorstehend beschrieben wurde, kann ein ausreichend gro­ ßer Unterschied in der Keimbildungsdichte erhalten werden, wie er in Fig. 2 gezeigt wird, wenn als Substanzen für die Ab­ scheidungsoberfläche SiO2 und Si3N4 gewählt werden und als abzuscheidende Substanz Silicium gewählt wird. Wenn aus Si3N4 ein Muster mit einer gewünschten Form gebildet wird, ist es möglich, nur auf Si3N4 eine Schicht aus polykristallinem Si ab­ zuscheiden, der seine Form von selbst an die Form des Si3N4 anpaßt.
Unter der Bedingung, daß der Unterschied in der Keimbildungs­ dichte 103 mal höher ist als die niedrigere Keimbildungsdichte, kann eine abgeschiedene Schicht in zufriedenstellender Weise se­ lektiv gebildet werden. In diesem Fall können die vorstehend erwähnten, von Si3N4 verschiedenen Substanzen verwendet wer­ den, um in ähnlicher Weise selektiv eine Dünnschicht zu bilden.
Die bevorzugte Ausführungsform der Erfindung wird nachstehend unter Bezugnahme auf die beigefügten Zeichnungen näher erläu­ tert.
Fig. 1A und 1B erläutern die selektive Abscheidung;
Fig. 2 ist eine graphische Darstellung der Keimbildungsdichten auf Abscheidungsoberflächen aus SiO2 bzw. Si3N4 in Abhängig­ keit von der Zeit;
Fig. 3A bis 3C erläutern die Ebenmachungsschritte bei einer Ausführungsform des erfindungsgemäßen Verfahrens zur Bildung einer Mehrschichtenstruktur;
Fig. 4A und 4B erläutern einen Teil der Einebnungsschritte bei einer anderen Ausführungsform der Erfindung, und
Fig. 5A bis 5D erläutern die Schritte zur Bildung einer Mehr­ schichtenstruktur bei einer Ausführungsform der Erfindung.
Fig. 3A bis 3C erläutern die Einebnungsschritte bei einer Ausführungsform des erfindungsgemäßen Verfahrens zur Bildung einer Mehrschichtenstruktur. Fig. 4A und 4B erläutern einen Teil der Ebenmachungsschritte bei einer anderen Ausführungs­ form der Erfindung.
Wie in Fig. 3A gezeigt wird, wird zunächst auf einem Si-Sub­ strat 11 mit darauf gebildeten Schaltelementen durch CVD, op­ tisches CVD oder ECR (Elektronenzyklotronresonanz) eine als Isolierschicht dienende Si3N4-Schicht 12 gebildet. Auf der Schicht 12 wird z.B. durch CVD, Zerstäubung oder Elektronen­ strahl-Abscheidung eine Verdrahtungssubstanz 13, beispielswei­ se ein Metall wie z.B. Al, W oder Mo oder ein Silicid (eine Verbindung aus Si und einem Metall) wie z.B. WSi2 gebildet. Ferner wird auf der Verdrahtungssubstanz 13 durch CVD oder durch Oxidation der Verdrahtungssubstanz, wenn diese ein Sili­ cid ist, eine SiO2-Schicht 14 gebildet.
Wie es in Fig. 3B gezeigt wird, wird aus der Verdrahtungssub­ stanz 13 und der SiO2-Schicht 14 unter Anwendung der Lithogra­ phie ein Muster gebildet, um die Si3N4-Schicht 12 freizulegen, wobei die Stellen der Si3N4-Schicht 12, die durch das Verdrah­ tungsmuster belegt sind, ausgenommen sind und nicht freigelegt werden.
Wie es in Fig. 3C gezeigt wird, wird dann eine Schicht 15 aus polykristallinem Si selektiv unter denselben Bedingungen wie bei der vorstehend beschriebenen selektiven Abscheidung nur auf der Si3N4-Schicht 12 abgeschieden. Die Schicht 15 aus po­ lykristallinem Si wächst von der Oberfläche der Si3N4-Schicht 12 ausgehend, während sie von der SiO2-Schicht 14 ausgehend überhaupt nicht wächst. Durch geeignete Einstellung der Ab­ scheidungsdauer kann die Schicht 15 aus polykristallinem Si derart abgeschieden werden, daß sie mit der SiO2-Schicht 14 bündig ist, so daß die gesamte Oberfläche der Vorrichtung bzw. des Bauelements auf einfache Weise eben gemacht wird.
Der spezifische Widerstand der Verdrahtungssubstanz 13 liegt in der Größenordnung von 10-4 Ohm · cm, und der spezifische Wi­ derstand der Schicht 15 aus polykristallinem Si, zu dem keine Fremdstoffe hinzugegeben wurden, beträgt 103 Ohm · cm. Infolge­ dessen ist der Strom, der von der Verdrahtungssubstanz 13 zu der Schicht 15 aus polykristallinem Si fließt, vernachlässig­ bar, und die Verdrahtungssub­ stanz 13 ist elektrisch isoliert.
Wenn eine weiter verbesserte Isolierung erwünscht ist, kann auf der Verdrahtungssubstanz 13 und der SiO2-Schicht 14, aus denen ein Muster gebildet worden ist, z.B. durch CVD, opti­ sches CVD oder ECR SiO2 abgeschieden werden, wie es in Fig. 4A gezeigt wird. Durch anisotropes reaktives Ionenätzen (RIE) wird erreicht, daß die SiO2-Schicht 16 nur auf der Seite der Verdrahtungssubstanz 13 zurückbleibt. Wie es in Fig. 4B ge­ zeigt wird, wird dann unter ähnlichen Bedingungen wie bei der vorstehend beschriebenen Ausführungsform eine Schicht 15 aus polykristallinem Si abgeschieden, um die Oberfläche eben zu machen. Die Verdrahtungssubstanz 13 ist in diesem Fall durch die SiO2-Schicht 16 und durch die Schicht 15 aus polykristal­ linem Si mit hohem Widerstand getrennt, so daß eine weiter verbes­ serte Isolierung erzielt wird. Als Verdrahtungssubstanz 13 kann dotiertes polykristallines Si mit niedrigem Widerstand verwendet werden.
Die Schicht 15 aus polykristallinem Si wurde in diesem Fall durch CVD unter Abscheidungsbedingungen, zu denen eine Sub­ strattemperatur von 700°C und ein Druck von 226,7 hPa gehör­ ten, unter Verwendung von SiH2Cl2 und einer Gasmischung aus H2 und HCl mit guter Selektivität abgeschieden.
Fig. 5A bis 5D erläutern die Schritte zur Bildung einer Mehr­ schichtenstruktur bei einer Ausführungsform der Erfindung.
Auf einer ebenen Oberfläche, wie sie in Fig. 3C gezeigt wird, wird durch Normaldruck-CVD eine isolierende SiO2-Zwischen­ schicht 17 abgeschieden, wie sie in Fig. 5A gezeigt wird. Da die darunterliegende Schicht eben ist, wird die Oberfläche der isolierenden SiO2-Zwischenschicht 17 von selbst eben.
Wie es in Fig. 5B gezeigt wird, werden die isolierende Zwi­ schenschicht 17 und die SiO2-Schicht 14 an gewünschten Stellen durch reaktives Ionenätzen weggeätzt, um Kontaktlöcher 18 zu bilden. Auf diese Weise wird am Boden der Kontaktlöcher 18 die Verdrahtungssubstanz 13 freigelegt, die z.B. aus Metall, Me­ tallsilicid oder polykristallinem Si besteht.
Wie es vorstehend beschrieben wurde, sind auf diesen Verdrah­ tungssubstanzen die Keimbildungsdichten im Vergleich zu der Keimbildungsdichte auf SiO2 ausreichend hoch, so daß Schichten 19 aus polykristallinem Si nur innerhalb der Kontaktlöcher 18 durch CVD unter Anwendung eines Si-haltigen Gases (SiCl4, SiH2Cl2, SiH4, SiHCl3) selektiv abgeschieden werden können (Fig. 5C).
Es ist anzumerken, daß während der Abscheidung ein PH3-Gas eingemischt wird, Phosphor oder Bor durch Ioneninjektion ein­ gebaut wird oder Phosphorglas aus POCl3 und Sauerstoff abge­ schieden wird, wie es nach dem Stand der Technik üblicherweise durchgeführt wird, um den Widerstand der Schicht 19 aus poly­ kristallinem Si zu vermindern. Dies führt zu einem Flächenwi­ derstand von mehreren zehn Ohm.
Auf der isolierenden Zwischenschicht 17 und der Schicht 19 aus polykristallinem Si wird dann eine Verdrahtungssubstanz 20 ab­ geschieden, und aus der Verdrahtungssubstanz 20 wird ein Mu­ ster gebildet, um eine zweite Verdrahtungsschicht mit Zwi­ schenschichtverbindungen zu bilden. In diesem Fall kann eine Verdrahtungssubstanz 20 auf einer ebenen Oberfläche gebildet werden, indem Schichten 19 aus polykristallinem Si innerhalb der Kontaktlöcher 18 derart abgeschieden werden, daß die Schichten 19 mit der isolierenden Zwischenschicht 17 bündig sind, wodurch eine ideale mehrschichtige Verdrahtungsstruktur erhalten wird.
Ferner kann durch Wiederholung der in Fig. 3 und 4 gezeigten Einebnungsschritte und der in Fig. 5 gezeigten Schritte zur Bildung einer Mehrschichtenstruktur auf einfache Weise eine mehrschichtige Verdrahtungsstruktur gebildet werden.
Durch solch eine selektive Abscheidung können Vertiefungen in der Verdrahtungssubstanz 13, Kontaktlöcher 18 usw. selektiv gefüllt werden, wodurch die Oberfläche auf einfache Weise eben gemacht wird.
Bei der vorstehenden Ausführungsform sind zwar mehrschichtige Verdrahtungsstrukturen beschrieben und gezeigt worden, jedoch ist die Erfindung nicht darauf beschränkt. Die Erfindung ist auf die Schichtbildung auf einer Oberfläche, die wegen der Bildung verschiedener Bau- bzw. Schaltelemente und der zugehö­ rigen Verdrahtung uneben ist, anwendbar.

Claims (7)

1. Verfahren zur Bildung einer Mehrschichtenstruktur, bei dem eine unebene Oberfläche der Mehrschichtenstruktur durch Abscheidung einer Substanz eben gemacht wird, gekennzeichnet durch die folgenden Schritte:
Bildung einer Mehrschichtenstruktur mit wenigstens einer Schicht größerer Keimbildungsdichte für die abzuscheidende Substanz und einem weiteren Schichtbereich mit kleinerer Keimbildungsdichte für die gleiche, direkt oder indirekt über der Schicht mit größerer Keimbildungsdichte gebildete, abzuscheidende Substanz, so daß die Schicht mit größerer Keimbildungsdichte in einem konkaven Bereich des weiteren Schichtbereichs freiliegt und
selektive Abscheidung der Substanz in dem konkaven Bereich, in dem die Schicht mit größerer Keimbildungsdichte freiliegt, bis zur Einebnung der Oberfläche.
2. Verfahren nach Anspruch 1, dadurch gekenzeichnet, daß als abzuscheidende Substanz eine Halbleitersubstanz eingesetzt wird.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht größerer Keimbildungsdichte Siliciumnitrid enthält.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der weitere Schichtbereich mit kleinerer Keimbildungsdichte Siliciumdioxid enthält.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der konkave Bereich durch ein Ätzverfahren gebildet wird.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß eine Verdrahtungssubstanz zwischen der Schicht größerer Keimbildungsdichte und der Schicht kleinerer Keimbildungsdichte eingebracht wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als Verdrahtungssubstanz wenigstens eine aus Al, W, Mo und WSi₂ ausgewählte Substanz eingesetzt wird.
DE19873713992 1986-04-28 1987-04-27 Verfahren zur bildung einer mehrschichtenstruktur Granted DE3713992A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61096866A JPH0828357B2 (ja) 1986-04-28 1986-04-28 多層構造の形成方法

Publications (2)

Publication Number Publication Date
DE3713992A1 DE3713992A1 (de) 1987-10-29
DE3713992C2 true DE3713992C2 (de) 1990-10-18

Family

ID=14176361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873713992 Granted DE3713992A1 (de) 1986-04-28 1987-04-27 Verfahren zur bildung einer mehrschichtenstruktur

Country Status (4)

Country Link
JP (1) JPH0828357B2 (de)
DE (1) DE3713992A1 (de)
FR (1) FR2603738B1 (de)
GB (1) GB2189935B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0307109A1 (de) * 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Verfahren zur Herstellung eines Halbleiterkristalls und dabei hergestellter Halbleiterkristall
GB2216336A (en) * 1988-03-30 1989-10-04 Philips Nv Forming insulating layers on substrates
US5593919A (en) * 1995-09-05 1997-01-14 Motorola Inc. Process for forming a semiconductor device including conductive members

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1229093B (de) * 1963-01-23 1966-11-24 Basf Ag Verfahren zur Herstellung von Hexahydropyrimidinderivaten
US3403439A (en) * 1966-04-29 1968-10-01 Texas Instruments Inc Electrical isolation of circuit components of monolithic integrated circuits
CH490515A (de) * 1967-11-22 1970-05-15 Battelle Development Corp Verfahren zur Erzeugung von kristallinen Abscheidungen in Form eines Musters auf einer elektrisch isolierenden amorphen, poly- oder einkristallinen Unterlage
JPS4948286A (de) * 1972-09-08 1974-05-10
JPS58200557A (ja) * 1982-05-18 1983-11-22 Nec Corp 多層配線の形成方法
JPS628543A (ja) * 1985-07-05 1987-01-16 Fujitsu Ltd 燐珪酸ガラスの選択成長方法
GB2183090B (en) * 1985-10-07 1989-09-13 Canon Kk Method for selective formation of deposited film

Also Published As

Publication number Publication date
FR2603738A1 (fr) 1988-03-11
GB2189935B (en) 1990-03-14
GB8709569D0 (en) 1987-05-28
FR2603738B1 (fr) 1990-09-07
JPS62254447A (ja) 1987-11-06
JPH0828357B2 (ja) 1996-03-21
DE3713992A1 (de) 1987-10-29
GB2189935A (en) 1987-11-04

Similar Documents

Publication Publication Date Title
DE2951734C2 (de)
DE69930839T2 (de) Herstellungsmethode für eine elekttronische anordnung mit organischen schichten
DE69222586T2 (de) Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
DE4237587C2 (de) Chemisches Dampfabscheidungsverfahren zur Schaffung einer vorherrschend TiSi¶x¶ enthaltenden, elektrisch leitfähigen Schicht
EP0491976B1 (de) Verfahren zur Herstellung einer mit Arsen dotierten glatten polykristallinen Siliziumschicht für höchstintegrierte Schaltungen
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE69321149T2 (de) Halbleiter-Kontaktöffnungsstruktur und -verfahren
DE1903961A1 (de) Integrierte Halbleiteranordnung
WO2001061753A1 (de) Elektronisches bauelement mit einer elektrisch leitenden verbindung aus carbon-nanoröhren und verfahren zu seiner herstellung
DE69221430T2 (de) Verfahren zur Bildung eines Metalleiters für ein Halbleiterbauelement
DE2445879C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE69214339T2 (de) Struktur und Verfahren für die Bildung selbstjustierender Kontakte
DE2033532C3 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2430692A1 (de) Verfahren zum herstellen von verbindungsloechern in isolierschichten
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE19626039A1 (de) Verfahren zum Herstellen einer Metalleitung
DE19608208A1 (de) Verfahren zur Herstellung von Metallzwischenverbindungen in Halbleitereinrichtungen
DE3109074C2 (de)
DE3636547C2 (de)
DE3634140C2 (de)
DE4218495A1 (de) Halbleiter-vorrichtung und verfahren zur herstellung dieser halbleiter-vorrichtung
DE19843624C1 (de) Integrierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE69318880T2 (de) Planarisierungsverfahren von einer integrierten Schaltung
DE3713992C2 (de)
DE4240565A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: TIEDTKE, H., DIPL.-ING. BUEHLING, G., DIPL.-CHEM. KINNE, R., DIPL.-ING. GRUPE, P., DIPL.-ING. PELLMANN, H., DIPL.-ING. GRAMS, K., DIPL.-ING., PAT.-ANWAELTE, 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee