DE3713992A1 - METHOD FOR FORMING A MULTILAYER STRUCTURE - Google Patents

METHOD FOR FORMING A MULTILAYER STRUCTURE

Info

Publication number
DE3713992A1
DE3713992A1 DE19873713992 DE3713992A DE3713992A1 DE 3713992 A1 DE3713992 A1 DE 3713992A1 DE 19873713992 DE19873713992 DE 19873713992 DE 3713992 A DE3713992 A DE 3713992A DE 3713992 A1 DE3713992 A1 DE 3713992A1
Authority
DE
Germany
Prior art keywords
layer
wiring
deposition
substance
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873713992
Other languages
German (de)
Other versions
DE3713992C2 (en
Inventor
Takao Yonehara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of DE3713992A1 publication Critical patent/DE3713992A1/en
Application granted granted Critical
Publication of DE3713992C2 publication Critical patent/DE3713992C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

In forming a multilayered structure, planarisation of an uneven deposited surface is by selective deposition of polysilicon using differences in the nucleation densities of different materials forming the surface. Layers of Si3N4 (12) and a wiring material (13) are formed on a Si substrate (11). An SiO2 layer (14) is formed on the wiring layer (13). The layers are patterned and polysilicon (15) deposited between the wiring layers only by virtue of the greater deposition nucleation density of Si3N4 over SiO2. <IMAGE>

Description

Die Erfindung betrifft ein Verfahren zur Bildung einer Mehr­ schichtenstruktur bzw. eines Schichtpakets und insbesondere ein Verfahren zur Bildung einer Mehrschichtenstruktur mit eben gemachter Oberfläche.The invention relates to a method for forming a multiple layer structure or a layer package and in particular a method for forming a multilayer structure with made surface.

Die Erfindung ist beispielsweise auf eine Mehrschichtenstruk­ tur für eine mehrschichtige Verdrahtung bzw. Schaltverbindung bei einer integrierten Halbleiterschaltung, einer integrierten optischen Schaltung usw. anwendbar.The invention is, for example, on a multilayer structure structure for multi-layer wiring or switching connection with an integrated semiconductor circuit, an integrated optical circuit etc. applicable.

Durch den raschen Fortschritt in der Technik der integrierten Schaltungen sind die Abmessungen von Schaltelementen bzw. Bau­ gruppen immer weiter verkleinert worden, und in Verbindung da­ mit hat sich die Herstellung verschiedener mehrschichtiger Schaltelemente und Verdrahtungen weiterentwickelt. Bei Spei­ cherelementen mit 256 kbit wird beispielsweise eine zwei­ schichtige A1-Verdrahtung angewandt, und es besteht die Nei­ gung, daß eine solche Verdrahtung in der Zukunft mehrschichtig sein wird. Due to the rapid progress in the technology of integrated Circuits are the dimensions of switching elements or construction groups have been reduced in size, and in connection there with the production of various multilayer Switching elements and wiring further developed. At Spei For example, 256 kbit elements become two A1 layered wiring applied, and there is nei that such wiring will be multi-layered in the future will be.  

Ein Problem, das bei Mehrschichtenstrukturen auftritt, besteht in der Unebenheit der Oberfläche einer Vorrichtung bzw. eines Bauelements, die z.B. auf die Verdrahtung zurückzuführen ist, die sich auf den einzelnen Schichten befindet. Eine große Un­ ebenheit kann zu einer Trennung bzw. Unterbrechung führen und die Ausbeute an und die Zuverlässigkeit von Bau- bzw. Schalt­ elementen vermindern. Infolgedessen ist es notwendig, ein Ver­ fahren bereitzustellen, durch das eine unebene Oberfläche eben gemacht wird.There is a problem with multilayer structures in the unevenness of the surface of a device or one Component which e.g. is due to the wiring which is on the individual layers. A big Un Flatness can lead to a separation or interruption and the yield and the reliability of construction or switching reduce elements. As a result, it is necessary to have a ver provide driving through which is an uneven surface is made.

Bei einem gebräuchlichen Verfahren zum Ebenmachen einer unebe­ nen Oberfläche wird auf der unebenen Oberfläche durch CVD (chemisches Abscheiden aus der Dampfphase) oder durch ein Auf­ tragverfahren eine Glasschicht aus SiO2 und zugefügtem Phos­ phor oder Bor gebildet, und die erhaltene Oberfläche wird eben gemacht, indem die Eigenschaft ausgenutzt wird, daß Glas bei Zuführung von Wärme fließt. Die Arten der Substanzen, die z.B. für eine Verdrahtung eingesetzt werden können, sind jedoch in diesem Fall beschränkt, weil dieses Verfahren eine Behandlung bei hoher Temperatur mit sich bringt.In a conventional method for leveling an uneven surface, a glass layer of SiO 2 and added phosphorus or boron is formed on the uneven surface by CVD (chemical vapor deposition) or by an application method, and the surface obtained is made even, by taking advantage of the property that glass flows when heat is applied. However, the types of substances that can be used for wiring, for example, are limited in this case because this method involves high temperature treatment.

Bei anderen Verfahren zum Ebenmachen einer unebenen Oberfläche gibt es die Probleme, daß die Schritte kompliziert gemacht werden und die Zahl der Schritte erhöht wird.Other methods of leveling an uneven surface there are problems that the steps are complicated and the number of steps is increased.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Bildung einer Mehrschichtenstruktur bereitzustellen, durch das die vorstehend erwähnten Probleme der gebräuchlichen Verfahren gelöst und die Schritte des Verfahrens in hohem Maße verein­ facht werden.The invention has for its object a method for To provide formation of a multilayer structure by which the above-mentioned problems of the conventional methods solved and united the steps of the process to a high degree be fanned.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren zur Bildung einer Mehrschichtenstruktur gelöst, bei dem eine une­ bene Abscheidungsoberfläche der Mehrschichtenstruktur eben ge­ macht wird und das die folgenden Schritte aufweist:
Bildung von niedrigeren und höheren Bereichen der Abschei­ dungsoberfläche aus verschiedenen Arten von Substanzen und
selektive, nur auf den niedrigeren Bereichen der Abscheidungs­ oberfläche erfolgende Abscheidung einer Substanz unter Ausnut­ zung des auf die Art der Substanzen der Abscheidungsoberfläche zurückzuführenden Unterschiedes in der Keimbildungsdichte der abzuscheidenden Substanz auf den Substanzen der Abscheidungs­ oberfläche, wodurch die Abscheidungsoberfläche eben gemacht wird.This object is achieved according to the invention by a method for forming a multilayer structure in which an uneven deposition surface of the multilayer structure is made flat and which has the following steps:
Formation of lower and higher areas of the deposition surface from different types of substances and
selective deposition of a substance, which occurs only on the lower areas of the deposition surface, taking advantage of the difference in the nucleation density of the substance to be deposited on the substances of the deposition surface due to the nature of the substances of the deposition surface, thereby making the deposition surface even.

Wie es vorstehend beschrieben wurde, kann die Abscheidungs­ oberfläche durch selektive Abscheidung einer abzuscheidenden Substanz unter Ausnutzung des auf die Art der Substanzen der Abscheidungsoberfläche zurückzuführenden Unterschiedes in der Keimbildungsdichte der abzuscheidenden Substanz auf den Sub­ stanzen der Abscheidungsoberfläche auf einfache Weise eben ge­ macht werden, ohne daß die Zahl der dafür benötigten Schritte erhöht wird und ohne daß die Schritte kompliziert gemacht wer­ den. Durch einfache Schritte können Mehrschichtenstrukturen in hoher Ausbeute und mit hoher Zuverlässigkeit gebildet werden.As described above, the deposition surface by selective deposition of a surface to be deposited Substance taking advantage of the nature of the substances Deposition difference due to the deposition surface Nucleation density of the substance to be deposited on the sub punch the deposition surface in a simple manner be made without the number of steps required is increased and without complicating the steps the. Through simple steps, multilayer structures in high yield and with high reliability.

Zunächst wird die selektive Abscheidung für die selektive Bildung abgeschiedener Filme auf einem Substrat beschrieben. Die selektive Abscheidung dient zur selektiven Bildung von Filmen aus einer bestimmten Substanz auf einem Substrat unter Ausnutzung der Unterschiede zwischen den das Substrat bilden­ den Substanzen hinsichtlich von Einflußgrößen wie z.B. der Oberflächenenergie, des Anlagerungskoeffizienten, des Elimi­ nierungs- bzw. Verdrängungskoeffizienten und der Oberflächen­ diffusionsgeschwindigkeit, die während der Bildung von Dünn­ filmen die Keimbildung beeinflussen.First, the selective deposition for the selective Formation of deposited films on a substrate is described. The selective deposition serves for the selective formation of Film from a specific substance on a substrate underneath Exploiting the differences between those that make up the substrate the substances with regard to influencing factors such as the Surface energy, the deposition coefficient, the elimi nation or displacement coefficients and the surfaces diffusion rate during the formation of thin film affect nucleation.

Fig. 1A und 1B erläutern die selektive Abscheidung. Wie es in Fig. 1A gezeigt wird, werden zunächst auf gewünschten Stellen eines Substrats 1 Dünnfilme 2 aus einer Substanz, die sich hinsichtlich der vorstehend erwähnten Einflußgrößen von dem Substrat unterscheidet, gebildet. Wenn auf den Filmen 2 eine geeignete Substanz unter geeigneten Abscheidungsbedingungen abgeschieden wird, können nur auf diesen Filmen 2 Dünnfilme 3 wachsen, während die Dünnfilme 3 auf anderen Substratbereichen nicht wachsen können. Unter Ausnutzung dieses Phänomens kann ein Dünnfilm 3, der seine Form von selbst an die Form seines Substrats 2 anpaßt, wachsen, wodurch gebräuchliche lithogra­ phische Schritte, bei denen ein Resist verwendet wird, über­ flüssig gemacht werden. Fig. 1A and 1B illustrate the selective deposition. As shown in FIG. 1A, thin films 2 are first formed on desired locations of a substrate 1 from a substance which differs from the substrate in terms of the influencing factors mentioned above. If a suitable substance is deposited on the films 2 under suitable deposition conditions, only on these films 2 can thin films 3 grow, while the thin films 3 cannot grow on other substrate areas. Taking advantage of this phenomenon, a thin film 3 which conforms to the shape of its substrate 2 by itself can grow, thereby obviating the need for common lithographic steps using a resist.

Substanzen, durch die eine solche selektive Abscheidung ermög­ licht wird, sind beispielsweise SiO2 für das Substrat 1, Si3N4, Metall, Metallsilicid oder polykristallines Si o.ä. für den Dünnfilm 2 und Si für den abzuscheidenden Dünnfilm 3. Als Beispiel wird nachstehend die Ebenmachung einer unebenen Ab­ scheidungsoberfläche unter Verwendung der Substanzen SiO2 und Si3N4 erläutert.Substances through which such selective deposition is made possible are, for example, SiO 2 for the substrate 1 , Si 3 N 4 , metal, metal silicide or polycrystalline Si or the like. for the thin film 2 and Si for the thin film 3 to be deposited. As an example, the leveling of an uneven deposition surface using the substances SiO 2 and Si 3 N 4 is explained below.

Fig. 2 ist eine graphische Darstellung der Keimbildungsdichten auf Abscheidungsoberflächen aus SiO2 bzw. Si3N4 in Abhängig­ keit von der Zeit. Wie es in dieser graphischen Darstellung gezeigt wird, erreicht die Keimbildungsdichte auf der SiO2- Oberfläche bald nach dem Beginn der Abscheidung einen unter 103 cm-2 liegenden Sättigungswert und ist selbst 20 min später im wesentlichen konstant. Fig. 2 is a graphical representation of the nucleation densities on deposition surfaces of SiO 2 or Si 3 N 4 as a function of time. As shown in this graphic representation, the nucleation density on the SiO 2 surface soon reaches a saturation value below 10 3 cm -2 after the start of the deposition and is essentially constant even 20 minutes later.

Im Gegensatz dazu erreicht die Keimbildungsdichte auf der Si3N4-Oberfläche einen vorübergehenden Sättigungswert von etwa 4×105 cm-2, bleibt danach etwa 10 min lang unverändert und steigt dann schnell an. Es ist anzumerken, daß diese Beispiele von Meßwerten im Fall der Abscheidung bei Anwendung des CVD- Verfahrens unter Bedingungen, zu denen ein Druck von 233,3 hPa und eine Temperatur von 1000°C gehören, und unter Verwendung eines mit einem H2-Gas verdünnten SiCl4-Gases erhalten werden.In contrast, the nucleation density on the Si 3 N 4 surface reaches a temporary saturation value of about 4 × 10 5 cm -2 , then remains unchanged for about 10 minutes and then increases rapidly. It should be noted that these examples of measurements in the case of deposition using the CVD method under conditions including a pressure of 233.3 hPa and a temperature of 1000 ° C and using one with an H 2 gas dilute SiCl 4 gas can be obtained.

In diesem Fall wird die Keimbildung auf SiO2 kaum zu einem Problem. Die Zugabe eines HCl-Gases zu dem reaktiven Gas dient zur weiteren Unterdrückung der Keimbildung auf SiO2, um die Abscheidung auf SiO2 vollständig zu verhindern.In this case, nucleation on SiO 2 hardly becomes a problem. The addition of an HCl gas to the reactive gas serves to further suppress nucleation on SiO 2 in order to completely prevent the deposition on SiO 2 .

Wie es vorstehend beschrieben wurde, kann ein ausreichend gro­ ßer Unterschied in der Keimbildungsdichte erhalten werden, wie er in Fig. 2 gezeigt wird, wenn als Substanzen für die Ab­ scheidungsoberfläche SiO2 und Si3N4 gewählt werden und als abzuscheidende Substanz Silicium gewählt wird. Wenn aus Si3N4 ein Muster mit einer gewünschten Form gebildet wird, ist es möglich, nur auf Si3N4 einen Film aus polykristallinem Si ab­ zuscheiden, der seine Form von selbst an die Form des Si3N4 anpaßt.As described above, a sufficiently large difference in the nucleation density as shown in Fig. 2 can be obtained when SiO 2 and Si 3 N 4 are selected as the substances for the deposition surface and silicon is selected as the substance to be deposited . If a pattern with a desired shape is formed from Si 3 N 4 , it is possible to deposit a film of polycrystalline Si only on Si 3 N 4, which film automatically adapts its shape to the shape of Si 3 N 4 .

Unter der Bedingung, daß der Unterschied in der Keimbildungs­ dichte 103 mal höher ist als die niedrigere Keimbildungsdichte, kann ein abgeschiedener Film in zufriedenstellender Weise se­ lektiv gebildet werden. In diesem Fall können die vorstehend erwähnten, von Si3N4 verschiedenen Substanzen verwendet wer­ den, um in ähnlicher Weise selektiv einen Dünnfilm zu bilden.On the condition that the difference in the nucleation density is 10 3 times higher than the lower nucleation density, a deposited film can be selectively formed satisfactorily. In this case, the above-mentioned substances other than Si 3 N 4 can be used to selectively form a thin film in a similar manner.

Die bevorzugte Ausführungsform der Erfindung wird nachstehend unter Bezugnahme auf die beigefügten Zeichnungen näher erläu­ tert.The preferred embodiment of the invention is as follows with reference to the accompanying drawings tert.

Fig. 1A und 1B erläutern die selektive Abscheidung; Figures 1A and 1B illustrate selective deposition;

Fig. 2 ist eine graphische Darstellung der Keimbildungsdichten auf Abscheidungsoberflächen aus SiO2 bzw. Si3N4 in Abhängig­ keit von der Zeit; Fig. 2 is a graphical representation of the nucleation densities on deposition surfaces of SiO 2 or Si 3 N 4 as a function of time;

Fig. 3A bis 3C erläutern die Ebenmachungsschritte bei einer Ausführungsform des erfindungsgemäßen Verfahrens zur Bildung einer Mehrschichtenstruktur; Figs. 3A to 3C illustrate the Ebenmachungsschritte in one embodiment of the inventive method for forming a multilayer structure;

Fig. 4A und 4B erläutern einen Teil der Ebenmachungsschritte bei einer anderen Ausführungsform der Erfindung, und FIGS. 4A and 4B illustrate a part of the Ebenmachungsschritte in another embodiment of the invention, and

Fig. 5A bis 5D erläutern die Schritte zur Bildung einer Mehr­ schichtenstruktur bei einer Ausführungsform der Erfindung. Fig. 5A to 5D illustrate the steps for forming a multilayer structure in one embodiment of the invention.

Fig. 3A bis 3C erläutern die Ebenmachungsschritte bei einer Ausführungsform des erfindungsgemäßen Verfahrens zur Bildung einer Mehrschichtenstruktur. Fig. 4A und 4B erläutern einen Teil der Ebenmachungsschritte bei einer anderen Ausführungs­ form der Erfindung. Figs. 3A to 3C illustrate the Ebenmachungsschritte in one embodiment of the inventive method for forming a multilayer structure. FIGS. 4A and 4B illustrate a part of the Ebenmachungsschritte in another execution of the invention.

Wie in Fig. 3A gezeigt wird, wird zunächst auf einem Si-Sub­ strat 11 mit darauf gebildeten Schaltelementen durch CVD, op­ tisches CVD oder ECR (Elektronenzyklotronresonanz) eine als Isolierschicht dienende Si3N4-Schicht 12 gebildet. Auf der Schicht 12 wird z.B. durch CVD, Zerstäubung oder Elektronen­ strahl-Abscheidung eine Verdrahtungssubstanz 13, beispielswei­ se ein Metall wie z.B. Al, W oder Mo oder ein Silicid (eine Verbindung aus Si und einem Metall) wie z.B. WSi2 gebildet. Ferner wird auf der Verdrahtungssubstanz 13 durch CVD oder durch Oxidation der Verdrahtungssubstanz, wenn diese ein Sili­ cid ist, eine SiO2-Schicht 14 gebildet.As shown in FIG. 3A, a Si 3 N 4 layer 12 serving as an insulating layer is first formed on a Si substrate 11 with switching elements formed thereon by CVD, optical CVD or ECR (electron cyclotron resonance). A wiring substance 13 , for example a metal such as Al, W or Mo or a silicide (a compound of Si and a metal) such as WSi 2 is formed on the layer 12 , for example by CVD, sputtering or electron beam deposition. Furthermore, an SiO 2 layer 14 is formed on the wiring substance 13 by CVD or by oxidation of the wiring substance, if it is a silicide.

Wie es in Fig. 3B gezeigt wird, wird aus der Verdrahtungssub­ stanz 13 und der SiO2-Schicht 14 unter Anwendung der Lithogra­ phie ein Muster gebildet, um die Si3N4-Schicht 12 freizulegen, wobei die Stellen der Si3N4-Schicht 12, die durch das Verdrah­ tungsmuster belegt sind, ausgenommen sind und nicht freigelegt werden.As shown in FIG. 3B, a pattern is formed from the wiring substance 13 and the SiO 2 layer 14 using the lithography to expose the Si 3 N 4 layer 12 , the locations of the Si 3 N 4 Layer 12 , which are occupied by the wiring pattern, are excluded and are not exposed.

Wie es in Fig. 3C gezeigt wird, wird dann eine Schicht 15 aus polykristallinem Si selektiv unter denselben Bedingungen wie bei der vorstehend beschriebenen selektiven Abscheidung nur auf der Si3N4-Schicht 12 abgeschieden. Die Schicht 15 aus po­ lykristallinem Si wächst von der Oberfläche der Si3N4-Schicht 12 ausgehend, während sie von der SiO2-Schicht 14 ausgehend überhaupt nicht wächst. Durch geeignete Einstellung der Ab­ scheidungsdauer kann die Schicht 15 aus polykristallinem Si derart abgeschieden werden, daß sie mit der SiO2-Schicht 14 bündig ist, so daß die gesamte Oberfläche der Vorrichtung bzw. des Bauelements auf einfache Weise eben gemacht wird.Then, as shown in FIG. 3C, a layer 15 of polycrystalline Si is selectively deposited only on the Si 3 N 4 layer 12 under the same conditions as in the selective deposition described above. The layer 15 made of polycrystalline Si grows from the surface of the Si 3 N 4 layer 12 , while it does not grow at all from the SiO 2 layer 14 . By suitably adjusting the deposition time, the layer 15 of polycrystalline Si can be deposited in such a way that it is flush with the SiO 2 layer 14 , so that the entire surface of the device or of the component is made flat in a simple manner.

Der spezifische Widerstand der Verdrahtungssubstanz 13 liegt in der Größenordnung von 10-4 Ohm · cm, und der spezifische Wi­ derstand der Schicht 15 aus polykristallinem Si, zu dem keine Fremdstoffe hinzugegeben wurden, beträgt 103 Ohm · cm. Infolge­ dessen ist der Strom, der von der Verdrahtungssubstanz 13 zu der Schicht 15 aus polykristallinem Si fließt, vernachlässig­ bar, und es kann festgestellt werden, daß die Verdrahtungssub­ stanz 13 elektrisch isoliert ist.The specific resistance of the wiring substance 13 is of the order of 10 -4 ohm · cm, and the specific resistance of the layer 15 of polycrystalline Si, to which no foreign substances have been added, is 10 3 ohm · cm. As a result, the current flowing from the wiring substance 13 to the layer 15 of polycrystalline Si is negligible, and it can be said that the wiring substance 13 is electrically insulated.

Wenn eine weiter verbesserte Isolierung erwünscht ist, kann auf der Verdrahtungssubstanz 13 und der SiO2-Schicht 14, aus denen ein Muster gebildet worden ist, z.B. durch CVD, opti­ sches CVD oder ECR SiO2 abgeschieden werden, wie es in Fig. 4A gezeigt wird. Durch anisotropes reaktives Ionenätzen (RIE) wird erreicht, daß die SiO2-Schicht 16 nur auf der Seite der Verdrahtungssubstanz 13 zurückbleibt. Wie es in Fig. 4B ge­ zeigt wird, wird dann unter ähnlichen Bedingungen wie bei der vorstehend beschriebenen Ausführungsform eine Schicht 15 aus polykristallinem Si abgeschieden, um die Oberfläche eben zu machen. Die Verdrahtungssubstanz 13 ist in diesem Fall durch die SiO2-Schicht 16 und durch die Schicht 15 aus polykristal­ linem Si mit hohem Widerstand getrennt, so eine weiter verbes­ serte Isolierung erzielt wird. Als Verdrahtungssubstanz 13 kann dotiertes polykristallines Si mit niedrigem Widerstand verwendet werden.If further improved insulation is desired, SiO 2 can be deposited on the wiring substance 13 and the SiO 2 layer 14 from which a pattern has been formed, for example by CVD, optical CVD or ECR, as shown in FIG. 4A becomes. Anisotropic reactive ion etching (RIE) ensures that the SiO 2 layer 16 remains only on the side of the wiring substance 13 . Then, as shown in FIG. 4B, a layer 15 of polycrystalline Si is deposited under conditions similar to the above-described embodiment to make the surface flat. In this case, the wiring substance 13 is separated by the SiO 2 layer 16 and by the layer 15 made of polycrystalline Si with high resistance, so that further improved insulation is achieved. Doped polycrystalline Si with low resistance can be used as the wiring substance 13 .

Die Schicht 15 aus polykristallinem Si wurde in diesem Fall durch CVD unter Abscheidungsbedingungen, zu denen eine Sub­ strattemperatur von 700°C und ein Druck von 226,7 hPa gehör­ ten, unter Verwendung von SiH2Cl2 und einer Gasmischung aus H2 und HCl mit guter Selektivität abgeschieden.The layer 15 of polycrystalline Si was in this case by CVD under deposition conditions, which included a substrate temperature of 700 ° C and a pressure of 226.7 hPa, using SiH 2 Cl 2 and a gas mixture of H 2 and HCl deposited with good selectivity.

Fig. 5A bis 5D erläutern die Schritte zur Bildung einer Mehr­ schichtenstruktur bei einer Ausführungsform der Erfindung. Fig. 5A to 5D illustrate the steps for forming a multilayer structure in one embodiment of the invention.

Auf einer ebenen Oberfläche, wie sie in Fig. 3C gezeigt wird, wird durch Normaldruck-CVD eine isolierende SiO2-Zwischen­ schicht 17 abgeschieden, wie sie in Fig. 5A gezeigt wird. Da die darunterliegende Schicht eben ist, wird die Oberfläche der isolierenden SiO2-Zwischenschicht 17 von selbst eben.An insulating SiO 2 intermediate layer 17 is deposited on a flat surface, as shown in FIG. 3C, by normal pressure CVD, as is shown in FIG. 5A. Since the layer underneath is flat, the surface of the insulating SiO 2 intermediate layer 17 automatically becomes flat.

Wie es in Fig. 5B gezeigt wird, werden die isolierende Zwi­ schenschicht 17 und die SiO2-Schicht 14 an gewünschten Stellen durch reaktives Ionenätzen weggeätzt, um Kontaktlöcher 18 zu bilden. Auf diese Weise wird am Boden der Kontaktlöcher 18 die Verdrahtungssubstanz 13 freigelegt, die z.B. aus Metall, Me­ tallsilicid oder polykristallinem Si besteht.As shown in FIG. 5B, the insulating interlayer 17 and the SiO 2 layer 14 are etched away at desired locations by reactive ion etching to form contact holes 18 . In this way, the wiring substance 13 is exposed at the bottom of the contact holes 18 , which consists, for example, of metal, metal silicide or polycrystalline Si.

Wie es vorstehend beschrieben wurde, sind auf diesen Verdrah­ tungssubstanzen die Keimbildungsdichten im Vergleich zu der Keimbildungsdichte auf SiO2 ausreichend hoch, so daß Schichten 19 aus polykristallinem Si nur innerhalb der Kontaktlöcher 18 durch CVD unter Anwendung eines Si-haltigen Gases (SiCl4, SiH2Cl2, SiH4, SiHCl3) selektiv abgeschieden werden können (Fig. 5C).As described above, the nucleation densities on these wiring substances are sufficiently high compared to the nucleation density on SiO 2 , so that layers 19 made of polycrystalline Si only within the contact holes 18 by CVD using an Si-containing gas (SiCl 4 , SiH 2 Cl 2 , SiH 4 , SiHCl 3 ) can be selectively deposited ( FIG. 5C).

Es ist anzumerken, daß während der Abscheidung ein PH3-Gas eingemischt wird, Phosphor oder Bor durch Ioneninjektion ein­ gebaut wird oder Phosphorglas aus POCl3 und Sauerstoff abge­ schieden wird, wie es nach dem Stand der Technik üblicherweise durchgeführt wird, um den Widerstand der Schicht 19 aus poly­ kristallinem Si zu vermindern. Dies führt zu einem Flächenwi­ derstand von mehreren zehn Ohm/.It should be noted that during the deposition, a PH 3 gas is mixed in, phosphorus or boron is built in by ion injection, or phosphorus glass is separated from POCl 3 and oxygen, as is customarily carried out according to the prior art, to reduce the resistance of the Reduce layer 19 of poly crystalline Si. This leads to a surface resistance of several tens of ohms /.

Auf der isolierenden Zwischenschicht 17 und der Schicht 19 aus polykristallinem Si wird dann eine Verdrahtungssubstanz 20 ab­ geschieden, und aus der Verdrahtungssubstanz 20 wird ein Mu­ ster gebildet, um eine zweite Verdrahtungsschicht mit Zwi­ schenschichtverbindungen zu bilden. In diesem Fall kann eine Verdrahtungssubstanz 20 auf einer ebenen Oberfläche gebildet werden, indem Schichten 19 aus polykristallinem Si innerhalb der Kontaktlöcher 18 derart abgeschieden werden, daß die Schichten 19 mit der isolierenden Zwischenschicht 17 bündig sind, wodurch eine ideale mehrschichtige Verdrahtungsstruktur erhalten wird.A wiring substance 20 is then deposited on the insulating intermediate layer 17 and the layer 19 of polycrystalline Si, and a pattern is formed from the wiring substance 20 to form a second wiring layer with interlayer connections. In this case, a wiring substance 20 can be formed on a flat surface by depositing layers 19 of polycrystalline Si within the contact holes 18 such that the layers 19 are flush with the insulating interlayer 17 , thereby obtaining an ideal multilayer wiring structure.

Ferner kann durch Wiederholung der in Fig. 3 und 4 gezeigten Ebenmachungsschritte und der in Fig. 5 gezeigten Schritte zur Bildung einer Mehrschichtenstruktur auf einfache Weise eine mehrschichtige Verdrahtungsstruktur gebildet werden.Further, by repeating the leveling steps shown in Figs. 3 and 4 and the steps shown in Fig. 5 to form a multi-layer structure, a multi-layer wiring structure can be easily formed.

Durch solch eine selektive Abscheidung können Vertiefungen in der Verdrahtungssubstanz 13, Kontaktlöcher 18 usw. selektiv gefüllt werden, wodurch die Oberfläche auf einfache Weise eben gemacht wird.Such selective deposition can be used to selectively fill depressions in the wiring substance 13 , contact holes 18 , etc., thereby making the surface flat in a simple manner.

Bei der vorstehenden Ausführungsform sind zwar mehrschichtige Verdrahtungsstrukturen beschrieben und gezeigt worden, jedoch ist die Erfindung nicht darauf beschränkt. Die Erfindung kann auf die Schichtbildung auf einer Oberfläche, die wegen der Bildung verschiedener Bau- bzw. Schaltelemente und der zugehö­ rigen Verdrahtung uneben ist, anwendbar sein.In the above embodiment, there are multilayered Wiring structures have been described and shown, however the invention is not limited to this. The invention can on the layer formation on a surface, because of the Formation of various components or switching elements and the associated wiring is uneven, be applicable.

Wie es vorstehend im einzelnen beschrieben wurde, wird bei ei­ nem Verfahren zur Bildung einer Mehrschichtenstruktur gemäß diesen Ausführungsformen eine selektive Abscheidung angewen­ det, die einen Schritt enthält, bei dem eine abzuscheidende Substanz selektiv auf einer Abscheidungsoberfläche abgeschie­ den wird, indem der auf die Art der Substanzen der Abschei­ dungsoberfläche zurückzuführende Unterschied in der Keimbil­ dungsdichte der abzuscheidenden Substanz auf den Substanzen der Abscheidungsoberfläche ausgenutzt wird. Dadurch wird die Abscheidungsoberfläche auf einfache Weise eben gemacht, ohne daß die Zahl der Schritte erhöht wird und ohne daß die Schrit­ te kompliziert gemacht werden. Infolgedessen kann auf einfache Weise in hoher Ausbeute eine Mehrschichtenstruktur mit hoher Zuverlässigkeit gebildet werden, die frei von Trennungen bzw. Unterbrechungen ist.As described in detail above, ei according to a method for forming a multilayer structure apply selective deposition to these embodiments det, which contains a step in which a to be deposited Selectively shoots substance on a deposition surface that is, by referring to the nature of the substances of the Abschei Difference in the Keimbil density of the substance to be deposited on the substances the deposition surface is used. This will make the Deposition surface made flat in a simple way, without that the number of steps is increased and without the steps te complicated. As a result, simple Way in high yield a multilayer structure with high Reliability are formed that are free of separations or Interruptions is.

Claims (1)

Verfahren zur Bildung einer Mehrschichtenstruktur, bei dem ei­ ne unebene Abscheidungsoberfläche der Mehrschichtenstruktur eben gemacht wird, gekennzeichnet durch die folgenden Schrit­ te:
Bildung von niedrigeren und höheren Bereichen der Abschei­ dungsoberfläche aus verschiedenen Arten von Substanzen und
selektive, nur auf den niedrigeren Bereichen der Abscheidungs­ oberfläche erfolgende Abscheidung einer Substanz unter Aus­ nutzung des auf die Art der Substanzen der Abscheidungsober­ fläche zurückzuführenden Unterschiedes in der Keimbildungs­ dichte der abzuscheidenden Substanz auf den Substanzen der Ab­ scheidungsoberfläche, wodurch die Abscheidungsoberfläche eben gemacht wird.Method for forming a multilayer structure, in which an uneven deposition surface of the multilayer structure is made flat, characterized by the following steps:
Formation of lower and higher areas of the deposition surface from different types of substances and
Selective, only on the lower areas of the deposition surface of a substance, taking advantage of the difference in the nucleation density of the substance to be deposited on the substances of the deposition surface due to the nature of the substances of the deposition surface, whereby the deposition surface is made even.
DE19873713992 1986-04-28 1987-04-27 METHOD FOR FORMING A MULTILAYER STRUCTURE Granted DE3713992A1 (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61096866A JPH0828357B2 (en) 1986-04-28 1986-04-28 Method of forming multilayer structure

Publications (2)

Publication Number Publication Date
DE3713992A1 true DE3713992A1 (en) 1987-10-29
DE3713992C2 DE3713992C2 (en) 1990-10-18

Family

ID=14176361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873713992 Granted DE3713992A1 (en) 1986-04-28 1987-04-27 METHOD FOR FORMING A MULTILAYER STRUCTURE

Country Status (4)

Country Link
JP (1) JPH0828357B2 (en)
DE (1) DE3713992A1 (en)
FR (1) FR2603738B1 (en)
GB (1) GB2189935B (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0307109A1 (en) * 1987-08-24 1989-03-15 Canon Kabushiki Kaisha Method for forming semiconductor crystal and semiconductor crystal article obtained by said method
GB2216336A (en) * 1988-03-30 1989-10-04 Philips Nv Forming insulating layers on substrates
US5593919A (en) * 1995-09-05 1997-01-14 Motorola Inc. Process for forming a semiconductor device including conductive members

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3634140A1 (en) * 1985-10-07 1987-04-09 Canon Kk METHOD FOR SELECTIVELY FORMING A DEPOSITED LAYER

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1229093B (en) * 1963-01-23 1966-11-24 Basf Ag Process for the preparation of hexahydropyrimidine derivatives
US3403439A (en) * 1966-04-29 1968-10-01 Texas Instruments Inc Electrical isolation of circuit components of monolithic integrated circuits
CH490515A (en) * 1967-11-22 1970-05-15 Battelle Development Corp Process for producing crystalline deposits in the form of a pattern on an electrically insulating amorphous, poly- or monocrystalline substrate
JPS4948286A (en) * 1972-09-08 1974-05-10
JPS58200557A (en) * 1982-05-18 1983-11-22 Nec Corp Forming method for multilayer wiring
JPS628543A (en) * 1985-07-05 1987-01-16 Fujitsu Ltd Selective growing method for phosphorus silicate glass

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3634140A1 (en) * 1985-10-07 1987-04-09 Canon Kk METHOD FOR SELECTIVELY FORMING A DEPOSITED LAYER

Also Published As

Publication number Publication date
FR2603738A1 (en) 1988-03-11
GB2189935B (en) 1990-03-14
GB8709569D0 (en) 1987-05-28
FR2603738B1 (en) 1990-09-07
JPS62254447A (en) 1987-11-06
JPH0828357B2 (en) 1996-03-21
GB2189935A (en) 1987-11-04
DE3713992C2 (en) 1990-10-18

Similar Documents

Publication Publication Date Title
DE69211093T2 (en) Method for producing an integrated circuit with self-aligned contacts between closely spaced structures
DE102008007671B4 (en) Process for forming fine structures of a semiconductor device
DE69222586T2 (en) Multi-layer connection structure for a semiconductor device and method for its production
EP0491976B1 (en) Method for producing a smooth polycristalline silicon layer, doped with arsenide, for large scale integrated circuits
DE69930839T2 (en) METHOD OF MANUFACTURE OF AN ELECTRONIC ARRANGEMENT WITH ORGANIC LAYERS
DE69319963T2 (en) Vias structure for a semiconductor circuit and manufacturing method
DE1903961A1 (en) Integrated semiconductor device
DE19626038C2 (en) Method for producing the connection structure of a semiconductor device
DE3834241A1 (en) SEMICONDUCTOR DEVICE
DE2445879C2 (en) Method for manufacturing a semiconductor component
DE4125221A1 (en) METHOD FOR FORMING A MULTIPLE LEVEL CONNECTION IN A SEMICONDUCTOR DEVICE
DE4441542A1 (en) SOI-semiconductor device manufacturing method
DE69221430T2 (en) Method for forming a metal conductor for a semiconductor device
DE19608208B4 (en) Process for the preparation of metal interconnects in semiconductor devices
DE4442432C2 (en) Method of manufacturing capacitors in semiconductor memory devices
DE19626039A1 (en) Metal conductive line on semiconductor substrate formation method for integrated circuit
DE3109074C2 (en)
DE1961225A1 (en) Semiconductor integrated circuit and process for its manufacture
DE69030433T2 (en) Manufacturing method for semiconductor memory
DE3634140C2 (en)
DE4222584C2 (en) Process for structuring and manufacturing semiconductor devices
DE19645033A1 (en) Process for forming a metal wire
DE4218495A1 (en) Semiconductor device suitable for LSI - has 2nd metal wiring layer formed on metal film electrically connected to photoresist, selectively coated on 1st metal wiring above insulating layer
DE69318880T2 (en) Planarization process from an integrated circuit
DE69724965T2 (en) METHOD FOR SIMPLIFYING THE PRODUCTION OF A DIELECTRIC INTERLAYER STACK

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: TIEDTKE, H., DIPL.-ING. BUEHLING, G., DIPL.-CHEM. KINNE, R., DIPL.-ING. GRUPE, P., DIPL.-ING. PELLMANN, H., DIPL.-ING. GRAMS, K., DIPL.-ING., PAT.-ANWAELTE, 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee