DE2534923C3 - Display arrangement - Google Patents
Display arrangementInfo
- Publication number
- DE2534923C3 DE2534923C3 DE19752534923 DE2534923A DE2534923C3 DE 2534923 C3 DE2534923 C3 DE 2534923C3 DE 19752534923 DE19752534923 DE 19752534923 DE 2534923 A DE2534923 A DE 2534923A DE 2534923 C3 DE2534923 C3 DE 2534923C3
- Authority
- DE
- Germany
- Prior art keywords
- analog
- outputs
- digital converter
- converter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R13/00—Arrangements for displaying electric variables or waveforms
- G01R13/40—Arrangements for displaying electric variables or waveforms using modulation of a light beam otherwise than by mechanical displacement, e.g. by Kerr effect
- G01R13/404—Arrangements for displaying electric variables or waveforms using modulation of a light beam otherwise than by mechanical displacement, e.g. by Kerr effect for discontinuous display, i.e. display of discrete values
- G01R13/405—Arrangements for displaying electric variables or waveforms using modulation of a light beam otherwise than by mechanical displacement, e.g. by Kerr effect for discontinuous display, i.e. display of discrete values using a plurality of active, i.e. light emitting, e.g. electro-luminescent elements, i.e. bar graphs
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
Description
und daß der eine Ausgang (60 V) an einen Eingang des ersten NAND-Gatters (71') und der andere (602') an einen Eingang des zweiten NAND-Gatters (72') angeschlossen ist (F i g. 2).and that one output (60 V) is connected to an input of the first NAND gate (71 ') and the other (602') is connected to an input of the second NAND gate (72 ') (FIG. 2).
7. Anzeigeanordnung nach einem der Ansprüche 1 bis 6 mit einem einzigen Übertragungskanal zwischen Analogdigitalwandler und Anzeigeeinrichtung und durch einen Taktgeber gesteuerter, serieller, zyklisch wiederholter Datenübertragung, gekennzeichnet durch einen die Istwerte liefernden Istwertspeicher (8) mit π Speicherplätzen zu je einem Bit, in dem die vom Auswerter (7) in einem Zyklus abgegebenen Schaltsignalg jeweils bis zum nächsten Zyklus gespeichert sind.7. Display arrangement according to one of claims 1 to 6 with a single transmission channel between the analog-digital converter and display device and serial, cyclically repeated data transmission controlled by a clock, characterized by an actual value memory (8) delivering the actual values with π memory locations of one bit each, in which the switching signals emitted by the evaluator (7) in one cycle are stored until the next cycle.
8. Anzeigeanordnung nach einem der Ansprüche 1 bis 7, gekennzeichnet durch die Verwendung für die Einschaltkontrolle von Scheinwerfern mit steuerbarer Helligkeit in Bühnen und/oder Studioanlagen.8. Display arrangement according to one of claims 1 to 7, characterized by the use for the Switch-on control of spotlights with controllable brightness in stages and / or studio systems.
Die Erfindung betrifft eine Anzeigeanordnung mit einer digitalen Anzeigeeinrichtung mit n, ebensovielen zu überwachenden Steuerstromkreisen zugeordneten Schauzeichen, mit einem analoge Sollwerte für die η Steuerkreise in Digitalwerte umformenden Analogdigitalwandler, und mit einem an Ausgänge des Analogdigitalwandlers angeschlossenen Auswerter je Übertragungskanal, der abhängig von einem Vergleich der Größe des Sollwertes mit einem Grenzwert Schaltsignale an das jeweils zugeordnete Schauzeichen der Anzeigeeinrichtung gibtThe invention relates to a display device with a digital display device having n, the same number of the monitored control circuits associated flag indicator, with an analog reference values for η control circuits into digital values reshaping analog to digital converter, and with a device connected to outputs of the analog to digital converter evaluator each transmission channel depending on a comparison of the Size of the setpoint with a limit value gives switching signals to the respectively assigned indicator of the display device
Bei derartigen, meist mit Lampen als Schauzeichen arbeitenden AnzeigeanördflUngen, wie sie vor allem für die Einschaltkontrolle von Scheinwerfern mit steuerbarer Helligkeit in Bühnen- oder Studioanlagen Verwendung finden, kommt es infolge unvermeidlicher geringfügiger Änderungen des Sollwertes und von Arbeitspunktveränderungen der Schaltung zu einem Flackern der Lampe, wenn sich der Sollwert in der Nähe des Grenzwertes befindet. Besonders störend wirkt sichWith such display requirements, which mostly work with lamps as indicators, as they are mainly for the switch-on control of spotlights with controllable brightness in stage or studio systems Find use, it occurs as a result of inevitable minor changes in the setpoint and from Changes in the operating point of the circuit cause the lamp to flicker when the setpoint value is close of the limit value is located. It is particularly annoying
dieser Sachverhalt aus, wenn die genannte Grenzbedingung gleichzeitig für mehrere Lampen einer großen Anzeigetafel gegeben sind, wodurch ein unübersichtliches und irritierendes Bild entsteht.this state of affairs, if the mentioned boundary condition are given simultaneously for several lamps of a large display board, creating a confusing and an irritating picture emerges.
Der Erfindung liegt daher die Aufgabe zugrunde, auf die genannten Ursachen zurückzuführende Umschaltungen der Schauzeichen/Lampen zu vermeiden.The invention is therefore based on the object of switchovers that can be traced back to the causes mentioned to avoid the indicators / lamps.
Die erfindungsgemäße Lösung dieser Aufgabe ist bei einer Anzeigeanordnung der eingangs genannten Art dadurch gekennzeichnet, daß die mit dem aus Gattern m bestehenden Auswerter verbundenen Ausgänge des Analogdigitalwandlers unterschiedliche Signalkombinationen für Sollwerte SiA, für S<B und für B < 5 < A liefert, wobei Λ der obere und B der untere Grenzwert eines Intervalls ist, daß dem Auswerter ein π den jeweiligen Schaltzustand des zugeordneten Schauzeichens der Anzeigeeinrichtung darstellender Istwert über einen zusätzlichen Eingang zugeführt wird, und daß diese Eingangsgröße durch die Gatter so verknüpft ist, daß der Auswerter an seinem Ausgang bei S δ Α ein 2» Einschaltsignal und bei 5 < B ein Ausschaltsignal liefert während bei Bi S <A das Schaltsignal mit dem dem zusätzlichen Eingang zugeführten Istwert identisch ist.The inventive solution to this problem is characterized in a display arrangement of the type mentioned in that the outputs of the analog-digital converter connected to the evaluator consisting of gates m provide different signal combinations for setpoint values SiA, for S <B and for B <5 < A , where Λ the upper limit value and B the lower limit value of an interval is that the evaluator is supplied with an actual value representing the respective switching state of the associated indicator of the display device via an additional input, and that this input variable is linked by the gates so that the evaluator is at its output at S δ Α a 2 » switch-on signal and at 5 < B a switch-off signal while at Bi S <A the switching signal is identical to the actual value fed to the additional input.
Wählt man bei der Erfindung das angesprochene Intervall mindestens so groß, daß es praktisch alle J5 vorkommenden, unbeabsichtigten Schwankungen und Veränderungen des Sollwertes überdeckt, dann können nur beabsichtigte Sollwertänderungen von mindestens der Größe dieses Intervalls zu einer Umschaltung der Lampe bzw. des Schauzeichens der Anzeigeeinrichtung «> führen, wodurch sich eine klare und übersichtliche Anzeige ohne flackernde Lichtquellen/Schauzeichen ergibt Die hierbei in Kauf genommene Ungenauigkeit spielt praktisch keine Rolle, da Sollwertänderungen der mindestens nötigen Größe des Intervalls ohnehin zu J5 einer kaum wahrnehmbaren Änderung der Lichtausbeute der Scheinwerfer führen.If one chooses the mentioned interval with the invention at least so large that it practically all J5 Occurring, unintended fluctuations and changes in the setpoint covered, then can only intended setpoint changes of at least the size of this interval to a switchover of the Lamp or the indicator of the display device «> lead, whereby a clear and concise Display without flickering light sources / indicators results in the inaccuracy accepted here practically does not play a role, since setpoint changes of the minimum necessary size of the interval to J5 anyway lead to a barely perceptible change in the light output of the headlights.
Vorzugsweise besteht der Auswerter aus zwei NAND-Gattern, von denen das erste die Schaltsignale für die Anzeigeeinrichtung liefert und mit einem w Eingang an den Ausgang des zweiten NAND-Gatters mit zwei Eingängen angeschlossen ist, von denen wiederum einer mit dem zusätzlichen Eingang verbunden ist; die weiteren Eingänge der beiden NAND-Gatter sind dann an die Ausgänge des Analogdigitalwandlers angeschlossen.The evaluator preferably consists of two NAND gates, the first of which supplies the switching signals for the display device and is connected with an input w to the output of the second NAND gate with two inputs, one of which in turn is connected to the additional input; the other inputs of the two NAND gates are then connected to the outputs of the analog-digital converter.
Im einfachsten Falle kann der Analogdigitalwandler so ausgebildet sein, daß er nur zwei Ausgänge aufweist, an denen drei unterschiedliche Signalkombinationen für Sg A,S<BundB £ S</4 auftreten.In the simplest case, the analog / digital converter can be designed in such a way that it has only two outputs at which three different signal combinations for Sg A, S <BundB £ S </ 4 occur.
Sofern man sich jedoch eines binär kondierten Umsetzers bedient, sind zwischen dessen Ausgänge und die Ausgänge des Analogdigitalwandlers noch ein NOR- und ein NAND-Gatter einzuschalten:However, if you use a binary condensed converter, there are between its outputs and to switch on the outputs of the analog-to-digital converter with a NOR and a NAND gate:
Über das zusätzliche NAND-Gatter ist der mit einem ϊ5 Eingang des ersten NAND-Gatters des Auswerters verbundene Ausgang des Analogdigitalwandlers an die a Ausgänge des Umsetzers angeschlossen, die zusammen eine den oberen Grenzwert A darstellende Signalkombination bilden; derjenigen Teil der a Ausgänge des Umsetzers, der zusammen den unteren Grenzwert B des Intervalls repräsentiert, ist dann an Eingänge des zweiten NAND-Gatters des Auswerters angeschlossen. Schließlich weist in einem solchen Fall der Analogdigitalwandler einen dritten, mit einem weiteren Eingang des ersten NAND-Gatters des At.swerlers verbundene·? Ausgang auf, der über ein NOR-Gatter an sämtliche Ausgänge des Umsetzers angeschlossen ist, die einen höheren Stellenwert haben als die mit dem NAND-Gatter des Analogdigitalwanrllers verbundenen Ausgänge.Via the additional NAND gate, the output of the analog-digital converter connected to a ϊ5 input of the first NAND gate of the evaluator is connected to the a outputs of the converter, which together form a signal combination representing the upper limit value A; that part of the a outputs of the converter which together represents the lower limit value B of the interval is then connected to inputs of the second NAND gate of the evaluator. Finally, in such a case, the analog-to-digital converter has a third, connected to a further input of the first NAND gate of the At.swerler ·? Output that is connected via a NOR gate to all outputs of the converter that have a higher value than the outputs connected to the NAND gate of the analog digital converter.
Die Erfindung ist bei serieller und bei paralleler Datenübertragung zwischen den Quellen für die einzelnen Sollwerte und den zugeordneten Schauzeichen anwendbar; im letzteren Fall benötigt man dementsprechend viele Übertragungskanäle mit je einem Analogdigitalwandler und einem Auswerter. Bei serieller, durch einen Taktgeber gesteuerter, zyklisch wiederholter Datenübertragung kommt man dagegen mit einem einzigen Übertragungskanal mit einem Analogdigitalwandler und einem Auswerter aus.The invention is for serial and parallel data transmission between the sources for the individual setpoints and the associated indicators can be used; in the latter case one needs accordingly many transmission channels, each with an analog-digital converter and an evaluator. at serial, cyclically repeated data transmission controlled by a clock generator is an alternative with a single transmission channel with an analog digital converter and an evaluator.
Vor allem bei paralleler Datenverarbeitung kann die über den zusätzlichen Eingang des Auswerters zugeführte Information über den momentanen Istwert des Schaltzustandes eines Schauzeichens direkt von der Anzeigeeinrichtung, insbesondere von dem zugeordneten Anzeigespeicher abgeleitet werden. Bei serieller Datenübertragung ist es jedoch besonders vorteilhaft, die in einem Zyklus vom Ausweise ausgegebenen Schaltsignale in einem Istwertspeicher bL· zum nächsten Zyklus abzulegen und über den zusätzlichen Eingang dem Auswerter wieder zuzuführen.Particularly in the case of parallel data processing, the information supplied via the additional input of the evaluator about the current actual value of the switching state of a flag can be derived directly from the display device, in particular from the associated display memory. In the case of serial data transmission, however, it is particularly advantageous to store the switching signals output by the ID card in a cycle in an actual value memory bL · for the next cycle and to feed them back to the evaluator via the additional input.
Ausführungsbeispiele dieser Art werden an Hand der Figurer, erläutert; es zeigtExemplary embodiments of this type are explained with reference to the figures; it shows
F i g. 1 das Blockschaltbild einer ersten Ausführungsform der Erfindung mit einem binär kodierten Umsetzer,F i g. 1 shows the block diagram of a first embodiment of the invention with a binary coded one Converter,
F i g. 2 einen Ausschnitt aus dem Blockschaltbild nach F i g. 1 mit einem Analogdigitalwandler mit nur zwei Ausgängen, undF i g. 2 shows an excerpt from the block diagram according to FIG. 1 with an analog to digital converter with only two Outputs, and
Fig.3 und 4 tabellarische Übersichten über die an den Ausgängen der wichtigsten Einheiten der Ausführungsbeispiele vorhandenen Signale für den Fall, daß der Sollwert über, in oder unter dem Intervall liegt.3 and 4 tabular overviews of the outputs of the most important units of the exemplary embodiments existing signals for the case that the setpoint is above, in or below the interval.
In F i g. 1 ist mit 1 ein Kernspeicher bezeichnet, der η Speicherplätze für die Speicherung von η Intensitätswerten hat; diese Intensitätswerte werden von dem Eingabeteil 21 eines Gebers 2 geliefert, der zusätzlich einen Adreßteil 22 aufweist, der zur Anwahl des jeweils gewünschten Speicherplatzes ebenfalls mit dem Kernspeicher 1 verbunden ist.In Fig. 1, 1 denotes a core memory which has η memory locations for storing η intensity values; these intensity values are supplied by the input part 21 of a transmitter 2, which additionally has an address part 22 which is also connected to the core memory 1 for selecting the desired memory location in each case.
An den die Intensitätswerte in digitaler Form liefernden Ausgang des Kernspeichers 1 i.~t ein Digitalanalogwandler 3 und an diesen ein Steuerteil 4 angeschlossen, mit dessen Hilfe je der vom Digitalanalogwandler gelieferte Intensitätswert abhängig von zusätzlich zugeführten Steuergrößen durch Multiplikation, Division und dergleichen in den eigentlichen Sollwert umgeformt wird. Als zusätzliche Einflußgrößen kommen beispielsweise die Spannungen von Gruppenstellern oder Überblendstellern in Lichtstellanlagen in BttrathtAt the output of the core memory 1 i. ~ T which supplies the intensity values in digital form Digital-to-analog converter 3 and connected to this a control part 4, with the help of which each of the digital-to-analog converter Supplied intensity value depending on additionally supplied control variables through multiplication, Division and the like is converted into the actual target value. As additional influencing factors For example, the voltages of group controls or fade controls in lighting control systems come in Bttratht
Die Ausgangsgröße des Steuerteils 4 wird als Sollwert 5 den Steuerstromkreisen des Leistimgsteils 5 (z. B. Thyristorsteller) und über einen Wahlschalter dem Eingang eines Analogdigitalwandlers 6 und darin speziell einem binär kodierten Umsetzer 63 zugeführt.The output of the control part 4 is supplied as a target value 5 the control circuits of the Leistimgsteils 5 (z. B. Thyristor), and a selector switch to the input of an analog-digital converter 6 and is specifically a r binä encoded converter 63rd
Dieser Umsetzer wandelt den in analoger Form vorgegebenen Sollwert S in eine achtstellige Binärzahl um, die an den acht Ausgängen 630 bis 637 Anfallt.This converter converts the setpoint S given in analog form into an eight-digit binary number that occurs at the eight outputs 630 to 637.
Der Analogdigitalwandler 6 hat einen Ausgang 601, der über ein NAND-Gatter 61 mit den Ausgängen 633 und 634 des Umset.prs 63 verbunden ist, wobei der Ausgang 634 auch an dem Ausgang 602 liegt; ferner ist ein Ausgang 603 über ein NOR-Gatter 62 mit den Ausgängen 635 bis 637 verbunden.The analog / digital converter 6 has an output 601 which is connected to the outputs 633 via a NAND gate 61 and 634 of the Umset.prs 63 is connected, the output 634 also being connected to the output 602; further is an output 603 is connected to the outputs 635 to 637 via a NOR gate 62.
Der mit 7 bezeichnete Auswerter enthält ein erstes NAND-Gatter 71 mit drei Eingängen, von denen ein erster an den Ausgang 603. ein zweiter an den Ausgang 601 und ein dritter an den Ausgang eines zweiten NAND-Gatters 72 angeschlossen ist: ein Eingang dieses zweiten NAND-Gatters ist mit dem Ausgang 602 des Analogdigitalwandlers 6 und ein weiterer mit einem zusätzlichen Eingang 701 verbunden, der an den Ausgang 81 eines Istwertspeichers 8 angeschlossen ist. Letzterer ist vorzugsweise als Magnetkernspeicher mit π Speicherplätzen zu je ein Bit aufgebaut und kann Teil des Kernspeichers 1 sein, der dementsprechend eine mit Informationen über Intensitätswerte nicht belegte Stelle haben muß.The evaluator labeled 7 contains a first NAND gate 71 with three inputs, a first of which is connected to the output 603, a second to the output 601 and a third to the output of a second NAND gate 72 : an input of this second The NAND gate is connected to the output 602 of the analog / digital converter 6 and another to an additional input 701 which is connected to the output 81 of an actual value memory 8. The latter is preferably constructed as a magnetic core memory with π memory locations of one bit each and can be part of the core memory 1, which accordingly must have a location not occupied with information about intensity values.
Der Ausgang 702 des Auswerters 7 liefert die Schaltsignale für die Anzeigeeinrichtung 9. die eine Anzeigetafel 92 mit η Lampen 921 bis 92/) und einen mit dem Ausgang 702 verbundenen Anzeigespeicher 91 aufweist; ferner ist der Ausgang 702 mit dem Eingang des Istwertspeichers 8 verbunden.The output 702 of the evaluator 7 supplies the switching signals for the display device 9, which has a display board 92 with η lamps 921 to 92 /) and a display memory 91 connected to the output 702; Furthermore, the output 702 is connected to the input of the actual value memory 8.
Ein Taktgeber 10 der dem Kernspeicher I. dem Digitalanalogwandler 3. dem Analogdigitalwandler 6. dem Istwertspeicher 8 und dem Anzeigespeicher 91 zugeordnet ist, liefert die Synchronisierungs-, Adressierungs- und Übergabeimpiilse. die dafür sorgen, daß der Inhalt des Kernspeichers 1 zyklisch abgefragt, über den Digitalanalog- und den Analogdigitalwandler dem Auswerter 7 zugeführt und der Reihe nach zyklisch in die entsprechenden Speicherplätze des Anzeigespeichers 91 eingeschrieben wird.A clock generator 10 which is assigned to the core memory I. the digital analog converter 3. the analog digital converter 6. the actual value memory 8 and the display memory 91 supplies the synchronization, addressing and transfer pulses. which ensure that the content of the core memory 1 is queried cyclically, fed to the evaluator 7 via the digital-to-analog and the analog-to-digital converter and written to the corresponding memory locations of the display memory 91 cyclically one after the other.
Der Tabelle in F i g. 3 sind die Signalkomb'nationen an den Ausgängen 601,602,603 des Analogdigitalu andlers 6 für die drei Bereiche des Sollwertes, nämlich gleich oder größer A, kleiner B und Bs S < A zu entnehmen, wobei X einen beliebigen Wert. Il (heigh) einen aktiven Signalwert und L (low) einen inaktiven Signalwert bedeutet. Die beschriebene Art der Verbindung der Ausgänge des Umsetzers 63 mit den Ausgängen des Analogdigitalwandlers 6 hat zur Folge, daß der obere Grenzwert A 9Vs1Vo des in diesem Fall 10 Volt betragenden Maximalwertes des Sollwertes und der untere Grenzwert B 6'/40Zo dieses Maximalwertes entspricht.The table in FIG. 3 shows the signal combinations at the outputs 601, 602, 603 of the analog digital converter 6 for the three ranges of the setpoint value, namely equal to or greater than A, less than B and Bs S <A , where X is any value. Il (heigh) means an active signal value and L (low) means an inactive signal value. The described type of connection of the outputs of the converter 63 with the outputs of the analog-digital converter 6 has the consequence that the upper limit value A 9Vs 1 Vo of the maximum value of the setpoint, which in this case is 10 volts, and the lower limit value B 6 '/ 4 0 Zo of this Corresponds to the maximum value.
Ist der Sollwert S größer als der Schwellwert A (Zeilen 1 bis 3) oder gleich dem Schwell wert A (Zeile 4). dann liefert das NAND-Gatter 71 ein Η-Signal an den Anzeigespeicher 91. so daß die jeweils zugeordneten Lichtquellen aufleuchten und bis zur Änderung des Inhalts des Istwertspeichers 8 eingeschaltet bleiben.If the target value S is greater than the threshold value A (lines 1 to 3) or equal to the threshold value A (line 4). then the NAND gate 71 supplies a Η signal to the display memory 91 so that the respectively assigned light sources light up and remain switched on until the content of the actual value memory 8 is changed.
Liegt dagegen der Sollwert 5 unter dem unteren Grenzwert B (Zeile 7). so wird in den Anzeigespeicher 91 L-Signal eingeschrieben, ohne Rücksicht auf das Ausgangssignal des Istwertspeichers 8. If, on the other hand, the setpoint 5 is below the lower limit value B (line 7). Thus, the display memory 91 writes an L signal, regardless of the output signal of the actual value memory 8.
Liegt dagegen der Sollwert 5 in dem Intervall (Zeilen 5 und 6) zwischen den beiden Grenzwerten A und B oder ist er gleich B, was durch H-Signai am Ausgang 634 markiert wird, dann ist das Schaltsignal am Ausgang des NAND-Gatters 71 identisch mit dem Signal am Ausgang 81 des Istwertspeichers 8, der den im vorhergehenden Zyklus vorhandenen Schaltzustand des gerade angesteuerten Speicherplatzes des Anzeigespeichers 91 wiedergibt: If, on the other hand, the nominal value 5 lies in the interval (lines 5 and 6) between the two limit values A and B or if it is equal to B, which is marked by an H signal at the output 634, then the switching signal at the output of the NAND gate 71 is identical with the signal at the output 81 of the actual value memory 8, which reproduces the switching status of the memory location of the display memory 91 that was just activated in the previous cycle:
War dieses Schaltsignal im vorhergehenden ZyJ.us L, so liefert das NAND-Gatter 72 ebenso wie NAND-Gat If this switching signal was L in the previous ZyJ.us, the NAND gate supplies 72 as well as the NAND gate
ter 61 (wegen des I.-Signals am Ausgang 633) Il-Signal, das wiederum L-Signal am Ausgang des NAND-Gatters 71 zur Folge hat.ter 61 (because of the I. signal at the output 633) II signal, which in turn results in an L signal at the output of the NAND gate 71 .
Dagegen führt ein Il-Signal am Ausgang 81 des Istwertspeichers 8 vom vorhergehenden Zyklus zusammen mit dem Il-Signal an dem anderen Ausgang 602 zu einem L-Signal am Ausgang des NAND-Gatters 72 und dieses wiederum hat H-Signal als Schaltsignal am Ausgang des NAND-Gatters 71 zur Folge.In contrast, an II signal at the output 81 of the actual value memory 8 from the previous cycle together with the II signal at the other output 602 leads to an L signal at the output of the NAND gate 72 and this in turn has an H signal as a switching signal at the output of the NAND gate 71 result.
Liegt der Sollwert S unter dem Grenzwert B (L-Signal auf Ausgang 634) so hat das an den beiden NAND-Gatteni 61 und 72 liegende L-Signal des Ausgangs 634 Η-Signale an diesen NAND-Gattern und somit L-Signal am Ausgang des NAND-Gatters 71 (ohne Rücksicht auf das .Schaltsignal iks vorhergehenden Zyklus) zur Folge (Zeile 7).If the set value S lower than the limit B (L signal on output 634) so has the lying at the two NAND Gatteni 61 and 72 L-signal of the output 634 Η signals to these NAND gates, thus L signal at the output of the NAND gate 71 (regardless of the .Schaltsignal iks previous cycle) result in (line 7).
Die in F i g. 2 dargestellte Variante der Ausführungsform nach I- i g. I unterscheidet sich von dieser im wesentlichen nur durch den Aufbau des Analogdigitalwandlers 6', der hier nur zwei Ausgänge 601', 602' aufweist, an denen die in der F i g. 4 angegebenen Signalkombinationen in Abhängigkeit von der Lage des Sollwertes 5 oberhalb, in oder unterhalb der Intervalls auftreten. Ein solcher Analogdigitalwandler kann beispielsweise im einfachsten Fall aus zwei parallel mit dem Sollwert S gespeisten, gegengekoppelten Operationsverstärkern bestehen, die so eingestellt sind, daß der f;ne durchgesteuert wird, sobald 5 geringfügig größer als der untere Grenzwert B wird, und der andere, sobald der Sollwert geringfügig größer als der obere Grenzwert A wird. Nach Impulsverformung mit Hilfe von Schmitt-Triggern ergibt sich das Signal am Ausgang 602' durch Inversion und das Signal am Ausgang 601 als Ausgangssignal eines AND-Gatters, dem das invertierte Signal und das Signal des anderen Schmitt-Triggers zugeführt wird.The in F i g. 2 shown variant of the embodiment according to I-i g. I differs from this essentially only in the structure of the analog-to-digital converter 6 ', which here has only two outputs 601 ', 602 ' , at which the signals shown in FIG. 4, depending on the position of the setpoint 5 above, in or below the interval. In the simplest case, for example, such an analog-to-digital converter can consist of two operational amplifiers fed in parallel with the nominal value S , with negative feedback, which are set in such a way that the f ; ne is controlled as soon as 5 is slightly greater than the lower limit value B, and the other as soon as the setpoint value is slightly greater than the upper limit value A. After pulse deformation with the aid of Schmitt triggers, the signal at output 602 ' results from inversion and the signal at output 601 as the output signal of an AND gate to which the inverted signal and the signal of the other Schmitt trigger are fed.
Der mit T bezeichnete Auswerter besteht hier ebenfalls aus einem ersten NAND-Gatter TV mit nur zwei Eingängen, von denen der eine an den Ausgang 60Γ und der andere an den Ausgang des zweiten NAND-Gatters 72' angeschlossen ist: letzteres hat zwei Eingänge, von denen einer an den Ausgang 602' und der andere über den zusätzlichen Eingang 701' an den Ausgang 81 des Istwertspeichers 8 angeschlossen ist.The evaluator labeled T here also consists of a first NAND gate TV with only two inputs, one of which is connected to the output 60Γ and the other to the output of the second NAND gate 72 ' : the latter has two inputs, from one of which is connected to the output 602 ' and the other is connected to the output 81 of the actual value memory 8 via the additional input 701'.
Da die Wirkungsweise dieser Ausführungsform im wesentlichem mit der nach F i g. 1 übereinstimmt und in der Tabelle nach Fig. 4 die Signalverhältnisse für die drei Bereiche des Sollwertes S angegeben sind, erübrigt sich eine weitere Funktionsbeschretbung.Since the mode of operation of this embodiment is essentially similar to that shown in FIG. 1 corresponds and the signal ratios for the three ranges of the setpoint value S are given in the table according to FIG. 4, a further functional description is unnecessary.
Die an Hand der Figuren beschriebene Ausführungsform mit serieller Datenübertragung hat zusäHich zu dem ruhigen Bild der Anzeigetafel 92 den weiteren Vorteil, daß die Anzeigeeinrichtung 9 nur über vier Leitungen mit der meist entfernter angeordneten Steuer- und Speichereinheit verbunden zu werden braucht, und zwar unabhängig von der Zahl der Lampen der Anzeigetafel; diese Leitungen sind für die Übertragung der Information, der Synchronisierungsimpulse. der Adressierimpulse und der Übernahmeimpulse erforderlich. The embodiment with serial data transfer described with reference to FIGS has zusäHich the further advantage that the display device needs to be 9 is connected only via four lines with the most distant arranged control and storage unit to the still image of the display panel 92, regardless of the Number of lamps on the display board; these lines are for the transmission of the information, the synchronization pulses. the addressing pulses and the transfer pulses are required.
Mit Hilfe des in F i g. 1 dargestellten, dem Analogdigitalwandler 6 vorgeschalteten Wahlschalters können statt der Sollwerte 5 auch andere Größen zur Anzeige gebracht werden.With the help of the in F i g. 1 shown, the analog-to-digital converter 6 upstream selector switch Instead of the setpoint values 5, other variables can also be displayed.
Hierzu 1 tsiait /.cicnnunacnFor this 1 tsiait /.cicnnunacn
Claims (6)
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19752534923 DE2534923C3 (en) | 1975-08-05 | 1975-08-05 | Display arrangement |
| BE169391A BE844699A (en) | 1975-08-05 | 1976-07-30 | DIGITAL DISPLAY SYSTEM |
| GB3199576A GB1501067A (en) | 1975-08-05 | 1976-07-30 | Indicator arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19752534923 DE2534923C3 (en) | 1975-08-05 | 1975-08-05 | Display arrangement |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2534923A1 DE2534923A1 (en) | 1977-02-10 |
| DE2534923B2 DE2534923B2 (en) | 1981-07-16 |
| DE2534923C3 true DE2534923C3 (en) | 1982-03-11 |
Family
ID=5953270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752534923 Expired DE2534923C3 (en) | 1975-08-05 | 1975-08-05 | Display arrangement |
Country Status (3)
| Country | Link |
|---|---|
| BE (1) | BE844699A (en) |
| DE (1) | DE2534923C3 (en) |
| GB (1) | GB1501067A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4181957A (en) * | 1978-03-31 | 1980-01-01 | Honeywell Inc. | Means for correlation of digital display of a setpoint and an actual controlled value |
| DE3225937A1 (en) * | 1982-03-17 | 1983-09-29 | M.A.N. Maschinenfabrik Augsburg-Nürnberg AG, 8000 München | Self-testing monitoring unit |
-
1975
- 1975-08-05 DE DE19752534923 patent/DE2534923C3/en not_active Expired
-
1976
- 1976-07-30 GB GB3199576A patent/GB1501067A/en not_active Expired
- 1976-07-30 BE BE169391A patent/BE844699A/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB1501067A (en) | 1978-02-15 |
| BE844699A (en) | 1976-11-16 |
| DE2534923A1 (en) | 1977-02-10 |
| DE2534923B2 (en) | 1981-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2109748A1 (en) | Method and device for setting a plurality of spotlights, in particular used for illuminating a stage or a studio | |
| DE2222435C2 (en) | Control arrangement for the low beam regulator of a number of lighting channels | |
| DE3008565A1 (en) | ARRANGEMENT FOR PRESENTING INFORMATION WITH LIGHT-EMITTING DIODES | |
| DE2845290A1 (en) | DATA DISPLAY DEVICE | |
| EP0117525A2 (en) | Quantisizer for DPCM encoders | |
| DE1088558B (en) | Circuit arrangement for generating recurring pulse groups, in particular for sequence control in telecommunications systems | |
| DE2534923C3 (en) | Display arrangement | |
| DE1690317A1 (en) | Device for lighting control for a large number of lamps, each of which is assigned a light controller for setting the lamp brightness | |
| DE3047187C2 (en) | Control circuit for a digital display unit | |
| DE1965398A1 (en) | Circuit arrangement for the electronic control of the visual display of various characters | |
| DE3009121C2 (en) | Microprogram controller | |
| DE844367C (en) | Electronic counter with forward and backward counting | |
| DE2910543C2 (en) | Circuit arrangement for performing arithmetic operations | |
| DE2118222A1 (en) | ||
| WO2006027343A1 (en) | Method for controlling power supply of a power source to a power consumer | |
| DE102018213316B4 (en) | lighting device | |
| DE2013056C3 (en) | Method and arrangement for displaying the course over time of series of measured values on the screen of a display device | |
| DE1690314C3 (en) | Device for automatically changing the brightness of lamp groups | |
| DE3417816A1 (en) | Programmable switching network | |
| DE1262646B (en) | Digit display device for numerical values | |
| DE2424930B2 (en) | Arrangement for analog / digital conversion | |
| DE2442876B2 (en) | Circuit arrangement for a luminous display scale | |
| DE2503558B2 (en) | DIGITAL DISPLAY DEVICE | |
| DE3440865A1 (en) | Visual display unit controller | |
| DE2031108C3 (en) | X-ray system with several X-ray tubes, several switching tables and a shared high-voltage generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |