DE102010027313A1 - Trägervorrichtung für einen Halbleiterchip, elektronisches Bauelement mit einer Trägervorrichtung und optoelektronisches Bauelement mit einer Trägervorrichtung - Google Patents

Trägervorrichtung für einen Halbleiterchip, elektronisches Bauelement mit einer Trägervorrichtung und optoelektronisches Bauelement mit einer Trägervorrichtung Download PDF

Info

Publication number
DE102010027313A1
DE102010027313A1 DE102010027313A DE102010027313A DE102010027313A1 DE 102010027313 A1 DE102010027313 A1 DE 102010027313A1 DE 102010027313 A DE102010027313 A DE 102010027313A DE 102010027313 A DE102010027313 A DE 102010027313A DE 102010027313 A1 DE102010027313 A1 DE 102010027313A1
Authority
DE
Germany
Prior art keywords
carrier
solder
carrier device
semiconductor chip
coating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102010027313A
Other languages
English (en)
Inventor
Thomas Zeiler
Lai Sham Khong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102010027313A priority Critical patent/DE102010027313A1/de
Priority to PCT/EP2011/060742 priority patent/WO2012007271A2/de
Priority to EP11748290.1A priority patent/EP2593974A2/de
Priority to KR1020137002217A priority patent/KR20130083898A/ko
Priority to JP2013519015A priority patent/JP2013532898A/ja
Priority to CN201180035056.5A priority patent/CN103003965B/zh
Priority to US13/810,651 priority patent/US9076781B2/en
Publication of DE102010027313A1 publication Critical patent/DE102010027313A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/0232—Lead-frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Light Receiving Elements (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Es wird eine Trägervorrichtung für einen Halbleiterchip (3) mit einem bondbaren und/oder lötbaren metallischen Träger (1) mit einem Montagebereich (21) für den Halbleiterchip (3) und einem Lötbereich (20) angegeben, wobei der Träger (1) zumindest teilweise mit einem Abdeckmaterial (2) bedeckt ist und wobei zwischen dem Lötbereich (20) und dem Montagebereich (21) an einer Grenzfläche (10) zwischen dem Träger (1) und dem Abdeckmaterial (2) eine Lötmittelbarriere (4) angeordnet ist. Weiterhin werden ein elektronisches Bauelement und ein optoelektronisches Bauelement angegeben.

Description

  • Es werden eine Trägervorrichtung für einen Halbleiterchip, ein elektronisches Bauelement mit einer Trägervorrichtung sowie ein optoelektronisches Bauelement mit einer Trägervorrichtung angegeben.
  • Lichtemittierende Dioden (LEDs) weisen typischerweise ein Gehäuse auf, in dem ein Leiterrahmen eingebettet ist. Auf dem Leiterrahmen ist innerhalb des Gehäuses ein LED-Chip angeordnet. Eine solche LED wird üblicherweise über aus dem Gehäuse nach außen geführte Anschlüsse des Leiterrahmens an einen Träger geklebt. Da der Anschluss des Gehäuses an den Leiterrahmen typischerweise nicht durchgehend derart ausgebildet werden kann, dass eine hermetische Versiegelung des Inneren des Gehäuses gegenüber der Außenseite erreicht wird, treten Mikrospalte und Permeationspfade entlang der Grenzfläche zwischen dem Gehäuse und dem Leiterrahmen auf, durch die während des Lötprozesses Lötmaterial in das Innere des Gehäuses kriechen kann. Das Lötmaterial kann dadurch einen dünnen Film bilden, der den Leiterrahmen innerhalb des Gehäuses auf unkontrollierbare Weise bedeckt. Für die Herstellung von zuverlässigen und qualitativ hochwertigen LEDs ist ein derartiger Effekt daher nicht akzeptabel. Der Kriecheffekt kann sich noch dadurch verstärken, wenn die LED mehrmals aufgelötet und entlötet wird.
  • Ein ähnlicher Effekt ist bekannt für substratartige Chipträger wie etwa Keramikträger mit Leiterbahnen oder Leiterplatten, bei denen die Leiterbahnen stellenweise mit einem Kunststoffmaterial bedeckt sind, das beispielsweise als Lötstopplack dient und unter das entlang der Grenzfläche zwischen dem Kunststoffmaterial und der Leiterbahn Lötmittel kriechen kann.
  • Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, eine Trägervorrichtung für einen Halbleiterchip anzugeben, bei dem ein derartiger Kriecheffekt von Lötmittel zumindest vermindert werden kann. Weitere Aufgaben von bestimmten Ausführungsformen sind es, ein elektronisches Bauelement sowie ein optoelektronisches Bauelement mit einer solchen Trägervorrichtung anzugeben.
  • Diese Aufgaben werden durch Gegenstände mit den Merkmalen der unabhängigen Patentansprüche gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen der Gegenstände sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
  • Gemäß zumindest einer Ausführungsform weist eine Trägervorrichtung für einen Halbleiterchip einen bondbaren und/oder lötbaren metallischen Träger mit einem Montagebereich für den Halbleiterchip und mit einem Lötbereich auf. Hierbei bedeutet „bondbar” insbesondere, dass der metallische Träger dafür vorgesehen und geeignet ist, dass ein Halbleiterchip befestigt werden kann, beispielsweise mittels so genanntem „die attach” bzw. Chipkleben, und/oder dass ein Kontaktdraht mittels „wire bonding” bzw. Drahtkontaktierung befestigt werden kann. Beispielsweise kann der metallische Träger dazu eine geeignete Schicht in Form einer bondbaren Beschichtung aufweisen. Der Lötbereich ist dazu vorgesehen und dafür geeignet, den Träger und somit die Trägervorrichtung an einen geeigneten elektrischen Kontakt anzulöten. Beispielsweise kann die Trägervorrichtung an einen Kontaktpunkt oder eine Leiterbahn eines Keramikträgers oder eine Leiterplatte angelötet werden.
  • Gemäß einer weiteren Ausführungsform ist der Träger zumindest teilweise mit einem Abdeckmaterial bedeckt, so dass eine Grenzfläche zwischen dem Träger und dem Abdeckmaterial gebildet wird. Das Abdeckmaterial kann insbesondere an den Träger angrenzend zwischen dem Lötbereich und dem Montagebereich für den Halbleiterchip angeordnet sein, so dass der Träger und das Abdeckmaterial eine gemeinsame Grenzfläche aufweisen. An der Grenzfläche zwischen dem Träger und dem Abdeckmaterial ist eine Lötmittelbarriere angeordnet, die geeignet ist, entlang der Grenzfläche ein Kriechen von Lötmittel zwischen dem Montagebereich und dem Lötbereich im Vergleich zu einem Träger ohne Lötmittelbarriere zu verringern. Die Lötmittelbarriere kann dabei gänzlich vom Abdeckmaterial bedeckt sein oder auch alternativ dazu zumindest teilweise aus dem Abdeckmaterial herausragen. Weiterhin kann es auch möglich sein, dass die Lötmittelbarriere, die an der Grenzfläche zwischen dem Träger und dem Abdeckmaterial angeordnet ist, gänzlich außerhalb der Abdeckung angeordnet ist und weiterhin an die Grenzfläche angrenzt.
  • Gemäß einer weiteren Ausführungsform erstreckt sich der Träger entlang einer Erstreckungsrichtung vom Lötbereich zum Montagebereich. Die Lötmittelbarriere kann insbesondere auf der Oberfläche des Trägers angeordnet sein, die auch den Montagebereich aufweist. Auf dieser Oberfläche kann die Lötmittelbarriere mit Vorteil quer zur Erstreckungsrichtung angeordnet sein und sich insbesondere quer zur Erstreckungsrichtung auf dieser Oberfläche über den gesamten Träger erstrecken. Dadurch kann es möglich sein, dass es auf der Oberfläche, die den Montagebereich aufweist, entlang der Grenzfläche zwischen dem Lötbereich und der Montagebereich keinen direkten Kriechpfad für ein Lötmittel an der Lötmittelbarriere vorbei gibt, so dass der Montagebereich vom Lötbereich durch die Lötmittelbarriere abgeschirmt ist.
  • Gemäß einer weiteren Ausführungsform umschließt das Abdeckmaterial den Träger bis auf den Lötbereich oder bis auf den Lötbereich und den Montagebereich. Das kann insbesondere bedeuten, dass das Abdeckmaterial als Gehäusekörper ausgeführt ist, der an den Träger angeformt ist und den Träger bis auf den Lötbereich oder bis auf den Lötbereich und den Montagebereich umschließt. Dabei kann der Träger zumindest eine oder mehrere Oberflächen aufweisen, die jeweils eine Grenzfläche mit dem als Gehäusekörper ausgebildeten Abdeckmaterial aufweisen. Die Lötmittelbarriere kann an zumindest einer Oberfläche und insbesondere an derjenigen Oberfläche des Trägers, die den Montagebereich aufweist, angeordnet sein.
  • Gemäß einer weiteren Ausführungsform ist der Träger als Leiterrahmen oder zumindest als Teil eines Leiterrahmens ausgebildet. Insbesondere kann der Träger dabei als Leiterrahmen in einem Gehäuse für ein optoelektronisches oder für ein elektronisches Bauelement ausgeführt sein. Der Lötbereich kann dabei durch einen Teil des Leiterrahmens gebildet werden, der aus dem Gehäuse herausgeführt ist. Besonders bevorzugt kann der Träger Kupfer oder Kupferlegierungen aufweisen. Kupfer und Kupferlegierungen zeichnen sich als besonders geeignetes Material für Leiterrahmen aufgrund ihrer einfachen Verarbeitbarkeit sowie ihrer elektrischen und thermischen Leitfähigkeit aus. Alternativ dazu kann der Leiterrahmen auch weitere oder andere für Leiterrahmen übliche Materialien aufweisen.
  • Gemäß zumindest einer weiteren Ausführungsform weist das Abdeckmaterial ein Epoxid oder wird aus einem Epoxid gebildet. Alternativ oder zusätzlich kann das Abdeckmaterial auch ein Silikon, ein Acrylat und/oder ein Imid oder Kombinationen daraus wie beispielsweise etwa ein Silikon-Epoxid-Hybridmaterial aufweisen. Insbesondere Epoxide werden mit Vorteil für elektronische oder optoelektronische Bauelemente zur Bildung eines Gehäusekörpers eingesetzt, da Epoxide eine hohe mechanische Stabilität sowie eine gewisse Strahlungsstabilität aufweisen können.
  • Weiterhin kann der Träger eine Beschichtung aufweisen, die das Trägermaterial bedeckt und somit zum Beispiel vor schädlichen Umwelteinflüssen schützen kann. Die Beschichtung kann zumindest an der Grenzfläche zwischen dem Träger und dem Abdeckmaterial und besonders bevorzugt den gesamten Träger umhüllend, also als allseitige Beschichtung, ausgebildet sein, wobei allseitig auch bedeutet, dass gegebenenfalls die Lötmittelbarriere einen Bereich bildet, in dem keine oder nur ein Teil der Beschichtung vorhanden ist. Gemäß einer weiteren Ausführungsform weist der Träger zumindest an der Grenzfläche zwischen dem Träger und dem Abdeckmaterial die Beschichtung auf, die weiterhin eine hohe Benetzbarkeit für ein Lötmittel aufweisen kann. Eine derartige hohe Bentzbarkeit kann mit Vorteil zur Erleichterung der Lötbarkeit des Lötbereichs dienen.
  • Insbesondere kann die Beschichtung eine Legierung mit Nickel und/oder Palladium und/oder Gold aufweisen. Legierungen mit Nickel und/oder Palladium und/oder Gold, beispielsweise PdAu oder NiPdAu oder NiAu, können besonders geeignet sein, das Trägermaterial, insbesondere Kupfer, vor schädlichen Einflüssen zu schützen. Zusätzlich weisen derartige Legierungen eine hohe Benetzbarkeit für Lötmittel, insbesondere für Zinn-basierte Lötmittel auf. Insbesondere die Oberflächenenergiebedingungen bei einer Palladium-, einer Gold- und insbesondere bei einer PdAu-Beschichtung haben eine hohe Benetzbarkeit von flüssigem Lötmittel, insbesondere von flüssigem Zinn, aufgrund eines geringen Benetzungswinkels zur Folge. Aufgrund der hohen Benetzbarkeit einer solchen Beschichtung insbesondere auch durch das Zinn im Lötmittel kann dieses sehr leicht entlang der Grenzfläche zwischen dem Träger und dem Abdeckmaterial entlang kriechen und somit beispielsweise beim Anlöten der Trägervorrichtung mittels des Lötbereichs beispielsweise an eine Leiterplatte oder eine Platine vom Lötbereich in Richtung des Montagebereichs kriechen und dabei den Träger bedecken. Durch die Lötmittelbarriere kann dieser Effekt zumindest vermindert oder sogar ganz verhindert werden. Da der Kriecheffekt nur so lange auftritt, solange die Temperaturen der Trägervorrichtung hoch genug sind, dass das Lötmittel in einem flüssigen Zustand vorliegt, bedeutet eine Verminderung oder Verhinderung des Kriecheffekts durch die Lötmittelbarriere insbesondere, dass die Kriechgeschwindigkeit des Lötmittels durch die Lötmittelbarriere derart verringert wird, dass das Lötmittel oder Bestandteile des Lötmittels während eines üblichen Lötprozesses nicht mehr bis zum Montagebereich gelangen können.
  • Dadurch kann der Kriecheffekt mit Vorteil unter Kontrolle gehalten werden und ist im Rahmen von üblichen Lötprozessen wie etwa einem Reflow-Lötprozess vorhersagbar.
  • Weiterhin kann die Beschichtung auch eine Schichtenfolge mit einer Mehrzahl von Schichten mit den vorab genannten Materialien oder Kombinationen oder Legierungen daraus aufweisen. Beispielsweise kann die Beschichtung eine Sicht mit Nickel, darüber eine Schicht mit Palladium und darüber eine Schicht mit Gold aufweisen. Insbesondere können die Schichten aus den genannten Materialien sein. Auch im Falle einer Schichtenfolge als Beschichtung kann diese besonders bevorzugt als allseitige Beschichtung auf dem Träger ausgeführt sein.
  • Gemäß einer weiteren Ausführungsform weist die Lötmittelbarriere ein Material auf, das eine geringere Benetzbarkeit durch ein Lötmittel aufweist als der Träger. Insbesondere kann das bedeuten, dass die Lötmittelbarriere ein Material aufweist, das eine geringere Benetzbarkeit durch ein Lötmittel aufweist als das Trägermaterial oder eine Beschichtung des Trägers. Ein geeignetes Material kann beispielsweise Silber sein oder Silber aufweisen, das insbesondere für Zinn-basierte Lötmittel eine geringere Benetzbarkeit im Vergleich zu Palladium- und/oder Goldhaltigen Beschichtungen für den Träger aufweist. Alternativ oder zusätzlich kann das Material auch Nickel sein, das ebenfalls einen guten Kriechstopp für Lötmittel bilden kann.
  • Gemäß einer weiteren Ausführungsform kann die Lötmittelbarriere ein Material aufweisen, das in einem Lötmittel löslich ist. Das kann insbesondere bedeuten, dass das Material der Lötmittelbarriere im Lötmittel gelöst wird, wenn dieses entlang der Grenzfläche zur Lötmittelbarriere kriecht. Das Material der Lötmittelbarriere kann mit dem Lötmittel dabei eine Legierung bilden, die an der Grenzfläche zwischen dem Träger und dem Abdeckmaterial eine geringere Kriechgeschwindigkeit und eine höhere Benetzung aufweist als das Lötmittel alleine. Ein derartiges Material kann insbesondere beispielsweise für Zinn-basierte Lötmittel beispielsweise Silber aufweisen oder Silber sein. Die Lötmittelbarriere kann dabei als entsprechende Beschichtung des Trägers ausgeführt sein. Silber ist in Zinn löslich und bildet mit Zinn eine Legierung, die beispielsweise auf einer Palladium- und/oder Gold-Beschichtung auf dem Träger eine geringere Kriechgeschwindigkeit als reines Zinn aufweist.
  • Wird Silber als Leiterrahmenbeschichtung bei bekannten LEDs verwendet, so ist bei diesen erforderlich, die Silberbeschichtung durch eine anschließende Zinnbeschichtung zu bedecken, um zu verhindern, dass das Silber oxidiert. Eine derartige Zinnbeschichtung wird üblicherweise mittels eines galvanischen Verfahrens aufgebracht, das jedoch aufgrund von umwelttechnischen Gesichtspunkten sowie aus Kostengründen nachteilig ist und daher im Stand der Technik nach Möglichkeit vermieden wird. Bei der hier beschriebenen Trägervorrichtung hingegen ist die Lötmittelbarriere und im genannten Fall insbesondere die Lötmittelbarriere mit dem Silber zwischen dem Träger und dem Abdeckmaterial angeordnet und dadurch gegenüber der Umgebung geschützt, so dass eine im Stand der Technik erforderliche Schutzbeschichtung des Silbers nicht nötig ist.
  • Weist der Träger eine Beschichtung auf, so kann die Lötmittelbarriere das vorgenannte Material auf der Beschichtung aufweisen. Alternativ dazu kann das Material der Lötmittelbarriere auch in der Beschichtung angeordnet sein, so dass anstelle des Beschichtungsmaterials oder eines Teils davon das Material der Lötmittelbarriere angeordnet ist.
  • Gemäß einer weiteren Ausführungsform weist die Lötmittelbarriere eine Vertiefung auf. Die Vertiefung kann insbesondere in Verbindung mit einer oben beschriebenen Beschichtung auf dem Träger vorteilhaft sein, die eine hohe Benetzbarkeit für das Lötmittel aufweist. Insbesondere kann die Vertiefung in diesem Fall die Beschichtung unterbrechen und durch die Beschichtung hindurch in das Trägermaterial hineinreichen. Die Lötmittelbarriere weist in diesem Fall die Oberfläche des durch die Beschichtung freigelegten Trägermaterials auf, das mit Vorteil eine geringere Benetzbarkeit durch das Lötmittel als die Beschichtung aufweist. Dadurch, dass die Lötmittelbarriere zwischen dem Abdeckmaterial und dem Träger angeordnet ist, kann auch der Bereich des Trägers, der aufgrund der Lötmittelbarriere frei von der Beschichtung ist, durch das Abdeckmaterial vor schädlichen äußeren Einflüssen geschützt werden. Alternativ dazu kann im Falle einer Beschichtung mit einer Schichtenfolge aus einer Mehrzahl von Schichten die Vertiefung nur durch eine oder mehrere Schichten der Beschichtung bis zu einer darunterliegenden Schicht der Beschichtung ragen, wobei aber zumindest die eine darunterliegende Schicht der Beschichtung den Träger immer noch bedeckt. Weiterhin kann durch die Vertiefung mit Vorteil die Grenzfläche zwischen dem Abdeckmaterial und dem Träger vergrößert werden, so dass eine Verlängerung eines möglichen Kriechpfades zwischen dem Lötbereich und dem Montagebereich erreicht werden kann.
  • Gemäß einer weiteren Ausführungsform weist die Trägervorrichtung zumindest einen weiteren bondbaren und/oder lötbaren metallischen Träger auf. Der weitere metallische Träger kann dabei eines oder mehrere der oben genannten Merkmale des metallischen Trägers gemäß den vorherigen Ausführungsformen aufweisen. Insbesondere kann der weitere metallische Träger zumindest teilweise vom Abdeckmaterial bedeckt sein, wobei an einer Grenzfläche zwischen dem weiteren Träger und dem Abdeckmaterial eine weitere Lötmittelbarriere angeordnet ist. Die weitere Lötmittelbarriere kann eines oder mehrere oben genannte Merkmale der Lötmittelbarriere gemäß den vorherigen Ausführungsformen aufweisen. Der weitere Träger kann beispielsweise einen weiteren Montagebereich für einen weiteren Halbleiterchip oder einen Bondbereich zum Anschluss eines Halbleiterchips beispielsweise über einen Bonddraht aufweisen.
  • Gemäß einer weiteren Ausführungsform wird bei einem Verfahren zur Herstellung einer Lötmittelbarriere, die eine Vertiefung aufweist, die Vertiefung mittels eines mechanischen, chemischen oder thermischen Prozesses in den Träger eingebracht. Beispielsweise kann eine Vertiefung in den Träger eingeritzt werden. Alternativ oder zusätzlich dazu kann eine Vertiefung mittels eines Ätzprozesses im Träger ausgeformt werden. Weiterhin ist es alternativ oder zusätzlich möglich, eine Vertiefung mittels eines Lasers im Träger auszuformen. Durch diese Maßnahmen kann es möglich sein, eine nicht benetzbare oder zumindest geringer benetzbare Oberfläche im Bereich der Lötmittelbarriere im Vergleich zu der übrigen Oberfläche des Trägers zu erreichen.
  • Gemäß zumindest einer weiteren Ausführungsform weist ein elektronisches Bauelement eine Trägervorrichtung gemäß einer oder mehrerer der vorgenannten Ausführungsformen auf. Das elektronische Bauelement kann beispielsweise als integrierter Schaltkreis, also als so genannten IC-Chip, oder auch als diskretes Bauelement ausgeführt sein. Insbesondere weist das elektronische Bauelement einen Halbleiterchip auf, der auf der Trägervorrichtung angeordnet ist. Insbesondere ist der Halbleiterchip auf dem Montagebereich angeordnet. Mittels des Lötbereichs der Trägervorrichtung kann das elektronische Bauelement beispielsweise an eine Leiterplatte angelötet werden. Das elektronische Bauelement kann weiterhin ein Gehäuse aufweisen, das durch das Abdeckmaterial gebildet ist und das an den Träger angeformt ist.
  • Gemäß zumindest einer weiteren Ausführungsform weist ein optoelektronisches Bauelement eine Trägervorrichtung gemäß einer oder mehrerer der vorgenannten Ausführungsformen auf. Weiterhin weist das optoelektronische Bauelement einen optoelektronischen Halbleiterchip auf dem Montagebereich der Trägervorrichtung auf. Das Abdeckmaterial kann als Gehäusekörper an den Träger angeformt sein, wobei der optoelektronische Halbleiterchip im Gehäuse angeordnet ist.
  • Gemäß zumindest einer Ausführungsform ist der optoelektronische Halbleiterchip als strahlungsemittierender Halbleiterchip, insbesondere als strahlungsemittierende Halbleiterschichtenfolge ausgebildet, beispielsweise als Licht emittierende Diode oder als Laserdiode. Alternativ dazu kann der optoelektronische Halbleiterchip beispielsweise auch als strahlungsempfangender Halbleiterchip ausgebildet sein, beispielsweise als Fotodiode.
  • Durch die oben beschriebene Lötmittelbarriere kann ein Kriechen eines Lötmittels vom Lötbereich zum Montagebereich entlang einer Grenzfläche zwischen einem Träger und einem den Träger zumindest teilweise bedeckenden Abdeckmaterial vermindert oder sogar ganz verhindert werden. Dadurch kann eine hinsichtlich des Lötmittels hohe oder sogar hermetische Abdichtung des Montagebereichs erreicht werden wodurch mit Vorteil eine höhere Zuverlässigkeit beispielsweise von elektronischen oder optoelektronischen Bauelementen erreicht werden kann.
  • Weitere Vorteile und vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den 1A bis 5 beschriebenen Ausführungsformen.
  • Es zeigen:
  • 1A und 1B schematische Darstellungen einer Trägervorrichtung gemäß einem Ausführungsbeispiel und
  • 2A bis 5 schematische Darstellungen von Ausschnitten von Trägervorrichtungen gemäß weiteren Ausführungsbeispielen.
  • In den Ausführungsbeispielen und Figuren können gleiche oder gleich wirkende Bestandteile jeweils mit den gleichen Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind grundsätzlich nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie z. B. Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben dick oder groß dimensioniert dargestellt sein.
  • In den 1A und 1B ist eine Trägervorrichtung 100 für einen Halbleiterchip 3 gezeigt, wobei der Halbleiterchip 3 durch die gestichelte Line angedeutet ist. 1A zeigt dabei eine Schnittdarstellung der Trägervorrichtung 100, während 1B eine Aufsicht auf den Träger 1, 1' der Trägervorrichtung 100 an der Grenzflächen 10, 10' in 1A zeigt. Die nachfolgende Beschreibung bezieht sich gleichermaßen auf beide 1A und 1B.
  • Die Trägervorrichtung 100 weist einen bondbaren und/oder lötbaren metallischen Träger 1 sowie einen weiteren bondbaren und/oder lötbaren metallischen Träger 1' auf, die im gezeigten Ausführungsbeispiel als Leiterrahmen ausgebildet sind und typischerweise aus Kupfer oder einer Kupferlegierung sind. Weiterhin können die Träger 1, 1' zusätzlich zum Trägermaterial aus Kupfer oder einer Kupferlegierung eine Beschichtung (nicht gezeigt), insbesondere eine galvanische Beschichtung, aufweisen, die zum einen als Korrosionsschutz dient und zum anderen geeignete Oberflächen bereitstellt, die zum Löten und/oder Bonden geeignet sind. Eine derartige Beschichtung, wie sie auch in den folgenden Ausführungsbeispielen gezeigt ist, kann beispielsweise eine NiPdAu-Legierung sein oder alternativ dazu auch andere Legierungen und/oder Schichtenfolgen beispielsweise mit Ni, Pd und/oder Au aufweisen oder daraus sein.
  • Der Träger 1 weist einen Montagebereich 21 für den angedeuteten Halbleiterchip 3 auf, während der weitere Träger 1' einen Montagebereich 21' in Form eines Kontakt- oder Bondbereichs zum Anschluss eines gestrichelt angedeuteten Bonddrahtes aufweist. Die Träger 1, 1' weisen jeweils einen Lötbereich 20, 20' auf, über die die Trägervorrichtung 100 beispielsweise an Kontakte einer Leiterplatte oder einer Platine angelötet werden können. Die gestrichelten Linien an den Lötbereichen 20, 20' deuten die üblichen Bereiche der Träger 1, 1' an, an denen Lötmittel nach dem Verlöten der Trägervorrichtung 100 vorhanden sein kann und soll. Jedoch ist es meist nicht erwünscht, wenn Lötmittel auch entlang der Träger 1, 1' zu weiteren Bereichen kriecht.
  • Die gezeigte Form der Träger 1, 1' ist rein beispielhaft und nicht beschränkend zu verstehen. Vielmehr können die Träger 1, 1' auch jede andere, an die jeweilige Anforderungen angepasste und geeignete Form aufweisen. Alternativ zum gezeigten Ausführungsbeispiel kann die Trägervorrichtung 100 auch nur einen Träger 1 oder mehr als die zwei gezeigten Träger 1, 1' aufweisen, wobei auch auf mehreren Trägern Montagebereiche angeordnet sein können und beispielsweise auch zumindest ein Träger mehr als einen Montagebereich und/oder mehr als einen Lötbereich aufweisen kann.
  • Weiterhin weist die Trägervorrichtung 100 ein Abdeckmaterial 2 auf, das im gezeigten Ausführungsbeispiel aus Epoxid oder ein Silikon oder ein Silikon-Epoxid-Hybridmaterial ist und bis auf die Lötbereiche 20, 20' der Träger 1, 1' gänzlich bedeckt. Insbesondere ist das Abdeckmaterial 2 als Gehäuse ausgebildet, das zur Verkapselung des Halbleiterchips 3 dient. Alternativ dazu kann das Abdeckmaterial 2 beispielsweise auch nur zwischen den Lötbereichen 20, 20' und dem Montagebereich 21 angeordnet sein, so dass zusätzlich zu den Lötbereichen 20, 20' beispielsweise auch der Montagebereich 21 nicht vom Abdeckmaterial 2 bedeckt ist. Weiterhin kann das Abdeckmaterial 2 beispielsweise im Bereich des Montagebereichs 21 eine Vertiefung oder Öffnung aufweisen, so dass der Montagebereich 21 zur späteren Montage eines Halbleiterchips 3 zugänglich bleibt, während es im gezeigten Ausführungsbeispiel erforderlich ist, den Halbleiterchip 3 vor Aufbringung des Abdeckmaterials 2 auf dem Träger 1 anzuordnen.
  • Alternativ zu Ausformung als Gehäuse kann das Abdeckmaterial beispielsweise auch als Rahmen um den Montagebereich 21 herum angeordnet sein und dabei beispielsweise auch als Lötstopplack ausgebildet sein.
  • Zwischen dem Träger 1, 1' und dem Abdeckmaterial 2 ist jeweils eine Grenzfläche 10, 10', die aufgrund der jeweiligen Materialeigenschaften und Fertigungsprozesse Permeationspfade und Kriechpfade für Lötmittel aufweisen können, so dass beim Anlöten der Trägervorrichtung 100 beispielsweise an eine Leiterplatte Lötmittel von den Lötbereichen 20, 20' entlang der Grenzflächen 10, 10' in Richtung des Montagebereichs 21 kriechen kann, wie durch die Pfeile 9 angedeutet ist.
  • Um ein solches Kriechen 9 von Lötmittel in die Trägervorrichtung 100 hinein und die damit verbundene unerwünschte Bedeckung der Träger 1, 1' unter der Abdeckung 2 mit Lötmittel zu verhindern, weist der Träger 1 an der Grenzfläche 10 zwischen dem Lötbereich 20 und dem Montagebereich 21 eine Lötmittelbarriere 4 auf, während der weitere Träger 1' zwischen dem Lötbereich 20' und der Montagebereich 21' an der weiteren Grenzfläche 10' eine weitere Lötmittelbarriere 4' aufweist, wobei sich beide Lötmittelbarrieren 4, 4' senkrecht zu einer jeweiligen Erstreckungsrichtung vom jeweiligen Lötbereich 20, 20' zum Montagebereich 10 hin quer über den Träger 1 bzw. den weiteren Träger 1' erstrecken. Dadurch kann ein direkter Kriechpfad zwischen den Lötbereichen 20, 20' entlang der Grenzflächen 10, 10' in Richtung des Montagebereichs 21 hin verhindert werden.
  • Weitere Merkmale der Trägervorrichtung 100 sowie Ausführungsbeispiele für die Lötmittelbarrieren 4, 4' sind in Zusammenhang mit den 2A bis 5 erläutert.
  • Die Trägervorrichtung 100, die Träger 1, 1' und das Abdeckmaterial 4 sind im gezeigten Ausführungsbeispiel rein beispielhaft ausgeführt und können alternativ oder zusätzlich eines oder mehrere Merkmale wie oben im allgemeinen Teil beschrieben aufweisen.
  • Gemäß einem weiteren Ausführungsbeispiel (nicht gezeigt) kann ein elektronisches Bauelement eine Trägervorrichtung 100 gemäß dem vorgenannten Ausführungsbeispiel und einen elektronischen Halbleiterchip 3 auf der Trägervorrichtung 100 aufweisen.
  • Gemäß noch einem weiteren Ausführungsbeispiel (nicht gezeigt) kann ein optoelektronisches Bauelement eine Trägervorrichtung 100 gemäß dem vorgenannten Ausführungsbeispiel und einen optoelektronischen Halbleiterchip 3 auf der Trägervorrichtung 100 aufweisen, beispielsweise eine Licht emittierende Diode, eine Laserdiode oder eine Fotodiode.
  • In den 2A bis 5 sind verschiedene Ausführungsbeispiele für Lötmittelbarrieren 4 für die Trägervorrichtung gemäß den vorgenannten Ausführungsbeispielen gezeigt, wobei die Darstellungen in den 2A bis 5 dem Ausschnitt 99 in 1A entsprechen. Die folgende Beschreibung der Ausführungsbeispiele für die Lötmittelbarriere 4 auf dem Träger 1 gilt entsprechend auch für die weitere Lötmittelbarriere 4' auf dem weiteren Träger 1'.
  • Weiterhin weist der Träger 1 in den Ausführungsbeispielen der 2A bis 5 eine Beschichtung 11 auf, die außer im Ausführungsbeispiel der 3B eine Nickel- und/oder Palladium- und/oder Gold-haltige Legierung, insbesondere eine PdAu- oder eine NiPdAu-Legierung, aufweist, die zum einen den Träger 1 vor schädlichen Einflüssen schützt und zum anderen eine hohe Benetzbarkeit insbesondere für Zinn-haltige Lötmittel aufweist. Dadurch kann die Lötbarkeit des Lötbereichs 20 mit Vorteil erhöht werden.
  • Gemäß dem Ausführungsbeispiel in 2A weist die Lötmittelbarriere 4 ein Material auf, das eine geringere Benetzbarkeit durch das Lötmittel aufweist als der Träger 1 bzw. die Beschichtung 11. Insbesondere weist die Lötmittelbarriere 4 im gezeigten Ausführungsbeispiel Silber auf oder ist aus Silber, das für Lötmittel, insbesondere für Zinn-basierte Lötmittel, eine geringere Benetzbarkeit im Vergleich zur PdAu- oder NiPdAu-Beschichtung 11 des Trägers 1 aufweist. Alternativ dazu kann die Lötmittelbarriere auch aus Nickel sein, das einen guten Kriechstopp für Lötmittel bewirken kann. Dadurch kann bei einem Lötprozess, bei dem die Trägervorrichtung 100 mit dem Lötbereich 20 beispielsweise an einen Kontakt einer Leiterplatte oder einer Platine angelötet wird, ein Kriechen eines Lötmittels, das durch den Pfeil 9 angedeutet ist, an der Grenzfläche 10 vom Lötbereich 20 zum Montagebereich 21 verringert oder ganz verhindert werden.
  • Während im Ausführungsbeispiel gemäß 2A die Lötmittelbarriere 4 auf der Beschichtung 11 angeordnet ist, kann die Lötmittelbarriere 4 gemäß dem weiteren Ausführungsbeispiel in 2B auch in der Beschichtung 11 ausgebildet sein.
  • Gemäß dem Ausführungsbeispiel in 3A weist die Lötmittelbarriere 4 eine Vertiefung auf. Die Vertiefung ist insbesondere in Verbindung mit der vorab beschriebenen Beschichtung 11 auf dem Träger, die eine hohe Benetzbarkeit für Lötmittel aufweist, von Vorteil. Die Vertiefung unterbricht die Beschichtung 11 und reicht durch die Beschichtung 11 hindurch in den Träger 1 und das Trägermaterial hinein. Durch die Vertiefung weist der Träger 1 im Bereich der Lötmittelbarriere 4 eine geringere Benetzbarkeit durch Lötmittel als die Beschichtung auf, so dass ein Kriechen von einem Lötmittel, wie durch den Pfeil 9 angedeutet ist, hierdurch vermindert oder ganz verhindert werden kann. Weiterhin kann durch die als Vertiefung ausgebildete Lötmittelbarriere 4 mit Vorteil die Grenzfläche 10 zwischen dem Abdeckmaterial 2 und dem Träger 1 vergrößert werden, so dass eine Verlängerung eines möglichen Kriechpfades zwischen dem Lötbereich 20 und dem Montagebereich 21 erreicht werden kann.
  • Gemäß dem Ausführungsbeispiel in 3B ist eine Modifikation des vorherigen Ausführungsbeispiels gezeigt, bei dem die Beschichtung 11 eine Schichtenfolge aus mehreren Schichten 11', 11'' aufweist, von denen die Schicht 11' beispielsweise eine Nickelschicht und die Schicht 11'' darüber eine PdAu- oder eine Au-Schicht sein kann. Es können auch noch weitere oder andere Schichten auf der Schicht 11'' angeordnet sein. Die Lötmittelbarriere 4 ist im gezeigten Ausführungsbeispiel als Vertiefung ausgebildet, die sich nur durch einen Teil der Beschichtung 11 erstreckt und in die Beschichtung 11 bis zur Schicht 11'' hineinragt. Ähnlich wie in den Ausführungsbeispielen der 2A und 2B kann das so an der Grenzfläche 10 im Bereich der Lötmittelbarriere 4 freigelegte Nickel der Schicht 11'' aufgrund seiner Benetzungseigenschaften für Lötmittel einen Kriechstopp bilden.
  • Gemäß dem Ausführungsbeispiel in 4 weist die Lötmittelbarriere 4 ein Material auf, das in einem Lötmittel löslich ist, so dass das Material der Lötmittelbarriere 4 im Lötmittel gelöst wird, wie durch die Pfeile 49 angedeutet ist, wenn das Lötmittel entlang der Grenzfläche 10 zur Lötmittelbarriere kriecht. Das Material der Lötmittelbarriere 4, das im gezeigten Ausführungsbeispiel Silber aufweist oder aus Silber ist, bildet mit dem Lötmittel eine Legierung, die an der Grenzfläche 10 zwischen dem Träger 1 und dem Abdeckmaterial 2 eine geringere Kriechgeschwindigkeit und eine höhere Benetzung des Trägers 1 bzw. der Beschichtung 11 aufweist als das Lötmittel alleine. Dadurch verringert sich die Kriechgeschwindigkeit des Lötmittels entlang des mit dem Pfeil 9 angedeuteten Kriechpfades an der Grenzfläche 10 oder kann sogar ganz zum Erliegen kommen.
  • Die Ausbildung der Lötmittelbarriere 4, 4' gemäß den gezeigten Ausführungsbeispielen hängt insbesondere von den Materialien des Trägers 1, gegebenenfalls der Beschichtung 11 sowie des Lötmittels ab, die die Kriechgeschwindigkeit des Lötmittels und die Stärke des Kriecheffekts bzw. des Kapillareffekts an der Grenzfläche 10 beeinflussen. In den gezeigten Ausführungsbeispielen mit einer PdAu- oder NiPdAu-Beschichtung 11 weist die Lötmittelbarriere 4, 4' besonders bevorzugt eine Länge entlang der Erstreckungsrichtung vom Lötbereich 20, 20' zum Montagebereich 21 von größer oder gleich 50 und kleiner oder gleich 300 μm auf, um ein „Überfließen” der Lötmittelbarriere 4, 4' durch Zinn zu verhindern. Weiterhin kann es zusätzlich zu den gezeigten Ausführungsbeispielen in den 2 und 4 möglich sein, dass die Lötmittelbarriere 4, 4' anstelle einer Schicht als dreidimensionale Struktur, etwa als Erhebung, auf dem Träger 1, 1' ausgebildet ist. Weiterhin kann es auch möglich sein, dass die Lötmittelbarriere 4, 4' auf weiteren Oberflächen des Trägers 1, 1' angeordnet ist.
  • Alternativ zu den gezeigten Ausführungsbeispielen kann die Lötmittelbarriere 4, 4' auch zumindest teilweise aus dem Abdeckmaterial 2 herausragen, wie in 5 gezeigt ist. Alternativ dazu kann gemäß einem weiteren Ausführungsbeispiel die Lötmittelbarriere 4, 4' auch gänzlich außerhalb des Abdeckmaterials 2 angeordnet sein und an die Grenzfläche 10, 10' angrenzen (nicht gezeigt).
  • Um eine Verstärkung des Barriereeffekts zu erreichen, können auch mehrere Lötmittelbarrieren 4, 4' und/oder Kombinationen der vorab beschriebenen Lötmittelbarrieren 4, 4' auf dem Träger 1 angeordnet sein. Beispielsweise können die Lötmittelbarrieren 4, 4' auch mehrstufig ausgebildet sein. Das kann insbesondere bedeuten, dass mehrere gleiche oder verschiedene Lötmittelbarrieren 4, 4' hintereinander zwischen dem jeweiligen Lötbereich 20, 20' und dem jeweiligen Montagebereich 20, 20' angeordnet ist.
  • Weiterhin können die Lötmittelbarrieren 4, 4' gemäß den gezeigten Ausführungsbeispiele nicht nur an der Grenzfläche 10, 10' angeordnet sein sondern beispielsweise auch umlaufend um den jeweiligen Träger 1, 1' ausgebildet sein, so dass allseitig ein Lötmittelstopp an den Trägern 1, 1' bewirkt werden kann.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.

Claims (15)

  1. Trägervorrichtung für einen Halbleiterchip (3) mit einem bondbaren und/oder lötbaren metallischen Träger (1) mit einem Montagebereich (21) für den Halbleiterchip (3) und einem Lötbereich (20), wobei der Träger (1) zumindest teilweise mit einem Abdeckmaterial (2) bedeckt ist und wobei zwischen dem Lötbereich (20) und dem Montagebereich (21) an einer Grenzfläche (10) zwischen dem Träger (1) und dem Abdeckmaterial (2) eine Lötmittelbarriere (4) angeordnet ist.
  2. Trägervorrichtung nach Anspruch 1, wobei sich die Lötmittelbarriere (4) auf einer den Montagebereich (21) aufweisenden Oberfläche quer zu einer Erstreckungsrichtung vom Lötbereich (20) zum Montagebereich (21) über die gesamte Oberfläche erstreckt.
  3. Trägervorrichtung nach einem der vorherigen Ansprüche, wobei das Abdeckmaterial (2) den Träger (1) bis auf den Lötbereich (20) oder bis auf den Lötbereich (20) und den Montagebereich (21) umschließt.
  4. Trägervorrichtung nach einem der vorherigen Ansprüche, wobei die Trägervorrichtung zumindest einen weiteren bondbaren und/oder lötbaren metallischen Träger (1') aufweist, der zumindest teilweise vom Abdeckmaterial (2) bedeckt ist, wobei an einer weiteren Grenzfläche (10') zwischen dem weiteren Träger (1') und dem Abdeckmaterial (2) eine weitere Lötmittelbarriere (4') angeordnet ist.
  5. Trägervorrichtung nach einem der vorherigen Ansprüche, wobei der Träger (1) ein Leiterrahmen oder zumindest ein Teil eines Leiterrahmens ist.
  6. Trägervorrichtung nach einem der vorherigen Ansprüche, wobei der Träger (1) Kupfer oder eine Kupferlegierung aufweist.
  7. Trägervorrichtung nach einem der vorherigen Ansprüche, wobei der Träger (1) zumindest an der Grenzfläche (10) eine Beschichtung (11) aufweist, die eine hohe Benetzbarkeit für ein Lötmittel aufweist.
  8. Trägervorrichtung nach dem vorherigen Anspruch, wobei die Beschichtung (11) eine Legierung und/oder eine Schichtenfolge mit einem oder mehreren Materialien aufweist, die ausgewählt sind aus Nickel, Palladium und Gold aufweist.
  9. Trägervorrichtung nach einem der vorherigen Ansprüche, wobei die Lötmittelbarriere (4) ein Material aufweist, das eine geringere Benetzbarkeit durch ein Lötmittel aufweist als der Träger (1).
  10. Trägervorrichtung nach einem der vorherigen Ansprüche, wobei die Lötmittelbarriere (4) eine Vertiefung aufweist.
  11. Trägervorrichtung nach einem der vorherigen Ansprüche, wobei die Lötmittelbarriere (4) ein Material aufweist, das in einem Lötmittel löslich ist.
  12. Trägervorrichtung nach dem vorherigen Anspruch, wobei das Material mit dem Lötmittel eine Legierung bildet, die an der Grenzfläche (10) eine geringere Kriechgeschwindigkeit aufweist als das Lötmittel.
  13. Trägervorrichtung nach einem der vorherigen Ansprüche, wobei das Abdeckmaterial (2) ein Epoxid oder ein Silikon oder ein Silikon-Epoxid-Hybridmaterial aufweist.
  14. Elektronisches Bauelement mit einer Trägervorrichtung gemäß einem der Ansprüche 1 bis 13 und einem Halbleiterchip (3) auf der Trägervorrichtung.
  15. Optoelektronisches Bauelement mit einer Trägervorrichtung gemäß einem der Ansprüche 1 bis 13 und einem optoelektronischen Halbleiterchip (3) auf der Trägervorrichtung, wobei das Abdeckmaterial (2) als Gehäusekörper an den Träger (1) angeformt ist und der optoelektronische Halbleiterchip (3) im Gehäusekörper angeordnet ist.
DE102010027313A 2010-07-16 2010-07-16 Trägervorrichtung für einen Halbleiterchip, elektronisches Bauelement mit einer Trägervorrichtung und optoelektronisches Bauelement mit einer Trägervorrichtung Pending DE102010027313A1 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102010027313A DE102010027313A1 (de) 2010-07-16 2010-07-16 Trägervorrichtung für einen Halbleiterchip, elektronisches Bauelement mit einer Trägervorrichtung und optoelektronisches Bauelement mit einer Trägervorrichtung
PCT/EP2011/060742 WO2012007271A2 (de) 2010-07-16 2011-06-27 Trägervorrichtung für einen halbleiterchip, elektronisches bauelement mit einer trägervorrichtung und optoelektronisches bauelement mit einer trägervorrichtung
EP11748290.1A EP2593974A2 (de) 2010-07-16 2011-06-27 Trägervorrichtung für einen halbleiterchip, elektronisches bauelement mit einer trägervorrichtung und optoelektronisches bauelement mit einer trägervorrichtung
KR1020137002217A KR20130083898A (ko) 2010-07-16 2011-06-27 땜납 크립에 대한 땜납 배리어를 가진 반도체 칩을 위한 캐리어 장치, 전자 소자, 및 그것들이 제공된 광전 소자
JP2013519015A JP2013532898A (ja) 2010-07-16 2011-06-27 はんだの浸入に対するはんだ障壁を有する半導体チップのキャリアデバイスと、キャリアデバイスを備えた電子部品およびオプトエレクトロニクス部品
CN201180035056.5A CN103003965B (zh) 2010-07-16 2011-06-27 用于半导体芯片的具有防焊剂蠕流的焊剂阻挡部的承载装置、具有承载装置的电子器件和具有承载装置的光电子器件
US13/810,651 US9076781B2 (en) 2010-07-16 2011-06-27 Support device for a semiconductor chip and optoelectronic component with a carrier device and electronic component with a carrier device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010027313A DE102010027313A1 (de) 2010-07-16 2010-07-16 Trägervorrichtung für einen Halbleiterchip, elektronisches Bauelement mit einer Trägervorrichtung und optoelektronisches Bauelement mit einer Trägervorrichtung

Publications (1)

Publication Number Publication Date
DE102010027313A1 true DE102010027313A1 (de) 2012-01-19

Family

ID=44509217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010027313A Pending DE102010027313A1 (de) 2010-07-16 2010-07-16 Trägervorrichtung für einen Halbleiterchip, elektronisches Bauelement mit einer Trägervorrichtung und optoelektronisches Bauelement mit einer Trägervorrichtung

Country Status (7)

Country Link
US (1) US9076781B2 (de)
EP (1) EP2593974A2 (de)
JP (1) JP2013532898A (de)
KR (1) KR20130083898A (de)
CN (1) CN103003965B (de)
DE (1) DE102010027313A1 (de)
WO (1) WO2012007271A2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102810A1 (de) * 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
DE102016103862A1 (de) * 2016-03-03 2017-09-07 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung, Träger für einen optoelektronischen Halbleiterchip und optoelektronisches Leuchtsystem
DE102024202537A1 (de) 2024-03-19 2024-11-14 Zf Friedrichshafen Ag Halbleitermodul mit einer eine Aussparung aufweisenden PCB

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6322828B2 (ja) * 2014-02-07 2018-05-16 ローム株式会社 発光モジュールおよび発光装置
JP6662610B2 (ja) * 2015-11-12 2020-03-11 旭化成エレクトロニクス株式会社 光センサ装置
DE102017105235B4 (de) * 2017-03-13 2022-06-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bauelement mit Verstärkungsschicht und Verfahren zur Herstellung eines Bauelements
DE102019119390A1 (de) * 2019-07-17 2021-01-21 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein optoelektronisches bauelement, verfahren zur herstellung eines gehäuses für ein optoelektronisches bauelement, optoelektronisches bauelement und verfahren zur herstellung eines optoelektronischen bauelements
CN115632304A (zh) * 2022-09-30 2023-01-20 青岛海信激光显示股份有限公司 发光芯片和激光器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183611A (en) * 1976-05-13 1980-01-15 Amp Incorporated Inlaid contact
US4950623A (en) * 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
DE10010979A1 (de) * 2000-03-07 2001-09-13 Bosch Gmbh Robert Elektrische Schaltung und Substrat hierzu
DE10351120A1 (de) * 2003-11-03 2005-06-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Lötstopbarriere
US20050253258A1 (en) * 2004-04-21 2005-11-17 International Rectifier Corporation Solder flow stops for semiconductor die substrates
DE102008053489A1 (de) * 2008-10-28 2010-04-29 Osram Opto Semiconductors Gmbh Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
DE102009008738A1 (de) * 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61107751A (ja) 1984-10-30 1986-05-26 Nec Kansai Ltd 樹脂モ−ルド型半導体装置
JP3548673B2 (ja) 1997-08-28 2004-07-28 シャープ株式会社 電子回路素子
JP2000068303A (ja) 1998-08-24 2000-03-03 Sony Corp 半導体装置の製造方法
JP3871820B2 (ja) * 1998-10-23 2007-01-24 ローム株式会社 半導体発光素子
US6545344B2 (en) 2000-06-27 2003-04-08 Texas Instruments Incorporated Semiconductor leadframes plated with lead-free solder and minimum palladium
US7474286B2 (en) 2005-04-01 2009-01-06 Spudnik, Inc. Laser displays using UV-excitable phosphors emitting visible colored light
US7365371B2 (en) * 2005-08-04 2008-04-29 Cree, Inc. Packages for semiconductor light emitting devices utilizing dispensed encapsulants
TWI367552B (en) * 2007-08-22 2012-07-01 Everlight Electronics Co Ltd Soldering process for electrical component and apparatus thereof
JP2010141295A (ja) * 2008-10-20 2010-06-24 United Test & Assembly Center Ltd 基板上シュリンクパッケージ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4183611A (en) * 1976-05-13 1980-01-15 Amp Incorporated Inlaid contact
US4950623A (en) * 1988-08-02 1990-08-21 Microelectronics Center Of North Carolina Method of building solder bumps
US5973337A (en) * 1997-08-25 1999-10-26 Motorola, Inc. Ball grid device with optically transmissive coating
DE10010979A1 (de) * 2000-03-07 2001-09-13 Bosch Gmbh Robert Elektrische Schaltung und Substrat hierzu
DE10351120A1 (de) * 2003-11-03 2005-06-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Lötstopbarriere
US20050253258A1 (en) * 2004-04-21 2005-11-17 International Rectifier Corporation Solder flow stops for semiconductor die substrates
DE102008053489A1 (de) * 2008-10-28 2010-04-29 Osram Opto Semiconductors Gmbh Trägerkörper für ein Halbleiterbauelement, Halbleiterbauelement und Verfahren zur Herstellung eines Trägerkörpers
DE102009008738A1 (de) * 2009-02-12 2010-08-19 Osram Opto Semiconductors Gmbh Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014102810A1 (de) * 2014-03-04 2015-09-10 Osram Opto Semiconductors Gmbh Herstellung optoelektronischer Bauelemente
US10847686B2 (en) 2014-03-04 2020-11-24 Osram Oled Gmbh Production of optoelectronic components
DE102016103862A1 (de) * 2016-03-03 2017-09-07 Osram Opto Semiconductors Gmbh Optoelektronische Leuchtvorrichtung, Träger für einen optoelektronischen Halbleiterchip und optoelektronisches Leuchtsystem
US10833475B2 (en) 2016-03-03 2020-11-10 Osram Oled Gmbh Optoelectronic lighting device, carrier for an optoelectronic semiconductor chip, and optoelectronic lighting system
DE102024202537A1 (de) 2024-03-19 2024-11-14 Zf Friedrichshafen Ag Halbleitermodul mit einer eine Aussparung aufweisenden PCB

Also Published As

Publication number Publication date
JP2013532898A (ja) 2013-08-19
CN103003965A (zh) 2013-03-27
WO2012007271A3 (de) 2012-03-08
EP2593974A2 (de) 2013-05-22
US9076781B2 (en) 2015-07-07
KR20130083898A (ko) 2013-07-23
WO2012007271A2 (de) 2012-01-19
CN103003965B (zh) 2016-03-16
US20130256862A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
DE19829197C2 (de) Strahlungsaussendendes und/oder -empfangendes Bauelement
DE102010027313A1 (de) Trägervorrichtung für einen Halbleiterchip, elektronisches Bauelement mit einer Trägervorrichtung und optoelektronisches Bauelement mit einer Trägervorrichtung
DE102012215705B4 (de) Gehäuse für ein optisches bauelement, baugruppe, verfahren zum herstellen eines gehäuses und verfahren zum herstellen einer baugruppe
EP2396832B1 (de) Verkapselte optoeleketronische halbleiteranordnung mit lötstoppschicht und entsprechendes verfahren
EP2345074B1 (de) Trägerkörper für ein halbleiterbauelement, halbleiterbauelement und verfahren zur herstellung eines trägerkörpers
WO2011157522A1 (de) Oberflächenmontierbares optoelektronisches bauelement und verfahren zur herstellung eines oberflächenmontierbaren optoelektronischen bauelements
WO2005093853A1 (de) Optoelektronisches bauteil mit mehrteiligem gehäusekörper
WO2004017407A1 (de) Oberflächenmontierbares halbleiterbauelement und verfahren zu dessen herstellung
EP1717871A2 (de) Oberflächenmontierbares optoelektronisches Bauelement
DE102005055280B3 (de) Verbindungselement zwischen Halbleiterchip und Schaltungsträger sowie Verfahren zur Herstellung und Verwendung des Verbindungselements
DE102006023998B4 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
EP2452547A1 (de) Elektronisches bauteil
WO2016120047A1 (de) Optoelektronisches halbleiterbauteil, optoelektronische anordnung und verfahren zur herstellung eines optoelektronischen halbleiterbauteils
DE10234978A1 (de) Oberflächenmontierbares Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102019122628A1 (de) Lichtemittierendes Vorrichtungspaket und Verfahren zum Herstellen eines lichtemittierenden Vorrichtungspakets
DE102007002807B4 (de) Chipanordnung
WO2021185598A1 (de) Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement
DE102008031836A1 (de) Lotkontakt
DE10319782B4 (de) Optoelektronisches Halbleiterbauelement mit einem Chipträgerelement
DE102018125300A1 (de) Elektronisches Bauteil und Verfahren zum Aufbringen von zumindest einem Lötpad auf ein elektronisches Bauteil
WO2012019867A1 (de) Chipträger, elektronisches bauelement mit chipträger und verfahren zur herstellung eines chipträgers
WO2018108823A1 (de) Strahlungsemittierende vorrichtung, pixelmodul, und verfahren zur herstellung einer strahlungsemittierenden vorrichtung
DE102017211058B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements und elektronisches Bauelement
WO2012080014A1 (de) Gehäuse und verfahren zur herstellung eines gehäuses für ein optoelektronisches bauelement
DE102011107958B4 (de) Überschlagsschutz für eine Anordnung eines Halbleiterbauelements auf einem Substrat

Legal Events

Date Code Title Description
R163 Identified publications notified
R012 Request for examination validly filed

Effective date: 20140120

R016 Response to examination communication
R016 Response to examination communication