CN1510717A - 电光基板的制造方法、电光装置的制造方法和电光装置 - Google Patents

电光基板的制造方法、电光装置的制造方法和电光装置 Download PDF

Info

Publication number
CN1510717A
CN1510717A CNA2003101215483A CN200310121548A CN1510717A CN 1510717 A CN1510717 A CN 1510717A CN A2003101215483 A CNA2003101215483 A CN A2003101215483A CN 200310121548 A CN200310121548 A CN 200310121548A CN 1510717 A CN1510717 A CN 1510717A
Authority
CN
China
Prior art keywords
layer
substrate
mentioned
semiconductor layer
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101215483A
Other languages
English (en)
Other versions
CN1300822C (zh
Inventor
安川昌宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1510717A publication Critical patent/CN1510717A/zh
Application granted granted Critical
Publication of CN1300822C publication Critical patent/CN1300822C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0216—Coatings
    • H01L31/02161—Coatings for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/02162—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors
    • H01L31/02164—Coatings for devices characterised by at least one potential jump barrier or surface barrier for filtering or shielding light, e.g. multicolour filters for photodetectors for shielding light, e.g. light blocking layers, cold shields for infrared detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供可以以良好的成品率制造可以得到该的可靠性的电光基板的方法。本发明的电光装置的制造方法，是一种使用其构成为支持基板210、和具备单晶硅层(半导体层)226的半导体基板260粘贴起来的复合基板的电光基板的制造方法，包括：在支持基板210上用规定图形形成遮光层211的工序；图形化后的遮光层211上形成绝缘体层212的工序；在绝缘体层212上形成半导体层206的工序；使该半导体层206的一部分氧化以形成氧化层226a的工序；除去氧化层226a的工序，其特征在于：把氧化层226a的层厚形成得比上述绝缘体层212的层厚更小。

Description

电光基板的制造方法、电光装置的制造方法和电光装置
技术领域
本发明涉及使用Silicon On Insulator(绝缘体上的硅，以下简写为SOI)技术的电光基板的制造方法、电光装置的制造方法和电光装置。
背景技术
例如，在使用薄膜晶体管(以下，适宜简写为TFT)的有源矩阵驱动方式的电光装置中，当向设置在各个像素上的像素开关用的TFT的沟道区照射光时，有时候会因由光产生的激励而产生光漏泄电流从而使TFT的特性变化。特别是在投影机的光阀用的电光装置的情况下，由于入射光的强度高，故重要的是要进行对于TFT的沟道区或其周边区域的入射光的遮光。于是，以前的构成为借助于规定在对向基板上设置的各个像素的开口区域的遮光膜，或借助于在TFT阵列基板上，在TFT之上通过，同时借助于由Al(铝)等的金属膜构成的数据线，对这样的沟道区及其周边区域进行遮光。
此外，特别是在TFT阵列基板上的TFT的下侧有时候也设置例如由高熔点金属构成的遮光膜。如果像这样地在TFT的下侧也设置遮光膜，则就可以防患于未然地防止来自TFT阵列基板一侧的背面反射光或通过棱镜等把多个电光装置组合起来构成一个光学系统的情况下，从别的电光装置穿透棱镜等到来的投影光等的返回光，向该电光装置的TFT入射。
[专利文献1]
特开平4-133033号公报
作为制造这样的TFT的技术，人们知道SOI技术。SOI技术，由于具有可以实现元件的高速化或低功耗化、高集成化等的优点，故是一种对例如电光装置可以满意地应用的技术。把用其构成为在基板上形成有遮光层和绝缘体层的支持基板，和含有由单晶硅等构成的单晶半导体层的器件形成层粘贴到一起，进行研磨的方法等形成薄膜单晶半导体层，把该薄膜单晶半导体层应用于例如液晶驱动用的TFT。
此外，在把薄膜单晶半导体层应用于液晶驱动用的TFT等的晶体管元件的情况下，采用对图形化的薄膜单晶半导体层进行湿法刻蚀的方法，或在使薄膜单晶半导体层氧化变成为氧化膜后，对该氧化膜进行湿法刻蚀的方法等，进行构成晶体管元件的薄膜单晶半导体层的膜厚的控制。
但是，在上述薄膜单晶半导体层的膜厚控制工序中，在湿法刻蚀氧化膜时，在薄膜单晶半导体层的非形成区域中，粘贴界面进而支持基板一侧的绝缘体层将被刻蚀，有时候一直到其下层的遮光层也都被刻蚀，常常会产生不能充分地发挥本来的遮光性能等的缺憾。
发明内容
本发明就是鉴于上述那些问题而发明的，目的在于提供在应用SOI技术，在基板的表面上已形成了遮光层的电光基板中，可以以良好的成品率制造可以得到高的可靠性的电光基板的方法。说得更为详细一点，目的在于采用使用遮光层的办法提供耐光性优良，同时难于产生该遮光层在制造工艺中受到侵害等的缺憾的电光基板的制造方法，和使用该电光基板的电光装置的制造方法。此外，目的还在于提供可用上述制造方法制造的可靠性优良的电光装置。
为了解决上述课题，本发明的电光基板的制造方法，是一种使用把支持基板和具备半导体层的半导体基板粘贴起来构成的复合基板的电光装置的制造方法，其特征在于包括：在基板上用规定图形形成遮光层的工序；在上述规定图形的遮光层上形成绝缘体层的工序；用规定图形在上述绝缘体层上形成半导体层的工序；使上述规定图形的半导体层的一部分氧化以形成氧化层的工序；除去上述氧化层的工序，把上述氧化层的层厚形成得比上述绝缘体层的层厚更小。
倘采用这样的制造方法，为了控制半导体层的层厚，包括使该半导体层的一部分氧化，除去该部分的工序，这时，由于把采用使半导体层的一部分氧化的办法形成的氧化层(以下，也把该氧化层叫做牺牲氧化层)的层厚形成得比绝缘体层的层厚更小，故在该氧化层的除去工序中，即便是在位于半导体层的非形成区域上的绝缘体层已受到侵害的情况下，也不再存在该绝缘体层全体被刻蚀(或除去)，至少没有遮光层受到侵害的可能性，结果变成为可以充分地赋予因该遮光膜形成而得到的遮光性。因此，就可以成品率良好地制造没有不良的高可靠性的电光基板。另外，具体地说，只要把上述氧化层的层厚形成得比在既是上述半导体层的非形成区域而且是上述遮光层上形成的绝缘体层的层厚更小，就可以更为确实地防止该遮光层在氧化膜除去工序受到侵害等的缺憾的发生。
另外，还可以在形成上述半导体层的工序之后，具备使上述半导体层图形化的工序，和使该规定图形的半导体层的一部分氧化以形成氧化层的工序。此外，也可以在除去上述氧化层的工序之后，具备使上述半导体层的一部分氧化以形成栅氧化层的工序。
再有，还可以在上述遮光层与上述绝缘体层之间形成氮化硅膜或氮化氧化硅膜。这样的氮化硅膜或氮化氧化硅膜，由于可以致密地形成，故可以显著地降低氧或水分等的氧化物质的透过率。就是说，由于氧或水分等的氧化物质，难于透过致密的氮化硅膜或氮化氧化硅膜，故可以防止或抑制遮光膜的氧化，可以进一步提高其遮光性。此外，在本发明中，由于把在既是其遮光层上又是氮化硅膜或氮化氧化硅膜上形成的绝缘体层的层厚形成得比上述牺牲氧化层更大，故也难于产生该氮化硅膜或氮化氧化硅膜受到侵害等的缺憾，可以更为确实地维持遮光性能。此外，氮化硅膜或氮化氧化硅膜，虽然当增大其膜厚时会产生着色的问题，但是，在本发明中由于如上述在制造工艺中氮化硅膜或氮化氧化硅膜也不会受到侵害，故结果变成为可以减小氮化硅膜或氮化氧化硅膜的膜厚，着色的问题也可以避免。
此外，在上述形成半导体层的工序中，还可以具备：把含有该半导体层的单晶半导体基板和具备上述绝缘体层的支持基板粘贴起来的工序。借助于此，就可以得到其构成为把支持基板和具备半导体层的半导体基板粘贴起来的复合基板，就可以满意地形成本发明的半导体层。作为要在本发明中应用的支持基板，理想的是采用以透光性的绝缘基板，例如石英基板等为主体的办法构成。
另外，在本发明中，虽然把遮光膜形成为规定图形，但是，也可以借助于例如具有网格状、条带状、岛状等的规定形状的平面图形的遮光膜，从下侧对半导体层(例如沟道区)进行遮光。作为这样的遮光层，可以用高熔点金属或高熔点金属的硅化合物形成。在该情况下，可以充分地发现该电光装置基板的遮光性功能。作为高熔点金属，例如可以举出Ti(钛)、Cr(铬)、W(钨)、Ta(钽)、Mo(钼)、Pb(铅)等的例子，可以采用作成为这些金属单质、合金、金属硅化物、多晶硅硅化物、含有把这些叠层起来的叠层体等的膜的办法，构成上述遮光层。
此外，作为要在上述遮光层上形成的绝缘体层，理想的是采用以例如氧化硅为主体的办法构成，例如，可以采用多层构造的绝缘体层。绝缘体层可以在支持基板的大体上整个面上形成为使得把遮光层完全被覆起来，例如具有比遮光层大一圈的网格状、条带状、岛状等形状的平面图形，从平面上看绝缘部分的边缘已从遮光层的边缘分离开来。此外，在遮光层和氮化硅膜或氮化氧化硅膜之间以提高两者的贴紧性为目的可以形成氧化硅膜。
其次，本发明的电光装置的制造方法，是一种具备半导体元件的电光装置的制造方法，其特征在于：具备使用上述制造方法制造含有上述半导体元件的电光基板的工序。就是说，作为含有用来开关驱动电光装置的半导体元件的半导体基板，可以采用使用借助于上述制造方法得到的电光基板的办法，提供遮光性优良、可靠性高的半导体基板。
此外，本发明的电光装置，是一种其构成为在基板上具备半导体元件的电光装置，其特征在于：在上述基板上具备：规定图形的遮光层；在该遮光层上形成的绝缘体层；在该绝缘体层上形成的规定图形的半导体层，在上述遮光层和上述半导体层之间形成的绝缘体层的层厚，在显示区域中在0.4微米以上。
在电光装置中，在形成参与显示的显示区域和其它的区域的非显示区域，把外围电路装载到非显示区域的基板上的情况下，由于在非显示区域中需要12V左右的半导体元件的驱动电压，故在该半导体装置中，半导体层的层厚就必须在0.2微米以上。另一方面，在非显示区域中，在要形成这样的半导体层的情况下，在显示区域中，在设计上就要变成为0.07微米以下的膜厚。在这里，在要用同一工序形成显示区域和非显示区域的半导体层的情况下，虽然需要形成至少具有0.2微米以上的膜厚的半导体层，但是为了使该具有0.2微米以上的膜厚的半导体层在显示区中变成为0.07微米左右，就必须除去0.13微米左右的膜厚的半导体层。作为该除去方法，在采用先形成上述的那种牺牲氧化膜，然后除去它的方法的情况下，考虑到由氧化产生的体积膨胀就必须形成0.3微米左右的牺牲氧化膜。因此，就如在上述电光基板的制造方法中所示的那样，要在该半导体层的下侧形成的绝缘体层就要形成为在该牺牲氧化膜厚以上，例如若考虑由膜的化学性的研磨等产生的宽余量就必须至少形成0.4微米左右。换句话说，归因于形成0.4微米左右的膜厚的绝缘体层，也可以消除绝缘体层受到侵害、内部的遮光膜等进行剥离等的缺憾，因而可以提供可靠性高的电光装置。
附图说明
图1是用本发明的制造方法得到的电光基板的剖面构成图。
图2的剖面工序图示出了图1所示的电光基板的制造工序。
图3的剖面工序图示出了接在图2后边的电光基板的制造工序。
图4是作为本发明的电光装置的实施形态的液晶装置的等效电路图。
图5的平面图示出了图4所示的液晶装置的TFT阵列基板相邻接的多个像素群。
图6是沿图5的A-A’线的剖面图。
图7的平面图与在其上形成的各个构成要素一起示出了本实施形态的液晶装置的TFT阵列基板。
图8是沿图7的H-H’线的剖面图。
图9的剖面工序图示出了图1所示的电光基板的制造工序的不同的例子。
具体实施方式
以下，边参看附图边详细地说明本发明的实施形态。另外，在以下的图面中，为了便于看图，把各个构成要素的膜厚和尺寸的比率适宜地画成为不相同。
(电光基板)
首先，对用本发明的制造方法提供的电光基板的构成进行说明。图1是本发明的电光基板的剖面构成图。在该图1中所示的电光基板200的构成为具有：支持基板210；在该支持基板210上形成，已图形化为规定的形状的遮光层211；由使得把该遮光层211被覆起来地形成的氧化硅膜构成的粘接层214；由在粘接层214上形成的氮化硅膜或氮化氧化硅膜构成的保护层215；以及在保护层215上形成的绝缘体层212；在该绝缘体层212上中间存在着粘贴绝缘层216地形成的单晶硅层(半导体层)206。在这里，例如在遮光层211上在从下侧进行被覆的位置的半导体层206上，形成晶体管元件等的各种开关元件。
其次，参看图2和图3对图1所示的电光基板200的制造方法进行说明。图2和图3，是示出了图1所示的电光基板的制造工序的剖面工序图，图2(a)～(d)、图3(a)～(c)分别示出了各个工序的剖面图。此外，以下所示的制造方法，只是一个例子，本发明并不限定于以下所述的实施形态。
首先，如图2(a)所示，在支持基板210的整个面上形成遮光层211。作为支持基板210，可以使用例如厚度1.2mm的石英基板。遮光层211，可采用用溅射法淀积100到250nm左右的厚度理想的是200nm的厚度的例如钨硅化物办法得到。另外，该遮光层211的材料，并不限定于本实施形态的材料，只要是对于要制造的器件的热处理工艺的最高温度稳定的材料使用什么样的材料都没有问题。例如，除此之外作为理想的材料还可以使用钼、钽等高熔点金属或多晶硅以及钼硅化物等硅化物，作为形成方法，除去溅射法之外，也可以使用CVD法，电子束加热蒸镀法等等。
其次，向图2(a)所示的遮光层211上，规定的平面形状地涂敷光刻胶，以该光刻胶为掩模进行遮光层211的刻蚀，然后剥离光刻胶得到如图2(b)所示已形成了规定图形的遮光层211的支持基板。上述光刻胶，除去与晶体管元件形成区域对应的位置之外，在晶体管元件的非形成区域上(晶体管元件的外围区域)上也同样地形成。在这里，所谓晶体管元件的非形成区域，具体地说，指的是存在于晶体管元件形成区域的外围区域上的、涂敷用来粘贴对向基板的密封材料的区域，或形成用来驱动数据线、扫描线的驱动电路的外围部分、用来连接输入输出信号线的连接端子的端子焊盘区域等。
其次，如图2(c)所示，用溅射法等使得把图形化后的遮光层211被覆起来那样地形成例如由氧化硅膜构成的粘接层214，和由氮化硅膜或氮化氧化硅膜中的任何一项构成的保护层215。然后，再向该保护层215上淀积例如由氧化硅膜构成的绝缘体层212。这样的氧化硅膜，例如，可用溅射法，或使用TEOS(四乙基氧基硅烷)的等离子体CVD法进行淀积。另外，作为绝缘体层212的材料，除去上述的氧化硅膜之外，还可以使用例如NSG(非搀杂硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等的高绝缘性玻璃等。
其次，如图2(d)所示，在在遮光层211上剩下规定的膜厚的条件下，使得例如研磨后的遮光层211上的层厚变成为0.4微米左右那样地对绝缘体层212的表面进行全局性地研磨以使之平坦化。另外作为借助于研磨进行的平坦化的手法，例如可以使用CMP(化学机械研磨)法。
其次，如图3(a)所示，进行图2(d)所示的带绝缘体层的支持基板210和单晶硅基板(单晶半导体基板)260之间的粘贴。用于粘贴的单晶硅基板260是这样的基板：形成在粘贴绝缘层210上已形成了单晶硅层226的构成，把粘贴绝缘层216和上述支持基板210的绝缘体层212粘贴起来。
在这样的粘贴工序后，进行单晶硅层226的膜厚控制。在该情况下，例如，如图3(b)所示，在使单晶硅层226氧化形成规定的层厚的牺牲氧化层226a，同时，在牺牲氧化层226a上把光刻胶涂敷成规定的平面形状，以该光刻胶为掩模进行单晶硅层206和牺牲氧化层226a的刻蚀，然后，剥离光刻胶，如图3(c)所示，得到规定的图形的单晶硅层226和牺牲氧化层226a的叠层构造。然后采用自借助于干法刻蚀或湿法刻蚀除去牺牲氧化层226a的办法，得到规定膜厚的单晶硅层(半导体层)206。借助于以上这样的方法，就可以得到具备图1所示的那样的半导体层206的电光基板200。
另外，用图9所示的那样的方法也可以得到具备图1所示的半导体层206的电光基板200。就是说，如图9所示，进行图2(d)所示的带绝缘体层的支持基板210和单晶硅基板(单晶硅半导体基板)260之间的粘合，用于粘贴的单晶硅基板260是这样的基板：形成在粘贴绝缘层210上已形成了单晶硅层226的构成，把粘贴绝缘层216和上述支持基板210的绝缘体层212粘贴起来。
在这样的粘贴工序后，向单晶硅层226上，把光刻胶涂敷成规定的平面形状，以该光刻胶为掩模，进行单晶硅层226的刻蚀，然后剥离该光刻胶，如图9(b)所示，得到规定的图形的单晶硅层226。其次，进行所形成的单晶硅层226的膜厚控制。在该情况下，例如，如图9(c)所示，采用使单晶硅层226一部分氧化形成规定的层厚的牺牲氧化层226a，借助于干法刻蚀或湿法刻蚀除去该牺牲氧化层226a的办法，得到规定膜厚的单晶硅层(半导体层)206。借助于以上这样的方法，就可以得到具备图1所示的那样的半导体层206的电光基板200。
若采用以上那样的本实施形态的制造方法，为了在粘贴工序之后，控制图形化后的单晶硅层226的层厚，故具备在该单晶硅层226的厚度方向上使一部分氧化，然后除去该部分的工序，但是，在该除去工序中，把采用使单晶硅层226的一部分氧化的办法形成的牺牲氧化层226a的层厚形成得比支持基板210一侧的绝缘体层212的层厚更小。具体地说，如图3和图9所示，由于把牺牲氧化层2 26a的层厚B形成为比在遮光层211上形成的绝缘体层212的层厚A还小的值，故在牺牲氧化层226a的除去工序(刻蚀工序)中，即便是位于单晶硅层26的非形成区域上的绝缘体层211受到侵害的情况下，也可以防止在遮光层211和绝缘体层212之间形成的保护层215以至遮光层211都产生剥离等的缺憾。因此，结果就变成为可以确实地发现归因于遮光膜211的形成产生的遮光性的赋予，可以以良好的成品率制造没有不良的高可靠性的电光基板。
此外，由于以在遮光层211和绝缘体层212之间形成的氮化硅膜或氮化氧化硅膜为主体构成的保护层215不会受到侵害，故将提高该电光基板的可靠性。就是说，由于可以致密地形成氮化硅膜或氮化氧化硅膜，故可以显著地降低氧或水分等氧化物质的透过率，故得益于保护层215的形成而可以防止或抑制遮光层211进行氧化，可以进一步提高其遮光性能。此外，在本实施形态中，由于把在该保护层215上形成的绝缘体层212的层厚A构成得比牺牲氧化层226a的层厚B更大，故保护层215受到侵害等的缺憾也难于产生，可以更为确实地确立遮光性能的维持。再有，由氮化硅膜或氮化氧化硅膜构成的保护层215，虽然当其膜厚增大后会产生着色的问题，但是，在本实施形态中，由于如上述在制造工艺中保护层215也不会受到侵害，故可以减小该保护层215的膜厚，也可以避免着色的问题。
(液晶装置)
图4是构成作为电光装置的液晶装置的图象形成区域(像素部分或显示区域)的矩阵状地形成的多个像素中的各种元件、布线等的等效电路图。此外，图5则扩大示出了已形成了数据线、扫描线、像素电极、遮光膜等的TFT阵列基板的相邻的像素群。
此外，图6是图5的A-A’剖面图。另外，在图6中，为了把各层或各个构件作成为可在图面上识别的那种程度的大小，各层或各个构件中的每一项取不同的比例。
在图4中，在构成本实施形态的液晶装置的图象显示区域(像素部分或显示区域)的矩阵状地形成的多个像素，都由矩阵状地形成有多个像素电极9a和用来控制该像素电极9a的TFT(晶体管元件)30构成，供给图象信号的数据线6a被电连到该TDT30的源上。要写入到数据线6a上的图象信号S1、S2、...、Sn，既可以按照该顺序线顺序地供给，也可以作成为对相邻的多条数据线6a彼此间每次分组供给。此外，要构成为使得扫描线3a电连到TFT30的栅上，并以规定的定时，按照扫描信号G1、G2、...、Gm的顺序，线顺序地给扫描线3a脉冲式地加上扫描信号。象素电极9a已电连到TFT30的漏上，采用使作为开关元件的TFT30仅仅在恒定的期间内才闭合其开关的办法，以规定的定时，把从数据线6a供给的图象信号S1、S2、...、Sn写入到。
通过像素电极9a写入到液晶内的规定电平的图象信号S1、S2、...、Sn在与在对向基板20(参看图6)上形成的对向电极21(参看图6)之间可保持恒定期间。液晶采用借助于要施加的电压电平使分子集合的取向或秩序变化的办法，对光进行调制，使得可以进行灰度等级显示。若是常态白色模式，则根据施加上的电压入射光不能通过该液晶部分，若是常态黑色模式，则根据施加上的电压入射光能通过该液晶部分，作为全体从液晶装置出射具有与图象信号对应的对比度的光。在这里，为了防止所保持的图象信号进行漏泄，要与在象素电极9a和对向的电极之间形成的液晶电容并联地附加上存储电容器70。例如，像素电极9a的电压，借助于该存储电容器70，可以保持比电压施加到数据线上的时间恰好长3个数量级的时间。
借助于此，就可以进一步改善保持特性，可以实现对比度高的液晶装置。在本实施形态中，特别是为了形成这样的存储电容器70，如后所述，设置有与扫描线同层或利用导电性的遮光膜而低电阻化的电容器线3b。
其次，根据图5，对TFT阵列基板的像素部分(图象显示区域)内的平面构造进行说明。如图5所示，在液晶装置的TFT阵列基板上的像素部分内矩阵状地设置有多个透明的像素电极9a(用虚线部分9a’示出了轮廓)，分别沿着像素电极9a的纵横边界地设置数据线6a、扫描线3a及电容器线3b。数据线6a通过接触孔5电连到单晶硅层的半导体层1a之内后述的源区上，像素电极9a则通过接触孔8电连到半导体层1a之内后述的漏区1e上。此外，半导体层1a之内使得与沟道区1a’(图中右上的斜线的区域，参看图6)对向那样地配置扫描线3a，扫描线3a起着栅电极的作用。
电容器线3b具有沿着扫描线3a大体上直线状地延伸的主线部分(就是说，从平面上看沿着扫描线3a形成的第1区域)和从与数据线6a进行交叉的地方沿着数据线6a向前一段一侧(图中，朝上)突出出来的突出部分(就是说，从平面上看沿着数据线6a延伸的第2区域)。
此外，在图中用右上的斜线表示的区域上，设置有与图1所示的遮光层211对应的多个第1遮光膜11a。说得更为具体一点，第1遮光膜11a，在像素部分中分别被设置在从TFT阵列基板一侧看把含有半导体层1a的沟道区的TFT被覆起来的位置上，此外，还具有与电容器线3b的主线部分对向地沿着扫描线3a直线状地延伸的主线部分，和从与数据线6a进行交叉的地方沿着数据线6a向相邻的段一侧(就是说，图中朝下)突出出来的突出部分。第1遮光膜11a的各段(像素行)中的朝下的突出部分的顶端，与在数据线6a下边下一段的电容器线3b的朝上的突出部分的顶端已重叠起来。该已重叠起来的地方，设置有把第1遮光膜11a和电容器线3b彼此电连起来的接触孔13。就是说，在本实施形态中，第1遮光膜11a，已借助于接触孔13电连到前一段或后一段的电容器线3b上。
在本实施形态中，像素电极9a和TFT，虽然仅仅设置在像素部分内，但是，第1遮光膜11a，却不仅在像素部分内，在不需要遮光的像素部分的外侧的区域(像素部分的外围区域)，就是说要涂敷用来粘贴对向电极基板的密封材料的密封区，或已形成了用来把输入输出信号线连接起来的外部电路连接端子的端子焊盘区等上，能以2维地展开的形式形成同样的图形。借助于此，在对在第1遮光膜11a之上形成的绝缘体层进行研磨使之平坦化时，由于像素部分内和像素部分的外围区域的凹凸状态变成为大体上相同，故可以均一地平坦化，可以以良好的状态粘接单晶硅层。
其次，根据图6，对液晶装置的像素部分内的剖面构造进行说明。如图6所示，液晶装置，具备构成光透射性基板的一个例子的TFT阵列基板10，和与之对向配置的透明的对向基板20。TFT阵列基板10的构成为具备石英基板10A，对向基板20具备玻璃基板(也可以是石英基板)20A。在TFT阵列基板10上设置有像素电极9a，在其上侧上则设置有已实施了摩擦处理等的规定取向处理的取向膜40。像素电极9a例如由ITO膜(氧化铟锡膜)等的透明导电性膜构成。此外取向膜40例如由聚酰亚胺薄膜等的有机薄膜构成。
另一方面，在对向基板20上，在与TFT阵列基板10上的数据线6a、扫描线3a、像素开关用TFT30的形成区域对向的区域，就是说，在各个像素部分的开口区域以外的区域上设置有第2遮光膜23。此外，在含有第2遮光膜23的对向基板20上，遍及其整个面地设置对向电极(共用电极)21。对向电极21也与TFT阵列基板10的像素电极9a同样由ITO膜等的透明导电性膜形成。归因于第2遮光膜23的存在，来自对向基板20一侧的入射光，就不会侵入到像素开关用TFT30的半导体层11a的沟道区1a’或低浓度源区1b、低浓度漏区1c中去。此外，第2遮光膜23，在构成具有滤色片的显示装置中，还可以发现对比度的提高、色彩的混色防止等的功能，即作为所谓的黑色矩阵的功能。此外，在上述对向电极21之上侧整个面上形成有取向膜60。该取向膜60，除去聚酰亚胺等的有机取向膜之外，还可以应用斜向蒸镀氧化硅等形成的无机取向膜。
在像这样地构成，且使得像素电极9a和对向电极21面对面那样地配置的TFT阵列基板10和对向基板20之间，向被密封材料(未画出来)围起来的空间内封入液晶，形成液晶层50。液晶层50在未施加来自像素电极9a的电场的状态下，借助于取向膜40和60得到规定的取向状态。液晶层50例如由把一种或数种的向列液晶混合起来的液晶构成。密封材料是用来在2个基板10和20的周边把它们粘贴起来的例如光硬化树脂或热硬化树脂构成的粘接剂，已混入有用来使两基板间的距离变成为规定值的玻璃纤维或玻璃微珠等的间隔材料。
如图6所示，在分别与像素开关用TFT30对向的位置中在与TFT阵列基板10表面的各个像素开关用TFT30对应的位置上分别设置有第1遮光膜11a。在这里，第1遮光膜11a，理想的是由含有本身为不透明的高熔点金属的Ti、Cr、W、Ta、Mo和Pb之内的至少之一的金属单质、合金、金属硅化物等构成。
倘由这样的材料构成，就可以使得第1遮光膜11a不会因在TFT阵列基板10上的第1遮光膜11a的形成工序之后进行的像素开关用TFT30的形成工序中的高温处理，而遭受破坏或熔融。在本实施形态中，由于在TFT阵列基板10上已形成了第1遮光膜11a，故可以防患于未然地防止来自TFT阵列基板10一侧的返回光等向像素开关用TFT30的沟道区1a’或LDD区域1b、1c入射的事态，作为晶体管元件的像素开关用TFT30的特性就不会因光电流的发生而劣化。
此外，在第1遮光膜11a与半导体层1a之间，与图1所示的构成同样，设置有由氧化硅膜构成的粘接层14、由氮化硅膜或氮化氧化硅膜构成的保护层15、由氧化硅膜构成的第1层间绝缘膜(绝缘体层)12。第1层间绝缘膜12是为了使构成像素开关用TFT30的半导体层1a与第1遮光膜11a电绝缘而设置的。此外，第1层间绝缘膜12，在TFT阵列基板10的整个面上形成，为了消除第1遮光膜11a图形的台阶要对表面进行研磨，施行平坦化处理。就是说，在图1所示的本发明的电光基板中，第1层间绝缘膜12与绝缘体层212对应，构成TFT30的半导体层1a则与半导体层206对应。此外，本实施形态的液晶装置，用上述的图1的电光基板200的制造方法制造TFT阵列基板10。
就是说，本实施形态的液晶装置的制造方法，至少包括以下的工序。就是说，包括：用图2到图3所示的工序制造具备半导体层1a的基板的工序；在该基板的半导体层1a上，用与现有技术同样的方法(例如光刻法)形成沟道区1a’、低浓度源区1b、低浓度漏区1c、高浓度源区1d、高浓度漏区1e、第1存储电容器电极1f、扫描线3a、电容器线3b、第2层间绝缘膜4、数据线6a、第3层间绝缘膜7、接触孔8和像素电极9a，同时，在像素电极9a上形成取向膜40以制造TFT阵列基板10的工序。此外，借助于用同样的工序在基板上形成第2遮光膜23、对向电极21、取向膜60以得到对向基板20。使得取向膜的取向方向变成为进行交叉(例如90度)那样地配置如上述地形成了各层的TFT阵列基板10和对向基板20，使得单元厚度变成为4微米那样地借助于密封材料(未画出来)把该2基板粘贴起来，制作空面板。作为液晶使用TN液晶，向面板内封入该液晶，就可以得到本实施形态的液晶装置。
另外，在本实施形态中，第1层间绝缘膜12，除去在上述的电光装置的制造方法中所举出的物质之外，例如，还可以用NSG(非搀杂硅酸盐玻璃)、PSG(磷硅酸盐玻璃)、BSG(硼硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)等的高绝缘性玻璃或氮化硅膜等构成。此外，该第1层间绝缘膜12，虽然可以防患于未然地防止第1遮光膜11a污染像素开关用TFT30等的事态，但是，在本实施形态的液晶装置中中，由于在液晶装置的制造工艺中就可以防止该第1层间绝缘膜12因被刻蚀而变薄，故可以更为有效地防止来自第1遮光膜11a的扩散。
此外，在本实施形态的液晶装置中，在第1遮光膜11a与半导体层1a之间形成的第1层间绝缘膜的层厚A，在显示区域中被作成为0.4微米以上。在在液晶装置中已形成了参与显示的显示区域和其外围的非显示区域的情况下，在非显示区域中形成的电路(例如图7所示的那样的数据线驱动电路101，扫描线驱动电路104)中，由于需要12V左右的驱动电压，故半导体层的层厚就需要在0.2微米以上。另一方面，在非显示区域中形成这样的半导体层的情况下，在显示区域在设计上膜厚则要变成为0.07微米以下。
在这里，在要用同一工序形成显示区域和非显示区域的半导体层的情况下，虽然需要形成具有至少0.2微米以上的膜厚的半导体层，但是，为要使该具有0.2微米以上的膜厚的半导体层在显示区域中变成为0.07微米左右，就必须除去0.13微米左右膜厚的半导体层。在作为该除去方法采用形成上述的那种牺牲氧化膜226a(参看图3)，然后除去之的方法的情况下，就必须考虑到归因于氧化而产生的体积膨胀而形成0.3微米左右的牺牲氧化膜226a(参看图3)。因此，要在半导体层1a的下侧形成的第1层间绝缘膜12，就必须作成为在该牺牲氧化膜226a的膜厚以上，例如至少要作成为0.4微米左右。换句话说，归因于形成0.4微米左右的膜厚的第1层间绝缘膜12，也可以消除在制造工艺中该第1层间绝缘膜12受到侵害、内部的第1遮光膜11a等进行剥离等的缺憾，因而可以提供可靠性高的电光装置。
其次，在本实施形态中，采用使栅绝缘膜2从与扫描线3a对向的位置延伸出来用做电介质膜，使半导体膜1a延伸出来当作第1存储电容器电极1f，此外，把与它们对向的电容器线3b的一部分当作第2存储电容器电极的办法，构成存储电容器70。说得更为详细一点，半导体层1a的高浓度漏区1e被延伸到数据线6a和扫描线3a的下边，同样，中间存在着绝缘膜2地对向配置在沿着数据线6a和扫描线3a延伸的电容器线3b部分上，当作第1存储电容器电极(半导体层)1f。特别是作为存储电容器70的电介质的绝缘膜2，由于只能是借助于高温氧化而在单晶硅层上形成的TFT30的栅绝缘膜2，故可以作成为薄而且高耐压的绝缘膜，存储电容器70可以构成为面积比较小且大容量的存储电容。
此外，在存储电容器70中，由图5和图6可知，第1遮光膜11a被构成为采用在作为第2存储电容器电极的电容器线3b的相反一侧，中间存在着第1层间绝缘膜12地作为第3存储电容器电极对向配置到第1存储电容器电极1f上(参看图6的右侧的存储电容器70)的办法，使得进一步增加存储电容。即，在本实施形态中，由于构成为在夹持第1存储电容器电极1f两侧附加存储电容器的叠层存储电容器结构，故增加存储电容。因此，将提高防止该液晶装置所具有的、显示图象的闪烁或烧伤的功能。
归因于这些结果，故可以有效地利用除去数据线6a下边的区域和沿着扫描线3a产生液晶的向错的区域(就是说，已形成了电容器线3b的区域)这样的开口区域之外的空间，来增加像素电极9a的存储电容。
在本实施形态中，特别是第1遮光膜11a(以及已电连到其上的电容器线3b)已电连到恒定电位源上，第1遮光膜11a和电容器线3b，变成为恒定电位。因此第1遮光膜11a的电位变动不会给与第1遮光膜11a对向配置的像素开关用TFT30造成坏影响。此外，电容器线3b可以良好地起着存储电容器70的第2存储电容器电极的作用。在该情况下，作为恒定电位源，可以举出供往用来驱动该液晶装置的外围电路(例如扫描线驱动电路、数据线驱动电路等)的负电源、正电源等的恒定电位源、接地电源和供往对向电极21的恒定电位源等。如像这样地利用外围电路等的电源，则可以使第1遮光膜11a和电容器线3b变成为恒定电位而无须设置专用的电位布线或外部输入端子。
此外，如图5和图6所示，在本实施形态中，还构成为除去在TFT阵列基板10上设置第1遮光膜11a之外，通过接触孔13使得第1遮光膜11a电连到前一段或后一段的电容器线3b上。因此，各个第1遮光膜11a，与电连到本段的电容器线上的情况下比较，可以减小沿着像素部分的开口区域的边缘重叠到数据线6a上形成电容器线3b和第1遮光膜11a的区域对别的区域的台阶。当像这样地沿着像素部分的开口区域的边缘的台阶小时，由于可以减小与该台阶相对应地产生的液晶的向错(取向不良)，故可以展宽像素部分的开口区域。
此外，第1遮光膜11a，在如上述从直线状地延伸的主线部分突出出来的突出部分上形成有接触孔13的开孔。在这里，作为接触孔13的开孔部位，已经判明：越接近边缘，出于应力从边缘进行发散等的理由，就越难于产生裂纹。因此，在该情况下，归因于可以与究竟应何种程度地接近突出部分的顶端来形成接触孔13的开孔相对应地(理想的是与在宽余量的最大限度内接近顶端相对应地)缓和在制造工艺中加到第1遮光膜11a上的应力，而可以更为有效地防止裂纹，可以提高成品率。
此外，电容器线3b和扫描线3a，由同一多晶硅膜构成，存储电容器70的电介质膜和TFT30的栅绝缘膜2由同一高温氧化膜构成，第1存储电容器电极1f、TFT30的沟道形成区域1a和源区1d和漏区1e等，由同一半导体层1a构成。为此，可以使在TFT阵列基板10上形成的叠层构造简化，此外，在后述的液晶装置的制造方法中，可以在同一薄膜形成工序中同时形成电容器线3b和扫描线3a，可以同时形成存储电容器70的电介质膜和栅绝缘膜2。
此外，如图5所示，第1遮光膜11a，分别沿着扫描线3a延伸，而且，对于沿着数据线6a的方向被分断成多个条纹状。为此，例如与在各个像素部分的开口区域的周围配置上一体地形成的网格状的遮光膜的情况下进行比较，可以显著地缓和在由形成第1遮光膜11a、扫描线3a和电容器线3b的多晶硅膜、形成数据线6a的金属膜、层间绝缘膜等构成的该液晶装置的叠层构造中伴随着起因于各个膜的物性的不同的制造工艺中的加热冷却而发生的应力。为此，可以实现第1遮光膜11a等中的裂纹的发生防止和成品率的提高。
另外，在图5中，第1遮光膜11a中的直线状的主线部分，虽然被形成为大体上重叠到电容器线3b的直线状的主线部分上，但是，第1遮光膜11a如果设置在把TFT30的沟道区被覆起来的位置上，而且被形成为在若干个地方上与电容器线3b重叠以便可以形成接触孔13，则可以发挥对TFT的遮光功能和对电容器线的低电阻化功能。因此，例如即便是在沿着处于相邻接的扫描线3a与电容器线3b之间的扫描线的长方形的间隙区域或与扫描线3a有若干重叠的位置上，也可以设置该第1遮光膜11a。
电容器线3b和第1遮光膜11a，虽然通过在第1层间绝缘膜12上形成了开孔的接触孔13确实地且具有高的可靠性地把两者电连起来，但是这样的接触孔13既可以在每一个像素上都形成开孔，也可以在每一个由多个像素构成的像素组上形成开孔。
在在每一个像素上都形成接触孔13的情况下，可以促进由第1遮光膜11a产生的电容器线3b的低电阻化，此外，还可以提高两者间的冗余构造的比率。另一方面，在在每一个由多个像素构成的像素组上(例如在每2个像素或每3个像素上)形成接触孔13的开孔的情况下，由于可以在考虑电容器线3b或第1遮光膜11a的面电阻、驱动频率、所要求的技术规格等的同时，适度地平衡第1遮光膜11a形成的电容器线3b的低电阻化和冗余构造带来的利益，和归因于形成多个接触孔13的开孔所带来的制造工序的复杂化或该液晶装置的不良化等的弊端，故在实践上是非常有利的。
此外，在这样的每一个像素或每一个像素组上设置的接触孔13，从对向基板20一侧看在数据线6a的下边形成了开孔。为此，接触孔13，由于可以避开像素部分的开口区域，而且，还可以设置在未形成TFT30或第1存储电容器电极1f的第1层间绝缘膜12的部分上，故可以实现像素部分的有效利用，同时，还可以防止归因于接触孔13的形成而带来的TFT30或别的布线等的不良化。
再有，在图6中，像素开关用TFT30，具有LDD(轻掺杂漏)构造，具备扫描线3a、借助于来自该扫描线3a的电场形成沟道的半导体层1a的沟道区1a’、使扫描线3a和半导体层1a绝缘的栅绝缘膜2、数据线6a、半导体层1a的低浓度源区(源一侧LDD区域)1b和低浓度漏区(漏一侧LDD区域)1c、半导体层1a的高浓度源区1d和高浓度漏区1e。在高浓度漏区1e上连接有与多个像素电极9a之内的对应的一个像素电极。
源区1b、1d和漏区1c、1e，如后所述，采用对于半导体层1a根据究竟要形成n型或p型的沟道而掺入规定浓度的n型用或p型用的杂质的办法形成。N型沟道的TFT优点是动作速度快，大多用做本身为像素开关元件的像素开关用TFT30。
数据线6a，由Al等的金属膜或金属硅化物等的合金膜等的遮光性的薄膜构成。此外，在扫描线3a、栅绝缘膜2和第1层间绝缘膜12之上，形成有已分别形成了通往高浓度源区1d的接触孔5和通往高浓度漏区1e的接触孔8的第2层间绝缘膜4。数据线6a通过通往该源区1b的接触孔5电连到高浓度源区1d上。
此外，在数据线6a和第2层间绝缘膜4上，形成有已形成了通往高浓度漏区1e的接触孔8的第3层间绝缘膜7。像素电极9a通过通往该高浓度漏区1e的接触孔8电连到高浓度漏区1e上。上述的像素电极9a设置在如上述构成的第3层间绝缘膜7之上表面上。另外，像素电极9a与高浓度漏区1e也可以作成为以与数据线6a同一个铝膜或与扫描线3b同一个聚酰亚胺膜为中继地进行电连。
像素开关用TFT30，理想的是如上述具有LDD构造，但是，既可以具有不向低浓度源区1b和低浓度漏区1c中进行杂质离子的注入的补偿(offset)构造，也可以是以栅电极3a为掩模以高浓度注入杂质离子，自我调整地形成高浓度源区和漏区的自对准型的TFT。
此外，虽然作成为在源-漏区1b和1e间仅仅配置1个像素开关用TFT30的栅电极(扫描线3a)的单个栅构造，但是也可以在它们之间配置2个以上的栅电极。这时，要作成为使得对每一个栅电极都施加同一信号。如果像这样地用3个栅以上构成TFT，则可以防止沟道与源-漏区的结部分的光漏泄电流，可以减小截止时的电流。如果使这些栅电极中的至少一个变成为LDD构造或补偿构造，则可以进一步减小截止电流，可以得到稳定的开关元件。
在这里，一般地说，半导体层1a的沟道区1a’、低浓度源区1b和低浓度漏区1c等的单晶硅层，当光入射时归因于具有硅的光电变换效应而产生光电流，使得像素开关用TFT30的晶体管特性劣化，但是，在本实施形态中，由于使得从上侧把扫描线3a被覆起来那样地用铝等的遮光性的金属薄膜形成数据线6a，故至少可以有效地防止射向半导体层1a的沟道区1a’和LDD区域1b、1c的入射光的入射。另外，如前所述，因在像素开关用TFT30的下侧设有第1遮光膜11a，故可有效防止至少向半导体层1a的沟道区1a’及LDD区1b、1C的返回光的入射。
另外，在本实施形态中，由于已把设置在相邻接的前一段或后一段的像素上的电容器线3b和第1遮光膜11a连接起来，故需要用来对于最上段或最下段的像素向第1遮光膜11a供给恒定电位的电容器线3b。于是，可以作成为使得对于垂直像素数预先多设置一条电容器线3b。
(液晶装置的全体构成)
参看图7和图8说明像以上那样地构成的本实施形态的液晶装置的全体构成。另外，图7是与在其上形成的各个构成要素一起，从对向基板20的一侧看该TFT阵列基板10的平面图，图8是包含对向基板20的图7的H-H’剖面图。
在图7中，在TFT阵列基板10之上，沿着其边缘设置密封材料51，在其内侧并行地设置例如由与第2遮光膜23相同或不同的材料构成的作为周边分离的第2遮光膜53。在密封材料51的外侧的区域上，沿着TFT阵列基板10的一边设置有数据线驱动电路101和外部电路连接端子102，扫描线驱动电路104则沿着与该一边相邻的2边设置。
在供往扫描线3a的扫描信号延迟不会成为问题的情况下，则也可以仅仅在单侧设置扫描线驱动电路104，这是不言而喻的。此外，也可以沿着图象显示区域的边在两侧排列数据线驱动电路101。例如，也可以作成为使得奇数列的数据线6a从沿着图像显示区域的一方的边配设的数据线驱动电路供给图象信号，偶数列的数据线则从沿着上述图像显示区域的相反一侧的边配设的数据线驱动电路供给图象信号。若像这样地作成为使得梳齿状地驱动数据线6a，由于可以扩展数据线驱动电路的占有面积，故可以构成复杂的电路。
此外，在TFT阵列基板10的剩下的一边上，设置用来把设置在图像显示区域的两侧的扫描线驱动电路104间连接起来的多条布线105，此外，还隐藏在作为周边分离的第2遮光膜53的下边地设置有预充电电路。此外，在对向基板20的拐角部分中的至少一个地方上，设置用来使TFT阵列基板10与对向基板20之间形成电导通的导通构件106。然后，如图8所示，用该密封材料51把与图7所示的密封材料51具有大体上同一轮廓的对向基板20粘接到TFT阵列基板10上。
在以上的液晶装置的TFT阵列基板10上，还可以形成用来在制造途中或出厂时检查该液晶装置的品质，缺陷等的检查电路等。此外，也可以作成为使得在TFT阵列基板10之上不设置数据线驱动电路101和扫描线驱动电路104，而代之以通过设置在TFT阵列基板10的外围区域上的各向异性导电薄膜电连或机械连接到例如已装配在TAB(带载自动键合基板)上的驱动用LSI上。此外，在对向基板20的投影光入射一侧和TFT阵列基板10的出射光出射一侧上，根据例如TN(扭曲向列)模式、STN(超扭曲向列)模式、D-STN(双扫描-STN)模式等的工作模式，或常态白色模式/常态黑色模式的类别，分别以规定的方向配置偏振薄膜、相位差薄膜、偏振装置等。
如上述，在本实施形态中，把作为电光材料使用液晶的液晶装置作为电光装置的一个例子进行了说明。作为液晶，除了例如TN型的液晶之外，还包括具有180度以上的扭曲取向的STN型、BTN(双扭曲向列)型、强电介质型等的具有存储性的双稳型、高分子分散型、宾主型等，可以广泛地使用众所周知的液晶。
此外，本发明对于液晶以外的电光材料，例如，对于使用电致发光(EL)、数字微镜器件(DMD)或等离子体发光或由电子发射产生的荧光等的各种各样的电光装置也可以应用，这是不言而喻的。
另外，本发明并不限定于上述的各个实施形态，在不背离可从全部技术方案的范围和全部说明书中读取到的发明的要旨或思想的范围内进行适宜变更是可能的，伴随着这样的变更得到的电光基板的制造方法、电光装置的制造方法以及电光装置也都包括在本发明的技术范围内。

Claims (9)

1.一种电光基板的制造方法，是使用把支持基板和具备半导体层的半导体基板粘贴而成的复合基板的电光基板的制造方法，其特征在于包括：
在基板上用预定图形形成遮光层的工序；
在上述预定图形的遮光层上形成绝缘体层的工序；
在上述绝缘体层上形成半导体层的工序；
使上述半导体层的一部分氧化形成氧化层的工序；
和除去上述氧化层的工序，
把上述氧化层的层厚形成得比上述绝缘体层的层厚更小。
2.根据权利要求1所述的电光基板的制造方法，其特征在于：在上述形成半导体层的工序之后，还具备使上述半导体层图形化的工序，和使该预定图形的半导体层的一部分氧化形成氧化层的工序。
3.根据权利要求1或2所述的电光基板的制造方法，其特征在于：在上述除去氧化层的工序之后，还具备使上述半导体层的一部分氧化形成栅氧化层的工序。
4.根据权利要求1到3中的任何一项所述的电光基板的制造方法，其特征在于：把上述氧化层的层厚形成得比在既是上述半导体层的非形成区域而且是上述遮光层上形成的绝缘体层的层厚更小。
5.根据权利要求1到4中的任何一项所述的电光基板的制造方法，其特征在于：在上述遮光层与上述绝缘体层之间形成氮化硅膜或氮化氧化硅膜。
6.根据权利要求1到5中的任何一项所述的电光基板的制造方法，其特征在于：在上述形成半导体层的工序中，还具备把含有该半导体层的单晶半导体基板和具备上述绝缘体层的支持基板粘贴起来的工序。
7.根据权利要求1到6中的任何一项所述的电光基板的制造方法，其特征在于：用高熔点金属或高熔点金属的硅化物形成上述遮光层。
8.一种电光装置的制造方法，是具备半导体元件的电光装置的制造方法，其特征在于：包括使用在权利要求1到7中的任何一项所述的制造方法制造含有上述半导体元件的电光基板的工序。
9.一种电光装置，是在基板上具备半导体元件的电光装置，其特征在于：在上述基板上包括：预定图形的遮光层；在该遮光层上形成的绝缘体层；和在该绝缘体层上形成的预定图形的半导体层，在上述遮光层和上述半导体层之间形成的绝缘体层的层厚，在显示区域中为0.4微米或0.4微米以上。
CNB2003101215483A 2002-12-20 2003-12-18 电光基板的制造方法、电光装置的制造方法 Expired - Fee Related CN1300822C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP369951/2002 2002-12-20
JP2002369951 2002-12-20

Publications (2)

Publication Number Publication Date
CN1510717A true CN1510717A (zh) 2004-07-07
CN1300822C CN1300822C (zh) 2007-02-14

Family

ID=32708151

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101215483A Expired - Fee Related CN1300822C (zh) 2002-12-20 2003-12-18 电光基板的制造方法、电光装置的制造方法

Country Status (4)

Country Link
US (1) US7192812B2 (zh)
KR (1) KR20040055688A (zh)
CN (1) CN1300822C (zh)
TW (1) TWI246624B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102269900A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
CN102856381A (zh) * 2011-06-28 2013-01-02 瑞萨电子株式会社 半导体器件、制造半导体器件的方法以及电子装置
CN102983155A (zh) * 2012-11-29 2013-03-20 京东方科技集团股份有限公司 柔性显示装置及其制作方法
CN103744565A (zh) * 2014-01-08 2014-04-23 湖州健邦科技有限公司 触摸屏及其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4327042B2 (ja) * 2004-08-05 2009-09-09 シャープ株式会社 表示装置およびその駆動方法
TWI633365B (zh) 2006-05-16 2018-08-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
TWI383502B (zh) * 2007-10-02 2013-01-21 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
SE533026C2 (sv) * 2008-04-04 2010-06-08 Klas-Haakan Eklund Fälteffekttransistor med isolerad gate seriekopplad med en JFET
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR102141557B1 (ko) * 2013-12-26 2020-08-05 엘지디스플레이 주식회사 어레이 기판
KR102654925B1 (ko) * 2016-06-21 2024-04-05 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN112802883A (zh) * 2021-02-05 2021-05-14 厦门天马微电子有限公司 显示面板和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3072326B2 (ja) 1990-09-25 2000-07-31 セイコーインスツルメンツ株式会社 半導体単結晶薄膜基板光弁装置とその製造方法
JP3024661B2 (ja) * 1990-11-09 2000-03-21 セイコーエプソン株式会社 アクティブマトリクス基板及びその製造方法
TWI236556B (en) * 1996-10-16 2005-07-21 Seiko Epson Corp Substrate for a liquid crystal equipment, liquid crystal equipment and projection type display equipment
JP3531415B2 (ja) 1997-04-22 2004-05-31 セイコーエプソン株式会社 Ｓｏｉ基板とその製造方法及びこれを用いた半導体装置及び液晶パネル
JP3464944B2 (ja) 1999-07-02 2003-11-10 シャープ株式会社 薄膜トランジスタ基板、その製造方法および液晶表示装置
JP3524029B2 (ja) 2000-01-04 2004-04-26 インターナショナル・ビジネス・マシーンズ・コーポレーション トップゲート型ｔｆｔ構造を形成する方法
TW499605B (en) 2000-10-27 2002-08-21 Acer Display Tech Inc Manufacture method of thin film transistor flat panel display
JP4507395B2 (ja) * 2000-11-30 2010-07-21 セイコーエプソン株式会社 電気光学装置用素子基板の製造方法
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP4126912B2 (ja) 2001-06-22 2008-07-30 セイコーエプソン株式会社 電気光学装置及びその製造方法並びに電子機器

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102269900A (zh) * 2010-06-03 2011-12-07 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
CN102269900B (zh) * 2010-06-03 2013-04-24 北京京东方光电科技有限公司 Tft阵列基板及其制造方法
US8842231B2 (en) 2010-06-03 2014-09-23 Beijing Boe Optoelectronics Technology Co., Ltd. Array substrate and manufacturing method thereof
CN102856381A (zh) * 2011-06-28 2013-01-02 瑞萨电子株式会社 半导体器件、制造半导体器件的方法以及电子装置
CN102983155A (zh) * 2012-11-29 2013-03-20 京东方科技集团股份有限公司 柔性显示装置及其制作方法
CN102983155B (zh) * 2012-11-29 2015-10-21 京东方科技集团股份有限公司 柔性显示装置及其制作方法
CN103744565A (zh) * 2014-01-08 2014-04-23 湖州健邦科技有限公司 触摸屏及其制作方法

Also Published As

Publication number Publication date
US7192812B2 (en) 2007-03-20
CN1300822C (zh) 2007-02-14
TWI246624B (en) 2006-01-01
TW200422748A (en) 2004-11-01
KR20040055688A (ko) 2004-06-26
US20040140515A1 (en) 2004-07-22

Similar Documents

Publication Publication Date Title
CN1255879C (zh) 电光基板装置及其制造方法、电光装置、电子装置
CN1257428C (zh) 电光装置及其制造方法和电子设备
CN1287208C (zh) 液晶板及投影装置
CN102576736B (zh) 半导体器件及其制造方法
CN1174360C (zh) 电光装置的制造方法和电光装置
CN1205503C (zh) 基板装置、电光学装置及其制造方法和电子仪器
JP4814873B2 (ja) 可撓性電気光学装置及びその製造方法
CN100359673C (zh) 电光学装置的制造方法，电光学装置及电子机器
CN2687713Y (zh) 电光装置和电子设备
CN1220107C (zh) 电光装置及半导体装置的制造方法
CN1187838C (zh) 电光装置的制造方法
CN1215450C (zh) 电光装置、其制造方法以及电子设备
CN1300822C (zh) 电光基板的制造方法、电光装置的制造方法
US20040218133A1 (en) Flexible electro-optical apparatus and method for manufacturing the same
CN1519633A (zh) 电光装置和电子设备
CN1184512C (zh) 电光装置及其制造方法
CN1530701A (zh) 基板及其制造方法、电光装置用基板、电光装置和电子设备
CN1760738A (zh) 液晶显示装置及其制造方法
CN1230906C (zh) 电光器件、电光器件的制造方法、液晶器件和投射型显示装置
CN1447153A (zh) 电光装置及其制造方法以及电子机器
CN1991937A (zh) 电光装置及其制造方法以及电子设备
CN1259724C (zh) 基板装置及其制造方法、电光装置以及电子设备
CN1580920A (zh) 电光装置、其制造方法以及电子设备
CN1584686A (zh) 电路阵列基板
CN1617032A (zh) 电光装置及其制造方法和具有该电光装置的电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070214

Termination date: 20201218

CF01 Termination of patent right due to non-payment of annual fee