CN116960189B - 一种高效肖特基接触超势垒整流器 - Google Patents
一种高效肖特基接触超势垒整流器 Download PDFInfo
- Publication number
- CN116960189B CN116960189B CN202310821634.2A CN202310821634A CN116960189B CN 116960189 B CN116960189 B CN 116960189B CN 202310821634 A CN202310821634 A CN 202310821634A CN 116960189 B CN116960189 B CN 116960189B
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- region
- layer
- drift region
- doping concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 210000000746 body region Anatomy 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 13
- 230000015556 catabolic process Effects 0.000 claims abstract description 12
- 230000005684 electric field Effects 0.000 claims abstract description 12
- 230000001105 regulatory effect Effects 0.000 claims abstract description 3
- 239000002184 metal Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供一种高效肖特基接触超势垒整流器包括：第一导电类型衬底层；第一导电类型漂移区，其设置于所述第一导电类型衬底层的一侧；第二导电类型柱状区，其与第一导电类型漂移区并排设置于基底背离所述阴极结构的一侧，其中第一导电类型漂移区与第二导电类型柱状区之间设置有隔离层；第二导电类型体区，其设置于第二导电类型柱状区背离第一导电类型衬底层的一侧，第二导电类型体区完全覆盖第二导电类型柱状区并部分延伸至第一导电类型漂移区；阳极结构，分别接触第二导电类型体区和第一导电类型漂移区；其中，在反向工作状态时，通过第二导电类型柱状区调节整流器内部的电场分布，使得器件的反向击穿电压升高。
Description
技术领域
本发明涉及半导体功率器件领域，尤其涉及一种高效肖特基接触超势垒整流器。
背景技术
超级势垒整流器(Super Barrier Rectifier，SBR)，最早于2007年由美国APD公司工程师提出。SBR由上层金属(metal)作为阳极，下层衬底(N+substrate)连接阴极，在阳极和阴极之间整合并联PN结二极管(PIN)和MOS晶体管来形成整流器件；其正向开启电压可以通过调节MOS栅的阈值电压而灵活的控制，反向耐压和漏电水平利用了PN结反向偏置特性。从而，SBR由于其利用了不同于常规PIN和肖特基二极管(SBD，Schottky barrier diode)器件的工作原理，能够同时获得较低正向导通压降，较小反向漏电水平，较高温度稳定性和较短恢复时间的整流器特性。
肖特基接触超势垒整流器(SSBR)是在超级势垒整流器(SBR)基础上进行了改进，SSBR具有常规SBR的优点，并在阳极和阴极之间通过肖特基接触整合并联的PIN二极管和MOS沟道来形成整流器件，其正向开启电压可以通过调节肖特基接触和MOS栅的阈值电压而更加灵活的控制，反向耐压和漏电水平利用了PN结反向偏置特性，直接肖特基接触中的镜像电荷导致的势垒降低效应得到抑制。SSBR由于其利用了不同于常规PIN、SBD和SBR器件的工作原理，能够同时获得低正向导通压降，小反向漏电水平，高温度稳定性和较短恢复时间的整流器特性。该SSBR仍然存在正向导通特性以及反向击穿电压较低难以满足应用需求的问题
发明内容
鉴于以上现有技术存在的问题，本发明提出一种高效肖特基接触超势垒整流器，主要解决现有的整流器正向导通特性反向击穿电压较低较差的问题。
为了实现上述目的及其他目的，本发明采用的技术方案如下。
本申请提供一种高效肖特基接触超势垒整流器，包括：第一导电类型衬底层；第一导电类型漂移区，其设置于所述第一导电类型衬底层的一侧；第二导电类型柱状区，其与所述第一导电类型漂移区并排设置于所述基底背离所述阴极结构的一侧，其中所述第一导电类型漂移区与所述第二导电类型柱状区之间设置有隔离层；第二导电类型体区，其设置于所述第二导电类型柱状区背离所述第一导电类型衬底层的一侧，所述第二导电类型体区完全覆盖所述第二导电类型柱状区并部分延伸至所述第一导电类型漂移区；阳极结构，分别接触所述第二导电类型体区和所述第一导电类型漂移区；其中，在反向工作状态时，通过所述第二导电类型柱状区调节整流器内部的电场分布，使得器件的反向击穿电压升高。
在本申请一实施例中，所述阳极结构包括：栅氧化层，其设置于所述第一导电类型漂移区背离所述第一导电类型衬底层的一侧，且所述栅氧化层分别接触所述第一导电类型漂移区和所述第二导电类型体区；第一导电类型多晶硅层，其设置于所述栅氧化层背离所述第一导电类型漂移区的一侧；金属阳极区，其跨接在所述栅氧化层和所述第一导电类型多晶硅层上，所述金属阳极区与所述第二导电类型体区形成肖特基接触；其中，在正向导通时，所述栅氧化层和所述第二导电类型体区的接触处形成电子导通通道。
在本申请一实施例中，所述金属阳极区与所述第二导电类型体区之间设置有第二导电类型阳极区，所述金属阳极区与所述第二导电类型体区形成的肖特基接触区域位于所述第二导电类型阳极区与所述栅氧化层之间。
在本申请一实施例中，所述第二导电类型阳极区的掺杂浓度高于所述第二导电类型体区的掺杂浓度。
在本申请一实施例中，所述第二导电类型柱状区的掺杂浓度低于所述第二导电类型体区的掺杂浓度。
在本申请一实施例中，所述第一导电类型衬底层的掺杂浓度高于所述第一导电类型漂移区的掺杂浓度。
在本申请一实施例中，所述第一导电类型漂移区与所述栅氧化层之间设置有第一导电类型增强层，所述第一导电类型增强层与所述第二导电类型体区接触。
在本申请一实施例中，所述第一导电类型增强层的掺杂浓度高于所述第一导电类型漂移区的掺杂浓度。
在本申请一实施例中，高效肖特基接触超势垒整流器还包括第一导电类型缓冲层，其设置于所述第一导电类型衬底层与所述第一导电类型漂移区之间，所述第二导电类型柱状区以及所述隔离层分别设置于所述第一导电类型缓冲层背离所述第一导电类型衬底层的一侧。
在本申请一实施例中，所述第一导电类型缓冲层的掺杂浓度介于所述第一导电类型衬底层的掺杂浓度与所述第一导电类型漂移区的掺杂浓度之间。
如上所述，本申请提供的一种高效肖特基接触超势垒整流器，具有以下有益效果。
本申请通过在漂移区设置柱状区，并通过隔离层将柱状区与漂移区隔离开。基于该结构设置可优化整流器内部的电场分布，进而整流器具有更高的反向击穿电压，正向导通压降减小。
附图说明
图1为本申请一实施例中高效肖特基接触超势垒整流器的结构剖面图。
图2为本申请一实施例中设置有增强层的整流器的剖面图。
图3为本申请一实施例中设置有缓冲层的整流器的剖面图。
附图标号说明：
1-金属阳极区，2-第一导电类型多晶硅层，3-栅氧化层，4-第二导电类型体区，5-第一导电类型漂移区，6-第一导电类型衬底层，7-第二导电类型柱状区，8-第二导电类型阳极区，9-隔离层，10-第一导电类型增强层，11-第一导电类型缓冲层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
请参阅图1，图1为本申请一实施例中高效肖特基接触超势垒整流器的结构剖面图。该整流器包括：第一导电类型衬底层6、第一导电类型漂移区5、第二导电类型柱状区7、第二导电类型体区4和阳极结构。第一导电类型漂移区5设置于第一导电类型衬底层6的一侧，该第一导电类型衬底层6设置有第一导电类型漂移区5的一侧还设置有第二导电类型柱状区7，其中第二导电类型柱状区7和第一导电类型漂移区5并排设置，且第二导电类型柱状区7和第一导电类型漂移区5通过隔离层9分隔开。第二导电类型体区4设置于第二导电类型柱状区7背离第一导电类型衬底层6的一侧，且第二导电类型体区4经由第二导电类型柱状区7、隔离层9后部分延伸至第一导电类型漂移区5，使得第二导电类型柱状区7和隔离层9被第二导电类型体区4完全覆盖，第二导电类型体区4与第一导电类型漂移区5背离第一导电类型衬底层6的一侧各自露出部分接触面，以基于露出的接触面分别与阳极结构接触。
在一实施例中，第一导电类型衬底层6背离第一导电类型漂移区5的一侧还可设置阴极结构，通过阳极结构和阴极结构接入外部电路。
在一实施例中，隔离层9可采用氧化层，如二氧化硅等，隔离层9的主要作用是使得第二导电类型柱状区7和第一导电类型漂移区5不发生直接的电接触，在器件处于反向状态时，第二导电类型柱状区7和第一导电类型漂移区5之间会形成电场，进而影响第一导电类型漂移区5的电场分布。在整流器反向工作状态时，第二导电类型柱状区7可改变整流器内部电场分布，利用第二导电类型柱状区7和隔离层9联合优化电场分布，使得整流器的击穿电压增加，正向导通压降减小。其中第一导电类型可以为N型，第二导电类型可以为P型。
在一实施例中，阳极结构包括：栅氧化层3、第一导电类型多晶硅层2和金属阳极区1。栅氧化层3设置于第一导电类型漂移区5背离第一导电类型衬底层6的一侧，且栅氧化层3分别接触第一导电类型漂移区5和第二导电类型体区4；第一导电类型多晶硅层2设置于所述栅氧化层3背离第一导电类型漂移区5的一侧；金属阳极区1，其跨接在栅氧化层3和第一导电类型多晶硅层2上，金属阳极区1与第二导电类型体区4形成肖特基接触。栅氧化层3可完全覆盖第一导电类型漂移区5并部分覆盖第二导电类型体区4，第二导电类型体区4剩余接触面与金属阳极区1接触，金属阳极区1由第二导电类型体区4外延到第一导电类型多晶硅层2背离栅氧化层3的表面以形成跨接结构。栅氧化层3作为整流器MOS结构的栅极，第一导电类型衬底层6作为MOS结构的源极，第二导电类型体区4作为MOS沟道，在整流器处于正向导通状态时，会在栅氧化层3和第二导电类型体区4的接触处形成电子导通通道。
在一实施例中，整流器中各分层结构的厚度可根据实际应用需求进行设置和调整，示例性地，栅氧化层3的厚度可设置为9纳米。
在一实施例中，阳极结构可以为多个，多个阳极结构间隔设置，多个阳极结构的设置便于批量生产制造，可提高整流器制作效率。可具体阳极结构的数量可根据实际应用需求进行设置和调整。
在一实施例中，金属阳极区1与第二导电类型体区4之间设置有第二导电类型阳极区8，金属阳极区1与第二导电类型体区4形成的肖特基接触区域位于所述第二导电类型阳极区8与栅氧化层3之间。
在一实施例中，第一导电类型衬底层6、第一导电类型漂移区5、第二导电类型柱状区7、第二导电类型体区4以及第二导电类型阳极区8均可采用硅作为主体材料，通过硅掺杂形成对应的分层结构，其中，第二导电类型阳极区8和第二导电类型体区4可通过重掺杂得到，第二导电类型阳极区8的掺杂浓度高于第二导电类型体区4的掺杂浓度。在整流器工作时，由于第二导电类型阳极区8和第二导电类型体区4的掺杂浓度差异，可改变第二导电类型体区4内的电场分布，进而可进一步提升器件反向击穿电压。
在一实施例中，第二导电类型柱状区7的掺杂浓度低于第二导电类型体区4的掺杂浓度，第二导电类型柱状区7和第二导电类型体区4可采用高斯掺杂；重掺杂第二导电类型体区4掺杂剂量取3.5×1013cm-2；重掺杂第二导电类型阳极区8的掺杂浓度取5×1019cm-3。在整流器处于反向状态时，第二导电类型柱状区与隔离层9配合可优化器件内部的电场分布，进而使得器件反向击穿电压增加。
在一实施例中，第一导电类型多晶硅层2、第一导电类型衬底层6也可通过重掺杂得到，第一导电类型漂移区5可通过轻掺杂得到，以此使得第一导电类型衬底层6的掺杂浓度高于第一导电类型漂移区5的掺杂浓度。示例性地，轻掺杂的第一导电类型漂移区5的掺杂浓度可采用5×1015cm-3，重掺杂第一导电类型衬底层66的掺杂浓度取5×1019cm-3，各层结构的掺杂浓度也可根据需求进行调整，这里不作限制。
请参阅图2，图2为本申请一实施例中设置有增强层的整流器的剖面图。第一导电类型漂移区5与栅氧化层3之间还可设置第一导电类型增强层10，第一导电类型增强层10与第二导电类型体区4接触。其中，第一导电类型增强层10也可采用高斯掺杂，第一导电类型增强层10的掺杂浓度大于第一导电类型漂移区5的掺杂浓度。通过设置第一导电类型增强层10与第二导电类型柱状区7配合可进一步优化器件内部电场分布，使得整流器的反向击穿电压提升。
请参阅图3，图3为本申请一实施例中设置有缓冲层的整流器的剖面图。第一导电类型衬底层6与第一导电类型漂移区5之间还可设置第一导电类型缓冲层11。第二导电类型柱状区7以及隔离层9分别设置于第一导电类型缓冲层11背离第一导电类型衬底层6的一侧。其中，第一导电类型缓冲层11的掺杂浓度介于第一导电类型衬底层6的掺杂浓度与第一导电类型漂移区5的掺杂浓度之间。通过设置第一导电类型缓冲层11与第二导电类型柱状区7配合可进一步优化器件内部电场分布，使得整流器的反向击穿电压提升。
基于以上技术方案，本申请实施例的高效肖特基接触超势垒整流器相比于现有的肖特基接触超势垒整流器具有更高的击穿电压，且正向导通压降更低。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (9)
1.一种高效肖特基接触超势垒整流器，其特征在于，包括：
第一导电类型衬底层；
第一导电类型漂移区，其设置于所述第一导电类型衬底层的一侧；
第二导电类型柱状区，其与所述第一导电类型漂移区并排设置于所述第一导电类型衬底层的一侧，其中所述第一导电类型漂移区与所述第二导电类型柱状区之间设置有隔离层；
第二导电类型体区，其设置于所述第二导电类型柱状区背离所述第一导电类型衬底层的一侧，所述第二导电类型体区完全覆盖所述第二导电类型柱状区并部分延伸至所述第一导电类型漂移区；
阳极结构，分别接触所述第二导电类型体区和所述第一导电类型漂移区；所述阳极结构包括：栅氧化层，其设置于所述第一导电类型漂移区背离所述第一导电类型衬底层的一侧，且所述栅氧化层分别接触所述第一导电类型漂移区和所述第二导电类型体区；第一导电类型多晶硅层，其设置于所述栅氧化层背离所述第一导电类型漂移区的一侧；金属阳极区，其跨接在所述栅氧化层和所述第一导电类型多晶硅层上，所述金属阳极区与所述第二导电类型体区形成肖特基接触；
其中，在正向导通时，所述栅氧化层和所述第二导电类型体区的接触处形成电子导通通道；在反向工作状态时，通过所述第二导电类型柱状区调节整流器内部的电场分布，使得器件的反向击穿电压升高。
2.根据权利要求1所述的高效肖特基接触超势垒整流器，其特征在于，所述金属阳极区与所述第二导电类型体区之间设置有第二导电类型阳极区，所述金属阳极区与所述第二导电类型体区形成的肖特基接触区域位于所述第二导电类型阳极区与所述栅氧化层之间。
3.根据权利要求2所述的高效肖特基接触超势垒整流器，其特征在于，所述第二导电类型阳极区的掺杂浓度高于所述第二导电类型体区的掺杂浓度。
4.根据权利要求1所述的高效肖特基接触超势垒整流器，其特征在于，所述第二导电类型柱状区的掺杂浓度低于所述第二导电类型体区的掺杂浓度。
5.根据权利要求1所述的高效肖特基接触超势垒整流器，其特征在于，所述第一导电类型衬底层的掺杂浓度高于所述第一导电类型漂移区的掺杂浓度。
6.根据权利要求1所述的高效肖特基接触超势垒整流器，其特征在于，所述第一导电类型漂移区与所述栅氧化层之间设置有第一导电类型增强层，所述第一导电类型增强层与所述第二导电类型体区接触。
7.根据权利要求6所述的高效肖特基接触超势垒整流器，其特征在于，所述第一导电类型增强层的掺杂浓度高于所述第一导电类型漂移区的掺杂浓度。
8.根据权利要求1所述的高效肖特基接触超势垒整流器，其特征在于，还包括第一导电类型缓冲层，其设置于所述第一导电类型衬底层与所述第一导电类型漂移区之间，所述第二导电类型柱状区以及所述隔离层分别设置于所述第一导电类型缓冲层背离所述第一导电类型衬底层的一侧。
9.根据权利要求8所述的高效肖特基接触超势垒整流器，其特征在于，所述第一导电类型缓冲层的掺杂浓度介于所述第一导电类型衬底层的掺杂浓度与所述第一导电类型漂移区的掺杂浓度之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310821634.2A CN116960189B (zh) | 2023-07-05 | 2023-07-05 | 一种高效肖特基接触超势垒整流器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310821634.2A CN116960189B (zh) | 2023-07-05 | 2023-07-05 | 一种高效肖特基接触超势垒整流器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116960189A CN116960189A (zh) | 2023-10-27 |
| CN116960189B true CN116960189B (zh) | 2024-10-22 |
Family
ID=88459611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310821634.2A Active CN116960189B (zh) | 2023-07-05 | 2023-07-05 | 一种高效肖特基接触超势垒整流器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116960189B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102549753A (zh) * | 2009-08-27 | 2012-07-04 | 威世硅尼克斯 | 超结型沟槽功率mosfet器件 |
| CN109904154A (zh) * | 2019-02-28 | 2019-06-18 | 厦门芯一代集成电路有限公司 | 一种沟槽超级势垒整流器及其制备方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8786010B2 (en) * | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
| CN106684127A (zh) * | 2016-12-26 | 2017-05-17 | 东莞市联洲知识产权运营管理有限公司 | 一种超势垒整流器件及其制造方法 |
| CN108091682B (zh) * | 2017-11-21 | 2020-05-01 | 重庆大学 | 一种高可靠性肖特基接触超级势垒整流器 |
| CN111668314A (zh) * | 2020-06-04 | 2020-09-15 | 重庆大学 | 一种新型的沟槽型mos势垒肖特基接触超势垒整流器 |
| CN112510079A (zh) * | 2020-11-27 | 2021-03-16 | 龙腾半导体股份有限公司 | 电荷平衡沟槽超势垒整流器及其制造方法 |
| CN116190458B (zh) * | 2023-02-28 | 2024-08-30 | 重庆大学 | 一种包含肖特基二极管的肖特基接触超势垒整流器 |
-
2023
- 2023-07-05 CN CN202310821634.2A patent/CN116960189B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102549753A (zh) * | 2009-08-27 | 2012-07-04 | 威世硅尼克斯 | 超结型沟槽功率mosfet器件 |
| CN109904154A (zh) * | 2019-02-28 | 2019-06-18 | 厦门芯一代集成电路有限公司 | 一种沟槽超级势垒整流器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116960189A (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10243066B2 (en) | Producing a semiconductor device by epitaxial growth | |
| US9793391B2 (en) | Power MOSFET semiconductor | |
| US9947741B2 (en) | Field-effect semiconductor device having pillar regions of different conductivity type arranged in an active area | |
| US9281392B2 (en) | Charge compensation structure and manufacturing therefor | |
| US8884360B2 (en) | Semiconductor device with improved robustness | |
| US9570630B2 (en) | Schottky diode structure | |
| US8823084B2 (en) | Semiconductor device with charge compensation structure arrangement for optimized on-state resistance and switching losses | |
| US10083956B2 (en) | Semiconductor device | |
| CN112054051B (zh) | 半导体装置 | |
| CN104218087A (zh) | 半导体器件及其制造方法 | |
| CN106057798B (zh) | 一种集成沟槽肖特基的mosfet | |
| CN116190458B (zh) | 一种包含肖特基二极管的肖特基接触超势垒整流器 | |
| CN102646720B (zh) | 常关半导体开关和常关jfet | |
| US9613951B2 (en) | Semiconductor device with diode | |
| US20160181416A1 (en) | Charge-Compensation Device | |
| CN114927561A (zh) | 一种碳化硅mosfet器件 | |
| US9887261B2 (en) | Charge compensation device and manufacturing therefor | |
| CN116960189B (zh) | 一种高效肖特基接触超势垒整流器 | |
| CN108735823B (zh) | 一种二极管及其制作方法 | |
| CN116995103B (zh) | 一种抗单粒子加固功率器件 | |
| CN116845112A (zh) | 一种混合导通机制二极管 | |
| CN117352557B (zh) | 一种集成式sgt mosfet及其制备工艺 | |
| CN116705849B (zh) | 一种半导体结构及半导体结构的制备方法 | |
| US8716825B2 (en) | Semiconductor structure and manufacturing method for the same | |
| CN116825785A (zh) | 一种横向功率半导体器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |