CN113193017B - 显示面板和显示装置 - Google Patents

Abstract

本申请涉及一种显示面板和显示装置，该显示面板包括：具有绑定区的基板；位于绑定区上的测试走线和绑定电极；以及，位于绑定电极与基板之间的垫高结构，垫高结构用于增大绑定电极相对于测试走线的高度差，从而在后续将显示面板与外围电路进行绑定时，能够避免由于显示面板的绑定电极与外围电路的绑定电极发生对位偏移，而导致显示面板的绑定电极与测试走线之间短路的问题，避免了显示面板出现显示画面异常。

Description

显示面板和显示装置

技术领域

本申请涉及显示技术领域，具体涉及一种显示面板和显示装置。

背景技术

随着科技的发展以及人们对产品要求的提高，具有更高分辨率的显示装置成为显示行业热门的发展方向，因此，对显示面板的绑定工艺要求越来越高了。

目前，一般通过各向异性导电膜(ACF，Anisotropic Conducti ve Film)将集成电路芯片(IC)绑定于显示面板绑定区的绑定电极上，但是，由于显示面板绑定区上间隔设置的绑定电极之间存在测试走线，且各向异性导电膜整面覆盖于绑定电极和测试走线上，使得在绑定过程中，一旦发生对位偏移，绑定电极之间的各向异性导电膜被压迫，则会导致测试走线与绑定电极之间短路，进而导致显示画面异常(比如，存在垂直线不良现象)。

发明内容

本申请的目的在于提供一种显示面板和显示装置，能避免绑定过程中，显示面板的绑定电极与测试走线之间发生短路的问题。

为了解决上述问题，本申请实施例提供了一种显示面板，该显示面板包括：具有绑定区的基板；位于绑定区上的测试走线和绑定电极；以及，位于绑定电极与基板之间的垫高结构，垫高结构用于增大绑定电极相对于测试走线的高度差。

其中，基板包括显示区、以及位于显示区周边的非显示区，绑定区位于非显示区中，显示面板还包括：位于显示区上的源漏极层；其中，测试走线与源漏极层同层设置，垫高结构包括第一垫层，且第一垫层与源漏极层同层设置。

其中，显示面板还包括：位于基板与源漏极层之间、且依次远离基板的有源层和第一栅极层；其中，垫高结构还包括在垂直于基板的方向上与第一垫层层叠设置的第二垫层和第三垫层，且第二垫层与有源层同层设置，第三垫层与第一栅极层同层设置。

其中，显示面板还包括：位于第一栅极层与源漏极层之间的第二栅极层；其中，垫高结构还包括在垂直于基板的方向上与第一垫层层叠设置的第四垫层，且第四垫层与第二栅极层同层设置。

其中，显示面板还包括：位于源漏极层上、且依次远离基板的第一像素电极和第二像素电极；其中，绑定电极与第二像素电极同层设置，垫高结构还包括在垂直于基板的方向上与第一垫层层叠设置的第五垫层，且第五垫层与第一像素电极同层设置。

其中，显示面板还包括：位于基板和有源层之间、且依次远离基板的屏蔽层和缓冲层，屏蔽层位于显示区上，缓冲层位于基板上，且覆盖屏蔽层；其中，垫高结构还包括在垂直于基板的方向上与第一垫层层叠设置的第六垫层，且第六垫层与屏蔽层同层设置。

其中，显示面板还包括：与第一垫层同层设置的绑定走线，且绑定走线通过第一垫层与绑定电极电连接。

其中，显示面板还包括：位于基板上的钝化层，钝化层覆盖测试走线，且绑定电极设置于钝化层上。

为了解决上述问题，本申请实施例提供了一种显示装置，该显示装置包括上述任一项的显示面板、导电粘接层和电路板，导电粘接层覆盖显示面板的绑定电极和测试走线，电路板包括绑定电极，用于向显示面板提供驱动电压，且电路板的绑定电极通过导电粘接层与显示面板的绑定电极粘接并电连接。

其中，导电粘接层包括绝缘胶，绝缘胶中均匀掺杂有多个导电粒子。

本申请的有益效果是：区别于现有技术，本申请提供的显示面板和显示装置，包括具有绑定区的基板、位于绑定区上的测试走线和绑定电极、以及位于绑定电极与基板之间的垫高结构，垫高结构用于增大绑定电极相对于测试走线的高度差，从而在后续将显示面板与外围电路进行绑定时，能够避免由于显示面板的绑定电极与外围电路的绑定电极发生对位偏移，而导致显示面板的绑定电极与测试走线之间短路的问题，避免了显示面板出现显示画面异常。

【附图说明】

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是将现有的显示面板与外围电路进行绑定的效果示意图；

图2是将现有的显示面板与外围电路进行绑定的另一效果示意图；

图3是本申请实施例提供的显示面板的剖面结构示意图；

图4是将图3的显示面板与外围电路进行绑定的效果示意图；

图5是本申请实施例提供的显示面板的俯视结构示意图；

图6是本申请实施例提供的显示面板的另一剖面结构示意图；

图7是本申请实施例提供的显示装置的结构示意图。

【具体实施方式】

下面结合附图和实施例，对本申请作进一步的详细描述。特别指出的是，以下实施例仅用于说明本申请，但不对本申请的范围进行限定。同样的，以下实施例仅为本申请的部分实施例而非全部实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范围。

目前，如图1所示，一般通过各向异性导电膜20将外围电路30的绑定电极31对位绑定于显示面板10的绑定电极11上，以实现外围电路30与显示面板10之间的电连接，进而使得外围电路30能够向显示面板10提供驱动电压。其中，各向异性导电膜20主要包括胶体层以及均匀分布于胶体层中的导电粒子，导电粒子用于赋予上述各向异性导电膜20以导电性能，胶体层用于赋予上述各向异性导电膜20以粘接性能和绝缘性能。

具体地，在将显示面板10与外围电路30进行对位绑定的过程中，可以在显示面板10的绑定电极11与外围电路30的绑定电极31之间置入各向异性导电膜20，并通过压合设备对该各向异性导电膜20进行热压，使得该各向异性导电膜20的粘滞度发生改变，以将显示面板10的绑定电极11与外围电路30的绑定电极粘接在一起，且同时由于位于显示面板10的绑定电极11与外围电路30的绑定电极31之间的导电粒子被挤压，因而能够在显示面板10与外围电路30之间构成电连接。

但是，由于显示面板10的绑定区上间隔设置的绑定电极11之间存在测试走线12，且上述各向异性导电膜20整面覆盖于显示面板10的绑定电极11和测试走线12上，使得在将显示面板10与外围电路30进行对位绑定的过程中，如图2所示，一旦发生对位偏移(也即，外围电路30的绑定电极31与显示面板10的绑定电极11在厚度方向上并未对齐)，绑定电极11之间的各向异性导电膜20被压迫，则会导致位于显示面板10的绑定电极11与测试走线12之间的导电粒子被挤压，从而导致显示面板10的测试走线12与绑定电极11之间短路，因而出现显示画面异常(比如，存在垂直线不良现象)的问题。

为了避免由于显示面板的绑定电极与外围电路的绑定电极发生对位偏移，而导致显示面板的绑定电极与测试走线之间短路的问题，本申请的发明人在长期研发中发现，通过增大显示面板中绑定电极与测试走线的高度差，能够在将显示面板与外围电路进行对位绑定的过程中有效减小发生对位偏移时位于显示面板的绑定电极与测试走线之间的导电粒子所受到的压力，从而大大减小了绑定过程中显示面板的绑定电极与测试走线之间短路的可能性，避免了显示面板出现显示画面异常的问题。

请参阅图3，图3是本申请实施例提供的显示面板的剖面结构示意图，如图3所示，该显示面板40包括具有绑定区41B的基板41、位于绑定区41B上的绑定电极42和测试走线43、以及位于绑定电极42与基板41之间的垫高结构44。在本实施例中，垫高结构44用于增大显示面板40中绑定电极42相对于测试走线43的高度差，以使得显示面板40中绑定电极42相对于基板41的高度大于测试走线43相对于基板41的高度。具体地，该垫高结构44可以包括在垂直于基板41的方向上层叠设置的多个垫层(图中未示出)。

具体地，上述绑定电极42的数量可以为多个，且该多个绑定电极42可以间隔设置于上述基板41的绑定区41B上。相应地，上述垫高结构44的数量也可以为多个，且每一上述绑定电极42与基板41之间均会设置其对应的一个垫高结构44。具体地，上述测试走线43可以位于基板41上相邻两个绑定电极42之间的区域，且该测试走线43可以与绑定电极42同层设置，也可以不与绑定电极42同层设置。并且，当上述测试走线43与绑定电极42同层设置时，上述显示面板40中绑定电极42相对于基板41的高度大于和测试走线43相对于基板41的高度，可以理解为位于测试走线43与绑定电极42共同所在层下方的、且位于绑定电极42与基板41之间的垫高结构44抬高了其对应的绑定电极42的高度，且由于该垫高结构44仅位于绑定电极42与基板41之间，故仅会抬高绑定电极42的高度，而并不会抬高测试走线43的高度。

可以理解的是，相比较于图2中未在显示面板10的基板与绑定电极11之间设置垫高结构的技术方案，如图3和图4所示，本实施例提供的显示面板40中基板41与绑定电极42之间设置有垫高结构44，该垫高结构44增大了显示面板40中绑定电极42和测试走线43相对于基板41的高度差，使得在利用各向异性导电膜20将外围电路30的绑定电极31与显示面板10的绑定电极11进行对位绑定的过程中，即使发生对位偏移，但由于外围电路30的绑定电极31距离位于其正下方的、且位于垫高结构44与测试走线43之间的导电粒子较远，因而位于垫高结构44与测试走线43之间的导电粒子收到的压力大小有限，发生的形变有限，故也难以在显示面板40的绑定电极42与测试走线43之间构成电连接，从而也就不会出现显示面板40的绑定电极42与测试走线43之间短路、以及显示面板40出现显示画面异常的问题。

并且，具体实施时，在不影响显示面板40其他性能的情况下，上述垫高结构44的高度、以及其所包含的垫层数量可以尽可能的大，且该垫高结构44所包含的各个垫层还可以与上述显示面板40中的其它层结构通过同一道刻蚀工序一并形成，从而节省掩膜版和工序。

在一个具体实施例中，如图5所示，上述基板41还可以包括显示区41C、以及位于显示区41C周边的非显示区41D，对应上述绑定区41B可以位于非显示区41D中，例如，位于基板41的边缘位置处。在一些实施例中，如图5所示，上述多个绑定电极42还可以在垂直于显示区41C与非显示区41D的交界线的、且远离显示区41C的方向(图5中的水平方向)上呈多排分布。具体地，如图5所示，上述显示面板40还可以包括绑定走线45，该绑定走线45的一端电连接到位于显示区41C上的信号线(图中未示出)，比如，数据线或扫描线，另一端电连接到对应的绑定电极42。并且，在相邻的两排绑定电极42中，远离显示区41C的一排绑定电极42中的绑定电极42所对应电连接的绑定走线45位于靠近显示区41C的一排绑定电极42中相邻两个绑定电极42之间。

在一些实施例中，如图6所示，上述显示面板40还可以包括位于基板41上的薄膜晶体管层、以及沿第一横向延伸的多条扫描线(图中未示出)和沿第二横向延伸多条数据线(图中未示出)，其中，第二横向垂直于第一横向。并且，上述薄膜晶体管层可以具体包括依次设置于基板41上的第一栅极层461、层间介质层462、源漏极层463和平坦层464。上述扫描线可以与上述第一栅极层461同层设置，上述数据线可以与上述源漏极层463同层设置，且相邻的两条栅极线及与其交叉的相邻两条数据线可以在上述显示区41C上共同限定出一个子像素(图中未示出)。

在一个具体实施例中，如图6所示，上述源漏极层463可以仅位于显示区41C上，上述测试走线43可以与该源漏极层463同层设置，上述垫高结构44可以包括第一垫层441，且该第一垫层441可以与上述源漏极层463同层设置。相应地，上述绑定走线45与第一垫层441也可以同层设置，且该绑定走线45可以通过第一垫层441与对应的绑定电极42电连接。并且，具体实施时，可以在同一工序中一并形成上述源漏极层463、测试走线43、第一垫层441和绑定走线45，以节省工序。

在一些实施例中，如图6所示，上述薄膜晶体管层还可以包括位于显示区41C上的有源层465，该有源层465位于上述基板41与第一栅极层461之间，相应地，上述薄膜晶体管层还可以包括栅绝缘层466，该栅绝缘层466位于上述有源层465与第一栅极层461之间，且覆盖有源层465。上述垫高结构44还可以包括在垂直于基板41的方向上与第一垫层441层叠设置的第二垫层442和第三垫层443，且该第二垫层442可以与上述有源层465同层设置，该第三垫层443可以与上述第一栅极层461同层设置。其中，有源层465可以为多晶硅层(比如，低温多晶硅层)。并且，具体实施时，上述第二垫层442和有源层465可以在同一刻蚀工序中形成，上述第三垫层443和第一栅极层461可以在同一刻蚀工序中形成，以节省掩膜版和工序。

在一些实施例中，如图6所示，上述薄膜晶体管层还可以包括位于显示区41C上的第二栅极层(图中未示出)，该第二栅极层位于上述第一栅极层461与上述源漏极层463之间。相应地，上述垫高结构44还可以包括在垂直于基板41的方向上与上述第一垫层441层叠设置的第四垫层(图中未示出)，且该第四垫层可以与上述第二栅极层同层设置，并且，具体实施时，上述第四垫层和第二栅极层可以在同一刻蚀工序中形成，以节省掩膜版和工序。

在一些具体实施例中，上述显示面板40还可以包括依次远离基板41的第一像素电极47和第二像素电极(图中未示出)，且该第一像素电极47和第二像素电极位于源漏极层463(或平坦层464)上。相应地，上述绑定电极42可以与上述第二像素电极同层设置，上述垫高结构44还可以包括在垂直于基板41的方向上与第一垫层441层叠设置的第五垫层445，且该第五垫层445可以与上述第一像素电极47同层设置，并且，具体实施时，上述绑定电极42和第二像素电极可以在同一刻蚀工序中形成，上述第五垫层445和第一像素电极47可以在同一刻蚀工序中形成，以节省掩膜版和工序。

具体地，上述平坦层464可以并不覆盖基板41的绑定区41B，对应上述与第一像素电极47同层设置的第五垫层445可以直接与上述源漏极层463同层设置的第一垫层441相接触。并且，第一垫层441和第五垫层445的材质均为导电材料，具体地，第一垫层441的材质可以与上述源漏极层463的材质相同，第五垫层445的材质可以与上述第一像素电极47的材质相同。

在一些实施例中，当上述显示面板40为有机发光显示面板(OL ED)时，对应该显示面板40还可以包括位于上述第一像素电极47和第二像素电极之间的有机发光层(图中未示出)。

在上述实施例中，如图6所示，上述显示面板40还可以包括依次远离基板41的屏蔽层48和缓冲层49，该屏蔽层48和缓冲层49位于基板41和有源层465之间，且屏蔽层48位于显示区41C上，缓冲层49位于基板41上，并覆盖上述屏蔽层48。相应地，上述垫高结构44还可以包括在垂直于基板41的方向上与第一垫层441层叠设置的第六垫层446，且该第六垫层446可以与上述屏蔽层48同层设置，其中，该第六垫层446和上述屏蔽层48可以在同一刻蚀工序中形成，以节省掩膜版和工序。

具体地，上述屏蔽层48用于吸收光和防止户外光入射到上述有源层465上，该屏蔽层48的材质可以为钼等金属材料，也可以为黑色有机材料。具体实施时，在显示面板40中，上述有源层465形成为与屏蔽层48重叠，并由此防止户外光入射到有源层465上。而且，上述屏蔽层48可具有大于有源层465的宽度，以便完全阻挡户外光入射到有源层465上。

其中，上述有源层465可以具体包括与源漏极层中的源极电连接的源极区、与源漏极层中的漏极电连接的漏极区、以及与第一栅极层461重叠的沟道区。

在上述实施例中，如图6所示，上述显示面板40还可以包括位于基板41上的钝化层50，该钝化层50覆盖上述测试走线43，且上述绑定电极42设置于该钝化层50上，以在将显示面板40与外围电路进行对位绑定的过程中，即使发生了对位偏移，且位于绑定电极42与测试走线43之间的导电粒子被压迫了，但只要位于绑定电极42与测试走线43之间的钝化层50并未被压伤而破片，也就不会发出绑定电极42与测试走线43之间短路的问题，有利于提高显示面板的稳定性和良率。

具体地，上述钝化层50可以整面覆盖于上述基板41的绑定区41B(或非显示区41D)上，该钝化层50的材质为绝缘材料。并且，该钝化层50上可以设有过孔，以使得位于钝化层50上的绑定电极42能够通过该过孔与位于该钝化层50下方的绑定走线45电连接。具体实施时，可以上述钝化层50上的过孔，将位于该钝化层50上的绑定电极42电连接到对应的垫高结构44中的第一垫层441，由于第一垫层441与绑定走线45是电连接的，因而能够实现绑定电极42与绑定走线45的电连接。并且，在一些实施例中，上述第一垫层441还可以通过贯穿层间介质层462的过孔电连接到上述与第一栅极层461同层设置的第三垫层443，以减小绑定电极42与绑定走线45的连接电阻。其中，第三垫层443的材质可以为导电材料，且可以与上述第一栅极层461的材质相同。

在上述实施例中，上述基板41的材质可以为玻璃或者硬质的树脂，也可以为聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚醚砜基板等有机聚合物中的一种。上述外围电路30可以为柔性电路板、覆晶薄膜、集成电路芯片、或触控芯片。

在上述实施例中，上述缓冲层49、栅绝缘层466和层间介质层462可以均是通过沉积工艺整面形成于上述基板41上的，上述屏蔽层48、有源层465、第一栅极层461、第二栅极层、源漏极层463和第一像素电极47可以均是图案化的膜层，且可以仅位于基板41的显示区41C上。并且，可以理解的是，上述缓冲层49、栅绝缘层466和层间介质层462会由于覆盖了上述屏蔽层48、有源层465、第一栅极层461、第二栅极层、源漏极层463和第一像素电极47中的至少一者，会出现局部高度被抬高的现象，但为了便于描述，在图6中并未示出这些膜层局部高度被抬高的现象。

区别于现有技术，本实施例中的显示面板，通过在绑定电极与基板之间设置垫高结构，增大了基板上绑定电极相对于测试走线的高度差，使得在后续将显示面板与外围电路进行绑定时，能够避免由于显示面板的绑定电极与外围电路的绑定电极发生对位偏移，而导致显示面板的绑定电极与测试走线之间短路的问题，避免了显示面板出现显示画面异常。

请参阅图7，图7是本申请实施例提供的显示装置的结构示意图。该显示装置70可以包括上述任一实施例的显示面板71、导电粘接层72和电路板73，导电粘接层72覆盖显示面板71的绑定电极和测试走线，电路板73包括绑定电极731，用于向显示面71板提供驱动电压，且电路板73的绑定电极731通过导电粘接层72与显示面板71的绑定电极粘接并电连接。

具体地，上述显示面板71可以包括具有绑定区的基板、位于绑定区上的绑定电极和测试走线、以及位于绑定电极与基板之间的垫高结构。其中，垫高结构用于增大显示面板71中绑定电极相对于测试走线的高度差，以使得显示面板71中绑定电极相对于基板的高度大于测试走线相对于基板的高度。具体地，上述垫高结构可以包括在垂直于显示面板71的基板的方向上层叠设置的多个垫层。

其中，上述电路板73可以为柔性电路板、覆晶薄膜、集成电路芯片或触控芯片等等。上述显示面板71可以为液晶显示面板或有机发光显示面板。上述导电粘接层72可以包括绝缘胶，且该绝缘胶中可以均匀掺杂有多个导电粒子，其中，绝缘胶可以为热固性树脂，用于赋予导电粘接层72以粘接性能和绝缘性能，导电粒子可以包括树脂内核、包覆树脂内核的镍层、及包覆镍层的金层，用于赋予导电粘接层72以导电性能，且上述导电粒子的粒径可以为3-5μm。

具体地，如图7所示，在将显示面板71与电路板73进行对位绑定的制程中，显示面板71与电路板73可以分别具有数个相互对应的绑定电极，通过在显示面板71与电路板73之间置入导电粘接层72，然后通过压合设备对导电粘接层72进行热压，使得导电粘接层72发生反应，具体地，通过加热能够改变导电粘接层72的粘滞度，并且通过加压能够使位于显示面板71与电路板73之间的导电粘接层72被挤压，以使得该导电粘接层72中的导电粒子发生形变，从而增大导电粒子的接触面积，并利用形变的导电粒子在显示面板71的绑定电极与电路板73的绑定电极731之间构成电连接。

区别于现有技术，本实施例中的显示装置，通过在显示面板的绑定电极与基板之间设置垫高结构，增大了显示面板中基板上绑定电极相对于测试走线的高度差，使得在将显示面板与外围电路进行绑定时，能够避免由于显示面板的绑定电极与外围电路的绑定电极发生对位偏移，而导致显示面板的绑定电极与测试走线之间短路的问题，避免了显示面板出现显示画面异常。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。

Claims (7)

1.一种显示面板，其特征在于，包括：

具有绑定区的基板；

位于所述绑定区上的测试走线和绑定电极；以及，

位于所述绑定电极与所述基板之间的垫高结构，所述垫高结构用于增大所述绑定电极相对于所述测试走线的高度差；

其中，所述基板包括显示区、以及位于所述显示区周边的非显示区，所述绑定区位于所述非显示区中，所述显示面板还包括：

位于所述显示区上的源漏极层；

位于所述基板与所述源漏极层之间、且依次远离所述基板的有源层和第一栅极层；

位于所述源漏极层远离所述基板一侧的平坦层和钝化层，所述平坦层和所述钝化层同层设置，且所述平坦层位于显示区，所述钝化层位于非显示区；

位于所述平坦层和所述钝化层远离所述基板一侧的第一像素电极和第二像素电极；

其中，所述测试走线与所述源漏极层同层设置，所述垫高结构包括第一垫层、以及在垂直于所述基板的方向上与所述第一垫层层叠设置的第三垫层以及第五垫层，所述第一垫层与所述源漏极层同层设置，所述第三垫层与所述第一栅极层同层设置，所述第五垫层与所述第一像素电极同层设置，所述绑定电极与所述第二像素电极同层设置；且所述第一垫层与所述第三垫层通过相应的过孔连接，所述第一垫层与所述第五垫层直接接触连接，所述绑定电极通过所述钝化层上的过孔与所述第五垫层连接。

2.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：

位于所述第一栅极层与所述源漏极层之间的第二栅极层；

其中，所述垫高结构还包括在垂直于所述基板的方向上与所述第一垫层层叠设置的第四垫层，且所述第四垫层与所述第二栅极层同层设置。

3.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：

位于所述源漏极层上、且依次远离所述基板的第一像素电极和第二像素电极；

其中，所述绑定电极与所述第二像素电极同层设置，所述垫高结构还包括在垂直于所述基板的方向上与所述第一垫层层叠设置的第五垫层，且所述第五垫层与所述第一像素电极同层设置。

4.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：

与所述第一垫层同层设置的绑定走线，且所述绑定走线通过所述第一垫层与所述绑定电极电连接。

5.根据权利要求1所述的显示面板，其特征在于，所述显示面板还包括：

位于所述基板上的钝化层，所述钝化层覆盖所述测试走线，且所述绑定电极设置于所述钝化层上。

6.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的显示面板、导电粘接层和电路板，所述导电粘接层覆盖所述显示面板的绑定电极和测试走线，所述电路板用于向所述显示面板提供驱动电压，且所述电路板通过所述导电粘接层与所述显示面板的绑定电极电连接。

7.根据权利要求6所述的显示装置，其特征在于，所述导电粘接层包括绝缘胶，所述绝缘胶中均匀掺杂有多个导电粒子。

Images